DE3940388A1

DE3940388A1 - Vertikal-feldeffekttransistor

Info

Publication number: DE3940388A1
Application number: DE19893940388
Authority: DE
Inventors: Kazuhiro Tsuchiya
Original assignee: Fuji Electric Co Ltd
Current assignee: Fuji Electric Co Ltd
Priority date: 1988-12-06
Filing date: 1989-12-06
Publication date: 1990-08-23
Also published as: DE3940388C2; FR2640081B1; JPH02154469A; JPH0834312B2; FR2640081A1

Description

Die Erfindung betrifft einen vertikalen Feldeffekttransistor, allgemein bekannt als MOS-Transistor mit Diffusionsselbst justage (DMOS), welcher geeignet ist zum Einbau in ein geson dertes Element oder eine integrierte Schaltkreisvorrichtung.

Im Vergleich zu einem gewöhnlichen MOS-Feldeffekttransistor ist ein sogenannter Vertikal-Feldeffekttransistor besser ge eignet zur Verwendung in einem weiten Bereich von Anwendun gen, insbesondere als ein Hochfrequenz-Leistungstransistor, wegen seiner hohen Durchbruchspannung und Strombelastbarkeit. Der Vertikal-Feldeffekttransistor umfaßt eine große Anzahl von Mikrotransistoren, die parallelgeschaltet sind und unter Verwendung integrierter Schaltkreistechnik hergestellt sind. Sie sind daher geeignet zum Einbau nicht nur in ein gesonder tes Element, beispielsweise einen Leistungstransistor, son dern auch in eine integrierte Schaltung zum direkten Treiben einer Last.

Die Fig. 3(a) und 3(b) zeigen einen herkömmlichen n-Kanal- Vertikal-Feldeffekttransistor, der zum Einbau in ein geson dertes Element geeignet ist. Fig. 3(a) zeigt eine teilweise vergrößerte Draufsicht auf eine herkömmliche Vorrichtung, und Fig. 3(b) zeigt ein Schnittbild, betrachtet entlang der Linie X-X in Fig. 3(a).

ln Fig. 3(b) sind auf einer n-Drainschicht 2 mit hoher Stör stellenkonzentration und niedrigem Widerstand ausgebildet ein n-epitaxialer oder ähnlicher Halbleiterbereich 3, welcher bei Betrieb der Vorrichtung als der Drainbereich wirkt, ein sehr dünner Gateoxidfilm 4 und eine Schicht 5, die aus polykri stallinem Silizium oder dergleichen besteht. Ferner ist eine große Zahl von quadratischen Fenstern 5 b mit einer typischen Seitenlänge von einigen bis 10 µm in dem Gate 5 ausgebildet und in einem quadratischen Muster angeordnet, wie in Fig. 5a gezeigt. Die Fenster 5 b können auch sechseckig sein und in einem sechseckigem Muster angeordnet sein.

Ein p-Kanalbereich 6 wird mittels Ionenimplantation durch das Fenster 5 b diffundiert, während das Gate 5 als eine Maske wirkt, so daß ein peripherer Abschnitt des Kanalbereichs 6 unterhalb des Gate 5 gebildet wird. Danach wird eine stark dotierte n-Sourceschicht 7 durch das Fenster 5 b, während das Gate 5 als eine Maske wirkt, in eine flachere Tiefe als der Kanalbereich 6 diffundiert und so, daß ein peripherer Ab schnitt der Sourceschicht unterhalb des Gate 5 gebildet wird. Ferner wird eine stark dotierte p-Kontaktschicht 8 durch den mittleren Teil des Fensters 5 b und die Sourceschicht 7 so diffundiert, daß sie den Kanalbereich 6 erreicht, wie in Fig. 3(b) zu sehen.

Danach wird ein Isolierfilm 9, der aus einem Oxidfilm oder dergleichen besteht, auf dem Gate 5 niedergeschlagen, und darauf wird eine Sourceelektrode 10 derart ausgebildet, daß die Sourceelektrode 10 mit den Oberflächen der Sourceschicht 7 und der Kontaktschicht 8 durch das Fenster 5 b elektrisch verbunden ist, wie in Fig. 3(b) gezeigt. Dann wird auf der Drainschicht 2 eine Drainelektrode 11 gebildet, wie in Fig. 3(b) gezeigt. Zur Bequemlichkeit der Darstellung zeigt Fig. 3(a) die Sourceelektrode 10 nicht.

Wie in Fig. 3(b) gezeigt, werden eine Gateklemme G, eine Sourceklemme S und eine Drainklemme an das Gate 5, die Sourceelektrode 10 bzw. die Drainelektrode 11 angeschlossen und erstrecken sich von diesen. In diesem Aufbau arbeitet der Transistor in einem Zustand, in welchem zum Beispiel die Drainklemme D an ein positives Potential angeschlossen ist und die Sourceklemme S mit Erde verbunden ist. Wenn ein posi tives Potential an die Gateklemme G angelegt wird, wird ein n-Kanal an der Oberfläche des Kanalbereichs 6 und unterhalb des Gate 5 gebildet. Elektronen e, die als Majoritätsträger wirken, treten in den Halbleiterbereich 3 von der Source schicht 7 und durch den neu gebildeten n-Kanal ein, wie in Fig. 3(b) gezeigt. Die Elektronen e erreichen die Drain schicht 2, indem sie vertikal durch den Halbleiterbereich 3 fließen.

Die Sourceschicht 7 und die Kontaktschicht 8 werden durch die Sourceelektrode 10 kurzgeschlossen, wodurch der Kanalbereich 6 im wesentlichen auf gleichem Potential wie die Source schicht 7 gehalten wird und auf diese Weise die Gate-Schwel lenspannung des Feldeffekttransistors stabilisiert wird. Die während des Aus-Zustands der Operation angelegte Versorgungs spannung wird prinzipiell getragen durch eine Sperrschicht, die sich von dem p-n-Übergang zwischen dem Halbleiterbereich 3 und dem Kanalbereich 6 in dem Halbleiterkanal erstreckt, was es ermöglicht, daß der Vertikal-Feldeffekttransistor eine hohe Durchschlagfestigkeit aufweist. Da ferner die Strombe lastbarkeit (capacity) des Vertikal-Feldeffekttransistors bestimmt wird durch die Kanalbreite, das heißt, durch die pe riphere Länge der Sourceschicht 7, kann die Strombelastbar keit vergrößert werden und der Durchlaßwiderstand des Transistors dementsprechend vermindert werden, indem die Summe der peripheren Längen der Sourceschicht 7 je Chipein heit erhöht wird. Dies kann erreicht werden durch Muster miniaturisierung der parallelgeschalteten Mikrotransistoren in dem durch die Genauigkeit der verwendeten Fotoverarbei tungstechnik maximal zulässigen Ausmaß.

Nun wird das Problem der herkömmlichen Vertikal-Feld effekttransistor-Anordnung erläutert.

Obwohl, wie oben beschrieben, eine an den Vertikal-Feld effekttransistor angelegte Spannung hauptsächlich von dem Halbleiterbereich 3 getragen wird, wird dann, wenn eine Über spannung an eine sehr kurze Kanallänge angelegt wird, typisch 1-2 µm, diese unsteuerbar wegen der Erzeugung von Durch griff in dem Kanal. Wenn versucht wird, Durchgriff in dem Kanal durch Anheben der Durchgreifspannung zu vermeiden, neigt dies zur Reduzierung der Strombelastbarkeit des Transistors.

Wie in Fig. 3(a) erkennbar, besteht eine Neigung zur Erzeu gung von Durchgriff aufgrund einer elektrischen Feldkonzen tration an den Ecken des quadratischen Diffusionsmusters des Kanalbereichs 6 und der Sourceschicht 7. Um die elektrische Feldkonzentration soweit wie möglich zu vermindern, sind Maß nahmen in Betracht gezogen worden, die Eckteile von 4 benach barten Kanalbereichen 6 untereinander zu verbinden durch Verbindungsschichten 6 a, um ein "X"-Muster zu bilden, wie in Fig. 3(b) gezeigt, obzwar nur eine solche Verbindungsschicht 6 a in Fig. 3(b) gezeigt ist. Teilweise aufgrund der Tat sache, daß der Kanalstrom dazu neigt, eigenleitend mehr durch die Eckteile zu fließen, bleibt jedoch wenig Strom übrig zum Fließen in die Eckteile als Ergebnis der oben erwähnten Maß nahmen. Dies führt zu einer Reduzierung der effektiven peri pheren Länge der Sourceschicht 7 und folglich zu einer wesentlichen Verminderung der Strombelastbarkeit des Transistors. Da ferner die Verbindungsschicht 6 a vor der Bil dung des Gate 5 durch Diffusion gebildet werden muß, ist die sogenannte Selbstjustage-Diffusionstechnik nicht erhältlich, die im Fall der Bildung des Kanalbereichs 6 und der Source schicht 7 unter Verwendung eines Gate als Maske durchgeführt wurde. Daher erfordert die Diffusion der Verbindungsschicht 6 a eine höchst genaue Fotoverarbeitung zusätzlich zu einer Zunahme der Mannstunden je Produktionseinheit.

lm Fall der Bildung des Kanalbereichs 6 und der Sourceschicht 7 in Sechseckgestalt, wie oben erwähnt, ist die Konzentration des elektrischen Feldes bei der 120°-Ecke des Sechsecks we sentlich geringer als im Fall der Quadratform mit einer 90°- Ecke. Experimentelle Untersuchungen zeigen aber, daß dieser Effekt konkurrieren kann mit dem Effekt, die Verbindungsecken 6 a vorzusehen. Wenn der Vertikal-Feldeffekttransistor in eine integrierte Schaltkreisvorrichtung eingebaut wird, beträgt außerdem die Anzahl parallelgeschalteter Mikrotransistoren typisch zehn oder etwa zehn. Daher ist es ziemlich schwierig, die Transistoren im einem Sechseckmuster anzuordnen. Es gibt nämlich eine untere Grenze bei der Größe von Mikrotransisto ren, welche bestimmt wird durch die Genauigkeit der erhältli chen Fotoverarbeitungstechnik. Wenn man versucht, eine vorge schriebene Anzahl von Mikrotransistoren innerhalb einer vorgegebenen Fläche unterzubringen, wird entweder die Fläche nicht effizient genutzt oder sie muß vergrößert werden, um die sechseckige Anordnung unterzubringen.

Dementsprechend ist ein Ziel der Erfindung die Schaffung einer Lösung für die vorgenannten Probleme, die mit herkömm lichen Feldeffekttransistoren verknüpft sind.

Ein weiteres Ziel der Erfindung ist die Schaffung eines Vertikal-Feldeffekttransistors, der lokalisierte elektrische Feldkonzentrationen in seinem Kanalteil vermeidet und eine hohe Strombelastbarkeit aufweist.

Um diese Ziele zu erreichen, umfaßt der Vertikal-Feld effekttransistor der Erfindung einen Halbleiterbereich, ein Gate an einer Oberfläche des Halbleiterbereichs, ein längli ches Fenster durch das Gate, einen Kanalbereich hauptsächlich innerhalb der Grenzen des Fensters und innerhalb des Halblei terbereichs, eine Mehrzahl von Kontaktschichten innerhalb der Grenzen des Fensters und innerhalb der Sourceschicht derart, daß die Kontaktschichten in Kontakt mit dem Kanalbereich stehen, wobei die Kontaktschichten in einem länglichen Muster verteilt sind, das sich in der Verlaufsrichtung des längli chen Fensters erstreckt, eine Sourceelektrode, welche die Kontaktschichten und die Sourceschicht elektrisch verbindet und kurzschließt, sowie eine Drainelektrode auf der anderen Oberfläche des Halbleiterbereichs.

Mehr im einzelnen sind das längliche Fenster und das längli che Muster des Vertikal-Feldeffekttransistors der Erfindung mit glatt gerundeten Enden gebildet, das heißt ohne Eck punkte. Der Kanalbereich und der Sourcebereich werden durch das Fenster des Gate auf die Selbstjustageart ähnlich dem herkömmlichen Verfahren mit dem Gate als der jeweiligen Maske diffundiert. Daher können beide Schichten als längliche Mu ster ohne scharfe Punkte entsprechend der Gestalt des Fensters ausgebildet werden. Die Strombelastbarkeit des Vertikal-Feldeffekttransistors variiert mit der Länge des länglichen Musters, das heißt der peripheren Länge einer Sourceschicht und wird hauptsächlich bestimmt durch die An zahl von Kanalbereichen, was dem Fall des herkömmlichen Verfahrens ähnlich ist. Daher ist bei der Erfindung eine Mehrzahl oder große Anzahl von Sourceschichten normal Seite an Seite mit den länglichen Mustern angeordnet, die parallel zueinander angeordnet sind.

Um die maximal mögliche Stromkapazität aus einer vorbestimm ten Fläche zu erhalten, die dem Vertikal-Feldeffekttransistor zugeordnet ist, ist es erforderlich, möglichst viele Source schichten innerhalb der Fläche zu bilden, indem die Breite des länglichen Musters jeder Sourceschicht oder die Breite jedes in dem Gate geöffneten Fenstermusters auf den kleinsten Wert vermindert wird, den die Fotoverarbeitungsgenauigkeit zuläßt. In der Praxis bildet jedoch die Sourceelektrode einen elektrischen Kontakt mit der Sourceschicht und den Kontakt schichten innerhalb des Fensters des Gate, wie in Verbindung mit der obigen Beschreibung des Aufbaus erwähnt, so daß zum Zweck der Fotoverarbeitung die Breite der Sourceelektrode oder der Kontaktschicht als zulässige Mindestgröße dient. Um eine maximale Strombelastbarkeit bei der Erfindung zu errei chen, ist es folglich höchst wünschenswert, die Breite der Sourceelektrode oder der Kontaktschicht zu wählen entspre chend dem Minimum, das die Fotoverarbeitungsgenauigkeit zu läßt.

Bei der Erfindung ist, wie oben erwähnt, ein längliches Fenster in dem Gate ausgebildet, die Sourceschicht und der Kanalbereich sind auch in länglichen streifenförmigen Mustern ausgbildet mit dem Gate als Maske, und eine Mehrzahl von Kontaktschichten ist innerhalb der Sourceschicht in einem länglichen Muster angeordnet, das sich in der Verlaufsrich tung des länglichen Fensters und der Sourceschicht erstreckt. Daher weist die Erfindung einen Aufbau auf, bei welchen meh rere herkömmliche Mikrotransistoren, die in einer vorbestimm ten Richtung angeordnet sind, untereinander so verbunden sind, daß sie einen Streifen bilden. Folglich werden die Eck punkte der Sourceschicht oder dergleichen, die in jedem der herkömmlichen Mikrotransistoren ausgebildet wären, elemi niert, so daß eine geringe Möglichkeit zur Bildung einer Kon zentration des elektrischen Feldes in dem Kanalteil besteht. Folglich wird die Durchgreifspannung erhöht. Die elektrische Feldkonzentration an den Enden der streifenförmigen Muster kann vermindert werden auf ein Niveau, das keine Schwierig keit bei der praktischen Verwendung verursacht. Dies kann zum Beispiel erzielt werden durch Abrunden der Ecken in angemes sene Halbkreise. Ferner können mehrere Streifenenden mitein ander verbunden werden, um eine endlose Schleife zu bilden, falls erwünscht.

Andererseits können, wenn die Mikrotransistoren untereinander verbunden sind wie oben, die kombinierten peripheren Längen der verbundenen Sourceschichtabschnitte nicht völlig verwen det werden. ln der Praxis kann jedoch die gesamte periphere Länge der Sourceschichten länger gemacht werden als in dem herkömmlichen Fall, indem eine größere Anzahl von Streifen je Flächeneinheit durch Verminderung der Breite jedes Streifens angeordnet wird, wie in der nachfolgenden Beschreibung der Ausführungsformen beschrieben wird. Ferner kann in einem Vertikal-Feldeffekttransistor, der sich zum Einbau in eine integrierte Schaltkreisvorrichtung eignet, die Länge des Streifens oder der Schleifen so gewählt werden, daß sie die gesamte dem Transistor zugeteilte Fläche überdeckt, ohne durch die Genauigkeit der Fotoverarbeitung beschränkt zu sein. Daher kann die Strombelastbarkeit des Transistors ver größert werden als Ergebnis der erhöhten Nutzungseffizienz der Fläche.

Im folgenden wird die Erfindung anhand in der Zeichnung gezeigter Ausführungsbeispiele näher beschrieben. In der Zeichnung zeigen:

Fig. 1(a) eine vergrößerte Draufsicht auf wesentliche Teile eines n-Kanal-Vertikal-Feldeffekttran sistors gemäß der Erfindung;

Fig. 1(b) und 1(c) Schnittbilder der Erfindung, betrach tet längs der Linie X-X bzw. der Linie Y-Y in Fig. 1(a);

Fig. 2 eine vergrößerte Draufsicht auf wesentliche Teile einer anderen Ausführungsform der Erfin dung;

Fig. 3(a) eine vergrößerte Draufsicht auf wesentliche Teile des herkömmlichen Vertikal-Feldeffekttran sistors; und

Fig. 3(b) ein Schnittbild des herkömmlichen Vertikal-Feld effekttransistors entlang der Linie X-X in Fig. 3(a).

Jetzt wird im einzelnen auf das Verfahren der in den Zeich nungen dargestellten Erfindung Bezug genommen, in welchem gleiche Bezugszeichen gleiche oder entsprechende Teile be zeichnen.

Wie in den Fig. 1(b) und 1(c) gezeigt, werden auf ein p- Halbleitersubstrat 1 für die integrierte Schaltkreisvorrich tung aufdiffundiert eine stark dotierte n-Drainschicht 2 als die sogenannte vergrabene Schicht, eine n-Epitaxialschicht mit einer Dicke von beispielsweise 10 bis 20 µm als Halblei terbereich, wie es gewöhnlich gemacht wird. Der Halbleiterbe reich 3 ist gegen andere Bereiche in der vollständigen Vorrichtung isoliert durch Bildung einer (nicht gezeigten) stark dotierten p-Isolierschicht, welche tief genug ist, um das Substrat 1 von der Oberfläche aus zu erreichen mit einem Muster, das den dargestellten Abschnitt in Fig. 1(a) ergibt. Um eine Drainklemme von der Drainschicht 2 nach außen zu führen, wird wie gewöhnlich ein Elektrodenfilm vorgesehen, der elektrischen Kontakt mit der Drainschicht 2 bildet, nach dem Diffundieren einer stark dotierten n-Verbindungsschicht von einer nicht gezeigten Stelle an der Oberfläche des Halb leiterbereichs 3 zu der Tiefe der Drainschicht 2 als einer vergrabenen Schicht.

Bei der Ausbildung eines Vertikal-Feldeffekttransistors in dem dargestellten Abschnitt der Epitaxialschicht 3 wird die Oberfläche des Halbleiterbereichs 3 zunächst mit einem Gate oxidfilm 4 von etwa 0,1 µm bedeckt. Eine Schicht für das Gate 5, zum Beispiel eine polykristalline Siliziumschicht, läßt man dann 0,5-1 µm dick auf der gesamten Oberfläche des Gateoxidfilms 4 aufwachsen, und längliche Fenster 5 a werden in die Oberfläche fotogeätzt, wie in Fig. 1(a) gezeigt. Die Abmessungen des Fensters 5 a in der Erfindung sind zum Bei spiel eine Breite von etwa 10 µm in der Vertikalrichtung und eine Länge von etwa 60 µm in der Horizontalrichtung, und seine beiden Endteile sind als Halbkreise ausgebildet, wie in Fig. 1(a) gezeigt. Es ist zu beachten, daß Fig. 1(a) wegen vorteilhafter Darstellung mit entfernter Sourceelektrode 10 gezeigt ist.

Als nächstes wird ein p-Kanalbereich 6 mit einer vorgeschrie benen Störstellenkonzentration diffundiert bis zu einer Tiefe von zum Beispiel etwa 3 µm mittels Selbstjustage-Ionenimplan tation und anschließender thermischer Diffusion, so daß sich sein Umkreis etwa 2-3 µm unterhalb des Gate 5 um den Um kreis des Fensters 5 a darin erstreckt. Als nächstes wird eine n-Sourceschicht 7 mit einer Störstellenkonzentration von etwa 10²⁰Atome/cm³ diffundiert mittels Ionenimplantation, während das Gate 5 auf die gleiche Weise wie oben erläutert als Maske wirkt, und wird auf den Kanalbereich 6 diffundiert, jedoch nur bis zu einer flacheren Tiefe als der des Kanalbe reichs 6, zum Beispiel bis 1,5 µm. Die Sourceschicht 7 wird so gebildet, daß ein Abschnitt ihrer Peripherie sich unter halb des Gate 5 in geringerem Ausmaß erstreckt als der Kanal bereich 6, was zu einer Kanallänge von beispielsweise 1-1,5 µm zu dem Kanalbereich 6 unterhalb des Gate 5 führt. Der Kanalbereich 6 und die Sourceschicht 7 werden in dem gleichen länglichen streifenförmigen Muster wie das Gate 5 diffun diert.

In der vorliegenden Ausführungsform weisen die p-Kontakt schichten 8 eine hohe Störstellenkonzentration von etwa 10¹⁹ Atomen/cm³ auf und werden durch eine herkömmliche Fotoverar beitungstechnik in quadratischen Mustern mit einer Seiten länge von beispielsweise 5 µm gebildet. Mehrere Kontakt schichten 8 sind innerhalb der Sourceschicht 7 angeordnet, welche in einem länglichen Muster ausgebildet ist, wie in Fig. 1(a) gezeigt, und werden in eine solche Tiefe diffun diert, daß sie mit dem Kanalbereich 6 unterhalb jeder der Kontaktschichten 8 verbunden sind mit einer gegenseitigen Trennung von beispielsweise 5 µm. In der vorliegenden Ausfüh rungsform wird die Größe der Kontaktschicht 8 bestimmt durch die Mindestschichtgröße, welche die verwendete Fotoverarbei tungstechnik zuläßt.

Nach der Fertigstellung der Diffusion der Halbleiterschich ten, wie oben erläutert, wird ein Isolierfilm 9 aus einem Oxidfilm oder dergleichen über die gesamte Oberfläche bis zu einer Dicke von 1-2 µ niedergeschlagen, ein Fenster wird fotogeätzt durch die Verwendung eines Musters mit der glei chen Form, aber mit einer etwas kleineren Größe als das Fenster 5 a des Gate 5, und ein Film aus Metall wie bei spielsweise Aluminium mit einer Dicke von etwa 1 µm wird zu einer Sourceelektrode 10 ausgebildet durch Vakuumverdampfung oder Zerstäubung, so daß er die Oberfläche bedeckt, wie in den Fig. 1(b) und 1(c) gezeigt. Die Sourceelektrode 10 bildet elektrischen Kontakt mit der Sourceschicht 7 und den Kontaktschichten 8, um auf diese Weise die Oberflächen beider Schichten in dem Fenster kurzzuschließen. Auf diese Weise wird der mit der Kontaktschicht 8 verbundene Kanalbereich 6 auf im wesentlichen das gleiche Potential wie die Source schicht 7 eingestellt.

Fig. 2 zeigt eine der Fig. 1(a) entsprechende Draufsicht einer anderen Ausführungsform der Erfindung. ln dieser Aus führungsform ist das Fenster 5 a, welches in dem Gate 5 ge öffnet ist, länglich und analog dem in Fig. 1(a), abgesehen davon, daß seine Breite kleiner ist, zum Beispiel etwa 7 µm. Das Vorgehen zum Diffundieren des p-Kanalbereichs 6 und der n-Sourceschicht 7 in Streifen unter Verwendung des Gate 5 als Maske ist das gleiche wie im Fall der Ausführung von Fig. 1, und die Abschnitte der Peripherien der Schichten, die sich unterhalb des Gate 5 erstrecken, sind auch von der gleichen Größenordnung wie in der Ausführungsform von Fig. 1(a). In der vorliegenden Ausführungsform ist jedoch eine Isolier schicht 9 anschließend an die Diffusion des Kanalbereichs 6 und der Sourceschicht 7 vorgesehen, und enge Fenster von zum Beispiel 3 µm Breite und von gleicher Form wie das Gatefen ster 5 a sind darauf geöffnet. Die Fensterbreite entspricht der Mindestgröße, welche durch die bei der Erfindung verwen dete Fotoverarbeitungstechnik zugelassen wird. Als nächstes werden mehrere Kontaktschichten 8 in der Sourceschicht 7 dif fundiert wie bei der Ausführungsform von Fig. 1(a), während der Isolierfilm 9 als Teil der Maske verwendet wird. Die Länge jeder der Kontaktschichten 8 in der Horizontalrichtung in der Figur beträgt zum Beispiel etwa 5 µm, wogegen die Breite in der Vertikalrichtung in dem Bereich von 3-5 µm liegt, welche die gleiche ist wie die Breite des Fensters in dem Isolierfilm 9. Obzwar in Fig. 2 nicht gezeigt, ist eine Sourceelektrode 10 vorgesehen, um elektrischen Kontakt zwi schen der Kontaktschicht 8 und der Sourceschicht 7 herzustel len bei den Abschnitten in der Mitte zwischen den Kontakt schichten.

ln dieser Ausführungsform ist es möglich, die Strombelastbar keit (current capacity) des Transistors um etwa 20% gegen über der der Ausführungsform von Fig. 1(a) zu erhöhen durch Vergrößerung der Anzahl Streifen, die je Flächeneinheit auf zubauen sind. Dies wird erzielt durch Verminderung der Breite der Streifen der Sourceschicht 7, indem die Breite des elek trischen Kontakts zwischen der Sourceelektrode 10 und der Halbleiterschicht in dem Isolierfilm 9 so ausgelegt wird, daß sie die Mindestgröße von 3 µm aufweist, welche unter dem Ge sichtspunkt der verwendeten Fotoverarbeitungstechnik tole rierbar ist. Ferner wird bei der Erfindung die Fläche des elektrischen Kontakts zwischen der Sourceschicht 7, der Sourceelektrode 10 und der Kontaktschicht 8 vermindert gegen über dem Fall der ersten Ausführungsform, wobei die Source schicht 7 und die Kontaktschicht 8 noch auf im wesentlichen gleichem Potential gehalten werden.

Wenn eine Fotoverarbeitungstechnik mit höherer Genauigkeit erhältlich ist, ist es möglich, die Strombelastbarkeit zu erhöhen, indem die Mindestgröße noch kleiner gemacht wird. Es besteht aber dann in einem gewissen Ausmaß das Problem einer Konzentration des elektrischen Feldes aufgrund des verminder ten Krümmungsradius des Endabschnitts der Sourceschicht- Streifen. In diesem Fall ist es jedoch möglich, die Möglich keit der elektrischen Feldkonzentration an den Streifenenden zu eliminieren, indem die Streifenenden verknüpft werden, wie durch die gestrichelte Linie C in Fig. 2 gezeigt, um zum Beispiel eine kettenförmige Schleifen- oder Schlangenlinien- Anordnung zu bilden, wie oben erwähnt.

Wie vorher beschrieben, besitzt der gemäß der Erfindung auf gebaute Vertikal-Feldeffekttransistor eine hohe Durchschlag festigkeit, was seine Verwendung bei Schaltkreisspannungen im Bereich von 150-200 V ermöglicht, eine Strombelastbarkeit von mehr als 50 mA je Chipfläche von 100 µm², und ist in der Lage, bei Frequenzen von bis hinauf zu 1-4 MHz zu arbeiten. Ferner kann der Transistor hinsichtlich der Gateschwelle einen niedrigen Wert von etwa 2 V stabil sicherstellen.

Es ist zu beachten, daß die oben beschriebenen Ausführungs formen nur Beispiele wiedergeben, und daß die Erfindung in verschiedenen Formen verkörpert werden kann, wobei sie noch im Rahmen der Erfindung liegt.

Wie oben beschrieben, erhält bei der Erfindung das Fenster, das in dem Gate des Vertikal-Feldeffekttransistors zu öffnen ist, eine längliche Gestalt, ein Kanalbereich und eine Sourceschicht an ihrer Innenseite werden in einem streifen förmigen Muster in Doppelschichtaufbau ausgebildet wie bei dem herkömmlichen Verfahren, indem diese Schichten nacheinan der durch das Gatefenster diffundiert werden, und indem ver anlaßt wird, daß Abschnitte ihrer Peripherie sich unter das Gate erstrecken, eine Mehrzahl von in der streifenförmigen Sourceschicht verteilten Kontaktschichten wird durch Diffu sion gebildet, und eine Sourceelektrode ist vorgesehen, um elektrischen Kontakt mit der Sourceschicht und den Kontakt schichten innerhalb des Gatefenster herzustellen. Daher ist es möglich, den Kanalteil zu einer Gestalt ohne Eckpunkte zu formen, welche dazu neigen können, eine elektrische Feldkon zentration zu erzeugen wie in dem Fall des herkömmlichen Auf baus, der integrierte Mikrotransistoren von quadratischer oder sechseckiger Gestalt umfaßt. Folglich ist es möglich, die Betriebsspannung des Vertikal-Feldeffekttransistors von der herkömmlichen 100-V-Klasse zu einer 200-V-Klasse zu erhö hen durch deutliche Verbesserung seiner Durchgreifspannung, sowie die Strombelastbarkeit des Transistors um etwa 20-30% zu erhöhen, obwohl dies etwas variieren kann in Abhängigkeit von der Genauigkeit der Fotoverarbeitung, durch Erhöhung der peripheren Länge der Sourceschicht durch Vergrößerung der Streifenzahl je Flächeneinheit, die erzielt wird durch Ver minderung der Breite des streifenförmigen Musters.

Außerdem ist gemäß der in Fig. 2 gezeigten und oben beschriebenen Ausführungsform, in welcher die von der Foto verarbeitung zugelassene Mindestgröße verwendet wird zur Erzeugung einer Fensteröffnung in dem Isolierfilm, eine Foto verarbeitung hoher Genauigkeit nicht erforderlich für die Diffusion jeder Halbleiterschicht einschließlich der Kontakt schicht, und es ist möglich, daß der Vertikal-Feldeffekttran sistor eine hohe Strombelastbarkeit aufweist, indem die durch die Fotoverarbeitungstechnik zulässige Mindestgröße verwendet wird.

Die Erfindung ist am besten geeignet zum Aufbauen einer Mehr zahl von Vertikal-Feldeffekttransistoren innerhalb einer integrierten Schaltkreisvorrichtung mit relativ geringer Größe. Obwohl unvermeidlich einige Beschränkungen bestehen hinsichtlich der Flächen, die jedem Transistor zuzuteilen sind, kann die Streifenlänge des Vertikal-Feldeffekttran sistors gemäß der Erfindung willkürlich so festgelegt werden, daß es möglich ist, die Strombelastbarkeit je Flächeneinheit zu erhöhen bei sehr effektiver Nutzung des zugeteilten Rau mes.

Claims

1. Halbleitervorrichtung, gekennzeichnet durch eine Mehr zahl von Vertikal-Feldeffekttransistoren, jeder von denen um faßt:
einen Halbleiterbereich (3),
ein Gate (5) auf einer Oberfläche des Halbleiterbereichs (3) ,
ein längliches Fenster (5 a) durch das Gate (5),
einen Kanalbereich (6) hauptsächlich innerhalb der Grenzen des Fensters (5 a) und innerhalb des Halbleiterbereichs (3),
eine Sourceschicht (7) hauptsächlich innerhalb der Grenzen des Fensters (5 a) und innerhalb des Kanalbereichs (6),
eine Mehrzahl von Kontaktschichten (8) innerhalb der Grenzen des Fensters (5 a) und innerhalb der Sourceschicht (7) derart, daß die Kontaktschichten (8) in Kontakt mit dem Kanalbereich (6) stehen, wobei die Kontaktschichten (8) in einem längli chen Muster verteilt sind, das sich in der Verlaufsrichtung des länglichen Fensters (5 a) erstreckt,
eine Sourceelektrode (10), welche die Kontaktschichten (8) und die Sourceschicht (7) elektrisch verbindet und kurz schließt,
sowie eine Drainelektrode (2) auf der anderen Oberfläche des Halbleiterbereichs (3).

2. Halbleitervorrichtung nach Anspruch 1, dadurch gekenn zeichnet, daß das längliche Fenster (5 a) und das längliche Muster glatt gerundete Ecken aufweisen.

3. Halbleitervorrichtung nach Anspruch 1, dadurch gekenn zeichnet, daß die Mehrzahl von Vertikal-Feldeffekttransisto ren miteinander so verknüpft ist, daß eine Kette gebildet wird.

4. Halbleitervorrichtung nach Anspruch 1, dadurch gekenn zeichnet, daß die Mehrzahl von Vertikal-Feldeffekttransisto ren miteinander so verknüpft ist, daß eine Schleife gebildet wird.

5. Halbleitervorrichtung, gekennzeichnet durch eine Mehr zahl von Vertikal-Feldeffekttransistoren, jeder von denen um faßt:
ein Gate (5) auf einer Oberfläche eines Halbleiterbereichs (3), der von einem ersten Leitfähigkeitstyp ist,
ein längliches Fenster (5 a) durch das Gate (5),
einen Kanalbereich (6) eines Leitfähigkeitstyps, der dem ersten Leitfähigkeitstyp entgegengesetzt ist, hauptsächlich innerhalb der Grenzen des Fensters (5 a) und innerhalb des Halbleiterbereichs (3) in eine vorgeschriebene Tiefe, wobei eine Abschnitt der Peripherie des Kanalbereichs (6) sich unterhalb des Gate (5) erstreckt,
eine Sourceschicht (7) des ersten Leitfähigkeitstyps haupt sächlich innerhalb der Grenzen des Fensters (5 a) und inner halb des Kanalbereichs (6) bis zu einer vorgeschriebenen Tiefe, wobei die Tiefe der Sourceschicht (7) geringer ist als die Tiefe des Kanalbereichs (6), und wobei ein Abschnitt der Peripherie der Sourceschicht (7) sich unterhalb des Gate (5) in einem geringeren Ausmaß erstreckt als der Kanalbereich (6) ,
eine Mehrzahl von Kontaktschichten (8) des ersten Leitfähig keitstyps innerhalb der Grenzen des Fensters (5 a) und inner halb der Sourceschicht (7) derart, daß die Kontaktschichten (8) in Kontakt mit dem Kanalbereich (6) stehen, wobei die Kontaktschichten (8) in einem länglichen Muster verteilt sind, das sich in der Verlaufsrichtung des länglichen Fensters (5 a) erstreckt,
eine Sourceelektrode (10), welche durch das Fenster (5 a) die Oberflächen der Kontaktschichten (8) und der Sourceschicht (7) elektrisch verbindet und kurzschließt, indem sie die Sourceschicht (7) und wenigstens einen Abschnitt der Fläche der Kontaktschichten (8) in elektrischen Kontakt bringt,
sowie eine Drainelektrode (2) auf der anderen Oberfläche des Halbleiterbereichs (3).

6. Halbleitervorrichtung nach Anspruch 5, dadurch gekenn zeichnet, daß das längliche Fenster (5 a) und das längliche Muster glatt gerundete Ecken aufweisen.

7. Halbleitervorrichtung, gekennzeichnet durch eine Mehr zahl von Vertikal-Feldeffekttransistoren, jeder von denen um faßt:
ein Substrat (1) eines ersten Leitfähigkeitstyps,
eine Drainschicht (2) eines zweiten Leitfähigkeitstyps auf dem Substrat (1),
einen Halbleiterbereich (3) des zweiten Leitfähigkeitstyps auf dem Drain (2),
einen Gateoxidfilm (4) auf der Oberfläche des Halbleiterbe reichs (3),
ein Gate (5) auf dem Gateoxidfilm (4),
ein längliches Gatefenster (5 a) durch das Gate (5),
einen Kanalbereich (6) des ersten Leitfähigkeitstyps haupt sächlich innerhalb der Grenzen des Gatefensters (5 a) und innerhalb des Halbleiterbereichs (3) bis zu einer vorge schriebenen Tiefe, wobei ein Abschnitt der Peripherie des Kanalbereichs (6) sich unterhalb des Gate (5) erstreckt,
eine Sourceschicht (7) des zweiten Leitfähigkeitstyps haupt sächlich innerhalb der Grenzen des Gatefensters (5 a) und innerhalb des Kanalbereichs (6) bis zu einer vorgeschriebenen Tiefe, wobei die Tiefe der Sourceschicht (7) geringer ist als die Tiefe des Kanalbereichs (6), und wobei ein Abschnitt der Peripherie der Sourceschicht (7) sich unterhalb des Gate (5) in einem geringeren Ausmaß erstreckt als der Kanalbereich (6),
eine Mehrzahl von Kontaktschichten (8) des ersten Leitfähig keitstyps innerhalb der Grenzen des Gatefensters (5 a) und in nerhalb der Sourceschicht (7) derart, daß die Kontaktschich ten (8) in Kontakt mit dem Kanalbereich (6) stehen, wobei die Kontaktschichten (8) in einem länglichen Muster verteilt sind, das sich in der Verlaufsrichtung des länglichen Gate fensters (5 a) erstreckt,
einen Isolierfilm (9) auf der Oberfläche des Gate (5), des Kanalbereichs (6), der Sourceschicht (7) und der Kontakt schichten (8),
ein längliches Isolierfilmfenster durch den Isolierfilm (9),
sowie eine Sourceelektrode (10), welche die Oberflächen des Kanalbereichs (6), der Sourceschicht (7), der Kontaktschich ten (8) und der lsolierschicht (9) elektrisch verbindet.

8. Halbleitervorrichtung nach Anspruch 7, dadurch gekenn zeichnet, daß das längliche Gatefenster (5 a), das längliche Isolierfilmfenster und das längliche Muster glatt gerundete Ecken und keine Eckpunkte aufweisen.

9. Halbleitervorrichtung nach Anspruch 7, dadurch gekenn zeichnet, daß die Kontaktschichten (8) nach der Bildung der Isolierschicht (9) in den Halbleiterbereich (3) diffundiert werden.

10. Halbleitervorrichtung nach Anspruch 7, dadurch gekenn zeichnet, daß die Kontaktschichten (8) vor der Bildung der Isolierschicht (9) in den Halbleiterbereich (3) diffundiert werden.