DE2311915B2 - Verfahren zur herstellung von elektrisch leitenden verbindungen zwischen source- und drain-bereichen in integrierten mos-schaltkreisen - Google Patents
Verfahren zur herstellung von elektrisch leitenden verbindungen zwischen source- und drain-bereichen in integrierten mos-schaltkreisenInfo
- Publication number
- DE2311915B2 DE2311915B2 DE19732311915 DE2311915A DE2311915B2 DE 2311915 B2 DE2311915 B2 DE 2311915B2 DE 19732311915 DE19732311915 DE 19732311915 DE 2311915 A DE2311915 A DE 2311915A DE 2311915 B2 DE2311915 B2 DE 2311915B2
- Authority
- DE
- Germany
- Prior art keywords
- source
- electrically conductive
- gate
- region
- diffusion
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Ceased
Links
- 238000000034 method Methods 0.000 title claims description 20
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 24
- 229910052710 silicon Inorganic materials 0.000 claims description 24
- 239000010703 silicon Substances 0.000 claims description 24
- 238000009792 diffusion process Methods 0.000 claims description 17
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 claims description 11
- 229910052750 molybdenum Inorganic materials 0.000 claims description 11
- 239000011733 molybdenum Substances 0.000 claims description 11
- 238000004519 manufacturing process Methods 0.000 claims description 6
- 239000000463 material Substances 0.000 claims description 6
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 9
- 230000005669 field effect Effects 0.000 description 6
- 229910052751 metal Inorganic materials 0.000 description 4
- 239000002184 metal Substances 0.000 description 4
- 230000003071 parasitic effect Effects 0.000 description 4
- 235000012239 silicon dioxide Nutrition 0.000 description 3
- 239000000377 silicon dioxide Substances 0.000 description 3
- 229910052814 silicon oxide Inorganic materials 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000007772 electrode material Substances 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 1
- 239000002019 doping agent Substances 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 230000007717 exclusion Effects 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/535—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including internal interconnections, e.g. cross-under constructions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
- H01L27/07—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common
- H01L27/0705—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common comprising components of the field effect type
- H01L27/0727—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common comprising components of the field effect type in combination with diodes, or capacitors or resistors
- H01L27/0733—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common comprising components of the field effect type in combination with diodes, or capacitors or resistors in combination with capacitors only
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B20/00—Read-only memory [ROM] devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S148/00—Metal treatment
- Y10S148/02—Contacts, special
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S148/00—Metal treatment
- Y10S148/053—Field effect transistors fets
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S148/00—Metal treatment
- Y10S148/122—Polycrystalline
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Semiconductor Integrated Circuits (AREA)
- Electrodes Of Semiconductors (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Description
50
Die vorliegende Erfindung betrifft ein Verfahren zur Herstellung von elektrisch leitenden Verbindungen
zwischen Source- und Drain-Bereichen in integrierten MOS-Schaltkreisen mit folgenden Schritten:
a) Bildung einer Gate-Oxydschicht auf einer Siliziumplatte,
b) Bildung einer Gate-Elektrodenschicht auf der Gate-Oxydschicht,
c) Entfernung der aus Gate-Oxydschicht und Gate-Elektrodenschicht bestehenden Doppelschicht
bis auf einen streifenförmigen Gate-Bereich,
d) Eindiffusion von Dotierungsmaterial in die SiIiziumplatte, wobei der Gate-Bereich als Maske
dient, und eine Anzahl von Source- und Drain-Bereichen zu beiden Seiten des Gate-Bereichs
mit gegenüber dem der Siliziumplatte entgegeneesetzten Leitfähigkeitstyp entstehen und
Elektrisch leitende Verbindung wenigstens eines nrain-Bereichs mit dem jeweils entsprechenden
Elektrisch leitende Verbindung wenigstens eines nrain-Bereichs mit dem jeweils entsprechenden
niuM als
Schmelzpunkt von
Schmelzpunkt von
unter der
lysilizium oder y
Bei einer mittels der Selbstemstej!methode hergestellten
integrierten MOS-Schaltung, bei der Gate-Elektroden aus Polysilizium oder Molybdän verwendet
werden, entstehen zusätzlich zu den gewünschten
Schaltelementen parasitäre MOS-Transistoren.
Es ist bekannt, die Wirkung solcher parasitärer
MOS-Transistoren dadurch auszuschalten, daß ,hre jeweiligen Source-Zonen und Drain-Zonen kurzgeschlossen
werden. Hierzu werden auf dem Siliziumsubstrat
angeordnete Metallstreifen vorgesehen. Fur einen hohen Integrationsgrad ist es jedoch nicht wunsehenswert,
daß bei einem derartigen Verfahren d-r Metallstreifen einen Teil der SUmumplatte einnimmt.
Aufgabe der vorliegenden Erfindung ist es daher,
diese Nachteile der bekannten Methode zu beseitigen und ein Verfahren zu schaffen, durch das Bereiche
in einem nach der Selbsteinstellmethode hergestellten parasitären MOS-Feldeffekttransistor ohne Metallstreifen
verbunden werden.
Erfindungsgemäß wird diese Aufgabe dadurch gelöst, daß vor dem Schritt a) in der Sihziumplatte mit
Hilfe eines Dotierungsmaterials wenigstens ein Diffusionsbereich mit dem der Siliziumplatte entgegengesetzten
Leitfähigkeitstyp gebildet wird und daß beim Schritt c) die Doppelschicht so entfernt wird, daß sich
wenigstens ein Teil des Gate-Bereichs auf dem Diffusionsbereich befindet und die elektrisch leitende Verbindung
zwischen den Source-und Drain-Bereichen durch diesen Diffusionsbereich erzielt wird.
Nach dem erfindungsgemäßen Verfahren können bei der Herstellung von MOS-LSI-Kreisen nach der
Selbsteinstellmethode bemerkenswerte Effekte erzielt werden. Gemäß den erfindungsgemäßen Verfahren
wird vermieden, daß ein zusätzliches Verbindungsmittel einen Bereich auf der Siliziumplatte
bedeckt, so daß ein hoher Integrationsgrad erreicht werden kann.
Die vorliegende Erfindung wird an Hand der Abbildungen erläutert. Es zeigt
Fig. la, Ib und Ic die Herstellung eines MOS-Feldeffekttransistors,
wobei Molybdän als GateElektrode verwendet wird,
F i g. 2 das bekannte Verfahren zur Verbindung von Source- und Drain-Bereich und
Fig. 3a, 3b und 3c das erfindungsgemäße Verfahren
zum Verbinden der Source- und Drain-Bereiche.
Das Herstellungsverfahren eines MOS-Feldeffekttransistors
nach einem üblichen Verfahren ist in den Fig. la bis Ic dargestellt, wobei die Gate-Elektrode
aus Molybdän besteht. Wie aus diesen Figuren ersichtlich, wird eine Siliziumdioxydschicht 2 auf der
gesamten Oberfläche einer Siliziumplatte 1 und anschließend auf der Siliziumdioxydschicht 2 eine Molybdänschicht
3 gebildet. Danach werden die Siliziumoxyd- und Molybdänschicht bis auf einen Teil, der
in Fig. Ib mit den Bezugsziffern 2 und 3 versehen
ist, weggeätzt. Daraufhin wird ein Dotierungsmaterial, dessen Leitfähigkeitstyp zu demjenigen der Siliziumplatte entgegengesetzt ist, in die Süiziumplatte 1
eindiffundiert, so daß nur in dem Teil, der sich unter der Siliziumoxyd- und Molybdanschicht befindet,
keine Eindiffusion stattfindet.
Als Ergebnis des Diffusionsvorgangs werden ein Drain-Bereich 4 und ein Source-Bereich S in der SUiziumplatte 1 gebildet, die beide entgegengesetzte
Leitfähigkeitstypen zu demjenigen der Siliziumplatte haben, so daß auf diese Weise ein MOS-Feldeffekttransistor geschaffen wird. Die in Fig. Ic mit 6 bezeichnete Schicht ist eine Siliziumdioxydschicht, die
während des Diffusionsvorgangs des Dotierungsina- 1S terials entsteht.
Nach einer derartigen Selbsteinstellmethode können eine Vielzahl von MOS-Feldeffekttransistoren in
einer einzigen Siliziumplatte durch einen einzigen Diffusionsvorgang hergestellt werden. Diese Methode
hat jedoch Nachteile bei der Herstellung von solchen Schaltkreisen, bei denen es erforderlich ist, die Drain-
und Source-Elektroden in einem parasitären MOS-Feldeffekttransistor zu verbinden.
Wie aus dem Vorhergehenden hervorgeht, kann ein Dotierungsmaterial in die Siliziumplatte unter Ausschluß eines Teils, der sich unter der Molybdanschicht
befindet, die einen Gate-Elektrodenbereich überdeckt, eindiffundiert werden. Es ist daher, wie in
Fig. 2 gezeigt, notwendig, die Drain- und Source-Elektroden mit einem Metallstreifen 7, der über den
Gate-Elektrodenbereich hinwegläuft, miteinander zu
verbinden. Zum Isolieren ist dazu eine Isolierschicht 8, etwa eine Siliziumoxydschicht, aufgebracht.
Das erfindungsgemäße Verfahren wird im folgenden in bezug auf die Benutzung vora Molybdän als
Gate-Elektrodenmaterial beschrieben, sie ist jedoch nicht hierauf beschränkt. Es kann auch Polysilizium
usw. als Gate-Elektrodenmaterial verwendet werden.
Wie in Fig. 3a gezeigt, wird zunächst ein Diffusionsbereich 9, dessen Leitfähigkeitstyp umgekehrt zu
demjenigen der Siliziumplatte 1 ist, gerade unter einem Teil gebildet, der den Gate-Bereich bilden wird.
Anschließend werden eine Oxydschicht 2 und eine Molybdänschicht 3 auf der Oberfläche der Siliziumplatte in der angeführten Weise gebildet. Danach wird
die Oxydschicht 2 zusammen mit der Molybdanschicht 3 außer im Gate-Elektrodenbereich weggeätzt. Bei diesem Ätzprozeß ist es wünschenswert, die
Breite I2 des Gate-Elektrodenbereidiis, der auf der
Siliziumplatte verbleibt, so zu begrenzen, daß er gleich oder kleiner als die Breite /, des Diffusionsbereichs
ist, wie in Fig. 3b gezeigt ist.
In die Siliziumplatte 1 läßt man nun ein Dotierungsmaterial eindiffundieren, so daß ein Drain-Bereich 4 und sin Source-Bereich 5 gebildet werden, deren Leitfähigkeitstyp zu demjenigen der Siliziumplatte 1 entgegengesetzt ist. Ak Ergebnis dieses
Vorgangs gelangt jedes Ende sowohl des Drain-Bereichs 4 als auch des Source-Bereichs 5 in den Diffusionsbereich, der vorher in der Siliziumplatte 1 gebildet worden war (Fig. 3c). Auf diese Weise werden
die Drain- und Source-Elektroden durch den Diffusionsbereich 9 miteinander verbunden.
Claims (4)
1. Verfahren zur Herstellung von elektrisch lei-
tenden Verbindungen zwischen Source- und
W SZ?S£ GaK-EIetaodenschich. auf »
der Gate-Oxvdschicht
c) t£rZnTä^%,-O,yäsc^ und
Gate-Elektrodenschicht bestehenden Doppelschicht bis auf einen streifenförmigen Gate-Bereich 1S
d) Eindiffusion von Dotierungsmaterial in die Siliziumplatte, wobei der Ga*-Bercich als
Maske dient, und eine Anzahl von Source- und Drain-Bereichen zu beiden Seiten des
Gate-Bereichs mit gegenüber dem der Silizi- *° umplatte entgegengesetzten Leitfähigkeitstyp
entstehen und
e) elektrisch leitende Verbindung wenigstens eines Drain-Bereichs mit dem jeweils entsprechenden
Source-Bereich, dadurch ge- *5 kennzeichnet, daß vor dem Schritt a) in
der Siliziumplatte (1) mit Hilfe eines Dotierungsmaterials wenigstens ein Diffusionsbereich
(9) mit dem der Siliziumplatte (1) entgegengesetzten Leitfähigkeitstyp gebildet wird und daß beim Schritt c) die Doppelschicht
(2, 3) so entfernt wird, daß sich wenigstens ein Teil des Gate-Btreichs auf dem
Diffusionsbereich (9) befindet und die elektrisch
leitende Verbindung zwischen den Source- und Drain-Bereichen (4, 5) durch diesen Diffusionsbereich (9) erzielt wird.
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß die Gate-Elektrodenschicht (3)
aus Molybdän hergestellt wird.
3. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß die Gate-Elektrodenschicht (3)
aus polykristallinem Silizium hergestellt wird.
4. Verfahren nach einem der Ansprüche 1 bis
3, dadurch gekennzeichnet, daß die Breite (/,) des Diffusionsbereichs (9) gleich oder größer als die
Breite(/2) des streifenförmigen Gate-Bereichs ist.
Applications Claiming Priority (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP47024912A JPS5128515B2 (de) | 1972-03-10 | 1972-03-10 | |
JP47026256A JPS5232557B2 (de) | 1972-03-14 | 1972-03-14 | |
JP47026255A JPS4894376A (de) | 1972-03-14 | 1972-03-14 | |
JP47027785A JPS5143950B2 (de) | 1972-03-17 | 1972-03-17 |
Publications (2)
Publication Number | Publication Date |
---|---|
DE2311915A1 DE2311915A1 (de) | 1973-09-13 |
DE2311915B2 true DE2311915B2 (de) | 1976-10-21 |
Family
ID=27458216
Family Applications (4)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE2311913A Pending DE2311913A1 (de) | 1972-03-10 | 1973-03-09 | Verfahren zur herstellung von matrixkreisen mit parallelgattern |
DE19732311915 Ceased DE2311915B2 (de) | 1972-03-10 | 1973-03-09 | Verfahren zur herstellung von elektrisch leitenden verbindungen zwischen source- und drain-bereichen in integrierten mos-schaltkreisen |
DE19732312413 Ceased DE2312413B2 (de) | 1972-03-10 | 1973-03-13 | Verfahren zur herstellung eines matrixschaltkreises |
DE2312414A Expired DE2312414C2 (de) | 1972-03-10 | 1973-03-13 | Verfahren zur Herstellung von integrierten MOSFET-Schaltkreisen |
Family Applications Before (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE2311913A Pending DE2311913A1 (de) | 1972-03-10 | 1973-03-09 | Verfahren zur herstellung von matrixkreisen mit parallelgattern |
Family Applications After (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE19732312413 Ceased DE2312413B2 (de) | 1972-03-10 | 1973-03-13 | Verfahren zur herstellung eines matrixschaltkreises |
DE2312414A Expired DE2312414C2 (de) | 1972-03-10 | 1973-03-13 | Verfahren zur Herstellung von integrierten MOSFET-Schaltkreisen |
Country Status (5)
Country | Link |
---|---|
US (3) | US3865650A (de) |
CA (2) | CA1009379A (de) |
DE (4) | DE2311913A1 (de) |
FR (4) | FR2175819B1 (de) |
GB (4) | GB1357515A (de) |
Families Citing this family (40)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4145701A (en) * | 1974-09-11 | 1979-03-20 | Hitachi, Ltd. | Semiconductor device |
JPS5713079B2 (de) * | 1975-02-10 | 1982-03-15 | ||
US4028694A (en) * | 1975-06-10 | 1977-06-07 | International Business Machines Corporation | A/D and D/A converter using C-2C ladder network |
JPS5851427B2 (ja) * | 1975-09-04 | 1983-11-16 | 株式会社日立製作所 | 絶縁ゲ−ト型リ−ド・オンリ−・メモリの製造方法 |
US4183093A (en) * | 1975-09-04 | 1980-01-08 | Hitachi, Ltd. | Semiconductor integrated circuit device composed of insulated gate field-effect transistor |
US4059826A (en) * | 1975-12-29 | 1977-11-22 | Texas Instruments Incorporated | Semiconductor memory array with field effect transistors programmable by alteration of threshold voltage |
US4240092A (en) * | 1976-09-13 | 1980-12-16 | Texas Instruments Incorporated | Random access memory cell with different capacitor and transistor oxide thickness |
JPS598065B2 (ja) * | 1976-01-30 | 1984-02-22 | 松下電子工業株式会社 | Mos集積回路の製造方法 |
JPS5333076A (en) * | 1976-09-09 | 1978-03-28 | Toshiba Corp | Production of mos type integrated circuit |
US5434438A (en) * | 1976-09-13 | 1995-07-18 | Texas Instruments Inc. | Random access memory cell with a capacitor |
US5168075A (en) * | 1976-09-13 | 1992-12-01 | Texas Instruments Incorporated | Random access memory cell with implanted capacitor region |
US4142176A (en) * | 1976-09-27 | 1979-02-27 | Mostek Corporation | Series read only memory structure |
NL185376C (nl) * | 1976-10-25 | 1990-03-16 | Philips Nv | Werkwijze ter vervaardiging van een halfgeleiderinrichting. |
US4600933A (en) * | 1976-12-14 | 1986-07-15 | Standard Microsystems Corporation | Semiconductor integrated circuit structure with selectively modified insulation layer |
US4081896A (en) * | 1977-04-11 | 1978-04-04 | Rca Corporation | Method of making a substrate contact for an integrated circuit |
DE2726014A1 (de) * | 1977-06-08 | 1978-12-21 | Siemens Ag | Dynamisches speicherelement |
US4171229A (en) * | 1977-06-24 | 1979-10-16 | International Business Machines Corporation | Improved process to form bucket brigade device |
US4142199A (en) * | 1977-06-24 | 1979-02-27 | International Business Machines Corporation | Bucket brigade device and process |
US4195354A (en) * | 1977-08-16 | 1980-03-25 | Dubinin Viktor P | Semiconductor matrix for integrated read-only storage |
US4317275A (en) * | 1977-10-11 | 1982-03-02 | Mostek Corporation | Method for making a depletion controlled switch |
US4230504B1 (en) * | 1978-04-27 | 1997-03-04 | Texas Instruments Inc | Method of making implant programmable N-channel rom |
US4290184A (en) * | 1978-03-20 | 1981-09-22 | Texas Instruments Incorporated | Method of making post-metal programmable MOS read only memory |
US4268950A (en) * | 1978-06-05 | 1981-05-26 | Texas Instruments Incorporated | Post-metal ion implant programmable MOS read only memory |
US4591891A (en) * | 1978-06-05 | 1986-05-27 | Texas Instruments Incorporated | Post-metal electron beam programmable MOS read only memory |
US4208727A (en) * | 1978-06-15 | 1980-06-17 | Texas Instruments Incorporated | Semiconductor read only memory using MOS diodes |
US4342100A (en) * | 1979-01-08 | 1982-07-27 | Texas Instruments Incorporated | Implant programmable metal gate MOS read only memory |
CH631048B (fr) * | 1979-07-13 | Ebauches Electroniques Sa | Convertisseur de tension alternative en tension continue. | |
US4280271A (en) * | 1979-10-11 | 1981-07-28 | Texas Instruments Incorporated | Three level interconnect process for manufacture of integrated circuit devices |
US4319396A (en) * | 1979-12-28 | 1982-03-16 | Bell Telephone Laboratories, Incorporated | Method for fabricating IGFET integrated circuits |
US4423432A (en) * | 1980-01-28 | 1983-12-27 | Rca Corporation | Apparatus for decoding multiple input lines |
US4608751A (en) * | 1980-04-07 | 1986-09-02 | Texas Instruments Incorporated | Method of making dynamic memory array |
US4476478A (en) * | 1980-04-24 | 1984-10-09 | Tokyo Shibaura Denki Kabushiki Kaisha | Semiconductor read only memory and method of making the same |
US4410904A (en) * | 1980-10-20 | 1983-10-18 | American Microsystems, Inc. | Notched cell ROM |
JPS57109190A (en) * | 1980-12-26 | 1982-07-07 | Fujitsu Ltd | Semiconductor storage device and its manufacture |
GB2102623B (en) * | 1981-06-30 | 1985-04-11 | Tokyo Shibaura Electric Co | Method of manufacturing a semiconductors memory device |
US4387503A (en) * | 1981-08-13 | 1983-06-14 | Mostek Corporation | Method for programming circuit elements in integrated circuits |
JPS58188155A (ja) * | 1982-04-27 | 1983-11-02 | Seiko Epson Corp | 2層構造rom集積回路 |
JPS60179998A (ja) * | 1984-02-28 | 1985-09-13 | Fujitsu Ltd | 電圧検出回路 |
IT1227821B (it) * | 1988-12-29 | 1991-05-07 | Sgs Thomson Microelectronics | Struttura di catena di contatti per il controllo della difettosita' di circuiti di memorie eprom |
EP1577870B1 (de) | 2002-12-27 | 2010-09-29 | Semiconductor Energy Laboratory Co., Ltd. | Halbleiterbauelement und dieses verwendendeanzeigeeinrichtung |
Family Cites Families (17)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3408543A (en) * | 1964-06-01 | 1968-10-29 | Hitachi Ltd | Combination capacitor and fieldeffect transistor |
US3443176A (en) * | 1966-03-31 | 1969-05-06 | Ibm | Low resistivity semiconductor underpass connector and fabrication method therefor |
US3541543A (en) * | 1966-07-25 | 1970-11-17 | Texas Instruments Inc | Binary decoder |
US3519504A (en) * | 1967-01-13 | 1970-07-07 | Ibm | Method for etching silicon nitride films with sharp edge definition |
US3387286A (en) * | 1967-07-14 | 1968-06-04 | Ibm | Field-effect transistor memory |
FR2014382B1 (de) * | 1968-06-28 | 1974-03-15 | Motorola Inc | |
DE1811136A1 (de) * | 1968-11-27 | 1970-11-05 | Telefunken Patent | Verfahren zum Herstellen eines Planartransistors |
US3591836A (en) * | 1969-03-04 | 1971-07-06 | North American Rockwell | Field effect conditionally switched capacitor |
US3604107A (en) * | 1969-04-17 | 1971-09-14 | Collins Radio Co | Doped oxide field effect transistors |
NL161924C (nl) * | 1969-07-03 | 1980-03-17 | Philips Nv | Veldeffecttransistor met ten minste twee geisoleerde stuurelektroden. |
US3739238A (en) * | 1969-09-24 | 1973-06-12 | Tokyo Shibaura Electric Co | Semiconductor device with a field effect transistor |
US3608189A (en) * | 1970-01-07 | 1971-09-28 | Gen Electric | Method of making complementary field-effect transistors by single step diffusion |
DE2007627B2 (de) * | 1970-02-19 | 1973-03-22 | Licentia Patent-Verwaltungs-Gmbh, 6000 Frankfurt | Verfahren zum herstellen einer integrierten halbleiterschaltung |
NL165869C (nl) * | 1970-09-25 | 1981-05-15 | Philips Nv | Analoog schuifregister. |
DE2051503A1 (de) | 1970-10-20 | 1972-05-04 | Siemens Ag | Halbleiterbauelement, insbesondere als Widerstand für Halbleiterspeicher |
US3740732A (en) * | 1971-08-12 | 1973-06-19 | Texas Instruments Inc | Dynamic data storage cell |
US3747200A (en) * | 1972-03-31 | 1973-07-24 | Motorola Inc | Integrated circuit fabrication method |
-
1973
- 1973-03-06 GB GB1074073A patent/GB1357515A/en not_active Expired
- 1973-03-08 FR FR7308327A patent/FR2175819B1/fr not_active Expired
- 1973-03-09 DE DE2311913A patent/DE2311913A1/de active Pending
- 1973-03-09 DE DE19732311915 patent/DE2311915B2/de not_active Ceased
- 1973-03-12 US US340254A patent/US3865650A/en not_active Expired - Lifetime
- 1973-03-12 US US340255A patent/US3865651A/en not_active Expired - Lifetime
- 1973-03-13 GB GB1190273A patent/GB1430301A/en not_active Expired
- 1973-03-13 DE DE19732312413 patent/DE2312413B2/de not_active Ceased
- 1973-03-13 FR FR7308863A patent/FR2175961B1/fr not_active Expired
- 1973-03-13 DE DE2312414A patent/DE2312414C2/de not_active Expired
- 1973-03-13 GB GB1190173A patent/GB1375355A/en not_active Expired
- 1973-03-13 CA CA165,982A patent/CA1009379A/en not_active Expired
- 1973-03-13 FR FR7308860A patent/FR2175960B1/fr not_active Expired
- 1973-03-14 GB GB1234073A patent/GB1357516A/en not_active Expired
- 1973-03-15 US US341493A patent/US3874955A/en not_active Expired - Lifetime
- 1973-03-16 CA CA166,294A patent/CA978661A/en not_active Expired
- 1973-03-16 FR FR7309581A patent/FR2176825B1/fr not_active Expired
Also Published As
Publication number | Publication date |
---|---|
FR2176825B1 (de) | 1976-09-10 |
GB1430301A (en) | 1976-03-31 |
US3865651A (en) | 1975-02-11 |
DE2312413A1 (de) | 1973-09-27 |
FR2175960B1 (de) | 1977-08-12 |
CA978661A (en) | 1975-11-25 |
DE2312413B2 (de) | 1976-03-18 |
FR2175961A1 (de) | 1973-10-26 |
DE2312414A1 (de) | 1973-09-27 |
DE2311915A1 (de) | 1973-09-13 |
FR2175961B1 (de) | 1977-08-12 |
DE2311913A1 (de) | 1973-09-20 |
FR2175819B1 (de) | 1977-08-19 |
US3865650A (en) | 1975-02-11 |
GB1357515A (en) | 1974-06-26 |
FR2175960A1 (de) | 1973-10-26 |
FR2175819A1 (de) | 1973-10-26 |
GB1375355A (de) | 1974-11-27 |
FR2176825A1 (de) | 1973-11-02 |
CA1009379A (en) | 1977-04-26 |
US3874955A (en) | 1975-04-01 |
DE2312414C2 (de) | 1981-11-12 |
GB1357516A (en) | 1974-06-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE2311915B2 (de) | Verfahren zur herstellung von elektrisch leitenden verbindungen zwischen source- und drain-bereichen in integrierten mos-schaltkreisen | |
DE69029618T2 (de) | Verfahren zur Herstellung nichtflüchtiger Halbleiterspeicher | |
DE3856084T2 (de) | Verfahren zur Herstellung einer Halbleiteranordnung mit isoliertem Gatter | |
DE2439875C2 (de) | Halbleiterbauelement mit negativer Widerstandscharakteristik | |
DE19535140A1 (de) | Lateraler MOSFET mit hoher Stehspannung und einem Graben sowie Verfahren zu dessen Herstellung | |
DE2559360A1 (de) | Halbleiterbauteil mit integrierten schaltkreisen | |
DE2928923C2 (de) | ||
DE2704626A1 (de) | Verfahren zur bildung einer verbindungszone in einem siliziumsubstrat bei der herstellung von n-kanal siliziumgate-bauelementen in integrierter mos-technologie | |
DE3877533T2 (de) | Eine halbleiteranordnung mit einem feldeffekttransistor und einer schutzdiode zwischen source und drain. | |
DE2527621C3 (de) | Feldeffekt-Halbleiterbauelement | |
DE19501557A1 (de) | Halbleitervorrichtung und Verfahren zu deren Herstellung | |
DE2807138A1 (de) | Verfahren zum herstellen eines halbleiterbauelements | |
DE2351437B2 (de) | Verfahren zum Herstellen von Halbleiterbauelementen mit mindestens zwei Schichten aus elektrisch leitendem Material | |
DE2704647A1 (de) | Widerstand mit gesteuert einstellbarer groesse | |
DE2607203B2 (de) | Feldeffekttransistor vom Anreicherungstyp | |
EP0129045A1 (de) | Verfahren zum Herstellen eines integrierten Isolierschicht-Feldeffekttransistors mit zur Gateelektrode selbstausgerichteten Kontakten | |
DE1589687B2 (de) | Festkörperschaltung mit isolierten Feldeffekttransistoren und Verfahren zu ihrer Herstellung | |
EP0122313A1 (de) | Verfahren zum Herstellen einer monolithisch integrierten Schaltung mit mindestens einem integrierten Isolierschicht-Feldeffekttransistor | |
EP0270703B1 (de) | Verfahren zum Herstellen einer monolithisch integrierten Schaltung mit mindestens einem bipolaren Planartransistor | |
DE68925150T2 (de) | Bipolartransistor und Verfahren zu dessen Herstellung | |
DE2436486A1 (de) | Verfahren zur herstellung eines mit einem schutzband versehenen, integrierten mos-schaltungsbauteils | |
DE2212196A1 (de) | Kondensator für monolithische Halbleiterschaltungen | |
DE2219696A1 (de) | Verfahren zur Isolationsbereichsbildung | |
DE1949523B2 (de) | Halbleiterbauelement mit einem Isolierschicht-Feldeffekttransistor | |
DE3280420T2 (de) | Verfahren zum herstellen eines mos-transistors auf einem substrat. |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
8235 | Patent refused |