DE1564475C2 - Feldeffektanordnung - Google Patents
FeldeffektanordnungInfo
- Publication number
- DE1564475C2 DE1564475C2 DE1564475A DE1564475A DE1564475C2 DE 1564475 C2 DE1564475 C2 DE 1564475C2 DE 1564475 A DE1564475 A DE 1564475A DE 1564475 A DE1564475 A DE 1564475A DE 1564475 C2 DE1564475 C2 DE 1564475C2
- Authority
- DE
- Germany
- Prior art keywords
- gate
- field effect
- electrode
- source
- electrodes
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 230000005669 field effect Effects 0.000 title claims description 10
- 239000004065 semiconductor Substances 0.000 claims description 6
- 230000003647 oxidation Effects 0.000 claims description 2
- 238000007254 oxidation reaction Methods 0.000 claims description 2
- 239000013078 crystal Substances 0.000 claims 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 8
- 229910052782 aluminium Inorganic materials 0.000 description 8
- 238000000034 method Methods 0.000 description 7
- 239000010409 thin film Substances 0.000 description 4
- 238000001259 photo etching Methods 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 1
- CJOBVZJTOIVNNF-UHFFFAOYSA-N cadmium sulfide Chemical compound [Cd]=S CJOBVZJTOIVNNF-UHFFFAOYSA-N 0.000 description 1
- 229910052980 cadmium sulfide Inorganic materials 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000005137 deposition process Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7831—Field effect transistors with field effect produced by an insulated gate with multiple gate structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Electrodes Of Semiconductors (AREA)
- Junction Field-Effect Transistors (AREA)
- Liquid Crystal (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Description
30
Die Erfindung betrifft eine Feldeffektanordnung entsprechend dem Oberbegriff des Patentanspruchs 1.
Eine Feldeffektanordnung dieser Art ist aus »IBM-TDB«
Juni (1964) 1,7 bekannt.
Im Betrieb wird bei solchen Anordnungen eine Spannung zwischen den Source- und Drain-Elektroden
angelegt, die die Source-Elektrode in der Vorwärtsrichtung und die Drain-Elektrode in der Sperrichtung
vorspannt. Ein Stromfluß zwischen der Source- und der Drain-Elektrode kann durch eine Spannung eingeleitet
und gesteuert werden, die zwischen den Gate-Elektroden und dem darunterliegenden Halbleiterkörper
angelegt wird. Diese Spannung hat eine derartige Polarität, daß unter der Isolierschicht ein Stromweg
' induziert wird, der aus einem Oberfiächenkanal von dem Leitungstyp des darunterliegenden Körpers entgegengesetzten
Leitungstyp besteht und erlaubt, daß zwischen der Source- und der Drain-Elektrode Strom
fließt. Diese Wirkungsweise wird als Anreicherungsmodus bezeichnet, weil der Oberflächenkanal durch
Anlegen einer Spannung an die Gate-Elektrode gebildet wird. .
Solche Anordnungen können als ein Analogon einer Vakuumröhre betrieben werden. Ein modulierendes
Signal wird mindestens, einer Gate-Elektrode, dem Signaleingangs-Gate, zugeführt, wodurch sich eine
Änderung in der Leitfähigkeit des Oberflächenkanals und folglich im Strom zwischen der Source- und der
Drain-Elektrode ergibt, während die andere(n) Gate-Elektrode(n), die Schirmelektrode(n), dafür sorgen, daß
sich der Oberflächenkanal auf dem ganzen Abstand zwischen der Source- und der Drain-Elektrode erstreckt.
Bei der obengenannten, bekannten Anordnung sind zwei Gate-Elektroden nebeneinander angeordnet. Um
einen ununterbrochenen Stromkanal erzeugen zu können, muß der Abstand zwischen diesen Elektroden
sehr gering sein, was aber technologisch Schwierigkeiten bereitet.
Aus der FR-PS 13 77 764 ist ein Feldeffekttransistor mit zwei einander überlappenden Gate-Elektroden
bekannt, die in Richtung der Source-Elektrode verschoben sind und in Abstand von der Drain-Elektrode liegen.
Dieser bekannte Transistor ist vom Verarmungstyp, bei dem bereits ohne Gate-Spannung ein sich ununterbrochen
von der Source- bis zur Drain-Elektrode erstreckender Kanal vorhanden ist.
Der Erfindung liegt nun die Aufgabe zugrunde bei einer Feldeffektanordnung nach dem Oberbegriff des
Anspruchs 1 ohne Einhaltung strenger Toleranzen und Anwendung aufwendigen Ausrichtverfahren bei der
Bildung der Gate-Elektroden und unter Beibehaltung verhältnismäßig geringer Gate-Drain- und paraertärer
Kapazitäten die Bildung eines ununterbrochenen Stromkanals zu erleichtern.
Diese Aufgabe wird erfindungsgemäß durch die im kennzeichnenden Teil des Anspruchs 1 angegebenen
Merkmale gelöst.
Vorteilhafte Ausgestaltungen der Erfindung sind in den Unteransprüchen gekennzeichnet.
Zwei Ausführungsbeispiele der Erfindung sind in den Zeichnungen dargestellt und werden im folgenden
näher beschrieben. Es zeigt
Fig. 1 einen Vertikalschnitt durch eine Anordnung,
bei der eine der Gate-Elektroden sich über keinen der gleichrichtenden Übergänge erstreckt,
F i g. 2 eine Draufsicht auf die Anordnung nach Fig. 1,
F i g. 3 einen Dünnschichttransistor.
In F i g. 1 ist das Signal-Gate 33 völlig vom Abschirm-Gate 38 bedeckt, jedoch von diesem isoliert.
Bei dieser Vorrichtung wird das Abschirm-Gate benutzt, um einen leitenden Kanal beiderseits des.
Signal-Gates zu bilden, und das Signal-Gate wird oberhalb des Knicks betrieben, während ein diesem
Gate zugeführtes Signal verstärkt wird.
Ein Verfahren zur Herstellung der Vorrichtungen nach den F i g. 1 und 2 ist folgendes:
1. Die P-leitende einkristalline Siliciumunterlage 27
wird mit Hilfe der üblichen thermischen Oxydationsverfahren mit einer Oxydschicht 32 versehen.
2. In der Oxydschicht werden mittels eines Fotoätzverfahrens Fenster hergestellt und es werden durch
Diffusion von Phosphor durch diese Fenster hindurch N+-diffundierte Gebiete 28 und 29
gebildet. Die Gebiete 28 und 29 bilden mit der Unterlage 27 PN-Übergänge 28' bzw. 29'. Der
Abstand zwischen den diffundierten Gebieten beträgt etwa ΙΟμπι. · .
3. In den Fenstern werden Aluminiumkontakte 30 und 31 angebracht, um ohmsche Kontakte mit den
diffundierten Gebieten herzustellen. Diese Aluminiumkontakte können durch eine Maske aufgedampft
werden, es kann jedoch auch eine Aluminiumschicht auf der ganzen Oberfläche der Unterlage angebracht werden, wonach die unerwünschten
Teile durch ein Fotoätzverfahren beseitigt werden. Im gleichen Arbeitsgang, in dem
die Aluminiumkontakte angebracht werden, kann auch das Signal-Gate 33 gebildet werden, das aus
einer mitten zwischen den diffundierten Gebieten angebrachten 3 iim breiten Aluminiumschicht besteht.
4. Dann wird auf der ganzen Fläche der Unterlage bis zu einer Tiefe von 0,3 μιη mittels eines Tetraäth-
oxysilanzerlegungsverfahren eine Oxydschicht 34 angebracht.
5. Mit Hilfe eines Fotoätzverfahrens werden in der Oxydschicht 34 über den Stellen 35, 36 und 37 der
aus Aluminium bestehenden Kontaktflächen 30 und 31 und des Signal-Gates 33 Löcher geätzt. Bei der
letzten Bearbeitung der Anordnung können durch diese Löcher hindurch ohmsche Kontakte mit den
drei Aluminiumschichten hergestellt werden.
6. Das Schirm-Gate 38 wird dann so angebracht, daß es das Gebiet der Unterlage zwischen den
diffundierten Gebieten 28 und 29 bedeckt. Das Schirm-Gate wird durch die Oxydschicht 34 vom
Signal-Gate 33 isoliert.
Die Anordnung wird dadurch fertiggestellt, daß mit den diffundierten Gebieten 28 und 29, die als die Source-
bzw. die Drain-Elektrode der Anordnung dienen, und mit den beiden Gate-Elektroden ohmsche Kontakte
hergestellt werden. Dann kann die Anordnung mit üblichen Verfahren auf einem Sockel montiert und in
einem Gehäuse untergebracht werden.
Es dürfte einleuchten, daß einer der Vorteile der Anordnungen nach der Erfindung gegenüber bekannten
Anordnungen in der geringeren Genauigkeit besteht, die bei der Anbringung der Gate-Elektroden erforderlich
ist.
Bei der Anordnung nach F i g. 1 braucht das Signal-Gate 33 nicht über den diffundierten Gebieten 28
und 29 zu liegen, sondern es kann eine mehr oder weniger zentrale Lage in der Anordnung einnehmen,
ohne daß die Charakteristiken der Anordnung erheblich geändert werden.
Bei den erfindungsgemäßen Anordnungen wird im Betrieb an das Schirm-Gate eine derartige Spannung
gelegt, das in der Oberfläche der Unterlage ein stromführender Kanal induziert wird, wobei dieser
Kanal den mit dem Signal modulierten Kanal unter dem Signal-Gate mit den diffundierten Oberflächengebieten
verbindet.
Änderungen in der Lage des dem PN-Übergang 28' zunächstliegenden Randes der Gate-Elektrode 33
haben eine Änderung des Reihenwiderstandes des
to Kanalwegs zwischen der Source- und der Drain-Elektrode zur Folge, wodurch die Steilheit der Anordnung
geändert wird.
Ein Dünnschichttransistor kann mit den bekannten Verfahren zur Herstellung eines Dünnschichttransistors
und den vorstehend beschriebenen Verfahren zur Herstellung von Feldeffektanordnungen hergestellt
werden.
Auf einer flachen Seite einer isolierenden Glasunterlage 39 wurden Streifen 40 und 41 aus Gold im Abstand
von ΙΟμπι voneinander angebracht (Fig.3). Dann
wurde auf der Unterlage eine 1 μΐπ tiefe Schicht 42 aus
polykristallinem Kadmiumsulphid 42 angebracht.
Darauf wurde mit Hilfe von Tetraäthoxysilan auf die beschriebene Weise eine Siliciumoxydschicht 43 angebracht;
dann wurde die aus Aluminium bestehende Signalelektrode 44 angebracht. Danach wurde die
abschirmende isolierte Gate-Elektrode 45, 56 so gebildet, daß sie die Source- und Drain-Elektroden
überlappt.
Die Erfindung liefert somit verbesserte Feldeffektanordnungen
mit isolierter Gate-Elektrode und Dünnschichttransistoren, die eine verringerte Kapazität
zwischen Signaleingang und Drain-Elektrode aufweisen.
Hierzu 2 Blatt Zeichnungen
Claims (3)
1. Feldeffektanordnung vom Anreicherungstyp mit einem Halbleiterkörper, der mit einer Source-
und einer Drain-Elektrode und mit zwei durch eine Isolierschicht vom Halbleiterkörper getrennten, den
Stromkanal im Halbleiterkörper kontrollierenden Gate-Elektroden versehen ist, wobei eine Gate-Elektrode
die Drain-Elektrode teilweise überlappt, dadurch gekennzeichnet, daß diese Gate-Elektrode
(38, 46) zusätzlich die Source-Elektrode (28, 40) überlappt, außerdem über der anderen
Gate-Elektrode (33, 44) liegt und durch eine elektrisch isolierende Schicht (34, 45) von ihr
getrennt ist und daß die andere Gate-Elektrode (33, 44) die Source- und die Drain-Elektrode nicht
überlappt.
2. Feldeffektanordnung nach Anspruch 1, dadurch gekennzeichnet, daß die Isolierschicht (32, 43) unter
den Gate-Elektroden eine Oxidschicht ist, von der wenigstens der größere Teil durch Oxidation der
darunterliegenden Halbleiteroberfläche erzeugt worden ist.
3. Feldeffektanordnung nach einem der vorstehenden Ansprüche, dadurch gekennzeichnet, daß
der Halbleiterkörper ein Einkristall ist.
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
GB54333/65A GB1136569A (en) | 1965-12-22 | 1965-12-22 | Insulated gate field effect transistors |
Publications (2)
Publication Number | Publication Date |
---|---|
DE1564475A1 DE1564475A1 (de) | 1969-12-11 |
DE1564475C2 true DE1564475C2 (de) | 1984-01-26 |
Family
ID=10470665
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE1564475A Expired DE1564475C2 (de) | 1965-12-22 | 1966-12-20 | Feldeffektanordnung |
Country Status (8)
Country | Link |
---|---|
US (1) | US3436623A (de) |
JP (1) | JPS4931592B1 (de) |
CH (1) | CH470085A (de) |
DE (1) | DE1564475C2 (de) |
FR (1) | FR1505959A (de) |
GB (2) | GB1136569A (de) |
NL (1) | NL155130B (de) |
SE (1) | SE348320B (de) |
Families Citing this family (27)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3573571A (en) * | 1967-10-13 | 1971-04-06 | Gen Electric | Surface-diffused transistor with isolated field plate |
US3686544A (en) * | 1969-02-10 | 1972-08-22 | Philips Corp | Mosfet with dual dielectric of titanium dioxide on silicon dioxide to prevent surface current migration path |
US3577210A (en) * | 1969-02-17 | 1971-05-04 | Hughes Aircraft Co | Solid-state storage device |
JPS5145438B1 (de) * | 1971-06-25 | 1976-12-03 | ||
JPS5633867B2 (de) * | 1971-12-08 | 1981-08-06 | ||
JPS5535865B2 (de) * | 1972-12-07 | 1980-09-17 | ||
JPS5154789A (de) * | 1974-11-09 | 1976-05-14 | Nippon Electric Co | |
US4041519A (en) * | 1975-02-10 | 1977-08-09 | Melen Roger D | Low transient effect switching device and method |
US4057820A (en) * | 1976-06-29 | 1977-11-08 | Westinghouse Electric Corporation | Dual gate MNOS transistor |
DE2729657A1 (de) * | 1977-06-30 | 1979-01-11 | Siemens Ag | Feldeffekttransistor mit extrem kurzer kanallaenge |
DE2729656A1 (de) * | 1977-06-30 | 1979-01-11 | Siemens Ag | Feldeffekttransistor mit extrem kurzer kanallaenge |
DE2729658A1 (de) * | 1977-06-30 | 1979-01-11 | Siemens Ag | Feldeffekttransistor mit extrem kurzer kanallaenge |
US4245165A (en) * | 1978-11-29 | 1981-01-13 | International Business Machines Corporation | Reversible electrically variable active parameter trimming apparatus utilizing floating gate as control |
US5187552A (en) * | 1979-03-28 | 1993-02-16 | Hendrickson Thomas E | Shielded field-effect transistor devices |
US5202574A (en) * | 1980-05-02 | 1993-04-13 | Texas Instruments Incorporated | Semiconductor having improved interlevel conductor insulation |
FR2499769A1 (fr) * | 1981-02-06 | 1982-08-13 | Efcis | Transistor a effet de champ a grille isolee ayant une capacite parasite reduite et procede de fabrication |
US4499482A (en) * | 1981-12-22 | 1985-02-12 | Levine Michael A | Weak-source for cryogenic semiconductor device |
GB2118774B (en) * | 1982-02-25 | 1985-11-27 | Sharp Kk | Insulated gate thin film transistor |
JPS61120466A (ja) * | 1984-11-16 | 1986-06-07 | Fujitsu Ltd | 半導体光検出素子 |
DE3685623T2 (de) * | 1985-10-04 | 1992-12-24 | Hosiden Corp | Duennfilmtransistor und verfahren zu seiner herstellung. |
US5012315A (en) * | 1989-01-09 | 1991-04-30 | Regents Of University Of Minnesota | Split-gate field effect transistor |
US5079620A (en) * | 1989-01-09 | 1992-01-07 | Regents Of The University Of Minnesota | Split-gate field effect transistor |
US5124769A (en) * | 1990-03-02 | 1992-06-23 | Nippon Telegraph And Telephone Corporation | Thin film transistor |
JPH03280071A (ja) * | 1990-03-29 | 1991-12-11 | Konica Corp | 印刷版の形成方法 |
JPH0590587A (ja) * | 1991-09-30 | 1993-04-09 | Sony Corp | 絶縁ゲート型電界効果トランジスタ |
JP3548237B2 (ja) * | 1994-08-29 | 2004-07-28 | シャープ株式会社 | 薄膜トランジスタ |
US7064034B2 (en) | 2002-07-02 | 2006-06-20 | Sandisk Corporation | Technique for fabricating logic elements using multiple gate layers |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
BE641360A (de) * | 1962-12-17 | |||
US3339128A (en) * | 1964-07-31 | 1967-08-29 | Rca Corp | Insulated offset gate field effect transistor |
US3355598A (en) * | 1964-11-25 | 1967-11-28 | Rca Corp | Integrated logic arrays employing insulated-gate field-effect devices having a common source region and shared gates |
-
1965
- 1965-12-22 GB GB54333/65A patent/GB1136569A/en not_active Expired
- 1965-12-22 GB GB40362/68A patent/GB1139170A/en not_active Expired
-
1966
- 1966-12-19 SE SE17363/66A patent/SE348320B/xx unknown
- 1966-12-19 CH CH1815566A patent/CH470085A/de unknown
- 1966-12-20 DE DE1564475A patent/DE1564475C2/de not_active Expired
- 1966-12-20 JP JP41083031A patent/JPS4931592B1/ja active Pending
- 1966-12-21 NL NL666617926A patent/NL155130B/xx not_active IP Right Cessation
- 1966-12-22 FR FR88473A patent/FR1505959A/fr not_active Expired
- 1966-12-22 US US603906A patent/US3436623A/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
GB1139170A (en) | 1969-01-08 |
CH470085A (de) | 1969-03-15 |
NL6617926A (de) | 1967-06-23 |
SE348320B (de) | 1972-08-28 |
GB1136569A (en) | 1968-12-11 |
FR1505959A (fr) | 1967-12-15 |
JPS4931592B1 (de) | 1974-08-22 |
NL155130B (nl) | 1977-11-15 |
DE1564475A1 (de) | 1969-12-11 |
US3436623A (en) | 1969-04-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE1564475C2 (de) | Feldeffektanordnung | |
DE2212049C2 (de) | Verfahren zur Herstellung einer Halbleiteranordnung und Verfahren zur Herstellung eines Transistors | |
DE1764281C3 (de) | Verfahren zum Herstellen einer Halbleitervorrichtung | |
DE3241184C2 (de) | Leistungs-MOS-FET | |
DE2940699A1 (de) | Mosfet-anordnung, insbesondere leistungs-mosfet-anordnung | |
DE2933694A1 (de) | Integrierter schaltkreis | |
DE2903534A1 (de) | Feldeffekttransistor | |
DE1589687C3 (de) | Festkörperschaltung mit isolierten Feldeffekttransistoren und Verfahren zu ihrer Herstellung | |
DE1764155B2 (de) | Verfahren zum Herstellen eines Halbleiterbauelementes aus einem Siliciumkörper | |
DE2503864B2 (de) | Halbleiterbauelement | |
DE2849373A1 (de) | Verfahren zur herstellung einer halbleitervorrichtung | |
DE2833068C2 (de) | ||
DE2133976A1 (de) | Halbleiteranordnung, insbesondere mono hthische integrierte Schaltung, und Ver fahren zu deren Herstellung | |
DE2059072A1 (de) | Halbleiter-Einrichtung | |
DE2030917B2 (de) | Halbleiteranordnung | |
DE1464525C3 (de) | Verfahren zum Herstellen eines Halbleiterbauelements mit Feldeffekt | |
DE3226097C2 (de) | ||
DE1639349C3 (de) | Feldeffekt-Transistor mit isolierter Gate-Elektrode, Verfahren zu seiner Herstellung und Verwendung eines solchen Feldeffekt-Transistors in einer integrierten Schaltung | |
DE1614250C3 (de) | Halbleiteranordnung mit Gruppen von sich kreuzenden Verbindungen | |
DE1589890B2 (de) | Verfahren zum herstellen eines halbleiterbauelementes mit mis struktur | |
DE1614219A1 (de) | Feldeffekttransistor mit isolierter Torelektrode | |
DE3003911C2 (de) | Halbleiterschaltungsanordnung mit einem Halbleiterwiderstand | |
DE1514228C3 (de) | Feldeffekttransistor | |
DE1589919A1 (de) | Integrierte Schaltmatrix mit Feldeffekttransistoren | |
DE3132955C2 (de) |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
8128 | New person/name/address of the agent |
Representative=s name: DAVID, G., PAT.-ASS., 2000 HAMBURG |
|
8181 | Inventor (new situation) |
Free format text: BEER, ANDREW FRANCIS, POUND HILL CRAWLEY, SUSSEX, GB |
|
D2 | Grant after examination | ||
8364 | No opposition during term of opposition | ||
8339 | Ceased/non-payment of the annual fee |