DE1549546C3 - Verfahren und Prüfgerät zum Prüfen eines elektronischen Digitalrechners - Google Patents

Description

Die Erfindung bezieht sich auf ein Verfahren zum Prüfen eines elektronischen Digitalrechners, der ein Leitwerk, ein Registerwerk und ein Speicherwerk besitzt, unter Speisung des Registerwerks mit einer Signalfolge für die Erregung aller wesentlichen normalen Arbeitsabläufe in seinen Teilen in solcher zeitlicher Aufeinanderfolge, daß bereits überprüfte Teile für die Prüfung weiterer Teile herangezogen werden und das Speicherwerk nach dem Registerwerk überprüft wird, sowie auf ein zum Durchführen eines solchen Verfahrens geeignetes Prüfgerät.

Das unterste Niveau der Steuerbefehle in einem Digitalrechner stellen diejenigen Steuerbefehle dar, die mit Rücksicht auf spezielle Bauteile des Digitalrechners operativ definiert sind. Diese Steuerbefehle bezeichnet man im allgemeinen als Mikrobefehle. Ein typischer Mikrobefehl löst Signale aus, die einer oder mehreren Torschaltungen im Rechner zugeführt werden und einen Übergang von Daten von einer Stelle im Rechner zu einer anderen wie beispielsweise von einem Register zu einem Addierer oder von einem Addierer zu einem anderen Register ermöglichen.

Im Falle eines für einen speziellen Einsatzzweck bestimmten Rechners, wie er beispielsweise in »The Bell System Technical Journal«, Band 43, vom September 1964, S. 1880 bis 1884, 1927 bis 1929, 1988 bis 1994, 2010/2011 und 2013 bis 2015, beschrieben ist, der nur selten umprogrammiert werden soll und von dem die Durchführung von nur verhältnismäßig einfachen Rechnungen verlangt wird, wie sie beispielsweise in einem automatischen Telefonvermittlungssystem vorkommen, ist es für die Programmerstellung im Digitalrechner am einfachsten, diese Programme unmittelbar in Form von Mikrobefehlen auszudrücken.

Bei einem allgemein einsetzbaren Digitalrechner jedoch ist es übliche und beispielsweise in A. P.

Speiser, »Digitale Rechenanlagen«, 1965, S. 242 bis 245 und 275/276, beschriebene Technik, im Leitwerk des Digitalrechners einen Mikroprogrammspeicher vorzusehen, der Befehle des eingegebenen Programms aufnimmt und in Reaktion darauf Mikrobefehle abgibt. Ein typischer Programmbefehl kann die Multiplikation zweier Zahlen mit Gleitkomma betreffen, von denen eine oder beide eine negative Zahl sein können. Der Mikroprogrammspeicher erzeugt nun in Reaktion auf einen solchen Befehl eine Folge von Mikrobefehlen, die einen Algorithmus für die Multiplikation zur Durchführung bringen. Der Sinn eines solchen Mikrospeichers besteht darin, dem Programmierer einen leistungsfähigeren Satz von Befehlen an die Hand zu geben, die meist als Makrobefehle bezeichnet werden, aus denen er dann sein Programm konstruieren kann. Auf diese Weise braucht der Programmierer nicht mehr auf die besonderen Bauteile des jeweiligen Rechners zu achten, wie er dies bei

einem Programmaufbau aus Mikrobefehlen tun müßte.

Den Hauptbestandteil des Mikroprogrammspeichers bildet nun ein Speicher, der das Mikroprogramm enthält und bestimmt, welche Mikrobefehle in Reaktion auf jeden einzelnen von außen zugeführten Makrobefehl erzeugt werden sollen. Da dieser Speicher für jeden auszuführenden Makrobefehl mitunter mehrfach ausgelesen werden muß, jedoch selten — wenn überhaupt — Umprogrammiert werden muß, ist es wünschenswert, daß dieser Speicher zwar eine so klein wie möglich gehaltene Zugriffszeit für den Auslesevorgang aufweist, seine Zugriffszeit für den Einschreibvorgang braucht jedoch nicht notwendigerweise ebenso kurz zu sein. In der Praxis läßt sich ein solcher Speicher als Festwertspeicher wie beispielsweise in Form einer Diodenmatrix ausführen. Da sich die Anforderungen an diesen Speicher ganz erheblich von denen an den Hauptspeicher des Digitalrechners unterscheiden, ist es übliche Praxis, den Mikroprogrammspeicher vom Hauptspeicher zu trennen und in anderer Weise zu realisieren. Mitunter ist allerdings auch schon eine Einbeziehung des Mikroprogrammspeichers in den Hauptspeicher des Digitalrechners verwirklicht worden; in beiden Fällen stellt jedoch der Mikroprogrammspeicher funktionell einen Teil des Leitwerks des Rechners dar und nicht einen Teil seines Programms. "*

Ein möglicher Weg zum Prüfen eines Digitalrechners besteht darin, dessen Schaltung von außen zugänglich zu machen und seine einzelnen Bauteile so zu prüfen, wie dies normalerweise für jede andere elektronische Schaltung geschieht. Nun stellt jedoch ein Digitalrechner ein sehr komplexes Schaltungsgebilde dar, und es wäre daher mit sehr hohem Arbeits- und Zeitaufwand verbunden, ihn in dieser Weise überprüfen zu wollen. Überdies wären viele Punkte innerhalb der Rechnerschaltung von außen gar nicht zugänglich zu machen, und ebenso würden die gegenseitigen Verbindungen und Wechselwirkungen innerhalb der Rechnerschaltung eine Überprüfung in der obengenannten Weise sehr kompliziert machen. '

Es ist daher übliche Technik, sich zur Prüfung von Digitalrechnern sogenannter Prüfprogramme zu bedienen, die beispielsweise nach dem Vorbild der DT-AS 1119 019 an Stelle eines normalen Rechnerprogramms in den zu überprüfenden Rechner eingegeben werden können. Ein solches Prüfprogramm wird mit Hilfe des Leitwerks des Rechners in der gleichen Weise zur Durchführung gebracht wie ein normales Programm, sein Zweck besteht jedoch darin, im Rechner vorhandene Fehler aufzuzeigen und sie so genau wie möglich zu lokalisieren. Dabei ist es bekannt, ein solches Prüfprogramm in einem getrennten Speicher in Vorrat zu halten, so daß das normale Programm während des Ablaufs des Prüfprogramms unterbrochen und dann wieder fortgesetzt werden kann.

Bei der Abfassung eines Prüfprogramms ist es für den Programmierer nun anders als bei der Aufstellung eines normalen Programms erforderlich, den speziellen Bauteilen des zu überprüfenden Rechners Rechnung zu tragen. Da nun die dem Programmierer verfügbaren Befehle — die Makrobefehle — keinen Bezug auf einzelne Bauteile im Rechner haben, sondern lediglich auf Serien von vorgegebenen Kombinationen dieser Bauteile, wird der logische Aufbau eines solchen Prüfprogramms sehr kompliziert, und die Aufstellung brauchbarer Prüfprogramme ist eine Aufgabe, die ein hohes Maß an Erfahrung und einen großen Zeitaufwand verlangt. Soweit sich dies machen läßt, werden Prüfprogramme so aufgebaut, daß bereits überprüfte Teile zur Überprüfung weiterer Teile herangezogen werden, infolge der komplexen Art der einzugebenden Befehle ist es jedoch sehr schwierig oder sogar unmöglich, dieses Prinzip für jeden, Teil

ίο in der Steuerkette des Rechners in Anwendung zu bringen. Es ist dann erforderlich, auch noch nicht überprüfte Teile für. die Überprüfung von anderen Teilen einzusetzen, so daß dann festgestellte Fehler nicht unzweideutig lokalisiert werden können. Da

x5 ein Prüfprogramm seinem Wesen gemäß von dem jeweiligen Rechner abhängt, zu dessen Überprüfung es erstellt worden ist, muß für jede neue Rechnerausführung und mitunter sogar für jedes neue Mikroprogramm ein eigenes Prüfprogramm erstellt werden.

Der Erfindung liegt die Aufgabe zugrunde, einen bequemen Weg für die Prüfung von mikroprogrammierten Digitalrechnern aufzuzeigen, der eine zuverlässige Lokalisierung von Fehlern auch dann ermöglicht, wenn diese Fehler im Leitwerk des Rechners liegen, wobei außerdem die Programmierarbeit im Vergleich zur Erstellung von Prüfprogrammen bekannter Art vermindert und vereinfacht werden soll. Die gestellte Aufgabe wird erfindungsgemäß, ausgehend von einem Verfahren der eingangs erwähnten Art, dadurch gelöst, daß bei einem Digitalrechner mit einem eine automatische Operationensteuerung ermöglichenden Mikroprogrammspeicher enthaltenden Leitwerk der Mikroprogrammspeicher zum.Zwecke der Überprüfung des Digitalrechners einschließlich des Leitwerkes zeitweise unwirksam gemacht wird und daß Daten- und Steuerleitungen eines Prüfgerätes an die Daten- und Steuerleitungen des Registerwerkes, des Leitwerkes und des Speicherwerkes des Digitalrechners angeschaltet werden, so daß eine Überprüfung des Digitalrechners auch bei fehlerhaftem Leitwerk unter Steuerung des^ Prüfgerätes erfolgt.

Der Begriff »Registerwerk« wird im folgenden als Sammelbegriff für den die im folgenden als »Register« bezeichneten Baustufen zur zeitweiligen Speicherung von Signalen, Addierwerke und Torschaltungen.zum Übertragen von Signalen zwischen den Registern und den Addierwerken sowie zu und von Eingabe- und Ausgabeleitungen umfassenden Teil des Digitalrechners verstanden. Das »Registerwerk« ist also derjenige Teil des Digitalrechners, in dem sich der größte Teil der arithmetischen Rechenvorgänge abspielt; ih vielen Rechnern wird dieses Registerwerk daher einfach als Rechenwerk bezeichnet, obwohl es nicht immer eine physikalisch getrennte Baueinheit dar-

stellt. ■ ; .../■ ' V , -

Der Begriff »Speicherwerk« wird im folgenden zur Bezeichnung der größeren Anordnungen von.Speicherzellen, in denen Daten und Programmbefehle über vergleichsweise längere Zeit gespeichert werden,

sowie deren Eingangs- und Ausgangsanordnungen verwendet.

Der Ausdruck »Leitwerk« wiederum bezeichnet die Einrichtungen für die Eingangscodezuordnung, die Daten- und Programmsteuerung, die Befehlsumsteuerung, die Simultanarbeit und die Programmunterbrechung. Unter dem Mikroprogrammspeicher des Leitwerks sind dabei diejenigen Baustufen im Leitwerk zu verstehen, die auf verschiedene Befehls-

codesignale mit der Erzeugung von entsprechenden Folgen von Steuersignalen zur Steuerung der arbeitenden Teile des Rechners in der Weise reagieren, daß diese die gewünschten Folgen von Rechenoperationen durchführen.

Das Grundprinzip der Erfindung besteht darin, daß die Steuersignale dem Registerwerk und dem Speicherwerk vom Prüfgerät unmittelbar und nicht über den Mikroprogrammspeicher zugeführt werden. Dies bedeutet, daß die Folge der Steuersignale erheblich einfacher aufgebaut werden kann, ohne die logischen Komplikationen, die mit einem Arbeiten mit Makrobefehlen verbunden sind, und daß dennoch der hauptsächliche Vorteil der Verwendung eines Prüfprogramms, nämlich der Einsatz bereits überprüfter Bauteile zur Überprüfung weiterer Bauteile, erhalten bleibt. Weiter bedeutet dies auch, daß das Registerwerk und das Speicherwerk auch dann zuverlässig geprüft werden können, wenn ein Fehler im Leitwerk vorhanden ist. Das Registerwerk und gewünschtenfalls auch das Speicherwerk können dann zur Überprüfung des Leitwerks verwendet werden, so daß sich Fehler auch im Leitwerk in zuverlässiger Weise bis auf eine hinreichend kleine Zahl von Bauelementen einkreisen lassen.

In Anwendung des erfindungsgemäßen Verfahrens lassen sich die Prüfung und die Fehlerlokalisierung relativ rasch durchführen. So ermöglicht das erfindungsgemäße Verfahren beispielsweise einen vollständigen Test innerhalb weniger Minuten, während eine Fehlerermittlung mit den bisher bekannten Methoden vier oder fünf Tage in Anspruch nehmen würde. Für eine Hochgeschwindigkeitsprüfung können fernbetätigbare Schalter oder elektronische Schaltkreise in Verbindung mit automatischen Fehlererkennungseinrichtungen benutzt werden.

Bei vielen Rechnern laufen die Ausgangssteuersignale des Mikroprogrammspeichers des Rechners über eine Anordnung von Torschaltungen, die durch Taktsignale gesteuert werden. Beim Überprüfen derartiger Rechner können die Prüfungen der Wirklichkeit stärker angeglichen und damit zuverlässiger gemacht werden, wenn in der obenerwähnten Weise zwischen dem Mikroprogrammspeicher und den Torschaltungen aufgetrennt wird, die während des Prüfungsverfahrens eingespeisten Signalfolgen auf die Eingänge der Torschaltungen gegeben werden und die Taktsignale des Rechners zur Steuerung der Torschaltungsanordnung in der normalen Betriebsweise des Rechners herangezogen werden. Dies gewährleistet, daß die arbeitenden Teile des Rechners unter ihren normalen Betriebsbedingungen erprobt werden und daß sich so auch Fehler in der zeitlichen Taktung feststellen lassen.

Ein zur Durchführung des erfindungsgemäßen Verfahrens geeignetes Prüfgerät kennzeichnet sich durch Befehlswähler zum Einstellen eines ausgewählten Satzes von Befehlssignalen zur Eingabe in den Digitalrechner, durch Befehlszuführer zur Erzeugung einer Signalfolge zur Eingabe in den Digitalrechner zwecks Einschiebens des ausgewählten Satzes von Befehlssignalen in ein Befehlsregister des Digitalrechners und zur Auslösung einer Reaktion des Digitalrechners auf den ausgewählten Satz von Befehlssignalen und durch ein Prüffolge-Kontrollgerät zur Erzeugung einer Signalfolge zur Eingabe in den Digitalrechner zwecks Übertragung der an den Steuerausgangsleitungen des Mikroprogrammspeichers des Leitwerkes des Digitalrechners erzeugten Signale über Dateneingabeleitungen in ein Register im Digitalrechner.

Im übrigen sind vorteilhafte Ausgestaltungen und Weiterbildungen sowohl des erfindungsgemäßen Verfahrens als auch des erfindungsgemäß ausgebildeten Prüfgerätes im einzelnen in Unteransprüchen gekennzeichnet.

Für die weitere Erläuterung der Erfindung wird ίο nunmehr auf die Zeichnung Bezug genommen, in der bevorzugte Ausführungsbeispiele für die Erfindung veranschaulicht sind; es zeigt

F i g. 1 ein Blockschaltbild eines elektronischen Digitalrechners,

F i g. 2 ein Blockschaltbild eines Prüfgerätes, das mit dem Registerwerk und dem Speicherwerk des Digitalrechners von F i g. 1 verbunden ist,

F i g. 3 ein Blockschaltbild eines Prüfgerätes, das

mit dem Registerwerk und dem Leitwerk des Digital-

ao rechners von F i g. 1 verbunden ist, unter schematischer Andeutung einiger Einzelheiten hinsichtlich der Verbindungen im Innern des Prüfgerätes,

F i g. 4 ein Blockschaltbild für die Hauptteile des Registerwerkes des Digitalrechners von Fig. 1, unter Veranschaulichung von mehr Einzelheiten,

F i g. 5 ein Blockschaltbild für weitere Teile des Registerwerkes des Rechners von Fig. 1,

F i g. 6 ein Blockschaltbild für den Rechner von F i g. 1 in dem Zustand, in dem seine normalen Zwischenverbindungen aufgetrennt sind und ein Prüfgerät zur Überprüfung seines Registerwerkes und seines Speicherwerkes angeschlossen ist,

F i g. 7 ein Blockschaltbild des Digitalrechners von F i g. 1 in dem Zustand, in dem seine normalen Zwischenverbindungen aufgetrennt sind und ein Prüfgerät zum Zwecke der Überprüfung seines Mikroprogrammspeichers angeschlossen ist, und

F i g. 8 ein Blockschaltbild eines Prüfgerätes und des Rechners von F i g. 1 in einer zweiten Anordnung zur Überprüfung des Mikroprogrammspeichers des Digitalrechners.

In allen Figuren der Zeichnung sind entsprechende Bauteile mit den gleichen oder ähnlichen Bezugs-, zeichen bezeichnet. Dick ausgezogene Linien stellen Verbindungen dar, die eine Mehrzahl von Binärsignalen enthalten können. Bei der dargestellten Ausführungsform werden die Signale in Paralleldarstellung übertragen. Zur Anzeige der Richtung des Signalflusses werden Pfeilspitzen verwendet. In den meisten Verbindungen sind Vorkehrungen getroffen, um einen Signalfluß in der umgekehrten Richtung zu verhindern; diese Vorkehrungen sind jedoch der Einfachheit und Klarheit der Zeichnung halber nicht weiter dargestellt. Der Fachmann wird ohne weiteres feststellen, daß derartige Vorkehrungen an einer Reihe von Stellen notwendig sind.

Die F i g. i zeigt einen Digitalrechner mit einem Leitwerk 1, einem Registerwerk 2 und einem Speicherwerk 3. Das Leitwerk 1 besitzt einen Zeitgeber la, einen Mikroprogrammspeicher 1 b und eine Anzahl von Torschaltungen Ic. Die Ausgänge des Zeitgebers la sind mit den Steuereingängen des Mikroprogrammspeichers 1 b und der Torschaltungen 1 c verbunden. Anschlüsse4α und Ab sind vorgesehen, um Befehlssignale bzw. Befehlsumsteuersignale aus dem Registerwerk 2 in den Mikroprogrammspeicher 1 b zu übertragen. Steuerleitungen 5 und 6 übertragen Steuersignale aus dem Mikroprogrammspeicher 1 b

für zwei Tore der Torschaltungsanordnung 1 c in das Speicherwerk 3. Eine Garnitur la von Steuerausgangsleitungen, die von dem Mikroprogrammspeicher

I b ausgehen, ist über Tore der Torschaltungsanordnung Ic mit einer Garnitur 7 b von Steuereingangsleitungen verbunden, die in das Registerwerk 2 eintreten. Ein Anschluß 8 ist vorgesehen, um Speicherzellen-Adressensignale aus dem Registerwerk 2 in das Speicherwerk 3 zu übertragen. Für die Übertragung von Datensignalen zwischen dem Registerwerk 2 und dem Speicherwerk 3 ist ein Anschluß 9 vorgesehen. Außerdem sind Dateneingabevorrichtungen 10, die mit dem Registerwerk 2 durch Dateneingabeleitungen

II verbunden sind, und ein Randgerät 12 schematisch angedeutet, das so angeschlossen ist, daß es auf den Inhalt eines Registers des Registerwerkes anspricht. Zu dem Randgerät 12 kann ein Kontrollsichtgerät gehören.

Viele moderne Digitalrechner lassen sich als aus den funktionellen Abschnitten der F i g. 1 aufgebaut und in ähnlicher Weise verdrahtet ansehen, obgleich diese Abschnitte nicht notwendigerweise physikalisch voneinander getrennt sein müssen. In einigen Fällen kann ein Kontrollsichtgerät als Teil des Registerwerks 2 oder als Teil des Leitwerks 1 vorgesehen sein. Der Mikroprogrammspeicher Ib kann beispielsweise Ferritkernchen oder eine Diodenmatrix enthalten.

Die Fig. 2 zeigt das Prüfgerät 13 mit an die Leitungen 5 und 6 zu dem Speicherwerk 3 angeschlossenen Steuerausgängen, mit weiteren an die Steuereingangsleitungen Ib des Registerwerkes 2 angeschlossenen Steuerausgängen und mit an die Dateneingabeanschlüsse 11 des Registerwerkes 2 angeschlossenen Prüfsignalausgängen. Der Anschluß 8 ist so getroffen, daß er Adressensignale aus dem Registerwerk 2 in das Speicherwerk 3 überträgt. Der Anschluß 9 ist so getroffen, daß er Datensignale zwischen dem Registerwerk 2 und dem Speicherwerk 3 überträgt. Die Ausgangsleitung des Registerwerkes 2 zu dem Kontrollsichtgerät 12 ist außerdem an einen Fehlerdetektor FD in dem Prüfgerät 13 angeschlossen. Der Anschluß 4 b ist über einen vielpoligen Schalter 14 an einige der Eingabekanäle der Dateneingabeleitungen 11 angeschlossen.

Zur Überprüfung des Registerwerkes 2 wird der vielpolige Schalter 14 offengelassen und das Prüfgerät 13 so betrieben, daß es ein Prüfsignal, das beispielsweise nur aus Einsen oder nur aus Nullen besteht, auf eine der Eingabeleitungen 11 gibt und anschließend eine Signalfolge auf die Steuereingangsleitungen Ib, um das Prüfsignal im Innern des Registerwerkes 2 entlang eines vorgeschriebenen Weges und in ein Register zu übertragen, dessen Inhalt durch das Kontrollsichtgerät 12 sichtbar gemacht wird. Durch Inspektion des Kontrollsichtgerätes 12 läßt sich prüfen, ob das Prüfsignal auf dem Wege in dem Registerwerk 2 verfälscht worden ist oder nicht. Anschließend wird die Prüfung am besten mit einem Prüfsignal, das zu dem ersten Prüfsignal komplementär ist, wiederholt. Wenn beide Prüfsignale unverfälscht ankommen, bedeutet dies, daß die auf dem betrachteten Wege vorzunehmenden Operationen in befriedigender Weise zur Durchführung kommen. Mit Hilfe des Prüfgerätes 13 wird eine Mehrzahl derartiger Prüfungen vorgenommen, wobei man auf die Steuereingangsleitungen Tb verschiedene Folgen von Steuereingangssignalen gibt, um die Prüfsignale auf verschiedenen Wegen durch das Registerwerk 2 zu übertragen, bis der richtige Ablauf der Vorgänge in dem Registerwerk 2 bestätigt ist. Bei , einigen der Prüfungen wird eine wohlüberlegte Ab-Wandlung des Prüfsignals verwendet, z. B. bei der Prüfung der Addiervorgänge.

Zur Überprüfung der Arbeitsweise der Anordnungen zur Übertragung der Befehlsumsteuersignale aus dem Registerwerk 2 in das Leitwerk 1 über den Anschluß 4 b wird der Schalter 14 geschlossen und verbindet die Kanäle des Anschlusses 4 b mit Digitalstellen in einem Register des Registerwerkes 2, die nicht mit der Erzeugung oder der Übertragung der Befehlsumsteuersignale befaßt sind. Anschließend wird über das Prüfgerät 13 eine Folge von Prüfsignalen angelegt, die auf allen Befehlsumsteuersignalleitungen des Anschlusses 4 6 Signale hervorrufen sollen, und diese Signale werden über die Dateneingabeleitungen 11 in das Register übertragen, dessen Inhalt durch das Kontrollsichtgerät 12 sichtbar gemacht wird. Durch Inspizierung des Kontrollsichtgerätes 12 läßt sich die Übertragung der Befehlsumsteuersignale prüfen. Möglicherweise lassen sich nicht alle Befehlsumsteuersignale gleichzeitig erzeugen, in diesem Falle ist es notwendig, die Prüfung in zwei oder mehr Stufen vorzunehmen, jedoch ist dies lediglich eine triviale Abwandlung. Die Leitungen 5 und 6, die Anschlüsse 8 und 9 und das Speicherwerk 3 werden bei den oben beschriebenen Überprüfungen des Registerwerkes nicht mitverwendet.

Sobald irgendwelche fehlerhaften Teile in dem Registerwerk 2 lokalisiert und ersetzt worden sind und die Richtigkeit von dessen Arbeitsweise nachgeprüft ist, wird das Registerwerk 2 zur Prüfung des Speicherwerkes 3 herangezogen. Zur Überprüfung des Speicherwerkes 3 werden von dem Prüfgerät 13 zwei komplementäre Prüfsignale geliefert, in denen Einsen und Nullen alternieren. Diese Prüfsignale 1010 ... 10 und 0101... 01 werden im folgenden mit Ch 1 (mit 1 am Anfang) und mit Ch 0 (mit 0 am Anfang) bezeichnet. Anschließend wird von dem Prüfgerät 13 eine Folge von Steuersignalen auf die Steuerleitung 5 und auf die Steuereingangsleitungen76 gegeben, so.daß sich an dem Anschluß 8 ein Speicherzellen-Adressensignal 000... 000 ergibt, daß die Speicherzelle 000 ... 000 von etwaigem früheren Inhalt leert. Sodann wird über das Registerwerk 2 und dem Anschluß 9 das Prüfsignal Ch 1 in die Speicherzelle 000 ... 000 übertragen. Als nächstes folgt eine weitere Folge von Steuersignalen, die dem Speicherzellen-Adressiersignal eine 1 addiert, so daß die nächste Speicherzelle 000 ... 001 von etwaigem früheren Inhalt geleert wird, und darauf wird das Prüfsignal Ch 0 über das Registerwerk 2 und den Anschluß 9 in die nächste Speicherzelle 00 ... 01 übertragen. Entsprechende Folgen von Steuersignalen werden so lange wiederholt, bis das Speicherwerk 3 mit einem ersten Muster von alternierenden Einsen und Nullen durch die Einspeicherung der Prüf signale Ch 1 bzw. Ch 0 in die ge-

radzahligen bzw. die ungeradzahligen Speicherzellen gefüllt ist. Anschließend wird dieses erste Muster von Einsen und Nullen durch eine nochmalige Betätigung des Prüfgerätes 13 in der Weise geprüft, daß man auf die Steuerleitungen 6 und Ib eine Signalfolge gibt, die eine Zurückstellung des Speicherzellen-Adressensignals an dem Anschluß 8 auf 000 ... 000, anschließend die Auslesung des Inhalts der Speicherzelle 000 ... 000 über den Anschluß 9 und dessen

609 638/22

Aufaddierung zu dem Prüfsignal ChO und schließlich das Einschieben der resultierenden Summe in das mit dem Kontrollsichtgerät 12 verbundene Register zur Folge hat. Diese resultierende Summe wird dann auf den Fehlerdetektor FD gegeben; wenn die mit der Speicherzelle 000 ... 000 verbundenen Schaltkreise richtig gearbeitet haben, sollte diese Summe aus lauter Einsen bestehen. Der Fehlerdetektor FD ist so geschaltet, daß er jede digitale Null in dem ihm zugeführten Signal entdeckt. Jede auftretende digitale Null zeigt einen Fehler. So zeigt z. B. eine Null in der dritten Digitalstelle einen Fehler in der Arbeitsweise eines der mit der dritten Digitalstelle in der Speicherzelle 000 ... 000 verbundenen Schaltkreises an. Findet sich kein solcher Fehler, so wird der Betrieb des Prüfgerätes 13 fortgesetzt, und es werden Steuersignale erzeugt, welche die Addition einer 1 in dem Speicherzellen-Adressensignal an dem Anschluß 8, die Auslesung des Inhalts der Speicherzelle 000 ... 001 über den Anschluß 9, die Auf summierung dieses Inhalts zu dem Prüfsignal Ch 1 und die Übertragung der resultierenden Summe auf das Kontrollsichtgerät 12 und den Fehlerdetektor FD zur Folge haben. Wie zuvor zeigt das Auftreten einer digitalen Null in dieser resultierenden Summe einen Fehler an, der diesmal in den mit der Speicherzelle 000 ... 001 verbundenen Schaltkreisen liegen muß. Folgen solcher Prüfsignale werden so lange wiederholt, bis alle Speicherzellen des Speicherwerkes 3 überprüft worden sind. Der Aufbau ist so getroffen, daß das Konstrollsichtgerät 12 sowohl das Speicherzellensignal an dem Anschluß 8 als auch die in jedem Fall resultierende Summe anzeigt, und der Fehlerdetektor FD ist so angeordnet, daß er den Ablauf der Prüfung unterbricht, wenn ein Fehler entdeckt wird.

Dann wird der gesamte Vorgang wiederholt, die Speicherzellen des Speicherwerkes 3 werden mit einem durch Einführen der Prüfsignale ChO bzw. ChI in die geradzahligen bzw. in die ungeradzahligen Speicherzellen gebildeten Muster von Nullen und Einsen gefüllt, imd anschließend wird dieses Muster überprüft. Die Verwendung des Registerwerkes 2 gestattet es, eine große Anzahl von Speicherzellen in relativ kurzer Zeit zu überprüfen.

Sobald das Registerwerk 2 überprüft und, falls notwendig, repariert worden ist, wird es zur Beförderung der Überprüfung des Leitwerkes 1 herangezogen. Eine Anordnung zur Überprüfung des Leitwerkes 1 mit automatischer Fehlerentdeckung ist in F i g. 3 dargestellt. In F i g. 3 sind die Steuerausgangsleitungen 5, 6 und 7 α des Leitwerkes 1 mit den Eingängen eines Schalters CWS verbunden, der einen Teil des Prüfgerätes 13 bildet. Die Ausgänge des Schalters CWS sind mit einem Dateneingabeanschluß 11 α des Registerwerkes 2 verbunden. In dem Prüfgerät 13 sind weiterhin ein Streifenleser TR, ein Multiplexschalter MXS und ein Fehlerdetektor FD vorhanden. Der Streifenleser TR hat vier Ausgänge, die mit den Eingängen des Multiplexschalters MXS verbunden sind, und einen Ausgang, der über eine Leitung 16 mit einem Stoppeingang des Leitwerkes 1 des Rechners verbunden ist. Einige der Ausgänge des Multiplexschalters MXS sind mit einigen der Steuereingangsleitungen Tb des Registerwerkes 2, andere Ausgänge mit einem Dateneingabeanschluß 11 b des Speicherregisters 2, ein Ausgang mit dem Fehlerdetektor FD, ein weiterer Ausgang mit dem Antriebsmechanismus des Streifenlesers TR und ein letzter Ausgang mit einer Leitung 17 verbunden, die zu einem Wiederanlaufeingang des Leitwerkes 1 führt. Ein Ausgang des Registerwerkes 2 ist mit dem Kontrollsichtgerät 12 und dem Fehlerdetektor FD verbunden. Der Fehlerdetektor FD besitzt einen Ausgang, der die in der Zeichnung nicht dargestellten Stromversorgungsleitungen des Streifenlesers TR und des Multiplexschalters MXS steuert. Der Anschluß 4 a ist außerdem so verbunden, daß er Befehle aus

ίο dem Registerwerk 2 in das Leitwerk 1 überträgt.

Zur Überprüfung des Leitwerkes 1 werden die Steuersignale, die es auf den Leitungen 5, 6 und 7 a erzeugt, so behandelt, als ob sie eine Reihe von binären Zahlen in Paralleldarstellung darstellen würden, wobei jede der Leitungen 5, 6 und des Bündels 7 α als Entsprechung für eine andere Digitalstelle und die erregten Leitungen als Entsprechung für digitale Einsen gedacht werden.

Jeder in das Leitwerk 1 eingegebene Befehlskode sollte dieses zur Abgabe einer Signalfolge veranlassen, die einer verschiedenen Reihe von Zahlen entspricht, die im folgenden als Befehlszahlenreihe bezeichnet werden soll. Bei der hier beschriebenen Ausführungsform hat das Leitwerk 31 Ausgänge, die in zwei Gruppen geprüft werden. Für die Prüfung der ersten Gruppe von Ausgängen ist ein erster Lochstreifen vorbereitet, und für die Prüfung der zweiten Gruppe von Ausgängen ist ein zweiter Lochstreifen vorbereitet. Der Schalter CWS hat zwei Stellungen, in denen er entweder die erste Gruppe oder die zweite Gruppe von Ausgängen mit dem Dateneingabeanschluß 11 α verbindet. Der erste Lochstreifen ist so aufgebaut, daß er jeden Befehlskode, gefolgt von den Komplementen der ersten 16 Digitalzahlen jeder Zahl in der entsprechenden Befehlszahlrenreihe und Signale zum Steuern des Prüfungsablaufes liefert. Der zweite Lochstreifen ist so aufgebaut, daß er jeden Befehlskode, gefolgt von dem Komplementen der letzten 15 Digitalzahlen jeder Zahl in der entsprechenden Befehlszahlenreihe, und Signale zum Steuern des Prüfungsablaufs liefert. Der Aufbau eines typischen Abschnittes eines der beiden Lochstreifen wird später mit mehr Einzelheiten beschrieben.

Die Verbindung zwischen dem Schalter MXS und dem Antriebsmechanismus des Streifenlesers TR ist in der Weise vorgenommen, daß der Streifenleser TR mit jedem Schritt des Schalters MXS um einen Schritt vorrückt. Der Schalter MXS ist ein Drehschalter mit 7 Reihen und 12 Stellungen und wird von Hand betätigt. In der Hauptsache arbeitet er als zu dem Streifenleser TR synchronisierter Verteiler, so daß die Ausgänge von 5 Spuren auf dem Lochstreifen, wie erforderlich, zur Steuerung von 33 Signalleitungen benutzt werden können. Bei jedem Drehschritt gibt er außerdem einen Impuls auf die Wiederanlaufleitung 17. Auch die Arbeitsweise des Schalters MXS wird später mit mehr Einzelheiten beschrieben.

Zu seiner Prüfung wird das Leitwerk 1 so geschaltet, daß es unter zyklischen Stoppbedingungen arbeitet, d. h., es ist so geschaltet, daß es eine Operation zu einem Zeitpunkt vornimmt, wobei das Ablaufen jedes Vorganges das gleichzeitige Anliegen von Impulsen auf der Steuerstoppleitung 16 und der Wiederanlaufleitung 17 verlangt. Der erste Lochstreifen wird in den Streifenleser TR eingeführt, seine Stellung wird mit der Stellung des Multiplexschalters MXS synchronisiert, und der Schalter CWS wird in seine erste Stellung gebracht. Anschließend wird der Schal-

11 12

ter MXS gedreht, und sowie der Lochstreifen syn- er eine geeignete Anzahl von aufeinnderfolgenden chron mit dem Schalter vorrückt, laufen Signale aus Impulsen auf die Steuerstoppleitung 16 gibt, so daß dem Lochstreifen über den Schalter MXS und die das Leitwerk 1 die Folge rasch bis zu der nächsten Leitungen des Bündels 7 b und betätigen Torschal- Operation durchläuft, die Überprüfung verlangt. Auf tungen in dem Registerwerk 2, gelangen dadurch zu 5 diese Weise wird das Prüfverfahren fortgesetzt, bis dem ersten Befehlskode in einem geeigneten Teil des jede erforderliche Operation in dem Leitwerk 1 über-Registerwerkes 2 und lassen diesen ersten Befehls- prüft worden ist, soweit sie die erste Gruppe von kode an dem Anschluß 4 α für das Leitwerk 1 wirk- Ausgangsleitungen des Leitwerkes 1 betrifft. Ansam werden. Dies veranlaßt das Leitwerk 1 zur Vor- schließend legt man den Schalter CWS in seine zweite bereitung der dem ersten Befehlskode entsprechen- io Stellung und läßt den zweiten Lochstreifen synchron den Operationsfolge. Anschließend sollte das Leit-' mit dem Schalter MXS durch den Streifenleser TR werk 1 die erste Operation der ersten Befehlsfolge laufen, um jede Operation des Leitwerkes 1 mit Bedurchführen, indem es an den Schalter CWS Aus- zug auf die zweite Gruppe seiner Ausgänge zu Übergangsspannungen auf denjenigen seiner Ausgangs- prüfen. Man kann den Aufbau so treffen, daß der leitungen abgibt, die während dieser Operation erregt 15 Fortschritt der Prüfungen durch eine Zählung der sein sollten. Dies sollten die mit den Digitalstellen der überprüften Operationen und Befehle angezeigt Einsen in der ersten Zahl der ersten Befehlszahlen- wird, die in eines der Register des Registerwerkes 2 reihe verbundenen Leitungen sein. Inzwischen geben eingetragen wird und durch das Kontrollsichtgerät weitere, miteinander synchronisierte Schaltschritte 12 sichtbar gemacht werden kann. Diese Zählung liedes Schalters MXS und des Lochstreifens in dem 20 fert dann eine Anzeige für die Stelle des Fehlers.
Streifenleser TR Signale an das Registerwerk 2 ab, Das Prüfverfahren soll nunmehr unter Bezugnahme die in einem der Register des Registerwerkes 2 das auf die Fig. 4, 5, 6 und 7 mit mehr Einzelheiten beKomplement des passenden Teils der ersten Zahl in schrieben werden. F i g. 4 zeigt die Anordnung der der ersten Befehlszahlenreihe erzeugen. Weitere Si- Register, Torschaltungen und Verbindungsleitungen gnale aus dem Lochstreifen in dem Streifenleser TR 25 in dem Registerwerk 2 eines bekannten Rechners. In veranlassen nun die Addierungen der Ausgangs- F i g. 4 sind Torschaltungen durch ovale Blöcke und signale des Schalters CWS zu der in dem Register- Register durch rechteckige Blöcke dargestellt,
werk 2 gebildeten Komplementärzahl und versetzen Fig. 4 zeigt ein Register G, das einen Ausgang den Fehlerdetektor FD in Arbeitsbereitschaft. Falls aufweist, der über jeweils eine von vier Torschaltunkein Fehler aufgetreten ist, werden in dem Ergebnis 30 gen GTA, GTQ, GTM und GTJ mit vier Registern dieser Summierung keine dafür kenzeichnenden NuI- A, Q, Mund / verbunden ist. Der Eingang des Relen erscheinen. Anschließend veranlassen die nächsten gisters M ist außerdem über eine Torschaltung WTM Schaltschritte des Schalters MXS und des Lochstrei- mit dem Eingabeanschluß 11 α verbunden und steht fens in dem Streifenleser TR die Rückstellung der unmittelbar mit einer Leitung 9 b in Verbindung, die Register in dem Registerwerk2 und die Anlage eines 35 von dem Speicherwerk3 kommt, das in Fig. 4 nicht Impulspaares über die Leitungen 16 und 17 an das dargestellt ist. Ausgänge der Register Λ und Q sind Leitwerk, wodurch das Leitwerk 1 in die Lage ver- über Torschaltungen A TF bzw. QTF mit einem ersten setzt wird, die zweite Operation der ersten Befehls- Eingang eines Addierregisters F verbunden. Ausfolge durchzuführen/Falls jedoch eine einen Fehler gänge der Register M und /sind über Torschaltungen kennzeichnende Null erscheint, trennt jder Fehler- 40 MTF bzw. JTF mit einem zweiten Eingang des Addetektor FD die Stromversorgung von dem Streifen- dierregisters F verbunden. Die Ausgänge der Regileser TR und dem Schalter MXS ab, so daß der Loch- ster / und M sind außerdem über die Anschlüsse 8 streifen stehenbleibt und das Registerwerk 2 und das bzw. 9 α mit dem in F i g. 4 nicht dargestellten Spei-Leitwerk 1 in dem Zustand verbleiben, den sie er- cherwerk 3 verbunden. Ein inverser Ausgang des Rereicht hatten, sobald die Null entdeckt wurde, ob- 45 gisters M ist über eine Torschaltung NTF mit dem gleich der Bedienungsmann möglicherweise den zweiten Eingang des Addierregisters F verbunden. Schalter MXS weitergedreht hat. Die Stellung des Zwei Dateneingabeanschlüsse 11 b und 11 c sind über Lochstreifens und der Zustand der Register nach Torschaltungen PTGl bzw. PTG 2 mit einem Einjedem solchen Anhalten zeigen, welche Operation gang des Registers G verbunden,
des Rechners fehlerhaft war, und liefern so eine An- 50 Die Register G, A, Q und M sind jeweils zur Speizeige für die Fehlerquelle. cherung einer 18stelligen Digitalzahl in paralleler Wenn kein Fehler auftritt, schiebt eine fortgesetzte Darstellung imstande, und die Torschaltungen GTA, Betätigung des Schalters MXS den Lochstreifen durch GTQ, GTM, ATF, QTF, MTF, NTF, WTM und den Streifenleser TR, so daß die von dem Lochstrei- PTG1 sind jeweils auf die Übertragung solcher Zahfen ausgehenden Signale die Prüfung jeder Operation 55 len eingerichtet Das Addierregister F kann zwei der Befehlsfolge in ähnlicher Weise veranlassen. 18stellige Binärzahlen aufaddieren, die ihm jeweils Durch weiteres Fortschalten des Schalters MXS und an seinem ersten und seinem zweiten Ausgang zugedes Lochstreifens in dem Streifenleser TR wird an- führt werden, es speichert das Ergebnis jedoch nicht schließend der zweite Befehlskode über das Register- und stellt sich selbst zurück, sobald die Eingangswerk 2 und die Leitung 4 an das Leitwerk 1 gelegt 60 signale verschwinden. Das Register / ist zur Speiche- und der Reihe nach die Prüfung jeder Operation in rung einer 13stelligen Binärzahl in Parallelschaltung der zweiten Befehlsfolge eingeleitet. Einige Opera- imstande, und die Torschaltung GTJ ist so angeordtionen in dem Leitwerk 1 sind mehreren oder in man- net, daß sie bei Erregung die 13 niedrigsten Digitalchen Fällen allen Befehlsfolgen gemeinsam. Wo eine zahlen in dem Register G in das Register / eintreten Operation Verwendung findet, die bereits früher in 65 läßt. Der Bequemlichkeit halber werden die verschie-Verbindung mit einer anderen Befehlsfolge überprüft denen Digitalstellen in den Registern G, A, Q, M, F worden ist, wird sie nicht erneut überprüft. An die- und / im folgenden von der niedrigsten bis zur höchsen Stellen wird der Lochstreifen so aufgebaut, daß sten Stelle durchnumeriert und im folgenden durch

den Bezugsbuchstaben des Registers, gefolgt von der Zahl der Digitalstelle, bezeichnet. So wird z. B. Gl zur Bezeichnung der niedrigsten Digitalstelle in dem Register G und M18 zur Bezeichnung der höchsten Digitalstelle in dem Register M benutzt.

Die Digitalstellen M14 bis M17 einschließlich des Registers M werden zum Transport von Befehlskodes benutzt und haben über eine Torschaltung MTI mit einem Register/ verbundene Ausgänge. Das Register / hat vier Digitalstellen mit Ausgängen, die über einen Anschluß 4 α mit dem Leitwerk 1 (F i g. 1) verbunden sind. Die Digitalstellen M13, M18, G13, G18, Q1, Q 2 und /12 werden zur Übertragung von Befehlsumsteuersignalen benutzt und haben Ausgänge, die über einen Anschluß 4 b mit dem Leitwerk 1 (Fig. 1) verbunden sind. Der Anschluß 4b besitzt weiter einen in der Zeichnung nicht dargestellten Kanal zur Übertragung des invertierten Ausgangssignals MIS von der Digitalstelle M18. Ein Eingang der niedrigsten Digitalstelle F1 des Addierregisters F ist über Torschaltungen ITF bzw. DTF mit einer Einrichtung 18 zum Addieren einer 1 und mit einer Einrichtung 19 zum Subtrahieren einer 1 verbunden. Diese Vorrichtungen sind so angebracht, daß bei Betätigung der Torschaltung ITF 000 ... 001 an den anderen Eingängen des Addierregisters F addiert wird und daß bei Betätigung der Torschaltung DTF 000 ... 001 an den anderen Eingängen des Addierregisters F subtrahiert wird.

Das Addierregister F hat Ausgänge, die mit dem Register G über drei verschiedene Wege verbunden sind, zu denen jeweils eine der Torschaltungen LTG, FTG bzw. RTG gehört. Die Betätigung der Torschaltung FrG veranlaßt die Verschiebung der in dem Addierregister F erzeugten 18stelligen Digitalzahl in das Register G. Die Betätigung der Torschaltung LTG veranlaßt eine ähnliche Übertragung, verschiebt dabei jedoch die übertragene Zahl um eine Digitalstelle nach links. Sie läßt also die 17 niedrigsten Digitalwerte der Zahl in dem Addierregister F in die 17 höchsten Digitalstellen des Registers G gelangen. Die Betätigung der Torschaltung RTG veranlaßt ebenfalls eine ähnliche Übertragung, verschiebt jedoch die übertragene Zahl um einen Digitalwert nach rechts, d. h., sie veranlaßt die Übertragung der 17 größten Digitalwerte der Zahl in dem Addierregister F in die 17 niedrigsten Digitalstellen des Registers G. Das Register A ist mit dem Kontrollsichtgerät 12 verbunden, und sein Inhalt wird durch dieses angezeigt. Zu den Steuereingangsleitungen Tb gehören 18 Leitungen, von denen jeweils eine der Steuerung einer der Torschaltungen GTA, GTQ, GTM, GTJ, WTM, ATF, QTF, MTF, JTF, NTF, ITF, DTF, MTI, LTG, FTG und RTG dient, und sechs Leitungen, die jeweils der Rückstellung· eines der Register A, Q, M, J, I und G dienen. Zur Vereinfachung der Zeichnung sind die Verbindungen dieser Leitungen 7 b in F i g. 4 nicht dargestellt

Die Fi g. 5 zeigt einen Teil des Registerwerkes zur Entdeckung von Überströmungen, d. h. Fällen, bei denen eine Digitalzahl bei einer Addition oder einer Übertragung verlorengeht, und zur Wiedereinführung einer solchen Digitalzahl an einer geeigneten späteren Stelle in der Rechnung. Die Digitalstellen Fl, F18 und F19 des Addierregisters F haben Ausgänge, die mit Eingängen von UND-Schaltungen 51, 52 bzw. 53 verbunden sind. Der Ausgang der Digitalstelle F19 ist außerdem mit einem Eingang einer UND-Schaltung 54 verbunden. Ausgänge der UND-Schaltungen 51, 52 und 53 sind mit einem Eingang zur Einstellung einer 1 eines bistabilen Bauelementes Y verbunden. Ein Ausgang der 1-Stufe des bistabilen Elements Y ist über eine UND-Schaltung 55 mit dem 1-Einstelleingang eines weiteren bistabilen Elements X verbunden. Ein Ausgang der 1-Stufe des bistabilen Elements X ist mit Eingängen zweier UND-Schaltungen 56 und 57 verbunden. Ein Ausgang der

ίο UND-Schaltung 57 ist über eine UND-Schaltung 58 mit der Digitalstelle G1 des Registers G verbunden. Ausgänge der UND-Schaltungen 54 und 56 sind über eine UND-Schaltung 59 mit der Digitalstelle G18 des Registers G verbunden.

Einige der Steuereingangsleitungen Ib sind mit Elementen und Torschaltungen der F i g. 5 in der folgenden Weise verbunden: Eine Leitung XTF ist mit Eingängen der UND-Schaltungen 54, 56 und 57 verbunden. Die Leitung FTG ist mit einem Eingang der

so UND-Schaltung 53 verbunden. Die Leitung LTG ist mit Eingängen der UND-Schaltungen 52 und 58 verbunden, und die Leitung RTG ist mit Eingängen der UND-Schaltungen 51 und 59 verbunden. Die Rückstelleitung für das Register G ist mit einem Nullstelleingang des bistabilen Elements Y verbunden. Eine Leitung YTX ist mit dem Eingang der UND-Schaltung 55 verbunden, und für die Rückstellung des bistabilen Elements in seinen Nullzustand ist eine Rückstelleitung vorgesehen. Komplementäre Ausgänge X und X der 1-Hälfte bzw. der Nullhälfte des bistabilen Elements X sind über Leitungen des Anschlusses 4 b mit dem Leitwerk 1 in F i g. 1 verbunden. Die F i g. 4 und 5 dienen der Veranschaulichung der folgenden mehr Einzelheiten enthaltenden Be-Schreibung des Prüfverfahrens.

Um die Prüfungen der Wirklichkeit stärker anzupassen, sollten die Ausgangsprüfsignale des Prüfgerätes 13 vorzugsweise durch einen Zeitgeber durchgeschaltet werden, so daß sie an den zu prüfenden Bauteilen nur während Zeiträumen anliegen, die mit der Dauer eines Steuersignals während des normalen Betriebes des Rechners vergleichbar sind. Dies läßt sich am einfachsten durchführen, indem man die Auftrennung der Leitungen zwischen den Ausgängen des Mikroprogrammspeichers 1 b und den Eingängen der Torschalrungen 1 c vornimmt, die Ausgangssignale des Prüfgerätes 13 an die Eingänge der Torschaltungen 1 c anlegt und den Zeitgeber 1 a das öffnen der Torschaltungen 1 c (s. F i g. 1) steuern läßt. Anordnungen dieser Art sind in den F i g. 6 und 7 dargestellt, in denen die Leitungen des Bündels Ib außerdem mit Bezugssymbolen.für die Torschaltung oder das Register, dessen öffnen oder Rückstellen sie jeweils kontrollieren, versehen sind. Ih den

Fig. 6, 7 und 8 stellen die in den Leitungen gezeigten Unterbrechungen zeitlich begrenzte Auftrennungen dar, die zur Vereinfachung der Prüfungen vorgenommen werden.

Fig. 6 zeigt die Verbindungen, die für die Prüfun-

gen des Registerwerkes 2 und des Speicherwerkes 3 vorgenommen werden. Zusätzliche Verbindungen und Einzelheiten, die für diese Prüfungen bedeutungslos sind, sind weggelassen worden. Der Zeitgeber 1 a ist mit seinen normalen Ausgangsverbindungsleitungen zu dem Mikroprogrammspeicher Ib und den Torschaltungen Ic gezeigt. Alle Ausgänge des Mikroprogrammspeichers 16 bis auf zwei sind unterbrochen. Die Ausnahmen sind der Ausgang, der die

15 16

Torschaltung MTI steuert, und der Ausgang OTI, Torschaltungen 24, 25 und 26 sind UND-Schaltunder die Rückstellung des Registers / steuert. Die Tor- gen mit einer Zweierschwelle. Das Prüfgerät 13 beschaltungen 1 c sind im einzelnen dargestellt. Die die sitzt drei Leitungen En 1, En 2 und En 3, die zu de-Torschaltungen 1 c passierenden Steuerleitungen sind ren Steuerung mit den Torschaltungen 24, 25 und 26 mit Bezugszeichen versehen, die das Tor oder die 5 verbunden sind. Die Leitung £«2 steuert die Tor-Operation anzeigen, welche sie steuern. Die sieben schaltung 24. Die Leitung En 1 ist mit Eingängen der Steuerleitungen, die Übertragungen in das Addier- UND-Schaltungen 25 und 26 verbunden. Die Leitung register F steuern, die in F i g. 6 auf der linken Seite En 3 ist mit einem Eingang der Torschaltung 26 verdargestellt sind, werden tatsächlich nicht durch Tore bunden. Die Ausgänge der Torschaltungen 24, 25 geschaltet, sondern laufen durch die Torschaltungs- io und 26 sind zu dessen Betätigung mit einem Relais anordnung Ic zu den geeigneten Leitungen des An- RL verbunden. Die Anschlüsse Ua und Hb Verschlusses Tb durch. Die sechs Torschaltungen auf binden Ausgänge des Prüfgerätes 13 mit Eingängen der rechten Seite der Torschaltungsanordnung 1 c in des Registerwerkes 2. .
F i g. 5 steuern die Rückstellvorgänge in den Regi- Weitere Ausgänge des Prüfgerätes 13 sind mit der stern über Register-Rückstelleitungen. Die Steuerein- 15 Steuerstoppleitung 16 und der Wiederanlaufleitung gänge dieser sechs Torschaltungen sind durch nor- 17 verbunden. Die Steuerstoppleitung 16 steuert die male Verbindungen des Rechners mit Leitungen ver- Ausgangsleitungen von dem Zeitgeber 1 α zu dem bunden, die außerdem zur Steuerung über andere Mikroprogrammspeicher Ib, während die Wieder-Torschaltungen der Torschaltungsanordnung 1 c mit anlaufleitung 17 die Ausgangsleitungen von dem Zeitverschiedenen Torschaltungen verbunden sind, die 20 geber 1 α zu den Torschaltungen 1 c steuert,
sich mit dem Eintreten von Signalen in die Register Das Registerwerk wird in vier Stufen überprüft, befassen. So ist z. B. die Leitung zur Steuerung der Während der ersten Stufe werden Signale aus lauter Torschaltung GTJ außerdem mit der Torschaltung Einsen an die Anschlüsse 11 α und 11 b gelegt, der verbunden, welche die Rückstellung des Registers / Schalter 14 ist offen, und das Prüfgerät 13 liefert eine steuert. Die Leitungen OTM, TR und WTM sind 25 j_n der zweiten Spalte der Tabelle / dargestellte Steueraußerdem mit der Torschaltung verbunden, welche signalfolge. Während der zweiten Stufe werden Sidie Rückstellung des Registers M steuert. Die Lei- gnale aus lauter Nullen an die Anschlüssella und tungen GTQ bzw. GTA sind außerdem mit den Tor- lift gelegt, der Schalter 14 bleibt offen, und das schaltungen verbunden, welche die Rückstellung der Prüfgerät 13 liefert eine in der zweiten Spalte der Register O und A steuern, und die Leitungen LTG, 30 Tabelle II dargestellte Steuersignalfolge. Die bei jeder FTG, RTG und PTG1 sind außerdem in normaler dieser Prüfungen überprüften Teile sind in der dritten Weise mit der Torschaltung verbunden, welche die Spalte der Tabellen I und II aufgeführt. Die Tor-Rückstellung des Registers G steuert. Für die Prüf- schaltungen ITF und DTF werden in geeigneter verfahren jedoch, die im folgenden unter Bezug- Weise bei den Prüfungen in dem ersten Abschnitt nähme auf die F i g. 6 und 7 beschrieben werden, ist 35 überprüft, müssen jedoch für eine komplette Überdie Verbindung von der Leitung PTG1 zu dieser prüfung irgendwelcher anderer Teile bei den Prüfun-Torschaltung unterbrochen. Ausgänge des Prüfgerä- gen sowohl der ersten als auch der zweiten Stufe tes 13 sind mit allen unterbrochenen Steuerleitungen korrekt arbeiten.

verbunden, und zwar auf der Seite, wo die Verbin- Das Prüfgerät 13 ist so geschaltet, daß es immer

düngen zu den Eingängen der Torschaltungen 1 c 4° dann, wenn das Auftreten einer Null in irgendeiner

führen. Ein Ausgang OTG des Prüfgerätes 13 ist mit Digitalstelle des Registers A einen Fehler anzeigt, ein

der Torschaltung verbunden, welche die Rückstellung Signal En 1 erzeugt, immer dann, wenn das Auftreten

des Registers G steuert. einer 1 in irgendeiner Digitalstelle des Registers A

Die Steuerleitungen TR und TW sind über Tor- einen Fehler anzeigt, ein Signal En 2 erzeugt, und

schaltungen der Torschaltungsanordnung 1 c und 45 immer dann, wenn das Auftreten einer Null in irgend-

über die Leitungen 5 bzw. 6 mit dem Speicherwerk 3 einer der 13 niedrigsten Digitalstellen des Registers Λ

verbunden. Die restlichen Ausgänge der Torschal- einen Fehler anzeigt, ein Signal En 3 erzeugt. Ein

tungen 1 c, zu denen Torschaltungssteuerleitungen Fehler, der bei irgendeiner der Prüfungen auftritt,

und Registerrückstelleitungen gehören, sind mit den sollte zur Betätigung des Relais RL führen. Dieses

Eingängen 7 b des Registerwerkes 2 verbunden. Das 5° Relais RL ist so geschaltet, daß es die Stromver-

Registerwerk 2 ist wie in F i g. 1 über Anschlüsse 8 sorgung für das Prüfgerät 13 und den Zeitgeber 1 a

und 9 mit dem Speicherwerk 3 verbunden. Das Regi- unterbricht und auf diese Weise den Prüfungsablauf

sterwerk2 hat einen Ausgang (von dem Register A anhält. Die Prüfung, bei der der Fehler aufgetreten

der F i g. 4), der über einen Anschluß 20 mit einem ist, läßt sich dann durch Inspizierung des Prüfgerätes

Kontrollsichtgerät 12 und einem Fehlerdetektor FD 55 13 ermitteln. Das fehlerhafte Bauteil ist eines der

in dem Prüfgerät 13 verbunden ist. Teile, die in der dritten Spalte der Tabelle I oder der

Zu dem Fehlerdetektor FD gehören eine ODER- Tabellen aufgeführt sind, und zwar das in der der Schaltung 21 mit 18 Eingängen, die zur Zuführung betreffenden Prüfung entsprechenden Zeile, und die von Signalen von den 18 Digitalstellen des Regi- von dem Fehler betroffene Digitalstelle wird durch sters A mit dem Anschluß 20 verbunden sind, eine 60 das Kontrollsichtgerät 12 angezeigt. Auf diese Weise NAND-Schaltung mit 5 Eingängen, die zur Zufüh- ist die Fehlerquelle lokalisiert, und gleichzeitig wird rung von Signalen von den 5 höchsten Digitalstellen angezeigt, daß sie auf eine einer relativ kleinen Gruppe des Registers A mit dem Anschluß 20 verbunden sind, von Schaltungen oder Einrichtungen zurückgeht,
und eine NAND-Schaltung 23 mit 13 Eingängen, die Aus den Tabellen I und II kann man ersehen, daß zur Zuführung von den 13 niedrigsten Digitalwerten 65 bereits überprüfte Operationen von Teilen des Rein dem Register A mit dem Anschluß 20 verbunden gisterwerkes zur Überprüfung der Operationen ansind. Ausgänge der Schaltungen 21, 22 und 23 sind derer Teile des Registerwerkes herangezogen werden, mit Torschaltungen 24, 25 bzw. 26 verbunden. Die Zum Beispiel werden Operationen der Register G

17 18

und A und der Torschaltung GTA, die bereits in der werden. Wo irgendeine Steuerleitung sowohl mit einer Prüfung (II) überprüft worden sind, zur Überprüfung Rückstelleitung für ein Register als auch mit einer der Torschaltungen NTF und DTF im Laufe der Steuerleitung für eine Torschaltung verbunden ist, Prüfung (V) herangezogen. sind die angeschlossenen Torschaltungen der Tor-Die dritte und die vierte Stufe der Prüfung dienen 5 schaltungsanordnung 1 c mit verschiedenen Ausgänder Überprüfung der Übertragung von Befehlsum- gen des Zeitgebers 1 α verbunden, so daß die Resteuersignalen aus dem Registerwerk; dazu wird der gisterrückstelleitung erregt und der Rückstellvorgang vielpolige Schalter 14 geschlossen. Das Prüfgerät 13 abgeschlossen wird, bevor die Torschaltungssteuerwird so betrieben, daß es eine Signalfolge erzeugt, leitung zur Übertragung eines Datensignals in ein die alle Register mit lauter Einsen füllt und anschlie- io erneut zurückgestelltes Register erregt wird,
ßend zuerst die Torschaltung WTM und schließlich Zur Überprüfung des Speicherwerkes 3 wird die die Torschaltungen MTF, FTG und GTA öffnet. Adresse der ersten zu überprüfenden Speicherzelle Dies führt zu einer Übertragung der in den Registern (gewöhnlich lauter Nullen) in das Register J eingedurch die Einsen erzeugten Befehlsumsteuersignale schoben. Anschließend wird von dem Prüfgerät 13 über den Anschluß 4 b, den vielpoiigen Schalter 14 15 eine Signalfolge angegeben, wie sie in der zweiten und die Kanäle des Anschlusses 11a zu den Digital- und der dritten Spalte der Tabelle III dargestellt ist. stellen 1 bis 12, einschließlich der Register M, F, G Diese Signalfolge wird so lange wiederholt, bis die und A und dem Kontrollsichtgerät 12. Bei dem hier zu überprüfenden Speicherzellen mit einem ersten betrachteten Rechner ergibt sich insofern eine kleine Muster gefüllt sind, in dem Einsen und Nullen alter-Komplikation, als drei der Befehlsumsteuersignale 20 nieren. Anschließend wird dieses Muster überprüft, selbst aus dem Inhalt des Registers M abgeleitet wer- indem man das Register / auf die Adresse der ersten den und das Signal WTM so ausgebildet ist, daß es zu überprüfenden Speicherzelle zurückstellt und über das Register M in allen Digitalstellen auf Null zu- das Prüfgerät 13 eine Signalfolge einspeist, wie sie in rückstellt, bevor es die Torschaltung WTM öffnet. der vierten Spalte der Tabelle III dargestellt ist. Diese Um diese drei Befehlsumsteuersignale überprüfen zu 25 Signalfolge wird so lange wiederholt, bis das erste können, sind in den Leitungen, die sie von dem Muster vollständig überprüft ist. Das Auftreten eines Schalter 14 auf den Dateneingabeanschluß 11a über- Fehlers an irgendeiner Stufe bringt das Relais RL tragen, in der Zeichnung nicht dargestellte bistabile zum Ansprechen und unterbricht den Prüfungs-Elemente vorgesehen. Diese bistabilen Elemente sind ablauf. Die betroffene Digitalstelle wird dann durch so aufgebaut, daß sie durch die Befehlsumsteuer- 30 das Kontrollsichtgerät 12 angezeigt, und die Adresse signale eingestellt und durch ein von dem Zeitgeber der betroffenen Speicherzelle kann aus dem Register J la nach der Übertragung der Signale über die Tor- entnommen werden.

schaltung WTM abgegebenes Signal zurückgestellt Anschließend wird das in dem vorigen Abschnitt werden. In der vierten Stufe der Prüfung wird das beschriebene Prüfverfahren mit Ersetzung des Prüf-Prüfgerät 13 so betrieben, daß es alle Register mit 35 signalsCh0 durch das PrüfsignalChI und umgekehrt lauter Nullen füllt und anschließend zuerst die Tor- wiederholt, wo immer eines dieser Prüfsignale in der schaltung WTM und darauf die Torschaltungen MTF, Tabelle III erscheint, bis schließlich eine vollständige FTG und GTA öffnet. Dies gestattet die Überprü- Überprüfung mit einem zweiten Muster von alterniefung der von den Nullen in den Registern abgeleiteten renden Einsen und Nullen durchgeführt ist, das dem Befehlsumsteuersignale und würde das Auftreten von 40 ersten Muster komplementär ist. Die Prüfsignale für verfälschten Befehlumsteuersignalen anzeigen. diese Prüfungen können durch stufenweise Drehung Die Signale des Prüfgerätes können durch stufen- eines vielpoiigen, in der Zeichnung nicht dargestellten weise Drehung eines oder mehrerer vielpoliger Dreh- Drehschalters in dem Prüfgerät 13 erzeugt werden, schalter, die in der Zeichnung nicht dargestellt sind, Die Signalfolge der Tabelle III hängt von der Taterzeugt werden, deren Kontakte in geeigneter Weise 45 sache ab, daß die Lastfolge immer eine gerade Anmit Stromversorgungen und den Signalleitungen des zahl von Speicherzellen belädt und das Register Q mit Prüfgerätes verbunden sind. Bei diesen Prüfungen einem Prüfsignal gefüllt läßt (Ch 0 im Falle des ersten wird kein Versuch gemacht, die Vorgänge in der Musters), das komplementär zu dem in die erste zu Torschaltung MTI und in dem Register / zu über- überprüfende Speicherzelle eingeschobenen Prüfprüfen, da es bei der vorliegenden Anwendung kein 50 signal ist.

passendes Mittel gibt um den Inhalt des Registers / Ein Signal auf der Steuerleitung TW (eine Abkürzu bestätigen. Dies ist der Grund dafür, daß die die zung für Einschreibtriggerleitung) legt einen Impuls Torschaltung MTI steuernde Leitung und die Rück- an die Leitung 5, was eine Einspeicherung der in stelleitung OTl für das Register / nicht von dem diesem Augenblick in dem Register M enthaltenen Mikroprogrammspeicher 1 b abgetrennt oder mit 55 Zahl in der Speicherzelle zur Folge hat, deren Adresse dem Prüfgerät 13 verbunden werden müssen. Das gerade in dem Register / steht. Ein Signal auf der korrekte Arbeiten der Torschaltung MTI und des Steuerleitung TR (eine Abkürzung für Auslesetrigger-Registers / kann bei dieser besonderen Anwendung leitung) legt einen Impuls an die Leitung 6, was die bequemer aus den Prüfungen an dem Mikropro- Einschiebung der in der Speicherzelle, deren Adresse grammspeicher 1 b abgeleitet werden, die im folgen- 60 gerade in dem Register / steht, gespeicherten Zahl den unter Bezugnahme auf die F i g. 7 oder die über den Anschluß 9 b in das Register M veranlaßt. F i g. 8 beschrieben werden. Die F i g. 7 zeigt eine Anordnung der Zwischen-Wie man sieht, sind die Torschaltungen der Tor- verbindungen zum Überprüfen des Mikroprogrammschaltungsanordnung Ic in Gruppen angeordnet, die Speichers Ib. Zur Vereinfachung der Zeichnung sind verschiedene Signale von dem Zeitgeber 1 α erhalten. 65 Teile und Zwischenverbindungen, die bei der Prüfung Auf diese Weise betrifft ein Fehler des Zeitgebers 1 α des Mikroprogrammspeichers 1 b nicht verwendet eine Gruppe von Steuersignalen und kann durch die werden oder davon nicht beeinflußt werden, in Kombination der betroffenen Steuersignale erkannt Fig. 7 weggelassen worden. Der Zeitgeberia hat

19 20

seine normalen Verbindungen zu dem Mikropro- Anschluß 11α und die Torschaltung WTM. mit vergrammspeicher Ib und den Torschaltungen Ic. Aus- schiedenen Digitalstellen in dem Register M verbungänge des Prüfgerätes 13, die in diesem Falle von den werden. Die Tabelle V zeigt, welche Steuerauseinem Schalter MXS herkommen, sind wie in F i g. 5 gangsleitungen mit jeder Digitalstelle in dem Remit einigen der Steuerleitungen verbunden. Die Steu- 5 gister M bei der vorliegenden Ausführung verbunden erausgangsleitungen des Mikroprogrammspeichers werden können. In der Tabelle V werden die Steuer- Ib sind mit Eingängen eines Schalters CWS verbun- ausgangsleitungen des Mikroprogrammspeichers 1 b den. Die Steuerausgangsleitungen MTI und OTI, durch die Torschaltungen oder die Register identiwelche die Torschaltung MTI bzw. die Rückstellung fiziert, die sie beim normalen Betrieb des Rechners des Registers / steuern, haben ihre normalen Ver- io gewöhnlich steuern.

bindungen zu Torschaltungen der Torschaltungsan- Einige der Steuerausgangsleitungen, die in der Ordnung Ic, die übrigen Ausgänge des Mikropro- Tabelle V aufgeführt sind, werden in der übrigen Begrammspeichers 1 b sind jedoch von den Eingängen Schreibung nicht erwähnt, da sie zur Überprüfung der Torschaltungen 1 b wie in F i g. 6 getrennt. Die von Anlagen des Rechners bestimmt sind, die für das Ausgänge der Torschaltungen 1 c haben ihre norma- 15 Verständnis der vorliegenden Erfindung nicht erforlen Verbindungen zu den Steuereingangsleitungen derlich sind. Die Tabelle VI ist als ein Beispiel an- Tb des Registerwerkes 2. Das Registerwerk 2 weist gegeben und zeigt, wie ein Befehlskode auf dem einen Ausgang von dem Register A (Fig. 4) auf, der Lochstreifen über den Schalter MXS, die Torschalüber den Anschluß 20 mit dem Kontrollsichtgerät 12 tungenlc und das Registerwerk 2 zu dem Mikro- und den NAND-Schaltungen 22 und 23 des Fehler- 20 Programmspeicher 1 b gelangt und wie die erste Opedetektors FD verbunden ist. Die Eingänge der ration der entsprechenden Befehlsfolge im Verlaufe NAND-Schaltungen 22 und 23 jedoch, die während der Prüfungen bei einem speziellen Rechner geprüft der Überprüfung des Registerwerkes und des Spei- wird, der allgemein den in den Fig. 1, 4 und 5 darcherwerkes mit der 18. und 19. Digitalstelle des Re- gestellten Aufbau hat. Dieses Beispiel befaßt sich mit gisters A verbunden waren, sind jetzt vorzugsweise 25 einem Befehlskode »5« und der ersten Operation der über den Schalter CWS mit einer Quelle für eine einer entsprechenden Signalfolge, soweit sie die erste digitalen 1 entsprechenden Spannung verbunden, die Gruppe von Ausgängen des Mikroprogrammspeichers in der Zeichnung nicht dargestellt ist. Die NAND- Ib betrifft. Dieser Befehlskode »5« würde beim nor-Schaltungen 22 und 23 sind über Torschaltungen 25 malen Betrieb des Rechners eine Operationsfolge und 26 wie in F i g. 6 mit dem Relais RL verbunden, 30 auslösen, die ihrerseits zur Einspeicherung der augen- und die Leitung En 1 welche die Torschaltungen 25 blicklich in dem Register A vorhandenen Zahl in eine und 26 steuert, ist mit einem Ausgang des Schalters Speicherzelle, deren Adresse durch den Kode »5« MXS verbunden. Weitere Ausgänge des Schalters dargestellt ist, führen würde. Die erste Operation der MXS sind mit dem Datensignaleingabeanschluß 11 b Folge für den Befehlskode »5« sollte Signale zum des Registerwerkes 2 verbunden. Das Relais RL steu- 35 Öffnen der Torschaltungen ATF, FTG und IST an ert die Stromversorgung eines Streifenlesers TR und den Ausgängen der ersten Gruppe, ein Ausgangsdes Schalters MXS. Der Antriebsmechanismus des signal zum Öffnen der Torschaltung GTJ und ein Streifenlesers TR und die Wiederanlaufleitung 17 des Ausgangssignal TR auf der Leitung 6 an den AusZeitgebers la sind mit weiteren Ausgängen des gangen der zweiten Gruppe des Mikroprogramm-Schalters MXS verbunden. Der Streifenleser TR hat 40 Speichers 1 b entstehen lassen.

einen Eingang, der mit der Steuerstoppleitung 16 des Die zweite Spalte der Tabelle VI stellt einen Loch-Zeitgebers 1 α verbunden ist, und vier Ausgänge, die streifenabschnitt dar, der Perforationen an den durch mit Eingängen des Schalters MXS verbunden sind. 0 und D angezeigten Stellen aufweist. Mit 0 sind be-Die Ausgänge des Schalters CWS sind dem Daten- deutsame Perforationen bezeichnet, während mit D Signaleingabeanschluß 11 α des Registerwerkes 2 ver- 45 unbedeutende Perforationen angedeutet sind, die bunden. Das Register / des Registerwerkes 2 hat seine keinen wesentlichen Effekt haben und lediglich desnormale Verbindung über den Anschluß 4 α zu dem wegen Verwendung finden, weil der zur Verfügung Mikroprogrammspeicher 1 b. stehende Streifenlocher keine Möglichkeit hatte, den

Der Schalter MXS ist so angeordnet, daß er den Lochstreifen um einen Schritt weiterzubewegen, ohne Streifenleser TR antreibt und Impulse auf die Wieder- 50 wenigstens ein Loch zu stanzen,
anlaufleitung 17 gibt, wie dies oben in Verbindung Die Anmerkungen in der dritten Spalte der Tamit F i g. 3 beschrieben ist. Der Streifenleser TR und belle VI erklären die einzelnen Schritte des Prüfverder Schalter MXS sind so verbunden, daß Löcher in fahrens. Die Summierung des komplementären dem Streifen zu Signalen führen, die ihrerseits Ope- Musters aus dem Lochstreifen und des an den Ausrationen veranlassen, wie sie in der Tabelle IV gezeigt 55 gangen des Leitwerkes 1 erzeugten Musters sollten sind. In der Tabelle IV wird das Bezugssymbol G18 in dem Register 001111111111111111 ergeben, zur Bezeichnung der 18. und höchsten Digitalstelle Diese Zahl wird in das Register A übertragen, und an dem Anschluß 11 b benutzt, die zu der 18. Digi- die Einsen werden an den Fehlerdetektor FD weitertalstelle in dem Register G führt, falls die Torschal- gegeben. Die 18. und die 17. Digitalstelle in dem RetungPTGl offen ist. In gleicher Weise bezeichnet 60 gister ,4 erhält 1-Signale über den Schalter CWS, so das Bezugssymbol G17 die nächste Digitalstelle und daß der Fehlerdetektor FD nicht anspricht, wenn ein das Bezugssymbol Gl die niedrigste Digitalstelle an richtiges Prüfsignal erzeugt worden ist.
dem Anschluß 11 b. Die Kontakte des Schalters Die oben beschriebene Anordnung der F i g. 7 ist MXS, die mit der Wiederanlaufleitung 17 verbunden wirksam und liefert eine automatische Fehlersind, sind so eingerichtet, daß sie erst später Kontakt 65 erkennung, ist jedoch unnötig langsam und schwergeben als die anderen Kontakte des Schalters MXS. fällig, was im wesentlichen an der begrenzten Arbeits-

Die Steuerausgangsleitungen des Mikroprogramm- geschwindigkeit des Streifenlesers und an der stückspeichers 1 b können über den Schalter CWS, den weisen Einspeisung des komplementären Musters

liegt, die dadurch erzwungen wird, daß der Streifenleser nur 5 Binärsignale auf einmal lesen kann. Eine Alternativanordnung zur Prüfung des Leitwerkes 1, die bequemer, einfacher und schneller ist, jedoch in ihrer vorliegenden Form keine automatische Fehlererkennung liefert, wird im folgenden unter Bezugnahme auf die Fig. 8 beschrieben. Teile und Zwischenverbindungen, die bei dem Prüfverfahren nicht benutzt werden oder dieses nicht beeinflussen, sind zur Vereinfachung der Zeichnung in F i g. 8 nicht dargestellt.

Fig. 8 zeigt den Zeitgeberia mit seinen normalen Verbindungen zu den Torschaltungen, der Torschaltungsanordnung Ic und zu dem Mikroprogrammspeicher Ib. Die Steuersignalausgänge des Mikro-Programmspeichers Ib sind sämtlich mit dem Schalter CWS in dem Prüfgerät 13 verbunden und ebenso vollständig von den Torschaltungen 1 c getrennt. Die normale Verbindung des Anschlusses 4 a zwischen dem Registerwerk 2 und dem Mikroprogrammspeieher 1 b wird unverändert gelassen. Der Anschluß 4 b, der normalerweise Befehlsumsteuersignale aus dem Registerwerk 2 in den Mikroprogrammspeicher Ib einspeist, ist unterbrochen und statt dessen auf der dem Mikroprogrammspeicher 1 b näheren Seite der Unterbrechung mit einem Umsteuerwähler 81 verbunden. Der Umsteuerwähler 81 kann aus einer Reihe einzelner Schalter oder aus einem vielpoligen Schalter bestehen und bildet einen Teil des Prüfgerätes 13.

Zu dem Prüfgerät 13 gehören außerdem ein Prüffolgeregier 82 mit Ausgängen, die mit Eingängen der Torschaltungen 1 c und den Eingangsleitungen 16 und 17 des Zeitgebers 1 α verbunden sind, ein Befehlsgeber 83 mit Ausgängen, die an die Leitungen 16 und 17 und an die Eingänge derjenigen Torschaltungen der Torschaltungsanordnung 1 c angeschlossen sind, welche die Torschaltungen OTI, WTM und MTI steuern, und ein Befehlswähler 84. Ausgänge des Schalters CWS und des Befehlswählers 84 sind mit Kanälen des Dateneingabeanschlusses 11 α verbunden. Die normalen Verbindungen der Leitungen 7 δ zu dem Registerwerk 2 und den Torschaltungen Ic bleiben aufrechterhalten. Das Registerwerk 2 ist wie bisher über die Leitung 20 mit dem Kontrollanzeigegerät 12 verbunden. Der Befehlswähler 84 kann aus einem Satz von vier Schaltern oder aus einem vierpoligen Schalter mit 16 Wegen bestehen.

Beim Überprüfen des Leitwerkes 1 mit der An-Ordnung gemäß F i g. 8 werden die Steuerausgangssignale, die der Mikroprogrammspeicher 1 liefert, so behandelt, als ob sie Digitalstellen einer Zahl in der Befehlszahlenreihe darstellen würden, wie dies mit Bezug auf die F i g. 3 bereits erklärt worden ist. Ein ausgewählter Befehlskode mit 4 Bits wird auf den Befehlswähler 84 gegeben. Ausgewählte Befehlsumsteuersignale werden auf den Umsteuerwähler 81 gegeben, anschließend werden über den Befehlsgeber 83 die Leitungen, welche die Torschaltungen OTI, WTM und MTI steuern, und anschließend die Leitung 17 erregt. Dadurch wird der ausgewählte Befehlskode in das Register / übertragen und bereitet den Mikroprogrammspeicher 1 b auf die Befolgung des entsprechenden Befehlsweges vor, durch den er Signale einer bekannten Befehlszahlenreihe erzeugen soll.

Anschließend wird das Prüffolge-Kontrollgerät 82 in Betrieb genommen oder arbeitsbereit gemacht. Es erzeugt eine Signalfolge, wie sie in der Tabelle VII dargestellt ist, die über den Schalter CWS aus dem Mikroprogrammspeicher Ib eine Serie von Steuer-Signalen entnimmt, diese als Befehlszahl in das Register M eingibt, zu einer angesammelten laufenden Gesamtzahl der Befehlszahlen, die in dem Register A aufgebaut ist, aufaddiert, zu der auf diese Weise entstehenden Befehlszahl eine 1 addiert und anschließend den Mikroprogrammspeicher 1 b einen Schritt auf dem Befehlsweg weitergehen und einen Satz von Steuersignalen erzeugen läßt, die zu der nächsten Befehlszahl gehören. Die Signalfolge aus dem Prüffolge-Kontrollgerät wird so lange wiederholt, bis der ausgewählte Befehlsweg voll durchlaufen ist. Anschließend kann der Bedienungsmann die auf dem Kontrollsichtgerät 12 angezeigte Gesamtsumme mit einer Tabelle vergleichen, welche die Gesamtsummen angibt, die in verschiedenen Stufen erhalten werden sollten, wenn die richtige Folge von Steuersignalen erzeugt worden ist. Die Zählung der aufaddierten Zahlen, die in dem Register J enthalten ist, hilft dem Bedienungsmann, diesen Vorgängen zu folgen. Das Verfahren kann für einige oder alle der Befehlskode des Rechners und ihre Abwandlungen durchgeführt werden und liefert eine schnelle Überprüfung ihres Ablaufs. Wenn es auch theoretisch vorstellbar ist, daß gleichzeitige Fehler auftreten können, die einen komplementären Effekt auf eine oder mehrere Befehls-Zahlenreihen hätten und dementsprechend bei einer Prüfung unentdeckt durchlaufen könnten, so ist doch die praktische Wahrscheinlichkeit dafür sehr gering, und auf jeden Fall ist es unwahrscheinlich, daß diese Möglichkeit große Schwierigkeiten bereitet. Wenn und solange eine falsche Gesamtsumme erhalten wird, wird der entsprechende Befehlsweg wiederholt, wobei man nach jedem Schritt anhält, um die laufende Summe mit den zuvor tabulierten richtigen Werten zu vergleichen. Auf diese Weise wird der Schritt, bei dem der Fehler auftritt, ermittelt, und die Digitalstelle des Fehlers zeigt ihn genau an. Diese Technik gestattet eine schnelle und genaue Identifikation irgendwelcher Fehler in dem Mikroprogrammspeicher 1 ft.

Die Steuerausgänge werden in zwei Gruppen ge-

prüft, indem man das Prüfverfahren zweimal bei zwei verschiedenen Stellungen des Schalters CWS durchführt, wie dies oben unter Bezugnahme auf die F i g. 3 und 7 bereits beschrieben ist. Die Verteilung der Steuerausgänge auf die Digitalstellen (Tabelle V) wird vorzugsweise so getroffen, daß die höchsten Digitalstellen mit den Steuerleitungen verbunden sind, die am seltensten benutzt werden, so daß die gesamte Befehlszahlensumme innerhalb der Kapazität des Registers A bleibt. Jedoch kann, da die Gesamtsumme der Befehlszahlen keine arithmetische Bedeutung hat, sondern nur zur Prüfung des Auftretens von SteuerSignalen dient, ein abrundender Übertrag oder eine überlagerte Addition von Übertragszahlen vorgenommen und durch die Vorbereitung von Tabellen mit korrekten Gesamtsummen zulässig gemacht werden, falls dies für irgendeinen besonderen Anwendungsfall als notwendig oder wünschenswert betrachtet wird.

Selbstverständlich ist die obige Beschreibung nur als Beispiel zu verstehen, da dem Fachmann an Hand der obigen Offenbarung viele äquivalente Alternativ-

verfahren unter Benutzung der Grundprinzipien der Erfindung offenstehen. Die Verfahren müssen selbstverständlich dem zu überprüfenden Rechner angepaßt werden. Dementsprechend können verschiedene

23 24

Kode und andere als die in den Tabellen IV und V lassen sich durch Verwendung stärker ausgearbeiteter angegeben verwendet werden. In den Anordnungen Signale oder Muster verschärfen. So kann, falls der der F i g. 3 und 7 kann die Torschaltung MCI durch Fehlerdetektor entsprechend abgeändert wird, das einen Ausgang des Streifenlesers TR über den Schal- Registerwerk mit den Signalen Ch 1 und Ch 0 anstatt ter MXS gesteuert werden und können die Leitungen 5 mit lauter Einsen und lauter Nullen geprüft werden. MTI und OTI von dem Mikroprogrammspeicher 1 b Das Prüfgerät 13 kann in den Rechner eingebaut abgetrennt werden. Als Alternative kann man den werden, wobei es in ähnlicher Form aufgebaut wird Mikroprogrammspeicher 1 b bei der abschließenden wie der Mikroprogrammspeicher 1 b, so daß ständig Prüfung zum Betriebe einer oder beider der Leitun- routinemäßige Überprüfungen ohne weiteres möglich gen OTI und MTI heranziehen, wie dies beim nor- ίο sind. Wenn dies auch bedeutet, daß das Prüfgerät 13 malen Betrieb des Rechners der Fall ist. Irgendeine nicht zuverlässiger ist als der Mikroprogrammspeicher Fehlfunktion dieser Leitungen würde rasch offenbar selbst, so bedeutet dies doch keinen schwerwiegenden werden, da sie sich auf viele der Prüfungen auswirkt, Nachteil, da jeder Fehler in dem. Prüfgerät oder in und es sehr unwahrscheinlich ist, daß gleichzeitig dem Gerät zur Erzeugung der Prüfsignalprogramme Fehler in so vielen Teilen auftreten. Der Anschluß 4 b 15 sich im Laufe des Prüfverfahrens als systematischer kann von dem Registerwerk 2 abgetrennt und über Fehler kundtun wird, der eine Vielzahl von Teilen in der Zeichnung nicht dargestellte bistabile Elemente des Rechners beeinflußt und daher leicht zu erkenan die Ausgänge des Schalters MXS gelegt werden, nen ist. Durch den Aufbau des Prüfgerätes in einer so daß der Streifenleser TR und der Schalter MXS dem Mikroprogrammspeicher ähnlichen Form wird sich zur Anlage der Befehlsumsteuersignale an das 20 das Prüfgerät zu einer raschen Betätigung fähig, so Leitwerk 1 verwenden lassen und so eine Ausdeh- daß sich die Routineprüfungen mit einer Geschwinnung der oben unter Bezugnahme auf die F i g. 3 digkeit durchführen lassen, die der des normalen und 7 beschriebenen Prüfungen des Leitwerks auf die Rechenablaufs vergleichbar ist.
Überprüfung der durch die geänderten Befehle er- Das Prüfgerät läßt sich durch auf der Hand liegende zeugten Operationen gestatten. Die Leerstellen in der 25 Abwandlungen so aufbauen, daß es irgendeinen ausTabelle IV können für diesen Zweck auf einige der gewählten Schritt des Prüfverfahrens während eines Leitungen 4 b verteilt werden. Die Signalfolgen zur vorgegebenen Zeitraums ständig wiederholt, um das Prüfung des Registerwerkes und des Speicherwerkes Auftreten eines vermuteten intermittierenden Fehlers lassen sich in ähnlicher Weise wie bei dem oben zu entdecken. Damit läßt sich das Vorhandensein beschriebenen Verfahren zum Prüfen des Mikro- 30 eines vermuteten intermittierenden Fehlers in relativ Programmspeichers Ib aus einem Lochstreifen in kurzer Zeit bestätigen oder verneinen, während es einen Streifenleser in Verbindung mit einem viel- sonst meist relativ schwierig und zeitraubend ist, festpoligen Schalter, der dem Schalter MXS ähnlich ist, zustellen, ob der vermutete intermittierende Fehler gewinnen. An Stelle eines Lochstreifens und eines tatsächlich bei irgendeinem normalen Betriebszustand Streifenlesers lassen sich auch andere Mittel und 35 des Rechners auftritt oder nicht, da die Operation, Geräte zur Dateneingabe verwenden. Die Prüfungen bei der der Fehler vermutet wird, möglicherweise im an dem Registerwerk und an dem Speicherwerk normalen Arbeitsablauf nur selten auftritt.

Tabelle I

Prüfung des Registerwerks, Stufe 1

(An den Leitungen 11 α und 11 b liegen lauter Einsen)

Prüfung Prüfsignale Geprüfte Teile

(I)	OTG OTM PTGl GTA, GTQ EnI	Torschaltungen PTGl und GTA Register G und A
(Π)	ATF, FTG GTJ, GTA EnI	Torschaltungen A TF und FTG
(III)	QTF, FTG GTM, GTA EnI	Torschaltungen GTQ und Q TF Register Q
(IV)	MTF, 1TF, FTG YTX, GTA EnI	Torschaltungen GTM, MTF und 1TF Register M
(V)	NTF, DTF, FTG GTA EnI	Torschaltungen NTF und DTF

	25	15 49 546	26	Geprüfte Teile
	I (Fortsetzung)		Torschaltungen GTJ und JTF
Tabelle	Prüfsignale	Register /
Prüfung	JTF, FTG
(VI)	WTM, GTA	Torschaltung WTM
	En3
	MTF, FTG CiT Δ	Torschaltungen 53, RTG, YTX (55), 56 und 59
(VII)	\Jl Ά EnI .
	MTF, XTF, RTG
(VIII)	GTA, YTX	Torschaltungen 51, LTG, 57 und 58
	EnI
	MTF, XTF, LTG
(IX)	GTA, YTX
	EnI
	MTF, RTG
(X)	GTA
	MTF,1TF,XTF	Torschaltungen 52 und 54
(XI)	RTG, OTM, GTM
	MTF, ATF, FTG
(XII)	GTA
	EnI

Tabelle II

Prüfung des Registerwerks, Stufe 2 (An den Leitungen 11a und Ub liegen lauter Nullen)

Prüfung	Prüfsignale	Geprüfte Teile
(I)	OTG	Torschaltungen PTGl und GTA
	OTM	Register G und A
	PTGl
	GTA, GTQ
	EnI
(Π)	ATF, FTG	Torschaltungen A TF und FTG
	GTJ, GTA
	En 2
(III)	QTF, FTG	Torschaltuugen GTQ und QTF
	GTM, GTA	Register Q
	En 2
(IV)	MTF, FTG	Torschaltungen GTM und MTF
	YTX, GTA	Register M
	En2
(V)	NTF, FTG - EnI	Torschaltung NTF ■
(VI)	JTF, FTG	Torschaltungen GTJ und JTF
	WTM, GTA	Register /
	En 2
(VII)	MTF, FTG ΠΤΛ	Torschaltung WTM
	\J J. Λ En2
(VIII)	MTF, XTF, RTG	Torschaltungen 53, RTG, YTX (55),
	GTA, YTX	56 und 59, bistabile Elemente
	En 2	AT und Y
(IX)	MTF, XTF, LTG	Torschaltungen 51, LTG, 57 und 58
	GTA, YTX
	En 2
(X)	MTF, RTG
	GTA
(XI)	MTF, XTF
	RTG, OTM, GTM
(XII)	MTF, ATF, FTG CVT Λ	Torschaltungen 52 und 54
	\J X /χ En2

27

Tabelle III

Prüfung des Speichenverks, erstes Muster

Schalter- Lastfolge

s e ung Prüfsignal auf Steuerausgang des Prüfgerätes Leitung 11 α Prüffolge

Steuerausgang des Prüfgerätes

1 2

CHl

5 6

7 8

10 11 12

CHO

TR	TR
WTM MTF, FTG GTQ	MTF, QTF, FTG GTA EnI
JTF, ITF, FTG, TW	JTF, ITF, FTG, TW
GTJ, GTA	GTJ, GTA
TR	TR
WTM MTF, FTG GTQ	NTF, QTF, FTG GTA EnI
JTF, ITF, FTG, TW	JTF, ITF, FTG, TW
GTJ, GTA	GTJ, GTA

Tabelle IV

Stellung des Wirkung der Löcher im Lochstreifen Schalters

Spurl

Spur

Spur Spur 4

Spur

führt 1 zu G16 führt 1 zu G14

Stoppsteuerimpuls führt 1 zu G12 für Leitung 16 führt 1 zu G10

von Zeitgeber 1 α führt 1 zu G (in jeder Stellung führt 1 zu G des Schalters MXS) führt 1 zu G4 führt 1 zu G2 öffnet MTF erregt OTG führt 1 zu G15
führt 1 zu G13
führt 1 zu GIl
führt 1 zu G 9
führt 1 zu G7
führt 1 zu G 5
führt 1 zu G 3
führt 1 zu Gl
öffnet QTF
erregt OTM
erregt OTC

öffnet PTGl öffnet PJGl öffnet PTGl öffnet PTGl öffnet PTGl öffnet PTGl öffnet PTGl öffnet PTGl öffnet PTGl erregt FTG erregt Z2 erregt EnI

erregt OTI

erregt GTJ öffnet GTM erregt WTM erregt GTQ erregt GTA

Tabelle V

Steuerausgangsleitungen 1. Gruppe

2. Gruppe Entsprechende Digitalstelle im Register M

SZl PTG IST MTI

WTM

OTZ

OTM MlS (höchste Digitalstelle)

M16

M15

M14

M13

29

Tabelle V (Fortsetzung) 30

Steuerausgangsleitungen 1. Gruppe

2. Gruppe

Entsprechende Digitalstelle im Register M

ITF

NTF

DTE

RTG

XTF

JTF

DTF

ATF

QTF

MTF

LTG

FTG

MU

Mil

MIO

M9

M8

Ml

M6

M5

MA

M3

Ml

M1 (niedrigste Digitalstelle)

Tabelle VI

Stellung des Lochstreifen Schalters MXS _g Resultierender Vorgang

11	0	0	D	0	D	0	0	0	0
12	D	D	0		0
1	D	0
2	0	0
3	0	0
4	D	0			0
5	D	0
6	D	0
7		0
8	0
9	0
10
11	0	0
12		0
1		0
2	0	0
3	0	0
4	0	0
5	0	0	0
6	0	0	0
7		0	0
8	0
9		0
10	0
11
12

erregt OTM und OTG, stellt M und G auf Null zurück

erregt OTI, stellt / auf Null zurück

führt 1 nach G16 1 _{d h schiebt Befehlscode > >5<< in} Register G

führt 1 nach G14 J

öffnet GTM, schiebt Code »5« in Register M

Impuls auf Wiederanlaufleitung 16; Speicher Ib sollte dann MTI.

öffnen, Code »5« in Register / schieben

erregt OTM und OTG, stellt M und G zurück

Impuls auf Steuerstoppleitung 16 löst ersten Vorgang der Befehlsfolge

für Code »5« aus

schiebt komplementäres Muster 001101111111101110 in Register G

inzwischen sollte Speicher Ib 000010000000010001 auf Leitung 11a

erregt WTM, stellt M auf Null zurück und schiebt dann Signal von Leitung 11 α nach M erregt GTQ, stellt Q zurück und schiebt dann komplementäres Muster nach Q

öffnet MTF, QTF undFTG und erregt GTA, addiert Signale in M und Q,

stellt A zurück und schiebt dann Summe nach A erregt OTG, stellt G auf Null zurück

erregt Fehlerdetektor FD und liefert Impuls auf Steuerstoppleitung

zur Auslösung des zweiten Vorgangs der Befehlsfolge für Code »5«

31 32

Tabelle VII

Ltefehlsfolge für Prüfung nach F i g. 8

Ausgänge des Resultierende Vorgänge

Folgenkontrollgeräts

WTM belastet Gruppe von Steuerausgängen als Befehlszahl in Register M

MTF₁ATF }

_ I addiert Befehlszahl zu laufender Gesamtsumme — überträgt neue Gesamtsumme

^tl(j [ über Register G nach Register A

GTA J

JTF₉ITF

addiert 1 zu der Zählung der Befehlszahlen, die in der Gesamtsumme aufaddiert

^FTG sind

Erregen der Leitung 16 löst nächsten Schritt in Mikroprogrammspeicher 1 b aus

Hierzu 8 Blatt Zeichnungen

Claims (6)

Patentansprüche:

1. Verfahren zum Prüfen eines elektronischen Digitalrechners, der ein Leitwerk, ein Registerwerk und ein Speicherwerk besitzt, unter Speisung des Registerwerks mit einer Signalfolge für die Erregung aller wesentlichen normalen Arbeitsabläufe in seinen Teilen in solcher zeitlicher Aufeinanderfolge, daß bereits überprüfte Teile für die Prüfung weiterer Teile herangezogen werden und das Speicherwerk nach dem Registerwerk überprüft wird, dadurch gekennzeichnet, daß bei einem Digitalrechner mit einem eine automatische Operationensteuerung ermöglichenden Mikroprogrammspeicher (Ib) enthaltenden Leitwerk (1) der Mikroprogrammspeicher zum Zwecke der Überprüfung des Digitalrechners einschließlich des Leitwerkes zeitweise unwirksam gemacht wird und daß Daten- und Steuerleitungen eines Prüfgerätes (13) an die Daten- und Steuerleitungen des Registerwerkes, des Leitwerkes und des Speicherwerkes des Digitalrechners angeschaltet werden, so daß eine Überprüfung des Digitalrechners auch bei fehlerhaftem Leitwerk unter Steuerung des Prüfgerätes erfolgt.

2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß bei einem Digitalrechner mit einem Registerwerk (2) mit normalerweise mit dem Leitwerk (1) verbundenen Ausgangsleitungen (4 b) für Befehlsumsteuersignale diese Leitungen zur Überprüfung der Richtigkeit der Befehlsumsteuersignale zeitweise mit den Dateneingabeleitungen (11)· des Registerwerkes verbunden werden.

3. Verfahren nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß die Steuerausgangsleitungen (7 α) des Mikroprogrammspeichers (1 b) des Leitwerkes (1) zur Überprüfung des Mikroprogrammspeichers selbst zeitweise mit den Dateneingabeleitungen (11) des Registerwerkes (2) verbunden werden.

4. Verfahren nach Anspruch 3, dadurch gekennzeichnet, daß ein Satz von im wesentlichen gleichzeitig an einer Gruppe von Steuerausgangsleitungen (7 a) erzeugten Signalen im Registerwerk (2) zu einer Gesamtsumme aufgespeichert wird, die vielstelligen Binärzahlen in Paralleldarstellung entspricht, und daß die Richtigkeit der Gesamtsumme auf ausgewählten Stufen während der Prüfung nachgeprüft wird.

5. Prüfgerät zum Durchführen des Verfahrens nach einem der Ansprüche 1 bis 4, gekennzeichnet durch Befehlswähler (81, 84) zum Einstellen eines ausgewählten Satzes von Befehlssignalen zur Eingabe in den Digitalrechner, durch Befehlszufiihrer (83) zur Erzeugung einer Signalfolge zur Eingabe in den Digitalrechner zwecks Einschiebens des ausgewählten Satzes von Befehlssignalen in ein Befehlsregister (/) des Digitalrechners und zur Auslösung einer Reaktion des Digitalrechners auf den ausgewählten Satz von Befehlssignalen und durch ein Prüffolge-Kontrollgerät (82) zur Erzeugung einer Signalfolge zur Eingabe in den Digitalrechner zwecks Übertragung der an den Steuerausgangsleitungen (7 a) des Mikroprogrammspeichers (Ib) des Leitwerkes (1) des Digitalrechners erzeugten Signale über Dateneingabeleitungen (11) in ein Register (M) im Digitalrechner.

6. Prüfgerät nach Anspruch 5, dadurch gekennzeichnet, daß das Prüffolge-Kontrollgerät (82) außerdem Signale liefert, die eine Ansammlung der Sätze von Signalen auf den Steuerausgangsleitungen (7 a) im Digitalrechner in der Weise veranlassen, als ob diese Signale vierteilige Binärzahlen in Paralleldarstellung wären.