DE1190707B - Schaltungsanordnung zur parallelen Addition und Subtraktion von Dezimalziffern - Google Patents

Schaltungsanordnung zur parallelen Addition und Subtraktion von Dezimalziffern

Info

Publication number
DE1190707B
DE1190707B DEV24385A DEV0024385A DE1190707B DE 1190707 B DE1190707 B DE 1190707B DE V24385 A DEV24385 A DE V24385A DE V0024385 A DEV0024385 A DE V0024385A DE 1190707 B DE1190707 B DE 1190707B
Authority
DE
Germany
Prior art keywords
flip
flops
tetrad
dual
accumulator
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DEV24385A
Other languages
English (en)
Inventor
Dipl-Ing Walter Kasper
Dipl-Math Helmut Logisch
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SOEMMERDA BUEROMASCHWERK
Original Assignee
SOEMMERDA BUEROMASCHWERK
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SOEMMERDA BUEROMASCHWERK filed Critical SOEMMERDA BUEROMASCHWERK
Priority to DEV24385A priority Critical patent/DE1190707B/de
Publication of DE1190707B publication Critical patent/DE1190707B/de
Pending legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F7/00Methods or arrangements for processing data by operating upon the order or content of the data handled
    • G06F7/38Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation
    • G06F7/48Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation using non-contact-making devices, e.g. tube, solid state device; using unspecified devices
    • G06F7/491Computations with decimal numbers radix 12 or 20.
    • G06F7/492Computations with decimal numbers radix 12 or 20. using a binary weighted representation within each denomination
    • G06F7/493Computations with decimal numbers radix 12 or 20. using a binary weighted representation within each denomination the representation being the natural binary coded representation, i.e. 8421-code
    • G06F7/494Adding; Subtracting
    • G06F7/495Adding; Subtracting in digit-serial fashion, i.e. having a single digit-handling circuit treating all denominations after each other
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F2207/00Indexing scheme relating to methods or arrangements for processing data by operating upon the order or content of the data handled
    • G06F2207/492Indexing scheme relating to groups G06F7/492 - G06F7/496
    • G06F2207/4922Multi-operand adding or subtracting

Landscapes

  • Engineering & Computer Science (AREA)
  • Computing Systems (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Computational Mathematics (AREA)
  • Mathematical Analysis (AREA)
  • Mathematical Optimization (AREA)
  • Pure & Applied Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Complex Calculations (AREA)

Description

  • Schaltungsanordnung zur parallelen Addition und Subtraktion von Dezimalziffern Die Erfindung betrifft eine Schaltungsanordnung zur parallelen Addition und Substraktion einer dual verschlüsselten Dezimalziffer mit einer zweiten in einem Kippstufenregister enthaltenen dual verschlüsselten Dezimalziffer, bestehend aus einer Korrektureinrichtung und einer Einrichtung zur Verzögerung des dezimalen Übertrages sowie aus Kippstufen zur Zwischenspeicherung des Dualübertrages.
  • Eine bekannte Schaltungsanordnung mit zwei Registern aus Kippstufen, die die Operandentetraden der jeweils zu verarbeitenden Ziffern enthalten, benutzt zur dualen Addition oder Subtraktion der beiden Tetraden vier Volladdierer-Subtrahierer mit sich von Addierer-Subtrahierer zu Addierer-Subtrahierer fortpflanzendem Übertrag, worauf dann eine aus einem weiteren Volladdierer-Subtrahierer und zwei Halbaddierern-Subtrahierern bestehende und von einer Korrekturentscheidschaltung gesteuerte Korrektureinrichtung folgt. Diese Schaltungsanordnung addiert bzw. subtrahiert zwar zwei Tetraden in einer Taktzeit, sie hat jedoch den erheblichen Nachteil, daß sie hierzu fünf komplette Volladdierer-Subtrahierer und zwei Halbaddierer-Subtrahierer zusätzlich zu den Operandenregistern benötigt. Da außerdem der sich bildende Übertrag in dem bekannten Addier-Subtrahier-Werk eine sehr lange Kette von Schaltgliedern innerhalb der gesamten Addier-Subtrahier-Schaltung zu durchlaufen hat, sind die zeitlichen Abstände zwischen zwei Taktimpulsen sehr groß zu halten. Um diesen hohen technischen Aufwand in bezug auf die Volladdierer-Subtrahierer zu umgehen, wurden zur Addition bzw. Subtraktion von in Tetraden verschlüsselten Dezimalzahlen Addier-Subtrahier-Werke bekannt, die die in Tetraden verschlüsselten Ziffern in Serie verarbeiten und deshalb nur zwei Volladdierer-Subtrahierer zur Bildung der dezimalen Summe bzw. Differenz der beiden Eingangstetraden benötigen.
  • Diese Serienaddier-Subtrahier-Schaltungen haben jedoch den Nachteil, daß zur Bildung der Summe bzw. Differenz die parallel ins Addier-Subtrahier-Werk einlaufenden Operandentetraden mittels vier verschiedener Impulse, die in einer Taktzentrale erzeugt werden, in Serie umgeformt werden müssen und zur Bildung des Ergebnisses mindestens vier Dualstellenzeitwerke benötigt werden.
  • Es sind ferner akkumulierende Rechenwerke bekannt, bei denen die Bildung der Summe oder Differenz in Kippstufen erfolgt. Hierbei befindet sich der erste Operand bereits im Akkumulator, und der zweite wird dazuaddiert. Die dabei entstehenden Überträge müssen verzögert oder gespeichert und dem Akkumulator erneut zugeführt werden. Die Steuerung der Übertragung von den übertragungsspeichern in die Akkumulatorkippstufen erfolgt über Und-Schaltungen. Die Überträge werden in der Regel synchron verarbeitet, dies bedingt, daß eine lange Zeit für deren Verarbeitung zur Verfügung gestellt werden muß. Es ist ferner bekannt, durch Umschaltung der Ausgänge der Akkumulatorkippstufen einen Akkumulator für die Subtraktion geeignet zu machen. In diesem Fall wird ein Übertrag dann weitergegeben, wenn eine Kippstufe von 0 auf L wechselt, anstatt von L auf 0, wie es bei der Addition der Fall ist.
  • Die Erfindung verwendet das Prinzip des auf Addition und Subtraktion umschaltbaren Akkumulators mit Übertragsspeicherung zur Addition bzw. Subtraktion von dual verschlüsselten Dezimalziffern.
  • Ihr liegt die Aufgabe zugrunde, eine Steuereinrichtung für die asynchrone Verarbeitung der Dualüberträge und die asynchrone Auslösung des Korrekturvorganges und des nächsten Tetradenaddiervorgangs mit sehr geringem Aufwand zu schaffen, so daß mit dem technischen Aufwand an Schaltmitteln eines dezimalen Serienaddier-Subtrahier-Werkes mit Korrektureinrichtung die Rechengeschwindigkeit eines Paralleladdierwerkes fast erreicht wird.
  • Die erfindungsgemäße Lösung der Aufgabe ist dadurch gekennzeichnet, daß die Kippstufen zur Zwischenspeicherung der Dualüberträge über bei Addition und Subtraktion verschiedene gesteuerte Und-Schaltungen durch die bei den Umschaltvorgängen der Akkumulatorkippstufen entstehenden Schaltflanken so lange wiederholt eingeschaltet und durch den Synchrontaktimpuls ausgeschaltet werden, bis diese Dualüberträge in Form von die Kippstufen des Akkumulators schaltenden Ausschaltflanken der ersteren Kippstufen in den Akkumulator übertragen worden sind, daß die Kippstufen zur Zwischenspeicherung der Dualüberträge mit einer Und-Schaltung zur Verhinderung der Auslösung des Korrekturvorganges so lange, bis die dualen Überträge in den Akkumulator übertragen worden sind, verbunden sind und daß zur Auslösung des nächsten Tetradenaddiervorganges die Kippstufen zur Zwischenspeicherung der Dualüberträge und eine Kippstufe zur Zwischenspeicherung der Information über die Korrekturnotwendigkeit mit einer weiteren Und-Schaltung zur Sperre des Transportes vom Akkumulator in ein Hauptspeicherwerk bis zum Ende einer Tetradenoperation verbunden sind.
  • Mit der erfindungsgemäßen Lösung wird die asynchrone Arbeitsweise des gesamten parallelen Tetradenaddiervorgangs ohne wesentlichen Zusatzaufwand erreicht. Die besondere Wirkung besteht somit darin, daß sich die der asynchronen Arbeitsweise eigenen Vorteile im Hinblick auf die effektive Rechenzeit in dreifacher Form anbieten, wobei die Steuerung so vereinheitlicht ist, daß nur etwas mehr als der einfache Steueraufwand vorhanden ist. Ferner wirkt die Asynchronsteuerung ohne Umschaltung in gleicher Weise für den Additions- und Subtraktionsvorgang.
  • Dies wird durch eine spezifische Umschaltsteuerung der Additions- und Subtraktionsübergänge erreicht.
  • Ein Ausführungsbeispiel der erfindungsgemäßen Schaltungsanordnung zur Addition und/oder Subtraktion dual verschlüsselter Dezimalziffern ist in der Zeichnung dargestellt. In der Zeichnung bedeutet F i g.1 ein Addier-Subtrahier-Werk, F i g. 2 das Diagramm der zugehörigen Steuerimpulse in Abhängigkeit von der Zeit, F i g. 3 eine Speichermatrix mit Steuerschaltung. Das Addier-Subtrahier-Werk in F i g.1 besteht aus dem Akkumulator mit den Kippstufen A 1, A 2, A 3 und A 4, den Kippstufen E 2, E 3 und E 4 zur Verzögerung des Dualübertrages, der Kippstufe E zur Verzögerung des dezimalen Übertrages und der Kippstufe KR zur Steuerung des dezimalen Korrekturvorganges. Die Kippstufen A 1 bis A 4 sind mit den Kippstufen E2, E3, E4 und KR über die Und-Schaltungen K6 bis K13 verbunden, während in der anderen Richtung die Kippstufen E2, E3 und E4 mit den Kippstufen A 2, A 3 und A 4 über die Und-Schaltungen 92 bis K5 verbunden sind. Die Kippstufen E, E2 und A 3 werden durch die Ausgangs-größe einer Und-Schaltung K5 eingeschaltet. Die Kippstufe A 1 wird durch die Und-Schaltung K1 ausgeschaltet. Die Kippstufen A 1 bis A 4 werden durch über die Leitungen B 1 bis B 4 aus der Speichermatrix nach F i g. 3 eintreffende Leseimpulse getriggert, d. h. in den entgegengesetzten Schaltzustand umgestaltet. Die Triggereingänge sind in der Zeichnung als Pfeil an die Mitte des die Kippstufe darstellenden Symbols geführt, während einfache Schalteingänge, d. h. Eingänge, die die Kippstufen in einen vorgegebenen Schaltzustand schalten können (in Schaltzustand L), an die zugehörige Seite geführt sind.
  • Die Kippstufen A 1 bis A 4 des Akkumulators werden durch die Ausschaltfranke, d. h. die Flanke von L auf 0, der Steuergröße V ausgeschaltet. Die Bedeutung der Steuergröße V ist aus F i g. 2 ersichtlich. Die Kippstufen E2, E3 und E4 werden durch Impuls s ausgeschaltet (s. auch F i g. 2). Die Kippstufe KR kann auch durch das Netzwerk, bestehend aus den Und-SchaltungenK14 und K15 und der Oder-Schaltung D 1, gesteuert, eingeschaltet, und durch die Und-Schaltung K 16 gesteuert, ausgeschaltet werden.
  • Zur Erzeugung der Steuergrößen ADD und SUB, die zwischen Addition und Subtraktion unterscheiden, sind die Kippstufe M, die Und-Schaltung K17 und der Negator N 1 vorhanden. Kippstufe M wird eingeschaltet durch einen beim Additionsbefehl erscheinenden Steuerimpuls AB, ausgeschaltet durch einen beim Subtraktionsbefehl erscheinenden Steuerbefehl SB und getriggert durch Und-Schaltung K18. Zur Steuerung der Rekomplementierung bei negativen Ergebnissen ist eine Kippstufe REK vorhanden, die durch die Ausschaltflanke der Steuergröße Z ein-und durch die Und-Schaltung K19 gesteuert ausgeschaltet wird.
  • In F i g. 2 sind die in einer nicht dargestellten Taktzentrale erzeugten Impuls- und Steuergrößen, die benötigt werden, in Abhängigkeit von der Zeit t dargestellt. Der Taktimpuls s leitet jede Dualstellenzeit ein. LS ist derjenige Taktimpuls, der an der Speichermatrix die Einschreibvorgänge steuert, und der Impuls LL steuert die Lesevorgänge. U und V sind zwei zeitlich gegeneinander versetzte Steuergrößen, die bewirken, daß entweder die erste Operandentetrade (MD-Tetrade) oder die zweite Operandentetrade (AC-Tetrade) gelesen und geschrieben wird. Während jeder Zeit, in der Steuergröße U=L, wird z. B. einmal in der Speichermatrix zuerst gelesen und dann geschrieben.
  • Der in F i g. 3 mit SP 1 bis SP 4 bezeichnete Block stellt die Speichermatrix dar. Es findet eine Ferritkernmatrix Verwendung mit paralleler Einschreibung und Lesung der Tetraden. Das Einschreiben der Tetradeninformation erfolgt über die mit A 1 bis A 4 bezeichneten Eingänge und das Lesen sowie der Transport ins Rechenwerk über die mit B 1 bis B 4 bezeichneten Ausgänge. Die Eingangsgrößen an den Eingängen A 1 bis A 4 stellen gleichzeitig die Schaltzustände der Kippstufen A 1 bis A 4 des Addier-Subtrahier-Werks (F i g. 1) dar.
  • Die Additionsoperanden werden aus den beiden nicht im Detail dargestellten Speicherzeilen MD und AC der Speichermatrix SP 1 bis SP 4 (F i g. 3) entnommen. Der Inhalt von Speicherzeile MD bleibt bei den Additions-Subtraktions-Vorgängen unverändert, während in Speicherzeile AC das Ergebnis eingeschrieben wird.
  • Zur aufeinanderfolgenden Ansteuerung der Matrixspalten zwecks Schreibens und Lesens der Zahl Tetrade für Tetrade ist ein Zähler Z vorhanden, der z. B. bei einer elfstelligen Dezimalzahl von 1 bis 11 durchzählt, berücksichtigt man auch noch eine Vorzeichenstelle, dann von 1 bis 12, und dabei eine Tetrade nach der anderen liest.
  • In der Ruhelage befindet sich der Zähler Z im Schaltzustand Z = »0«. über Oder-Schaltung D2 (Befehlsimpulse AB oder SB oder Ausgangsgröße von Und-Schaltung K20) wird der Zähler auf Z = »1« eingestellt, wonach er weiter durchzählt, bis über eine entsprechende nicht dargestellte Entschlüsselschaltung seiner Schaltzustände alle Matrixspalten angesteuert worden sind, also bis der Zähler, z. B. bis Z = »12« durchgezählt hat. Danach schaltet der Zähler Z wieder in den Schaltzustand Z = »0« und verharrt in diesem Zustand, bis über Oder-Schaltung D 2 wieder eine Einschaltung erfolgt. Durch ein nicht dargestelltes Schaltnetzwerk wird im Falle, daß der Zähler Z einen Schaltzustand ungleich Null annimmt, die Steuergröße Z = L gebildet. Andererseits ist Z = L, falls der Zähler Z sich im Schaltzustand »0« befindet.
  • Die Vorzeichenverarbeitung Die Vorzeichen der Operanden sind auf dem niedrigsten Bitplatz der in der Vorzeichenspalte der Speichermatrix nach F i g. 3 enthaltenen Tetrade gespeichert.
  • Entsprechend den von außen in die Schaltung gelangenden Befehlen (Additionsbefehl AB oder Subtraktionsbefehl SB) und den Operandenvorzeichen, ist die im Rechenwerk auszuführende Rechenoperation nach den folgenden Gesichtspunkten auszuwählen:
    MD AC Bef OP
    + + + + (0)
    + + - --- (L)
    + - + -- (L)
    + - - + (0)
    - + - + (0)
    - - + + (0)
    Außerdem ist das Resultatvorzeichen nach der Vorzeichenstelle von Speicherzeile AC zu bringen. Bei Rechnungen unter bzw. über 0 können Rekomplementierungen notwendig werden. Da der Inhalt von Speicherzelle MD unverändert erhalten bleibt, darf sich auch das MD-Vorzeichen nicht ändern. Als Resultatvorzeichen ist in die Speicherzelle für AC ebenfalls im Normalfall das MD-Vorzeichen und nur, wenn zu rekomplementieren ist, das negierte MD-Vorzeichen einzutragen.
  • Die Vorzeichenverarbeitung und die Behandlung des Additions- und Subtraktionsbefehls sind in der F i g. 1 dargestellt. Der Additions- und Subtraktionsbefehl schaltet Tiber Leitung AB den Zähler Z in die Stellung 1 = 000L. Damit wird die Vorzeichenspalte an der Matrix entschlüsselt und zunächst das MD-Vorzeichen gelesen und in eine Kippstufe A 1 eingetragen (über Leitung B 1). Die Kippstufe A 1 wurde vor Rechnungsstart durch einen in der Zeichnung nicht dargestellten Löschimpuls auf 0 geschaltet. Aus anderen Gründen (Addition) wird für die Eintragung des MD-Vorzeichens der triggernde Eingang der Kippstufe A 1 benutzt. Der nachfolgende Schreibtakt schreibt das Vorzeichen wieder unverändert auf denselben Platz von Speicherzeile MD ein. Gleichzeitig wird das in Kippstufe A 1 enthaltene Vorzeichen durch die Und-Schaltung K 1= LS - S 1 gelöscht. Danach wird das AC-Vorzeichen gelesen und in die Kippstufe A 1 übertragen.
  • Die die Addition steuernde Schaltspannung ADD wird durch die Und-Schaltung K 17 erzeugt und unabhängig von dem Schaltzustand der das Vorzeichen verarbeitenden Kippstufe M während Z=»1«=OOOL im Zustand ADD = L gehalten.
  • Die Summe der beiden Vorzeichen wird dazu benutzt, um über Und-Schaltung K 18 = A 1 - S 1 den Operationssteuertrigger M umzuschalten. (Bei zwei negativen Operanden wird Kippstufe M z. B. zweimal getriggert.) Über Eingang SB schaltete bei Subtraktionsbefehl die Kippstufe M aus und über Eingang AB bei Additionsbefehl ein. M = L wird als Subtraktion gedeutet, der entgegengesetzte Schaltzustand als Addition. Die beiden Steuergrößen ADD und SUB sind durch Und-Schaltung K17 gesteuert, und Steuergröße ADD ist durch den Negator N 1 entkoppelt.
  • Bei positiven Vorzeichen der in den Speicherzeilen AC und MD enthaltenen Operanden entspricht die durch den Befehl geschaltete Stellung der Kippstufe M bereits der tatsächlich auszuführenden Operation. Sind jedoch die beiden Operandenvorzeichen verschieden, so ersieht man aus der weiter vorn angegebenen Tabelle für die tatsächlich auszuführende Rechenoperation (Rubrik 0p), daß die Kippstufe M zwecks Ausführung der richtigen Rechenoperation in den entgegengesetzten Schaltzustand zu schalten ist.
  • Sind beide Operanden negativ, so ergeben die Umschaltungen der Kippstufe M wieder ihren durch den Befehl bestimmten Anfangszustand. In den Vorzeichenplatz von Speicherzeile AC ist zunächst das MD-Vorzeichen einzutragen, das jedoch bereits durch den Additionsvorgang in Kippstufe A 1 verlorengegangen ist. Das MD-Vorzeichen muß daher im Rechenwerk zwischengespeichert werden. Die Und-Schaltung K2 = E2 # V schaltet zu diesem Zweck auf dem Wege der normalen übertragungsbildung die Kippstufe A 2 ein. Am Ende des Vorzeichenzyklus gelangt das MD-Vorzeichen aus der Kippstufe A 2 in die Speicherzeile AC, und die Kippstufen A 1 und A 2 werden mit der Ausschaltflanke von V gelöscht. (über dieselbe Leitung mußten die Kippstufen auch vor Rechnungsstart bereits gelöscht werden.) Entsteht im Verlaufe einer Subtraktion ein negatives Ergebnis (Komplement), so ist dies aus Überlauf E zu erkennen, der sich über den größtmöglichen Zahlenbereich hinaus fortpflanzt. Es hat eine Rekomplementierung des in AC enthaltenen Ergebnisses zu erfolgen in der Form 0--<AC>-.><AC>. Zu Beginn der Rekomplementierungsperiode wird das AC-Vorzeichen in den entgegengesetzten Wert umgewandelt. In der Vorzeichenperiode zu Beginn der Rekomplementierung wird nur der Inhalt von der Speicherzeile AC gelesen und geschrieben. Das Addierwerk ist in der Vorzeichenperiode wieder durch Steuergröße ST an Und-Schaltung K 17 auf ADD = L (Addieren) gestellt. Der übertrag E = L, der darüber Auskunft gibt, ob zu rekomplementieren ist, steht in einer Kippstufe (E). Mit der Ausschaltflanke von Steuergröße U schaltet die Kippstufe (E) aus. Die Ausschaltflanke von Kippstufe E triggert Kippstufe A 1 in den Schaltzustand L. Wird mit dem nächsten Takt aus Speicherzeile AC ein negatives Vorzeichen gelesen, so triggert dieses Kippstufe A 1 abermals. In Kippstufe A 1 steht also während des Schreibtaktes die Negation des alten AC-Vorzeichens, die auf dem Vorzeichenplatz von Speicherzeile AC eingeschrieben wird. Damit ist auch bei Rekomplementierung in Speicherzeile AC das richtige Resultatsvorzeichen enthalten. Damit Kippstufe M nicht in diesem Falle fälschlich getriggert wird, ist Und-Schaltung K 18 durch die Steuergröße = erweitert. Das Addier- und Korrekturwerk und die Operandensteuerung bei Addition.
  • Gemäß der Beziehung <MD> ± <AC>-@<AC> wird zuerst die MD-Tetrade aus der Speichermatrix gelesen (Leseleitungen B 1 bis B 4) und über die zugehörigen Triggereingänge in die Kippstufen A 1 bis A 4 eingeschrieben, die vorher auf 0 gelöscht worden sind. Darauf wird die MD-Tetrade aus den Kippstufen A 1 bis A 4 wieder unverändert in die Speichermatrix eingeschrieben. Da nur ein Akkumulatorregister (Kippstufen A 1 bis A 4) vorhanden ist, das sowohl für den Schreib- als auch für den Lesevorgang eingesetzt ist und außerdem noch als Akkumulator, in dem aufaddiert wird, dient, ist diejenige Tetrade, die sich nicht zu verändern hat, zuerst zu lesen.
  • Die MD-Tetrade wird gelesen und geschrieben, während von der Taktzentrale die Steuergröße U = L geliefert wird: Während Steuergröße V = L wird die AC-Tetrade gelesen, zur in den Kippstufen A 1 bis A 4 stehenden Tetrade hinzuaddiert und das Resultat wieder in Speicherzeile AC eingetragen. Die Bildung der dualen Summe erfolgt zunächst, indem die Kippstufen A 1 bis A 4 über die Lesekanäle B 1 bis B 4 ein zweites Mal getriggert werden. Sind beide Dualsummanden L, dann sind die dualen Überträge in die nächsthöhere Dualstelle zu berücksichtigen.
  • Die in den Kippstufen A 1 und A 2 entstehenden Überträge werden zunächst in den Kippstufen E2 und E3 zwischengespeichert. Die Einschaltung erfolgt einfach bei Addition, wenn A 1 bzw. A 2 von L auf 0 und bei Subtraktion, wenn A 1 bzw. A 2 von 0 auf L triggern. Die Additions-Subtraktions-Steuerung wird durch die Und-Schaltungen K 6, K7, K 8 und K 9 realisiert.
  • Die Überträge werden asynchron verarbeitet. Der nächste Taktimpuls s führt sie den nächsthöheren Kippstufen des Akkumulators additiv (Triggereingänge) zu.
  • Der in Kippstufe 3 entstehende Übertrag kann über je eine Und-Schaltung für Addition und Subtraktion die Kippstufe A 4 triggern. Eine besondere Zwischenspeicherung des übertagswertes in einen Trigger wäre hier nicht notwendig, da auf Grund der Struktur der gewählten direkten 8,4,2,1-Verschlüsselung der Dezimalziffer als Tetrade nie ein Übertrag aus A 3 nach A 4 und eine Triggerung über Addiereingang B 4 (zweiter Summand) gleichzeitig auftreten können. Das gilt sowohl für Addition als auch für Subtraktion. Jedoch ist im Ausführungsbeispiel aus Gründen der Additions-Subtraktions-Umschaltung die besondere Kippstufe E4 eingeführt worden, die über die Und-Schaltungen K 10 und K 11 eingeschaltet wird und den zwischengespeicherten Übertrag über Und-Schaltung K4 in Kippstufe A 4 überträgt.
  • Der Korrekturentscheid erfolgt als Pseudodezimalindikation oder als Indikation eines in Kippstufe A 4 entstehenden Übertrages: ÄI-Ä3vÄ4. Die Ausschaltflanke dieser Steuergröße, die in Und-Schaltung K 15 und Oder-Schaltung D 1 gebildet wird, schaltet den Korrektursteuertrigger KR ein. Diese Einschaltung ist bei Subtraktion in Und-Schaltung K 14 durch die Steuergröße 3'ÜE gesperrt. Ferner muß KR mit der Schaltflanke von Kippstufe A 4 eingeschaltet werden. Der Korrekturwert -f- 6 wird durch Und-Schaltung K5 in die Kippstufen E2 und A 3 eingegeben. Gleichzeitig schaltet die Kippstufe E ein. Der Schaltzustand E = L stellt den übertrag in die nächste Tetrade dar, der immer dann und nur dann entsteht, wenn zu korrigieren ist.
  • Die in Kippstufe E gespeicherte übertragseins muß während der folgenden Tetradenaddition zum niedrigsten Bit zuaddiert werden. Allerdings darf dies nicht vor Einschreiben der MD-Tetrade in die Kippstufen A 1 bis A 4 geschehen, damit diese nicht verfälscht wird. Daher schaltet erst die Ausschaltflanke von Steuergröße U die Kippstufe E wieder aus, und die Ausschaltflanke von Steuergröße E triggert Kippstufe A 1 in den entgegengesetzten Schaltzustand unter eventuellem Einschalten des dualen Übertragsmechanismus (Kippstufe E2).
  • Als Korrekturwert ist bei Addition eine 6 zu addieren, bei Subtraktion zu subtrahieren. Die Ausschaltflanke von KR triggert daher E2 und A 3, was je nachdem, ob Steuergröße ADD oder SUB anliegt, einer Addition oder Subtraktion von 6 gleichkommt. Es tritt lediglich der der Operationstetrade entsprechende übertragsmechanismus (E3, E4) in Kraft. Ausgeschaltet wird Kippstufe KR durch den nächsten Impuls s, vorausgesetzt, daß die übertragsverarbeitung beendet war, wobei zur asynchronen Steuerung der Ausschaltung von Kippstufe KR, Und-Schaltung K16 (mit EI, E3 und E4) eingeführt ist.
  • Da die Fortsetzung der Schreib- und Lesezyklen in der Speichermatrix erst erfolgen kann, wenn der Additionsvorgang beendet ist, wird durch das Addierwerk eine Asynchronsteuerung erzeugt. Der Anruf der Speichermatrix SP 1 bis SP 4 ist durch die Steuergrößen KM, EZ, EN und E4 vorübergehend gesperrt. Additions-Subtraktions-Steuerung Die Kippstufe M gibt Auskunft über die auszuführende Operation. Durch Befehl und Operandenvorzeichen wurde sie in die resultierende Lage gestellt. Bei F! = List die AC-Tetrade von der MD-Tetrade zu subtrahieren.
  • Bei SUB = L darf die MD-Tetrade nicht subtrahiert werden; es würde 0-MD gebildet und eine verfälschte MD-Tetrade wieder in die Speicherzeile MD eingetragen werden. Daher wird die MD-Tetrade auch bei Subtraktion additiv in die Kippstufen A 1 bis A 4 gebracht und die Subtraktion nur während der Verarbeitung der zweiten Tetrade durchgeführt. Da die Kippstufen A 1 bis A 4 vor Eintragung der MD-Tetrade auf 0 gelöscht waren, steht nach dem Lesevorgang die richtige Tetrade bereits in den Kippstufen. Es ist lediglich zu verhindern, daß die auf Subtraktion gestellten Übertrags- und Korrekturwerteingaben wirksam werden.
  • Zu diesem Zweck werden die Überträge sowie der Korrekturwert nur während die Steuergröße V = L dem Akkumulator mit den Kippstufen A 1 bis A 4 zugeführt. Die Steuerung erfolgt durch die Und-Schaltungen K2 bis K5. Damit können die Kippstufen E2, E3, E4 und KR in den anderen Zeiten unbeschadet fälschlich einschalten, da die Ausgänge gesperrt sind.
  • Die Einschaltung von Kippstufe KR mit den Ausschaltflanken von A 4 und Ä4 ist ebenfalls durch ADD und SUB zu steuern, K12 ist daher um die Größe ADD erweitert. Bei Subtraktion schaltet Und-Schaltung K13 = Ä4-SUB den KR-Trigger ein. Durch die Korrekturvorgänge kann KR nochmals einschalten. Damit nicht nochma-> e'ne 6 zur Summentetrade zuaddiert wird, ist die Korrekturwerteingabe über K 5 = KR. E durch Steuergröße E gesperrt, denn mit der ersten KR-Ausschaltung wird auch die den dezimalen Übertrag speichernde Kippstufe E eingeschaltet. Als erstes ist die MD-Tetrade abzulesen und aufzusprechen, danach die AC-Tetrade. Die Auswahl erfolgt mit den Steuergrößen U und V. Das Operandenende (zwölfte Tetrade) wird durch Zähler Z kenntlich gemacht. Hat keine Rekomplementierung zu erfolgen, ist, wenn Z auf »0« schaltet, die Operation beendet.
  • Die Rekomplementierung Sie hat zu erfolgen, wenn ein Übertrag über die zwölfte Dezimalstelle hinaus bestehenbleibt. Und-Schaltung K20 = E - S 12 - = (F i g. 3) schaltet daher sofort den Zähler Z wieder ein, und er zählt nochmals durch. Durch die Ausschaltflanke der Steuergröße Z wurde ein zweiter Steuertrigger REK eingeschaltet, der die Rekomplementierung steuert. Auch h7 muß wieder eingeschaltet werden bzw. darf nicht ausgeschaltet werden. Während REK = L ist die Auswahl der Speicherzeile MD gesperrt, es wird 0-AC gebildet. Die Kippstufe REK stellt sich, sobald der Zähler Z nicht mehr eingeschaltet wird, über Und-Schaltung K19 auf »0«.

Claims (4)

  1. Patentansprüche: 1. Schaltungsanordnung zur parallelen Addition und Subtraktion einer dual verschlüsselten Dezimalziffer (als Tetrade) und einer zweiten in einem Kippstufenregister (Akkumulator) enthaltenen dual verschlüsselten Dezimalziffer mit einer Korrektureinrichtung und einer Einrichtung (vorzugsweise Kippstufe) zur Verzögerung des dezimalen Übertrages sowie mit Kippstufen (oder Verzögerungselementen) zur Zwischenspeicherung der Dualüberträge, bei der eine asynchrone Verarbeitung sowohl der Dualüberträge als auch eine asynchrone Auslösung des Korrekturvorganges und eine ebenfalls asynchrone Auslösung des nächsten Tetradenaddiervorganges erfolgen, d a -durch gekennzeichnet, daß die Kippstufen (E2 ... E4) zur Zwischenspeicherung der Dualüberträge über bei Addition und Subtraktion verschiedene gesteuerte Und-Schaltungen (K6, K8, K10 bzw. K7, K9, K 11) durch die bei den Umschaltvorgängen der Akkumulatorkippstufen (A 1 ... A 3) entstehenden Schaltflanken so lange wiederholt eingeschaltet und durch den Synchrontaktimpuls (s) ausgeschaltet werden, bis diese Dualüberträge in Form von die Kippstufen (A 2 ... A 4) des Akkumulators schaltenden Ausschaltflanken der ersteren Kippstufen (E2 ... E4) in den Akkumulator (A 1 ... A 4) übertragen worden sind, daß die Kippstufen (E2 ... E4) zur Zwischenspeicherung der Dualüberträge mit einer Und-Schaltung (K16) zur Verhinderung der Auslösung des Korrekturvorganges so lange, bis die dualen Überträge in den Akkumulator (A 1... A 4) übertragen worden sind, verbunden sind und daß zur Auslösung des nächsten Tetradenaddiervorganges die Kippstufen (E2 ... E4) zur Zwischenspeicherung der Dualüberträge und eine Kippstufe (KR) zur Zwischenspeicherung der Information über die Korrekturnotwendigkeit mit einer weiteren Und-Schaltung (E2-E-3.E4-1KR) zur Sperre des Transportes vom Akkumulator in ein Hauptspeicherwerk bis zum Ende einer Tetradenoperation verbunden sind.
  2. 2. Schaltungsanordnung nach Anspruch 1, dadurch gekennzeichnet, daß die Ausgänge (A 1 . . A 4) der Akkumulatorkippstufen, die die unnegierten Größen führen, über die bei Addition geöffneten Und-Schaltungen (K6, K8, K10, K12) und die Ausgänge (ÄT ... Ä4), die die negierten Größen führen, über die bei Subtraktion geöffneten Und-Schaltungen (K 7, K9, K 11, K13) mit den Einschalteingängen der übertragskippstufen (E2, E3, E4) und der Kippstufe (KR) der Korrektureinrichtung verbunden sind.
  3. 3. Schaltungsanordnung nach Anspruch 1, dadurch gekennzeichnet, daß zwischen den Ausgängen der übertragskippstufen (E2 ... E4) und den triggernden Eingängen der nächsthöheren Akkumulatorkippstufen (A2, A3, A4) Und-Schaltungen (K2 bis K4), die die Übertragung der Dualüberträge zeitweilig sperren, geschaltet sind.
  4. 4. Schaltungsanordnung nach Anspruch 1 und 3, dadurch gekennzeichnet, daß je ein Eingang der Und-Schaltungen (K2, K3, K4) an eine Steuergröße (V) geführt ist, die so ausgebildet ist, daß, wenn die erste Tetrade (Augendentetrade, Minuendentetrade) in die vorher gelöschten Akkumulatorkippstufen eingetragen wird, keine Überträge wirksam werden, und erst beim Eintragen der zweiten Tetrade (Addendentetrade, Subtrahendentetrade) in den Akkumulator die Rückübertragung der Dualüberträge aus den Übertragungskippstufen in die Akkumulatorkippstufen wirksam wird. In Betracht gezogene Druckschriften: »Arithmetic Operations in Digital Computers«, D. van Nostrand Comp., Inc., New York, 1955, S.106 und 124_
DEV24385A 1963-07-27 1963-07-27 Schaltungsanordnung zur parallelen Addition und Subtraktion von Dezimalziffern Pending DE1190707B (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DEV24385A DE1190707B (de) 1963-07-27 1963-07-27 Schaltungsanordnung zur parallelen Addition und Subtraktion von Dezimalziffern

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DEV24385A DE1190707B (de) 1963-07-27 1963-07-27 Schaltungsanordnung zur parallelen Addition und Subtraktion von Dezimalziffern

Publications (1)

Publication Number Publication Date
DE1190707B true DE1190707B (de) 1965-04-08

Family

ID=7581153

Family Applications (1)

Application Number Title Priority Date Filing Date
DEV24385A Pending DE1190707B (de) 1963-07-27 1963-07-27 Schaltungsanordnung zur parallelen Addition und Subtraktion von Dezimalziffern

Country Status (1)

Country Link
DE (1) DE1190707B (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE1549478B1 (de) * 1966-09-13 1970-08-27 Ibm Gleitkomma-Rechenwerk zur schnellen Addition oder Subtraktion binaerer Operanden

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
None *

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE1549478B1 (de) * 1966-09-13 1970-08-27 Ibm Gleitkomma-Rechenwerk zur schnellen Addition oder Subtraktion binaerer Operanden

Similar Documents

Publication Publication Date Title
DE1178623C2 (de) Programmgesteuerte datenverarbeitende Maschine
DE2930441C2 (de) Anzeigeeinrichtung zur wahlweisen dynamischen oder statischen Anzeige
DE1255356B (de) Steuervorrichtung fuer taktgesteuerte Rechenmaschinen
DE2019444A1 (de) Datenverarbeitungsanlage
DE1549478B1 (de) Gleitkomma-Rechenwerk zur schnellen Addition oder Subtraktion binaerer Operanden
DE2816711A1 (de) Divisionseinrichtung mit uebertrags- rettungsaddierwerk und nicht ausfuehrender vorausschau
DE2814078A1 (de) Addierschaltung mit zeitweiliger zwischenspeicherung des uebertrags
DE1549508C3 (de) Anordnung zur Übertragsberechnung mit kurzer Signallaufzeit
DE2746355A1 (de) Einrichtung und verfahren zur wahlweisen multiplikation oder division zweier als binaerzahlen vorliegender operanden
DE2203143C3 (de) Rechenanordnung zum Dividieren von Dezimalzahlen
DE1190707B (de) Schaltungsanordnung zur parallelen Addition und Subtraktion von Dezimalziffern
DE1549461C3 (de)
DE1069910B (de) Kommandowerk mit Indexregister
DE1499227C3 (de) Schaltungsanordnung für arithmetische und logische Grundoperationen
DE1549423A1 (de) Einrichtung zur Verarbeitung von Datensaetzen in einer digitalen Rechenanlage
DE1549446A1 (de) Digitalrechner
CH424322A (de) Schaltungsanordnung zur parallelen Addition und Subtraktion von Dezimalziffern
DE1524253A1 (de) Multiplikationsrechenwerk
DE1195972B (de) Anordnung zum Durchfuehren einer Verzweigung bei einer programmgesteuerten Rechenmaschine
AT214171B (de) Serienrechenwerk
DE1217659B (de) Schaltungsanordnung zur Eingabe von Dezimalziffern in einen Eingabespeicher
DE2010657C2 (de) Schaltungsanordnung zur Übertragung von Operanden von einem Speicher in ein Rechenwerk mit logischer Multiplikation
DE1524146C (de) Divisionseinrichtung
DE1303692C2 (de) Binaerrechner
DE1524131C (de) Binär-dezimales Serien-Serien-Rechenwerk mit Dezimalübertragkorrektor zur Addition und Subtraktion zweier binär-codierter Dezimalzahlen