DE1514018C3 - Verfahren zum Aufbringen von Schutz- und Passivierungsschichten auf Halbleiterplättchen - Google Patents
Verfahren zum Aufbringen von Schutz- und Passivierungsschichten auf HalbleiterplättchenInfo
- Publication number
- DE1514018C3 DE1514018C3 DE1514018A DEI0028322A DE1514018C3 DE 1514018 C3 DE1514018 C3 DE 1514018C3 DE 1514018 A DE1514018 A DE 1514018A DE I0028322 A DEI0028322 A DE I0028322A DE 1514018 C3 DE1514018 C3 DE 1514018C3
- Authority
- DE
- Germany
- Prior art keywords
- semiconductor
- layer
- silicon oxide
- oxide layer
- silicon
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 239000004065 semiconductor Substances 0.000 title claims description 154
- 235000012431 wafers Nutrition 0.000 title claims description 53
- 238000000034 method Methods 0.000 title claims description 22
- 238000002161 passivation Methods 0.000 title claims description 11
- 230000008569 process Effects 0.000 title claims description 9
- 230000001681 protective effect Effects 0.000 title claims description 7
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 107
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 65
- 239000005360 phosphosilicate glass Substances 0.000 claims description 43
- DLYUQMMRRRQYAE-UHFFFAOYSA-N tetraphosphorus decaoxide Chemical compound O1P(O2)(=O)OP3(=O)OP1(=O)OP2(=O)O3 DLYUQMMRRRQYAE-UHFFFAOYSA-N 0.000 claims description 40
- 229910052710 silicon Inorganic materials 0.000 claims description 22
- 239000010703 silicon Substances 0.000 claims description 22
- 239000012298 atmosphere Substances 0.000 claims description 11
- XHXFXVLFKHQFAL-UHFFFAOYSA-N phosphoryl trichloride Chemical compound ClP(Cl)(Cl)=O XHXFXVLFKHQFAL-UHFFFAOYSA-N 0.000 claims description 10
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 claims description 9
- 229910052698 phosphorus Inorganic materials 0.000 claims description 9
- 239000011574 phosphorus Substances 0.000 claims description 9
- 239000012159 carrier gas Substances 0.000 claims description 5
- 238000005530 etching Methods 0.000 claims description 5
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims description 4
- 230000001590 oxidative effect Effects 0.000 claims description 4
- 229910052757 nitrogen Inorganic materials 0.000 claims description 2
- 230000035515 penetration Effects 0.000 claims description 2
- 238000006243 chemical reaction Methods 0.000 claims 2
- 239000007795 chemical reaction product Substances 0.000 claims 1
- 239000004020 conductor Substances 0.000 claims 1
- 238000000206 photolithography Methods 0.000 claims 1
- 239000010410 layer Substances 0.000 description 151
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 20
- 239000000377 silicon dioxide Substances 0.000 description 19
- 235000012239 silicon dioxide Nutrition 0.000 description 18
- 238000004519 manufacturing process Methods 0.000 description 15
- 238000009792 diffusion process Methods 0.000 description 12
- 238000000576 coating method Methods 0.000 description 11
- 239000011521 glass Substances 0.000 description 11
- 229920002120 photoresistant polymer Polymers 0.000 description 10
- 239000011248 coating agent Substances 0.000 description 9
- 230000000694 effects Effects 0.000 description 8
- 230000005669 field effect Effects 0.000 description 8
- 230000002441 reversible effect Effects 0.000 description 8
- 230000015556 catabolic process Effects 0.000 description 6
- 239000000203 mixture Substances 0.000 description 6
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 5
- XYFCBTPGUUZFHI-UHFFFAOYSA-N Phosphine Chemical compound P XYFCBTPGUUZFHI-UHFFFAOYSA-N 0.000 description 5
- 239000011229 interlayer Substances 0.000 description 4
- 150000002500 ions Chemical class 0.000 description 4
- 239000011241 protective layer Substances 0.000 description 4
- -1 siloxane compound Chemical class 0.000 description 4
- 150000001875 compounds Chemical class 0.000 description 3
- 239000013078 crystal Substances 0.000 description 3
- 238000005247 gettering Methods 0.000 description 3
- 230000006872 improvement Effects 0.000 description 3
- 239000012535 impurity Substances 0.000 description 3
- 239000000126 substance Substances 0.000 description 3
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 2
- XLOMVQKBTHCTTD-UHFFFAOYSA-N Zinc monoxide Chemical compound [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 229910052796 boron Inorganic materials 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 239000002800 charge carrier Substances 0.000 description 2
- KPUWHANPEXNPJT-UHFFFAOYSA-N disiloxane Chemical class [SiH3]O[SiH3] KPUWHANPEXNPJT-UHFFFAOYSA-N 0.000 description 2
- 238000006073 displacement reaction Methods 0.000 description 2
- 230000005684 electric field Effects 0.000 description 2
- 229910052732 germanium Inorganic materials 0.000 description 2
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 2
- 239000007788 liquid Substances 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 238000005259 measurement Methods 0.000 description 2
- 239000001301 oxygen Substances 0.000 description 2
- 229910052760 oxygen Inorganic materials 0.000 description 2
- 229910000073 phosphorus hydride Inorganic materials 0.000 description 2
- 230000002265 prevention Effects 0.000 description 2
- 230000002035 prolonged effect Effects 0.000 description 2
- 230000009467 reduction Effects 0.000 description 2
- 230000002829 reductive effect Effects 0.000 description 2
- 230000000087 stabilizing effect Effects 0.000 description 2
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Chemical compound O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 2
- QGZKDVFQNNGYKY-UHFFFAOYSA-O Ammonium Chemical compound [NH4+] QGZKDVFQNNGYKY-UHFFFAOYSA-O 0.000 description 1
- 238000004566 IR spectroscopy Methods 0.000 description 1
- PWKWDCOTNGQLID-UHFFFAOYSA-N [N].[Ar] Chemical compound [N].[Ar] PWKWDCOTNGQLID-UHFFFAOYSA-N 0.000 description 1
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 1
- 238000009825 accumulation Methods 0.000 description 1
- 230000009471 action Effects 0.000 description 1
- 230000001464 adherent effect Effects 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 229910052786 argon Inorganic materials 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 229910052810 boron oxide Inorganic materials 0.000 description 1
- WUKWITHWXAAZEY-UHFFFAOYSA-L calcium difluoride Chemical compound [F-].[F-].[Ca+2] WUKWITHWXAAZEY-UHFFFAOYSA-L 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 229910052799 carbon Inorganic materials 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 239000000470 constituent Substances 0.000 description 1
- 238000011109 contamination Methods 0.000 description 1
- 238000000354 decomposition reaction Methods 0.000 description 1
- 230000007812 deficiency Effects 0.000 description 1
- 230000006735 deficit Effects 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- JKWMSGQKBLHBQQ-UHFFFAOYSA-N diboron trioxide Chemical compound O=BOB=O JKWMSGQKBLHBQQ-UHFFFAOYSA-N 0.000 description 1
- 230000008030 elimination Effects 0.000 description 1
- 238000003379 elimination reaction Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000012530 fluid Substances 0.000 description 1
- 239000010436 fluorite Substances 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- 239000004519 grease Substances 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 239000001307 helium Substances 0.000 description 1
- 229910052734 helium Inorganic materials 0.000 description 1
- SWQJXJOGLNCZEY-UHFFFAOYSA-N helium atom Chemical compound [He] SWQJXJOGLNCZEY-UHFFFAOYSA-N 0.000 description 1
- 229910000040 hydrogen fluoride Inorganic materials 0.000 description 1
- 238000007654 immersion Methods 0.000 description 1
- 230000001771 impaired effect Effects 0.000 description 1
- 230000007774 longterm Effects 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 239000007800 oxidant agent Substances 0.000 description 1
- AHKZTVQIVOEVFO-UHFFFAOYSA-N oxide(2-) Chemical compound [O-2] AHKZTVQIVOEVFO-UHFFFAOYSA-N 0.000 description 1
- 150000003018 phosphorus compounds Chemical class 0.000 description 1
- 229920001296 polysiloxane Polymers 0.000 description 1
- 239000010453 quartz Substances 0.000 description 1
- 230000000717 retained effect Effects 0.000 description 1
- 239000004576 sand Substances 0.000 description 1
- 229920006395 saturated elastomer Polymers 0.000 description 1
- 238000007789 sealing Methods 0.000 description 1
- 239000005368 silicate glass Substances 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 230000006641 stabilisation Effects 0.000 description 1
- 238000011105 stabilization Methods 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
- 239000002344 surface layer Substances 0.000 description 1
- 238000005979 thermal decomposition reaction Methods 0.000 description 1
- QQQSFSZALRVCSZ-UHFFFAOYSA-N triethoxysilane Chemical compound CCO[SiH](OCC)OCC QQQSFSZALRVCSZ-UHFFFAOYSA-N 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
- 238000005019 vapor deposition process Methods 0.000 description 1
- 239000011787 zinc oxide Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3157—Partial encapsulation or coating
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
- H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
- H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
- H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
- H01L21/02129—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC the material being boron or phosphorus doped silicon oxides, e.g. BPSG, BSG or PSG
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
- H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
- H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
- H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
- H01L21/022—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being a laminate, i.e. composed of sublayers, e.g. stacks of alternating high-k metal oxides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
- H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
- H01L21/02321—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/314—Inorganic layers
- H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
- H01L21/31604—Deposition from a gas or vapour
- H01L21/31608—Deposition of SiO2
- H01L21/31612—Deposition of SiO2 on a silicon body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
- H01L23/291—Oxides or nitrides or carbides, e.g. ceramics, glass
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
- H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
- H01L21/02258—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by anodic treatment, e.g. anodic oxidation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/1901—Structure
- H01L2924/1904—Component type
- H01L2924/19041—Component type being a capacitor
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S148/00—Metal treatment
- Y10S148/043—Dual dielectric
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S148/00—Metal treatment
- Y10S148/053—Field effect transistors fets
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S148/00—Metal treatment
- Y10S148/062—Gold diffusion
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S148/00—Metal treatment
- Y10S148/118—Oxide films
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Ceramic Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Formation Of Insulating Films (AREA)
- Bipolar Transistors (AREA)
Description
45
Die Erfindung betrifft ein Verfahren der im Oberbegriff des Patentanspruchs 1 beschriebenen Art.
N. M. Atalla u. a. beschreiben in ihrer Arbeit »Stabilization
of Silicon Surfaces by Thermally Grown Oxides« in der Zeitschrift »The Bell System Technical Journal«,
Band 38 (1959) auf den Seiten 749 — 783, Möglichkeiten zur Stabilisierung von Siliciumhalbleiteroberflächen
mittels hierauf aufgewachsener Siliciumdioxidschichten, die andererseits auch chemisch stabil sind und deshalb in
hervorragendem Maße geeignet sind, den hiermit abgedeckten Halbleiter gegenüber schädlichen äußeren
Einflüssen wirksam zu schützen. Die durch diese Passivierungsmaßnahme herbeigeführte Eigenschaft,
die sich übrigens nicht nur bei Siliciumhalbleitern ergibt, hat zu weiter Verbreitung derartiger Beschichtung
geführt, vergl. US-Patentschrift 30 89 793.
Bei allgemeiner Anwendung einer derartigen Passivierung hat sich nun aber gezeigt, daß unter durchaus
zufriedenstellendem Betriebsverhalten in unmittelbar nach Inbetriebnahme liegenden Zeitabschnitten und/
oder relativ geringen Betriebstemperaturen das jeweilige Halbleiterbauelement nach mehr oder weniger
längerer Betriebsdauer jedoch zu Unstabilitäten neigt, die sich insbesondere bei Halbleiterdioden und Transistoren
auf starkes Ansteigen von Leckströmen beim Anliegen von Sperrspannungen auswirken. Diese
Effekte zeigen sich speziell dann wie gesagt, wenn die betreffenden Halbleiterbauelemente höheren Betriebstemperaturen
ausgesetzt werden. Leitfähigkeitsmessungen an Siliciumdioxid haben gezeigt, daß im Temperaturbereich
von 15O0C bereits Ionenleitung eintritt.
Zusammenfassend läßt sich feststellen, daß bei den verschiedensten Arten von Halbleiterbauelementen,
wie Dioden, Transistoren, einschließlich solcher vom Unipolartyp, Kapazitätsdioden und dergl. nach mehr
oder weniger langer Betriebsdauer mit sich dabei einstellenden erhöhten Betriebstemperaturen unerwünschte
Abweichungen vom normalen Betriebsverhalten zu verzeichnen sind, die sich letztlich auf die
betreffenden Arbeitskennlinien mehr oder weniger nachteilig auswirken.
S. W. Ing u. a. führen in ihrem Artikel »Gettering of Metallic Impurities from Planar Silicon Diodes«,
erschienen in der Zeitschrift »Journal of the Electrochemical Society«, Band 110, 1963, Heft Nr. 6, Seiten 533 ff
die Ursache für derartige Instabilitäten auf Metall-Fremdatome im Halbleiter, speziell im Bereich des
PN-Übergangs, zurück. Zur Behebung der Mängel wird seitens der Autoren die Anwendung eines Getter-Verfahrens
beschrieben, bei dem ein mit Halbleiterbauelementen und darüber liegender Siliciumdioxidschicht
versehenes Plättchen auf der demgegenüber liegenden Seite mit als Getter dienendem Phosphorpentoxid auf
hierzu freigelegter Halbleiteroberfläche unmittelbar überdeckt wird. Der Gettervorgang vollzieht sich in
einem Ofen zur Phosphorsilikatschichtbildung unter geeignet gewählten Temperaturen. Nach Entnahme aus
dem Ofen wird die Getterschicht wieder abgeschliffen.
Wenn auch dank der Getterwirkung beim Herstellungsprozeß im Unterschied zu behandelten Halbleitern
der hier in Betracht kommenden Art durch Anwenden eines P2Os-GeUCrS offensichtlich Verbesserungen im
Betriebsverhalten so hergestellter Halbleiterbauelemente zu verzeichnen sind, so zeigen doch Meßergebnisse,
daß die Gettermaßnahme, nämlich das unmittelbare Auftragen von P2Os auf den Halbleiter, keine
zufriedenstellende Lösung bringt, die ein auf die Dauer stabil arbeitendes Halbleiterbauelement bereitzustellen
vermag.
In der französischen Patentschrift 12 67 686 ist ein Halbleiterbauelement gezeigt, dessen Halbleiter zwischen
beiden Elektroden ebenfalls mit einem doppelten Überzug zum Schutz und zur Passivierung bedeckt ist,
welcher vornehmlich zum Schutz des Halbleiters dank seiner dichtenden Wirkung dient. Im einzelnen kann
hierzu ein Glas aufgeschmolzen werden, das ausschließlich aus Zinkoxid, Boroxid und Phosphorpentoxid
besteht, nachdem aber zuvor der betreffende Siliciumkristall nur in seinem Randbereich mit einer thermisch
aufgewachsenen Siliciumdioxidschicht überzogen wird, die natürlich nur in dem Grade von Verunreinigungen
frei ist, wie der hierdurch abgedeckte Siliciumkristall. Eventuell im Glas jedoch neben seinen o. g. Bestandteilen
enthaltene Verunreinigungen werden nun dank der Siliciumdioxidschicht daran gehindert, in den Siliciumkristall
einzudringen. Im übrigen scheint hier der Glasüberzug überhaupt nicht mit der Siliciumdioxidschicht
verwachsen zu sein, so daß Zwischenräume im Zwischenschichtbereich von Oxid zu Glas auftreten,
was zu weiteren Störungen im Betriebsverhalten eines
derart hergestellten Halbleiterbauelementes Anlaß geben kann.
In der US-Patentschrift 29 98 557 werden in Vakuumbehälter
untergebrachte Halbleiterbauelemente beschrieben, die entweder in Siliconfett mit einem Anteil
von 5% Phosphor oder in Sand eingebettet sind, der durch eine poröse Schicht von einer Phosphorlage
getrennt ist. Wenn hierdurch auch Verbesserungen bezüglich Konstanz von Verstärkungsfaktoren bei
derart hergestellten Transistoren und Leckströmen bei Dioden erreicht. werden können, so ist jedoch bei
Einsatz in der Digitaltechnik noch kein den gesteigerten Anforderungen an Betriebszuverlässigkeit angemessenes
Verhalten zu erzielen. Ganz abgesehen davon, dürften die zur Bereitstellung derartiger Halbleiterbauelemente
erforderlichen Herstellungsverfahren für eine billige Massenfertigung nicht gerade günstig sein.
Der Erfindung liegt demnach die Erkenntnis zugrunde, daß es für die Erzielung betriebszuverlässiger
Halbleiterbauelemente mit Schutz- und Passivierungsschichten nicht ausreichen kann, das Gettern allein auf
den Halbleiter zu beschränken, sondern daß hinzukommend noch die hierauf aufgebrachte Siliciumoxidschicht.
einer Getterung zu unterwerfen ist. Die Siliciumoxidschicht hinwiederum ist, wie eingangs ausgeführt, eine
zweckmäßige Schutzschicht für den Halbleiter gegen äußere Einflüsse, da sie ja reaktionsträge ist.
Die Praxis hat gezeigt, daß unmittelbar auf einen Halbleiter aufgebrachte Phosphorsilikatglasschichten
unter entsprechenden Voraussetzungen und Betriebsbedingungen Anlaß zum Eindiffundieren von Phosphor in
den betreffenden Halbleiter geben, so daß hierdurch die Ladungsträgerkonzentration in unerwünschter und sogar
unvorhersehbarer Weise abgeändert werden kann, so daß auf diese Art hergestellte Halbleiterbauelemente
bezüglich ihrer Betriebszuverlässigkeit schwerwiegende Nachteile aufweisen.
Demgemäß besteht die Aufgabe der Erfindung darin, Verfahrensmaßnahmen bereitzustellen, mit denen unter
minimaler zusätzlicher Belastung der Herstellung von planare Halbleiterbauelemente enthaltenden Halbleiterplättchen
eine für das Betriebsverhalten der Halbleiterbauelemente während ihrer Lebensdauer und
selbst bei erhöhten Betriebstemperaturen stabilisierend wirkende Beschichtung auf das jeweilige Halbleiterplättchen
aufgebracht werden kann.
Erfindungsgemäß wird diese Aufgabe gelöst, wie es dem kennzeichnenden Teil des Patentanspruchs 1 zu
entnehmen ist. Mit der Erfindung wird erreicht, für in Massenfertigung in Halbleiterplättchen zu erstellende
Halbleiterbauelemente geeignete Passivierungs- und Schutzschichten angeben zu können, die gegenüber den
je als Einzelschicht unmittelbar auf die Halbleiterplättchen aufgetragenen Siliciumdioxid- und Phosphorsilikatglasschichten
den Vorteil aufweisen, daß hiermit versehene Halbleiterbauelemente dank Verhinderung
des Eindringens von Ionen bzw. Atomen der Schichtbestandteile selbst in den betreffenden Halbleiter betriebszuverlässig
zu verwenden sind. Es wird hierdurch wirksam verhindert, daß äußere Verunreinigungen, auch
Atome bzw. Ionen der in der Phosphorsilikatglasschicht enthaltenen Bestandteile in den Halbleiter gelangen
können, da die Dicke der Siliciumoxidschicht im Verhältnis zur Dicke der Phosphorsilikatglasschicht
jeweils ausreichend bemessen werden kann.
Vorteilhafte Weiterbildung und Ausgestaltung des erfindungsgemäßen Verfahrens lassen sich den Unteransprüchen
entnehmen. Hieraus ergibt sich, daß es unter Umständen bei gleichzeitigem Verwenden von Kontaktfenstern
als Diffusionsmaskenöffnungen, wobei zu berücksichtigen ist, daß Siliciumoxid als Diffusionsmaskenmaterial
vorzüglich geeignet ist, vorteilhaft sein kann, in das Halbleiterplättchen unterhalb derartiger
öffnungen die entsprechende Fremdatomkonzentration, wie sie sich durch Phosphor beim Aussetzen in der
Phosphorpentoxiddampf-Atmosphäre ergibt, in vorbestimmter Weise an den betreffenden Stellen einzustellen.
Hierbei abgedeckte Kontaktfenster verhindern natürlich Fremdatomkonzentrationsänderungen, da wo
es als erforderlich erachtet wird.
Auf diese Weise läßt sich also dank der Erfindung die Herstellung von mit Halbleiterbauelementen versehenen
Halbleiterplättchen beträchtlich vereinfachen und zudem noch abkürzen.
Die Erfindung wird anschließend anhand einer Ausführungsbeispielsbeschreibung mit Hilfe unten aufgeführter
Zeichnungen näher erläutert. Es zeigt
F i g. 1 einen Querschnitt einer bekannten Halbleiterdiode,
F i g. 1A Betriebsverhalten von Halbleiterbauelementen,
F i g. 2 den Querschnitt einer Halbleiterdiode, die gemäß der Erfindung hergestellt ist,
Fig.2A—2H jeweils einen Querschnitt durch eine
Halbleiterbauelementstruktur zur Veranschaulichung der Herstellungsschritte einer Halbleiterdiode gemäß
der Erfindung,
F i g. 3 ein Schema einer Einrichtung zum Aufbringen von Phosphorsilikatglasschichten auf Halbleiterplättchen,
Fig.4 den Querschnitt durch ein abgewandeltes Ausführungsbeispiel einer Halbleiterdiode,
Fig.5 den Querschnitt durch einen bipolaren Transistor,
F i g. 5A Betriebsverhalten von Transistoren,
F i g. 6 den Querschnitt durch einen Feldeffekttransistor,
Fig.6A Betriebskennlinien von Feldeffekttransistoren,
F i g. 7 den Querschnitt durch eine Kapazitätsdiode,
F i g. 7 A Betriebskennlinien von Kapazitätsdioden.
Die Erfindung läßt sich am besten erläutern, wenn zunächst die Herstellung einer typischen Halbleiterdiode
nach dem Stand der Technik sowie deren Betriebseigenschaften und Betriebskennlinie behandelt
werden. So enthält die in F i g. 1 dargestellte Diode ein aus einem Halbleiter, wie N-leitendes Germanium
Silicium oder irgendeine halbleitende Verbindung, bestehendes Plättchen 10. Für vorliegende Beschreibung
sei allerdings angenommen, daß es sich bei den betreffenden Halbleitern immer um Silicium handelt. Im
allgemeinen werden mehrere 100 Dioden in einem einzigen Siliciumsubstrat bereitgestellt. Nach Abschluß
des Herstellungsverfahrens wird dieses dann in einzelne Bauelemente zerlegt. Um jedoch die Beschreibung zu
vereinfachen, wird im folgenden die Herstellung jeweils nur eines Halbleiterbauelementes behandelt.
Das Halbleiterplättchen 10 ist durchgehend mit einer Siliciumoxidschicht 11 überzogen, die mit der betreffenden
Oberfläche des Halbleiterplättchens 10 verwachsen ist. Um dies zu erreichen, sollte die Siliciumoxidschicht
11 genetisch aus dem Halbleiterplättchen 10 hervorgegangen sein und zwar mittels spezieller Maßnahmen, die
sich nicht einfach darauf beschränken, das Halbleiterplättchen 10 der Atmosphäre auszusetzen. Eine
derartige Schicht läßt sich z. B. auf die Weise ausbilden,
daß das Halbleiterplättchen 10 in einer oxidierenden Atmosphäre, die mit Wasserdampf gesättigt ist, auf
900—14000C aufgeheizt wird, wie es z.B. in der
US-Patentschrift 28 02 706 beschrieben ist. Obwohl die sich hierbei ergebende chemische Zusammensetzung
der so gebildeten Schicht nicht genau bekannt ist, läßt sich stark annehmen, daß es sich hauptsächlich um
Siliciumdioxid handelt.
Alternativ kann ein reaktionsträger, festhaftender, in der Hauptsache wahrscheinlich aus Siliciumdioxid
bestehender Überzug auf der Oberfläche eines HaIbleiterplättchens 10 durch Aufheizen des letzteren in aus
einer organischen Siloxan-Verbindung bestehenden Dampfatmosphäre auf eine unterhalb des Schmelzpunktes
des Halbleiters, jedoch oberhalb der Zersetzungstemperatur des Siloxan liegende Temperatur ausgebildet
werden. Nach Abschluß dieses Verfahrens überzieht dann eine reaktionsträge, aus Siliciumdioxid bestehende
Schicht die Plättchenoberfläche. Im einzelnen kann ein Halbleiterplättchen 10 hierzu z.B. für 10—15 Minuten
auf etwa 700° C in einem Quarzofen aufgeheizt werden, der eine Triäthoxysilan-Atmosphäre enthält. Dabei
werden Argon oder Helium als Trägergas verwendet, um die Siloxan-Dämpfe durch den Ofen zu leiten. Da
erfahrungsgemäß durch thermische Zersetzung einer organischen Siloxanverbindung gewonnene Siliciumdioxidschichten
etwas weniger dicht sind als solche, die in oxidierender Atmosphäre aufwachsen gelassen
worden sind, wird im allgemeinen bei Anwenden des zuerst genannten Verfahrens eine etwas größere
Schichtdicke vorgesehen, um den gewünschten Schutz gegenüber äußeren Einflüssen zu gewährleisten. Derartige
Siliciumdioxidschichten sind jedoch speziell vorteilhaft in Anwendung auf Halbleiter, wie Germanium,
wenn diese mit Schutzschichten überzogen werden sollen. Die US-Patentschrift 30 89 793 beschreibt
Verfahren zur Herstellung derartiger Siliciumdioxidschichten, die dann in vorgegebenen Schichtbereichen
abgetragen werden, um durch so gebildete Kontaktfenster zur Bildung von PN-Übergängen im darunterliegenden
Halbleiter leitfähigkeitstyp-bestimmende Fremdatome eindiffundieren zu lassen.
Die Herstellung eines derartigen Kontaktfensters 12 erfolgt also an jeweils speziell vorgegebener Stelle in
der Siliciumoxidschicht 11 mittels üblicher photolithographischer Verfahren. Wie an sich bekannt, wird hierzu
ein Photolack auf die aus Siliciumdioxid bestehende Siliciumoxidschicht 11 aufgetragen, um dann über eine
photographische Vorlage belichtet zu werden. Letztere weist undurchsichtige Bereiche entsprechend den
Bereichen auf, an denen die Siliciumoxidschicht 11 abgetragen werden soll. Bei der anschließenden
photographischen Entwicklung wird unbelichteter Photolack abgetragen und die Siliciumoxidschicht in den so
freigelegten Bereichen zur Abtragung einer geeigneten korrodierenden Flüssigkeit ausgesetzt. Die hierbei
entwickelten Photolackbereiche hingegen dienen als Maske für nachfolgendes Ätzen, um die auf den
Halbleiterplättchen 10 schließlich beizubehaltenden Siliciumoxidschichtbereiche zu erhalten.
Im nächsten Arbeitsgang wird innerhalb des HaIbleiterplättchens 10 ein PN-Übergang 13 gebildet, der
sich von der Plättchenoberfläche 14 aus in den Halbleiter erstreckt. Dies wird mit Hilfe eines
bekannten Diffusionsverfahrens erreicht, wobei eine den Leitfähigkeitstyp festlegende Fremdatomsubstanz,
bei N-Ieitendem Silicium z. B. Bor, durch das Kontaktfenster
12 in das Halbleiterplättchen 10 eindiffundiert wird. Hierdurch bildet sich innerhalb des N-leitenden
Halbleiterplättchens 10 eine P-Zone 15 aus. Die mit dem Diffusionsvorgang einhergehende hohe Temperatur
schadet der aus Siliciumdioxid bestehenden, vorzugsweise eine Stärke von ca. 500—600 nm aufweisenden
Siliciumoxidschicht 11 überhaupt nicht. Eine derartige Schichtdicke gewährleistet Undurchlässigkeit für die
beim Diffusionsvorgang angewendeten Fremdatome, so daß mit dieser Siliciumoxidschicht 11 eine Passivierungsschicht
und zugleich eine Diffusionsmaske vorliegt. Es läßt sich beobachten, daß beim Diffusionsvorgang
die Fremdatome noch ein kurzes Stück unterhalb der Diffusionsmaskenränder des Kontaktfensters 12 in
den Halbleiter eindringen. Die aus Siliciumdioxid bestehende Siliciumdioxidschicht 11 schützt aber so den
PN-Übergang 13 speziell an den Stellen, wo er die Plättchenoberfläche 14 erreicht. Bei einem anschließenden
Arbeitsgang wird in die Siliciumoxidschicht 11 ein zweites Kontaktfenster 16 eingebracht, um dann die
Elektroden 17, 18 an die freigelegten Plättchenoberflächenbereiche mittels eines bekannten Aufdampfverfahrens
anzubringen. Auf diese Weise lassen sich Elektroden sowohl an das N-leitende Halbleiterplättchen
10 als auch an die P-Zone 15 anlegieren.
Zur Erläuterung des Betriebsverhaltens von Halbleiterdioden nach F i g. 1 sei angenommen, daß diese bei
anliegender Sperrspannung während einer ausreichenden Zeitspanne betrieben werden, um zumindest
normale Betriebstemperatur zu erreichen. Kurve A in Fig. IA zeigt die zeitliche Abhängigkeit des Leckstroms
an der Plättchenoberfläche 14 der Diode. Wie ersichtlich, ist der Leckstrom anfänglich relativ niedrig,
um dann nach Erreichen der Betriebstemperatur zunächst langsam und dann immer schneller auf
verhältnismäßig hohe Werte anzusteigen. Der Grund für diese rasche und starke Erhöhung des Leckstroms ist
bisher nicht ganz klar. Es wird angenommen, daß das elektrische Feld im Halbleiter des Plättchens 10 und in
der aus Siliciumdioxid bestehenden Siliciumoxidschicht 11 nahe dem PN-Übergang 13 im betreffenden
Oberflächenbereich ein Zwischenschichtpotential aufbaut, das unter den Bedingungen üblicher Betriebstemperatur
sowie Vorspannung während des Zeitablaufs nicht stabil ist. Es ist außerdem beobachtet worden, daß
der Sperrspannungsdurchbruch mit einem ansteigenden Leckstrom einhergeht. Es dürfte außer Frage stehen,
daß ein derart beträchtliches Anwachsen des Leckstroms für diejenigen Anwendungen der Dioden
unerwünscht sein muß, wo Stabilität hinsichtlich des Leckstroms sowie der Durchbruchsspannung am
PN-Übergang von Bedeutung sind.
Die in Fig.2 gezeigte Halbleiterdiode ist zwar der
bekannten Halbleiterdiode nach F i g. 1 ziemlich ähnlich, weist jedoch bedeutsame Unterschiede auf, die nachstehend
erläutert werden sollen. Demgemäß werden einander entsprechende Elemente in beiden Darstellungen
mit denselben Bezugsziffern aufgeführt. Die Halbleiterdiode nach Fig.2 enthält ein aus einem
geeigneten Halbleiter wie N-leitendes Germanium, Silicium oder halbleitende Verbindung bestehendes
Halbleiterplättchen 10, dessen Plättchenoberfläche 14 mit einer durchgehenden, zumindest einen Oberflächenbereich
bedeckenden Siliciumoxidschicht 11 überzogen ist. Diese Schicht läßt sich in der Art, wie es im
Zusammenhang mit Fig. 1 beschrieben ist, aufbringen. Auch die P-Zone 15 sowie der PN-Übergang 13 werden
im Halbleiterplättchen 10 in der im Zusammenhang mit Fig. 1 geschilderten Weise hergestellt, so daß auch
hierauf nicht nochmals eingegangen zu werden braucht.
Auf der Siliciumoxidschicht 11 wird eine glasartige Schicht, bestehend aus Phosphorsilikatglas und hervorgehend
aus einer Mischung des Oxids der Siliciumoxidschicht 11 mit Phosphorpentoxid gebildet. Diese Schicht
ist mit der Siliciumoxidschicht 11 verwachsen.
Bei einigen Anwendungsgebieten, wie z. B. solche, wo die Halbleiterdiode in feuchter Umgebung oder in einer
Atmosphäre mit schädlichen Dämpfen betrieben werden soll, kann, falls erforderlich, die Phosphorsilikatglas-
schicht 21 noch mit einer dünnen Glasschutzschicht 22 abgedeckt und geschützt werden. Eine derartige
Glasschutzschicht 22 läßt sich in an sich bekannter Weise aufbringen. Nach dieser Beschichtung werden die
Kontaktfenster 12 und 16 mit Hilfe eines Glasätzmittels in die Glasschutzschicht 22 und die darunterliegende
Phosphorsilikatglasschicht 21 eingeätzt, um dann die Elektroden 17 und 18 auf so freigelegten Oberflächenbereichen der P-Zone 15 bzw. des N-leitenden Siliciums
aufbringen zu können. Falls erwünscht, kann anstelle der Elektrode 18 auf der Plättchenoberfläche 14 in an sich
bekannter Weise auch, z. B. durch Aufdampfen, auf die untere Oberfläche des Plättchens 10 eine sich hierüber
erstreckende Elektrode 23 angebracht werden.
Das Herstellungsverfahren für die in F i g. 2 gezeigte Halbleiterdiode soll im einzelnen unter Bezugnahme auf
die F i g. 2A bis 2H erläutert werden. Wie oben erwähnt, werden die P-Zone 15 und der PN-Übergang 13 (Fig.
2A) innerhalb eines N-leitenden Halbleiterplättchens gebildet, indem entsprechende Fremdatome, z. B. Bor,
durch das Kontaktfenster 12 der üblicherweise aufgebrachten Siliciumoxidschicht 11 eindiffundiert werden.
Anschließend wird zumindest auf die freiliegende Oberfläche der P-Zone 15 mit Hilfe des schon
beschriebenen Verfahrens noch eine zweite Siliciumoxidschicht 24 aufgebracht. Im allgemeinen wird diese
zweite Siliciumoxidschicht 24 so ausgebildet, daß sie über den Kontaktfensterrand auf die freie Oberfläche
der ersten Siliciumoxidschicht 11 hinausreicht. Die Dicke der zweiten Siliciumoxidschicht 24 oberhalb der
P-Zone 15 entspricht ungefähr derjenigen der ersten Siliciumoxidschicht 11, so daß sie zudem noch als
Diffusionsmaske zum Einbringen von Donatoren herangezogen werden kann. Im nächsten Arbeitsgang
wird die Phosphorsilikatglasschicht 21, bestehend aus einer Mischung von Siliciumoxid und Phosphorpentoxid,
auf der zweiten Siliciumoxidschicht 24 hergestellt.
Das zur Bildung der Phosphorsilikatglasschicht 21 verwendete Phosphorpentoxid läßt sich in verschiedenster
Weise bereitstellen. Ganz allgemein kann eine Anzahl bekannter Phosphorverbindungen wie Phosphin
(PH3) und Phosphoroxidchlorid (POCI3) in oxidierender Umgebung auf an sich bekannte Art innerhalb eines
entsprechend aufgeheizten Reaktors zersetzt werden, um Phosphorpentoxid in gasförmigem Zustand in
Oberflächenbereiche der zweiten Siliciumoxidschicht 24 einzudiffundieren. Andererseits läßt sich auch eine
Vorrichtung, wie in F i g. 3 gezeigt, ebenfalls verwenden. Dieser Vorrichtung wird ein träges Trägergas wie
beispielsweise Stickstoff oder eine Stickstoff-Argon-Mischung zugeführt, wobei das Trägergas zum Transport
des in einer auf Temperaturen von ca. 2000C gehaltenen
Kammer 26 dargestellten Phosphorpentoxiddampfes dient. Dieses Gasdampfgemisch wird dem Reaktor 27
zugeführt, der auf eine Temperatur von beispielsweise 900—ItOO0C aufgeheizt ist. Diese Temperatur gilt für
die Behandlung von Siliciumhalbleiter-Bauelementen; für andere Halbleiter können die Temperaturwerte
hiervon etwas abweichen. Die Vorratskammer 26 enthält einen offenen Behälter 28 mit pulverförmigem
Phosphorpentoxid, welches wie gesagt verdampft wird und vom Trägergas in den Reaktor 27 transportiert
wird. Hierin befindet sich eine Unterlage 29 zur Aufnahme des zu behandelnden Halbleiterbauelements,
das der Phosphorpentoxiddampf-Strömung ausgesetzt werden soll.
Die Zeitdauer, für die das jeweilige Halbleiterplättchen im Reaktor 27 verbleibt, sowie die Temperatur, auf
die es aufgeheizt werden soll, hängen von der Dicke der jeweils aufzubringenden Phosphorsilikatglasschicht 21
ab. Für Siliciumdioden hat sich eine Zeitdauer von ungefähr 1 Stunde als zweckdienlich gezeigt. Wird zur
Erzeugung der Schicht Phosphin zersetzt, dann reicht eine Zeitdauer von ca. 7 Minuten im allgemeinen aus.
Die Dicke der Phosphorsilikatglasschicht 21 kann zwischen 50—500 nm liegen. Bei diesem Beschichtungsvorgang
bildet sich nicht nur oberhalb des verbleibenden Teils der Siliciumoxidschicht 24 ein glasartiger
Überzug, sondern es scheint außerdem noch Phosphorpentoxiddampf geringfügig in diese Siliciumoxidschicht
einzudringen, so daß deren Zusammensetzung an der Grenzfläche entsprechend geändert wird. In jedem
Falle aber dringt der Phosphorpentoxiddampf nicht völlig durch die zweite Siliciumoxidschicht 24 hindurch,
so daß der Halbleiter unbehelligt bleibt.
Infrarot-Spektroskopieresultate, Ätzstudien und Ergebnisse chemischer Analysen zeigen, daß es sich bei
der so gebildeten Phosphorsilikatglasschicht 21 tatsächlich um P2O5 · S1O2 handelt, das branchenüblich mit
Phosphorsilikatglas bezeichnet ist.
Im nächsten Arbeitsgang wird mittels eines an sich bekannten Verfahrens ein Photolack 26 (F i g. 2D) auf
die Phosphorsilikatglasschicht 21 aufgebracht. Anschließend wird die Photolackschicht 26 über eine hier nicht
gezeigte photographische Vorlage belichtet, die, wie oben erwähnt, undurchsichtige Bereiche aufweist,
welche den Bereichen entsprechen, an denen vorbestimmte Schichtbereiche der Phosphorsilikatglasschicht
21 und beider Siliciumoxidschichten 11, 24 entfernt werden sollen. Die strichlierten Bereiche mit durchgezogenen
Linien der F i g. 2E entsprechen den unbelichteten Bereichen 31 und 32 der Photolackschicht 26.
Durch photographische Entwicklung werden die unbelichteten Bereiche 31, 32 mit Hilfe eines Abtragmaterials
oder einer Abtragflüssigkeit in an sich bekannter Weise entfernt, so daß sich die in F i g. 2F gezeigte Form
der Photolackschicht 26 ergibt. Die so bereitgestellte Photolackschicht 26 ist dazu vorgesehen, bei anschließendem
Ätzen die Abtragung derjenigen Bereiche der Phosphorsilikatglasschicht 21 und beider Siliciumoxidschichten
11, 24 zu verhindern, welche auf dem Halbleiterplättchen 10 verbleiben sollen.
Die Kontaktfenster 12 und 16 (Fig.2G) werden anschließend in die Phosphorsilikatglasschicht 21 und in
die beiden Siliciumoxidschichten 11,24 eingeätzt, so daß
hierdurch vorgegebene Teile der Plättchenoberfläche 14 sowie der Oberfläche der P-Zone 15 freigelegt
werden. Hierzu läßt sich eine gepufferte Fluorwasserstofflösung verwenden. Diese kann aus 227 g Ammoniumfluorit
und 680 cbm Wasser, im Verhältnis 7 :1 mit Flußsäure zersetzt, hergestellt werden. Die Verwendung
einer derartigen Lösung hat zu zufriedenstellenden Ergebnissen geführt.
Im letzten der hier aufgeführten Arbeitsgänge werden die verbleibenden Reste der Photolackschicht
26 in an sich bekannter Weise mit Ätzflüssigkeit
entfernt, so daß die in Fig.2H gezeigte Struktur
vorliegt. Da nun beide in Fig.2G noch getrennt angedeutete Siliciumoxidschichten 11 und 24 in diesem
Zustand eigentlich eine einheitliche Schicht darstellen, sind sie demgemäß hier auch als eine einzige
Siliciumoxidschicht 11 angedeutet, wie es dem Ausführungsbeispiel nach F i g. 2 entspricht. Die zum Entfernen
des Photolacks verwendete Ätzflüssigkeit kann manchmal zu einem unerwünschten Oxidüberzug führen, der
die freigelegten Bereiche der Plättchenoberfläche 14 teilweise überzieht. Dieser Oxidüberzug läßt sich
entfernen, indem die Diode für kurze Zeit, z. B. 10—15 Sekunden, in eine der o.g. Flußsäurelösung
ähnliche Lösung eingetaucht wird. Dabei ist darauf zu achten, daß die Eintauchzeit so gewählt wird, daß die ]5
Phosphorsilikatglasschicht 21 auf keinen Fall angegriffen wird. In einem nachfolgenden Arbeitsgang werden
die Elektroden 18 und 19 an die so freigelegten Bereiche der Plättchenoberfläche 14, wie ebenfalls bekannt,
angebracht. Zum Abschluß der Verfahrensgänge bleibt die Verwendung einer darüber vorgesehenen Glasschutzschicht
22 freigestellt.
Zur Erläuterung des Betriebsverhaltens einer Diode nach Fig.2 wird vorausgesetzt, daß die Elektroden 17
und 18 über die Zuleitungen 19 und 20 in Sperrichtung an eine Spannungsquelle angeschlossen sind. Hierdurch
entstehen elektrische Felder an den betreffenden Stellen des Halbleiterplättchens 10 und in der
Siliciumoxidschicht 11. Hiervon betroffene und darüber hinaus noch in Betracht zu ziehende Bereiche der
vorliegenden Struktur sind durch Pfeilbögen 33 angedeutet. Unter dieser Voraussetzung läßt sich
annehmen, daß sich an der Zwischenschicht von Halbleiter zu Oxid, also im Bereich der Grenzfläche
zwischen Halbleiterplättchen 10 Siliciumoxidschicht 11, in durch die Pfeilbögen 33 angedeuteten Feldbereichen
Ladungen ansammeln. Dies könnte die Folge haben, daß das hierdurch bedingte Zwischenschichtpotential unter
gewissen Betriebstemperatur- und -Spannungsbedingungen zu Instabilitäten neigt. Sowohl die Instabilitäts-Ursache
als auch die Erklärung dafür, wie die aus P2O5 · S1O2 bestehende Phosphorsilikatglasschicht 21
diese Wirkung unterdrückt, erscheinen komplex und lassen sich nicht ohne weiteres angeben. Auf alle Fälle
hat sich herausgestellt, daß bei Halbleiterbauelementen mit derartigen Phosphorsilikatglasschichten über deren
Siliciumoxidschichten durch deren Wirkung zumindest eine der elektrischen Eigenschaften der betreffenden
Halbleiterbauelemente in den durch die Pfeilbögen 33 angedeuteten Feldbereichen verbessert wird.
Durch Aufbringen der Phosphorsilikatglasschicht 21 oberhalb der betreffenden Stellen oder auch über die
Gesamtoberfläche der Siliciumoxidschicht 11 läßt sich
einhergehend mit der Heraufsetzung der Halbleiterdioden-Durchbruchspannung eine beträchtliche Stabilitätserhöhung
erzielen. Wie zuvor bereits erwähnt, läßt sich in der Kurve A nach der graphischen Darstellung in
Fig. IA der Einfluß der Zeitdauer auf den Leckstrom einer Halbleiterdiode gemäß dem Stand der Technik
erkennen, wenn eine betreffende Halbleiterdiode unter normaler Betriebstemperatur an Sperrspannung liegt.
Nach mehr oder weniger langer Betriebsdauer kann jedenfalls ein starker Anstieg des Leckstroms beobachtet
werden.
Demgegenüber ergibt sich unter gleichen Bedingungen für eine gemäß der Erfindung hergestellte
Halbleiterdiode der durch Kurve Bin Fig. IA gezeigte
Verlauf. Als Ergebnis zeigt sich, daß dank der Erfindung der Leckstrom selbst bei längerer Betriebsdauer der
betreffenden Halbleiterdiode auf einen relativ geringen Wert im wesentlichen konstant bleibt. Diese Herabsetzung
des Leckstroms ist, wie beobachtet, begleitet von der erwünschten Heraufsetzung der Rückwärts-Durchbruchspannung
am Übergang 13. Während sich also allgemein ergeben hat, daß wie in F i g. 1 gezeigte
Halbleiterdioden gemäß dem Stand der Technik bei Betriebstemperaturen von etwa 1500C zu Instabilitäten
neigen, gilt für die erfindungsgemäß mit Phosphorsilikatglasschichten 21 versehenen Dioden nach F i g. 2,
daß sie auch über längere Zeiträume sogar bei Temperaturen bis zu 300° C stabil bleiben.
Die bis jetzt herangezogene Erklärung für das elektrische Betriebsverhalten von mit jeweils einer
Siliciumoxid-Passivierungsschicht 11 bedeckten Halbleiterbauelementen
kann auf der Vorstellung beruhen, daß im Halbleiterbauelement auftretende Instabilitäten
ihre Ursache in der Bewegung von Sauerstoffionen zu Sauerstoffionen-Leerstellen in der Siliciumoxidschicht
haben. Mit derartigen Leerstellen geht eine positive Gesamtladung einher. Es läßt sich aber auch von der
Annahme ausgehen, daß sich diese Leerstellen zur Zwischenschichtfläche von Siliciumoxidschicht 11 und
Halbleiterplättchen 10 hinbewegen und hierbei die Elektronenanlagerung begünstigen. Dies hat aber zur
Folge, daß eine stärkere Leitfähigkeit vom N-Typ an der Plättchenoberfläche 14 in Erscheinung tritt. Wird nun
gemäß der Erfindung eine Phosphorsilikatglasschicht 21 auf die freie Oberfläche der Siliciumoxidschicht
aufgebracht, so wirkt das in dieser Schicht enthaltene Phosphorpentoxid als Oxidierungsmittel für zuvor
reduziertes Siliciumdioxid, so daß ein Ausgleich mit den Leerstellen stattfinden kann. Dies wiederum führt zu
einer bedeutenden Verbesserung der Stabilität des betreffenden Halbleiterbauelements.
F i g. 4 stellt einen Schnitt durch eine Halbleiterdiode entsprechend einer Modifikation der in Fig.2 gezeigten
Diode dar. Auch hier wiederum sind gleiche Elemente beider Figuren mit denselben Bezugsziffern
bezeichnet. Der Unterschied zwischen beiden Darstellungen liegt im wesentlichen darin, daß das Halbleiterplättchen
10 im Fall der F i g. 4 aus P-leitendem Silicium und demgemäß die eindiffundierte Halbleiterzone 15
aus N-leitendem Silicium besteht. Bei Diodenherstellung unter Durchführung des oben erläuterten Passivierungsverfahrensschrittes
bildet sich dabei unvermeidlich eine an sich unerwünschte, sehr dünne N-leitende Inversionsschicht
35 in oberflächennahen Bereichen des P-leitenden Halbleiterplättchens 10 aus. Als Erklärung für das
Auftreten einer derartigen Inversionsschicht läßt sich annehmen, daß Donatoren spurenweise in das Halbleiterplättchen
10 als Folge von induzierten Ladungen von Ionen oder sonstigen eingefangenen Ladungsträgern
auf oder nahe der Oberfläche 14 des Halbleiterplättchens 10 eindringen. Eine solche Inversionsschicht
35 kann nun ebenfalls die elektrischen Eigenschaften einer Diode beeinträchtigen, indem deren Betriebszuverlässigkeit
durch ansteigende Leckströme herabgesetzt und die Ausbildung zusätzlicher Streukapazitäten
gefördert werden. Darüber hinaus dehnt sich hierbei auch der PN-Übergang bis zu den Randflächen des
Halbleiterplättchens 10 aus, wo sie dann ungeschützt durch die passivierende Siliciumoxidschicht 11 an den
Plättchenseitenflächen zutage treten. Es zeigt sich, daß eine derartige N-leitende Inversionsschicht einen
Nebenschluß für einen Strom darstellt, der von der N-Zone 15 durch die N-leitende Inversionsschicht 35
zur ungeschützten Seitenfläche des Halbleiterbauelements und von da zur P-Zone des Halbleiterplättchens
10 verläuft. Während des Betriebs einer solchen in Sperrichtung vorgespannten, erfindungsgemäß hergestellten
Diode trägt eine Phosphorsilikatglasschicht aber wesentlich zumindest zur Herabsetzung wenn
nicht gar zur Beseitigung dieser Beeinträchtigungen der Betriebseigenschaften bei.
Beim Halbleiterbauelement nach F i g. 4 läßt sich die
Phosphorsilikatglasschicht 21 gleichzeitig mit einem )0
Diffusionsvorgang zur Bereitstellung der N-Zone 15 im Halbleiterplättchen 10 auf die Siliciumoxidschicht 11
aufbringen. Hierbei dient die phosphorenthaltende, den Phosphorpentoxiddampf liefernde Verbindung als Quelle
für die hierzu erforderlichen Fremdatome. Phosphin, ,5
Phosphoroxidchlorid oder pulverförmiges Phosphorpentoxid können, wie bereits gesagt, als Phosphorpentoxiddampfquelle
benutzt werden. Das im Zusammenhang mit den F i g. 2D bis 2F erläuterte photolithographische
Verfahren kann bei Herstellung einer Halbleiterdiode nach Fig.4 unter der Voraussetzung
entfallen, daß nach dem Diffusionsvorgang beim Reinigen des Oberflächenbereichs im Kontaktfenster
der N-Zone 15 genügend Sorgfalt aufgewendet wird, um diesen Oberflächenbereich ausreichend freizulegen,
damit die Elektrode 17 anzubringen ist. Zu diesem Zweck sollte die Phosphorsilikatglasschicht 21 eine
Dicke von beispielsweise 400 nm aufweisen. Bei einer derartigen Freilegung durch entsprechende Reinigung
des Oberflächenbereichs der N-Zone 15 mittels Ätzen sollte jedoch der größere, sich über der Siliciumoxidschicht
11 erstreckende Oberflächenbereich der Phosphorsilikatglasschicht 21 unbehelligt bleiben. Anschlüsse
an das P-leitende Halbleiterplättchen 10 lassen sich über Elektrode 23 auch an seiner unteren freiliegenden
Oberfläche herstellen.
Die Wirkung der Phosphorsilikatglasschicht 21 auf das Betriebsverhalten der Diode nach F i g. 4 ähnelt der
Wirkung, wie sie oben im Zusammenhang mit dem Halbleiterbauelement nach F i g. 2 angegeben ist. Es
bestehen starke Anzeichen dafür, daß die N-leitende Inversionsschicht 35 durchbrochen wird oder daß die
hiermit einhergehenden, induzierten negativen Ladungen in das P-leitende Halbleiterplättchen 10 hineinverlagert
werden, so daß diese Inversionsschicht 35 nicht länger als Oberflächenschicht oder -zustand existiert,
wodurch elektrische Diodeneigenschaften beeinträchtigt werden. Infolgedessen besitzt auch eine solche
Halbleiterdiode eine Leckstrom-Zeit-Charakteristik gemäß Kurve B in Fig. IA ebenso wie mit Bezug auf
Halbleiterbauelemente ohne Phosphorsilikatglasschicht 21 eine geringere Kapazität, eine höhere Durchbruchspannung
und nicht zuletzt einen voll passivierten PN-Übergang.
In F i g. 5 wird ein Transistor vom Planartyp gezeigt, dessen Struktur in wesentlichen Teilen derjenigen der
Halbleiterdioden nach F i g. 2 und 4 ähnelt; gleiche Elemente werden daher auch hier mit denselben
Bezugsziffern bezeichnet. Der Transistor besteht aus einem Halbleiterplättchen 50 vorbestimmten Leitfähigkeitstyps,
gebildet aus einem geeigneten Halbleiter. Speziell für vorliegende Beschreibung sei jedoch
angenommen, daß es sich hierbei um N-leitendes Silicium handelt. Im Halbleiterplättchen 50 befindet sich
eine Halbleiterzone 51 entgegengesetzten, also P-Leitfähigkeitstyps, welche mit dem Halbleiterplättchen 50
einen PN-Übergang 53 bildet. Zusätzlich ist in die P-Zone 51 eine N-Zone 52 eingebettet, so daß sich
hiermit ein zweiter PN-Übergang 54 ergibt. Die Zonen
51 und 52 besitzen eine gemeinsame Oberfläche mit der Plättchenoberfläche 14, bis zu der sich dann auch die
PN-Übergänge 53 und 54 erstrecken. Wie ersichtlich, stellen die P-Zone 51 und die N-Zone 52 Basis- bzw.
Emitterzonen in einer durch das Halbleiterplättchen 50 dargestellten Kollektorzone dar, so daß die PN-Übergänge
53 und 54 den Kollektor- bzw. den Emitterübergang eines Transistors bilden.
Eine passivierende Oxidschicht in Form der Siliciumoxidschicht 11 bedeckt sämtliche an die Plättchenoberfläche
14 tretenden Stellen der PN-Übergänge 53 und 54 und ist hiermit, wie oben gezeigt, verwachsen. In
dieser Siliciumoxidschicht 11 befinden sich in den betreffenden Abständen angeordnete Kontaktfenster
12, 16 und 55, durch die die vorgegebenen Stellen des Halbleiterplättchens 50 und der Halbleiterzonen 51 und
52 freigelegt sind. Auf die Siliciumoxidschicht schließlich wird die Phosphorsilikatglasschicht 21 erfindungsgemäß
aufgebracht.
Die Kontaktfenster 12, 16, 55 erstrecken sich durch beide Schichten und gestatten so das Anbringen
üblicher Emitter-, Basis- und Kollektorelektroden 56,57 und 58 auf die freigelegten Oberflächenbereiche des
Halbleiterplättchens 50 und der Halbleiterzonen 51 und 52. Bei Herstellung eines solchen Transistors bildet sich
unvermeidlich in der P-Zone 51, also der Basiszone, eine sehr dünne N-leitende Inversionsschicht 35 aus, ebenso
wie es im Halbleiterbauelement nach F i g. 4 der Fall ist. Auch hier wiederum zeigt sich, daß eine derartige
Inversionsschicht 35 einen Pfad für den Strom über die die Basis darstellende P-Zone 51 bildet, welcher dann
zwischen der die Emitterzone darstellenden N-Zone 52 und dem N-leitenden Plättchen 50 fließt. Ein derartiger
Leckstrom wächst an, wenn keine Phosphorsilikatglasschicht 21 vorgesehen wird, so daß sich auch hier bei
längerer Betriebsdauer des Transistors etwa die Kurve A in der graphischen Darstellung nach F i g. 5A ergibt.
Durch die Phosphorsilikatschicht 21 auf der Siliciumoxidschicht 11 aber wird der Wirkung der oberflächennahen
N-leitenden Inversionsschicht 35 entgegengewirkt und der Emitter-Kollektorleckstrom des Transistors
reduziert, so daß sich über eine längere Zeitdauer der durch die Kurve B in der graphischen Darstellung
nach F i g. 5A eingestellte Verlauf ergibt. Eine derartige Herabdrückung des Leckstroms dient außerdem noch
der Verbesserung anderer Transistorparameter, die durch erhöhten Leckstrom nachteilig beeinflußt werden
können. Die Rückwärts-Durchbruchsspannung an den PN-Übergängen und der Stromverstärkungsfaktor
insbesondere zeigen höhere Werte. Transistoren der in F i g. 5 dargestellten Art sowie analog mit Phosphorsilikatglasschichten
passivierte Planar-PNP-Transistoren zeigen bei Betriebstemperaturen bis zu mindestens
2000C gleichartige Verbesserungen oben beschriebener
Art.
In Fig.6 ist ein Feldeffekt-Transistor mit isolierter
Gate-Elektrode gezeigt. Dieses Halbleiterbauelement besteht aus einem Halbleiterplättchen 60 was seinerseits
beispielsweise aus P-leitendem Silicium hergestellt ist und enthält nicht unmittelbar miteinander in Berührung
zueinander stehende Halbleiterzonen 61 und 62 vom hierzu entgegengesetzten, also dem N-Leitfähigkeitstyp,
welche in das Halbleiterplättchen 60 mittels eines Diffusionsvorganges eingebracht sind und mit diesem
die PN-Übergänge 63 und 64 bilden. Die beiden Halbleiterzonen 61 und 62 besitzen zusammen mit dem
Halbleiterplättchen 60 eine gemeinsame Plättchenober-
fläche 14, wobei sich die PN-Übergänge 63 und 64 wiederum bis hieran erstrecken. Übliche Source- und
Drainanschlüsse 65 bzw. 66 sind an diese Halbleiterzonen 61 und 62 angebracht. Eine passivierende
Siliciumoxidschicht 11 bedeckt auf jeden Fall die PN-Übergänge an denjenigen Stellen, an denen diese
die Plättchenoberfläche 14 erreichen, indem wie in den zuvor beschriebenen Fällen auch hier wieder durch
Verwachsen eine innige Verbindung mit den darunterliegenden Plättchenoberflächenbereichen vorliegt. Eine
Phosphorsilikatglasschicht 21, wie oben im Zusammenhang mit den Dioden und Transistoren nach den F i g. 2,
4 und 5 beschrieben, wird auf diese Siliciumoxidschicht 11 zumindest im Zwischenbereich zwischen den
Halbleiterzonen 61 und 62 aufgebracht. Im allgemeinen dürfte es herstellungsmäßig einfacher sein, die Phosphorsilikatglasschicht
21, wie aus F i g. 6 ersichtlich, über die Gesamtoberfläche der Siliciumoxidschicht 11
aufzubringen. Eine flächenhafte Gate-Elektrode 67 wird abschließend zwischen den Halbleiterzonen 61 und 62
auf die Phosphorsilikatglasschicht 21 angebracht.
Eine an die Gate-Elektrode 67 angelegte positive Vorspannung läßt eine N-leitende Inversionsschicht 35
im oberflächennahen Bereich des P-leitenden HaIbleiterplättchens
60 im genannten Zwischenbereich zwischen den Halbleiterzonen 61 und 62 entstehen.
Während des Betriebs eines derartigen Halbleiterbauelements fließt durch den so gebildeten Kanal ein Strom,
dessen Stromstärke wie bekannt entsprechend der angelegten Steuerspannung variiert. Ist die Phosphorsilikatglasschicht
21 nicht vorhanden und wird ein solcher Feldeffekttransistor bei mittleren bis höheren Temperaturen
betrieben, z.B. zwischen 80—1500C also den
üblichen Betriebsbedingungen, dann zeigen sich unerwünschte Kennlinienverlagerungen betreffender Feldeffekttransistoren.
So konnte z. B. anfänglich die Leitwert-Steuerspannungskennlinie, wie in Kurve A in
der graphischen Darstellung nach Fig. 6A dargestellt, verlaufen. Nach gewisser Betriebsdauer verlagert sich
diese dann nach links, wie durch die Lage der Kurve B angedeutet. Die Verhinderung einer derartigen Kennlinienverlagerung
ist also äußerst wünschenswert, um ein stabiles Halbleiterbauelement zu erhalten. Wird so z. B.
angenommen, daß der Widerstand des durch die N-Ieitende Inversionsschicht 35 dargestellten Kanals bei
einer bestimmten Gate-Spannung anfänglich 10 Einheiten beträgt, um dann nach einer mehr oder weniger
längeren Betriebsdauer auf 5 Einheiten abzusinken, dann dürfte ohne weiteres einleuchten, daß eine
derartige 50%ige Änderung des Kanalleitwertes die Betriebsweise des betreffenden Feldeffekttransistors
erheblich beeinträchtigt.
Ist jedoch eine Phosphorsilikatglasschicht 21 auf den betreffenden Bereich der Siliciumoxidschicht 11 aufgebracht,
dann wird hierdurch die Arbeitsweise des betreffenden Feldeffekttransistors durch Beibehalten
der Lage der durch Kurve A in der graphischen Darstellung nach Fig.6A dargestellten Kennlinie trotz
Betriebes über längere Zeitdauer hinweg bei mittleren oder höheren Temperaturen stabilisiert. In typischer
Weise kann der hier betrachtete Feldeffekttransistor ein P-leitendes Halbleiterplättchen 60 mit einem spezifischen
Widerstand von 7 Qcm, mit N-Halbleiterzonen 61
und 62 mit einer Tiefe von ca. 2 μπι im Abstand der
Größenordnung von einigen μπι zueinander, mit einer
150 nm dicken Siliciumoxidschicht 11 und mit einer 50 nm dicken Phosphorsilikatglasschicht 21 enthalten.
Letztere läßt sich in einer Phosphorpentoxid-Atmosphäre in einen auf eine Temperatur von etwa 10500C
gehaltenen Reaktor ausbilden.
Eine Ausführungsform eines spannungsabhängigen Kondensators ist in F i g. 7 gezeigt. Die Kapazitätsdiode,
wie ein derartiges Halbleiterbauelement bezeichnet wird, besteht aus einem P-leitenden Halbleiterplättchen
70, beispielsweise aus Silicium, aus einer auf einem ihrer Oberflächenbereiche angebrachten Siliciumoxidschicht
11 und aus einer darüberliegenden Phosphorsilikatglasschicht 21, die gemäß dem Verfahren nach der
Erfindung hierauf ausgebildet wird. Beide Schichten sind miteinander sowie die untere Schicht mit dem
Halbleiterplättchen verwachsen. Das Halbleiterplättchen 70 kann z. B. eine Dicke in der Größenordnung von
0,1 mm und einem spezifischen Widerstand von 2 —5,5 Qcm besitzen. Mit Halbleiterplättchen aus
Silicium höheren spezifischen Widerstands lassen sich Kapazitätsdioden bereitstellen, mit denen größere
Kapazitätsänderungen in Abhängigkeit von der abgelegten Spannung zu erzielen sind. Die Siliciumoxidschicht
11 kann eine Dicke von einigen 100nm, z.B. 200—500 nm besitzen, während die Dicke der Phosphorsilikatglasschicht
zwischen 50—400 nm betragen kann. Eine erste Elektrode 71 wird in an sich bekannter
Weise auf die Phosphorsilikatglasschicht 21 und eine zweite Elektrode 72 an das Halbleiterplättchen 70 selbst
angebracht. Die sich zwischen diesen Elektroden einstellende Kapazität zeigt gute Stabilität hinsichtlich
Temperatur und Vorspannung, wie nachstehend im einzelnen dargelegt. Eine der oben beschriebenen
Kapazitätsdiode ähnliche Kapazitätsdiode, die jedoch keine Phosphorsilikatglasschicht 21 besitzt, würde,
wenn sie, wie für manche Anwendungszwecke verlangt, mit einer positiven Vorspannung von 10—30 V an ihren
Elektroden betrieben wird, keine Temperatur-und Vorspannungsstabilität im Bereich der Betriebstemperatur
zeigen.
Eine derartige Kapazitätsdiode würde dann nach einiger Betriebsdauer unter normalen Betriebsbedingungen
eine temperaturbedingte Verlagerung der Kapazitäts-Spannungs-Kennlinien von der Lage der
Kurve A in die Lage der Kurve B der graphischen Darstellung nach Fig. 7A aufweisen. Bei manchen
Kapazitätsdioden kann eine derartige Spannungsverlagerung bis zu 200 V ausmachen. Der Grund für diese
Instabilität ist nicht ganz klar, zumal dies nicht bei negativer Vorspannung an Elektrode 71 auftritt.
Jedenfalls zeigt eine derartige Kennlinienverlagerung, daß der betreffenden Kapazitätsdic ue eine angemessene
Temperatur-Vorspannungs-Stabilität fehlt, wenn eine positive Vorspannung ari Elektrode 71 anliegt. Für
die meisten Anwendungsfälle ist aber eine derartige Kapazitätsänderung ohne entsprechende Steuerung der
angelegten Vorspannung untragbar.
Wird jedoch gemäß dem erfindungsgemäßen Verfahren eine Phosphorsilikatglasschicht 21 auf die Siliciumoxidschicht
aufgebracht, dann zeigt sich bei Betrieb der betreffenden Kapazitätsdiode eine weitgehende Stabilisierung
ihrer Kennlinie, d. h. keine Verlagerung. Zur Erklärung dieses Effekts ließe sich ähnlich wie bei den
bereits beschriebenen Halbleiterbauelementen auf gewisse Eigenschaften der Oxidionen-Leerstellen in der
Siliciumoxidschicht 11 zurückgreifen. In der Praxis jedenfalls hat sich gezeigt, daß sich mit Hilfe der
erfindungsgemäß hergestellten Kapazitätsdioden eine zufriedenstellende Stabilität bei Betriebstemperaturen
im Bereich zwischen 25 —3000C herbeiführen läßt.
Hierzu 3 Blatt Zeichnungen
Claims (3)
1. Verfahren zum Aufbringen von Schutz- und Passivierungsschichten, wovon eine eine Siliciumoxidschicht
ist, auf Halbleiterplättchen mit PN-Übergangen, dadurch gekennzeichnet, daß zur
Umwandlung lediglich des oberen Schichtbereichs der Siliciumoxidschicht in eine aus P2O5 · S1O2
bestehende Phosphorsilikatglasschicht das Halbleiterplättchen in einer als Reaktionsprodukt zügeführten
Phosphorpentoxid-Atmosphäre einer derart eingestellten Temperatur und Behandlungszeitdauer
ausgesetzt wird, daß die hierbei verbleibende Siliciumoxidschicht das Eindringen von Phosphor in
das Halbleiterplättchen zu verhindern vermag.
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß zur Bildung der Phosphorsilikatglasschicht
(21) Phosphoroxidchlorid (POCI3) in oxidierender Atmosphäre bei entsprechender Temperatur
zersetzt wird, um anschließend mit Hilfe eines reaktionsträgen Trägergases, wie Stickstoff, den bei
dieser Reaktion entstandenen Phosphorpentoxiddampf bei Aufheizen auf 900—HOO0C auf die
Siliciumoxidschichtoberflächen zur Einwirkung zu bringen.
3. Verfahren zum Aufbringen von Schutz- und Passivierungsschichten, wovon eine eine mit Kontaktfenstern
versehene Siliciumoxidschicht ist, auf Halbleiterplättchen mit PN-Übergängen nach Anspruch
1 oder 2, dadurch gekennzeichnet, daß vor Anbringen der Phosphorsilikatglasschicht (21,
Fig. 2) zumindest über die oberhalb von P-leitendem
Silicium liegenden Kontaktfenster (12, 16), jedenfalls die Kontaktfensterränder überlappend
zur Verhinderung des Eindringens von Phosphor über die Kontaktfenster (12, 16) in das P-leitende
Silicium bei nachträglicher Behandlung in der Phosphorpentoxid-Atmosphäre eine zusätzliche
Schicht (24) aus Siliciumoxid aufwachsen gelassen wird, und daß nach Abschluß von photolithographisehen
Verfahrensgängen die Kontaktfenster (12,16) mittels einer Ätzlösung freigelegt werden (F i g. 2G).
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US376066A US3343049A (en) | 1964-06-18 | 1964-06-18 | Semiconductor devices and passivation thereof |
Publications (3)
Publication Number | Publication Date |
---|---|
DE1514018A1 DE1514018A1 (de) | 1970-08-20 |
DE1514018B2 DE1514018B2 (de) | 1980-10-16 |
DE1514018C3 true DE1514018C3 (de) | 1984-03-01 |
Family
ID=23483564
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE1514018A Expired DE1514018C3 (de) | 1964-06-18 | 1965-06-11 | Verfahren zum Aufbringen von Schutz- und Passivierungsschichten auf Halbleiterplättchen |
Country Status (8)
Country | Link |
---|---|
US (1) | US3343049A (de) |
JP (2) | JPS5334458B1 (de) |
CH (1) | CH428009A (de) |
DE (1) | DE1514018C3 (de) |
FR (1) | FR1444353A (de) |
GB (1) | GB1049017A (de) |
NL (1) | NL144779B (de) |
SE (1) | SE327240B (de) |
Families Citing this family (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
FR1450654A (fr) * | 1965-07-01 | 1966-06-24 | Radiotechnique | Perfectionnements aux dispositifs semi-conducteurs de détection de radiations ionisantes |
US3440496A (en) * | 1965-07-20 | 1969-04-22 | Hughes Aircraft Co | Surface-protected semiconductor devices and methods of manufacturing |
GB1165575A (en) * | 1966-01-03 | 1969-10-01 | Texas Instruments Inc | Semiconductor Device Stabilization. |
US3465209A (en) * | 1966-07-07 | 1969-09-02 | Rca Corp | Semiconductor devices and methods of manufacture thereof |
US3428875A (en) * | 1966-10-03 | 1969-02-18 | Fairchild Camera Instr Co | Variable threshold insulated gate field effect device |
US3492511A (en) * | 1966-12-22 | 1970-01-27 | Texas Instruments Inc | High input impedance circuit for a field effect transistor including capacitive gate biasing means |
US3510728A (en) * | 1967-09-08 | 1970-05-05 | Motorola Inc | Isolation of multiple layer metal circuits with low temperature phosphorus silicates |
US3512057A (en) * | 1968-03-21 | 1970-05-12 | Teledyne Systems Corp | Semiconductor device with barrier impervious to fast ions and method of making |
DE1920397A1 (de) * | 1969-04-22 | 1970-11-12 | Siemens Ag | Stabilisiertes Halbleiterbauelement |
US3663279A (en) * | 1969-11-19 | 1972-05-16 | Bell Telephone Labor Inc | Passivated semiconductor devices |
US3658678A (en) * | 1969-11-26 | 1972-04-25 | Ibm | Glass-annealing process for encapsulating and stabilizing fet devices |
US4028150A (en) * | 1973-05-03 | 1977-06-07 | Ibm Corporation | Method for making reliable MOSFET device |
US4017340A (en) * | 1975-08-04 | 1977-04-12 | General Electric Company | Semiconductor element having a polymeric protective coating and glass coating overlay |
US4040874A (en) * | 1975-08-04 | 1977-08-09 | General Electric Company | Semiconductor element having a polymeric protective coating and glass coating overlay |
US7632760B2 (en) * | 2005-04-07 | 2009-12-15 | Semiconductor Components Industries, Llc | Semiconductor device having field stabilization film and method |
JP5810357B2 (ja) * | 2011-02-21 | 2015-11-11 | 株式会社サンケイエンジニアリング | 成膜方法及び成膜装置 |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
NL207969A (de) * | 1955-06-28 | |||
US2804405A (en) * | 1954-12-24 | 1957-08-27 | Bell Telephone Labor Inc | Manufacture of silicon devices |
NL113317C (de) * | 1958-09-16 | 1900-01-01 | ||
NL155412C (de) * | 1959-04-15 | |||
US3200310A (en) * | 1959-09-22 | 1965-08-10 | Carman Lab Inc | Glass encapsulated semiconductor device |
FR1267686A (fr) * | 1959-09-22 | 1961-07-21 | Unitrode Transistor Products | Dispositif semi-conducteur |
NL265382A (de) * | 1960-03-08 | |||
US3200019A (en) * | 1962-01-19 | 1965-08-10 | Rca Corp | Method for making a semiconductor device |
BE636317A (de) * | 1962-08-23 | 1900-01-01 | ||
US3204321A (en) * | 1962-09-24 | 1965-09-07 | Philco Corp | Method of fabricating passivated mesa transistor without contamination of junctions |
-
1964
- 1964-06-18 US US376066A patent/US3343049A/en not_active Expired - Lifetime
-
1965
- 1965-06-09 SE SE07545/65A patent/SE327240B/xx unknown
- 1965-06-10 GB GB24523/65A patent/GB1049017A/en not_active Expired
- 1965-06-10 FR FR20179A patent/FR1444353A/fr not_active Expired
- 1965-06-11 DE DE1514018A patent/DE1514018C3/de not_active Expired
- 1965-06-16 NL NL656507673A patent/NL144779B/xx not_active IP Right Cessation
- 1965-06-18 CH CH856065A patent/CH428009A/de unknown
-
1968
- 1968-01-06 JP JP46368A patent/JPS5334458B1/ja active Pending
-
1973
- 1973-01-24 JP JP48009569A patent/JPS4923074B1/ja active Pending
Also Published As
Publication number | Publication date |
---|---|
DE1514018A1 (de) | 1970-08-20 |
DE1514018B2 (de) | 1980-10-16 |
SE327240B (de) | 1970-08-17 |
CH428009A (de) | 1967-01-15 |
NL6507673A (de) | 1965-12-20 |
JPS4923074B1 (de) | 1974-06-13 |
GB1049017A (en) | 1966-11-23 |
JPS5334458B1 (de) | 1978-09-20 |
US3343049A (en) | 1967-09-19 |
FR1444353A (fr) | 1966-07-01 |
NL144779B (nl) | 1975-01-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE1514018C3 (de) | Verfahren zum Aufbringen von Schutz- und Passivierungsschichten auf Halbleiterplättchen | |
DE2214935C2 (de) | Integrierte MOS-Schaltung | |
DE1589810C3 (de) | Passiviertes Halbleiterbauelement und Verfahren zu seiner Herstellung | |
DE2605830C3 (de) | Verfahren zur Herstellung eines Halbleiterbauelements | |
DE2655341C2 (de) | Halbleiteranordnung mit einer Passivierungsschicht aus Halbleitermaterial und Verfahren zu ihrer Herstellung | |
DE4013643A1 (de) | Bipolartransistor mit isolierter steuerelektrode und verfahren zu seiner herstellung | |
DE2753613B2 (de) | Isolierschicht-Feldeffekttransistor | |
DE2019655C2 (de) | Verfahren zur Eindiffundierung eines den Leitungstyp verändernden Aktivators in einen Oberflächenbereich eines Halbleiterkörpers | |
DE1444496A1 (de) | Epitaxialer Wachstumsprozess | |
DE2160427A1 (de) | Halbleiteranordnung mit einem Halb leiterwiderstand und Verfahren zur Her stellung einer derartigen Anordnung | |
DE2023936C3 (de) | Halbleitervorrichtung und Verfahren zu ihrer Herstellung | |
DE2718449A1 (de) | Verfahren zur herstellung einer halbleiteranordnung und durch dieses verfahren hergestellte anordnung | |
DE2633714C2 (de) | Integrierte Halbleiter-Schaltungsanordnung mit einem bipolaren Transistor und Verfahren zu ihrer Herstellung | |
DE1941279A1 (de) | Feldeffekttransistor und Verfahren zu seiner Herstellung | |
DE1514359B1 (de) | Feldeffekt-Halbleiterbauelement und Verfahren zu seiner Herstellung | |
DE2162445C3 (de) | Verfahren zur Herstellung einer Halbleiteranordnung | |
DE2460682A1 (de) | Halbleitervorrichtung | |
DE2111633A1 (de) | Verfahren zur Herstellung eines Oberflaechen-Feldeffekt-Transistors | |
DE19608504A1 (de) | Isolierschicht-Feldeffekttransistor und Herstellungsverfahren dafür | |
DE2439535A1 (de) | Verfahren zum eindiffundieren aktiver stoerelemente in halbleitermaterialien | |
DE1789204C2 (de) | Verfahren zur Herstellung eines Halbleiterbauelements | |
DE1564406C3 (de) | Verfahren zur Herstellung einer Halbleiteranordnung und danach hergestellte Halbleiteranordnung | |
DE2013625A1 (de) | Verfahren zur Vorablagerung von Fremdstoffen auf eine Halbleiteroberfläche | |
DE2003952C3 (de) | Verfahren zur Herstellung einer Halbleitervorrichtung mit mindestens einem unter Anwendung eines anodischen Prozesses erzeugten isolierenden Bereich | |
DE1514656A1 (de) | Verfahren zum Herstellen von Halbleiterkoerpern |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
8263 | Opposition against grant of a patent | ||
8281 | Inventor (new situation) |
Free format text: MILLER, WILLIAM HENRY, POUGHKEEPSIE, N.Y., US |
|
C3 | Grant after two publication steps (3rd publication) |