DE1789204C2 - Verfahren zur Herstellung eines Halbleiterbauelements - Google Patents

Verfahren zur Herstellung eines Halbleiterbauelements

Info

Publication number
DE1789204C2
DE1789204C2 DE1789204A DE1789204A DE1789204C2 DE 1789204 C2 DE1789204 C2 DE 1789204C2 DE 1789204 A DE1789204 A DE 1789204A DE 1789204 A DE1789204 A DE 1789204A DE 1789204 C2 DE1789204 C2 DE 1789204C2
Authority
DE
Germany
Prior art keywords
silicon
base body
semiconductor
film
diffusion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
DE1789204A
Other languages
English (en)
Inventor
Katsuyoshi Fujisawa Sasaki
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Application granted granted Critical
Publication of DE1789204C2 publication Critical patent/DE1789204C2/de
Expired legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H01L21/02233—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer
    • H01L21/02236—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor
    • H01L21/02238—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor silicon in uncombined form, i.e. pure silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/318—Inorganic layers composed of nitrides
    • H01L21/3185—Inorganic layers composed of nitrides of siliconnitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/291—Oxides or nitrides or carbides, e.g. ceramics, glass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/485—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02211—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound being a silane, e.g. disilane, methylsilane or chlorosilane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02247—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by nitridation, e.g. nitridation of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02258—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by anodic treatment, e.g. anodic oxidation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02299—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment
    • H01L21/02301—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment in-situ cleaning
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/914—Doping
    • Y10S438/923—Diffusion through a layer

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Formation Of Insulating Films (AREA)
  • Bipolar Transistors (AREA)
  • Light Receiving Elements (AREA)

Description

gekennzeichnet durch folgende Reihenfolge der Verfahrensschritte:
15
1. Erzeugung des Isolierfilms (13) aus Siliziumdioxid oder Siüziumnilrid auf dem Halbleitergrundkörper (11),
2. Erzeugung der Siliziumschicht (29) mit einer Öffnung auf den bestimmten Bereichen des Halbleitergrundkörpers (11) auf dem Isolierfilm (13) und anschließend
3. Diffusion der Verunreinigung durch die Öffnung der Siliziumschicht (29) in den Halbleitergrundkörper (F i g. 1 a — 1 g).
30
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß in Schritt 1. ein Siliziumoxidfilm (13) aufgebracht und nach der Erzeugung der Siliziumschicht (29) in Schritt 2. und vor der Diffusion in Schritt 3. eine Siliziumnitridschicht (20) vorgesehen wird.
Die Erfindung bezieht sich auf ein Verfahren der im Oberbegriff des Patentanspruchs 1 vorausgesetzten Art, wie es aus »IBM Technical Disclosure Bulletin«, Vol. 8, Nr. 4 (Sept. 1965), Seiten 675-676 bekannt ist.
Bisher wurden Halbleiteranordnungen, wie Dioden, Transistoren oder integrierte Halbleiterschaltungen, mit einem Oberflächenschutzfilm auf der halbleitenden Unterlage versehen, um einen Schutz vor schädlichen äußeren Einflüssen, wie z. B. durch Feuchtigkeit und Staub, auf ihre elektrischen Eigenschaften zu erzielen. Bei einem Silizium-Planartransistor war es z. B. üblich, einen Siliziumoxydfilm als Oberflächenschutzfilm zu verwenden, in geeigneter Weise eine öffnung durch diesen Film zu schaffen und durch diese öffnung eine Verunreinigung selektiv in den Siliziumgrundkörper eindiffundieren zu lassen oder Metall auf dem Siliziumgrundkörper zur Bildung einer Elektrode niederzuschlagen, und zwar wird, wie in der US-PS 3184 657 offenbart, in einer Siliziumplanarhalbleiteranordnung eine Verunreinigung des dem eines nionokristallinen Halbleitergrundkörpers entgegengesetzten Leitfähigkeitstyps selektiv in den einkristallinen Halbleitergrundkörper unter Verwendung des auf diesem Grundkörper gebildeten Isolierfilms als selektiver Diffusionsmaske diffundiert, um einen PN-Übergang in diesem Grundkörper zu bilden.
Bei dem eingangs vorausgesetzten Verfahren nach »IBM Technical Disclosure Bulletin«, geht es um die Herstellung von wenigstens zwei Feldeffektransistoren verschiedenen Typs, dessen einer eine Gateelektrode aus Metall oder Silizium auf einem Siliziumdioxidfilm und dessen anderer eine entsprechende Gateelektrode auf einem Glasfilm erhalten, nachdem durch Diffusion Quelle- und Senkebereiche hergestellt wurden. Auf die Probleme des Schutzes der Haibleitergrundköroeroberfläche unter dem Isolierfilm wird in diesem Zusammenhang nicht eingegangen.
Weiter ist es aus »IBM Journal of Research and Development« (Sept. 1964), S. 376-384 bekannt, daß beim zweiten von zwei Diffusionsschritten, wenn durch eine Öffnung in einem Siliziumdioxidfilm Phosphor eindiffundiert wird, eine Phosphorsilikatglasschicht auf dem Siliziumdioxidfilm gebildet wird, die eine Stabilisierung des Siliziumdioxidfilms im Betrieb der damit hergestellten Transistoren gegen Umgebungseinflüsse bewirkt.
Aus der Zeitschrift »Electronics« (14. Juni 1965), Seite 40 ist ein Halbleiterbauelement bekannt, das auf der Oberfläche des Halbleiterkörpers einen Siliziumoxidfilm und auf diesem eine Siliziumschicht aufweist.
Im DE-Patent 15 89 810 ist ein Verfahren zum Herstellen eines Halbleiterbauelementes vorgeschlagen worden, gemäß dem auf dem Halbleiterkörper ein Siliziumoxidfilm aufgebracht wird und anschließend ein Siliziumnitridfilm darauf abgeschieden wird, um zum Schutz ües Siliziumoxydfilmes gegen schädliche Umgebungseinflüsse und als Diffusionsmaske für Phosphor und Bor zu dienen.
Der Erfindung liegt die Aufgabe zugrunde, das eingangs vorausgesetzte Verfahren dahingehend zu verbessern, daß die Oberfläche des Halbleiterbauelements während des Diffusionsbehandlungsschrittes sicher geschützt wird.
Diese Aufgabe wird erfindungsgemäß durch die kennzeichnenden Merkmale des Patentanspruchs 1 gelöst. Eine Ausgestaltung der Erfindung ist im Patentanspruch 2 gekennzeichnet.
Durch die auf dem Isolierfilm angebrachte Siliziumschicht wird ein erheblich vollkommener Schutz der Halbleiteroberfläche gegen Oxydation während des Diffusionsbehandlungsschrittes erzielt.
Durch Untersuchungen der Erfinder wurde festgestellt, daß der Isolierfilm, der als Maske für die Diffusion von Verunreinigungen verwendet wird, nur unvollkommen als Oberflächenschutzfilm gegen Sauerstoff während des Diffusionsbehandlungsschriites wirkt.
Es wird nämlich, da der bei der bekannten Halbleiteranordnung als Diffusionsmaske verwendete Isolierfilm eine erhebliche Dicke hat, eine erhebliche mechanische Beanspruchung an der Grenzfläche zwischen dem Isolierfilm und dem einkristallinen Halbleitergrundkörper durch eine hohe Temperatur beim Diffusionsschritt der Verunreinigung aufgrund des Unterschiedes zwischen den Wärmeausdehnungskoeffizienten des Isolierfilms und des einkristallinen Halbleitergrundkörpers erzeugt. Außerdem kann, da eine so starke mechanische Beanspruchung Risse im Isolierfilm erzeugen kann, Sauerstoff in die Oberfläche des einkristallinen Halbleitergrundkörpers durch solche Risse eingeführt werden.
Weiter ist es, z. B. aus »Journal of Applied Physics« 28, No. 12 (Dez. 1957), S. 1427-1436, in Fachkreisen bekannt, daß Sauerstoff in Siliziumkristallen als Verunreinigung wirkt, aus der Donatoren gebildet werden. So erkennen Fachleute ohne weiteres, daß Sauerstoff, der in die Oberfläche des einkristallinen
Haibleitergrundkörpers eingeführt ist, die elektrischen Eigenschaften dieser Oberfläche von den idealen Eigenschaften abweichend macht. Eine solche Abweichung der elektrischen Eigenschaften an der Oberfläche des einkristallinen Halbieitergrundkörpers kann eine Verschlechterung der elektrischen Eigenschaften eines Halbleiterbauelements (z. B. Senkung der Sperrdurchbruchspannung eines PN-Oberganges, der durch eine selektive Diffusion einer Verunreinigung in die Oberfläche des einkristallinen Halbleitergrundkörpers gebildet wurde, verursachen.
Die Erfindung wird anhand zweier in der Zeichnung veranschaulichter Ausführungsbeispiele näher erläutert. Es zeigen
Fig. la bis Ig Vertikalschnittansichten von Halbleiterbauelementen zur Veranschaulichung der Herstellschritte eines Verfahrensbeispiels und
Fig. 2a bis 2f Vertikalschnittansichten von Halbleiterbauelementen zur Veranschaulichung der Herstellschritte eines anderen Verfahrensbeispiels.
Beispiel 1
Zuerst wird ein einkristalliner Grundkörper 11 aus n-Typ-Silizium von etwa 200 um Dicke gemäß F i g. la hergestellt. Nach einer Reinigungsbehandlung der Oberfläche des Grundkörpers 11 wird darauf ein Siliziumoxydfilm 12 von etwa 500 bis 1000 nm Dicke erzeugt. Der Siliziumoxydfilm 12 auf dem Siliziumgrundkörper 11 läßt sich durch Erhitzen des Grundkörpers auf eine Temperatur über 1000°C in tuner oxydierenden Atmosphäre bilden; man kann ihn aber auch durch thermische Zersetzung von Organooxysilan bei einer verhältnismäßig niedrigen Temperatur von 700 bis 8000C erzeugen, wobei der Siliziumoxydfilm 12 auf dem Siliziumgrundkörper 11 aus der Dampfphase niedergeschlagen wird. In beiden Fällen läßt sich die Dicke des Siliziumoxydfilms 12 passend dimensionieren, indem die Dauer der Hitzebehandlung entsprechend gewählt wird. Dann wendet man die herkömmliche Photograviertechnik an, um unnötige Teile des Siliziumoxydfilms 12 durch Ätzen mit z. B. Fluorwasserstoffsäure zu entfernen und dabei den Siliziumoxydfilm 12 auf mindestens einem Teil der Oberfläche des Siliziumgrundkörpers 11 zu belassen, wie Fig. Ib zeigt. Anschließend wird ein Siliziumnitridfilm 13 von etwa 20 bis 200 nm Dicke auf dem Teil der Oberfläche des Siliziumgrundkörpers 11 gebildet, der nicht mit dem Siliziumoxydfilm 12 bedeckt ist, wie Fig. Ic zeigt. Der Siliziumnitridfilm 13 läßt sich z. B. durch Einbringen des in Fig. Ib dargestellten Siliziumgrundkörpers in eine Stickstoffgasatmosphäre und eine Wärmebehandlung von etwa 30 Minuten bis 1 Stunde bei etwa 12500C erzeugen. Statt dessen kann man den Siliziumnitridfilm 13 auch dadurch aufbringen, daß man Wasserstoff gas als Trägergas verwendet, eine Stickstoffverbindung, wie z. B. Ammoniakgas (NH3) oder Hydrazin (N2H4), mit einer Siliziumverbindung, wie z. B. Silan (SiH4), dem Trägergas zumischt und zwischen den Verbindungen eine Reaktion bei einer Temperatur von etwa 900 bis 1250°C ablaufen läßt. Dann wird eine Siliziumschicht 29 auf einem erforderlichen Teil der Grundkörperoberfläche niedergeschlagen, wie Fig. Id zeigt. Diese Siliziumschicht 29 kann auf der Grundkörperoberfläche nach der herkömmlichen Vakuumverdampfungsmethode oder durch Reduktion von Siliziumtetrachlorid (SiCl4) mit Wasserstoff hergestellt werden, worauf der nicht benötigte Teil der Siliziumschicht nach der bekannten Photograviertechnik entfernt wird. Man läßt anschließend Gallium in den Halbleitergrundkörper 11, der die Siliziumschicht 29 trägt, eindiffundieren, um eine Galliumdiffusionsschicht 17 im Grundkörper 11 zu bilden, wie F i g. Ie zeigt
Dann wird ein Loch in dem mittleren Siliziumoxydfilm 12 hergestellt und eine Verunreinigung, wie z. B. Phosphor, Arsen oder Antimon, du^ch dieses Loch eindiffundiert, um eine η-Typ-Diffusionszone 24 im Grundkörper 11 zu erzeugen, wie Fig. If zeigt. Anschließend stellt man Löcher durch entsprechende Teile der Siiiziumoxydfilme 12 und 19 her und schlägt die Elektrodenmetalle 22 und 27 in diesen Löchern zur Fertigung eines npn-Transistors nieder.
Die im vorliegenden Beispiel verwendete Siliziumschicht 29 kann während des genannten Diffusionsschrittes eine Oberflächenoxydation erfahren, doch kann sie auch als solche erhalten bleiben, so daß sie zusammen mit den Siliziumoxydfilmen 12 und 19 und dem Siliziumnitridfilm 13 als Oberflächenschutzfilm für die Halbleiteranordnung dient. Wenn erforderlich, kann diese Siliziumschicht 29 nach dem Anbringen des Elektrodenmetaüs gemäß Fig. Ig entfernt werden.
Beispiel 2
Ein weiteres Ausführungsbeispiel der Erfindung wird im folgenden beschrieben. Vv ic z. B. in Fi g. 2a gezeigt ist, wird ein Siliziumoxydfilm 13 einer Dicke von etwa 500 bis 1000 nm auf der Oberfläche eines n-Typ-Siliziumgrundkörpers 11 von etwa 250 μιη Dicke gebildet. Dann wird, wie Fig. 2b zeigt, eine etwa !0 bis 100 nm dicke Siliziumschichi 29 auf den Siliziumoxydfilm Π aufgebracht. Diese Siliziumschicht 29 läßt sich nach der bekannten Vakuuniverdampfungsmethode oder durch Reduktion von Süiziumtetrachlorid (SiCI4) mit Wasserstoff herstellen.
Dann wird die bekannte Photograviertechnik angewendet, um einen bestimmten Teil der Siliziumschicht 29 zu entfernen. Anschließend wird der Siliziumgrundkörper 11 einer Wärmebehandlung von 30 Minuten bis zu 1 Stunde bei etwa 1250°C in einer stickstoffhaltigen Atmosphäre unterworfen, urn einen Siliziumnitridfilm 20 von etwa 10 bis 50 nm Dicke auf der Oberfläche der Siliziumschicht 29 zu bilden, wie Fig. 2c zeigt. Statt durch Wärmebehandlung des Grundkörpers in der stickstoffhaltigen Atmosphäre kann der Siliziumnitridfilm 20 auf der Siliziumschicht 29 auch durch chemische Reaktion von Silan (SiH4) und Ammoniakgas (NH3) niedergeschlagen werden. In diesem Fall wirkt die Siliziumschicht 29 als starkes Bindeglied zwischen dem Siliziumoxydfilm 13 und dem Siliziumnitridfilm 20. Wenn dann der Siliziumgrundkörper auf »iner Temperatur von etwa 1160°C gehalten, Galliumgas auf 9000C erhitzt und in Beimischung zu Wasserstoff als Trägergas über die Grundkörperoberfläche strömen gelassen wird, diffundiert Gallium durch den Siliziumoxydfilm 13 in den Grundkörper 11 und bildet eine p-Typ-Diffusionszone 17 darin, wie Fig. 2d zeigt. Die Endkante eines
eo pn-Überganges 18, der zwischen der p-Typ-Zone 17 und dem n-Typ-Grundkörper 11 entsteht, wird von dem Siliziumnitridfilm 20 über dem Siliziumoxydfilm 13 abgedeckt.
M^n stellt nun ein Loch durch mindestens einen Anteil des Teils des Siliziumoxydfilms 13 her, der nicht mit dem Siliziumnitridfilm 20 bedeckt ist, und läßt eine n-Typ-Verunreinigung, wie z. B. Phosphor durch dieses Loch eindiffundieren, um eine n-Tvn-Diffiisir>n<;7nnp ">ä.
zu bilden, wie F i g. 2e zeigt. Während dieses Diffusionsvorganges entsteht ein frischer dünner Siliziumoxydfilm 19 an der Öffnung, durch welches Phosphor eindiffundiert. Schließlich werden Löcher durch erforderliche Teile der Siliziumoxydfilme 13 und 19 hergestellt, wie Fig. 2f zeigt, und Elektrodenmetalle 22 und 27 daran angebracht, um einen iipn-Transistor zu schaffen.
Falls bei diesem Ausführungsbeispiel 2 eine Pore im Siliziumnitridfilm 20 vorliegen sollte, kann die Oberfläche der Siliziumschicht 29, die durch die Pore im Siliziumnitridfilm 20 freiliegt, während der Diffusionsbehandlungsschritte nach Fig. 2d und Fig. 2e oxidiert werden, doch bleibt diese Siliziumschicht 29 im übrigen an ihrer Stelle, so daß sie als Oberflächenschutzfilm für das Halbleiterbauelement dienen kann.
Es läßt sich also ein Halbleiterbauelement, wie z. B. ein Transistor des bekannten Planartyps, sehr leicht herstellen, da man Arbeitszonen des Halbleiterbauelements mittels geeigneter Behandlung des Siliziumoxidfilms leicht herstellen kann, wie vorstehend beschrieben wurde.
Obwohl in den Ausführungsbeispielen nur Silizium als Grundkörpermaterial erwähnt wurde, kann man statt dessen auch Germanium oder andere übliche Halbleitermaterialien ebenso wirkungsvoll verwenden. Darüber hinaus ist die Erfindung, obwohl die Ausführungsbeispiele nur von der Herstellung eines Transistors handeln, offensichtlich auch auf die Herstellung sogenannter integrierter Schaltungen anwendbar.
Hierzu 3 Blatt Zeichnungen

Claims (1)

Patentansprüche:
1. Verfahren zur Herstellung von Halbleiterbauelementen mit den Schritten
— der Erzeugung eines Isolierfilms aus einer Siliziumverbindung auf einem Halbleitergrundkörper,
— der selektiven Diffusion einer Verunreinigung in bestimmten Bereichen des Halbleitergrundkörpers unter Bildung von pn-Übergängen und
— der Erzeugung einer Siliziumschicht auf bestimmten Bereichen des Isolierfilms,
DE1789204A 1966-03-23 1967-03-21 Verfahren zur Herstellung eines Halbleiterbauelements Expired DE1789204C2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1741566 1966-03-23

Publications (1)

Publication Number Publication Date
DE1789204C2 true DE1789204C2 (de) 1982-12-16

Family

ID=11943357

Family Applications (2)

Application Number Title Priority Date Filing Date
DE1789204A Expired DE1789204C2 (de) 1966-03-23 1967-03-21 Verfahren zur Herstellung eines Halbleiterbauelements
DE19671589886 Ceased DE1589886B1 (de) 1966-03-23 1967-03-21 Halbleiterbauelement mit oberflaechenueberzug und verfahren zu seiner herstellung

Family Applications After (1)

Application Number Title Priority Date Filing Date
DE19671589886 Ceased DE1589886B1 (de) 1966-03-23 1967-03-21 Halbleiterbauelement mit oberflaechenueberzug und verfahren zu seiner herstellung

Country Status (3)

Country Link
US (2) US3979768A (de)
DE (2) DE1789204C2 (de)
GB (2) GB1184797A (de)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB1492447A (en) * 1974-07-25 1977-11-16 Siemens Ag Semiconductor devices
FR2284981A1 (fr) * 1974-09-10 1976-04-09 Radiotechnique Compelec Procede d'obtention d'un circuit integre semiconducteur
US6884698B1 (en) * 1994-02-23 2005-04-26 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device with crystallization of amorphous silicon
JP3378078B2 (ja) * 1994-02-23 2003-02-17 株式会社半導体エネルギー研究所 半導体装置の作製方法
SG118117A1 (en) 2001-02-28 2006-01-27 Semiconductor Energy Lab Semiconductor device and manufacturing method thereof
US7531588B2 (en) * 2004-07-30 2009-05-12 Momentive Performance Materials Inc. Silane compositions, processes for their preparation and rubber compositions containing same
US20080251891A1 (en) * 2007-04-10 2008-10-16 Yeong-Chang Chou Semiconductor having passivated sidewalls

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3184657A (en) * 1962-01-05 1965-05-18 Fairchild Camera Instr Co Nested region transistor configuration
DE1589810C3 (de) * 1966-03-01 1978-05-24 General Electric Co., Schenectady, N.Y. (V.St.A.) Passiviertes Halbleiterbauelement und Verfahren zu seiner Herstellung

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE1184178B (de) * 1960-02-20 1964-12-23 Standard Elektrik Lorenz Ag Verfahren zum Stabilisieren der Oberflaeche von Halbleiterkoerpern mit pn-UEbergaengen durch Vakuumbedampfen
US3189973A (en) * 1961-11-27 1965-06-22 Bell Telephone Labor Inc Method of fabricating a semiconductor device
US3212162A (en) * 1962-01-05 1965-10-19 Fairchild Camera Instr Co Fabricating semiconductor devices
US3203840A (en) * 1961-12-14 1965-08-31 Texas Insutruments Inc Diffusion method
US3165430A (en) * 1963-01-21 1965-01-12 Siliconix Inc Method of ultra-fine semiconductor manufacture
US3326729A (en) * 1963-08-20 1967-06-20 Hughes Aircraft Co Epitaxial method for the production of microcircuit components
US3352726A (en) * 1964-04-13 1967-11-14 Philco Ford Corp Method of fabricating planar semiconductor devices
US3374407A (en) * 1964-06-01 1968-03-19 Rca Corp Field-effect transistor with gate-insulator variations to achieve remote cutoff characteristic
US3385729A (en) * 1964-10-26 1968-05-28 North American Rockwell Composite dual dielectric for isolation in integrated circuits and method of making
US3477886A (en) * 1964-12-07 1969-11-11 Motorola Inc Controlled diffusions in semiconductive materials
US3421936A (en) * 1964-12-21 1969-01-14 Sprague Electric Co Silicon nitride coating on semiconductor and method
US3484313A (en) * 1965-03-25 1969-12-16 Hitachi Ltd Method of manufacturing semiconductor devices
US3398335A (en) * 1965-03-31 1968-08-20 Ibm Transistor structure with an emitter region epitaxially grown over the base region
US3408238A (en) * 1965-06-02 1968-10-29 Texas Instruments Inc Use of both silicon oxide and phosphorus oxide to mask against diffusion of indium or gallium into germanium semiconductor device
US3479237A (en) * 1966-04-08 1969-11-18 Bell Telephone Labor Inc Etch masks on semiconductor surfaces
US3438873A (en) * 1966-05-11 1969-04-15 Bell Telephone Labor Inc Anodic treatment to alter solubility of dielectric films
US3463974A (en) * 1966-07-01 1969-08-26 Fairchild Camera Instr Co Mos transistor and method of manufacture
US3465209A (en) * 1966-07-07 1969-09-02 Rca Corp Semiconductor devices and methods of manufacture thereof
US3544399A (en) * 1966-10-26 1970-12-01 Hughes Aircraft Co Insulated gate field-effect transistor (igfet) with semiconductor gate electrode
US3534234A (en) * 1966-12-15 1970-10-13 Texas Instruments Inc Modified planar process for making semiconductor devices having ultrafine mesa type geometry
US3475234A (en) * 1967-03-27 1969-10-28 Bell Telephone Labor Inc Method for making mis structures

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3184657A (en) * 1962-01-05 1965-05-18 Fairchild Camera Instr Co Nested region transistor configuration
DE1589810C3 (de) * 1966-03-01 1978-05-24 General Electric Co., Schenectady, N.Y. (V.St.A.) Passiviertes Halbleiterbauelement und Verfahren zu seiner Herstellung

Non-Patent Citations (5)

* Cited by examiner, † Cited by third party
Title
"Electronics" (14. Juni 1965), Seite 40 *
"IBM Journal of Research and Development", Sept. 1964, Seiten 376 bis 384 *
"IBM Technical Disclosure Bulletin", Bd. 8, Nr. 4, (Sept. 1965), Seiten 675 bis 676 *
"Journal of Applied Physics", Bd. 28, Nr. 12, (Dez. 1957), Seiten 1427 bis 1436 *
"Radio Mentor" 10, 1963, Seiten 851 bis 855 *

Also Published As

Publication number Publication date
GB1184797A (en) 1970-03-18
US3979768A (en) 1976-09-07
DE1589886B1 (de) 1972-05-31
GB1184796A (en) 1970-03-18
US3791883A (en) 1974-02-12

Similar Documents

Publication Publication Date Title
DE1294557C2 (de) Integrierte komplementaere transistoranordnung und verfahren zu ihrer herstellung
DE2605830C3 (de) Verfahren zur Herstellung eines Halbleiterbauelements
DE3019850C2 (de)
DE1764281C3 (de) Verfahren zum Herstellen einer Halbleitervorrichtung
DE2618733A1 (de) Halbleiterbauelement mit heterouebergang
DE3030385C2 (de) Verfahren zur Herstellung einer MOS-Halbleitervorrichtung
DE2752439A1 (de) Verfahren zur herstellung von silicium-halbleiteranordnungen unter einsatz einer ionenimplantation und zugehoerige halbleiteranordnung
DE2641752B2 (de) Verfahren zur Herstellung eines Feldeffekttransistors
DE1444496A1 (de) Epitaxialer Wachstumsprozess
DE2019655C2 (de) Verfahren zur Eindiffundierung eines den Leitungstyp verändernden Aktivators in einen Oberflächenbereich eines Halbleiterkörpers
DE2449012C2 (de) Verfahren zur Herstellung von dielektrisch isolierten Halbleiterbereichen
DE2951504C2 (de) Verfahren zum Herstellen einer integrierten Schaltungsanordnung mit einem einen inneren und einen äußeren Basisbereich aufweisenden bipolaren Transistor
DE2023936C3 (de) Halbleitervorrichtung und Verfahren zu ihrer Herstellung
DE1514018C3 (de) Verfahren zum Aufbringen von Schutz- und Passivierungsschichten auf Halbleiterplättchen
DE2225374B2 (de) Verfahren zum herstellen eines mos-feldeffekttransistors
DE1950069B2 (de) Verfahren zum Herstellung einer Halbleiteranordnung
DE1803024A1 (de) Integriertes Halbleiterbauelement und Verfahren zu seiner Herstellung
DE1789204C2 (de) Verfahren zur Herstellung eines Halbleiterbauelements
DE2654979B2 (de) Verfahren zur Herstellung einer Halbleitervorrichtung
DE2560576C2 (de) Verfahren zum Herstellen einer integrierten Injektions-Schaltungsanordnung
DE3039009C2 (de) Sperrschicht-Feldeffekttransistor
DE1814747A1 (de) Verfahren zum Herstellen von Feldeffekttransistoren
DE3736369C2 (de)
DE3301479C2 (de) Verfahren zum Herstellen eines Halbleiterelementes
DE2439535A1 (de) Verfahren zum eindiffundieren aktiver stoerelemente in halbleitermaterialien

Legal Events

Date Code Title Description
BI Miscellaneous see part 2
8326 Change of the secondary classification

Ipc: H01L 23/30

8381 Inventor (new situation)

Free format text: TAKEI, ICHIRO, KODAIRA, JP SASAKI, KATSUYOSHI, FUJISAWA, JP NISHIDA, SUMIO, KODAIRA, JP

AC Divided out of

Ref country code: DE

Ref document number: 1589886

Format of ref document f/p: P