DE1499740A1

DE1499740A1 - Schaltungsanordnung zum Betrieb von Matrixspeichern

Info

Publication number: DE1499740A1
Application number: DE19661499740
Authority: DE
Inventors: Norton David Elliott
Original assignee: International Business Machines Corp
Current assignee: International Business Machines Corp
Priority date: 1965-12-06
Filing date: 1966-12-05
Publication date: 1970-04-02
Also published as: US3480923A; FR1503087A; GB1141336A

Description

Die Erfindung betrifft eine Schaltungsanordnung zum Betrieb von Matrixspeichern, bei denen ein Speicherelement am Kreuzungspunkt zweier erregter Koordinatenleiter angesteuert wird, und bei der unter Verwendung von Schaltern nicht für jeden Leiter ein Treiber vorgesehen ist.

Bei Datenspeichern mit in Matrixform angeordneten Speicherelementen, ζ. Β. Magnetkernen, werden üblicherweise je ein Leiter einer Koordinatenrichtung erregt und das an der Kreuzungs stelle der beiden Leiter liegende Speicherelement dadurch angesteuert. Im Falle der Magnetkerne wird jedem Leiter ein Halb wahl-Strom zugeführt; nur der Magnetkern an der Kreuzungs stelle erfährt volle Erregung.

Der Aufwand von je einem Treiber für jeden Koordinatenleiter fällt bei

00981-4/1S11

größeren Speichern beträchtlich ins Gewicht. JEs ist bekannt,für jede Koordinate eines solchen Speichers einen Treiber vorzusehen und die Auswahl des gewünschten Leäers durch die Betätigung von Schaltern vorzunehmen (DAS 1 026 789).

Bei der Auswahl von Speicherelementen sind für den Schreib- und für den Lesevorgang gewöhnlich Erregerströme verschiedener Richtung erforderlich. Es ist bereits aus dem US-Patent 3 027 546 bekannt, an ein und demselben Erregungsleiter zwei Treiber entgegengesetzter Impulspolarität anzuschließen und den Anschluß an den Leiter über je eine Diode vorzunehmen, die., an die Impulspolarität angepaßt, entgegengesetzt gepolt sind. Wenn bei dieser Art von Treiberschaltung unabsichtlich beide (der Lese-.und der Schreib-) Treiber eingeschaltet werden, so stellen die zugehörigen Dioden einen Kurzschluß dar, der Dioden oder Treiber zerstört. Weiter verursacht der Übergang der Treiber von ihrem einen zum anderen Zustand (Ein-Ausschalten) Störsignale auf den Abfühlleitungen, die sich nicht gegenseitig aufheben. Die Benutzung von Lese- und Schreib-Treibern verursacht erhöhte Kosten.

Um mit Impulsquellen geringer Leistungsfähigkeit kräftige Erregerimpulse erzeugen zu können, ist es bereits aus dem US-Patent 3 138 786 bekannt, in alle Leiter einer Koordinate mit Ausnahme eines einzigen schwache Erregerströme zu schicken und die Summe der Erregerströme auf der einen gewünschten zur Wirkung kommen zu lassen.

Bei Matrixspeichern der genannten Art verursachen die Halbwahl-Ströme in

0 0 9814/ 15Π ;^·

den nichtausgewählten Speicherelementen Störsignale. Durch geschickte Führung der Abfühlleitung wird versucht zu erreichen, daß sich die Störsignale gegenseitig auslöschen; dies gelingt jedoch nur in sehr beschränktem ' Umfange, da die Störsignal-Summe zum Teil von den Speicherwerten der einzelnen Speicherelemente abhängig ist.

Von dem eingangs genannten Stand der Technik ausgehend macht es sich die Erfindung zur Aufgabe, eine Schaltungsanordnung für Matrixspeicher zu schaffen, welche eine geringe Anzahl von Treibern und von Erregungsleitern erfordert, bei welcher jedoch eine bedeutende Verminderung des Störpegels im Ausgangssignal erzielbar ist. Gegenstand der Erfindung ist demnach eine Schaltungsanordnung zum Betrieb von Matrixspeichern, bei denen ein Speicherelement am Kreuzungspunkt eines erregten Leiters einer Koordinate mit einem erregten Leiter der anderen Koordinate angesteuert wird; unter Verwendung eines Treibers pro Koordinate und mit Schaltern zur Auswahl des gewünschten Leiters· unter Benutzung derselben Leiter für den Lese- und den Schreibvorgang und mit Dioden in Reihe mit den Leitern, sowie mit Aufteilung des Erregerstromes eines Leiters auf andere Leiter derselben Koordinate, mit'dem Merkmal, daß das eine Ende jedes Leiters einer Koordinate über je eine Diode an die eine Seite eines Transistorschalters und über eine entgegengesetzt gepolte Diode an die andere Seite desselben Transistorschalters angeschlossen ist; daß das andere Ende jedes Leiters einer Koordinate mit einer von zwei Steuersignalen beeinflußten Torschaltung verbunden ist; und daß die

¹⁴⁴²³ 0 0 9814/1511

Torschaltungen einer Koordinate von den beiden Steuersignalen derart beeinflußt werden, daß die dein gewünschten Leiter zugeordnete Torschaltung durchlässig wird und alle anderen Torschaltungen Erregerströme liefern.

Das nachfolgende Ausführungsbeispiel wird durch Zeichnungen erläutert.

000814/15

Fig. 1 ist eine schematische Darstellung der erfindungsgemäßen

Treiberschaltung;

Fig. 2 ist ein Impulsdiagramm zur Erläuterung der Fig. 1 und 3 und

Fig. 3 zeigt Einzelheiten zur Fig. 1.

In Fig. 1 ist die Erfindung in Zusammenhang mit einem Magnetkernspeicher 10 dargestellt. Der Erfindungsgedanke kann auch mit anderen Matrixspeichern benutzt werden, deren Speicherelemente z.B. dünne Filme, nichttoroidförmige Magnetkerne, aktive Speicherelemente und dergleichen sein können. Im vorliegenden Beispiel besteht die Magnetkernnaatrix 10 aus den drei Ebenen 12, 14 und 16, von denen jede vier mal vier Magnetkerne enthält. Ein bestimmtes Wort oder ein Datenabschnitt wird in senkrecht untereinander angeordneten Kernen gespeichert; die Matrix 10 kann 16 Datenwörter zu drei Bits aufnehmen, d. h. ein Datenwort ist z.B. in den Kernen 18, 20 und 22 untergebracht. Durch jeden Kern ist eine T reiber leitung X (24 - 27); dabei führt die gleiche Leitung durch alle entsprechenden Zeilen der Ebenen 12, 14 und 16. Ebenso führen die Treiberleitungen Y (28 - 31) spaltenweise durch die Kerne und verbinden gleiche Spalten der drei Ebenen. Im folgenden soll nur die Treibleitung X besprochen werden; die Anschlüsse und der Betrieb der Treiberleitungen Y {28 - 31) ist genau derselbe wie bei den Treiberleitungen X; sie wurden nur der Einfachheit halber weggelassen.

In jeder Ebene des Speichers 10 ist zusätzlich eine AbfühlleitRng (12^J in der

00981 A/1511

Ebene 12) vorgesehen, welche durch alle Kerne dieser Ebene führt. Bekanntlich wird beim Anlegen koinzidenter Halbwahl-Impulse an bestimmte Treiberleitungen X und Y ein bestimmter Kern in jeder Ebene umgeschaltet; er induziert in der Abfühlleitung ein Signal . Um die Daten in die Speicherstellen zurückzuschreiben, sind außer den Treiberleitungen X und Y besondere Sperrnutwicklungen vorzusehen. Diese Wicklungen wurden in der Zeichnung aus Gründen der größeren Übersichtlichkeit weggelassen.

Γ Jede der mit 24 - 27 bezeichneten Treiberleitungen X ist über Anpassungswiderstände 33 - 36 an Auswahl-T or schaltungen 38 - 41 angeschlossen.. Jede dieser Torschaltungen hat zwei Eingangsklemmen; eine davon ist jeweils über Leiter 43 - 46 mit X-Adressenwahl-Signalej^gespeist; die andere erhält von der mit Lesen-Schreiben bezeichneten Klemme über den Leiter 48 Lese/ Schreib-Impulse. Abhängig von den Eingangs Signalen kann jede Torschaltung 38 - 41 eines von zwei Ausgangspotentialen abgeben. Wenn beide Eingangs- klemmen gleichzeitig auf ein verhältnismäßig positives Potential oder beide gar nicht erregt sind, so liefert die Torschaltung ein niedriges Potential an die angeschlossene Treiberleitung. Wenn an nur eine Eingangs klemme ein hohes Potential angelegt wird, so liefert die Ausgangsklemme ein hohes Potential zur Treiberleitung. Wie noch gezeigt werden wird, ist die Arbeitsweise der ausgewählten und der nichtausgewählten T or schaltungen komplementär.

Am anderen Eriide jeder Treiberleitung X ist die X-Treiberschaltung 50 angeschlossen. Der Transistor 52 bildet das Hauptelement der Treiberschaltung

14423 009814/ 1 511

50; seine'.Basis 53 wird über den Transformator 54 erregt. Die Primärwicklung ö6 dieses Transformators wird an der Klemme 58 während jedes Lese-Schreib-Zyklus des Speichers erregt. Ein Strom in der Primärwicklung, 56 verursacht in den Sekundärwicklungen 60 und 62 Spannungen, die den Transistor 52 leitend werden lassen. Zwischen dem Kollektor und der Sekundärwicklung 62 liegt eine Diode 64 zur Verhinderung der Übersteuerung'. Die X-Treiberleitungen 24 - 27 sind über die Dioden 70 bis 73 mit dem Kollektor des Transistors 52 verbunden. Die gleichen Treiberleitungen sind über entgegengesetzt gepolte Dioden 74 - 77 mit dem Emitter des Transistors 52 verfounden.

Zur Erläuterung der Arbeitsweise wird die Fig» 2 zur/Fig. 1 zugezogen. Ein normaler Speicherzyklus besteht aus zwei Teilen: einem ersten Teil währenddessen Daten aus dem Speicher entnommen und zum Abfühlverstärker übertragen werden und einem zweiten, unmittelbar daran anschließenden, währenddessen die Daten unverändert zurückgebracht oder neue eingetragen werden. Zur Einleitung eines Speieherzyklus wird die Klemme 58 durch das Startpotential 101 (Fig. 2) erresgt. Der Transistor 52 wird dadurch leitend lind verbindet die Kathoden der Dioden 70 - 73 mit den Anoden der Dioden 74 - 77. Gleichzeitig wird an eine der X-Adres sen Wahlleitungen 43 - 46 ein hohes Potential angelegt. Soll z.B. das D_a ten wort aus den Magnetkernen 18, 20 und =22 ausgelesen werden, so-rciuß das besagte hohe Potential über die Eingangsklemme 43 an die Torsehaltuxig 38 angelegt werden; dies entspricht der Kurve 102'von Fig. 2. Gleichzeitig mit der Erregung der Klemmen 58 und 43 muß noch die Leitung 48 (Besen-Schreiben) ein hohes Potential erhalten

ÜÖW14/151 1

(Kurve 104 der Fig. 2).' Die Torschaltung 38 legt jetzt ein niedriges Potential über den Widerstand 33 an die Treiberleitung 24. An den Torschaltungen. 39, 40 und 41 liegt nur das/Jignal der Leitung 48 (Lesen-Schreiben) an; diese liefern deshalb ein hohes Potential über die Widerstände 34, 35 und 36 an die Treiberleitungen 25, 26 und 27. Das niedrige Potential auf der Treiberleitung 24 gelangt zu der Anode der Diode 73 und zu der Kathode der Diode 74. Das hohe Potential der Treiberleitungen 25, 26 und 27 gelangt zu den Anoden der Dioden 70, 71 und 72 und zu den Kathoden der Dioden 75, 76 und 77. Dadurch werden die Dioden 70, 71 und 72 in Durchlaßrichtung und die Diode 73 in Sperrichtung vorgespannt. Die Diode 74 andererseits wird in Durchlaßrichtung vorgespannt und die Dioden 75, 76 und 77 in Sperrichtung. Bei dem genannten Vorspannungs-Zustand der Dioden fließen Ströme in folgender Weiset gleiche Ströme laufen von den T or schaltungen 39, 40 und 41 über die Widerstände 34, 35 und 36 zu den Treiberleitungen 25, 26 und 27; von dort durch die Dioden 70, 71 und 72, vereinigen sich zu einem vollen Halbwahl-Strom und passieren den Transistor 52, die Diode 74 und die Treiberleitung 24. Auf der Treiberleitung 24 durchläuft der Halbwahl-Strom die Kerne 18, 20 und 22 und gelangt durch den Widerstand 33 zur Torschaltung 38. Der die Leitung 24 durchfließende Strom setzt sich also aus gleich großen Stromanteilen zusammen,die in entgegengesetzter Richtung durch die Treiberleitungen 25 - 27 fließen. Das Ergebnis dieser gegenläufigen Strompfade ist ein "schwebendes" System (ohne feste Bezugspunkte), bei dem die in der Abfühlleitung jeder Ebene durch den vollen Halbwahl-Strom induzierten Störspannungen durch die entgegengesetzt gerichteten Störspannungen aus den Strömen in den nichtgewählten Treiberleitungen kompensiert werden. Die Stromamplitude Jn den nichtgewählten

009814/1511

Treiberleitungen ist so klein, daß der Remanenzzustand der nichtgewählten Kerne unbeeinflußt bleibt und daß., bei praktisch vorkommenden Speichergrößen, keine Beeinträchtigung der Speicherwerte auftritt.

Während der zweiten Hälfte des Speicherzyklus, während des Sehreibteiles, bleibt die X-Adressenwahl auf dem Leiter 43 unverändert, die Erregung des Leiters 48 (Lesen-Schreiben) geht jedoch zum niedrigen Potential über (Kurve 110). Die Torschaltungen 39, 40 und 41 gehen infolge ihrer Erregung durch ein hohes Potential zur Lieferung eines niedrigen Potentials an die Treiberleitungen 25, 26 und 27 über. Das hohe Eingangspotential an der Torschaltung 38 (Kurve 102) bewirkt ein hohes Ausgangspotential zu der Treiberleitung 24. Die Diode 73 wird dabei in Durchlaßrichtung vorgespannt. Das gleiche Potential spannt die Diode 74 in Sperrichtung vor. Das niedrige Potential auf den Treiberleitungen 25/ 26 und 27 spannt die Dioden 70, 71 und 72 in Sperrichtung und die Dioden 75, 76 und 77 in Durchlaßrichtung vor. Als Ergebnis fließt ein Halbwahl-Strom von der Torschaltung 38 über den Widerstand 33, und (durch die Kerne 22, 20 und 18) über die Treiberleitung 24, über die in Durchlaßrichtung vorgespannte Diode 73, den leitenden Transistor 52 und verzweigt sich dann zu gleichen Teilen auf die Dioden 75, 76 und 77. Von da aus laufen die .drei getrennten Ströme über die Treiberleitungen 25, 26 und 27 über die Widerstände 34, 35 und 36 zu den T or schaltungen 39, 40 und 41 zurück, . '

Aus der vorstehenden Beschreibung eines Speicherzugriffs ergibt sich, daß

!4423 009814/151 1

die gesarate Lese-Sehreib-Operation von nur einem Schalttransistor durchgeführt wird und daß wegen der entgegengesetzten Richtung der in den Abfühlleitungen von dem vollen Strom und seinen rücklaufenden Komponenten induzierten Spannungen der Störpegel auf einen Kleinstwert verringert ist. Es ergibt sich damit eine Kostenverringerung und eine höhere Betriebssicherheit für den Speicher.

Die Torschaltungen 38 - 41 zur Auswahl der Treiberleitungen sind alle von gleichem Aufbau; Fig. 3 zeigt das Blockschaltbild einer solchen Torschaltung. Eingangs signale für sie sind die X-Adressenwahl (Leitung 43) und das Signal L es en-Schreiben (Leitung 48). Beide Signale sind Eingangswerte der Ausschließlichen Oder-Schaltung 80, deren Aus gangs signal über den Inverter 82 an die Basis des Transistors 84 gelegt wird. Der Transistor 84, die Diode 88 und der Transistor 86 liegen in Reihe und bilden zusammen einery&egentaktverstärker; abhängig vom Eingangssignal an der Basis des Transistors 84 ändert sich das Potential am Ausgangsleiter 90 zwischen den beiden früher erwähnten hohen und tiefen Pegeln. Der Kollektor des Transistors 86 ist über einen Widerstand 92 mit der Speisespannung +V verbunden. Der Leitfähigkeitszustand des Transistors 86 wird von der Spannung an der zu seiner Basis führenden Leitung 94 bestimmt, die ihrerseits abhängig ist von dem Strom durch den Leiter 98 und den Widerstand 96.

Die Arbeitsweise der Schaltung von Fig. 3 soll unter Benutzung der Kurven

Ü098U/151 1

^1

von Fig. 2 besprochen werden. Zum Beginn des Lese-Zyklus wird an die Leitungen 43 und'48 hohes Potential angelegt, wie in Fig. 2 die Kurven 102 und 104 zeigen. Die Ausgangsklemme der Oder-Schaltung 80 ist dann auf niedrigem Potential. Durch den Inverter 82 wird dieses in ein hohes Potential umgekehrt und dieses macht den Transistor 84 leitend. Infolge der Leitfähigkeit dieses Transistors wird die Basis des Transistors 86 über den Leiter 98 auf Erdpotential gehalten. Der Transistor 86 bleibt also nichtleitend, die Diode 88 ist in Durchlaßrichtung vorgespannt und legt Erdpotential an den Ausgangsleiter 90. Niedriges Potential liegt also auf der Treiberleitung 24.

Während des folgenden Schreibzyklus ändert sich das Potential der Leitung 48 auf einen niedrigen Wert (Kurve 110); das Potential der Leitung 43 bleibt hoch. Die Ausschließliche Oder-Schaltung 80 liefert also ein hohes Potential (Kurve 112) das vom Inverter 82 als niedriges Potential (Kurve 114) an den Transistor 84 geliefert wird und diesen nichtleitend macht. Seine Kollektorspannung steigt also in Richtung auf die Speisespannung +V, so daß die Basisspannung des Transistors 86 angehoben und dieser leitend wird. Der Anstieg der Kollektorspannung des Transistors 84 spannt auch die Diode 88 in Sperrrichtung,vor und trennt die. Leitung 90 vom Leiter 98 und verhindert Störungen des Rückkopplungsweges durch die T reiber ströme. Die Leitfähigkeit des Transistors 86 läßt das Potential auf der Leitung 90 auf praktisch die Spannung von +V ansteigen (Kurve 116). Der Transistor 86 wirkt also als Emitterverstärker und liefert über Leitung 90 Schreibstrom zu der Treiberleitung 24.

Das Lese-Schreib-Signal auf Leitung 48 wird an alle T or schaltungen geliefert;

009814/1511

-*»- H99740

die X-Adressenwahl erfolgt jeweils nur für eine der T or schaltungen. Wenn ein hohes Lese-Schreib-Signal ohne ein X-Adressenwahlsignal an eine Torschaltung angelegt wird, so liefert diese ein hohes Potential, wie es in Fig. durch die Kurve 118 dargestellt ist. Genauer gesagt, verursacht die gleichzeitige Einwirkung eines hohen Lese-Schreib-Signals und eines niedrigen X-Adressenwahl-Signals auf die Ausschließliche Oder-Schaltung 80 die Abgabe eines hohen Potentials an den Inverter 82. Dieser wiederum.liefert ein niedriges Potential zum Transistor 84, läßt diesen nichtleitend werden und ein hohes Potential auf Leitung 90 entstehen.

Wenn andererseits das Signal Lesen-Schreiben auf dem Leiter 48 den tiefen Wert annimmt (Kurve 110), .so nimmt auch der Ausgang der exklusiven Oder-Schaltung 80 einen tiefen Wert an (Kurve 120); der Inverter 82 liefert dann ein hohes Ausgangssignal. Der Transistor 84 wird dann leitfähig und das Potential der Leitung 90 fällt ab. Die Ausgänge aller nichtgewählten Torschaltungen sind also direkt komplementär zum Ausgang der gewählten Torschaltung; d.h. wenn das Aus gangs signal der gewählten Torschaltung den hohen Wert (+V) annimmt, so nehmen die Ausgänge der nichtgewhälten Torschaltungen Erdpotential an und umgekehrt.

In praxi wird man die Signale an die Klemme 58 (Fig. 1) und die Adressenwahl-Signale nicht gleichzeitig anlegen. Bei größeren Speichern würde sonst der Störpegel die Nutzsignale unkenntlich machen. Man wird deshalb beide

009814/1511

Miff 41

Signale etwas gegeneinander versetzen und datei den 3?reiter später wirksam werjäen lassen.

₁₄₄₂₃ 009814/1511

Claims

US 9 7 M) -M- -St.. Dezember 1966 PAfIl

1. Schaltungsanordnung zum Betrieb von Matrixspeichern, bei denen ein Speicherelement am Kreuzungspunkt eines ^erregten Leiters einer Koordinate mit einem erregten Leiter der anderen Koordinate angesteuert wird; unter Verwendung eines Treibers pro Koordinate und mit Schaltern zur Auswahl des gewünschten Leiiers; unter Benutzung derselben Leiter für den Lese- und den Sehreibvorgang md .mit Dioden in Beihe mit den Leitern; sowie mit Aufteilung des Erreger stromes eines Leiters auf andere Leiter derselben Koordinate, dadurch gekennzeichnet, daß das eine Ende jedes Leiters (z.B. 24) einer Koordinate über je eine Diode (ζ. B, 73) an die eine Seite eines Transistorschalters (52) und über eine entgegengesetzt gepolte Diode (z.B. 74) an die andere Seite desselben Transistorschalter angeschlossen ist; daß das andere Ende jedes Leiters (z.B. 24) einer Koordinate mit einer von zwei Steuersignalen beeinflußten Torschaltung [ζ. Β. 38) verbunden ist; und daß die Torschaltungen (38 - 41) einer Koordinate von den beiden Steuersignalen derart beeinflußt werden, daß die dem gewünschten Leiter zugeordnete Torschaltung durchlässig wird und alle anderen ,T or Schaltungen Erregerströme liefern.

2. Schaltungsanordnung nach Anspruch 1, dadurch gekennzeichnet, daß die T or Schaltungen (38 - 41) je aus zwei in Reihe liegenden Transistoren

423 . 0 09 8 U/ 151 1

H99740

bestehen, an deren Verbindungspunkt ein Leiter (z. B. 24) angeschlossen' ist und die abhängig von den Steuersignalen den Leiter entweder an Erde legen oder mit einer Stromquelle verbinden.

3. Schaltungsanordnung nach den Ansprüchen 1 und 2, dadurch gekennzeichnet, daß die den T or schaltungen (38 - 41) zugeführten Steuersignale eine allen T or schaltungen gemeinsames Lese-Schreib-Signal und Adressenwahl-Signale sind, die für die T or schaltungen des gewünschten Leiters bzw. der übrigen Leiter komplementäre Werte haben.

9814/1511-