DE1462500B2 - Verfahren und Schaltungsanordnung zur Frequenz- und Phasensteuerung eines ersten Sienales durch ein zweites Signal - Google Patents
Verfahren und Schaltungsanordnung zur Frequenz- und Phasensteuerung eines ersten Sienales durch ein zweites SignalInfo
- Publication number
- DE1462500B2 DE1462500B2 DE19661462500 DE1462500A DE1462500B2 DE 1462500 B2 DE1462500 B2 DE 1462500B2 DE 19661462500 DE19661462500 DE 19661462500 DE 1462500 A DE1462500 A DE 1462500A DE 1462500 B2 DE1462500 B2 DE 1462500B2
- Authority
- DE
- Germany
- Prior art keywords
- signal
- input
- circuit
- output
- frequency
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims description 26
- 239000003990 capacitor Substances 0.000 claims description 17
- 230000008859 change Effects 0.000 claims description 12
- 230000008569 process Effects 0.000 claims description 9
- 230000000712 assembly Effects 0.000 claims description 3
- 238000000429 assembly Methods 0.000 claims description 3
- 210000000056 organ Anatomy 0.000 claims description 3
- 230000000694 effects Effects 0.000 description 11
- 230000001360 synchronised effect Effects 0.000 description 11
- 230000010363 phase shift Effects 0.000 description 10
- 238000010586 diagram Methods 0.000 description 9
- 230000000295 complement effect Effects 0.000 description 7
- 230000000737 periodic effect Effects 0.000 description 4
- 230000002441 reversible effect Effects 0.000 description 4
- 230000035559 beat frequency Effects 0.000 description 3
- 230000010354 integration Effects 0.000 description 3
- 230000003321 amplification Effects 0.000 description 2
- 230000001276 controlling effect Effects 0.000 description 2
- 238000003199 nucleic acid amplification method Methods 0.000 description 2
- 230000010355 oscillation Effects 0.000 description 2
- 230000004044 response Effects 0.000 description 2
- 230000001960 triggered effect Effects 0.000 description 2
- 101150087426 Gnal gene Proteins 0.000 description 1
- 101000878457 Macrocallista nimbosa FMRFamide Proteins 0.000 description 1
- 230000009471 action Effects 0.000 description 1
- 238000007792 addition Methods 0.000 description 1
- 238000004458 analytical method Methods 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 238000010009 beating Methods 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000003111 delayed effect Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000008030 elimination Effects 0.000 description 1
- 238000003379 elimination reaction Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- CNQCVBJFEGMYDW-UHFFFAOYSA-N lawrencium atom Chemical compound [Lr] CNQCVBJFEGMYDW-UHFFFAOYSA-N 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000001208 nuclear magnetic resonance pulse sequence Methods 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 230000001105 regulatory effect Effects 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
- 230000035945 sensitivity Effects 0.000 description 1
- 238000001228 spectrum Methods 0.000 description 1
- 238000005728 strengthening Methods 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06G—ANALOGUE COMPUTERS
- G06G7/00—Devices in which the computing operation is performed by varying electric or magnetic quantities
- G06G7/12—Arrangements for performing computing operations, e.g. operational amplifiers
- G06G7/18—Arrangements for performing computing operations, e.g. operational amplifiers for integration or differentiation; for forming integrals
- G06G7/184—Arrangements for performing computing operations, e.g. operational amplifiers for integration or differentiation; for forming integrals using capacitive elements
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
- H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
- H03L7/197—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between numbers which are variable in time or the frequency divider dividing by a factor variable in time, e.g. for obtaining fractional frequency division
- H03L7/199—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between numbers which are variable in time or the frequency divider dividing by a factor variable in time, e.g. for obtaining fractional frequency division with reset of the frequency divider or the counter, e.g. for assuring initial synchronisation
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Theoretical Computer Science (AREA)
- Software Systems (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
- Networks Using Active Elements (AREA)
Description
Die Erfindung betrifft ein Verfahren zur Steuerung der Frequenz und Phase eines von einem Generator
veränderlicher Frequenz abgegebenen ersten Signals durch ein zweites Signal mitttels einer Steuerschleife,
in welcher während jeder Periode des ersten Signals ein charakteristischer Zeitpunkt dieses Signals mit
einem charakteristischen Zeitpunkt des zweiten Signals verglichen wird, wobei der Vergleich ein Fehlersignal
ergibt, dessen Polarität eine Funktion der Richtung des die charakteristischen Zeitpunkte trennenden
Zeitabstandes ist und das integrierte Fehlersignal an einem die Frequenz des Generators steuernden
Organ anliegt. Die Erfindung bezieht sich weiterhin auf eine Schaltungsanordnung zur Durchführung
dieses Verfahrens und geht dabei von einer Schaltungsanordnung mit einer Steuerschleife aus, die
einen das erste Signal erzeugenden. Generator veränderlicher Frequenz mit einem Frequenzsteuereingang
aufweist, sowie eine erste Vergleichsschaltung mit einem oder mehreren ersten Eingängen und
einem oder mehreren zweiten Eingängen, von denen mindestens einer der ersten Eingänge mit einem der
Ausgänge des Generators und mindestens einer der zweiten Eingänge mit einer das zweite Signal liefernden
Klemme verbunden ist und deren Ausgang den Frequenzsteuereingang des Generators speist, wobei
diese erste Vergleichsschaltung folgende Baugruppen umfaßt:
einen das Fehlersignal liefernden ersten Vergleicher, dessen Eingänge die Eingänge der
ersten Vergleichsschaltung bilden,
eine vom ersten Vergleicher gespeiste Integrierschaltung, deren das integrierte Fehlersignal
liefernder Ausgang den Ausgang der ersten Vergleichsschaltung bildet.
Bei derartigen Verfahren und den entsprechenden Schaltungen wird üblicherweise ein Fehlersignal erzeugt,
das die Frequenz- oder Phasenabweichung der Signale anzeigt und die Frequenz und/oder Phase
des ersten Signals in Abhängigkeit von der Größe des Fehlersignals in Richtung auf eine Verringerung der
Abweichung ändert.
Eine solche Aufgabe stellt sich beispielsweise bei den bekannten Frequenzsyntesisern, bei denen ein
frei schwingender Oszillator über eine Frequenzregelschaltung auf ein Frequenznormal, ζ. Β. auf
das Oberwellenspektrum eines Quarzoszillators synchronisiert wird. Ein ähnliches Problem ergibt sich
bei Satellitennachrichtenverbindungen. Bei bestimmten derartigen Systemen erzeugt die Bodenstation impulsförmige
Abfragesignale mit einer ganz bestimmten Impulsfolgefrequenz. Der verfolgte Satellit besitzt
eine Antworteinrichtung, die durch den Empfang der Abfragesignale ausgelöst wird und Signale genau
gleicher Frequenz sendet, die mit Entfernungsmeßinformationen od. dgl. moduliert werden.
In den für die Synchronisierung verwendeten Schaltungen wird vielfach die Phase der beiden miteinander
zu synchronisierenden Signale verglichen, das sich ergebende Phasenfehlersignal wird integriert,
und das integrierte Fehlersignal wird dem Frequenzregeleingang eines Oszillators zugeleitet,
dessen Ausgangssignal das erste, nunmehr auf das zweite Signal synchronisierte Signal darstellt.
Die praktische Durchführung dieses theoretisch einfachen Verfahrens stößt jedoch auf ernsthafte
Schwierigkeiten, wenn an die Leistungsfähigkeit der
35 entsprechenden Schaltung überdurchschnittliche Anforderungen
gestellt werden.
Wenn nämlich die Schaltung zu arbeiten beginnt, kann die Frequenz des ersten Signals beträchtlich
von der des zweiten Signals verschieden sein. Um die Frequenz des ersten Signals zunächst einmal der
Frequenz des zweiten Signals anzupassen, ist ein entsprechend großer Fangbereich der Schaltung erforderlich.
In der sich an die;Frequenzangleichung anschließenden Phasensynchronisierung muß die Phase
des ersten Signals in genauer und konstanter Übereinstimmung mit der Phase des zweiten Signals ge4>
halten werden. Die Forderung an eine derartige Schaltung lautet also, daß einerseits anfänglich in
ihrer Frequenz stark voneinander abweichende Signale so schnell wie möglich zuverlässig in Synchronismus
gebracht werden müssen und andererseits der einmal hergestellte Zustand des Phasensynchronismus
mit hoher Genauigkeit- und Stabilität auch bei starkem Phasenrauschen oder anderen, das zweite
oder Eingangssignal beeinträchtigenden Störungen aufrechterhalten soll. Die Phasennachführung muß
hierzu mit großer Empfindlichkeit erfolgen.
Aus der deutschen Patentschrift 1020 067 ist ein Verfahren zur Synchronisierung zweier von räumlich
getrennten Stationen ausgestrahlten, Hochfrequenzträgern aufmodulierten Impulsfolgen bekannt, bei
dem in der Tochterstation ein Hochfrequenzoszillator vorgesehen ist, dessen Frequenz wenigstens angei·
nähert mit der Hochfrequenz der Mutterstation übereinstimmt und bei dem die von dem Oszillator der
Tochterstation abgeleitete Impulsfolge zur Tastung dieses Hochfrequenzoszillators dient, derart, daß der
Hochfrequenzoszillator mit Eintreffen eines jeden Impulses jeweils neu anschwingt. Hierdurch werden
zwar die Schwierigkeiten vermieden, die sich bei großen Frequenzabweichungen ergeben. Nachteilig
ist daran aber, daß der Synchronismus der Impulsfolge bzw. des ersten und des zweiten Signals nicht
direkt, sondern nur über den Umweg eines zusätzlichen Hochfrequenzoszillators hergestellt werden
kann.
Weiterhin ist aus der deutschen Auslegeschrift 1183 537 ein Frequenzdiskriminator zum Vergleich
zweier Signale zwecks Herbeiführung einer sehr geringen Frequenzabweichung derselben bekannt, bei
dem das Fehlersignal zur Steuerung der Frequenz des einen oder des anderen Signals durch deren Überlagerung
in zwei Mischstufen und darauffolgende nochmalige Überlagerung der beiden Mischprodukte
gewonnen wird. Dieses aufwendige Verfahren setzt nicht nur sinusförmige Signale voraus, sondern ist
darüber hinaus nicht zur Phasensynchronisierung verwendbar.
Eine Frequenzregelschaltung zur Synchronisierung der Frequenz eines zu stabilisierenden veränderbaren
Oszillators auf die Frequenz eines anderen Oszillators ist aus der deutschen Auslegeschrift 1140 969
bekannt. Zur Erhöhung des Fangbereiches enthält diese Schaltung außer dem üblichen Diskriminator
zur Erzeugung der Frequenzregelspannung einen Wobbelgenerator, dessen Ausgangsspannung dem
Frequenzsteuereingang des zu synchronisierenden Oszillators auf einem vom Regelweg unabhängigen
Weg zugeführt wird. Hat sich die vom Wobbelgenerator geführte Frequenz des regelbaren Oszillators
der Frequenz des anderen Oszillators so weit angenähert, daß die normale Regelschleife zu arbeiten be-
ginnt, dann wird der Wobbelgenerator über die Fehlerspannung, die nun an Stelle der Wobbelgeneratorausgangsspannung
den legelbaren Oszillator nachführt, stillgesetzt. Auch diese Schaltung ist jedoch
nicht für impulsförmige Signale geeignet.
Dagegen ist aus der Fernseherapfängertechnik eine Schaltung zur Phasensynchronisierung impulsförmiger
Signale, nämlich der aus dem Horizontalkippgenerator des Empfängers kommenden Impulse mit
den vom Sender kommenden Horizontalimpulsen be- ίο kannt (Funkschau, 1957, Heft 16, S. 447). Hierzu
werden die differenzierten Impulse des ersten Signals in einem Phasendiskriminator mit den durch Integration
in eine Sägezahnspannung umgewandelten Impulsen des zweiten Signals verglichen und die so gewonnene
Fehlerspannung als Regelspannung für den die zweiten Impulse erzeugenden Horizontalkippgenerator
verwendet. In dieser Schaltung machen sich die i?C-Glieder, insbesondere jene zur Integration der
Fehlerspannung, nachteilig bemerkbar. Dies äußert sich darin, daß der Fangbereich der Synchronisierungsschaltung
erheblich kleiner als der Haltebereich ist.
Der Erfindung liegt die Aufgabe zugrunde, unter Vermeidung der den bisher bekannten Verfahren anhaftenden
Mangel ein Verfahren der eingangs genannten Art und eine Schaltungsanordnung zu seiner
Durchführung zu schaffen, das insbesondere auch bei hohen anfänglichen Frequenzunterschieden zwischen
den beiden Signalen sehr schnell den Zustand des Frequenz- und Phasensynchronismus herstellt und
diesen Synchronismus auch bei schwachen und gestörten Eingangssignalen exakt einhält.
Diese Aufgabe ist bei dem hier vorgeschlagenen Verfahren erfindungsgemäß dadurch gelöst, daß zur
Vermeidung eines Polaritätswechsels des Fehlersignals während des Suchbetriebes und der daraus folgenden
Unwirksamkeit der Steuerschleife die Phase des ersten Signals zu Beginn jeden Steuervorganges
derart eingestellt wird, daß beim ersten Erscheinen des zweiten Signals und anschließend in vorbestimmten
Zeitintervallen die charakteristischen Zeitpunkte des ersten Signals mit denen des zweiten Signals zusammenfallen
und so Phasengleichheit zwischen dem ersten Signal und dem zweiten zwangläufig gebildet
wird, und daß diese zwangläufige Phaseneinstellung unterdrückt wird, wenn der Frequenzunterschied der
beiden Signale genügend klein geworden ist, um durch Nachführung des Generators veränderlicher
Frequenz ein Zusammenfallen der beiden Signale zu erzielen.
Der Vorteil des erfindungsgemäßen Verfahrens liegt in der Umgehung der Schwierigkeit, die sich aus
der Wirkung der auf Grund der Überlagerung der unterschiedlichen Signalfrequenzen entstehenden
Schwebung ergibt. Diese Schwebung, die gleich der Differenz der beiden Frequenzen ist, begrenzt nämlich
infolge der daraus resultierenden periodischen Umkehr des Vorzeichens des Fehlersignals bei den
bekannten Synchronisierschaltungen die maximal zulässige Phasenabweichung, d. h. den Fangbereich,
innerhalb dessen diese Schaltungen noch wirksam werden. ■
Die erfindurigsgemäße Schaltungsanordnung der einleitend angegebenen Gattung zur Durchführung
des Verfahrens; zeichriet sich dadurch aus, daß der
Generator einen Setzeingang für die Phase des ersten Signals aufweist und daß die Schaltungsanordnung
weiterhin eine zur Erzielung der zwanglüufigen
Phasengleichheit des ersten Signals mit dem zweiten Signal dienende Steuerschaltung aufweist, deren Eingang
an der das zweite Signal liefernden Klemme liegt und deren mit dem Setzeingang verbundener
Ausgang eine Impulsreihe liefert, wobei der erste Impuls dem ersten Erscheinen des zweiten Signals
entspricht und die weiteren Impulse durch eine vorbestimmte Anzahl von Perioden desselben voneinander
getrennt sind, und schließlich daß die Schaltungsanordnung noch eine Steuerschaltung zur Unterdrükkung
der zwangläufigen Phasengleichheit aufweist, welche aus folgenden Gruppen aufgebaut ist:
aus einer zweiten Vergleichsschaltung, deren erster Eingang mit dem Ausgang des das erste
Signal liefernden Generators verbunden ist und deren zweiter Eingang mit der das zweite Signal
liefernden Klemme verbunden ist,
aus einer zweiten Integrierschaltung, die von der zweiten Vergleichsschaltung gespeist wird, und
aus einer zwischen den Ausgang der Phasensteuerschaltung und den Phasensetzeingang des
Generators geschalteten ersten Torschaltung, deren Steuereingang von der zweiten Integrierschaltung
gespeist wird, wobei die Torschaltung geöffnet bleibt, solange der Pegel des an ihrem
Steuereingang liegenden Signals niedriger als ein vorbestimmter Schwellwert ist und gesperrt
wird, wenn dieser Schwellwert infolge eines an-5 nähernden Zusammenfallen der zwei Signale
überschritten wird.
Mit dieser Schaltung wird somit bei anfänglichen großen Frequenzunterschieden der beiden Signale
zunächst eine zwangläufige Phasengleichheit zwischen diesen hergestellt und damit eine Vorzeichenumkehr
des Fehlersignals zufolge der Schwebungsfrequenz, die ein Erreichen des Synchronismus unmöglich
machen würde, vermieden; bei auf diese Weise erzielter hinreichender Annäherung der Frequenzen
beider Signale wird der Schaltungsteil für die Herstellung der zwangläufigen Phasengleichheit außer
Betrieb gesetzt und der Oszillator bis zum Erreichen des endgültigen Phasensynchronismus nachgezogen.
Eine vorteilhafte Ausführungsform dieser Schaltungsanordnung, in welcher der Generator aus einem frequenzveränderlichen
Oszillator und einem diesem nachgeschalteten, als Frequenzteiler wirkenden Zähler
besteht, wobei der Oszillator einen Frequenzsteuereingang und der Zähler einen Phasensetzeingang
aufweisen, zeichnet sich dadurch aus, daß der erste Vergleicher aus einem zweiten und einem
dritten UND-Tor gebildet ist, deren jedes zwei Eingänge aufweist, wobei die ersten Eingänge mit dem
Zähler verbunden sind und die zweiten, an der das zweite Signal liefernden Klemme liegen, wobei die
das impulsförmige Fehlersignal liefernden Ausgänge der Torschaltungen mit den Eingängen der ersten
Integrierschaltung verbunden sind, deren Ausgang den Frequenzsteuereingang des Oszillators speist, daß
weiterhin die Phasensteuerschaltung einen umschaltbaren Schalter aufweist, dessen erster Triggereingang,
der die Umschaltung von seinem ersten in seinen zweiten Zustand auszulösen erlaubt, an der das
zweite Signal liefernden Klemme liegt, wobei der Schalter nach einem Zeitintervall bestimmter Länge
in seinen ersten Zustand zurückkehrt und wobei der Ausgang des Schalters am Signaleingähg des Tores
liegt, dessen Ausgang den Phasensetzeingang des
Zählers speist, und daß schließlich die zweite Vergleichsschaltung
aus einem vierten UND-Tor gebildet ist, dessen Ausgang über die zweite Integrierschaltung
den Stcuereingang der ersten Torschaltung speist. Eine Weiterbildung des erfindungsgemäßen
Verfahrens ist dadurch gekennzeichnet, daß das integrierte Fchlersignal. das dem Organ zur Frequenzsteuerung
des das erste Signal liefernden Generators zugeführt wird, einen ersten relativ großen Wert besitzt,
wenn der Frequenz- und Phasenabstand zwischen dem ersten und dem zweiten Signal größer als
ein vorbestimmter Wert ist, und daß es einen zweiten,
relativ kleinen Wert besitzt, wenn der Frequenz- und Phasenabstand kleiner als der vorbestimmte
Wert ist. der gleich oder etwas größer als der ist, bei dem die zwangläufige Phasensteuerung abgeschaltet
wird.
Die Schaltungsanordnung zur Ausführung des weitergebildeten Verfahrens weist eine Steuerschleife
auf. die einem Generator veränderlicher Frequenz und eine erste Vergleichsschaltung enthält, λvobei der
Generator veränderlicher Frequenz einen ersten Frequenzsteuereingang besitzt und das erste Signal liefert
und die erste Vergleichsschaltung zwei Gruppen von Eingängen aufweist, wovon die erste mit dem Ausgang
des Generators und die zweite mit einer das zweite Signal liefernden Klemme verbunden ist und
der Ausgang der ersten Vergleichsschaltung den Frequenzsteuereingang des Generators speist. Sie ist dadurch
gekennzeichnet, daß die erste Vergleichsschaltung einen ersten und einen zweiten Vergleicher enthält,
deren Eingänge die Eingänge der ersten Vergleichsschaltung bilden, und daß die Ausgänge der
Vergleicher eine erste Integrierschaltung speisen, deren Ausgang den Ausgang der ersten Vergleichsschaltung
bildet.
Iii der Zeichnung ist das erfindungsgemäße Verfahren
an Hand beispielsweise gewählter Ausführungsformen der erfindungsgemäßen Schaltungsanordnung
und ihrer Teile sowie unter Zuhilfenahme erläuternder Diagramme veranschaulicht.
Fig. 1 zeigt eine graphische Darstellung der periodischen
Vorzeichenumkehrung der Phasenabweichung zweier Signale mit verschiedener Frequenz
in einer erfindungsgemäßen Schaltungsanordnung;
Fig. 2 zeigt ein Blockdiagramm einer Ausführungsform
der erfindungsgemäßen Schaltungsanordnung;
F i g. 3 A, 3 B und 3 C zeigen jeweils Signalformen in einer Schaltungsanordnung nach der Erfindung
bzw. im Fall einer nichtlinearen Steuerung und zwei verschiedenen Formen proportionaler Steuerung;
F i g. 4 zeigt eine graphische Darstellung einer mit Schwcbungsfrequenz erfolgenden Fehlersignalumkchrung
in einem üblichen Synchronisationssystem;
F i g. 5 zeigt eine gleichartige graphische Darstellung des Fehlersignals, bei dem die Umkehrung
durch die erfindungsgemäße Phaseneinstellung verhindert ist;
Fig. 6 zeigt ein Blockdiagramm einer anderen Ausführungsform der erfindungsgemäßen Schaltungsanordnung;
F i g. 7 zeigt einen doppeltwirkenden Vergleicher und Integrator, der bei der Schaltungsanordnung
nach Fig. 6. verwendbar ist.
Bei der in Fig. 2 gezeigten Schaltungsanordnung liegen an einer Eingangsklemme 14 periodische Signale,
die ihr von jeder beliebigen geeigneten Quelle zugeleitet werden können. Die Quelle der Eingangssignale kann ein fernliegender Sender sein, von dem
die Signale über eine Radio- oder andere Verbindung erhalten werden. Die Quelle kann auch ein Steueroszillator
sein. Die Eingangssignale können sinusförmig, rechteckig oder von anderer Gestalt sein, wobei
hier angenommen wird, daß sie rechteckig sind. Die Frequenz des Eingangssignals wird als F2 bezeichnet.
ίο Das System umfaßt weiterhin eine Schaltung zur
Erzeugung des Ausgangssignals mit einem spannungsgesteuerten Oszillator 1, dem ein als Zähler
ausgebildeter Frequenzteiler 2 nachgeschaltet ist. Der Oszillator 1 kann von jeder beliebigen geeigneten und
üblichen Art sein, die eine Sinuswelle oder andere Wellenform erzeugt, deren Frequenz in einem bestimmten
Bereich um einen Nominalwert / im Ansprechen auf eine Abstimmspannung abgestimmt
werden kann, die dem Frequenzsteuereingang 20 des Oszillators zugeführt wird. Der Oszillatorausgang
wird an den Eingang des Frequenzteilers 2 gelegt, der zwei komplementäre Ausgänge 16 und 17 hat. Wenn
der Zähler 2 Eingangsimpulse mit der Ausgangsfrequenz / des Oszillators 1 empfängt, liefert sein Ausgang
16 rechteckige Impulse mit einer Wiederholungsfrequenz F1, die gleich der Oszillatorfrequenz /
geteilt durch die Zählkapazität des Zählers 2 ist. Der Ausgang 17 liefert gleichzeitig Rechteckimpulse mit
der gleichen Wiederholungsfrequenz wie die der vom Ausgang 16 gelieferten Impulse, aber mit umgekehrter Phase oder Polarität wie durch die beiden
oberen Diagramme (mit 16 und 17 bezeichnet) der F i g. 3 A oder 3 B gezeigt. Die Ausgangswellenformen,
die an den Klemmen 16 und 17 erscheinen, werden als die Frequenzen +F1 und -F1 bezeichnet.
Das -t-Fj-Signal in diesem Beispiel stellt das
»erste« oder Ausgangssignal, des Systems dar.
Das Eingangssignal der Frequenz F2 wird durch
ein übliches Differenzierglied mit Gleichrichter 3 geleitet, um an der Klemme 15 Spitzenimpulse einer
Polarität, z. B. negativer zu erzeugen, wie durch die Linie 15 der Fig. 3A und 3B gezeigt.
Die Spitzenimpulse, die zeitlich mit den Vorderflanken der rechtwinkligen Eingangsimpulse zusammenfallen.
werden Eingängen eines Paares von UND-Toren 4 und 5 zugeleitet, die zusammen mit dem
nachstehend erwähnten Integrierglied 6 einen Phasenvergleicher bilden. Die UND-Tore 4 und 5 haben
weitere Eingänge, die so verbunden sind, daß sie die -F1- und +Fj-Signale von den Klemmen 17 und 16
empfangen.
Mit dem Diagramm in Fig. 3A ist ersichtlich,
daß mit den angegebenen Polaritäten eine negative Spannungsspitze an der Endklemme 15 durch das
UND-Tor 4 zur Endklemme 18 nur dann geleitet wird, wenn diese negative Spannungsspitze während
eines negativen Zeitraumes der — Fj-Wellen auftritt;
d. h. wenn das F1-Signal gegenüber dem F2-Signal
voraus läuft. Sie wird durch das UND-Tor 5 zur Endklemme 19 nur geleitet, wenn die negative Spannungsspitze
während eines negativen Zeitraumes der + Fj-Wellenform auftritt, d.h., wenn das F1-Signal
in der Phase gegenüber dem F2-Signal nachläuft. In Fig. 3A ist die zweite F2-Spitzc auf Linie 15 gegen-
über dem Fj-Signal vorauslaufend gezeigt. Die dritte
F2-SpItZC ist gegenüber dem Fj-Signal nachlaufend,
während die erste Ft-Spitze im wesentlichen synchron zur Vorderflanke des Fj-Signals liegt.
7 8
Die Impulse an den Klemmen 18 und 19 werden richtiges Vorzeichen aufweist, wie in dem nicht
dem Eingang des Integrators 6 parallel zugeführt. schraffierten Bereich nach Fig. 1, kehrt sich die
Dabei werden die Impulse an einer Endklemme, z. B. Phasenfehlerspannung um, bevor die Synchronisation
19, zuerst umgekehrt, indem sie durch eine hier nicht erreicht worden ist. Derartige Umkehrungen wiedergezeigte
Umkehrschaltung geleitet werden. Der Inte- 5 holen sich dann unendlich oft. Das heißt, das System
grator 6 kann von jeder beliebigen geeigneten Form sucht um einen fehlerhaften Frequenzwert des Aussein,
wovon eine bevorzugte später im einzelnen noch gangssignals herum.
beschrieben wird. Zur Vereinfachung genügt es, Dies ist klarer aus F i g. 4 zu verstehen. Die oberste
den Integrator 6 als Kapazität anzusehen, die in einer Linie stellt das Rechteck-Ausgangssignal der Fre-Ladeschaltung
vorhanden ist, um eine Ladungser- io quenz F1 dar, das an der Endklemme 16 des Frehöhung
einer Polarität, in diesem Falle negativ, zu quenzteilers 2 erscheint. Die zweite Linie der Tabelle
empfangen, wenn ein Impuls von der Klemme 18 an- stellt die Eingangssignalspitzen bei der Frequenz F2
gelegt wird. Bei Anlegen eines ausgeblendeten um- dar, die bei der Endklemme 15 auftreten. Die Ausgekehrten
Impulses von der Klemme 19 empfängt der gangsfrequenz F1 wird als etwas höher angenommen
Integrator eine Ladungserhöhung umgekehrter, in 15 als die Eingangsfrequenz F2. Der Phasenfehler, der
diesem Falle positiver Polarität. durch die Zeitverschiebung zwischen einer F2-Spitze
Das Ausgangssignal des Integrators 6 ist eine und der nächsten Vorderflanke eines F1-ImPuISeS
Gleichspannung, die zu jedem beliebigen Zeitpunkt dargestellt wird, ändert periodisch sein Vorzeichen,
dem Pegel der Gesamtladung der Integrationskapa- So sind positive Phasenverschiebungen in einer Richzität
entspricht. Diese Gesamtladung stellt ihrerseits 20 tung und negative Phasenverschiebungen in der
das Zeitintegral aller angelegten Ladungserhöhungen anderen Richtung schraffiert gezeigt. Die Periode
dar. Solange die Fj-Ausgangs- und F2-Eingangssi- der Umkehrung im Vorzeichen des Phasenwinkels
gnale synchron sind, behält die Integratorausgangs- ist gleich der Schwebungsperiode und umgekehrt
spannung einen konstanten Pegel bei, da dann die proportional dem Zeitunterschied zwischen den
positiven und negativen Ladungszuführungen einan- 25 Zyklusperioden der Eingangs- und Ausgangssignale,
der aufheben. Sollte das Signal in der einen oder Wenn T1 die Periode des Ausgangssignals
anderen Richtung nicht mehr synchron sein, wobei . _
das Fj-Signal gegenüber dem F2-Signal voraus- oder ^i ~~ ll ν
nachläuft, nimmt die integrierte Ausgangsspannung und T2 die Periode des Eingangssignals ^
vom Integrator 6 einen positiven oder negativen Wert 30 , _ .
an. Die Ausgangsspannung des Integrators 6 liegt an V 2 ~ *' 2/
dem Frequenzsteuereingang 20 des Oszillators 1 an. ist, dann ergibt sich die Schwebungsperiode TB durch
Demgemäß behält die Oszillatorfrequenz / einen kon- das bekannte Verhältnis: stanten Wert, wenn die Eingangs- und Ausgangssignale
synchron sind. Im Falle einer Phasenverschie- 35 ^2
bung zwischen den beiden Signalen erzeugt die Ver- TB — ——, (1)
änderung der Integratorausgangsspannung, eine ent- ^ T
sprechende Änderung der Oszillatorfrequenz, wobei
die Richtung der Änderung von der Richtung der worin AT= T2-T1 ist. Daher sind die Schwe-Phasenverschiebung
abhängt. 40 bungsperiode und die Periode der Vorzeichenum-
Die im vorhergehenden beschriebene Phasensperr- kehr der Phasenverschiebung länger, wenn die Ausschaltung
ist in der Lage, einen Phasensynchronis- gangs- und Eingangssignalfrequenzen näher aneinmus
zwischen den Eingangs- und Ausgangssignalen anderliegen. In der dritten Linie der F i g. 4 ist der
einwandfrei aufrechtzuerhalten und einen Frequenz- größte Teil eines vollen Zyklus TB der Schwebung
Synchronismus zu erreichen unter der Voraussetzung, 45 als Sinuskurve gestrichelt dargestellt. Die Fehlerdaß
der Unterschied in der Frequenz zwischen den spannungen, die dem Integrator 6 zugeführt werden,
beiden Signalen nicht zu groß ist. Sollte jedoch der sind als Impulse mit konstanter Amplitude gezeigt,
Frequenzunterschied über eine gewisse Größe hin- die in Übereinstimmung mit dem Eingangsimpuls
ausgehen, die z. B. etwa 2% der Eingangssignalfre- auftreten, wobei das Vorzeichen der Fehlerspanquenz
betragen kann, ergibt sich eine ernsthafte 50 nungsimpulse abwechselnd positiv und negativ in
Schwierigkeit. Diese ist im wesentlichen auf die peri- aufeinanderfolgenden Halbperioden der Schwebung
odische Zeichenumkehrung (s. Fig. 1) der Phasen- ist.
Verschiebung zwischen Eingangs- und Ausgangssi- Die Wirkung eines Synchronisationssystems beim
gnal zurückzuführen. Verändern der Frequenz des Ausgangssignals, bis sie
In F i g. 1 stellt die lineare Sägezahnkurve die Ver- 55 gleich der Frequenz des Eingangssignals ist, erfordert
änderungen des Phasenwinkels zwischen den Ein- eine Zeitspanne, die grob proportional dem anfänggangs-
und Ausgangssignalen über der Zeit dar. Der liehen Frequenzunterschied ist. Insbesondere bewirkt
Phasenwinkel ändert sich zyklisch mit einer Periode, jede Änderung der Ausgangsspannung des Integradie
gleich der Schwebungsperiode TB der beiden Fre- . tors 6 nur eine entsprechende Änderung der Frequenzen
F1 und F2 ist. Da sich der Phasenwinkel 60 quenz des Oszillators 1 und der Phasenlage des
periodisch im Vorzeichen ändert, wirkt das Fehler- Ft-Ausgangssignals. Es bedarf daher einer wesentsignal
in den Zeiträumen, in denen der Phasenwinkel liehen Anzahl solcher Fehlerspannungen und daher
ein Vorzeichen, z. B. negatives, aufweist, derart, daß einer entsprechenden Anzahl von F2-Eingangsimes
die Phasenverschiebung zwischen den Ausgangs- pulsen, um die Ausgangsfrequenz um einen Wert zu
und Eingangssignalen erhöht, anstatt sie zu verrin- 65 ändern, der genügt, um die gewünschte Synchronigern.
Wenn das System nicht in der Lage ist, eine sation zu erreichen.
Synchronisation innerhalb eines halben Zyklus der Wenn die Zeitspanne, die das System benötigt,
Schwebung zu erreichen, bei dem der Phasenwinkel um die Synchronisation zu erreichen, länger sein
009 550/329
sollte als die Hälfte der Schwingungsperiode, d. h. langer als
so daß sich das Vorzeichen der Fehlerspannung ändert, bevor die Synchronisation erreicht ist, kehrt
sich die Richtung der Änderung der Oszillatorausgangsfrequenz ebenfalls um. Derartige Umkehrungen
finden bei jeder Halbperiode der Schwebung statt und ergeben den erwähnten Sucheffekt, wobei das System
unfähig ist, jemals die Synchronisation zu erreichen.
Zur Vermeidung dieses Sucheffektes ist es notwendig, den absoluten Wert jeder Fehlerspannung zu
erhöhen, um die zur Synchronisation erforderliche Zeitspanne derart zu verringern, daß sie kleiner als
eine Halbperiode der Schwebung ist. Dies ist jedoch nicht allgemein durchführbar, weil eine Erhöhung
der Fehlergröße die Genauigkeit und Stabilität des Systems, insbesondere bei Rauschen, verringern. Daher
ist das bisher beschriebene System während des anfänglichen Aufnahmestadiums fehlerhaft, wenn es
erforderlich sein kann, große Anfangsabweichungen zwischen den Signalfrequenzen zu korrigieren.
Es sei noch darauf hingewiesen, daß die Vergleicher-UND-Tore
und der Integrator als nichtlinear, digital arbeitend angenommen wurden. Die Ausgangsspannungen des Integrators 6 sind dann
konstant, dem zu korrigierenden Phasenwinkel proportional. Bei einer Ausführungsform der erfindungsgemäßen
Schaltungsanordnung kann der Vergleicher proportionale Fehlerspannungssignale zumindest innerhalb
eines Bereiches von Phasenwinkeln erzeugen, der nicht über eine gewisse Grenze im Absolutwert
hinausgeht. Die Eingangsimpulse können der Klemme 15 als Rechteckimpulse geeichter Breite mit der Frequenz
F2 (wie bezüglich F i g. 6 beschrieben) anstatt als differenzierte Spitze zugeführt werden. In Fig. 3B
sind die Eingangsimpulse auf Linie 15 negative Viereckimpulse mit geeichter Breite. Der erste der drei
gezeigten Eingangsimpulse fällt mit seiner Mitte m mit entsprechenden Vorder- und Rückflanken der
+ Fj-Impulse zusammen. In diesem Fall sind die Impulse,
die an den Endklemmen 18 und 19 auftreten, mit gleicher Breite dargestellt. Die Mitte des zweiten
Eingangsimpulses ist dabei gegenüber den genannten Flanken vorauslaufend. In diesem Falle ist der Impuls
an der Klemme 18 breiter und an der Klemme 19 entsprechend schmaler. Die umgekehrten Bedingungen
treffen für den dritten gezeigten Eingangsimpuls zu. Bei dieser Ausführungsform der erfindungsgemäßen
Schaltungsanordnung ist das Fehlersignal des Vergleichers im wesentlichen proportional der
Phasenverschiebung, unter der Voraussetzung, daß die Phasenverschiebung nicht über die Hälfte der
Breite t des Eingangsimpulses hinausgeht. Wenn jedoch die Phasenverschiebung über + r / 2 hinausgeht,
bleibt einer der Impulse bei 18,19 gleich Null, während der andere einen konstanten Höchstwert unabhängig
von weiteren Erhöhungen der Phasenver-Schiebung beibehält. Das heißt die Fehlerspannungen
sind dann mengenmäßig bestimmt. Die Arbeitsweise des Systems wird dann nichtlinear und vollständig
gleich dem an Hand von Fig. 3A beschriebenen Betrieb. ;,
In F i g. 3 C ist eine weitere Art der proportionalen
Steuerung, wie sie bei der Schaltungsanordnung nach der Erfindung verwendbar ist, dargestellt. Hier ist
die ansteigende Flanke eines der beiden komplementären rechteckigen Ausgangssignale, beispielsweise
-F1, um r verzögert dargestellt. Dafür kann jede geeignete
Verzögerungsschaltung verwendet werden. Die so abgewandelte Wellenform ist in Fig. 3C mit
-F1' bezeichnet. Die Eingangssignale, die am Anschluß
15 auftreten, sind rechteckige Impulse mit der geeichten Breite τ. Sie besitzen hier positive Polarität.
Im Falle eines phasengenauen Eingangsimpulses F2, wie bei 1 in F i g. 3 C, ergibt keines der Tore 4 und 5
ein Ausgangssignal an den entsprechenden Klemmen 18 und 19. Im Falle eines Eingangsimpulses F2 mit
vorlaufender Phase, wie bei 2 in F i g. 3 C, tritt ein
Impuls an der Klemme 19 auf. Im Falle eines Eingangsimpulses mit nachlaufender, wie bei 3 in
F i g. 3 C, erscheint ein Impuls an der Klemme 18. Die Impulse, die an den Klemmen 18 und 19 erscheinen,
entsprechen in der Breite der Phasenverschiebung des Eingangsimpulses, solange diese nicht
über ±t hinausgeht.
Während bei all den beschriebenen Ausführungsformen komplementäre rechteckige Wellenformen
vom Ausgangssignal bei der Frequenz F1 abgeleitet und mit den Eingangssignalen F2 in Impulsen zeitlich
verglichen werden; so betrifft doch die Erfindung auch die umgekehrten Anordnungen, bei denen
komplementäre rechteckige Wellenformen von den Eingangssignalen F2 abgeleitet und mit Impulsen verglichen
werden, die von den Ausgangssignalen F1 abgeleitet sind. ^
An Hand von F i g. 2 wird eine Schaltungsanordnung nach der Erfindung beschrieben, bei denen der
Suchvorgang vollständig ausgeschaltet wird. Wie gezeigt, werden die differenzierten Eingangsimpulse der
Frequenz F2 an der Endklemme 15 dem Eingang einer bistabilen Kippstufe 11 zugeleitet, deren eingestellter
Ausgang über ein Differenzierglied 12 mit einem Eingang eines UND-Tores 13 verbunden ist.
Der Ausgang des UND-Tores 13 ist mit dem Rücksetzeingang 21 des Zählers 2 verbunden, der das Ausgangssignal
F1 erzeugt. Die bistabile Kippstufe 11 ist mit ihrem anderen Eingang mit dem Ausgang eines
binären Zählers 10 verbunden, dessen Eingang mit dem Ausgang des Differenziergliedes 3 verbunden
ist. Die vorstehend beschriebene Schaltung arbeitet wie folgt:
Ein anfänglicher Eingangsimpuls, der an der Eingangsklemme 14 auftritt, wird im Differenzierglied 3
differenziert. Die sich durch seine Vorderflanke ergebende Spitze schaltet die Kippstufe 11 ein. Das
Einschalten der Kippstufe 11 erzeugt eine z. B. negative Spannung an ihrem Ausgang. Dieser Spannungssprung wird in dem Differenzierglied 12 differenziert,
um eine negativ verlaufende Spitze zu erzeugen, die einem Eingang des UND-Tores 13 zugeleitet wird.
Das Tor 13 ist, wie später beschrieben, zu diesem Zeitpunkt geöffnet. Das Tor 13 liefert daher einen
Ausgangsimpuls, der dem Rücksetzeingang 21 des Zählers 2 zugeführt wird. Der Zähler wird dadurch
auf Null zurückgestellt und beginnt wieder zu zählen, wobei er mit dem nächsten Impuls beginnt, den er
vom Oszillator 1 empfängt. Daher wird die Phase des Ausgangssignals F1, das am Anschluß 16 auftritt,
auf den Zeitpunkt eingestellt, an dem der anfängliche Eingangsimpuls F2 auftritt, so daß in
diesem anfänglichen Zeitpunkt das Ausgangssignal in seiner Phase mit der Phase des Eingangssignals übereinstimmt,
mit der Ausnahme der kleinen konstanten
Verzögerung, die durch die unvermeidliche Stromlaufverzögerung verursacht wird.
Gleichzeitig mit der Einstellung der Kippstufe 11 wird die durch die Vorderflanke des anfänglichen
Eingangsimpulses erzeugte Spitze dem Zähler 10 zugeführt, um eine Zählung der Eingangsimpulse einzuleiten.
Bei Erreichung und Überschreitung der Zählerkapazität liefert der Zähler 10 ein Ausgangssignal,
das die Kippstufe 11 zurückstellt. Die Rückstellung der Kippstufe nimmt keinen Einfluß auf
andere Schaltungsgruppen. Die Kippstufe kann jetzt wieder von dem nächsten Impuls F2 in die andere
Lage gebracht werden. Bei dieser weiteren Einstellung wird der Zähler 2 neu eingestellt und die Ausgangssignale
F1 wieder in Phase zu den Eingangssignalen gebracht. Der Zähler 10 beginnt wieder das
Zählen der Eingangsimpulse.
. Die Zählkapazität des Zählers 10 ist vorher so festgelegt, daß der Zählzeitraum etwas kurzer ist als
die Hälfte des Wertes, der durch die Schwebungsperiode TB für die erfaßte Maximalabweichung zwi-.
sehen den Eingangs- und Ausgangsfrequenzen F1
und F2 angenommen wird. Die tatsächliche Zählkapazität des Zählers 10 kann am besten verstellbar
gemacht werden, wie schematisch durch einen Pfeil 26 angedeutet.
Die Betriebsweise der vorstehend beschriebenen Schaltungsanordnung wird nun an Hand von F i g. 5
erläutert. Die drei Diagramme haben gleiche Bedeutungen wie die entsprechenden Diagramme in Fig. 4.
Wie gezeigt, ist die Vorderflanke 28 des eisten Ausgangsimpulses F1 im wesentlichen synchron mit einem
Impuls 29 der Impulse F.,. Es kann angenommen werden, daß diese anfängliche Synchronisierungswirkung
auf die Vorlauf wirkung durch die differenzierte
Vorderflanke des ersten hereinkommenden Impulses der Kippstufe 11 zurückzuführen ist, wie
durch einen Pfeil 33 gezeigt. Danach sind die drei Diagramme der Fig. 5 identisch mit den entsprechenden
Diagrammen der F i g. 4 innerhalb einer ersten positiven Halbwelle 30 der Schwebungsfrequenz.
Das heißt, die Vorderflanken der Ausgangsimpulse F1 laufen mit ständig größer werdenden
Phasenwinkeln gegenüber den folgenden Eingangsimpulsen F» infolge der angenommenen Frequenzab-
weichung vor. Demgemäß, und wie in F i g. 4 gezeigt, sind die Fehlerspannungen, wie 31, die von dem Vergleicher-UND-Toren
geliefert werden, alle positiv. Eine kurze Zeit vor Beendigung der positiven Halbwelle
30 der Schwebung werden die Bedingungen geändert. Der Zähler hat seine Zählung der Eingangsimpulse F* (im dargestellten Beispiel 4 Stück) beendet
und einen Impuls über das Differenzierglied 12 und das Tor 13 zum Rücksetzeingang des Zählers 2 gesendet.
Der Zeitpunkt des Auftretens dieses Rücksetzimpulses ist durch einen Pfeil 35 angezeigt. Als
Folge werden die Ausgangsimpulse F1, beginnend mit dem bei 32 gezeigten Impuls, wieder in Phasenübereinstimmung
mit den hereinkommenden Impulsen F2 zeitlich neu eingestellt. Die Phasenverschiebungen
zwischen den Impulsen F1 und F2 gehen, anstatt die
Richtung zu ändern wie in Fig. 4, in der gleichen Richtung wie vorher weiter. Die Fehlerspannungen
ihrerseits bleiben, anstatt ihr Vorzeichen zu ändern, positiv, wie in der unteren Zeile der F i g. 5 gezeigt.
Es muß darauf hingewiesen werden, daß durch diese Phaseneinstellung die Schwebung gleichgerichtet
wird. In jedem Falle unterdrückt die Ausschaltung der Vorzeichenumkehrung die Suchwirkung bei
großen anfänglichen Frequenzabweichungen zwischen, den Eingangs- und Ausgangssignalen und gestattet
die Verwendung kleiner Fehlerspannungen, die mit der hohen Präzision und Stabilität der Rückkopplungsschleife
vereinbar sind.
Die Schaltungsanordnung nach F i g. 2 umfaßt weitere Mittel, durch die die vorstehend beschriebene
Schaltung nur während des anfänglichen oder Aufnahmearbeitsganges arbeitet und abgeschaltet wird,
nachdem eine wesentliche Synchronisation zwischen den Ausgangs- und Eingangssignalen erreicht worden
ist und nachdem die darauffolgende Phasennachführung eingeleitet ist. Zu diesem Zwecke ist das
UND-Tor 13, das bereits vorher erwähnt wurde, mit seinem zweiten Eingang mit dem Ausgang eines
Kurzzeitintegriergliedes 9 verbunden, dessen Eingang mit dem Ausgang eines UND-Tores 8 verbunden ist.
Das UND-Tor 8 ist mit einem Eingang mit dem Ausgang des erwähnten Differenziergliedes 3 verbunden.
Sein zweiter Eingang ist mit dem Ausgang eines Differenziergliedes 7 verbunden, das an seinem Eingang
das Ausgangssignal von der Klemme 16 empfängt. Die Anordnung wirkt so, daß der zweite
(obere) Eingang des UND-Tores 13 unter Strom gesetzt wird, solange das Integrierglied 9 keine merkliche
Ausgangsspannung erzeugt, und stromlos gemacht wird, wenn das Integrierglied eine Ausgangsspannung
zuführt, die über einen vorher bestimmten Pegel hinausgeht. Für diesen Zweck wird eine übliche
Wandlerschaltung und ein Schmitt-Trigger (hier nicht gezeigt) in Serie zwischen dem Integrierglied 9
und dem oberen Eingang des UND-Tores 13 eingeschaltet.
Mit dieser Anordnung liegt in dem nichtsynchronen Zustand des Systems, wenn die Ausgangsund
Eingangsfrequenzen F1 und F2 wesentlich voneinander
abweichen, an dem UND-Tor 8 keine Koinzidenz oder bestenfalls nur eine gelegentliche
isolierte Koinzidenz zwischen den Vorderflanken der Ausgangs- und Eingangssignale vor. Unter diesen
Umständen erzeugt das Integrierglied 9 keine Ausgangsspannung oder eine nur sehr niedrige Ausgangsspannung,
die ungenügend ist, um den oberen Eingang des UND-Tores 13 stromlos zu machen. Der obere Eingang des UND-Tores 13 bleibt ständig
unter Strom. Der periodische Rücksetzimpuls wird zum Rücksetzeingang 21 des Zahlers 2 geleitet, um
periodisch die Ausgangsimpulse bezüglich der Eingangsimpulse wie vorstehend beschrieben wieder in
Phase zu bringen. Wenn sich die Schaltungsanordnung dem synchronen Zustand nähert, in dem die
Frequenzen und Phasen der Ausgangssignale nur wenig voneinander abweichen, fallen die Vorderflanken
der beiden Signalreihen näher zusammen und an dem UND-Tor 8 beginnen längere Reihen aufeinanderfolgender
Koinzidenzen zwischen diesen Vorderflanken vorzuliegen. Die sich ergebenden Ausgangssignale
des Tores 8 werden im Intcgrierglied 9 integriert, um eine im wesentlichen integrierte Ausgangsspannung zu erzeugen. Der obere Eingang des
UND-Tores 13 wird dann stromlos gemacht und der Phaseneinstellvorgang unterbrochen. Daher ist während
der darauffolgenden Phasenverfolgung oder Nachführungsarbeit nur die obere Rückkopplungsschleife einschließlich der Vergleichsschaltung 23
wirksam. Der Betrieb setzt sich dann in der bereits beschriebenen Art fort.
In den meisten praktischen Fällen kann der Zähler 10 so gewählt werden, daß er eine Zählkapazität von
Zwei mit zufriedenstellenden Ergebnissen hat. Das sich ergebende System ist dann in der Lage, erfolgreich
anfängliche Frequenzabweichungen bis zu einer Oktave zu beseitigen. Eine derartige Frequenzabweichung
ist viel größer, als sie bei üblichen Systemen vergleichbarer Art zulässig war.
Die folgende kurze Analyse zeigt jedoch, wie die Zählwirkung des Zählers 10 vorher bestimmt werden
kann, um die gewünschte Wirkung des Phasenabgleichs in optimaler Art und Weise zu erreichen.
Wenn der maximal zulässige Wert der relativen Frequenzabweichung, die während der Aufnahmephase
des Betriebes eintreten kann, mit ό bezeichnet wird, dann ergibt sich:
Λ = 1 -
F1
(2)
oder mit /,/F1 = T1IT2 und T2 = T1-J- AT ergibt
sich:
A= l . (2')
1+ Tl
AT
AT
Wenn N die Zählkapazität des Zählers 10 ist, dann ist die Zählzeit Tc des Zählers 10
T0 = N- T2 ^N(T1 + Λ T). (3)
Wie bereits früher erklärt, sollte die Zählzeit Tc
etwas kleiner als eine halbe Schwingungsperiode zwischen den Ausgangs- und Eingangssignalen sein, d. t.
Tc<^hTB. (4)
Wenn die Gleichungen (2'), (3), (4) mit der Gleichung (1) verglichen werden, dann ergibt sich:
N< (1 -O)ViO (5)
(6)
Wenn das System beispielsweise erfolgreich mit anfänglichen relativen Frequenzabweichungen von
nur 5% (d. h. <5=O,O5) arbeiten soll, dann zeigt die
Gleichung (6), daß N=8 ein geeigneter Wert für die Zählkapazität des Zählers 10 ist.
In der in Fig. 6 dargestellten erfindungsgemäßen Schaltungsanordnung ist die bistabile Kippstufe 11
und der Zähler 10 durch eine monostabile Kippstufe ersetzt. Die Zeitkonstante der monostabilen Kippstufe,
d. h. die Zeit, die erforderlich ist, damit sie wieder in ihren stabilen Zustand zurückfällt, kann in
der beschriebenen Art vorherbestimmt werden, um die Zählperiode des Zählers 10 in Fi g. 2 festzulegen.
Diese Änderung ist besonders geeignet für Fälle, bei denen die Eingangssignale in der Form kurzer intermittierender
Signalgruppen mit Wiederholungsgeschwindigkeiten F2 vorliegen, die durch verhältnismäßig
lange Schweigeperioden voneinander getrennt sind, wie das häufig in Satelliten-Fernmeldesystemcn
der Fall ist. Die Zeitkonstante der monostabilen Kippstufe kann dann so bestimmt werden, daß
sichergestellt wird, daß sie vor Empfang des anfänglichen Impulses in jedem intermittierenden Impulszug
wieder rückgestellt ist.
Es wurde so gezeigt, daß die Schaltungsanordnung nach Fi g. 2 einschließlich der Schaltung zur Phaseneinstellung,
die während des Betriebsbeginns arbeitet, in der Lage ist, in zuverlässiger Art und Weise eine
Synchronisierung der Ausgangsfrequenz mit der Eingangfrequenz zu erreichen und danach eine Synchronisation
während des Verfolgungs- oder Nachführungsbetriebes aufrechtzuerhalten. In einigen
Fällen kann das System jedoch eine unangemessen
ίο lange Zeit brauchen, um die Frequenzsynchronisation
zu erreichen. Um die Dauer der Synchronisation unter Einschaltung hoher Genauigkeit und Stabilität
zu verringern, sind weitere erfindungsgemäße Maßnahmen vorgesehen.
Diese Verringerung der Dauer wird im wesentlichen erreicht durch Verwendung eines verhältnismäßig
hohen Wertes der Fehlerspannung des Vergleichers während zumindest ein Teil des Synchronisationsvorganges
und automatische Umschaltung auf eine niedrigere Fehlerspanhung, wenn oder vorzugsweise
kurz bevor die Synchronisation erreicht ist. Beispielsweise wird zunächst eine hohe Fehlerspannung verwendet, bis die Ausgangsfrequenz mit 1%
Genauigkeit auf ihren richtigen Wert gebracht wurde, Die Fehlerspannung wird dann auf einen niedrigeren
Wert geschaltet, die Synchronisation fortgeführt, bis die Ausgangsfrequenz und Phase auf 0,1% Genauigkeit
korrigiert wurden. Das System kann dann auf Verfolgungsbetrieb geschaltet werden, bei dem die
niedrige Fehlerspannung wie in der vorangegangenen Betriebsstufe weiterhin verwendet wird, um die
Phase des Ausgangssignals mit einer Genauigkeit von ungefähr +10~7 synchron mit der des Eingangssignals zu halten. Eine Ausführungsform der erfin-
dungsgemäßen Schaltungsanordnung mit dem beschriebenen dreistufigen Betrieb wird nun unter Hinweis
auf F i g. 6 beschrieben.
Die in F i g. 6 gezeigte Schaltungsanordnung umfaßt einen spannungsgeregelten Oszillator 101, dessen
Ausgang vorzugsweise durch einen Verstärker 121 mit dem Eingang eines Frequenzteilungszählers 102
verbunden ist. Der Zähler 102 liefert an einem Ausgang 116 eine Viereckspannung mit der Frequenz F1
und an seinem anderen Ausgang 117 eine komplementäre Viereckwellenausgangsspannung mit der
gleichen Frequenz aber mit umgekehrter Phase, die mit -F1 bezeichnet wird. Eingangssignale mit der
Frequenz F2 werden der Eingangsklemme 115, z. B.
in Form von Impulsen geeichter Breite T zugeleitet.
Die Ausgangsfrequenz +F1 und -F1 von den Ausgängen
116 und 117 werden entsprechenden Eingängen einer doppeltwirkenden Rückkopplungsschaltung 123 zugeleitet. Das Eingangssignal F2 wird
ebenso der Rückkopplungsschaltung 123 zugeführt zum Vergleich der Phasen der Eingangs^- und Ausgangssignale.
Die Rückkopplungsschaltung 123 gibt eine Fehlerspannung auf die Leitung 120, die dem
Frequenzsteuerungseingang des Oszillators 101 zugeführt wird.
Die Rückkopplungsschaltung 123 weist zwei Paare von Vergleicher-UND-Toren 104 bis 105 und 104',
105' und ein Integrierglied 106 mit zwei Eingängen auf. Das Integrierglied hat einen ersten Eingang 125
für niedrige Verstärkung, an dem die Ausgänge des ersten Paares der UND-Tore 104 und 105 parallel
liegen, und einen zweiten Eingang 125' für hohe Verstärkungsfaktoren, an dem die Ausgänge des anderen
Paares der UND-Tore 104' und 105' parallelliegen.
15 16
Die Ausgänge der Tore 105 und 105' sind mit den Triggers 142 durch die Umkehrschaltung 146 am
Eingängen des Integriergliedes 106 über Umkehrer Eingang des UND-Tores 140 Spannung. Die Ein-
oder Komplementärstromkreise 124 und 124' ver- gangsimpulse F2 werden daher durch dieses Tor zu
bunden. Die Tore 104 und 104', haben erste Ein- den beiden UND-Toren. 104' und 105' zu deren
gänge, die so geschaltet sind, daß sie das —F^-Signal 5 Phasenvergleich mit den Ausgangsimpulsen +F1 gevon
der Klemme 117 erhalten. Die ersten Eingänge leitet. Die sich ergebenden Phasenfehlerspannungsder
Tore 105 und 105' sind so geschaltet, daß sie das impulse werden dem Eingang 125' für hohe Ver-
+Fj-Signal von der Klemme 116 empfangen. Die Stärkung des Integriergliedes 106 zugeleitet. Im AnTore
104 und 104' haben zweite Eingänge, die so sprechen auf jeden Phasenfehlerimpuls wird die
geschaltet 'sind, daß sie das F2-Signal von der Ein- 10 Fehlerspannung am Ausgang 120 des Integriergliedes
gangsklemme 114 empfangen. Die Tore 105 und 105' 106 durch einen großen Wert in der einen oder
haben zweite Eingänge, die parallel geschaltet sind, anderen Richtung verändert. Als ein Ergebnis wird
um das Ausgangssignal eines weiteren Tores 140 zu die Frequenz des spannungsgesteuerten Oszillators 1
empfangen, dessen einer Eingang so geschaltet ist, mit einer verhältnismäßig hohen Geschwindigkeit
daß er das F2-Signal von der Klemme 114 empfängt. 15 verändert. Die Frequenz der Ausgangsimpulse +F1
Das +Fj-Signal von der Klemme 116 und das wird bei einer entsprechend schnellen Geschwindig-F2-Signal
von der Eingangsklemme 114 werden durch keil in ungefährem Synchronismus mit der Eingangsentsprechende
Differenzierglieder 107 und 103 ge- frequenz F2 eingestellt.
leitet. Der Ausgang des Differenziergliedes 103 ist mit Nachdem diese schnelle Einstellung genügend fort-
dem Eingang einer monostabilen Kippstufe 111 ver- 20 geschritten ist, um die Ausgangsfrequenz F1 auf einen
bunden, deren Ausgang über ein Differenzierglied Wert zu bringen, der um weniger als etwa 1% von
112 mit einem Eingang eines UND-Tores 113 ver- der Eingangsfrequenz F2 abweicht, beginnt das
bunden ist. Die Differenzierglieder 107 und 103 sind UND-Tor 108 wiederholt Koinzidenzen zwischen den
weiterhin mit ihren Ausgängen mit den Eingängen Vorderflanken der Ausgangs- und Eingangsimpulse
eines UND-Tores 108 verbunden, dessen Ausgang as festzustellen. Der Integrator 109 beginnt, eine entmit
dem Eingang eines Kurzzeitintegrators 109 ver- sprechende Ausgangsspannung zu erzeugen und den
bunden ist. Der Integratorausgang ist parallel mit den Schmitt-Trigger 142 auszulösen. Der Trigger 142
Eingängen von zwei Schmitt-Triggern 142 und 144 gibt jetzt eine Spannung ab, die von der Umkehrverbunden,
wobei der Schmitt-Trigger 142 einen schaltung 146 in einen Nichtspannungszustand umgeniedrigeren
Schwellenwert als der Schmitt-Trigger 30 wandelt wird, wodurch das UND-Tor 140 stromlos
144 hat. Der Schmitt-Trigger 142 ist mit seinem Aus- gemacht wird. Die UND-Tore 104'-105' werden ciagang
über eine Umkehrschaltung 146 mit dem her ausgeschaltet, und die Phasenvergleichswirkung
zweiten Eingang des UND-Tores 140 verbunden, zwischen den Ausgangs- und Eingangssignalen wird
während der Trigger 144 mit seinem Ausgang über nunmehr lediglich von den UND-Toren 104-105 beeine
Umkehrschaltung 148 mit dem anderen Eingang 35 wirkt, so daß die Phasenfehlerimpulse nur an dem
des UND-Tores 113 verbunden ist. Das UND-Tor Eingang 125 für niedrige Verstärkung des Integrier-
113 ist mit seinem Ausgang mit dem Rücksetzein- gliedes 106 liegen. Der Ausgang des Integriergliedes
gang 121 des Teilungszählers 102 verbunden. 120 liefert jetzt Fehlerspannungen niedrigen Wertes
Im Betrieb des Integriergliedes 106 veranlaßt ein und bewirkt eine feine Frequenzverstellung des Oszil-Spannungsimpuls
gegebener Größe, der dem Eingang 40 lators 101, bis die Ausgangssignalfrequenz F1 mit der
125 für niedrige Verstärkung zugeführt wird, die Eingangsfrequenz /2 bis auf eine Genauigkeit von
Abgabe einer Fehlerspannung am Ausgang 120, 10~3 synchron ist.
während ein Spannungsimpuls der gleichen Größe, Zu diesem Zeitpunkt liegen an dem UND-Tor 108
der dem Eingang 125' für hohe Verstärkung züge- lange Serien wiederholter Koinzidenzen zwischen den
führt wird, die Abgabe einer Fehlerspannung 45 Vorderflanken der Ausgangs- und Eingangsimpulse,
größeren Wertes am Ausgang 120 veranlaßt. . Der Kurzzeitintegrator 109 liefert dann eine entWenn
bei Beginn des Betriebes die Ausgangsfre- sprechend hohe Ausgangsspannung, die genügt, um
quenzFj wesentlich von der Eingangsfrequenz F2 Schmitt-Trigger 144 mit höherer Schwelle auszuabweicht
(z. B. mit einer relativen Frequenzabwei- lösen. Ausgangsspannung des Triggers 144 macht
chung von 10% oder mehr), tritt am UND-Tor 108 50 über die Umkehrschaltung 148 das Torll3stromlos
nur gelegentlich eine Koinzidenz zwischen den und unterbricht die Wirkung des Phasengliedes. Da-Vorflanken
der Signale auf. Daher erzeugt der Inte- mit ist das System vom Aufnahmebetrieb auf den
grator 109 keine Ausgangsspannung. Die Schmitt- Verfolgungsbctrieb umgeschaltet. Darin wird ein
Trigger 142 und 144 werden daher nicht betätigt. Da- genauer Frequenz- und Phasensynchronismus zwidurch,
daß am Ausgang der Trigger 144 keine Span- 55 sehen den Ausgangsimpulsen F2 und den Eingangsnung
liegt, wird in der ,Umkehrschaltung 148 eine , impulsen F2 mit einer Genauigkeit von 10~° oder
Spannung erzeugt, die an dem oberen Eingang des besser aufrechterhalten.
UND-Tores 113 anliegt. Unter dieser Bedingung Eine beispielhafte Ausführungsform der doppeltarbeitet
daher das UND-Tor 113, um Impulse zum wirkenden Rückkopplungsschaltung 123 wird jetzt
Rücksetzeingang 121 des Zählers 102 in regelmäßi- 60 unter Hinweis auf F i g. 7 beschrieben. Das UND-Tor
gen Abständen zu senden, die von der Zeitkonstante 104 umfaßt zwei npn-Transistoren 202 und 204,
der monostabilen Kippstufe 111 bestimmt werden. deren Basen miteinander verbunden und positiv über
Die monostabile Kippstufe 111 nach Fig. 7, kann einen Widerstand vorgespannt sind. Die Emitter der
durch eine Kombination ersetzt werden, die eine bi- Transistoren 202 und 204 sind so geschaltet, daß sie
stabile Kippstufe 11 und einen Zähler 10, wie in 65 die -F1 und/·.,-Frequenzen empfangen. Die Kollek-Fig.
2 gezeigt, umfaßt. . torcn beider Transistoren sind gemeinsam mit der
Weiterhin liegt zu diesem Zeitpunkt durch d.ts Basis eines Transistors 208 verbunden, dessen Emit-Fehlen
einer Spannung am Ausgang des Schmitt- ler geerdet ist, während sein Kollektor positiv durch
17 18
einen Widerstand 209 vorgespannt und durch eine gliedes 106 verbunden. Der Emitter des Transistors
negativ gepolte Gleichrichterdiode 210 und einen 242 der dritten Stufe, die einen Emitterfolger dar-
Serienladungswiderstand 212 mit dem Eingang 125 stellt, ist mit dem Ausgang 120 des Integriergliedes
mit niedrige Verstärkung des Integriergliedes 106 ver- 106 verbunden. Die Zener-Diode 236 dient dazu,
bunden ist. 5 eine nichtlineare Kompensation für die Ausgangs-
Beim Betrieb dieses Tores sind die Transistoren verstärkerschwelle zu schaffen.
202 und 204 normal leitend, und der Transistor 208 Im Betrieb dieses Integriergliedes kann aus einer
ist normal gesperrt vorgespannt. Beim gleichzeitigen Untersuchung der Übertragungsfunktion gezeigt wer-Auftreten
von positiven Flanken in den -F1 und den, daß, wenn Ladeimpulse direkt zur Verbindungs-F2-Signalen,
wie sie den Emittern der Transistoren io stelle eines Widerstandes 234 und eines großen Kon-202
und 204 zugeführt werden, ist die kombinierte densators 232 von dem Eingang 125' für hohe Versich
ergebende Spannung, die von beiden Transi- Stärkung geführt werden, wie das während der Aufstören
zur Basis des Transistors 208 geleitet wird, nahmepause des Systems der Fall ist, die Ausgangsgenügend,
um letzteren leitend zu machen, worauf- leitung 120 integrierte Impulsspannungen verhältnishin
die positive Spannung vom Widerstand 209 über 15 mäßig hoher und im wesentlichen konstanter Größe
den Transistor 208 nach Masse abgeleitet wird und liefert. Wenn andererseits die Eingangsimpulse über
einen negativen Impuls erzeugt, der durch die Diode den Eingang 125 für niedrige Verstärkung zugeführt
210 und den Widerstand 121 zum Eingang 125 des werden, wie während der Phasennachführung, sind
Integriergliedes 106 geleitet wird. die Impulse, die durch die Leitung 120 geliefert wer-
Das UND-Tor 105 ist in ähnlicher Art und Weise 20 den, wesentlich kleiner. Diese Impulse sind dann
gebaut. Sein normalerweise gesperrter Ausgangstran- außerdem ungefähr proportional dem Phasenfehler
sistor (entsprechend 208) ist mit seinem Kollektor zwischen den Eingangs- und Ausgangssignalen, der
über einen Widerstand 214 mit der Basis eines pnp- durch die Breite der veränderlichen Impulse darge-
Transistors 216 verbunden, der die Umkehrschaltung stellt ist, die von den UND-Toren 104 und 105 ge-
124 darstellt. Der Transistor 216 ist mit seinem KoI- 25 liefert werden (s. Fig. 3B).
lektor positiv vorgespannt. Sein Emitter liegt über Das gerade beschriebene Integrierglied kann voreinem
Widerstand 218 an Masse und ist über die in teilhafterweise auch als Einzeleingangsintegrierglied 6
Durchlaßrichtung gepolte Diode 220 und den Ein- in der Schaltungsanordnung nach F i g. 2 verwendet
gangswiderstand 222 mit dem Eingang 125 des Inte- werden, wobei es lediglich zu diesem Zweck notgriergliedes
106 verbunden. Der Transistor 216 ist 30 wendig ist, den Eingang 125' für hohe Verstärkung
normalerweise gesperrt. Beim gleichzeitigen Auf- und die dazugehörigen Tore 104', 105' wegzulassen,
treten positiver Flanken in den +F1 und F2-Signalen, Während das vorstehend beschriebene Integrierdie
den Emittern der Eingangstransistoren des Tores glied bei bevorzugten Ausführungsformen der erfin-105
zugeführt werden, erscheint ein negativer Impuls dungsgemäßen Schaltungsanordnung verwendet wird,
am Kollektor des Ausgangstransistors dieses Tores, 35 sind jedoch auch andere Arten von Integrierschalwie
das für das Tor 104 beschrieben wurde. Dieser tungen, wie übliche i?C-Glieder, Transfluxor-Intcnegative
Impuls wird der Basis des Transistors 216 grierschaltungen od. dgl. verwendbar. Phasensperrzugeführt,
wodurch dieser leitend gemacht wird (da schaltungen der vorstehend beschriebenen Ausfühsein
Kollektor normalerweise gegenüber seinem rungsform der Erfindung wurden betrieben, um EinEmitter
negativ ist). Ein positiver Spannungsimpuls 40 gangssignale in Form intermittierender Impulsserien
wird daher durch den Transistor 216 geleitet und er- oder Impulszüge zu synchronisieren, die nur 5% der
scheint am Kollektorwiderstand 218, von wo er durch gesamten Sendezeit ausmachen. Die Anfangsf redie
positiv gepolte Diode 220 und den Widerstand quenzabweichung konnte relative Werte von 10 bis
222 zum Eingang 125 des Integriergliedes 106 ge- 12% bis zu einer Oktave erreichen, während dennoch
leitet wird. 45 eine zuverlässige Synchronisation möglich ist. Der
Tore 104' und 105' und die Umkehrschaltung 124' erforderliche Aufnahmezeitraum beträgt ungefähr
sind ähnlich den beschriebenen Toren 104 und 105 1000 Eingangsimpulse im intermittierenden Betrieb
und der Umkehrschaltung 124. und bis zu nur 50 Impulsen, in Fällen, wo die Ein-
Das Integrierglied 106 weist zwei parallele kapazi- gangsimpulse kontinuierlich anstatt intermittierend
tive Schenkel auf, wovon einer einen Kondensator 50 auftraten. Nachdem die Frequenzsynchronisation er-230
mit verhältnismäßig kleiner Kapazität und der reicht worden ist, wurde am Ende der Aufnahmeandere
einen Kondensator 232 mit viel größerer stufe ein Phasensynchronismus in stabiler Art mit
Kapazität enthält, der in Serie mit einem Widerstand einer Genauigkeit bis 10~7 in der darauffolgenden
234 geschaltet ist. Der dem Kondensator 230 und . Phasennachführungsstufe erreicht. Diese Ergebnisse
dem Widerstand 234 gemeinsame Schaltungsknoten 55 wurden in zuverlässiger Art selbst bei geringem
ist mit dem Eingang 125 für niedrige Verstärkung ' Rauschabstand erreicht.
des Integriergliedes 106 verbunden. Der gemeinsame Es ist eine große Anzahl von verschiedenen Ab-Schaltungsknoten
der Kondensatoren 230 und 232 Wandlungen der beschriebenen Ausführungsformen
ist vorzugsweise über eine Zener-Diode 236 geerdet, möglich. Statt die Phaseneinstellung zu festen Zeitderen
Kathode über den Widerstand 237 positiv vor- 60 abständen durchzuführen, wie durch die Kapazität
gespannt ist. Das Integrierglied umfaßt ferner einen des Zählers 10 (Fig. 2) oder die Zeitkonstante der
dreistufigen Transistorgleichstromverstärker mit den monostabilen Kippstufe 111 (Fig.6) bestimmt, kann
in Kaskade geschalteten npn-Transistoren 238,240, das Intervall zwischen den Phaseneinstellungen so
242, deren Kollektoren positiv vorgespannt sind, verändert werden, daß die Länge der Intervalle erwährend
die Emitter der Transistoren 240 und 242 65 höht wird, wenn die Schaltungsanordnung näher am
über Lastwiderstände geerdet sind. Die Basis des Synchronismus arbeitet. Dies kann beispielsweise
Transistors 238 der ersten Stufe, (sogenannte Dar- durchgeführt werden, indem der Ausgang des Kurzlington-Stufe)
ist mit dem Eingang 125 des Integrier- zeitgenerators 9 durch geeignete Schmitt-Trigger mit
gekennzeichnet, daß der erste Vergleicher aus einem zweiten und einem dritten UND-Tor (4,5)
gebildet ist, deren jedes zwei Eingänge aufweist, wobei die ersten Eingänge mit dem Zähler (2)
verbunden sind und die zweiten an der das zweite Signal (F2) liefernden Klemme (14) liegen, wobei
die das impulsförmige Fehlersignal liefernden Ausgänge der Torschaltungen (4, 5) mit den Eingängen
(18, 19) der ersten Integrierschaltung (6) verbunden sind, deren Ausgang den Frequenzsteuereingang
(20) des Oszillators (1) speist, daß weiterhin die Phasensteuerschaltung (10, 11, 12)
einen umschaltbaren Schalter (10, 11) aufweist, dessen erster Triggereingang, der die Umschaltung
von seinem ersten in seinen zweiten Zustand auszulösen erlaubt, an der das zweite Signal (F2)
liefernden Klemme (14) liegt, wobei der Schalter (10, 11) nach einem Zeitintervall bestimmter '
Länge in seinen ersten Zustand zurückkehrt und wobei der Ausgang des Schalters (10, 11), am
Signaleingang des Tores (13) liegt, dessen Ausgang den Phasensetzeingang (21) des Zählers (2)
speist, und daß schließlich die zweite Vergleichsschaltung (8) aus einem vierten UND-Tor (8) gebildet
ist, dessen Ausgang über die zweite Integrierschaltung (9) den Steuereingang der ersten
Torschaltung (13) speist.
4. Schaltungsanordnung nach Anspruch 3, dadurch gekennzeichnet,' daß der Schalter aus einer
ersten monostabilen Kippschaltung, deren Ausgang über ein Differenzierglied am Signaleingang
der ersten Torschaltung (13) liegt, besteht.
5. Schaltungsanordnung nach Anspruch 3, dadurch gekennzeichnet, daß der Schalter (11, 12)
eine bistabile Kippschaltung (11) mit einem ersten an Klemme (14) liegenden Triggereingang umfaßt,
sowie einen Impulsgenerator (10), der nach einer vorbestimmten Anzahl von an seinem ebenfalls
mit Klemme (14) verbundenen Steuereingang anliegenden Impulsen einen Ausgangsimpuls
liefert, wobei dieser Ausgang mit dem.zweiten Triggereingang der Kippschaltung (11) verbunden
ist. der ihre Rückstellung in ihren ersten Zustand erlaubt und der Ausgang der Kippschaltung (11)
über ein Differenzierglied (12) am Eingang des ersten Tores (13) liegt.
6. Schaltungsanordnung nach Anspruch 5, dadurch gekennzeichnet, daß der Impulsgenerator
(10) aus einer monostabilen Kippschaltung besteht, deren Ausgang mit dem zweiten Triggereingang
der bistabilen Kippschaltung (11) verbunden ist.
7. Schaltungsanordnung nach Anspruch 5, dadurch gekennzeichnet, daß der Impulsgenerator
(10) aus einem Ringzähler (10) besteht, dessen Ausgang mit dem zweiten Triggereingang der bistabilen
Kippschaltung (11) verbunden ist und Ausgangsimpulse liefert, deren jeder einer vorbestimmten
Anzahl von an seinem Eingang anliegenden Impulsen entspricht.
8. Schaltungsanordnung nach Anspruch 3, dadurch gekennzeichnet, daß der als Frequenzteiler
wirkende Zähler (2) zwei komplementäre Ausgänge (16,17) besitzt, die zwei Rechtecksignale mit
entgegengesetzter Polarität ( + F1, -F1) abgeben,
wobei diese Ausgänge (16, 17) mit den entsprechenden ersten Eingängen des dritten (5) und des
zweiten (4) UND-Tores verbunden sind, deren zweite Eingänge von der Klemme (14) und das
zweite Signal (F2) erhalten.
9. Schaltungsanordnung nach einem der Ansprüche 3 bis 8, dadurch gekennzeichnet, daß die
Ausgänge des zweiten und des dritten UND-Tores (4, 5) mit den entsprechenden beiden Eingängen
(18, 19) der ersten Integrierschaltung (6) verbunden sind, die einen Kondensator enthält, dessen
einer Belag auf einem festen Potential liegt und dessen anderer über zwei Widerstände mit den
Eingängen (18, 19) der ersten Integrierschaltung
(6) verbunden ist.
10. Schaltungsanordnung nach einem der Ansprüche 3 bis 8, dadurch gekennzeichnet, daß die
erste Integrierschaltung (6) aus einer Parallelschaltung besteht, deren einen Zweig ein erster
Kondensator bildet und deren zweiten Zweig ein erster Widerstand in Serie mit einem zweiten Kondensator
bildet, wobei der gemeinsame Verbindungspunkt des ersten und des zweiten Kondensators
mit einem Punkt festen Potentials verbunden ist, der gemeinsame Verbindungspunkt des
ersten Kondensators und des ersten Widerstandes über einen dritten bzw. einen vierten Widerstand
mit den zwei Eingängen (18, 19) der ersten Integrierschaltung verbunden ist und der Kapazitäts-
. wert des zweiten Kondensators größer als der des ersten Kondensators ist.
11. Schaltungsanordnung nach Anspruch 2, dadurch
gekennzeichnet, daß die zweite-Integrierschaltung (9), die den Ausgang der zweiten Vergleichsschaltung
(8) mit dem Eingang der ersten Torschaltung (13) verbindet, aus einer i?C-Schaltung
mit kleiner Zeitkonstante besteht.
12. Schaltungsanordnung nach einem der Anspürche 3 bis 11, dadurch gekennzeichnet, daß die
das zweite Signal liefernde Klemme (14) mit den zweiten Eingängen des zweiten, dritten und vierten
UND-Tores und mit dem ersten Triggereingang des Schalters (11, 12) über eine erste
Differenzierstufe (3) verbunden ist und daß der Ausgang (16) des als Frequenzteiler wirkenden
Zählers (2) mit dem ersten Eingang des vierten UND-Tores (8) über eine zweite Differenzierstufe
(7) verbunden ist.
13. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß das integrierte Fehlersignal, das
dem Organ zur Frequenzsteuerung des das erste Signal liefernden Generators dient, zugeführt wird,
einen relativ großen Wert besitzt, wenn der Frequenz- und Phasenabstand zwischen dem ersten
(F1) und dem zweiten (F2) Signal größer als ein
vorbestimmter Wert ist, und daß es einen zweiten relativ kleinen Wert besitzt, wenn der Frequenz-
und Phasenabstand kleiner als der vorbestimmte Wert ist, der gleich oder etwas größer als der ist,
bei dem die zwangläufige Phasensteuerung abgeschaltet wird.
14. Schaltungsanordnung zur Durchführung des Verfahrens nach Anspruch 13, mit einer Steuerschleife,
die einen Generator veränderlicher Frequenz (101, 122, 102) und eine erste Vergleichsschaltung
(123) enthält, wobei der Generator veränderlicher Frequenz einen ersten Frequenzsteuereingang
(120) besitzt und das erste Signal (F1) liefert und die erste Vergleichsschaltung zwei
Gruppen von Eingängen aufweist, wovon die erste mit dem Ausgang des Generators (101, 122, 102)
einer Dioden-Wahlschaltung verbunden wird, die mit dem Zähler 10 (F i g. 2) verbunden ist, um die tatsächliche
Kapazität des Zählers zu verändern.
Verschiedene andere Abänderungen und Verbesserungen können in den dargestellten logischen Schaltungen
durchgeführt werden. So können die Eingangssignale, die an der Klemme 14 (oder 114) auftreten,
durch eine bistabile Kippstufe geleitet werden, um ihnen eine rechteckige Form zu verleihen. Weiterhin
können die Eingangs- und Ausgangssignale durch eine Differenzierschaltung vor Anlegen an den Vergleicher
geleitet werden. Die Schaltung zum Vergleichen der Phasenzustände der Eingangs- und Ausgangssignale,
die Phasenfehleranzeigeimpulse zum Integrierglied führt, kann von der dargestellten Tor-Schaltung
abweichen.
Die Schaltung zur Erzeugung von Fehlersignalen verschiedener relativer Größe in Abhängigkeit vom
Wert der Frequenz- und Phasenabweichung zwischen Eingangs- und Ausgangssignalen kann von den hier
dargestellten Schaltungen abweichen. Statt der beiden Paare von Koinzidenztoren 104-105 und 104'-105',
wie in F i g. 6 und 7 gezeigt, kann nur ein einziges Paar Tore verwendet werden, deren Ausgänge
wahlweise zwischen den Eingängen für hohe und niedrige Verstärkung des Integriergliedes eingeschaltet
sind. Weiterhin ist es möglich, die Dauer der Impulse zu ändern, die von den Koinzidenztoren zum
Integrierglied geführt werden. In einem solchen Falle können die Impulse auf einen gemeinsamen Eingang
des Integriergliedes gelegt werden.
Claims (1)
- Patentansprüche:1. Verfahren zur Steuerung der Frequenz und Phase eines von einem Generator veränderlicher Frequenz abgegebenen ersten Signals durch ein zweites Signal mittels einer Steuerschleife, in welcher während jeder Periode des ersten Signals ein charakteristischer Zeitpunkt dieses Signals mit einem charakteristischen Zeitpunkt des zweiten Signals verglichen wird, wobei der Vergleich ein Fehlersignal ergibt, dessen Polarität eine Funktion der Richtung des die charakteristischen Zeitpunkte trennenden Zeitabstandes ist und das integrierte Fehlersignal an einem die Frequenz des Generators steuernden Organ anliegt, dadurch gekennzeichnet, daß zur Vermeidung eines Polaritätswechsels des Fehlersignals während des Suchbetriebes und der daraus folgenden Unwirksamkeit der Steuerschleife die Phase des ersten Signals (F1) zu Beginn jeden Steuervorganges derart eingestellt wird, daß beim ersten Erscheinen des zweiten Signals (F2) und anschließend in vorbestimmten Zeitintervallen die charakteristischen Zeitpunkte des ersten Signals (F1) mit denen des zweiten Signals (F2) zusammenfallen und so Phasengleichheit zwischen dem ersten Signal und dem zweiten zwangläufig gebildet wird, und daß diese zwangläufige Phaseneinstellung unterdrückt wird, wenn der Frequenzunterschied der beiden Signale genügend klein geworden ist, um durch Nachführung des Generators veränderlicher Frequenz ein Zusammenfallen der beiden Signale zu erzielen.2. Schaltungsanordnung zur Durchführung des Verfahrens nach Anspruch 1, mit einer Steuerschleife, die einen das erste Signal (F1) erzeugenden Generator (1, 2) veränderlicher Frequenz mit einem Frequenzsteuereingang (20) aufweist, sowie eine erste Vergleichsschaltung (23), von der mindestens einer der ersten Eingänge mit einem der Ausgänge des Generators und mindestens einer der zweiten Eingänge mit einer das zweite Signal (F2) liefernden Klemme (14) verbunden ist und deren Ausgang den Frequenzsteuereingang (20) des Generators (1, 2) speist, wobei diese erste Vergleichsschaltung (23) folgende Baugruppen umfaßt: \einen das Fehlersignal liefernden ersten Vergleicher (4, 5), dessen Eingänge die Eingänge der ersten Vergleichsschaltung (23) bilden,eine vom ersten Vergleicher (4, 5) gespeiste Integrierschaltung (6), deren das integrierte Fehlersignal liefernder Ausgang den Ausgang der ersten Vergleichsschaltung (23) bildet,dadurch gekennzeichnet, daß der Generator (1, 2) einen Setzeingang (21) für die Phase des ersten Signals (F1) aufweist und daß die Schaltungsanordnung weiterhin eine zur Erzielung der zwangläufigen Phasengleichheit des ersten Signals (F1) mit dem zweiten Signal dienende Steuerschaltung (10, 11, 12) aufweist, deren Eingang an der das zweite Signal liefernden Klemme (14) liegt und deren mit dem Setzeingang (21) verbundener Ausgang eine Impulsreihe liefert, wobei der erste Impuls dem ersten Erscheinen des zweiten Signals entspricht und die weiteren Impulse durch eine vorbestimmte Anzahl von Perioden desselben voneinander getrennt sind, und schließlich das die Schaltungsanordnung noch eine Steuerschaltung zur Unterdrückung der zwangläufigen Phasengleichheit aufweist, welche aus folgenden Gruppen aufgebaut ist:aus einer zweiten Vergleichsschaltung (8), deren erster Eingang mit dem Ausgang des das erste Signal (F1) liefernden Generators (1, 2) verbunden ist und deren zweiter Eingang mit der das zweite Signal (F2) liefernden Klemme (14) verbunden ist,
aus einer zweiten Integrierschaltung (9), die von der zweiten Vergleichsschaltung (8) gespeist wird, undaus einer zwischen den Ausgang der Phasensteuerschaltung (10, 11,12) und den Phasensetzeingang (21) des. Generators (1,2) geschalteten ersten Torschaltung (13), deren Steuereingang von der zweiten Integrierschaltung (9) gespeist wird, wobei die Torschaltung (13) geöffnet bleibt, solange der Pegel des an ihrem Steuereingang liegenden Signals niedriger als ein vorbestimmter Schwellwert ist und gesperrt wird, wenn dieser Schwellwert infolge eines annähernden Zusammenfallens der zwei Signale (F1, F2) überschritten wird.3. Schaltungsanordnung nach Anspruch 2, in welcher der Generator (1, 2) aus einem frequenzveränderlichen Oszillator (1) und einem diesen nachgeschalteten, als Frequenzteiler wirkenden Zähler (2) besteht, wobei der Oszillator (1) einen Frequenzsteuereingang (20) und der Zähler (2) einen Phasensetzeingang (21) aufweisen, dadurchund die zweite mit einer das zweite Signal (F2) liefernden Klemme (115) verbunden ist und der Ausgang der ersten Vergleichsschaltung (123) den Frequenzsteuereingang (120) des Generators (101, 122,102) speist, dadurch gekennzeichnet, daß die erste Vergleichsschaltung (123) einen ersten (104, 105) und einen zweiten (104') 105') Vergleicher enthält, deren Eingänge die Eingänge der ersten Vergleichsschaltung (123) bilden und daß die Ausgänge der Vergleicher eine erste Integrierschaltung (106) speisen, deren Ausgang den Ausgang der ersten Vergleichsschaltung (123) bildet (Fig. 6).15. Schaltungsanordnung nach Anspruch 14, dadurch gekennzeichnet, daß die Integrierschaltung (106) einen ersten Kondensator (230) aufweist, deren erster Anschluß mit einer ersten Gruppe von Eingängen über Widerstände (212, 222) verbunden ist, sowie einen zweiten Kondensator (232), dessen erster Anschluß mit einer zweiten Gruppe von Eingängen über zweite Widerstände verbunden ist, wobei die ersten Anschlüsse des ersten (230) und des zweiten (232) Kondensators miteinander über einen dritten Widerstand (234) verbunden sind und die zweiten Anschlüsse des ersten (230) und des zweiten (232) Kondensators zusammengeführt sind und auf einen Punkt festen Potentials liegen, und daß die ersten und zweiten Gruppen von Eingängen von den ersten (104, 105) und zweiten (104', 105') Vergleichern gespeist sind, wobei der erste Anschluß des ersten Kondensators (230) mit dem Ausgang der ersten Integrierschaltung (106) verbunden ist (F i g. 7).16. Schaltungsanordnung nach Anspruch 14, dadurch gekennzeichnet, daß der erste Vergleicher (104, 105) direkt von der das zweite Signal (F2) führenden Klemme (115) gespeist ist und daß der zweite Vergleicher (104', 105') von der Klemme (115) über eine zweite elektronische Torschaltung (140) gespeist ist, die bei Abwesenheit eines Signals an ihrem Steuereingang geöffnet ist, und daß die Schaltungsanordnung außerdem folgende Baugruppen enthält:eine zweite Vergleichsschaltung (108), deren beide Eingänge mit dem Ausgang des Generators (101, 122, 102) bzw. mit der Klemme (115) verbunden sind,eine zweite Integrierschaltung (109), deren Eingang von einer zweiten Vergleichsschaltung (108) gespeist ist und deren Ausgang mit dem Steuereingang der zweiten Torschaltung (140) verbunden ist (F i g. 6).17. Schaltungsanordnung nach Anspruch 15, dadurch gekennzeichnet, daß der Generator (101, 122, 102) einen zweiten Steuereingang, den sogenannten Setzeingang (121) aufweist und über den die zwangsweise Phasensteuerung des ersten Signals (F1) geschieht und daß die Schaltungsanordnung eine Anordnung zur zwangsweisen Phasensteuerung enthält, bei der ein Impulsgenerator (111, 112) an seinem Ausgang einen einzigen Impuls abgibt, wenn über seinen Eingang eine vorbestimmte Anzahl von Impulsen eingelaufen sind, wobei dieser Eingang mit der das zweite Signal (F,) liefernden Klemme (115) verbunden ist und sein Ausgang über eine erste elektronische Torschaltung (113), die Teil der Einrichtung zur Unterdrückung der zwangsweisen Phasensteuerung ist, mit dem Setzeingang (121) des Generators (101, 122, 102) verbunden ist, während der Steuereingang der Torschaltung (113) mit dem Ausgang der zweiten Integrierschaltung (109) verbunden ist (F i g. 6).18. Schaltungsanordnung nach Anspruch 16, dadurch gekennzeichnet, daß ein erster (142) und ein zweiter (144) Schmitt-Trigger zwischen dem Ausgang der zweiten Integrierschaltung (109) und den jeweiligen Steuereingängen der zweiten (140) und der dritten (113) Torschaltung liegen, wobei die Schaltschwellen der Schmitt-Trigger (142,144) verschieden hoch liegen (F i g. 6).Hierzu 3 Blatt Zeichnungen 009 550/329
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
FR41357A FR1469000A (fr) | 1965-12-08 | 1965-12-08 | Perfectionnements aux procédés et aux dispositifs de synchronisation |
Publications (2)
Publication Number | Publication Date |
---|---|
DE1462500A1 DE1462500A1 (de) | 1970-04-30 |
DE1462500B2 true DE1462500B2 (de) | 1970-12-10 |
Family
ID=8594752
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE19661462500 Pending DE1462500B2 (de) | 1965-12-08 | 1966-11-25 | Verfahren und Schaltungsanordnung zur Frequenz- und Phasensteuerung eines ersten Sienales durch ein zweites Signal |
Country Status (7)
Country | Link |
---|---|
US (1) | US3407361A (de) |
BE (1) | BE690667A (de) |
DE (1) | DE1462500B2 (de) |
FR (1) | FR1469000A (de) |
GB (1) | GB1142695A (de) |
NL (1) | NL6616851A (de) |
SE (1) | SE333950B (de) |
Families Citing this family (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3621352A (en) * | 1969-03-19 | 1971-11-16 | Gen Electric | Inverter-control system for ac motor with pulse-locked closed loop frequency multiplier |
US3628169A (en) * | 1970-03-02 | 1971-12-14 | Caelus Memories Inc | Digital data discriminator system |
US3921095A (en) * | 1974-11-14 | 1975-11-18 | Hewlett Packard Co | Startable phase-locked loop oscillator |
DE2716813C2 (de) * | 1977-04-15 | 1979-01-25 | Siemens Ag, 1000 Berlin Und 8000 Muenchen | Phasenregelkreis |
DE2748075C3 (de) * | 1977-10-26 | 1980-08-07 | Siemens Ag, 1000 Berlin Und 8000 Muenchen | Phasenregelkreis |
US4219783A (en) * | 1978-04-28 | 1980-08-26 | British Communications Corporation, Ltd. | Phase locked loop with rapid phase pull in |
DE2856211A1 (de) * | 1978-12-27 | 1980-07-03 | Licentia Gmbh | Digitale phasenregelschaltung mit einer hilfsschaltung |
WO2020092938A1 (en) * | 2018-11-02 | 2020-05-07 | H.B. Fuller Company | Moisture curable hot melt sealant composition |
CN114441176B (zh) * | 2021-12-29 | 2024-01-23 | 中国航空工业集团公司西安航空计算技术研究所 | 一种可变齿数转速基准检测方法及检测电路 |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3259851A (en) * | 1961-11-01 | 1966-07-05 | Avco Corp | Digital system for stabilizing the operation of a variable frequency oscillator |
GB1024427A (en) * | 1962-03-29 | 1966-03-30 | Plessey Co Ltd | Improvements in or relating to automatic frequency control |
-
1965
- 1965-12-08 FR FR41357A patent/FR1469000A/fr not_active Expired
-
1966
- 1966-11-23 GB GB52516/66A patent/GB1142695A/en not_active Expired
- 1966-11-25 DE DE19661462500 patent/DE1462500B2/de active Pending
- 1966-11-29 US US597795A patent/US3407361A/en not_active Expired - Lifetime
- 1966-11-30 NL NL6616851A patent/NL6616851A/xx unknown
- 1966-12-05 BE BE690667D patent/BE690667A/xx unknown
- 1966-12-07 SE SE16789/66A patent/SE333950B/xx unknown
Also Published As
Publication number | Publication date |
---|---|
US3407361A (en) | 1968-10-22 |
BE690667A (de) | 1967-06-05 |
FR1469000A (fr) | 1967-02-10 |
SE333950B (de) | 1971-04-05 |
NL6616851A (de) | 1967-06-09 |
DE1462500A1 (de) | 1970-04-30 |
GB1142695A (en) | 1969-02-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE879718C (de) | Vorrichtung auf der Empfangsseite eines Zeitmultiplex-Systems mit Impulskodemodulation | |
DE2853927C3 (de) | Fernsehempfänger mit einer Horizontal-Synchronschaltung | |
DE69300291T2 (de) | Frequenzregelschleife. | |
DE2739035C3 (de) | Frequenzsteuerbarer Oszillator mit einer Schaltungsanordnung zur Vervielfachung der Frequenz | |
DE2449535C3 (de) | Schaltungsanordnung zum Bereitstellen von Synchronisierungssignalen | |
DE3135351C2 (de) | Schaltungsanordnung zum Erzeugen eines periodischen sägezahnförmigen Signals | |
DE1462500B2 (de) | Verfahren und Schaltungsanordnung zur Frequenz- und Phasensteuerung eines ersten Sienales durch ein zweites Signal | |
DE2751021B2 (de) | Synchronisierschaltung für eine Oszillatorschaltung | |
DE2119091A1 (de) | Spannungsgesteuerter Taktgenerator | |
DE3587002T2 (de) | Signalgeneratorschaltungen. | |
DE2940461C2 (de) | Zeilensynchronisierschaltung | |
DE2159653B2 (de) | Automatische phasenregeleinrichtung | |
DE2448533A1 (de) | Schaltungsanordnung fuer einen phasendiskriminator mit unbegrenztem fangbereich | |
DE2521403C3 (de) | Schaltungsanordnung zum Synchronisieren eines Ausgangssignals im Takte eines periodischen impulsförmigen Eingangssignals | |
DE2024818C3 (de) | Dekodierschaltiingsanordniuig für ein Signalübertragungssystem mit Informationsübertragung mittels eines quadraturmodulierten Trägers, insbesondere für Färbfernsehsignale | |
DE1462500C (de) | Verfahren und Schaltungsanordnung zur Frequenz- und Phasensteuerung eines ersten Signales durch ein zweites Signal | |
DE1416233B2 (de) | Schaltung zur Demodulation einer phasengetasteten elektrischen Schwingung | |
DE939333C (de) | Vorrichtung zum Trennen von Synchronisier- und Signalimpulsen bei Impulskodemodulation | |
DE2051879A1 (de) | Empfanger für in einem bestimmten Signalband liegende, auf eine Tragerfre quenz aufmoduherte Impulse | |
DE2918850C2 (de) | Verfahren und Schaltungsanordnung zum Erkennen des Regelzustandes einer Phasenregelschleife | |
DE2506729A1 (de) | Phasendiskriminator fuer impulsfoermige eingangssignale | |
DE1929560C3 (de) | Schaltungsanordnung zum Erzeugen eines Identifikationssignales für die Schaltphase eines durch eine zeilenfrequente Impulsspannung getriggerten Multivibrators in einem Farbfernsehempfänger | |
EP0109963B1 (de) | Einrichtung zur Bildträgeraufbereitung von Fernsehsignalen | |
DE859903C (de) | Elektrisches Synchronisiergeraet | |
DE1416233C (de) | Schaltung zur Demodulation einer phasengetasteten elektrischen Schwingung |