DE1439483C3 - Verfahren zum Einbau eines Transistors in ein metallisches Gehäuse und Transistoreinbau hergestellt nach diesem Verfahren - Google Patents

Verfahren zum Einbau eines Transistors in ein metallisches Gehäuse und Transistoreinbau hergestellt nach diesem Verfahren

Info

Publication number
DE1439483C3
DE1439483C3 DE1439483A DE1439483A DE1439483C3 DE 1439483 C3 DE1439483 C3 DE 1439483C3 DE 1439483 A DE1439483 A DE 1439483A DE 1439483 A DE1439483 A DE 1439483A DE 1439483 C3 DE1439483 C3 DE 1439483C3
Authority
DE
Germany
Prior art keywords
transistor
carrier
gold layer
rolled
semiconductor body
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
DE1439483A
Other languages
English (en)
Other versions
DE1439483B2 (de
DE1439483A1 (de
Inventor
Friedrich Dipl.-Chem. Dr. Beck
Friedrich Jacobi
Hartwig Koellner
Georg Dipl.Chem. 8012 Ottobrunn Rosenberger
Ruprecht Von Dipl.-Phys. 8025 Unterhaching Siemens
Josef 8015 Markt Schwaben Zumpf
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siemens AG
Original Assignee
Siemens AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens AG filed Critical Siemens AG
Publication of DE1439483A1 publication Critical patent/DE1439483A1/de
Publication of DE1439483B2 publication Critical patent/DE1439483B2/de
Application granted granted Critical
Publication of DE1439483C3 publication Critical patent/DE1439483C3/de
Expired legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/02Containers; Seals
    • H01L23/04Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/041Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction having no base used as a mounting for the semiconductor body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/44Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001Core members of the connector
    • H01L2224/45099Material
    • H01L2224/451Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144Gold (Au) as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/4823Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a pin of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42Wire connectors; Manufacturing methods related thereto
    • H01L24/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161Cap
    • H01L2924/1615Shape
    • H01L2924/16152Cap comprising a cavity for hosting the device, e.g. U-shaped cap

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Die Bonding (AREA)
  • Casings For Electric Apparatus (AREA)

Description

Die Erfindung bezieht sich auf ein Verfahren zum Einbau eines Transistors in ein metallisches Gehäuse mit einem mit den elektrischen Zuführungen für die Transistorelektroden und mit einem an einer Zuführung befestigten, als Elektrode dienenden metallischen Träger für den Halbleiterkörper des Transistors versehenen ersten Gehäuseteil, bei dem der Halbleiterkörper des Transistors auf dem Träger durch Löten befestigt, die übrigen Elektroden des Transistors mit jeweils einer Zuführung leitend verbunden und das Gehäuse mittels eines zweiten Gehäuseteils verschlossen wird.
Eins solches Verfahren wird beim Einbau von Hochfrequenztransistoren, insbesondere Mesatransistoren, allgemein angewendet.
Die Niederfrequenzeigenschaften von Transistoren lassen sich durch eine unmittelbar vor dem Verschluß des Transistorgehäuses vorzunehmende Ätzbehandlung wesentlich verbessern. Mit Hilfe einer bereits vorgeschlagenen Verwendung eines wässerigen Gemisches aus HNO3 und H2O2 oder KOH und H2O2 zu diesem Zweck werden durch eine solche Behandlung die Hochfrequenzeigenschaften nicht beeinträchtigt, so daß man die angegebene Ätzbehandlung auch auf die Verbesserung der Niederfrequenzeigenschaften von Mesatransistoren und anderen Hochfrequenztransistoren ausdehnen kann. Dabei ist es erforderlich, die aus Metall bestehenden Teile des Systems gegen einen Angriff des Ätzmittels zu schützen. Dies geschieht gewöhnlich durch einen Goldüberzug auf den gefährdeten Metallteilen, der in üblicher Weise durch Einwir- j ken eines galvanischen Vergoldungsbades erzeugt wird. Ein solcher Goldüberzug schützt zwar gegen die d anzuwendenden Ätznittel; jedoch ergeben sich weitere ™ Probleme, weil der Halbleiterkörper des Transistors als Unterlage eine dickere Goldschicht benötigt, während für den Ätzschutz eine dünne Goldschicht genügt.
Zur Lösung dieser Probleme schlägt die Erfindung vor, daß der Träger für den Halbleiterkörper des Transistors mindestens an der mit dem Halbleiterkörper des Transistors zu beaufschlagenden Stelle mit einer aufgewalzten Goldschicht bedeckt, dann diese Goldschicht einschließlich der übrigen Oberfläche des Trägers und einschließlich der Oberfläche des mit dem Träger verbundenen ersten Gehäuseteils in einem gemeinsamen Prozeß mit einer weiteren, relativ zur aufgewalzten dünneren Goldschicht überzogen, dann der Halbleiterkörper des Transistors auf dem Träger befestigt sowie die übrigen Elektroden des Transistors mit den Zuleitungen verbunden, dann der erste Gehäuseteil einschließlich des Transistors mit einer Gold nicht angreifenden Ätzflüssigkeit behandelt und schließlich das metallische Gehäuse mittels des zweiten Gehäuseteils vervollständigt wird.
Gegenstand des deutschen Patents 1 238 104 ist ein ' Mesa-Germaniumtransistor, bei dem die Kollektorzone mit einer Unterlage aus Metall verbunden ist, dessen Wärmeausdehnungskoeffizient dem des Halbleiterkörpers des Transistors etwa gleich ist. Dabei ist vorgeschlagen, daß eine hochohmige Kollektorzone an eine vergoldete Unterlage aus einer von Chrom und Mangan befreiten Eisen-Kobalt-Nickellegierung grenzt.
In der Figur ist eine für Hochfrequenztransistoren an sich übliche Montageart dargestellt^ an Hand welcher die Erfindung näher beschrieben werden soll. Der Transistor 1 ist mit seiner Kollektorzone auf einen entsprechend dem deutschen Patent 1 238 104 aus einem vergoldeten Band aus einer von Chrom und Mangan befreiten Eisen-Kobalt-Nickellegierung aufgelötet, das den Träger 2 des Transistors 1 bildet. Der gewissermaßen die Rolle der Kollektorelektrode übernehmende Träger 2 ist seinerseits starr und leitend mit einer durch den Sockel 3 isoliert hindurchgeführten elektrischen Durchführung 4 derart verbunden, daß sich der Träger 2 parallel zur Innenwand des Sockels 3 erstreckt und diesen nicht berührt. Die Emitter- und die Basiselektroden des Transistors sind mittels dünner Golddrähte 7 und 8 mit den oberen Enden der beiden anderen, iso-
liert durch den Sockel geführten, elektrischen Durchführungen 5 und 6 verbunden. Der Innenraum des Gehäuses ist mittels einer Metallglocke 9 hermetisch abgeschlossen. Der Innenraum des Gehäuses enthält außer den elektrisch unmittelbar wirksamen Teilen der Anordnung häufig einen verlustarmen Isolierstoff, insbesondere Siliconöl. Für andere Transistoren ist eine ähnliche Montageart üblich, bei der jedoch der Kollektor des Transistors ohne Verwendung eines besonderen Trägers unmittelbar mit dem metallischen Sockel des Transistorgehäuses, der dann als Kollektorelektrode dient, verlötet wird.
Als Lot wird gewöhnlich die auf dem Träger bzw. dem Gehäusesockel oder anderem Befestigungsort des Transistors aufgebrachte Goldschicht verwendet. Diese muß, um eine einwandfreie Verbindung zwischen dem Träger und dem Halbleiterkristall zu ermöglichen, entsprechend dick (z.B. ΙΟμηι) sein. Gleichzeitig ist es notwendig, eine möglichst plane Belegung des Trägers mit Gold zu erreichen, um eine bezüglich ihrer elektrisehen und mechanischen Eigenschaften verläßliche Befestigung des Transistors auf dem Träger zu bekommen. Aber auch die elektrischen Durchführungen durch die Gehäusewand, die elektrischen Zuleitungsdrähte sowie die nicht unmittelbar mit dem Transistor in Kontakt stehenden Teile des Gehäusesockels (d. h. alle während des abschließenden Ätzprozesses mit dem Transistor in fester mechanischer Verbindung stehenden Metallteile) bedürfen während der Ätzbehandlung eines Goldüberzuges als Korrosionsschutz. Hierfür kann jedoch der Überzug wesentlich dünner als auf dem unmittelbaren Träger für den Transistor sein. Es wird außerdem in diesem Falle auch kein besonderer Wert auf eine glatte Oberfläche gelegt.
Es wird deshalb bei dem Einbau des in der Zeichnung dargestellten Transistors beispielsweise folgendermaßen vorgegangen:
Zunächst wird ein insbesondere aus einem in dem deutschen Patent 1 238 104 vorgeschlagenen Metall gefertigtes Blech mit der für die Träger 2 einer herzustel- !enden Fertigungsserie gewünschten Stärke an der einen Seite mit einer Goldschicht durch Aufwalzen plattiert. Die Stärke dieser Goldschicht liegt zweckmäßig zwischen 1 bis 15μΐη. Sie ist sowohl im Interesse der Gleichmäßigkeit der Verbindung im Falle des einzelnen Transistors als auch der gesamten Serie möglichst gleichmäßig zu halten. Aus diesem Blech werden dann entsprechend der Größe und Gestalt der Träger 2 entsprechend Stücke ausgestanzt und als Träger 2 bei der Montage der einzelnen Transistoren benutzt.
Zu diesem Zweck wird ein metallischer Sockel 3, der bereits mit der vorzugsweise mit einer Glaseinschmelzung isolierten elektrischen Durchführungen 4, 5 und 6 versehen ist, und je ein Trägerblech 2 derart zusammengebracht, daß das Trägerblech 2 mit seiner Flachseite sich parallel zur Oberfläche des Sockels 3, ohne diesen zu berühren, erstreckt und dabei die vergoldete Seite von der Oberfläche abgewendet ist. Zu diesem Zweck wird eine elektrische Durchführung 4 in der aus der Zeichnung ersichtlichen Weise mit dem Trägerblech 2 verlötet oder verschweißt.
Das auf diese Weise erhaltene System wird nun auf chemischem, insbesondere auch auf elektrochemischem Weg mit einem weiteren Goldüberzug versehen. Dieser zweite Goldüberzug kann stromlos oder galvanisch aufgebracht werden. Bevorzugt ist sie sehr dünn einzustellen (insbesondere zwischen 0,1 bis 5 μίτι).
Die aufgewalzte Goldschicht auf dem Trägerplättchen 2 des Systems gewährleistet eine gute, ebene Legierungsunterlage. An dieser Güte der Unterlage ändert sich nichts, wenn eine die oben angegebene Stärke besitzende weitere (im allgemeinen rauhere) Goldschicht auf chemischem, insbesondere elektrochemischem Wege aufgebracht und hierdurch die Benetzung erleichtert wird. Diese zusätzliche Goldschicht erleichtert jedoch den Legierungsvorgang wesentlich stärker, als eine entsprechend stärkere aufgewalzte Goldschicht. Gleichzeitig erhält man durch dieses Verfahren den erfolderlichen Korrosionsschutz für die übrigen am Ätzvorgang mit dem Transistor in Verbindung stehenden Metallteile.
Eine weitere Ausgestaltung des Verfahrens besteht darin, daß man die mit Kontaktierungsdrähten 7 und 8 zu verbindenden Enden der Zuleitungen 5 und 6 vor dem chemischen Aufbringen der dünnen Goldschicht z. B. unter Anwendung von Salzsäure/Perhydrol/Schwefel/Salpetersäuregemischen, gegebenenfalls nach einem Abschleifen der Enden, gründlich beizt, was z. B. durch Eintauchen des aus den Teilen 2, 3, 4 bis 6 bestehenden Systems in das Beizmittel geschehen kann. Auf diese Weise läßt sich die Haftfestigkeit der Kontaktierdrähte 7 und 8 an den Durchführungen 5 und 6 wesentlich auch dann verbessern, wenn man wie üblich die Zuleitungen an ihren Stirnflächen mechanisch, z. B. mittels eines Schneidewerkzeuges, abtrennt und deshalb eine Verschlechterung des Haftvermögens trotz Anwesenheit der als Lot dienenden Goldschicht an den Stirnflächen der Durchführungen in Kauf genommen hat.
In dem deutschen Patent 1 238 104 ist der sogenannte Thyristoreffekt diskutiert, der in im Auftreten eines unerwünschten pn-Überganges im Halbleitermaterial der Kollektorzone in der Nähe des Trägers 2 besteht. Der Vermeidung dieses Effektes dient vor allem die in jener älteren Anmeldung vorgeschlagene Zusammensetzung und Beschaffenheit des Trägers 2, die auch im Falle der vorliegenden Erfindung grundsätzlich Anwendung finden soll.
So muß z. B. bei einem Kollektor aus p-Germanium des Eindringen von Stoffen in das Germanium verhindert werden, die eine η-Dotierung bewirken. Außerdem kann man dem Überzug — vorzugsweise der aufgewalzten Goldschicht — einen Akzeptor beimischen. Im Falle einer η-leitenden Kollektorzone gilt sinngemäß das Umgekehrte. Es ist jedoch zu bemerken, daß eine Gegendotierung insbesondere auch der Goldschicht an der Oberfläche des Trägers nicht ausreicht, um den Thyristoreffekt auszuschalten, sondern daß hierzu noch die Verwendung eines der Lehre des deutschen Patents 1 238 104 genügenden Trägers 2 als erforderlich erscheint. Zur Gegendotierung des Goldes wird zweckmäßig als Akzeptor z. B. Gallium, als Donator z. B. Arsen oder Antimon verwendet
Nach dem Beizen, dem gegebenenfalls ein Abschleifen der Enden vorausgegangen ist, und dem anschließend erfolgenden chemischen Überziehen des erhaltenen Systems mit der zweiten Goldschicht kann der Transistor 1 mit seiner Kollektorzone mit der mit Gold bedeckten Oberseite des Träger 2, insbesondere bei einer Temperatur von 357° C bis 600° C verbunden werden. Die Drähte 7 und 8, vorzugsweise aus Gold, werden sowohl mit der Emitter- und Kollektorelektrode des Transistors einerseits als auch mit den Enden der Durchführung 5 und 6 andererseits verbunden, wobei, wenn vorher gebeizt und gegebenenfalls vorher geschliffen wurde, eine dünne Goldschicht von 0,1 bis
0,5 μ eine ausreichende. Haftfestigkeit sichert. Die Verbindung der Drähte .7 und.'.8 j mit den Elektroden und Durchführungen erfolgt in'an.sich bekannter Weise, vorzugsweise mittels Thermokompression.
Das auf diese Weise, erhaltene System wird dem abschließenden Ätzyorgang, z. B. mit einem der eingangs genannten flüssigen Ätzmittel unterworfen. Nach dem Trocknen von den Resten des Ätzmittels kann der Ge häuseverschluß z. B. mittels einer glockenförmigen Gehäusekappe 9 in bekannter Weise erfolgen. Dabei kann zusätzlich mit dem Transistor ein Füllmittel, z. B. SiIiconöl, eingebracht werden,
Das Verfahren ist nicht auf Transistoren, die. unter Verwendung von Germanium als Halbleiter aufgebaut sind, beschränkt. Es gestaltet sich in ähnlicher Weise bei Verwendung anderer Halbleiter, insbesondere auch bei Verwendung von Silizium als Transistorwerkstoff. In allen Fällen machen, sich jdie" durch die Erfindung erreichbaren Vorteile bemerkbar, die unter anderem auch darin bestehen, daß mit einem Minimum an GoIdaufwand des Maximum an Haftfestigkeit und damit auch der elektrischen Eigenschaften des Transistors sowohl des Systems auf seinem Träger als auch der Kontaktierungsdrähte an den Gehäusedurchführungen erzielt werden. Die dünne Goldschicht kommt außerdem beim endgültigen Verschluß des Gehäuses sehr zustatten, weil eine dickere Goldschicht wegen ihrer guten, elektrischen Leitfähigkeit ein Widerstandsschweißen erschwert. ■ :
Hierzu 1 Blatt Zeichnungen

Claims (5)

Patentansprüche:
1. Verfahren zum Einbau eines Transistors in ein metallisches Gehäuse mit einem mit den elektrischen Zuführungen für die Transistorelektroden und mit einem an einer Zuführung befestigten, als Elektrode dienenden metallischen Träger für den Halbleiterkörper des Transistors versehenen ersten Gehäuseteil, bei dem der Halbleiterkörper des Transistors auf dem Träger durch Löten befestigt, die übrigen Elektroden des Transistors mit jeweils einer Zuführung leitend verbunden und das Gehäuse mittels eines zweiten Gehäuseteils verschlossen wird, dadurch gekennzeichnet, daß der Träger für den Halbleiterkörper des Transistors mindestens an der mit dem Halbleiterkörper des Transistors zu beaufschlagenden Stelle mit einer aufgewalzten Goldschicht bedeckt, dann diese Goldschicht einschließlich der übrigen Oberfläche des Trägers und einschließlich der Oberfläche des mit dem Träger verbundenen ersten Gehäuseteils in einem gemeinsamen Prozeß mit einer weiteren, relativ zur aufgewalzten dünneren Goldschicht überzogen, dann der Halbleiterkörper des Transistors auf dem Träger befestigt sowie die übrigen Elektroden des Transistors mit den Zuleitungen verbunden, dann der erste Gehäuseteil einschließlich des Transistors mit einer Gold nicht angreifenden Ätzflüssigkeit behandelt und schließlich das metallische Gehäuse mittels des zweiten Gehäuseteils vervollständigt wird.
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß vor dem Aufbringen der zweiten Goldschicht mindestens die elektrischen Durchführungen an den zur elektrischen Kontaktierung des Transistors dienenden Enden einer Beizbehandlung unterzogen werden.
3. Verfahren nach Anspruch t oder 2, dadurch gekennzeichnet, daß die aufgewalzte Goldschicht mit einem Donator bzw. einem Akzeptor zur Erzielung eines sperrfreien Kontaktes mit dem Transistors versehen wird.
4. Transistoreinbau, hergestellt nach dem Verfahren nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß der Träger aus einer von Chrom und Mangan befreiten Eisen-Kobalt-Nickel-Legierung besteht.
5. Transistoreinbau hergestellt nach dem Verfahren nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß die Dicke der aufgewalzten Goldschicht 1 bis 15 μΐη und die der dünneren Goldschichten 0,1 bis 5 μΐη beträgt, wobei die Dicke der dünneren Goldschicht kleiner ist als die der aufgewalzten.
DE1439483A 1964-12-03 1964-12-03 Verfahren zum Einbau eines Transistors in ein metallisches Gehäuse und Transistoreinbau hergestellt nach diesem Verfahren Expired DE1439483C3 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DES0094432 1964-12-03

Publications (3)

Publication Number Publication Date
DE1439483A1 DE1439483A1 (de) 1969-03-06
DE1439483B2 DE1439483B2 (de) 1975-02-27
DE1439483C3 true DE1439483C3 (de) 1975-10-23

Family

ID=7518694

Family Applications (1)

Application Number Title Priority Date Filing Date
DE1439483A Expired DE1439483C3 (de) 1964-12-03 1964-12-03 Verfahren zum Einbau eines Transistors in ein metallisches Gehäuse und Transistoreinbau hergestellt nach diesem Verfahren

Country Status (1)

Country Link
DE (1) DE1439483C3 (de)

Also Published As

Publication number Publication date
DE1439483B2 (de) 1975-02-27
DE1439483A1 (de) 1969-03-06

Similar Documents

Publication Publication Date Title
DE1965546C3 (de) Halbleiterbauelement
DE1614283C3 (de) Verfahren zum Herstellen einer Halbleiteranordnung
DE29514398U1 (de) Abschirmung für Flachbaugruppen
DE2142146A1 (de) Halbleiteranordnung und Verfahren zur Herstellung einer derartigen Anordnung
DE1282196B (de) Halbleiterbauelement mit einer Schutzvorrichtung fuer seine pn-UEbergaenge
DE2314731A1 (de) Halbleiterbauteil mit vorspruengen und verfahren zur herstellung desselben
DE1464357B1 (de) Verfahren zur Herstellung einer ohmschen Verbindung zwischen einem Silizium-Halbleiterkoerper und einem metallischen Traegerteil
DE102007016692B3 (de) Metall-Fixiermaterial-Durchführung
DE2628381C3 (de)
DE10039646A1 (de) Leitende Abdeckung, Elektronisches Bauelement und Verfahren zur Bildung einer isolierenden Schicht der leitenden Abdeckung
DE2454605C2 (de) Halbleiterbauelement
DE1032405B (de) Flaechenhalbleiter mit guter Waermeableitung
DE1439483C3 (de) Verfahren zum Einbau eines Transistors in ein metallisches Gehäuse und Transistoreinbau hergestellt nach diesem Verfahren
DE1639262A1 (de) Halbleiterbauelement mit einer Grossflaechen-Elektrode
EP0715351A1 (de) Leistungs-Halbleiterbauelement
DE1031892B (de) Verfahren zur Herstellung einer Halbleiteranordnung
EP0186923B1 (de) Trockener Elektrolytkondensator
DE2706911A1 (de) Elektrolytkondensator mit einer selbsthaltenden zuleitungsanordnung
DE1123406B (de) Verfahren zur Herstellung von legierten Halbleiteranordnungen
DE2821268C2 (de) Halbleiterbauelement mit Druckkontakt
DE1564443C3 (de) Verfahren zur Herstellung einer Halbleiteranordnung
AT227840B (de) Halbleiteranordnung
DE1196793B (de) Verfahren zum Kontaktieren von Halbleiter-koerpern fuer Halbleiterbauelemente
DE2057126C3 (de) Anordnung und Verfahren zur Kontaktierung von Halbleiterbauelementen
DE2228803C3 (de) Verfahren zur Herstellung bipolarer Elektrolytkondensatoren

Legal Events

Date Code Title Description
C3 Grant after two publication steps (3rd publication)