DE1031892B - Verfahren zur Herstellung einer Halbleiteranordnung - Google Patents

Verfahren zur Herstellung einer Halbleiteranordnung

Info

Publication number
DE1031892B
DE1031892B DEG22161A DEG0022161A DE1031892B DE 1031892 B DE1031892 B DE 1031892B DE G22161 A DEG22161 A DE G22161A DE G0022161 A DEG0022161 A DE G0022161A DE 1031892 B DE1031892 B DE 1031892B
Authority
DE
Germany
Prior art keywords
frame
semiconductor
base
parts
attached
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DEG22161A
Other languages
English (en)
Inventor
John Enoch Larrison
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
General Electric Co
Original Assignee
General Electric Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by General Electric Co filed Critical General Electric Co
Publication of DE1031892B publication Critical patent/DE1031892B/de
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/02Containers; Seals
    • H01L23/04Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/041Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction having no base used as a mounting for the semiconductor body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Description

DEUTSCHES
Die Erfindung betrifft ein Verfahren zur Herstellung einer Halbleiteranordnung, die einen Halbleiter mit einlegierten Elektroden enthält. Es soll eine Montagevorrichtung hergestellt werden, die die Weiterbearbeitung dieses Halbleiters, insbesondere einen Ätzprozeß, erleichtert. Dabei soll ein stabiler und bruchsicherer Aufbau der Anordnung gewährleistet werden.
Nach dem Stand der Technik wird beispielsweise eine Halbleiteranordnung dadurch hergestellt, daß zunächst die Zuführungsdrähte an dem soweit fertiggestellten Halbleiter angelötet werden, daß danach der Halbleiter einem Ätzverfahren ausgesetzt und schließlich in ein Gehäuse od. dgl. montiert wird. Nun sind aber die anzuschließenden Zonen einheitlichen Leitfähigkeitstyps des genannten Halbleiters oftmals äußerst klein, und es müssen feine Zuführungsdrähte verwendet werden; überdies sind die Legierungsstellen des Halbleiters vielfach spröde, so daß ein erheblicher Teil bei der Massenherstellung zu Bruch geht, obwohl eine große Sorgfalt, die das Verfahren kompliziert und teuer macht, aufgewendet wird.
Gemäß der Erfindung wird der Halbleiter zunächst derart in einen Halterahmen montiert, daß er mit seinen äußeren Elektroden an entsprechenden Rahmenteilen starr befestigt und mit darüber hinaus erforderlichen Zuleitungen, die am anderen Ende mit dem Mittelteil des Rahmens verbunden sind, verbunden wird; dann wird dieser Rahmen derart mit den in einer Reihe angeordneten Träger- und Zuführungsstiften, eines Sockels starr verbunden, daß jeweils mindestens ein Zuführungsstift derjenigen am Rahmen befestigten Halbleiterzuleitung, der er zugeordnet ist, benachbart ist und daß dabei die äußeren Zuführungsstifte den Rahmenendteilen zugeordnet sind, und schließlich werden die elektrisch voneinander zu isolierenden Zuführungen dadurch elektrisch getrennt, daß dazwischen befindliche überbrückende Teile des Halterahmens herausgestanzt werden.
Das vorliegende Verfahren bringt gegenüber dem Stand der Technik eine Vereinfachung und Verbilligung und eine Verminderung des Ausschusses. Vor Anwendung weiterer Verfahrensschritte wird der mit Elektroden versehene Halbleiter in den Halterahmen montiert, der die Weitörbearbeitung, z. B. das Ätzen, in keiner Weise behindert, aber den Halbleiter und dessen empfindlichere Zuführungen stabil und bruchsicher hält. Ein besonders bedeutender Vorteil des vorliegenden Verfahrens für die Massenfabrikation ist es dabei, daß nun sämtliche Schritte zur Herstellung der Halbleiteranordnung rein maschinell durchgeführt werden können.
Bevorzugte Ausführungsformen der Erfindung Verfahren zur Herstellung
einer Halbleiteranordnung
Anmelder:
General Electric Company,
Sdienectady, N. Y. (V. St. A.)
Vertreter: Dr.-Ing. B. Johannesson, Patentanwalt,
Hannover, Göttinger Chaussee 76
Beanspruchte Priorität:
V. St. v. Amerika vom 25. Mai 1956
John Enoch Larrison, North Syracuse, N. Y. (V. St. Α.), ist als Erfinder genannt worden
werden an Hand der Figuren erläutert. Fig. 1 ist eine perspektivische Darstellung eines beim vorliegenden Verfahren verwendeten Halterahmens und eines Transistors mit daran befestigten Zuführungen. Fig. 2 zeigt die fertig montierte Rahmenanordnung aus Fig. 1 sowie einen Sockel mit Zuführungsstiften, beides wieder in perspektivischer Darstellung. Fig. 3 zeigt die fertig montierte Anordnung in Vorderansicht nach Durchführung des vorliegenden Verfahrens.
In Fig. 1 ist ein Transistor 10 mit einlegierten Elektroden gezeigt, der als barrenförmiger Körper mit Zonen unterschiedlichen Leitfähigkeitstyps ausgebildet ist, entweder als npn-Typ oder pnp-Typ, der einen Emitter 11, einen Kollektor 13 und eine Basis 12 enthalt. An den beiden äußeren Elektroden, dem Emitter 11 und dem Kollektor 13, sind die als Blechstreifen ausgebildeten Zuführungen 18 und 20 mit ihren, umgebogenen Endteilen 19 und 21 befestigt, vorzugsweise aufgelötet, während die als dünner Draht ausgebildete Basiszuleitung 14 mit ihrem Endteil 15 an der Basis 12 festgelötet ist. Der vorzugsweise aus einem Stück gestanzte U-förmige Rahmen 22 besteht aus einem Mittelteil 23 und den parallelen Schenkelteilen 24 und 26, die zur Erhöhung der Festigkeit umgebogene Kanten 25 und 27 haben. Die als Blechstreifen ausgebildeten Zuführungen 18 und 20 werden auf die parallelen Schenkelteile 24 und 26 des U-förmigen Rahmens aufgeschweißt, während die
»09' 530/319
Basiszuführung 14, die der besseren Deutlichkeit halber in der Zeichnung übertrieben dick dargestellt ist, mit dem Mittelteil 23 verbunden wird. Die so zusammengefügte Anordnung ist in Fig. 2 gezeigt. Insbesondere wegen der geringen Dicke der Basiszone 12 und der Zuführung 14 kommt es leicht vor, daß beim Auflöten der Zuführung 14 sich das Lot auf den Emitter 11 und/oder den Kollektor 13 mit verbreitet und dadurch die Sperrschicht kurzschließt, so daß dieser Kurzschluß durch einen anschließenden Ätzprozeß (Eintauchen in ein Säurebad oder andere passende Lösung, auch elektrolytisches Ätzverfahren) wieder beseitigt werden muß. Der fertig montierte Halterahmen, wie er in Fig. 2 gezeigt ist, ist besonders für den Ätzprozeß geeignet, da er ads Ganzes in das Ätzbad eingetaucht werden kann. Die empfindliche Basiszuführung 14 ist stabil und sicher gehaltert und kann beim Ätzverfahren und folgenden Verfahrensschritten, praktisch nicht mehr zerstört werden. Der Rahmen 22, die Zuführungen 18 und 20 und-die Basiszuführung 14 werden vorzugsweise aus Nickel oder einem anderen geeigneten Material gemacht, das durch den Ätzprozeß nicht angegriffen wird. Es sei hervorgehoben, daß die Basiszuführung 14 im mittleren Teil 16 gebogen ist, um ihre Biegsamkeit zu erhöhen. Durch diese erhöhte Biegsamkeit ist die Basiszuführung gegen Erschütterungen oder Verbiegungen während des weiteren Herstellungsprozesses oder im endgültigen Gebrauch widerstandsfähiger.
In Fig. 2 und 3 wird ein Sockel 30 gezeigt, der aus den Zuführungsstiften 34, 35, 36 und 37, dem Isolierkörper 33 und der Kappe 31 besteht, der nach aus der Röhren- und Transistortechnik an sich bekannten Methoden hergestellt ist. Er ist Träger der äußeren Anschlüsse der Halbleiteranordnung und trennt diese von den inneren Verbindungen. Der fertig montierte Halterahmen, wie er in Fig. 2 gezeigt ist, wird auf den Zuführungsstiften 34, 35, 36 und 37 des Sockels befestigt, vorzugsweise durch Schweißen. Die Zuführungsstifte 34 und 37 werden dabei an den Schenkelteilen 24 und 26 des Rahmens 22 befestigt, während die Zuführungsstifte35 und 36 mit dem Mittelteil 23 des Rahmens 22 an dazwischenliegenden Punkten verbunden werden. Der schmale Zwischenraum zwischen der umgebogenen Kante 25 und dem Zuführungsstift 34 bzw. zwischen der umgebogenen Kante 27 und dem Zuführungsstift 37 gestattet den Ausgleich, von Herstellungstoleranzen. Nach der Befestigung werden die Teile 38 und 39 des Rahmens 22 herausgestanzt und damit die Schenkelteile 26 und 24 voneinander und gegen den Mittelteil 23 des Rahmens elektrisch isoliert. In dieser Anordnung geben die Zuführungsstifte und 36 dem verbleibenden Mittelteil 23 durch dessen Befestigung an seinen beiden. Enden einen, stabilen Halt für die Basiszuführung 14, die daran angeschlossen ist. Ein nicht gezeigter becherförmiger Gehäuseteil kann auf den Flansch 32 der Kappe 31 gestülpt werden, um die gesamte Anordnung gegen den Außenraum abzuschließen. Diese Anordnung kann dann dicht verschlossen und gegebenenfalls anschließend durch einen nicht gezeigten Anschlußstutzen evakuiert oder mit einem Schutzgas gefüllt werden.

Claims (11)

Patentansprüche:
1. Verfahren zur Herstellung einer Halbleiteranordnung, die einen Halbleiter mit einlegierten Elektroden enthält, dadurch gekennzeichnet, daß der Halbleiter zunächst derart in einen Halterahmen montiert wird, daß er mit seinen äußeren Elektroden an. entsprechenden Rahmenteilen starr befestigt und mit darüber hinaus erforderlichen Zuleitungen, die am anderen Ende mit dem Mittelteil des Rahmens verbunden sind, verbunden wird, daß dann dieser Rahmen derart mit den in einer Reihe angeordneten Träger- und Zuführungsstiften eines Sockels starr verbunden wird, daß jeweils mindestens ein Zuführungsstift derjenigen am Rabmen befestigten Halbleiterzuleitung, der er zugeordnet ist, benachbart ist und daß dabei die äußeren Zuführungsstifte dien Rahmenendteilen zugeordnet sind, und daß schließlich die elektrisch voneinander zu isolierenden Zuführungen dadurch elektrisch getrennt werden, daß dazwischen befindliche überbrückende Teile des Halterahmens herausgestanzt werden.
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß bei einem Transistor Emitter und Kollektor als äußere Elektroden an den entsprechenden Rahmenteilen starr befestigt werden und darüber hinaus die Basis mit dem Mittelteil das Rahmens verlötet wird und dann der Rahmen mit den Träger- und Zuführungsstiften des Sockels verschweißt wird.
3. Verfahren, nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß der in den Rahmen montierte Halbleiter einer Ätzung unterworfen wird, indan er mit dem Halterahmen in ein Ätzbad getaucht wird.
4. Verfahren nach Anspruch 3, dadurch gekennzeichnet, daß ein: Rahmen aus Nickel verwendet wird.
5. Verfahren nach einem oder mehreren der Ansprüche 1 bis 4, dadurch gekennzeichnet, daß der Rahmen als U-förmiges Blech hergestellt wird, das aus einem Mittelteil (23) und zwei parallelen Schenkelteilen (24 und 26) besteht.
6. Verfahren nach Anspruch 5, dadurch gekennzeichnet, daß der Rahmen aus einem Stück gestanzt und zur Erhöhung der Festigkeit mit umgebogenen Kanten versehen wird.
7. Verfahren nach einem oder mehreren der Ansprüche 1 bis 6, dadurch gekennzeichnet, daß zunächst an dem Halbleiter an den beiden äußeren Elektroden als Blechstreifen und an den übrigen Elektroden als Drähte ausgebildete Zuführungen befestigt werden und daß dann diese Zuführungen an den entsprechenden Stellen des Rahmens befestigt werden.
8. Verfahren nach Anspruch 7, dadurch gekennzeichnet, daß die Blechstreifen und die Drähte zur Erhöhung der Biegsamkeit gebogen und mit den entsprechenden Stellen des Rahmens verschweißt werden.
9. Verfahren nach einem oder mehreren der Ansprüche 1 bis 8, dadurch gekennzeichnet, daß der Sockel mit dichten. Zuführungen ausgebildet wird und daß nach dem Ausstanzen der Rahmenteile ein becherförmiges Schutzgehäuse über den Sockel gestülpt und mit diesem verbunden wird.
10. Verfahren nach Anspruch 9, dadurch gekennzeichnet, daß das Gehäuse nach der Montage evakuiert oder mit einem Schutzgas gefüllt wird.
11. Verfahren nach einem oder mehreren der Ansprüche 1 bis 10, dadurch gekennzeichnet, daß ein barrenförmiger Halbleiter mit Zonen unterschiedlichen Leitfähigkeitstyps verwendet wird.
Hierzu 1 Blatt Zeichnungen
© 809'530/319 6.
DEG22161A 1956-05-25 1957-05-23 Verfahren zur Herstellung einer Halbleiteranordnung Pending DE1031892B (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US587340A US2914716A (en) 1956-05-25 1956-05-25 Semiconductor mounting

Publications (1)

Publication Number Publication Date
DE1031892B true DE1031892B (de) 1958-06-12

Family

ID=24349406

Family Applications (1)

Application Number Title Priority Date Filing Date
DEG22161A Pending DE1031892B (de) 1956-05-25 1957-05-23 Verfahren zur Herstellung einer Halbleiteranordnung

Country Status (2)

Country Link
US (1) US2914716A (de)
DE (1) DE1031892B (de)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE1125553B (de) * 1958-10-15 1962-03-15 Siemens Ag Verfahren zum Herstellen einer mit einlegierten Elektroden versehenen Halbleiteranordnung
DE1131323B (de) * 1958-09-10 1962-06-14 Gen Electric Halbleiteranordnung, insbesondere Transistor

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US2963632A (en) * 1958-09-10 1960-12-06 Gen Electric Cantilever semiconductor mounting
US3153750A (en) * 1958-10-14 1964-10-20 Motorola Inc Semiconductor device with two-piece self-jigging connectors
US3017550A (en) * 1959-08-07 1962-01-16 Motorola Inc Semiconductor device
US3041510A (en) * 1959-11-30 1962-06-26 Tung Sol Electric Inc Transistor mounting
US3215907A (en) * 1961-12-08 1965-11-02 Western Electric Co Mounting tab for semiconductor devices

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB785467A (en) * 1954-12-23 1957-10-30 Gen Electric Co Ltd Improvements in or relating to the manufacture of semi-conductor devices
US2748235A (en) * 1955-02-04 1956-05-29 Bell Telephone Labor Inc Machine for automatic fabrication of tetrode transistors
US2796563A (en) * 1955-06-10 1957-06-18 Bell Telephone Labor Inc Semiconductive devices

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE1131323B (de) * 1958-09-10 1962-06-14 Gen Electric Halbleiteranordnung, insbesondere Transistor
DE1125553B (de) * 1958-10-15 1962-03-15 Siemens Ag Verfahren zum Herstellen einer mit einlegierten Elektroden versehenen Halbleiteranordnung

Also Published As

Publication number Publication date
US2914716A (en) 1959-11-24

Similar Documents

Publication Publication Date Title
DE102015100129B4 (de) Miniaturisiertes SMD-Diodenpaket und Herstellungsverfahren dafür
DE1566981A1 (de) Halbleitereinheit und Verfahren zu deren Herstellung
DE1180851B (de) Verfahren zum Herstellen einer Halbleiteranordnung, z. B. eines Transistors oder einer Diode
DE112017002762T5 (de) Rahmenantenne
DE1031892B (de) Verfahren zur Herstellung einer Halbleiteranordnung
DE1489625A1 (de) Verfahren zur Herstellung elektrischen Kontaktmaterials
DE102007020290B4 (de) Verfahren zur Herstellung eines becherförmigen Gehäuses für ein elektrisches Bauelement und damit hergestelltes Gehäuse sowie elektrisches Bauelement mit diesem Gehäuse
DE1292755B (de) Verfahren zum serienmaessigen Sockeln und Gehaeuseeinbau von Halbleiterbauelementen
DE3040676C2 (de)
DE1942239C2 (de) Verfahren zur Herstellung eines Lateraltransistors
DE2114075A1 (de) Trockenelektrolytkondensator und Verfahren zu seiner Herstellung
DE2060933B2 (de) Sockel fuer ein halbleiterbauelementgehaeuse und verfahren zu seiner herstellung
EP0418561B1 (de) Festelektrolytkondensator in Chip-Bauweise und Verfahren zum Herstellen
DE1639176A1 (de) Integrierte Festkoerperschaltung mit lediglich zwei Elektrodenzuleitungen
DE2030138A1 (de) Schaltungsaufbau
DE4243897A1 (de)
DE2230629C3 (de) Verfahren zum Herstellen von Elektrolytkondensatoren
DE1514881A1 (de) Verfahren zum Kontaktieren von Halbleiterbauelementen
DE575039C (de) Elektronenroehre
DE1163975C2 (de) Verfahren zur Verbesserung der elektrischen Eigenschaften von Halbleiteranordnungen
DE102023210162A1 (de) Elektronische Baugruppe mit Abstandshalter für ein elektronisches Bauteil auf einem Substrat
DE2064563A1 (de) Hermetisch abgedichteter Sockel
DE2037076C3 (de) Halbleiterbauelement
DE1439483C3 (de) Verfahren zum Einbau eines Transistors in ein metallisches Gehäuse und Transistoreinbau hergestellt nach diesem Verfahren
DE2030809A1 (de) Halbleiter-Anordnung