DE1295648B - Elektronischer Schaltkreis zur Durchfuehrung logischer Funktionen - Google Patents
Elektronischer Schaltkreis zur Durchfuehrung logischer FunktionenInfo
- Publication number
- DE1295648B DE1295648B DEC35453A DEC0035453A DE1295648B DE 1295648 B DE1295648 B DE 1295648B DE C35453 A DEC35453 A DE C35453A DE C0035453 A DEC0035453 A DE C0035453A DE 1295648 B DE1295648 B DE 1295648B
- Authority
- DE
- Germany
- Prior art keywords
- circuit
- resistors
- voltage
- resistor
- circuits
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
- G06F7/38—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation
- G06F7/48—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation using non-contact-making devices, e.g. tube, solid state device; using unspecified devices
- G06F7/50—Adding; Subtracting
- G06F7/501—Half or full adders, i.e. basic adder cells for one denomination
- G06F7/503—Half or full adders, i.e. basic adder cells for one denomination using carry switching, i.e. the incoming carry being connected directly, or only via an inverter, to the carry output under control of a carry propagate signal
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06E—OPTICAL COMPUTING DEVICES; COMPUTING DEVICES USING OTHER RADIATIONS WITH SIMILAR PROPERTIES
- G06E1/00—Devices for processing exclusively digital data
- G06E1/02—Devices for processing exclusively digital data operating upon the order or content of the data handled
- G06E1/04—Devices for processing exclusively digital data operating upon the order or content of the data handled for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
- G06F7/02—Comparing digital values
- G06F7/026—Magnitude comparison, i.e. determining the relative order of operands based on their numerical value, e.g. window comparator
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
- H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
- H03K17/60—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being bipolar transistors
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
- H03K19/08—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices
- H03K19/082—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices using bipolar transistors
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
- H03K19/08—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices
- H03K19/082—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices using bipolar transistors
- H03K19/09—Resistor-transistor logic
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
- H03K19/12—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using diode rectifiers
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
- H03K19/14—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using opto-electronic devices, i.e. light-emitting and photoelectric devices electrically- or optically-coupled
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/20—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits characterised by logic function, e.g. AND, OR, NOR, NOT circuits
- H03K19/21—EXCLUSIVE-OR circuits, i.e. giving output if input signal exists at only one input; COINCIDENCE circuits, i.e. giving output only if all input signals are identical
- H03K19/212—EXCLUSIVE-OR circuits, i.e. giving output if input signal exists at only one input; COINCIDENCE circuits, i.e. giving output only if all input signals are identical using bipolar transistors
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/22—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral
- H03K5/24—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/22—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral
- H03K5/24—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude
- H03K5/2409—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude using bipolar transistors
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/22—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral
- H03K5/24—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude
- H03K5/2472—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude using field effect transistors
- H03K5/249—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude using field effect transistors using clock signals
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/22—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral
- H03K5/26—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being duration, interval, position, frequency, or sequence
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M7/00—Conversion of a code where information is represented by a given sequence or number of digits to a code where the same, similar or subset of information is represented by a different sequence or number of digits
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M7/00—Conversion of a code where information is represented by a given sequence or number of digits to a code where the same, similar or subset of information is represented by a different sequence or number of digits
- H03M7/14—Conversion to or from non-weighted codes
- H03M7/16—Conversion to or from unit-distance codes, e.g. Gray code, reflected binary code
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Mathematical Physics (AREA)
- General Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Pure & Applied Mathematics (AREA)
- Mathematical Analysis (AREA)
- Computational Mathematics (AREA)
- Power Engineering (AREA)
- Mathematical Optimization (AREA)
- Control Of Motors That Do Not Use Commutators (AREA)
- Detection And Correction Of Errors (AREA)
- Electronic Switches (AREA)
- Logic Circuits (AREA)
Description
Aufgabe der Erfindung ist es, mit einem Kreis 10 zusammengeschaltet sind und die reine Binärzahl in
bekannt, der nach üblicher Weise aus zwei iden- I5 Binärzahl dadurch umwandeln, daß die freien Enden
tischen Widerständen aufgebaut ist, die an der der Widerstände der einzelnen Schaltkreise einerseits
Basis eines Transistors liegen, wobei ein Widerstand
in den Kollektorkreis des Transistors eingeschaltet
in den Kollektorkreis des Transistors eingeschaltet
ist. Mit diesem Kreis lassen sich die Verknüpfungen
mit dem Kollektorwiderstand des vorhergehenden Schaltkreises verbunden sind und andererseits mit
einer die inversen Binärzahlen darstellenden Span-EXCLUSIV ODER oder Komparator nicht durch- 20 nung gespeist werden und die Abnahme der reiführen.
Um die Verknüpfung EXCLUSIV ODER nen Binärzahl an den Kollektorwiderständen erdurchführen
zu können, muß mit zwei Transistoren folgt.
gearbeitet werden, die jeweils zwei an der Basis Der erfindungsgemäße Schaltkreis kann auch als
der Transistoren liegende Widerstände aufweisen, Additionskreis in der Form Anwendung finden, daß
wobei die positiven Vorspannungswiderstände und 25 durch Anschalten der Ein- oder Ausgänge von zwei
die beiden NEIN-Schaltungen außer Betracht bleiben solchen Schaltkreisen, deren Steuerspannungen entmüssen,
die für den Erhalt der Komplemente A und weder 0 oder % der Spannung der Stromquelle
B einer binären Zahl A und B unerläßlich sind. betragen, an je einen Ergänzungskreis mit Flip-Flop-
Es ist auch bereits bekannt (deutsche Auslege- Basis, logischer Basis oder Unterbrecherbasis zwei
schrift 1 133 163), die Vorspannungen einer Gruppe 30 neue Schaltkreise C1; C2 gebildet werden, die in der
von Eingangswiderständen und eine Gruppe von Weise an einen WENN-Kreis geschaltet sind, daß
Steuerspannungen, welche die logischen Funktionen die Ausgangselektrode des Kreises C1 mit der Steuerdarstellen,
gegeneinander zu schalten. Hierbei handelt elektrode des WENN-Kreises und dem freien Ende
es sich um eine Dioden-Transistor-Logik-Schaltung, eines der Widerstände des Kreises C2 verbunden ist,
bei der die Basis eines Transistors direkt mit dem 35 während das freie Ende eines der Widerstände des
Emitter eines zweiten Transistors verbunden ist, Kreises C1 mit einer der Eingangselektroden des
der mit zwei Klemmen, zwei Widerständen, Dioden WENN-Kreises verbunden ist und mit dem einen
und weiteren Widerständen zwei NAND-OR-Kreise Summanden beaufschlagt wird, während das freie
bildet. Ende des anderen Widerstandes des Kreises C1 mit
Auch ein Aufsatz in »Technische Mitteilungen 40 dem anderen Summanden beaufschlagt wird, und
PTT«, Nr. 6, 1963, S. 201 bis 219, gibt keine Auskunft daß das freie Ende des anderen Widerstandes des
darüber, wie es mit einem einzigen Transistor mög- Schaltkreises C2 mit der anderen Eingangselektrode
lieh sein kann, eine Komparator-Schaltung zu schaffen. des Schaltkreises C2 mit der anderen Eingangselek-
Mit der Erfindung wird die gestellte Aufgabe trode des WENN-Kreises verbunden ist, so daß die
dadurch gelöst, daß an jedes freie Ende der Wider- 45 Abnahme der Summe an der Ausgangselektrode
stände Steuerspannungen angelegt werden, derart, des Schaltkreises C2 und die Abnahme des Summendaß
die Spannung zwischen der Basis des Transistors restes an der Ausgangselektrode des WENN-Kreises
und der mit dem Emitter verbundenen Klemme der erfolgt.
Stromquelle die Spannung der Stromquelle nicht Der erfindungsgemäße Schaltkreis kann auch zur
überschreitet, daß zwischen dem Emitter und der 50 Feststellung der Gleichheit zweier binärer Zahlen
Stromquelle ebenfalls ein Widerstand eingeschaltet verwendet werden, indem eine Vielzahl von nach
ist, daß der Wert jedes mit der Basis verbundenen obiger Weise gebildeten Schaltkreisen C1 an einen
Widerstandes kleiner ist als die Summe der im Kollek- UND-Kreis geschaltet wird.
tor- und Emitterkreis liegenden Widerstände und Ähnlich kann die Ungleichheit A
> B zweier binärer
daß am Kollektorwiderstand das Signal abgenommen 55 Zahlen durch Schaltung einer Vielzahl von in obiger
wird, das das Kriterium für die Gleichheit oder Weise gebildeten Schaltkreisen C1 an je einen WENN-
Ungleichheit der Steuerspannung ist, und am Emitterwiderstand ein Signal abgenommen wird, das das
Kriterium dafür liefert, daß wenigstens eine der Steuerspannungen von Null verschieden ist.
Der erfindungsgemäße Schaltkreis kann auch als Phasendemodulator Anwendung finden, wobei eine
der an einen der Widerstände gelegten Spannungen eine Vergleichswechselspannung ist und die andere
Kreis und Hintereinanderschalten der WENN-Kreise festgestellt werden.
In den Zeichnungen zeigt
60 F i g. 1 einen erfindungsgemäßen Schaltkreis,
60 F i g. 1 einen erfindungsgemäßen Schaltkreis,
F i g. 2 eine Anwendung des erfindungsgemäßen Schaltkreises zur Umwandlung einer Binärzahl in
ihr Komplement,
F i g. 3 eine Anwendung des erfindungsgemäßen
ebenfalls eine Wechselspannung ist, deren Wert über 65 Schaltkreises als Phasendemodulator,
einen Verstärker und einen Amplitudenbegrenzer F i g. 4 eine Anwendung des erfindungsgemäßen der Höhe der Vergleichswechselspannung angeglichen Schaltkreises zur Umwandlung einer reinen Binärwird, zahl in die inverse Binärzahl,
einen Verstärker und einen Amplitudenbegrenzer F i g. 4 eine Anwendung des erfindungsgemäßen der Höhe der Vergleichswechselspannung angeglichen Schaltkreises zur Umwandlung einer reinen Binärwird, zahl in die inverse Binärzahl,
F i g. 5 eine Anwendung des erfindungsgemäßen Schaltkreises zur Umwandlung einer inversen Binärzahl
in eine reine Binärzahl,
F i g. 6 eine Anwendung des erfindungsgemäßen Schaltkreises als Parallel-Binäradditionskreis,
F i g. 7 eine detaillierte Ausführung der Schaltung nach F i g. 6,
F i g. 8 drei verschiedene Ergänzungsschaltkreise für die Anwendung des erfindungsgemäßen Schaltkreises
gemäß den F i g. 6 und 7 und
F i g. 9 eine Anwendung des erfindungsgemäßen Schaltkreises zur Feststellung der Ungleichheit zweier
Binärzahlen.
In F i g. 1 bedeuten A und B die Eingangsklemmen des Schaltkreises, zwischen deren Verbindung mit
dem Transistor Widerstände r geschaltet sind, die klein bezüglich der Widerstände R und R' sind,
welche vorzugsweise gleich sind und im Kollektor bzw. Emitterkreis liegen.
Zur Erleichterung des Verständnisses der Funktionsweise soll angenommen werden, daß der Punkt M
durch zwei Batterien mit Spannung versorgt wird, die jeweils eine Spannung ν liefert. Die Ausgänge des
erfindungsgemäßen Schaltkreises werden durch die Klemmen S und S' gebildet.
Der Schaltkreis arbeitet wie folgt: Legt man eine Spannung α zwischen M und A an und eine Spannung b
zwischen M und B an, dann entsprechen diese Spannungen Binärziffern, und zwar
+ v der Binärziffer 1 und — ν der Binärziffer 0.
Die Basis des Schaltkreises befindet sich bezüglich des Punktes M auf den Potentialen:
Im ersten Fall sind die Spannungen von Transistorbasis und Emitter gleich Null. Der Transistor ist
gesperrt und die Spannung vc an den Klemmen des Widerstandes R — d. h. die dort abnehmbare
Spannungsdifferenz — ist Null.
Im zweiten Fall ist die Spannung an der Transistorbasis größer als die am Emitter. Der Transistor
ist gesättigt, und die an den Klemmen des Widerstandes R abnehmbare Spannung nimmt den Wert ν
ίο an, wenn R und R' gleich groß sind.
Im letzten Fall ist der Transistor ebenfalls gesättigt, jedoch wird die Größe des durch die Transistorbasis
fließenden Stromes nicht mehr gegenüber dem Kollektorstrom vernachlässigbar. Wegen des
geringen Widerstandes des gesättigten Transistors und der Verbindung zwischen Basis und Emitter
besteht der Stromkreis jetzt praktisch nur als ohmscher Kreis aus den Widerständen R, R', r, r, wobei die
am Transistor liegenden Klemmen dieser Widerstände miteinander kurzgeschlossen sind. Da die
an der Basis liegenden Widerstände r kleiner sind als die Summe der Widerstände R und R', wird der
durch R fließende Strom, wie auch die Spannungsdifferenz an seinen Klemmen, praktisch gleich Null.
— v, wenn a = b = —v,
0, wenn a = — ν und b 0, wenn a = + ν und b
0, wenn a = — ν und b 0, wenn a = + ν und b
+ v, wenn α = b = + v.
= — V,
Für die Spannung vh zwischen Basis und Masse
ist diesen Werten die Spannung ν des Punktes M hinzuzuaddieren. Daraus ergeben sich folgende Werte:
— ν + ν = 0, wenn a — b = — v,
0 + t' = v, wenn a =(= b,
+ ν + ν = 2 v, wenn a = b = +v.
Daraus ergibt sich, daß, was für den erfindungsgemäßen Schaltkreis von Bedeutung ist, die Spannung
vc an den Klemmen des Widerstandes R im Kollektorkreis folgende Werte annimmt:
0, wenn a = b,
+ v, wenn α Φ b.
Wird der Schaltkreis mit zwei Binärziffern α und b,
die von zwei Spannungen — ν oder + υ dargestellt
werden, gespeist, so zeigt er an, ob diese Binärziffern gleich oder ungleich sind, in dem er eine Spannung i>(.
liefert, die je nachdem zwei Werte haben kann. Die logische Funktion des Schaltkreises kann daher
durch Tabelle « dargestellt werden, wenn die Spannungen 0 und + ν die Binärziffern 1 und 0 darstellen;
und kann durch die Tabelle β dargestellt werden, wenn die Spannungen 0 und + ν die Binärziffern 0
und 1 darstellen.
Statt der Binärziffern 0 und 1 können auch die reinen Vorzeichen - und + stehen.
Eingang: a b |
0 oder - 0 oder — |
1 oder -Ι Ο oder — |
0 oder - 1 oder + |
1 oder + 1 oder + |
Ausgang: vc = a®b |
1 oder + | 0 oder — | 0 oder — | 1 oder + |
Alge braische Bedeutung |
α und b sind gleich ( = ) |
α und b sind ungleich (=£) |
α und b sind gleich ( = ) |
Eingang: a b |
0 oder — 0 oder - |
1 oder -Ι Ο oder — |
0 oder — 1 oder + |
1 oder + 1 oder + |
Ausgang: vc = aUb |
0 oder — | 1 oder + | 1 oder + | 0 oder — |
Alge braische Bedeutung |
α und b sind gleich (==) |
α und b sind ungleich (φ) |
α und b sind gleich ( = ) |
Tabelle « wird hierbei symbolisiert durch die
Funktion
Funktion
a®b,
die man als logische Komparator-Funktion bezeichnen kann.
Tabelle β wird symbolisiert durch die Funktion α U ft.
Nimmt man das Signal nicht bei S am Kollektorwiderstand, sondern' S' am Emitterwiderstand ab,
dann liefert der Schaltkreis die Funktion ODER. Die Spannung zwischen S' und der Masse ist Null,
wenn die beiden Eingangsspannungen α und b Null sind, und sie ist ungleich Null, wenn wenigstens eine
der Eingangsspannungen ebenfalls ungleich Null ist.
Im ersten Fall ist der Transistor gesperrt, die Spannungen von Basis und Emitter haben beide
den Wert Null. Im zweiten Fall ist der Transistor dagegen leitend, die Spannung der Basis hat einen
positiven Wert, d. h., sie ist größer als die am Emitter liegende Spannung.
Im folgenden sollen einige Anwendungsbeispiele für den erfindungsgemäßen Schaltkreis wiedergegeben
werden.
Bei Rechnungen mit binären Zahlen wird häufig das .Komplement einer Zahl A benötigt, d. h., alle
Ziffern 1 müssen in Ziffern 0 umgeändert werden und umgekehrt.
Dieser Vorgang kann mit Hilfe der in F i g. 2 dargestellten Schaltung durchgeführt werden. Jedes
wiedergegebene Rechteck bedeutet einen erfindungsgemäßen Schaltkreis, der für eine der Ziffern der
Zahl A benutzt wird.
Die logische Gleichung eines solchen Kreises lautet:
In F i g. 4 bedeutet jedes Rechteck einen erfindungsgemäßen Schaltkreis zur Wiedergabe der Ziffern
m,
H-D usw. der reinen Binärzahl.
Die Umwandlung einer inversen Binärzahl in die reine Binärzahl erfolgt durch die in F i g. 5 dargestellte
Zusammenschaltung mehrerer erfindungsgemäßer Schaltkreise. Das Umwandlungsgesetz wird
durch die Beziehung:
1PO)
— Bp(n+1) U Br(n)
25
S = aJjJC =
I Ä~, wenn C = O, A, wenn C = I.
Die nachfolgende Tabelle faßt die Eigenschaften eines solchen Kreises zusammen:
a | C | 1 0 |
0 1 |
0 0 |
0 1 |
0 1 |
1 1 |
|
F i g. 4 zeigt ein Schaltschema von erfindungsgemäßen Kreisen, mit dem eine reine binäre Zahl in
die inverse binäre Zahl umgewandelt werden kann.
Aus einer binär inversen Zahl B^n, von der Ordnung
η lassen sich die rein binären Zahlen BrtB+1)
und ßp(n) von der Ordnung n+1 bzw. η nach dem
Gesetz:
dargestellt. Eine solche Umwandlung erfolgt weniger rasch als die Umwandlung des vorhergehenden Beispiels,
da das Ergebnis für jede Ziffer von dem Ergebnis für die vorhergehende Ziffer abhängt.
In F i g. 8 sind Ergänzungskreise dargestellt, die an den erfindungsgemäßen Schaltkreis angeschaltet
werden können, so daß sich ein neuer Schaltkreis ergibt, der im folgenden mit dem Bezugszeichen C1
oder C2 versehen ist. Bei den Ergänzungsschaltkreisen handelt es sich in Fi g. 8 a um einen Schaltkreis mit
symmetrischer oder Flip-Flop-Basis, in F i g. 8 b um einen Schaltkreis mit logischer Basis und in Fi g. 8 c
um einen Schaltkreis mit Unterbrecherbasis. Diese Ergänzungsschaltkreise können sowohl an die Eingänge
an, bn und R„-lt sowie an die Ausgänge Sn und
Rn des erfindungsgemäßen Schaltkreises angeschlossen
werden.
Schaltet man mehrere solcher Kreise C1 (ein solcher
Kreis ist z. B. in F i g. 6 rechts unten dargestellt) an einen UND-Kreis, so erhält man eine Schaltung, mit
der sich die Gleichheit oder Ungleichheit zweier binärer Zahlen feststellen läßt. Setzt man für jede
Ordnung der Ziffer einen Kreis Ci, welcher die Gleichheit der Ziffern der betrachteten Ordnung
zweier binärer Zahlend und B feststellt, so kann
man mit Hilfe dieser Schaltung erkennen, ob die Gleichheit für alle nachfolgenden Ordnungen gegeben
ist. Im Bejahungsfall erhält man A = B.
Häufiger als eine Gleichheit ist in der Praxis eine Ungleichheit A
> B festzustellen.
Eine Schaltung, die diese Feststellung ermöglicht, ist in F i g. 9 dargestellt. Hierbei ist je ein Schaltkreis
C1 an einen WENN-Kreis geschaltet, und die WENN-Kreise sind ihrerseits hintereinandergeschaltet.
Um festzustellen, ob A > B ist, führt dieser Kreis die Operation A + B durch und stellt das Vorzeichen
der vorhergehenden Ziffer Rn+1 fest. Ist
55 Kn+1 = 1, dann ist A
> B Rn+1 = 0, dann ist A < B.
= Bn
UB
POO
ableiten. Diese Gleichung lautet algebraisch ausgedrückt:
Jl, wenn Bp1n+1) φ Bm,
[θ, wenn ßp(B+1) = Bp(n).
Diese Umwandlung erfolgt sehr rasch.
Eine solche Ungleichheit muß man z. B. dann feststellen, wenn auf einem sich bewegenden Band
mit dem Maß B bezüglich eines festen Ausgangspunktes auf dem Band ein genauer Punkt festgestellt
werden muß, wobei von anderer Seite der Wert A des Ausgangspunktes bezüglich eines festen Punktes
in der Werkhalle bekannt ist.
Mit Sicherheit muß der Befehl, die in Frage stehende Operation durchzuführen, genau in dem Augenblick
erfüllt sein, in dem A = B ist. Wenn aber A > B ist,
dann bedeutet das, daß der Befehl schon erfüllt gewesen sein müßte und infolgedessen der nächste
Befehl auszuführen ist.
Solche Kreise sind an sich gegenüber Gleichheitsdetektoren viel komplizierter, arbeiten aber viel
sicherer und sind meistens unerläßlich.
Der erfindungsgemäße Schaltkreis kann auch als Schaltelement zum Aufbau eines Parallel-Binär-Additionskreises
dienen.
Die durchzuführende arithmetische Operation lautet:
A + B = S;
diese Operation führt sich für die Ordnung « auf die
Addition der festgehaltenen Zahl Rn^1 von der Ordnung
η — 1 mit Ziffern von der Ordnung n, a„ und b„
von A und B mittels der unten angegebenen Additionstabelle zurück. In dieser Tabelle können statt der
Ziffern 0 und 1 auch die Vorzeichen - und + gesetzt werden.
Bei der Schaltung nach F i g. 7 ist folgendes angenommen : .
Die Ziffer 1 wird wiedergegeben durch die Span
1 | O | 1 | O | 1 | O | 1 | O | |
b„ | 1 | 1 | O | O | 1 | 1 | O | O |
an&n | 1 | O | O | 1 | 1 | O | O | 1 |
Rn-, | 1 | 1 | 1 | 1 | O | O | O | O |
s„ | 1 | O | O | 1 | O | 1 | 1 | O |
Rn | 1 | 1 | 1 | O | 1 | O | O | O |
Diese Tabelle wird durch folgende Gleichungen
symbolisiert:
nungi^-i-ft. Die Ziffer O wird wiedergegeben durch
die Spannung O.
Vorzugsweise vereinigt man die beiden neutralen Punkte miteinander und schaltet alle Versorgungsleitungen,
die Spannungen wie vb liefern, parallel. .
ίο Die Ziffern sind relativ definiert, wobei die Versorgungsspannung
in sehr weiten Grenzen — beispielsweise vom Einfachen bis Dreifachen des Wertes —
schwanken kann.
Andererseits ist auch darauf hinzuweisen, daß der Kreis nach F i g. 7 keine Fortpfianzungszeiten der zurückliegenden Ziffer (retenue) aufweist, weil die Schaltkreise WENN nur so eingestellt sind, daß sie von Werten von α und b bei der Auslösung der zurückliegenden Ziffern der vorhergehenden Stufen ausgehen.
Andererseits ist auch darauf hinzuweisen, daß der Kreis nach F i g. 7 keine Fortpfianzungszeiten der zurückliegenden Ziffer (retenue) aufweist, weil die Schaltkreise WENN nur so eingestellt sind, daß sie von Werten von α und b bei der Auslösung der zurückliegenden Ziffern der vorhergehenden Stufen ausgehen.
Ein weiterer Vorteil dieses Kreises liegt darin, daß nur ein einziger Draht für die Ziffer erforderlich ist,
weil man niemals auf sich wechselseitig blockierende Werte kommt. Der erfindungsgemäße Schaltkreis
läßt die Werte 1 oder 0, d.h. die beiden repräsentativen Spannungen, ohne Zweideutigkeit bei sehr
geringer Impedanz passieren.
Der erfindungsgemäße Kreis kann auch gemäß dem Schaltbild in F i g. 3 als Phasendemodulator
verwendet werden. Bei einem solchen Kreis legt man bei A eine Bezugswechselspannung U2 mit der Amplitude
ν und bei B eine unbekannte Wechselspannung U1
an, die mit Hilfe eines Verstärkers verstärkt und mit Hilfe eines Amplitudenbegrenzers verringert werden
kann, bis die Amplitude wieder bei ν liegt. Am Ausgang S erhält man dann eine Gleichspannung +v
(d. h. 1), wenn die beiden Wechselspannungen entgegengesetzte Phase aufweisen, und eine Gleichspannung
0 (d. h. 0), wenn die beiden Wechselspannungen in Phase sind. Weisen die beiden Eingangswechselspannungen
eine dazwischenliegende Phasenverschiebung auf, erhält man eine Gleichspannung zwischen 0 und +v.
= a„Cx
n-l
= am wenn aB0fe„ = 1 oder +, (an = b„),
Rn = K1, _ 1, wenn an(x)bn = 0 oder -, (an φ b„).
Diese Gleichungen sind gegenüber denen, die man erhält, wenn man die Funktionen UND und ODER
der Booleschen Algebra verwendet, von bemerkenswerter Einfachheit.
Bei dem Aufbau eines solchen Additionskreises werden die bereits beschriebenen Schaltkreise C1 und
C2 zusammen mit einem Schaltkreis WENN verwendet.
F i g. 6 zeigt das Schaltschema und F i g. 7 ein praktisches Ausführungsbeispiel eines solchen Kreises.
Man erkennt in F i g. 7 im gestrichelt umrahmten Teil WENN einen Kommutatorkreis mit zwei Transistoren.
Ebenfalls mit gestrichelten Linien umrandet sind zwei Schaltkreise C1 und C2, die durch Zusammenschalten
des erfindungsgemäßen Schaltkreises mit Ergänzungsschaltkreisen nach den Fig. 8a, 8b,
8 c entstanden sind.
Claims (8)
1. Elektronischer Schaltkreis mit einem Transistor, an dessen Basis die Enden zweier identischer
Widerstände angeschlossen sind und die dem Transistor abgewandten Enden dieser Widerstände
Signalspannungen aufnehmen, mit einer Stromquelle, deren eine Klemme über einen Widerstand
an den Kollektor angeschlossen ist, sowie mit einer mit dem Kollektor verbundenen Hauptausgangselektrode,
dadurch gekennzeichnet, daß an jedes freie Ende der Widerstände (r, r) Steuerspannungen (α, b) angelegt werden,
derart, daß die Spannung zwischen der Basis des Transistors und der mit dem Emitter verbundenen
Klemme der Stromquelle die Spannung der Stromquelle nicht überschreitet, daß zwischen
dem Emitter und der Stromquelle ebenfalls ein Widerstand (R') eingeschaltet ist, daß der Wert
jedes mit der Basis verbundenen Widerstandes (r)
909521/505
kleiner ist als die Summe der im Kollektor- und Emitterkreis liegenden Widerstände^, R') und
daß am Kollektorwiderstand (R) das Signal abgenommen wird, das das Kriterium für die Gleichheit
oder Ungleichheit der Steuerspannung (a, b) ist, und am Emitterwiderstand (R') ein Signal
abgenommen wird, das das Kriterium dafür liefert, daß wenigstens eine der Steuerspannungen (α, b)
von Null verschieden ist.
2. Elektronischer Schaltkreis nach Anspruch 1, gekennzeichnet durch seine Verwendung als Phasendemodulator
(F i g. 3) derart, daß eine der an einen der Widerstände (r) gelegten Spannungen
eine Vergleichswechselspannung (U2) ist und die andere ebenfalls eine Wechselspannung (CZ1) ist,
deren Wert über einen Verstärker und einen Amplitudenbegrenzer der Höhe der Vergleichswechselspannung
angeglichen wird.
3. Elektronischer Schaltkreis nach Anspruch 1, gekennzeichnet durch seine Verwendung zur Um-Wandlung
einer Binärzahl in ihr Komplement derart, daß eine Vielzahl solcher Schaltkreise
parallel geschaltet wird (F i g. 2).
4. Elektronischer Schaltkreis nach Anspruch 1, gekennzeichnet durch seine Verwendung zur Um-Wandlung
einer reinen Binärzahl in die inverse Binärzahl derart, daß die freien Enden der Widerstände
(r, r) der einzelnen Schaltkreise mit den freien Enden des vorhergehenden bzw. nachfolgenden
Schaltkreises zusammengeschaltet sind und die reine Binärzahl in diese Zusammenschaltung
eingespeist wird und die Abnahme der inversen Binärzahl am Kollektorwiderstand (R) erfolgt
(F ig. 4).
5. Elektronischer Schaltkreis nach Anspruch 1, gekennzeichnet durch seine Verwendung zur Umwandlung
einer inversen Binärzahl in die reine Binärzahl derart, daß die freien Enden der Widerstände
(r, r) der einzelnen Schaltkreise einerseits mit dem Kollektorwiderstand (R) des vorhergehenden
Schaltkreises verbunden sind und andererseits mit einer die inversen Binärzahlen darstellenden
Spannung gespeist werden und die Abnahme der reinen Binärzahl an den Kollektorwiderständen (R)
erfolgt (F i g. 5).
6. Elektronischer Schaltkreis nach Anspruch 1, gekennzeichnet durch seine Verwendung als Additionskreis
derart, daß durch Anschalten der Ein- oder Ausgänge von zwei solchen Schaltkreisen,
deren Steuerspannungen (a, b) entweder 0 oder */5
der Spannung (vb) der Stromquelle betragen, an je
einen Ergänzungskreis mit Flip - Flop - Basis (Fi g. 8a), logischer Basis (Fig. 8b) oder Unterbrecherbasis
(Fig. 8 c) zwei neue Schaltkreise (Ci; Cz) gebildet werden, die in der Weise an
einen WENN-Kreis geschaltet sind, daß die Ausgangselektrode des Kreises (C1) mit der Steuerelektrode
des WENN-Kreises und dem freien Ende eines der Widerstände (r) des Kreises (C2)
verbunden ist, während das freie Ende eines der Widerstände (r) des Kreises (C1) mit einer der Eingangselektroden
des WENN-Kreises verbunden ist und mit dem einen Summanden (a„) beaufschlagt
wird, während das freie Ende des anderen Widerstandes (r) des Kreises (C1) mit dem anderen
Summanden (b„) beaufschlagt wird, und daß das freie Ende des anderen Widerstandes (r) des Schaltkreises
(C2) mit der anderen Eingangselektrode des WENN-Kreises verbunden ist, so daß die
Abnahme der Summe (s„) an der Ausgangselektrode des Schaltkreises (C2) und die Abnahme des
Summenrestes (Rn) an der Ausgangselektrode des WENN-Kreises erfolgt (Fig. 6, 7).
7. Elektronischer Schaltkreis nach Anspruch 1, gekennzeichnet durch seine Verwendung zur Feststellung
der Gleichheit zweier binärer Zahlen derart, daß eine Vielzahl von nach Anspruch 5
gebildeten Schaltkreisen (C1) an einen UND-Kreis geschaltet ist.
8. Elektronischer Schaltkreis nach Anspruch 1, gekennzeichnet durch seine Verwendung zur Feststellung
einer Ungleichheit A > B zweier binärer Zahlen derart, daß eine Vielzahl von nach Anspruch
5 gebildeten Schaltkreisen (C1) an je einen WENN-Kreis geschaltet und die WENN-Kreise
hintereinandergeschaltet sind (Fig. 9).
Hierzu 2 Blatt Zeichnungen
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
FR969694A FR1398938A (fr) | 1964-04-03 | 1964-04-03 | Nouveau circuit électronique comparateur |
Publications (1)
Publication Number | Publication Date |
---|---|
DE1295648B true DE1295648B (de) | 1969-05-22 |
Family
ID=8826995
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DEC35453A Pending DE1295648B (de) | 1964-04-03 | 1965-03-30 | Elektronischer Schaltkreis zur Durchfuehrung logischer Funktionen |
Country Status (7)
Country | Link |
---|---|
US (1) | US3348199A (de) |
BE (1) | BE661659A (de) |
DE (1) | DE1295648B (de) |
ES (1) | ES311395A1 (de) |
FR (1) | FR1398938A (de) |
GB (1) | GB1108861A (de) |
NL (1) | NL154849B (de) |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3478314A (en) * | 1966-04-26 | 1969-11-11 | Automatic Elect Lab | Transistorized exclusive-or comparator |
US3659209A (en) * | 1969-09-29 | 1972-04-25 | Gen Electric | Slope polarity detector circuit |
FR2140321B1 (de) * | 1971-06-10 | 1974-03-22 | Dassault Electronique | |
US3767906A (en) * | 1972-01-21 | 1973-10-23 | Rca Corp | Multifunction full adder |
JPS5330283Y2 (de) * | 1973-07-19 | 1978-07-28 | ||
DE3202543C2 (de) * | 1982-01-27 | 1984-01-19 | Texas Instruments Deutschland Gmbh, 8050 Freising | Schaltungsanordnung zum Prüfen der Übereinstimmung von zwei Binärwörtern |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE1133163B (de) * | 1960-12-20 | 1962-07-12 | Telefunken Patent | Logische Verknuepfungsschaltung |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US2956182A (en) * | 1959-02-02 | 1960-10-11 | Sperry Rand Corp | Binary half adder circuit |
US3093751A (en) * | 1959-08-14 | 1963-06-11 | Sperry Rand Corp | Logical circuits |
US3194974A (en) * | 1961-03-28 | 1965-07-13 | Ibm | High speed logic circuits |
-
1964
- 1964-04-03 FR FR969694A patent/FR1398938A/fr not_active Expired
-
1965
- 1965-03-25 BE BE661659A patent/BE661659A/xx unknown
- 1965-03-30 DE DEC35453A patent/DE1295648B/de active Pending
- 1965-04-01 US US444642A patent/US3348199A/en not_active Expired - Lifetime
- 1965-04-02 NL NL656504233A patent/NL154849B/xx not_active IP Right Cessation
- 1965-04-03 ES ES0311395A patent/ES311395A1/es not_active Expired
- 1965-04-05 GB GB14355/65A patent/GB1108861A/en not_active Expired
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE1133163B (de) * | 1960-12-20 | 1962-07-12 | Telefunken Patent | Logische Verknuepfungsschaltung |
Also Published As
Publication number | Publication date |
---|---|
ES311395A1 (es) | 1965-10-01 |
FR1398938A (fr) | 1965-05-14 |
NL6504233A (de) | 1965-10-04 |
BE661659A (de) | 1965-09-27 |
US3348199A (en) | 1967-10-17 |
NL154849B (nl) | 1977-10-17 |
GB1108861A (en) | 1968-04-03 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE2252371C3 (de) | Schwellwert-Verknüpfungsglied mit komplementär-symmetrischen Feldeffekttransistoren | |
DE2731383A1 (de) | Bistabiles element, und mit einem derartigen bistabilen element versehener schaltkreis | |
DE1295648B (de) | Elektronischer Schaltkreis zur Durchfuehrung logischer Funktionen | |
DE2838310B1 (de) | Schaltungsanordnung zur Umsetzung von Digital-Signalen,insbesondere PCM-Signalen,in diesen entsprechende Analog-Signale,mit einem R-2R-Kettennetzwerk | |
DE1287128B (de) | Logische Schaltung mit mehreren Stromlenkgattern | |
DE2522588A1 (de) | Treiberschaltung in komplementaer- feldeffekttransistor-technologie | |
DE1166844B (de) | Oszillatorschaltung zum Erzeugen von Schwingungen, deren Frequenz von der Polaritaeteines Eingangssignals abhaengt | |
DE1774527C3 (de) | Schaltungsanordnung zur Bildung des Betrages einer elektrischen Zeitfunktion | |
EP0028695B1 (de) | Schaltungsanordnung zur Umsetzung von Digital-Signalen, insbesondere von PCM-Signalen, in diesen entsprechende Analog-Signale, mit einem R-2R-Kettennetzwerk | |
DE2228984C3 (de) | Schaltungsanordnung mit zwei gleichsinnig in Reihe geschalteten Tunneldioden | |
DE1802235B2 (de) | Verzoegerungsschaltung | |
DE2329254A1 (de) | Stromwandler mit aktivem lastabschluss | |
DE967390C (de) | Steueranordnung mit symmetrischen Transistoren | |
DE1238955B (de) | Impulsvervielfacherschaltung | |
DE2330090C3 (de) | Bipolarer Spannungs-Frequenz-Umsetzer | |
EP0343719B1 (de) | Schaltungsanordnung zum Bilden eines Signals | |
DE1286123B (de) | Schaltung zur selbsttaetigen Verstaerkungsregelung eines Gleichstromverstaerkers mit Transistoren, insbesondere fuer integrierte Schaltungen | |
DE964164C (de) | Anordnung zur Veraenderung der Phasenlage einer Wechselspannung | |
DE2406094C2 (de) | Schaltungsanordnung zum Umschalten der Polarität von Analogsignalen | |
DE1180407B (de) | Schaltung zur Realisierung der logischen íÀUndí und íÀOderíÂ-Funktionen | |
DE2503008A1 (de) | Variable impedanzen | |
DE1963130A1 (de) | Schaltungsanordnung zur Bildung des Mittelwertes mehrerer Eingangsspannungen | |
DE2105000A1 (de) | Wahlschaltung | |
DE1178465B (de) | Zusammengesetzte Schaltungsanordnung zur Realisierung logischer Funktionen | |
DE1144816B (de) | Spannungsteiler |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
E77 | Valid patent as to the heymanns-index 1977 |