DE1285625C2 - Verfahren zur herstellung eines halbleiterbauelements - Google Patents

Verfahren zur herstellung eines halbleiterbauelements

Info

Publication number
DE1285625C2
DE1285625C2 DE19651285625 DE1285625A DE1285625C2 DE 1285625 C2 DE1285625 C2 DE 1285625C2 DE 19651285625 DE19651285625 DE 19651285625 DE 1285625 A DE1285625 A DE 1285625A DE 1285625 C2 DE1285625 C2 DE 1285625C2
Authority
DE
Germany
Prior art keywords
semiconductor
grown
recess
semiconductor body
starting
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
DE19651285625
Other languages
English (en)
Other versions
DE1285625B (de
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed filed Critical
Application granted granted Critical
Publication of DE1285625C2 publication Critical patent/DE1285625C2/de
Publication of DE1285625B publication Critical patent/DE1285625B/de
Expired legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/07—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common
    • H01L27/0744—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common without components of the field effect type
    • H01L27/075—Bipolar transistors in combination with diodes, or capacitors, or resistors, e.g. lateral bipolar transistor, and vertical bipolar transistor and resistor
    • H01L27/0755—Vertical bipolar transistor in combination with diodes, or capacitors, or resistors
    • H01L27/0761—Vertical bipolar transistor in combination with diodes only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8222—Bipolar technology
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0641—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region without components of the field effect type
    • H01L27/0647—Bipolar transistors in combination with diodes, or capacitors, or resistors, e.g. vertical bipolar transistor and bipolar lateral transistor and resistor
    • H01L27/0652—Vertical bipolar transistor in combination with diodes, or capacitors, or resistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Weting (AREA)
  • Pressure Sensors (AREA)
  • Bipolar Transistors (AREA)
  • Recrystallisation Techniques (AREA)

Description

Die Erfindung betrifft ein Verfahren zur Herstellung eines Halbleiterbauelements mit einem Halbleiterkörper, in dem mindestens ein Halbleiterschaltungselement mit mindestens zwei Zonen mit verschiedenen Leitungseigenschaften gebildet ist, bei dem auf einer der großen Oberflächen eines Ausiansshalbleiterkörpers Halbleitermaterial aus der Dampfphase epitaktisch aufgewachsen wird und für das Halbleiterschaltungselement erforderliche Zonen in dem aufgewachsenen Halbleitermaterial gebildet werden.
Unter Zonen mit verschiedenen Leitungseigenschaften werden hier Zonen mit verschiedener Leitfähigkeit und/oder mit verschiedenem Leitfähigkeitstyp verstanden.
Bei dem bekannten Verfahren -:ur Herstellung von ebenen Halbleiterbauelementen wird eine Oberfläche eines Ausgangshalbleiterkörpers mit einer Maskierungsschicht, häufig einer Siliziumoxidschicht. bedeckt und anschließend die für das oder die Halbleiterschaltungselemente erforderlichen Zone durch Eindiffusion von Verunreinigungen in den Ausgangshalbleiterkörper durch in der Oxidschicht angebrachte Öffnungen erzeugt. Dieses Verfahren hat den wichtigen Vorteil, daß die Oberfläche des Halbleiterkörpers eben bleibt und von der Oxidschicht geschützt wird. Nachteilig ist, daß die Konzentration ar. Verunreinigungen im Ausgangshalbleiterkörper oder in einer bereits gebildeten Zone beim Eindiffundieren einer Verunreinigung überdotiert werden muß und daß man an das unvermeidbare Diffusionsmusier, d.h. an den besonderen Konzentrationsgradienten, gebunden ist, der in diffundierten Zonen unvermeidbar ist.
Es ist weiter bekannt (»Elektronics« [18. Mai 1962], 49 bis 53) auf einem Halbleiterausgangskürper eine epitaktisch niedergeschlagene Halbleiterschicht, einen Mesa, aufzubringen. In diesem Mesa kann die Verunreinigungskonzentration unabhängig von der des Ausgangshalbleiterkörpers gewählt werden, so daß man bei der Herstellung von Zonen im Mesa von der Verunreinigungskonzentration im Ausgangshalbleiterkörper unabhängig ist. Ein solches Verfahren hat aber den Nachteil, daß die Oberfläche
I 285 625
des Halbleiterkörpers des fertigen Halbleiterbauelements nicht mehr eben ist und daß beim Aufbringen einer schützenden und/oder maskierenden Oxidschicht diese an den Rändern des Mesa häufig Unregelmäßigkeiten aufweist.
Zur Herstellung spezieller, nicht ebener Halbleiterbauelemente war es bekannt (»IBM Technical Disclosure Bulletin«, 3 [1961], 8, 29) in Vertiefungen eines Halbleiterkörpers Halbleitermaterial aus der Dampfphase epitaktisch niederzuschlagen und das an die Vertiefung angrenzende, niedergeschlagene Material zu entfernen; der so hergestellte Halbleiterkörper bleibt jedoch uneben.
Weiter war es bekannt (USA.-Patentschrift 3 000768), zur Herstellung eines Halbleiterbauelements, bei dem von beiden Seiten eines scheibenförmigen Ausgangshalbleiterkörpers her PN-Übergänge erzeugt werden, nach dem Herstellen des ersten (Emitter-Basis) PN-Überganges zwischen dem Halbleiterkörper und der Emitterelektrode eine Sperrspannung aufrechtzuerhalten, um eine an den Emitter-Basis-Übergang grenzende Erschönfungsschicht genau bestimmter Dicke zu erzeugen unc dann elektrolytisch eine Vertiefung in den Halbleiterkörper zu ätzen, um dann in dieser Vertiefung durch epitaktisches Niederschlagen von Halbleitermaterial die KoI-lektorzone anzubringen.
Der Erfindung liegt dagegen die Aufgabe zugrunde, ein Verfahren zum Herstellen eines Halbleiterbauelements der eingangs genannten Art zu schaffen, bei dem der Halbleiterkörper des fertigen Bauelements eine möglichst ebene Oberfläche aufweist.
Diese Aufgabe wird erfindungsgemäß dadurch gelöst, daß zunächst in dem scheibenförmig ausgebildeten Ausgangshalbleiterkörper, ausgehend von dieser großen Oberfläche, eine Vertiefung angebracht wird, wobei mindestens die letzte Phase der Herstellung der Vertiefung in einer chemischen Ätzbehandlung besteht, daß anschließend Halbleitermaterial, das von dem des Ausgangshalbleiterkörpers verschieden ist, auf der Oberfläche und in der Vertiefung epitaktisch aufgewachsen und so die Vertiefung ausgefüllt wird, daß danach das auf der Oberfläche des Ausgangshalbleiterkörpers aufgewachsene Material entfernt wird, so daß eine ebene Oberfläche mit einem zum Ausgangshalbleiterkörper gehörenden Oberflächenteil und einem in der Vertiefung aufgewachsenen Halbleitermaterial gehörenden Oberflächenteil entsteht, und daß schließlich die noch fehlenden, für das Halbleiterschaltungselement erforderlichen Zonen in dem in der Vertiefung aufgewachsenen Halbleitermaterial gebildet werden.
Dadurch wird der Vorteil erzielt, daß der Mesa im, statt auf dem Ausgangshalbleiterkörper angebracht ist. also ein Halbleiterkörper mit einer einheitlich flachen und ebenen Oberfläche zur weiteren Behandlung zur Verfugung steht.
Der Halbleiterübergang kann ein PN-Übergang, ein PP+-Übergang, ein NN+-Übergang und/oder ein Hetero-Übergang zwischen Halbleitermaterialien verschiedener chemischer Zusammensetzung sein.
Es können vorteilhaft aus verschiedenen Halbleitermaterialien bestehende Schichten nacheinender niedergeschlagen werden. Es sind unter »verschiedene Halbleitermaterialien« nicht nur Halbleitermaterialien zu verstehen, die aus verschiedenen chemischen Elementen bestehen, sondern auch solche.
die sich nur in ihrer Leitfähigkeit und/oder ihrem Leitfähigkeitstyp unterscheiden.
Im Ausgangshalbleiterkörper kann eine weitere flache Vertiefung angebracht werden, so daß beim
S Entfernen von auf der Oberfläche des Ausgangsbalbleiterkörpers niedergeschlagenem Material die Stärke der zu entfernenden Halbleiterraaterialschicbt bestimmt werden kann, wie dies weiter unten noch näher erläutert wird.
to Das auf der Oberfläche des Ausgangshalbleiterkörpers niedergeschlagene Halbleitermaterial kann durch mechanisches Polieren und eine sich daran anschließende reinigende Ätzbehandlung entfernt werden. Eine wichtige Weiterbildung des Verfahrens
nach der Erfindung ist dadurch gekennzeichnet, daß, nachdem die Vertiefung durch epitaktischen Niederschlag von Halbleitermaterial gefüllt worden ist und durch Entfernen von auf der Oberfläche des Ausgangshalbleiterkörpers niedeigeschlagenem HaIbleitermaterial wieder eine ebene Oberfläche entstanden isi, auf diese eine Oxidschicht aufgebracht wird. An der mit epitaktisch niedergeschlagenem Material gefüllten Vertiefung kann in d:r Oxidschicht eine öffnung angebracht werden, durch die hindurch eine
»5 Verunreinigung in das epitaktisch niedergeschlagene Material eindiffundiert werden kann. Das epitaktisch niedergeschlagene Material kann weiter durch Niederschlagen einer Metallschicht in der Öffnung mit einem Anschlußkontakt versehen werden.
Die in dem erfindungsgemäß hergestellten Halbleiterbauelement gebildeten Halbleiterschaltungselemente sind vorzugsweise Dioden und Transistoren.
Es ist vorteilhaft, sämtliche Zonen des zu bildenden Halbleiterschaltungselements in dem in der Vertiefung epitaktisch niedergeschlagener. Halbleitermaterial zu bilden, wobei der Ausgangshalbleiterkörper als Trägerkörper für das Halbleiterschaltungselement dient.
Vorzugsweise wird ein homogener /.usgangskörper verwendet.
Die Erfindung wird an Hand der Zeichnung näher erläutert, in der Ausführungsbeispiele des Verfahrens nach der Erfindung dargestellt sind.
F i g. 1 bis 4 zeigen Querschnitte von Phasen in dor Herstellung einer Halbleiterdiode nach dem Verfahren der Erfindung, und
F i g. 5 zeigt einen völlig fertiggestellten Transistor, der durch Anwendung eines Verfahren nach der Erfindung hergestellt ist.
In der Zeichnung ist eine Schraffierung deutlichkeitshalber weggelassen, und für entsprechende Teile in den verschiedenen Figuren sind gleiche Bezugszeichen verwendet.
Ein p-SUiziumkörper mit einem spezifischen
Widerstand von 2 Ω-cm in Form einer Scheibe mit einem Durchmesser von 2 cm wird zunächst auf eine Dicke von etwa 400 um geschliffen und dann durch Ätzen poliert zwecks Erhaltung einer reinen glatten Oberfläche mit einem Minimum an Kristallfehlem.
Auf dem Körper wird eine Oxydschicht wachsen gelassen, z. B. dadurch, daß der Körper 4 Stunden lang bei 860° C in feuchtem, mit Wasserdampf bei 98° C gesät'.igtem Sauerstoff erhitzt wird. Eine photoerhärtende Lackschicht wird auf die Oxydschicht
«5 aufgebracht und derart belichtet, daß ein Oberflächenteil mit einem Querschnitt von etwa 50 um2 gegen die auffallende Strahlung abgeschirmt ist. Die unbelichteten Teile der Lackschicht werden in einem
belichtete Lackschicht durch Sintern ^Je^ wer J Material ^ worden ^ SQ daß
t^ Ein SStes 5 mit Ausnahme der Höhlungen die Oberfläche vom
belichtete
den Die Oxydjcjicht
(eine 8^*
geeignet) wird im ΚοΠ*' «°f
einer T.efe von 2 wji gel ormt
der maxima en Tderan* ^
bildende tiefere Höhlung zulasag*· Bg^
angsam wirkendes Ätzmittel begeht aus svo«jnw_
»en 49 Vt»#« Fluorwasserstoffsäure und 95 vc*um
teilen 70«/oiger Salpetersaure.
Der Überrest der ^
petersäure bestehenden Ätzmittel erreicht werden, welches p-Silizium färbt und η-Silizium nicht färbt. Weitere farbbüdende Ätzmittel zum Erhalten eines
sichtbaren Unterschiedes zwischen n- und p-Matena- ^ & .^ bek^nte
faÄbiWencle Ätzmittel zum Unterscheiden zwischen __ d ufld zwischen n. und n +-Materialien zu
fc,
sen gelassen und .erneut eine
schicht aufgebracht, die
zwecks EA»11«»^^
teiUdes Korpers,
? SAS '
S dem Entfetten und Kochen in 7O'/oiger SaI-petersäure wird wieder eine Oxydschicht auf dem ^0 wachsen lasseil) ώβ Oxydschicht über einen Wetaen Oberflächenteil entfernt, um mit dem epitaktisch niedergeschlagenen η-Material Kontakt zu machen, und die Oxydschicht von der umgekehrten des Körpers Lternt, um mit dem P-KörPer
^^^SSÄiÄlr^S £?K^X\-M^ kann dadurch
verwendbar ,st. Em ^^^S^J.JÄ! hergestellt werden, daß Gold mit 1 Gewichtsprozent
bekanntundbestehtaus3 Volumteilen W Mger riu β Vakuum ^ den ^.^ Oberflächcn.
onvassersoffsaure 3 Vo^mteden Eisessig - teil, von dem die Oxydschicht entfernt worden ist, auf-
VolumteilenTOVoiger Salpetersaure. und anschließend der Kö bd 400oC
Rieses Vcf ereitenk^ η
^Ä^g^n^ÄeSäc^ jhHeMch des kleinen Te^ ^^mpftund. mit g-ph.sche Technik vor der Erhitzung von der OberflSI auf ganz an^ Weise da
Sekunden lang
Der
nPPlSe Schicht folgt dem Umriß der Ober-
SchfS^KÖrneS De e8pitaktische Niederschlag flache des ^orPers· »™ v. K{j d h H ch.
SS^SÄÄ« von
bestehenden Ätzmittel ^ assüÄt^is^ ?
Qf d über einen Teil des ΚοφεΓ5 eindiffundiert wird, wo
S des^n-Typs 45 der Kontakt erforderlich ist. Eine Aluminiumschicht Ä? wird anschließend auf die mit Phosphor dotierte
Fläche aufgebracht und durch Erhitzr.g mit dem Körper legiert. Dieses Verfahren macht es mogl.ch, gleichzeitig mit dem Niederschlag des Alummmms und dem Legieren p-Kontakte mit Teilen des Kor-P« zu bilde?, die^icht mit dem Phosphor dotier.
Te
^t^S^SfSlÄ der anderen Seite des Körpers wird ei,
ife^ne Menge an Phosphortrichlorid werden in die p-Kontakt dadurch gebildet daß der Körper durch
kleine Menge an ™»*ν> h R fc_ Legieren an einem mit Gold bedeckten Metallstreifer
^ÄÄiL beSsüg wird. Die Goldschicht kann 1 Gewichtspro
Staktische Sna
SefSSeÄg wird der entfernt und z.B. durch Saudei e^iSktLh^niedergeschlagenen Schicht optiSSe'en Fläche festgehalten. Eine und mit Wachs bedeckte Metallscheibe wird λΪ freien Seite des Körpers in Kontakt gebracht. Kühlung und wenn da?Wachs erstarrt ist, wird Scheibe mit dem durch das Wachs mit ihr ver-
ÄS^ S:
mon-Kontakt 4in dErch WärmeSruckverbinden ei: Draht befestigt werden. Auch kann eine Aluminium schicht aufgebracht werden, die sich vom Kontak her über die isolierende Oxydschicht bis zum Kor perrand erstreckt.
F ι g. 1 zeigt den ursprünglichen Halbleiterkörper sofort nach dem Formen der tiefen Höhlung 2, wob« auch die flache Höhlung3 und eine Oxydsch.cht
den Körper! sofort nach dem Au«
öhlun- bringen der epitaktischen n-SchichtS. Bemerkt wird,
sieht- daß die Außenfläche der Schicht 5 dem Umriß der
ng bp- Oberfläche des Körpers 1 folgt. Das Polieren bis zur
io daß unterbrochenen Linie 6 ergibt eine flache Ober-
e vom fläche, und bei Färben sind die Begrenzungen der
is epi- KcMungen 2 und 3 nicht sichtbar. Bei Polieren bis
nähme zur gebrochenen Linie 7 sind die Begrenzungen der
beiden Höhlungen 2 und 3 beim Färben sichtbar, was
einenj bedeutet, daß die verbleibende Tiefe der Höhlung 2
Voiger innerhalb der gewünschten Toleranz liegt. Würde das
r SaV Polieren bis zur gebrochenen Linie 8 fortgesetzt, so
irden, wäre die Höhlung 3 beim Färben nicht sichtbar, was
färbt. bedeutet, daß der verbleibende Teil der Höhlung 2
eines dann zu flach wäre. Bemerkt wird, daß die flache
iteria- Höhlung 3 nicht notwendig ist, jedoch bequemlich-
.a^nte keitshalber angebracht und benutzt werden kann. Bei
schien wiederholter Herstellung größerer Anzahlen solcher
.en zu Vorrichtungen kann eine Regelung der Zeiten der
Handlungen zusammen mit einer Inspektion ausrei-
r SaI- chendsein;
dem F i g. 3 zeigt den Körper nach dem Polieren und
einen dem Aufbringen einer Oxydschicht 9, und
)itak- Fig.4 zeigt eine völlig fertiggestellte Diode mit
ι ma- einem Metallstreifen 10 und einer zugehörigen Legie-
iirten rungszone 11, einer wiederkristallisierten n-Zone 12
jrper mit zugehörigem Kontakt 13 und einer Aluminiumschicht 14.
lurch Der Leitungstyp und der spezifische Widerstand
)zent des ursprünglichen Körpers und des eptitaktisch
;hen- niedergeschlagenen Materials können ohne weiteres
.auf- nach Bedarf für jeden gewünschten Diodentyp ge-
O0C wählt werden. Im allgemeinen bedingt bei einer
ion- Diode die gewünschte Durchschlagspannung den
des spezifischen Widerstand des ursprünglichen Körpers,
ld— und der spezifische Widerstand des niedergeschlage-
ein- nen Materials ist geringer,
mit Für die Herstellung eines npn-Transistors können
tho- die gleichen Schritte, wie oben beschrieben, bis zur
)ber- in F i g. 3 dargestellten Phase durchgeführt werden. Die Unterschiede bestehen darin, daß der ursprüng-
da- liehe Körper η-Leitfähigkeit besitzt, die Tiefe der tie-
iner fen Höhlung 2 um beträgt und ein langsames Ätzinit-
.lefe tel verwendet wird, die niedergeschlagene epitakti-
. wo sehe Schicht z.B. vom p-Typ ist, mit Bor statt mit
icht Phosphor dotiert ist, 3 um stark ist, einen spezifl·
erte sehen Widerstand von nur 1,5-ΙΟ"2 Ω-cm haben
lern kann, und der Körper poliert ist, bis eine gefüllte
ich, Höhlung von 1 um Tiefe verbleibt,
uns Das Polieren kann dadurch kontrolliert werden,
Cör- daß der Schichtwiderstand bei der Höhlung während
iert des Poliervorgangs mit Intervallen nach einem Vierpunkt-Prüfverfahren gemessen wird. Wenn die Höh
ein lung zu klein ist, um Messung ohne weiteres mög-
rch lieh zu machen, kann gegebenenfalls der Schicht-
fen widerstand einer zu diesem Zweck angebrachten zu-
xo- sätzlichen Höhlung mit größerem Umfang gemessen
werden.
.lti- Die Emitterelektrode wird dadurch geformt, daß ein die Oxydschicht9 (Fig.3) über einen kleinen Oberenflächenteil entfernt und der Körper 15 Minuten lang ak't in einer Phosphor enthaltenden Atmosphäre bei or- 10500C erhitzt wird. Diese Atmosphäre kann dadurch erhalten werden, daß der durch Erhitzung von rl Phosphornitrid bei 1000° C erzeugte Dampf in einer bei Stickstoffströmung über den Körper geleitet wird. t4 Aus der Diffusion ergibt sich eine η-Schicht mit einer großen Oberflächenkonzentration von Phosphor und uf- mit einer Stärke von etwa 0,5 μΐη, so daß eine Basiszone gleichfalls mit einer Stärke von 0,5 um entsteht. Die Oxydschicht 9 (F i g. 3) wird über einen Oberflächenteil entfernt, der den kleinen Oberflächenteil praktisch umschließt, jedoch nicht vollständig, um den Durchlaß einer leitenden Schicht auf die Oxydschicht für Verbindung mit der Emitterelektrode möglich zu machen.
Der Halbleiterkörper wird wieder, genau wie beim vorhergehenden Beispiel, auf einem mit Gold bedeckten Metallstreifen befestigt, der als Kollektoranschluß dient. Das Gold kann 1 Gewichtsprozent Antimon enthalten. Als Emitter- und Basisanschlüsse dienende Aluminiumschichten können durch Aufdampfen aufgebracht werden.
Fig.5 zeigt den völlig fertiggestellten Transistor mit einer diffundierten Emitterzone 15, einer Aluminiumschicht 14 für eine Verbindung mit der Zone 15 und einer Aluminiumschicht 16 für eine Verbindung mit der Basiszone in der Höhlung 2.
»o Statt Anbringung der Emitterzone durch Diffusion kann die Emitterelektrode durch Legieren oder durch epitaktischen Niederschlag geformt werden. Das Legieren kann durch Niederschlag des zu legierenden Materials auf dem kleinen Oberflächenteil
»5 und anschließende Erhitzung erfolgen. Bei epitaktischem Niederschlag kann das bereits in der Höhlung niedergeschlagene Material bis zur erfoderlichen Materialstärke an den Wänden der großen Höhlung weggeätzt werden, und es kann n+-Material zum erneuten Füllen der Höhlung epitaktisch niedergeschlagen und anschließend poliert werden. Bemerkt wird, daß die Emitterelektrode gewöhnlich nur dann durch den epitaktischen Niederschlag geformt werden kann, wenn diese Maßnahme bei einer ausreichend niedrigen Temperatur durchgeführt werden kann, um eine zu große Diffusion von Verunreinigungen zu verhüten.
In der Praxis können mehrere Dioden oder Transistoren auf einem einzigen Körper ausgebildet werden wobei als letzte Herstellungsphase zwecks Erzielung einzelner Bauelemente der Halbleiterkörper unterteilt werden kann. Weiterhin können mehrere Körper auf einem gemeinsamen Metallträger befestigt und gleichzeitig poliert werden.
In gewissen Fällen, z.B. bei der Herstellung von Schalttransistoren, kann es erwünscht sein, eine zweiteilige Zone in einer in einem ursprünglichen Halbleiterkörper geformten Höhlung niederzuschlagen. So werden z. B. in einer Höhlung in einem p-Ausgangskörper mit einem spezifischen Widerstand von I Ω · cm zunächst eine stärker dotierte η-Zone mit einer Stärke von 5 \\m und mit einem spezifischen Widerstand von 0,01 Ω-cm und dann eine schwächer dotierte η-Zone mit einem spezifischen Widerstand von 0,5Ω·αη niedergeschlagen, um zusammen als Kollektorzone zu dienen, wobei der p-Körper nur als Träger wirksam ist. Die Basis- und Emitterzonen werden anschließend nach einem beliebigen geeigneten Verfahren angebracht. Die stärker dotierte Zone macht einen niedrigen Kollektorreihenwiderstand möglich, und der Kollektoranschlußkontakt kann auf derselben Seite des Halbleiterkörpers wie der Emitter- und der Basisanschlußkontakt angebracht werden.
Das Verfahren, das sich auf die an Hand der F i g. I und 4 beschriebene Herstellung einer Diode bezieht, läßt sich zum Anbringen einer isolierten Zone für die Herstellung eines Gebildes von HaIb-
409 649/34:
leiterschaltungselementen mit einem gemeinsamen Halbleiterkörper bis zur in Fig. 3 dargestellten Phase anwenden. Weitere Schaltelemente können gleichzeitig oder in einem anderen Zeitpunkt im Ausgangskörper 11 angebracht werden.
Das Verfahren nach der Erfindung ist im allgemeinen für die Herstellung eines Gebildes von HaIbleiterschaltungselesienten mit einem gemeinsamen Halbleiterkörper vorteilhaft, bei dem eine oder mehrere Halbleiterdioden und/oder Transistoren und/ oder weitere Schaltelemente, wie Widerstände und Kondensatoren, in einem gemeinsamen Halbleiter» körper angebracht werden. Die weiteren Schaltungselemente können gleichfalls durch Bildung von Höhlungen, in denen Halbleitermaterial epitaktisch niedergeschlagen wird, hergestellt werden.
Unter Verwendung des Verfahrens nach der Erfin-
10
dung ist es möglich, in einem Kristall mit einer ebenen Oberfläche Zonen zn bilden, deren Abmessungen ganz genau kontrollierbar sind und die praktisch gleich dotiert und weiterhin schwächer dotiert sein können als der Ausgangshalbleiterkörper. Dies im Gegensatz zur normalen Planartcchnologie, bei der Diffusionstechniken verwendet werden, bei denen das Wiederdotieren bereits vorhandener Konzentrationen an Verunreinigungen Zonen mit inhomogenen
ίο Konzentrationen an Verunreinigungen und also mit eiricin inhomogenen spezifischen Widerstand ergibt.
Das Verfahren nach der Erfindung ermöglicht ohne weiteres die Herstellung einer ausgedehnten Reihe von Schaltungselementen, wie Kristalldioden,
is Transistoren, Schaltungselementen mit vier Schichten und Gebilden von Hälbleiterschaltungselementen mit einem gemeinsamen Halbleiterkörper.
Hierzu 1 Blatt Zeichnungen

Claims (11)

Patentansprüche:
1. Verfahren zur Herstellung eines Halbleiterbauelements mit einem Halbleiterkörper, in dem mindestens ein Halbleiterschaltungselement mit mindestens zwei Zonen mit verschiedenen Leitungseigenscbaften gebildet ist, bei dem auf einer der großen Oberfläche eines Ausgangshalbleiterkörpers Halbleitermaterial aus der Dampfphase ta epitaktisch aufgewachsen wird und für das Halbleiterschaltungselement erforderliche Zonen in dem aufgewachsenen Halbleitermaterial gebildet werden, dadurch gekennzeichnet, daß zunächst in dem scheibenförmig ausgebildeten Ausgangshalbleiterkörper, ausgehend von dieser großen Oberfläche, eine Vertiefung angebracht wird, wobei mindestens die letzte Phase der Her stellung der Vertiefung in einer chemischen Ätzbehandlung besteht, daß anschließend Halbleiter- so material, das von dem des Ausgangshalbleiterkörpers verschieden ist, auf der Oberfläche und in der Vertiefung epitaktisch aufgewachsen und so die Vertiefung ausgefüllt wird, daß danach das auf der Oberfläche dc ^ Ausgangshalbleiterkör- as pers aufgewachsene Material entfernt wird, so daß eine ebene Oberfläche mit einem zum Ausgan gshalbleiterkörper gehörenden Oberflächenteil und einem zu dem in der Vertiefung aufgewachsenen Halbleitermaterial gehörenden Oberflächenteil entsteht, und daß schließlich die noch fehlenden, für das HalDleiierschaltungselement erforderlichen Zonen in dem in der Vertiefung aufgewachsenen Halbleitermaterial gebildet werden.
2. Verfahren nach Anspru>hl, dadurch gekennzeichnet, daß das epitaktische Halbleitermaterial nacheinander als Schichten aus verschiedenen Halbleitermaterialien aufgewachsen wird.
3. Verfahren nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß im Ausgangshalbleiterkörper eine weitere flache Vertiefung angebracht wird, um beim Entfernen von auf der Oberfläche d?s Ausgangshalbleiterkörpers aufgewachsenem Material die Dicke der zu entfernenden Halbleitermaterialschicht zu bestimmen.
4. Verfahren nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß das auf der Oberfläche des Ausgangshalbleiterkörpers aufgewachsene Material durch mechanisches Polieren entfernt wird.
5. Verfahren nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, daß, nachdem die Vertiefung durch epitaktisches Aufwachsen von Halbleitermaterial gefüllt worden ist und durch Entfernen von auf der Oberfläche des Ausgangshalbleiterkörper aufgewachsenem Halbleitermaterial wieder eine ebene Oberfläche entstanden ist, auf diese eine Oxidschicht aufgebracht wird.
6. Verfahren nach Anspruch 5, dadurch gekennzeichnet, daß über der mit epitaktisch aufgewachsenem Material gefüllten Vertiefung eine öffnung in der Oxidschicht angebracht wird.
7. Verfahren nach Anspruch 6, dadurch gekennzeichnet, daß durch die öffnung hindurch ein Dotierungsmaterial in das epitaktisch aufge- 6j wachsene Material eindiffundiert wird.
8. Verfahren nach Anspruch 6 oder 7, dadurch gekennzeichnet, daß das epitaktisch aufgewach-. sene Material durch Nledwwbtawn einer Metallschicht in der Öffnung der Oxidschicht mit einem Anscbiußkontakt versehen wird.
9 Verfahren nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet, daß ein Halbleiterschaltungselement in Form einer Diode
gebildet wird. ,
10. Verfahren nach einem der Ansprüche 1 bis 8, dadurch gekennzeichnet, daß ein Halbleiterschaltungselement in Form eines Transistors
. gebildet wird. *
v
11. Verfahren nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet, daß sämtliche Zonen des zu bildenden Halbleiterschaltungselements in dem in der Vertiefung epitaktisch aufgewachsenen Halbleitermaterial gebildet werden, wobei der Ausgangshalbleiterkörper lediglich als Trägerkörper für das Halbleiterschaltungselement dient.
DE19651285625 1964-05-12 1965-05-10 Verfahren zur herstellung eines halbleiterbauelements Expired DE1285625C2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
GB1974464A GB1072703A (en) 1964-05-12 1964-05-12 Improvements in and relating to methods of manufacturing semiconductor bodies

Publications (2)

Publication Number Publication Date
DE1285625C2 true DE1285625C2 (de) 1974-12-05
DE1285625B DE1285625B (de) 1974-12-05

Family

ID=10134485

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19651285625 Expired DE1285625C2 (de) 1964-05-12 1965-05-10 Verfahren zur herstellung eines halbleiterbauelements

Country Status (9)

Country Link
AT (1) AT263078B (de)
BE (1) BE663694A (de)
CH (1) CH445643A (de)
DE (1) DE1285625C2 (de)
DK (1) DK117438B (de)
ES (1) ES312769A1 (de)
GB (1) GB1072703A (de)
NL (1) NL6505716A (de)
SE (1) SE302334B (de)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7772097B2 (en) 2007-11-05 2010-08-10 Asm America, Inc. Methods of selectively depositing silicon-containing films

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE1071843B (de) * 1957-02-07 1959-12-24
DE1113520B (de) * 1958-09-30 1961-09-07 Siemens Ag Verfahren zur Herstellung von Halbleiteranordnungen, insbesondere fuer Starkstromzwecke, mit mehreren verhaeltnismaessig grossflaechigen Schichten unterschiedlichen Leitfaehigkeitstyps

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE1071843B (de) * 1957-02-07 1959-12-24
DE1113520B (de) * 1958-09-30 1961-09-07 Siemens Ag Verfahren zur Herstellung von Halbleiteranordnungen, insbesondere fuer Starkstromzwecke, mit mehreren verhaeltnismaessig grossflaechigen Schichten unterschiedlichen Leitfaehigkeitstyps

Also Published As

Publication number Publication date
NL6505716A (de) 1965-11-15
AT263078B (de) 1968-07-10
DK117438B (da) 1970-04-27
DE1285625B (de) 1974-12-05
CH445643A (de) 1967-10-31
SE302334B (de) 1968-07-15
BE663694A (de) 1965-11-10
GB1072703A (en) 1967-06-21
ES312769A1 (es) 1966-02-16

Similar Documents

Publication Publication Date Title
DE1614283C3 (de) Verfahren zum Herstellen einer Halbleiteranordnung
DE961469C (de) Verfahren zur Herstellung von Halbleiterkoerpern fuer elektrische UEbertragungsvorrichtungen
DE1764281C3 (de) Verfahren zum Herstellen einer Halbleitervorrichtung
DE2160427C3 (de)
DE1032404B (de) Verfahren zur Herstellung von Flaechenhalbleiterelementen mit p-n-Schichten
DE2229457B2 (de) Verfahren zum Herstellen eines Halbleiterbauelements
DE1246890B (de) Diffusionsverfahren zum Herstellen eines Halbleiterbauelements
DE2031333C3 (de) Verfahren zum Herstellen eines Halbleiterbauelementes
DE1564191B2 (de) Verfahren zum herstellen einer integrierten halbleiterschaltung mit verschiedenen, gegeneinander und gegen ein gemeinsames siliziumsubstrat elektrisch isolierten schaltungselementen
DE1087704B (de) Verfahren zur Herstellung von Halbleiteranordnungen mit wenigstens einem p-n-UEbergang
DE1489250A1 (de) Halbleitereinrichtung und Verfahren zu ihrer Herstellung
DE1964837C3 (de) Verfahren zur Herstellung einer lichtemittierenden Halbleiterdiode
DE1901186A1 (de) Integrierte Schaltung und Verfahren zu deren Herstellung
DE2031831A1 (de) Halbleiterdiode und Verfahren zu ihrer Herstellung
DE3234925C2 (de)
DE1285625C2 (de) Verfahren zur herstellung eines halbleiterbauelements
DE1802849B2 (de) Verfahren zum herstellen einer monolithischen schaltung
DE1044279B (de) Verfahren zur Herstellung von Kontakten an Halbleiterkoerpern fuer Halbleiteranordnungen
DE1464305B2 (de) Verfahren zum Herstellen von Halbleiterbauelementen sowie nach diesem Verfahren hergestellte Bauelemente
DE1911335A1 (de) Verfahren zum Herstellen von Halbleiterbauelementen
DE1090330B (de) Halbleiteranordnung mit einem Halbleiterkoerper mit zwei Zonen entgegengesetzten Leitfaehigkeitstyps und je einer Elektrode an den beiden Zonen
DE2013546A1 (de) Verfahren zur Herstellung isolierter Halbleiterbereiche
DE2105164C2 (de) Halbleiterbauelement mit Basis- und Emitterzone und Widerstandsschicht und Verfahren zu seiner Herstellung
DE2952318C2 (de) Integrierte Schaltungsanordnung und Verfahren zu ihrer Herstellung
DE1439417B2 (de) Verfahren zum herstellen einer halbleiteranordnung

Legal Events

Date Code Title Description
E77 Valid patent as to the heymanns-index 1977
8339 Ceased/non-payment of the annual fee