DE1499186A1

DE1499186A1 - Eingabe-Ausgabe-System fuer Rechengeraete

Info

Publication number: DE1499186A1
Application number: DE19651499186
Authority: DE
Inventors: Steves Robert B; Kinzie James E; Trostrud Arville T; Pross Jun John W
Original assignee: General Precision Inc
Current assignee: General Precision Inc
Priority date: 1964-07-27
Filing date: 1965-07-19
Publication date: 1969-10-30
Also published as: GB1056197A; US3328566A

Description

PATENT, π. RECHTSANWALT DIPL.-ING.H. VON

Bayer. Hypotheken- und Wechselbank München, S München 22, Widenmayerstraße

Konto Nr. Mx 6342 Telegrammadresse: Protector München

Postscheckkonto: München 49463 Telefon: 224893

19. JUL11965

GENERAL PRECISION IHC, Little Falls, New Jersey, U.S.A.

Eingabe-Ausgabe-System für Rechengeräte

Die Erfindung bezieht sich auf elektronische Digitalrechner und dergleichen, und sie betrifft insbesondere ein verbessertes Eingabe-Ausgabesystem zur Verwendung in Verbindung mit einem für allgemeine Zwecke geeigneten Digitalrechner, wobei das erfindungsgemäße System nicht nur als Eingabe- und Ausgabepuffer für das Rechengerät wirkt, sondern auch den Arbeitsbereich des Rechners erweitert, so daß der Rechner insbesondere geeignet ist, z.B. zur Lenkung von Fahrzeugen zu dienen.

Wie schon erwähnt, dient das nachstehend beschriebene Eingabe-Ausgabe-System nicht nur als Puffer für die Informationen, welche dem ihm zugeordneten Rechner für allgemeine Zwecke eingegeben oder entnommen werden, sondern es ist auch in der Weise programmierbar, daß es zusätzliche Operationen durchführt, die die normale Leistungsfähigkeit eines Rechners für allgemeine Zv/ecke überschreiten.

Beispielsweise ist das erfindungsgemäße Eingabe-Ausgabe-Syotem befähigt, Integrationsvorgänge auf der Basis der realen Zeit durchzuführen, und ein solcher Arbeitsgang kann unabhängig

909844/1360

BAD ORIGINAL

von der Tätigkeit des Rechners für allgemeine Zwecke durchgeführt werden, und ohne daß es erforderlich ist, den normalen Betrieb des Rechners für allgemeine Zwecke zu unterbrechen.

Ferner ermöglicht es das erfindungsgemäße Eingabe-Ausgabe-System, bestimmte andere Arbeitsgänge durchzufuhren und z.B. regellos eintreffende Eingangsimpulse aufzunehmen, eine Integration mit hoher Geschwindigkeit durchzuführen, Abschaltgeschwindigkeiten zu berechnen, durch Übermittlungsexnrichtungen zugeführte Daten weitergugeben, Wellenkodierern und dergleichen digitale Ausgangssignale zuzuführen usw.

Ein Ziel der Erfindung besteht somit darin, ein verbessertes Eingabe-Ausgabe-System zur Verwendung in Verbindung mit einem Rechner für allgemeine Zwecke vorzusehen, wobei dieses System nicht nur als Puffer für die Eingabe- und Ausgabeseite des Rechners wirkt, sondern selbst befähigt ist, bestimmte progtammierbare Funktionen zu übernehmen, um so den Arbeitsbereich des Rechners zu erweitern.

Ein weiteres Ziel der Erfindung besteht darin, ein verbessertes System der genannten Art vorzusehen, das von einfacher G-rundkonstruktion ist, und bei dem Schaltungselemente und logi-*. sehe Schaltungen nur in einem minimalen Umfang benötigt werden, um die vorgesehenen Funktionen zu ermöglichen.

Bei dem zu beschreibenden Rechner werden z.B. ein oder mehrere Paare von Verzögerungsleitungen aiks Teile des Eingangs-Ausgangs-Systems bzw. als Zirkulationsregister verwendet. Bei diesen Verzögerungsleitungen kann es sich um Grlasleitungen handeln, jedoch kann man auch Verzögerungsleitungen jeder anderen geeigneten

909 84 4/1360

Bauart benutzen. Die heutige Glastechnologie macht es möglich, digitale Informationen bis zu Bitgeschwindigkeiten von 30 MHz in Glasverzögerungsleitungen zu speichern, und zwar innerhalb eines großen Temperaturbereichs, ohne daß sich die Verzögerungscharakteristiken der Verzögerungsleitung bemerkbar verändern.

Das zu beschreibende Eingangs-Ausgangs-System umfaßt zwei Verzögerungsleitungen, die als Zirkulationsregister Verwendung finden. Es sei jedoch bemerkt, daß das System anpassungsfähig ist, und daß man bei dem System weitere Paare von Verzögerungsleitungen vorsehen kann, was sich jeweils nach den Eingabe- und Ausgabe-Erfordernissen der Anlage richtet, der das System zugeordnet ist.

Weitere Einzelheiten und Vorteile der Erfindung ergeben sich aus der folgenden .Beschreibung mehrerer Ausführungsbeispiele an Hand der Zeichnungen,

Pig. 1 zeigt in einem Blockdiagramm ein Rechengerät für allgemeine Zwecke und ein diesem zugeordnetes Eingabe-Ausgabe-System, wobei dieses System gemäß der Erfindung ausgebildet sein kann.

Fig. 2 ist ein schematisches Blockdiagramm der Eauptteile des Eingabe-Ausgabe-Systems nach Fig. 1.

Fig. 3A und 3B zeigen schematisch, auf welche .«eise Informationen in den Teilen des Systems nach Yig. 2 gespeichert werden.

Fig. 4 und 5 zeigen in form von Tabellen, auf welche Weise Daten in bestimmten Registern des Systems verschoben werden.

Fig. 6 veranschaulicht schematisch, auf welche «eise Informationen dem Eingabe-Ausgabe-System von dem itechner aus zugeführt

909844/1360

BAD

werden können.

Fig. 7 ist eine schematische Darstellung, die zeigt, auf welche Weise dem Rechner mit Hilfe des Eingabe-Ausgabe-Systems Informationen eingegeben werden können.

Fig. 8 und 9 zeigen schematisch, auf welche Weise das Eingabe-Ausgabe-System bestimmte innere Funktionen ausführt.

Fig. 10 zeigt in einem Blockdiagramm eine Eingabeschaltung zum Eingeben asynchroner Eingangsimpulse in das erfindungsgemäße System.

Fig. 11 zeigt schematisch eine Schaltung zum Zuführen von Bandlese- und Tastatur-Eingangssignalen zu dem Eingabe-Ausgabe-System.

Fig. 12 und 13 sind schematische Darstellungen bestimmter Ausgabevorgänge, die mit Hilfe des Eingabe-Ausgabe-Systems durchgeführt werden.

Das erfig.dungse,emäße Eingabe-Ausgabe-Sy tem ermöglicht die Durchführung von drei allgemeinen Arten von Operationen, und zwar

A) Informationsaustausch mit dem arithmetischen Teil des zugehörigen Rechners für allgemeine Zwecke.

B) Informationsaustausch mit äußeren Geräten.

C) Durchführung innerer Operationen.

In 11g. 1 viird der Rechner für allgemeine Zwecke durch den Diagranmblock 10 repräsentiert. Der Rechner 10 verarbeitet negative Zahlen auf einer ZwexerkompleHientbasis; hierauf wird im

9 0 9844/1360

folgenden näher eingegangen. An den Rechner für allgemeine
Zwecke ist ein Eingabe-Ausgabe-System 12 angeschlossen. Dieses System "umfaßt ein Zirkulationsregister R1, dem Aus gangs impulse entnommen werden. Ferner umfaßt das System 12 ein Zirkulationsregister S1, das Eingangssignale aufnimmt, die mit Hilfe eines äußeren Geräts zugeführt werden. Ee nach den Erfordernissen der betreffenden Anlage können bei dem System 12 weitere Paare von 'Registern &1 und S1 vorgesehen sein. Die Informationen zirkulieren in dem Rechner in Form von Worten von 27 Bits, und diese Worte zirkulieren jeweils in P28-P0 aufeinander folgenden Bitzeiten. Die zeitliche Steuerung der Informationen erfolgt mit Hilfe eines Bitzählers 11, der sich aus Flip-Flop-Schaltungen 51 bis T5 zusammensetzt.

Gemäß Fig. 2 umfaßt das Eingabe-Ausgabe-Syötem 12 ferner ein 1-Wort-Zirkulationsregister Z, ein Eingabe-Ausgabe-Adressenregister 22, ein Eingabe-Ausgabe-Befehlsregister 24 und ein
Wortidentifizierungsregister 26. Jedes der soeben erwähnten
Aggregate'ist als solches bekannt, so daß sich eine nähere Erläuterung erübrigen dürfte.

Bei dem Register Z nach Fig. 2 kann es sich z.B. um ein
Glasleitungs-Zirkulationsregister für ein Wort von 28 Bits handeln. Dieses Register wird als Puffer zwischen dem arithmetischen Teil des Rechners 10 nach Fig. 1 und den Registern R1 und 31 des Systems 12 benutzt. Der Ausgang des Registers Z wird im folgenden mit ZO bezeichnet, während der Eingang mit zo bezeichnet wird. Das Register Z wird mit den Zirkulationsregistern im arithmetischen Teil des Rechners 10 für allgemeine Zwecke synchronisiert. 9098A4/136Ö BADORlGtNAL

Gemäß Fig. 2 kann es sich bei dem Register R1 z.B. um ein. Glasleitungs-Zirkulationsreglster für 16 Worte handeln. Die 23 Bits P22 bis PO von größerer Bedeutung, die in jedem Wort enthalten sind, welches sich im Register R1 befindet, werden für Daten benutzt, und die 5 Bits P27 bis P23 von geringerer Bedeutung dienen dazu, Worte in den beiden Leitungen.R1 und S1 zu identifizieren (siehe Fig. 3A).

In der Schleife des Registers B.1 ist ein Additionsnetzwerk 18 mit zwei Eingängen von beliebiger geeigneter Konstruktion vorgesehen. Ein Eingangssignal wird dem Additionsnetzwerk vom Ausgang des Registers R1 aus zugeführt; bei dem anderen Eingang handelt es sich um eine Wähl-FlIp-Flop—Schaltung R12. Das Eingangssignal r1 für das Register R1 ist entweder das Ausgangssignal des Additionsnetzwerks 18 oder das Eingangssignal ZO aus dem Pufferregister Z. Das Register R1 wird bezüglich der Bitzeiten mit der Leitung Z und den übrigen Zirkulationsregistern des Rechners 10 synchronisiert.

Bei dem Register S1 handelt es sich ebenfalls um ein Zirkulationsregister für 16 Worte, das mit den Registern R1 und Z sowie den Registern des Rechners 12 synchronisiert ist. Das Register S hat tatsächlich eine Länge von 15 Worten und 27 Bits, und es wird durch eine Flip-Flop-Schaltung S1 auf die volle Länge von 16 Worten verlängert. Gemäß Fig. 3B werden die 23 Bits P22 bis PO von größerer Bedeutung in jedem Wort des Registers Sl für Baten benutzt, und die 5 weniger bedeutsamen Bits P27 bis P23 wirken als verschlüsselte Befehle, mittels deren die beiden Leitungen S1 und El gesteuert werden.

^.^909,844/1360 _BAD ORlQWAL

In der Schleife der Leitung S1 liegt ein Additionsnetzwerk 20 "bekannter Art mit zwei Eingängen. Mit einem Eingang des Additionsnetzwerks 20 ist der Ausgang So der leitung S1 verbunden, während das andere Eingangssignal mit Hilfe einer Wähl-Flip-Flop-Schaltung S12 zugeführt wird. Bei dem der leitung S-1 zugeführten Eingangssignal s handelt es sich» entweder um das Ausgangssignal des Additionsnetzwerks 20 oder um dasjenige des Pufferregisters Z,

Das Eingabe-Ausgabe-Adressenregister 22 setzt sich aus 9 Flip-Plop-Schaltungen G-1 bis G9 zusammen. Wenn ein Eingabe-Ausgabe-Befehl (INO) des Rechners 10 ausgeführt werden soll, tfird der 9 Bits umfassende Adressenteil des -"efehls dem Eingabe-Ausgabe-Adressenregister 22 eingegeben. Diese Adresse gibt z.B. den Punkt längs der Leitung El an, an welchem ein 7/ort angeordnet werden soll, wenn ein Ausgabevorgang durchzuführen ist? beispielsweise gibt die den Punkt längs der Leitung S1 an, dem ein Wort entnommen werden soll, wenn ein Eingabevorgang durchzuführen ist.

Das Eingabe-Ausgabe-Befehlsregister 24 umfaßt vier Flip-ΐαορ-Schaltungen R13, R14, S13, SH und 315. Dieses Register liest die 5 am wenigsten bedeutsamen Bits der Leitung SI innerhalb, jeder Wortzeit ab. Während des verbleibenden ieils der Wortzeit wird die durch die 5 am wenigsten bedeutsamen Bits repräsentierte Befehlsinforiiiation in dem Befehlsregister 24 festgehalten, um die Tätigkeit der -"-egister Sl und Rl zu steuern.

Pie Flip-Jlop-Schaltungen H13 und IUA halten den Befehl für die Leitung R1 fest, während die flip-F-lop-Sclialtungen S13 und S14 den Befehl für die Leitung S1 festhalten. Die ?1χ·ο-1Ίοτ>-

■909844/1360 _{BAß oSlQmAL} ,

Schaltung S15 dient einem besonderen Steuerungszweck. Wird die Flip-Flop-Schaltung S15 umgestellt, wird ein Umschalten der Flip-Flop-Schaltungen S14, S13, R14 und R13 verhindert, so daß diese Schaltungen den vorangehenden -ßefehl für die folgende Wortzeit festhalten. Es wird nicht zugelassen, daß die 5nam wenigsten bedeutsamen Bits des folgenden Worts in das Befehlsregister 24 eintreten, so daß unter diesen Umständen das gesamte Wort für Daten benutzt werden kann.

Bei dem zu beschreibenden Rechner wird mit einer "Verzögerungs-Flip-Flop-Schaltungslogik gearbeitet, wobei jede Flip-Flop-Schaltung nur einen Eingang hat und beim Zuführen eines Zeitmarkenimpulses den Zustand der Eingangslogik annimmt. Ferner umfaßt jede Flip-Flop-Schaltung eine logische Eingangsschaltung CA., mittels deren das Zuführen des Zeitmarkensignals erforderlichenfalls verhindert werden kann.

Die Flip-Flop-Schaltungen R13, EH, S13 und S14 bilden ein Fortschaltregister für 4 Bits als Bestandteil des -Befehlsregisters 24, und sie dienen dazu, Informationen aus der Leitung 31 entsprechend den Bitzeiten P27 bis P23 zu entnehmen- Die Flip-Flop-Schaltung S15 wird erst beim Erreichen der Bitzeit 1*23 umgestellt, so daß sich die vier übrigen Flip-Flop-Schaltungen umstellen können. In Fällen, in denen die Schaltung S15" in der Bitzeit P23 umgestellt wird, wird sie erst dann wieder zurückgestellt, wenn die zweite Bitzeit PO erreicht wird, so daß die Flip-Flop-Schaltungen RI3» R14, S13 und SH den gleichen Befehl während zwei Wortzeiten festhalten. Auf welche Weise die Informationen aus der Leitung S'1 in das Befehlsregister 24 überführt

werden, ist in irig. 4 tabellarisch dargestellt. * V-:--^0984A/ 13 60

Bei dem Wortidentifizierungsregister 26 handelt es sich um ein Fortschaltregister mit vier Flip-Flop-Schaltungen Q1 "bis Q4« Dieses Äegister liest gemäß Fig. 5 während jeder WortMeit die Bits P26 TdIs P23 aus der Leitung RT ab. Während des verbleibenden Seils der Wortzeit wird die Adresseninformation in den Flip-Flop-Schaltungen QI bis Q4 des Wortidentifizierungsregisters festgehalten.

Die Datenüberführung zu und von dem arrithmetisehen Teil des Rechners 10 nach Fig. 1 und den Leitungen R1 und S1 des Eingabe-Ausgabe-Systems erfolgt unter dem steuernden Einfluß eines Eingabe-Ausgabe-Befehls IHO, der dem Rechner entnommen wird.

Wie z.B, in Fig. 6 schematisch dargestellt, können Daten, die in dem Sammlerregister A im arrithmetischen Teil des Rechners 10 enthalten sind, einer gewählten Wortstelle der Leitung Rt oder der Leitung Sl mit Hilfe des Befehls HfO zugeführt werden. Der Adressenteil des Befehls IHQ wird dem Eingabe-Ausgabe-Adressenregister 22 nach Fig. 2 zugeführt. In diesem Register bestimmen die Zustände der Flip-Flop-Schaltungen G-1 bis (M, welcher der beiden Leitungen R1 und S1 der Inhalt des Registers A zugeführt werden soll, und die Zustände der Flip-Flop-Schaltungen G5 bis G-9 zeigen die jeweilige Wortstellung längs der gewählten Leitung an, wo der Inhalt untergebracht werden soll.

Wie schon erwähnt, zeigen bei dem Eingabe-Ausgabe-Register 22 die Zustände der Flip-Flop-Schaltungen GI bis G4 an, daß ein Eingabevorgang von dem Register A aus erfolgen soll, und daß die Information entweder der Leitung RI oder der Leitung S1 eingegeben werden muß. Beispielsweise zeigen die Zustände GT,G2,G3»G4

909844/1380 ^{BA0 ORI01NAL} *

daß ein Eingabevorgang für die Leitung R1 durchzuführen ist; die Zustände &T.G2.G3.G4" zeigen an, daß ein EingabeVorgang für die Leitung 31 durchzuführen ist. Der Eingabevorgang nach S¹Xg. 6 wird mit GT.G3 bezeichnet.

Wie schon erwähnt, bezeichnen die Zustände der ΙΊχρ-ίΊορ-Schaltungen G5 bis G9 die jeweilige Wortstellung längs der gewählten Leitung HI oder S1, wo die Information aus dem Register A während des beschriebenen Eingabevorgangs anzuordnen ist. Wenn ein solcher Eingabevorgang für die Leitung S1 oder R1 durch die Zustände der Elip-Flop-Schaltungen G1 bis G4 bezeichnet ist, wird der Inhalt des Registers A während der nächsten ^T.7ortzeit in die Leitung Z überführt»

lunmehr beginnt eine Suche bezüglich einer Übereinstimmung zwischen den Zuständen der Flip-Flop-Schaltungen G5 bis G9 und den Wortidentifizierungskodes, die nacheinander im Wortindentifizierungsregister 26 erscheinen. ^T»7ird eine Übereinstimmung erreicht, wird das ¥ort aus der Leitung Z der Leitung R1 oder der Leitung S1 über die betreffenden Gatter 33 oder 35 eingegeben, was sich jeweils in der beschriebenen Weise nach dem Zustand der Flip-Jlop-Schaltungen G1 bis (H des Eingabe-Ausgabe-Adressenregisters 22 richtet. Die Gatter schließen normalerweise die betreffenden Zirkulationswege von den Additionsnetzwerken 18 und aus,

Die Steuerung der vorstehend beschriebenen Torgänge wird mit Hilfe von drei Flip-KLop-Schaltungen H1, H2 und HJ bewirkt. Die fflop-Flop-Schaltungen H1 und H2_r die zu einer Phasenregelungsschaltung 29 gehören, bewirken die Phasenregelung, und die Flip-

80 9 8^4/1360 BADORIQiMAL

Dauer	HI	H2	0
Mindest. 1 Wortzeit	0	0	0
1 Wortzeit	1	0	0
16 Wortzeiten	1	1

- 11 -

Flop-Schaltung H3 zeigt als Bestandteil einer Übereinstimmungs-Detektorschaltung 27'an, wann eine Übereinstimmung erreicht ist. Diese Schaltungen können von beliebiger geeigneter bekannter Konstruktion sein. Gemäß der folgenden Tabelle spielt sich der Vorgang in vier Phasen ab.

Bereitschaft

Überführung des Inhalts des

Registers A zur Laitung Z

Suche nach Übereinstimmung

Wortttbertragung aus Leitung .

Z in gewählte Stellung

in Leitung R1 oder S1 1 Wortzeit 0 1 1

Die Koinzidenz-Plip-Flop-Schaltung Ή3 erfüllt ihre Aufgabe zu Jeder Zeit, d.h. sie hängt nicht von den Flip-ELop-Schaltungen H1 und H2 ab. Jedoch wird die Schaltung H3 erst benutzt, nachdem die !"lip-Flop-Schaltung HI umgestellt worden ist. Y/ährend der Suchphase wird die Schaltung H3 bei jeder PO-Bitzeit abgetastet, und wenn sie sich in dem betreffenden Zeitpunkt in ihrem zurückgestellten Zustand befindet, zeigt diese Tatsache an, daß keine Übereinstimmung festgestellt -wurde. Die Flip-Flop-Schaltung H3 wird dann bei der 3itzeit PO umgestellt, und G-9 und; El werden zwischen den Bitzeiten P27 und P23 abgetastet. Wenn während dieser Zeit G-9 und RI voneinander verschieden sind, wird die Schaltung E3 zurückgestellt.

H₅ = PO

G.A. = (R1S1 + sTG9)(P2T - P23) +PO

SAO

909 8. 4 Λ/1360

Es sei bemerkt, daß wegen der erwähnten Verschiebung der Wortidentifizierungs-Adressenkodes im -Register R1 die Daten in der Leitung Z in die Wortstellung der gewählten Leitung R1 oder S1 verschoben werden, und zwar nach dem Wort, bei dem eine Übereinstimmung festgestellt wurde.

Während der erwähnten Phase H1 .H2" kopiert die Leitung Z den Inhalt des Registers A und bewirkt dann eine erneute Umwälzung. Während der folgenden Phase HT.H2 kopiert entweder die Leitung R1 oder die Leitung S1 den Inhalt der Leitung Z entsprechend dem Zustand der ITiip-Flop-Schaltung G2 im Adressenregister 22. Wenn die Leitung RT oder S1 nicht veranlaßt wird, den Inhalt des Registers.Z zu kopieren, kopieren sie die-zugehörigen Additionsnetzwerke 18 oder 20, wie es in Mg» 6 gezeigt ist,

Z₀ = A27 H1 W. G3 + Z₀ (Wf + H2 S3)

r., = Z₀ HT H2 G2 G3 + (R1 Add.) ST H2 02" Ö3

S₀ = Z₀ H1 H2 G2 G3 + (S1 Add.).HTH2 G2"G3

Während der in Pig. 6 dargestellten Eingabeoperation GT.Gt3 Wird ein vollständiges Wort von 28 Bits aus dem Rechner 10 in das Register R1 ader S1 des Eingabe-Ausgabe-Systems überführt« Daher wird der erwähnte Wortidentifizierungskode für jedes Wort in der Leitung R1 und der erwähnte Befehlskode für jedes Wort in der Leitung S1 der gewählten Leitung während der richtigen Bitzeiten im Verlauf der erwähnten Datenüberführungsoperation eingegeben.

Der Vorgang, mittels dessen Informationen aus einer ge-

-Hnl-eii Cr⁺--=^ Ie in der Leitung R1 oder SI des Systems. 12

90:9 8 4/;/ 1 38 Q

BAD ORlOiWAL

H99186L

den Registern A und G des arrithmetischen Teils des Rechners 10 für allgemeine Zwecke eingegeben werden können, ist in Fig. 7 schematisch dargestellt.

Der Zweck des vorstehend beschriebenen Ausgabevorgangs besteht, wie schon erwähnt, darin, ein gewähltes Wort aus der leitung R1 oder S1 des Eingabe-Ausgabe-Systejjs in die Register A und C des Rechners 10 zu überführen, Für diesen Ausgabevorgang werden zwei INO-Befehle benötigt»

Der erste Befehl umfaßt das primäre oder rOrbereitungskommando, das bewirkt, daß das gewählte Wort von der Leitung R1 oder S1 über das Gatter 31 der Leitung Z zugeführt wird, wenn die Flip-Flop-Schaltung H3 des Koinzedenzdetektors 27 eine Übereinstimmung zwischen den Zuständen der Flip-Flop-Schaltungen G5 bis G8 des Eingabe-Ausgabe-Adressenregisters 22 und den nachfolgenden Wortidentifizierungskodes anzeigt, die dem Wortidentifizierungsregister 26 zugeführt werden. ·

Der-zweite Befehl, der mit dem Yorbereitungsbefehl^: identisch ist, bewirkt, daß der Inhalt der Leitung Z über ein Wählgatter I und die Gatter 30 und 32 den beiden Registern A und G im arrithmetisehen Teil des Rechners 10 zugeführt wird. .Das Gatter I spricht auf den gewählten Zustand der Flip-Flop-Schaltungen H1 und H2 der Phasenregelschaltung 29 an, um den Inhalt der Lei« tung Z zu den Gattern 30 und 32 gelangen zu lassen. Diese Gatter sprechen auf den gleichen Zustand der Schaltungen H1 und H2 an, um die·Zirkulationsschleifen der Register A und G zu unterbrechen, so daß der Inhalt des Registers Z zu den Registern A und G gelangt. BAD

909844/Τ3δ$ .

Wie solion erwähnt, zeigen die Zustände der Flip-Flop-Schaltungen G-I Ms G4 des Eingabe-Ausgabe-Adressenregisters 22 an, daß der Ausgabevorgang stattfinden soll» Bei diesem Ausgabevorgang wird ein Wort aus der Leitung Rl für die Zustände (ΓΓ.&2".(τ5.(ΐ? der erwähnten Flip-Flop-Schaltungen gewählt, und es wird ein ?/ort'aus der Leitung Sl für die Zustände GT.G2.g5.GT der Flip-Flop-Schaltungen..

Die Phasenregelung für den Ausgabeyorgang GT.G3 nach Pig. wird durch die Flip-Flop-Sehaltungen H1 und H2 der Phasenregelschaltung 29 bewirkt, und der Nachweis der Übereinstimmung wird durch die Flip-Flop-Schaltung H3 des Koinzidenzdetektors 27 durchgeführt. Die Phasenfolge für den Ausgabevorgang ist die gleiche wie bei dem zuvor beschriebenen Eingabevorgang. Diese Folge ist in der nachstehenden Tabelle wiedergegeben.

Funktion Dauer H1 H2

Bereitschaft Mindestens 1 Wortzeit

Suche 1 bis 16 Wortzeiten

Übertragung von Rl od. S1 nach Z 1 Wortzeit Übertragung von Z nach A und G 1 Wortzeit 0 1

Die Flip-llop-Schaltung Hl der Phasenregelschaltung 29 wird umgestellt, wenn der Befehl GT.&3* für den Ausgabevorgang dem Eingabe-Ausgabe-Adressenregister 22 zugeführt wird, um die Such— phase einzuleiten. Die Flip-Flop-Schaltung H2 der Phasenregelschaltung zeigt in der oben beschriebenen Weise an, ob eine Übereinstimmung festgestellt wird.

h₁ = H2" ■ '

0	0
1	0
1	1

h₂ = HT

909844/1380 BAD

CA. für Hl und H2 = PO (hT.h5.gT.IN0 + H1.H3). Wenn die Flip-Flop-Schaltungen H1 und H2 beide umgestellt sind, wird ein gewähltes Wort aus der Leitung R1 oder SI über das Gatter 31 zu der leitung Z übermittelt. Diese Übertragungsphase H1.H2 hat die Dauer einer Vi ort zeit, wie es in der vorstehenden Tabelle angegeben ist, und Ht wird dann zurückgestellt. H2 bleibt jedoch umgestellt, "bis der zweite INO-Befehl programmiert wird, um die Daten aus der Leitung Z über das Gatter I_n und die Gatter 30 und 32 den Registern A und C des arrithmetisehen Teils des Rechners IG einzugeben, ,

- Hl

CA. für H1 und H2 = PO (H1 .H2.I5 + hT,H2.IM>). Die Programmierung des zweiten XNO-Befehls kann auf unbestimmte Zeit verzögert werden. Während dieses Intervalls zirkuliert das gewählte Wort im Register Z. Außerdem müssen mindestens 17 vYortzei»- " ten. zwischen den beiden INO-Befehlen vorhanden sein, um zu gewährleisten, daß die Phase ST.H2 begonnen hat.

Man erkennt somit» daß die Leitung Z während des ersten übertragun&svoreangs Hl .H2 des Ausgabevorgangs Wi.W5 nach 5¹Ig. 7 das gewählte Wort aus der gewählten Leitung Rl oder Sl kopiert, solange die Plip-Plop-Schaltung HT umgestellt ist. Danach wird das Wort ständig umgewälzt. Bei dem zu der Leitung Z übermittelten Wort handelt es sich um das Wort in der Leitung Rl oder S1, das dem »/ort folgt, bei welchem eine Übereinstimmung nachgewiesen wurdej dies beruht auf der beschriebenen Verschiebung der

Adressen« ^

BAD OFSIGWAL

909844/1360 , \

Die Register A und O im arrithmetischen Teil des Rechners 10 kopieren die Leitung Z über das Wählgatter I^ und-.die Gatter 30 und 32, wenn der zweite INO -Befehl programmiert wird. Der Zustand der Flip-Flop-Schaltung H2 unterscheidet die beiden identischen INO-Befehle. Die Leitungen R1 und S1 werden durch den vorstehend beschriebenen Ausgabevorgang nicht beeinflußt.

Z₀ = R.1.G2\g¥ + S1.G2.GT H1 .G5 + Z₀ gin_± = Z_o.GT

₁ = (R1 Leitungs-Add.)HT.H2.G2.G3

S₀ = (S1 Leitungs-Add.)RT.H2.'G?.G3

Bei dem Wort, das in die Register A und C des arrithmetischen Teils des Rechners 10 während des Ausgabevorgangs G~T.(?T nach Fig. 7 eingegeben wurde, handelt es sich um ein vollständiges Wort von 28 Bits. Dieses Wort enthält daher entweder den »/ortidentifizierungskode, wenn es der Leitung R1 entnommen wurde, oder den Befehlskode, wenn es der Leitung S1 entnommen wurde.

Das Eingabe-Ausgabe-System 12 kann auch bestimmte innere Operationen aufführen. Wie schon erwähnt, und wie in Fig. 8 gezeigt, ist das Additionsnetzwerk 18 in die Zirkulationsschleife der Leitung R1 eingeschaltet. Bei den Eingangssignalen für das Additionsnetzwerk handelt es sich um die Ausgangssignale der Leitung R1 und der irlip-ilop-Schaltung Ri2. Dem Additionsnetzwerk 18 ist eine übertragungs-Flip-Flop-Schaltung R11 zugeordnet. Die Flip-Flop-Schaltungen R13 und R14 des Eingabe-Ausgabe-Befehlsregisters 24 steuern-die Flip-Flop-Schaltung R12 und die zur Übertragung dienende Flip-Flop-Schaltung R11.

-■· "90 9 84 ^/ 1 36 0

SAD OfBOfNAt

:-^ H99186

^{! :} " Bei dem^: Zirküla-fcionsregister -Rt .spielen sich .die. vier inneren Vorgänge ζ; B." wie."foigt ab: *■- ... ■ ... -<--·:■-λ ..;■

R13 R14 R12 Vorgang . . .-. Z^.., -.:■■-. - _: ,. - "^ -ΤΓ".λ~^".-:

1 0 R11

Addieren von T

Weitergabe der Übertragung _T . -_: . ₇

1 :^v +1

Ohne Rücksicht auf -den Eingabe-Ausgäbe-Befehlskode im Register 24 müssen die 5 letzten Bits jedes Wortes in den Leitungen R1 und Sl unverändert umgewälzt: werden, ,um.-den-YiortidentifiZierungskode zu erhalten. Während der nächsten 23 Bitzeiten wird Jedoch das Ausgangssignal des Addifionsnetzwerks 18'dem Eingang der Leitung^:R1 zugeführt, wenn der Leitung Rl' nicht befoh'ien wird, die Leitung Z abzulesen.

Während der.Zirkulationsphase rT3.RH des Zirkulationsregisters R1 bewirkt das ■rt-egister eine .zeitweilige-Speicherung der darin enthaltenen Informationen, und diese Informationen werden unverändert umgewälzt, bis sie benötigt werden. Bei diesem Vorgang wird der Flip-Flop-Schaltung R12 ein Zeitmarkenimpuls bei der Bitzeit P23 zugeführt, durch den die Flip-Flop-Schaltung zurückgestellt wird, und der diese veranlaßt, während des gesamten Vorgangs im zurückgestellten Zustand zu verbleiben. Die Übertragungs-Flip-Flop-Schaltung R11 wird ebenfalls bei der Bitzeit P23 zurückgestellt, und sie bleibt während des gesamten Vorgangs im zurückgestellten Zustand. Die Leitung R1 wälzt die Daten daher während der Zirkulationsphase unverändert um, denn der steuernde Ausdruck bei dem Additionsnetzwerk 18 lautet RI.ΕΤΤ.ΉΤΖ.

9 0 9 8 4 4/136 0 BAD ORIGINAL

- 18- - ~ ν- ■■■

Die Zi-rkulationsphase eTI.RIT- läßt sichlogisch:wie,: folgt ausdrückens

R₁₂ = 0 CA. + (PO -■ P24)RTT

ca. = P23.RT5 + (R1.R12.RTT + rT.rTz.rh (Wf - W5)

Bei der Phase rTT.RH (Addition, Leitung S1) handelt es sich um eine Phase, während deren ein entsprechendes Wort aus der Leitung S1 zu einem gewählten if/ort aus der Leitung Ri addiert wird. Dieser Vorgang ist zu Integrationszwecken geeignet. Man kann z.B. verschiedene Worte in der Leitung S1 benutzen, um Geschwindigkeitsglieder längs dreier Achsen zu speichern, und die~ se Glieder können in Abhängigkeit zu positiven oder negativen Geschwindigkeitsinkrementen geändert werden, die der Leitung S1 zugeführt werden; hierauf. wird nachstehend näher eingegahge-nV■'■'- * Dann führt jeder Vorgang einer Addition "von Informationen aus-der Leitung SI zu reiner Integration bezüglicii des entsprechenden " -' Wortes aus der Leitung RI', so daß man Entfernungsgiieder längs-" der gleichen drei Achsen^ in der Leitung· RI sammeln kann'. ^: "- '·

Bei der Phase RI3.RH zum Addieren von Signalen aus der Leitung S1 kopiert die Flip-Flop-Schaltung R12 das Signal SO, d.h. das Ausgangssignal der Leitung S1. Die Leitung S1 wird um ein Bit zu wenig kopiert; das zusätzliche Verzögerungsbit wird mit Hilfe der Flip-Flop-Schaltung R12 ergänzt. Die Überträgungs-Flip-Plop-Schaltung R11 wird in der Bitzeit P23 zurückgestellt, ' und sie arbeitet während des verbleibenden Teilsder Wortzeit als normale Ubertragungs^Plip-Flop-Sehaltung. ^['^:" - · " ^J

9 0 9 8 4 4/1360 BAD ORlQiNAL

H99186

Diese Phase läßt sich logisch wie folgt ausdrücken: P₁₂ = SO.STJ.Rt4·; C.4.. = (Ρ0-Ρ24)ϊΠΤ

CA. = P25.&T5 + (R1.R12.RTT + rT.RT2\R11 ) (P27-P23)

Der Übertragungs-Weitergabevorgang R13.R14 ermöglicht es, eine Übertragung auch beim nächsten Wort durchzuführen, damit Worte von mehrfacher Länge verarbeitet werden können. Zu diesem Zweck wird ein Übertragungssignal, das in der Bitzeit PO des vorangehenden Wortes erzeugt wird, dem Additionsnetzwerk 18 in der Bitzeit P23 zugeführt, um für das erste Bit der Addition in der Bitzeit P22 bereit zu sein.

Die Flip-Flop-Schaltung R12 dient zur Verlängerung des Vorzeichens. Bei der Bitzeit PO des vorangehenden Vorgangs enthält die Flip-Flop-Schaltung R12 das Vorzeichen des gewählten Operanden. Solange der -befehl zum Weitergeben der Übertragung (R13.R14) programmiert ist, wird nicht zugelassen, daß ein Zeitmarkenimpuls zu der Flip-Flop-Schaltung R12 gelangt. Biese Schaltung kann in der Bitzeit PO nur während eines Vorgangs RTJ.R14 zum Addieren von Informationen aus der Leitung SI umgestellt werden, und wenn das tfort aus der Leimung 31 negativ ist.

Die übertragungs-Flip-Flop-cchaltung R11 berechnet die letzte Übertragung aus dem vorgagehenden Vorgang bei der Bitzeit PO und empfängt keine weiteren Zeitcarkeniinpulse, bis die nächste Bitzeit P22 erreicht ist, wobei das RUcLstellglied, das bei der Bitzeit ϊ23 erscheint, wirkungslos gemacht «vird. Die Übertragungs-Fiic-FloO-Scnaltune RIl arbeitet n-ic^ler·, Sitze!t P23 in

DftU

9 D 9 S UU/13 6 0

der normalen Yfeise.

Es sei bemerkt, daß der Befehl R13.R14 zum Weitergeben der Übertragung in zwei oder mehr aufeinander folgenden Wortzeiten programmiert werden kann.

Der Vorgang R13.R14 zum Addieren von. 1 bildet ein Mittel zum Sammeln von wirklicher Zeit? bei dieser Operation wird normalerweise ein Wort von doppelter Länge verwendet. Für die Phase zum Addieren von 1 wird die Übertragungs-Flip-Flop-Schaltung R11 bei der Bitzeit P23 umgestellt, so daß praktisch +1 zu dem Wort addiert wird. Nach der Bitzeit P23 arbeitet die Übertragungs-Flip-Flop-Schaltung R11 normal. Dieser Vorgang läßt sich logisch wie folgt ausdrücken:

R₁₂ = OjCA. = (P0-P24)R14
T_u = P23.R13.H14 + P23~.RH

CA. = (R1.R12.rTT + RT.rT2\RU)(P2¹7-P23) + P23.R14

Das S1-Zirkulationsregister kann ferner bestimmte innere. Vorgänge durcnführen; zu diesem Zweck ist gemäß Fig. 9 das Additionsnetzwerk 20 in die Zirliulationsschleife eingeschaltet. Die Eingangssignale für das Additionsnetzwerk 20 umfassen das Ausgangssignal der Leitung S1 und dasjenige der Flip-Flop-Schaltung S12. Dem Additionsnetzwerk 20 ist eine Übertragungs^Flip-Flop-Schaltung 311 zugeordnet. Die Zustände der Flip-Flop-Schaltungen S1.3 und S1-4 des Mn&abe-Ausgabe-Befehlsregisters 24 nach Fig. 2 bestimmen die Arbeitsweise der Flip-Flop-Schaltung S12 und der Übertra^ungs-flip-flop-Schaltung 311.

"9 Π 98 4 Ul 1360

■·-;■■=-■' ί _ 21 -

Die vier inneren Vorgänge des S1-Registers können sich z.B.

wie folgt abspielen:

'Eingang

Vorgang*

313 SH S12

Umwälzung	Eingangssignals	- 0	0	-, °..,
Linksverschiebung		0	1	so
Addition des besond.	1 '"	0	V13 od.
Dekrement	" i	1	-1

Wie schon e-fwähnt, müssen -ohne Rücksicht auf den Befehlskode· in dem Befehlsregister "24' die' 5 am wenigs-teii' bedeutsamen Bits "jedes Wortes in der"· Leitung Sl unverändert umgewälzt werden, UM den Befehlskode zu erhalten." Während "der folgenden 23' Bit zeiten jedoch wird das Ausgangssignal des Additionsne'tzwerks 20, wie schon erwähnt, dem Eingang der Leitung. Sl'zugeführt, abgesehen von lallen, in denen diese Leitung veranlaßt wird, die. Leitung Z abzulesen. Wird die Leitung Z abgelesen, ward der Leitung ein vollständiges Wort von 28 Bits eingegeben.

Wenn die fünfte Flip-Flop-Schaltung SI 5 des Eingabe-Ausgabe-Befehlsregisters 24 umgestellt ist, verhindert die in der beschriebenen V/eise eine Änderung in dem Befehlsregister, so daß das folgende Wort nicht genötigt ist, 5 seiner Bits für einen Befehlskode bereitzuhalten.

Das Additionsnetzwerk 20 für die Leitung Sl unterscheidet sich etwas von dem Additionsnetzwerk 18 für die Leitung Rf. Die erneute Umwälzung des Befehlskodes über das Additionsnetzwerk 20 findet in der weise statt, daß gewährleistet wird, daß die Übertragungs-Flip-Flop-Schaltung Sl1 und die Flip-Flop-Schaltung S12

9 0 9 8 A Ii. /13 6 0 BAD ORtGtNAL

H99186

• ■·- ^r ■■■--■ - 22 während der Bitzeiten P27 bis P24 zurückgestellt sind.

, s. = (ST.H2.&2.G3;)(S1 .ST2.ST +, STT.S12.ST

Ebenso wie das -"-egister Rt kann das -"-egister S1 eine zeitweilige Speicherfunktion dadurch übernehmen, daß es in eine TJmwälzphase S13.S14 gebracht wird. Während dieser Phase wird die _. Übertragungs-ilip-Flop-Schaltung S11 bei der Bitzeit PO des vorangehenden Wortes zurückgestellt, und auch die Flip-Flop-Schaltung S12~wird zurückgestellt. Das gesamte durch diesen Befehl bezeichnete Wort zirkuliert dann, da dem Additionsnetzwerk 20 das Glied" SI .S11 .S12 zugeführt wird. Diese Phase'läßt sich wie folgt ausdrückent

S₁₂ = 0} S₁₁ = STT.iÖ; CA. = PO.

Diese Linksverschiebung S13.S14 erweist sich z.B. bei der Telemetrie als vorteilhaft, wenn das iVort für Jede Wortzeit um ein Bit verschoben werden muß. Zu diesem Zweck wird die Zahl aus der Leitung St beiden Eingängen des Additionsnetzwerks 20 zugeführt, und dies bewirkt bekanntlich, daß die Addition eine Verschiebung nach links herbeiführt. Die Übertragungs-fflip-Elop-Schaltung S4 arbeitet während dieses Vorgangs in der normalen //eise. Dieser Vorgang läßt sich logisch wie folgt ausdrücken:

S₁₂ = S0.SH(P0-P24) ■.-■.■-.,.

S₁₁ = BTT.PQ .

CA. = S1.S12.STT + ST.ST2.S11 + PO.

BAO GRIQINÄL 909844/1360

Die Phase S13.WTf zum Addieren eines besonderen Eingangssignals bewirkt, daß das Glied Vi3 oder VH zu dem.betreffenden Wort in der Leitung S1 hinzugefügt wird. Die Glieder V13 und V14 können mit Hilfe einer noch an Hand von Fig. 10 zu beschreibenden Eingangsschaltung erzeugt werden. Wie noch zu erläutern, spricht diese Schaltung auf Inkremente an, um die Flip-Flop-Schaltung V13 bei positiven Inkrementen und die Flip-Flop-Schaltung VH bei negativen Inkrementen umzustellen. Dann kann ein Yiort, das z.B. eine Geschwindigkeit repräsentiert, in dem ßegister Sl während der betreffenden Phase um 1 vergrößert oder verkleinert werden, und zwar in Abhängigkeit von einem entsprechenden Geschwindigkeitsvergrößerungs- oder Geschwindigkeitsverkleinerungsinkrement. Dieser Vorgang läßt sich wie folgt ausdrucken:

S₁₂ = (V13 + VH)S13(P0-P24)

Das Glied V13 + VH wird zu dem ,Tort in der Leitung St addiert, wenn der Vorgang zum Addieren eines' besonderen Eingangssignals durchgeführt wird, und die Übertragungs-Flip-Flop-Schaltung S11 arbeitet in der normalen ,/eise. Es sei bemerkt, daß dann, wenn die Flip-Flop-Schaltung V13 umgestellt ist, wodurch ein positives Inkrement angezeigt wird, die Zahl 0...001 zu der Zahl in der Leitung S1 addiert wird; ist dagegen die Flip-Flop-Schaltung VH umgestellt, was ein negatives Inkreirent anzeigt, wird die Zahl 1...111t hinzugefügt, und zwar entsprechend dem Zweierinkreinentverfanren, das bei der hier beschriebenen Ausbildungsform der Erfindung angewendet wird.

Bei der Dekrsraentphase 315>SH wird ein in der Leitung 81

enthaltenes ,.ort auf KuIl abgezählt. Sei diesem Tsrgang ist die

■ 90 98^-/136 0 BADORSGiNAL

Flip-Flop-Schaltung S12 während der gesamten Phase auf 1 eingestellt, wodurch, wie schon erwähnt, die Zweierkomplementform von -1 dargestellt wird. Die Übertragungs-Flip-Flop- . Schaltung S11 arbeitet hierbei in der normalen Weise. Diese Phase läßt sich wie folgt ausdrücken:

S₁₂ = S13.S14(P0-P24)

Das Eingabe-Ausgabe-System 12 kann gemäß Fig. 10 so ausgebildet werden, daß es entsprechenden V/orten in der Leitung S1 asynchrone Eingangsimpulse über drei Kanäle zuführt. Jeder Kanal kann seinerseits sowohl positive als auch negative Eingangssignale aufnehmen. Wie schon erwähnt, können diese Eingangsimpulsepositive oder negative Geschwindigkeitsinkremente längs jeder von drei Achsen repräsentieren. . '

Drei Flip-Flop-Schaltungen Vl, V2 und V3 speichern die positiven Impulse +Svx, +6vy und +ovz, bis diese aufgenommen werden, und drei weitere Flip-Flop-Schaltungen V4, V5 und V6 speichern die negativen Impulse -cvx, -dvy und -ύνζ, bis diese aufgenommen werden. Line entsprechende Schaltung der Flip-Flop-ScLaltungen 71 bis V6 wird asynchron umgestellt, wenn ein bestimmter Impuls zugeführt wird.

Die Addition des üingangsimpulses zum Inhalt der leitung 31 erfolgt über ein Oder-G-atter 64 und ein ',Vahlgatter 66, um die Flip-Flop-Schaltung ST2 während des Befehls S13.S~TT zum Addieren eines besonderen ji_:ingan_f!:ssignals zu steuern. Die ,',aiii des richtigen Kanals v/ird durch die Steuerung der betreffenden G-atter 60 und 62 durcc den '„ortidentifIzierungEkode im' 7/ortiaentifizierungsre .ister 26 ie:vir„t. !.itoer P.oae v,^r:iält svc·. iac richtige ,/ort

crj98U/ 1 360 · --■=-■ BAD OBiQIWAL

in der Leitung S1

"Zur Übertragung der Daten auf die Flip-Flop-SchalturigSi2 dienen die' Puffer-Flip-Flop-Schaltungen Vl3 und V14. Positive Impulse werden von der ■.Flip-Flop-Sehaltung Vl3 über das "Gatter bei der Bitzeit P24 aufgenommen," wenn die durch den Befehlskode im Wortidentifizierungsregister 26 veranlaßt wird. Die Flip-Fläp-Schaltung V13 bleibt danach auf die Dauer einer Bitzeit umgestellt, und hierdurch wird die Flip-Flop-Sehaltung S12 bei der Bitzeit P22 umgestellt, so daß eine 1 zu dem am wenigsten bedeutsamen Bit des entsprechenden Wortes in der leitung Sl,addiert wird.

Negative Impulse werden durch die Flip-Flop-Sehaltung TH über das Gatter 62 nachgewiesen, und wenn ein..negativer Impuls nachgewiesen wird, wird die Flip-Flop-Sehaltung:VH bei-der Bitzeit P24 umgestellt, und äie bleibt bis zum Ende der Wortzeit umgestellt. Die Flip-Flop-Sehaltung S12, die die Flip-Flop-Schaltung V14 kopiert, bewirkt, daß -1 zu dem Impulssammlungswort addiert wird.

Die Flip-Flop-Schaltungen V13 und VH können nicht beide gleichzeitig umgestellt werden. Die maximal zulässige Eingangsimpulsfrequenz ermöglicht nur die Zuführung eines positiven oder eines negativen Eingangsimpulses während jeder Abtastperiode. Die Eingabevorgänge lassen sich lpgisch wie folgt ausdrucken:

V₁- = P24.IT3, RH(VLQT. Q2 + V2.QT.Q2 + V3.S1.Q2)

v = (V4.QT.Q2" + V5.ÖT.Q2 + V5..Q1.§2)PÜ · _; CA. f PO + P24.'ST3.ftH

+ VH)(P0-P24)

9 098Λ4/136 0 BAD ORIGINAL

Die Glieder, QI und Q2 in den vorstehenden Gleichungen für. die Flip-Flop—Schaltungen V.13 und V14 repräsentieren die Birfcsy die schließlich den; Flip.-Flop-Sehaltungen Q3 und Q4 eingegebeft werden, wenn die Verschiebung durch; das Eingabe-Ausgäbe-Vlfortidentifizierungsregister 24 beendet wird. Entsprechend gibt das Glied 813.EH in V14 den Vorgang S13.sT?(Addieren eines besonderen Eingangssignals)' wieder. ■ ^v ■· ^: '■ -.·■■■·■

Die betreffende Eingabe-Flip-Flop-Schaltung wird zurückgestellt, wenn sie nachweist, daß ihr Eingangssignal von einer der Flip-Flop-Schaltungen V13 oder V14 aufgenommen worden ist.

v~ = V13.P23.Q3.Q2

; ?J = V13.P23.Q3.Q2

■ vT = VT3.P23.Q3.Q2

- V^ = V14.P23.Ö3.Q2

'■■ -^= V14.P23.Q3.l2 '

V₆ = V14.P23.Q3.Q2

Das Eingabe-Ausgabe-System 12 kann auch Eingangssignale von äußeren Geräten, z.B. von Bandlesegeräten, Tastaturen und dergleichen, aufnehmen. Eingangssignale aus Tastaturen oder Bandlesegeräten werden der leitung S1 des Systems 12 gemäß Fig. 11 über die Flip-Flop-Schartungen V13 und S12 eingegeben. Die Daten können in Gestalt von 7 Gruppen zu je 4 Bits eingegeben werden, so daß sie eine bestimmte Wortstellung längs der Leitung S1 einnehmen. Nach der Vereinigung dieser Daten wird dem Rechengerät 10 für allgemeine Zwecke ein gesondertes Signal zugeführt.

Das betreffende Wort kann danach der Leitung S1 entnommen und dem Rechengerät mit Hilfe des Ausgabevorgangs zugeführt

werden, der weiter oben an Hand von Fig. 7 beschrieben wurde. Wenn der Ausgabevorgang beendet ist, so daß das betreffende Wort dem Rechner 10 zugeführt worden ist, wird die betreffende Wortstelle längs der Leitung Sl automatisch freigemacht, so daß hier das nächste Eingangssignal untergebracht werden kann. Während der Bildung des erwähnten besonderen Wortes wird die Flip-Flop-Schaltung S15 im Eingabe-Ausgabe-Befehlsregister 24 in der beschriebenen Weise umgestellt, so daß der vorherige Befehlskode befolgt werden kann, da alle 28 Bits der betreffenden Wortstelle für Daten verwendet werden, so daß kein Räum für einen Befehlskode zur Verfugung steht·

Das besondere Wort in der Leitung ST wird als Flex-Wort 2 bezeichnet. Das vorangehende Wort in der Leitung St wird als Flex-Wort 1 bezeichnet, wobei der eingestellte Befehl, wie schon erwähnt, 315 = 1 enthält; hierdurch Wird verhindert, daß sich der Befehl während des F-lex-Wortes 2 ändert. Der Wortidentifizierungskode für das Flex-Wort 2 lautet z.B. QT.Q2.Q5.Q4.

Während jedes Arbeitsspiels der Leitung 31 wird ein Steuersignal Dg auc dem jiandlesegerät 70 während der ?lex-Wort-Zeit 1 geprüft, das durch den ϊ/ortidentifizierungskode QI .Q2.Q3.Q4 identifiziert ist, um festzustellen, ob durch das Bandlesegerät 70 gültige Daten zugeführt werden.

Zwei fiip-Plop-Scnaltungen Ve und V9 gewährleisten, daß die 4usgangskontal:te bei jedem Arbeitsspiel des Steuersignals Dg nur einmal abgetastet werden. Das Signal Lg gilt auf die ,Dauer von etwa .0,05 see. Die normalen iustänae der jlir-Flop-ocr-iltüngen V8 und V9 läuten T bsw. C* Vo 3teLlx aioL bei .ier Bitzeit P2 des

O₀O₃,.. 1360

Flex-Wortes 1 um, wenn Dg.79~ gültig ist, und wenn diese Gültigkeit während einer.Wortzeit anhält. Wird die Flip-Flop-Schaltung 78 während des Flex-Wortes 1 zurückgestellt, stellt sich die. Flip-T-Flop-Schaltung 7§ bei der Bitzeit P1 um und bleibt umgestellt, bis das Steuersignal Dg falsch wird.

V₈ = V9 + 78 -f- Dg

CA. = (P2.Q4.Q3.Q2)(Q1 + W)

v_g = Dg (W + 79)

7/ahrend der Wortzeit, während welcher die Plip-Flop-Schaltung V8 zurückgestellt ist, werden 4 Bits zu der Leitung St überführt. Die Flip-Flop-Schaltung 77 tastet mit Hilfe einer Abtastschaltung 72 bekannter Art kontinuierlich die vier Ausgangskontakte TH1 bis TR4 des Bandlesegeräts ab. Die Abtastschaltung 72 wird durcli die Flip-Flop-Schaltungen T1 und Ϊ2 des Bitzählers 11 gesteuert, die für sich eine Zähleinrichtung mit vier Zuständen bilden.

Die Plip-Plop-Schaltung 713 kopiert ihrerseits die Plip-Flop-Schaltung 77 über ein V7ählgatter 74. Jedesmal, wenn 78 = 0> braucht die Flip-Flop-Sc^altung 713 über das G-atter 74 nur vier Bits zu kopieren. Die drei bedeutsamsten Bits in dem Bitzähler Γ3 bis T5 bilden eine Zähleinrichtung mit 7 Zuständen, vrobei jeder Zustand während 4 Bitzeiten andauert.. Die Flip-Flop-Sehaltungen T3 bis T5 liefern somit ein Sperrsignal für das G-atter 74, das sich, über vier Sitzeiten erstreckt und dazu dient, die Jäten den vier zugehörigen 3itstellen des y/ortes in der Leitung S1 einzugeben.

9 0 3 8 I* 4 / 1 '3 ß 0 EAD OfHlQtWAL

«29-

Die Wahl, welcher der 7 Zustände zu'wählen ist, richtet sich nach dem Zustand eines binäre'η Zählers 76 mit 8 Zuständen, der bei „dem 'Eingabe-Ausgabe-System 12 vorgesehen ist und die Plip-Flop-Bchalturig'en V10 bisV12 umfaßt. Die binäre Zähleinrichtung 76 beginnt bei 0 und empfängt einen. Zählimpuls bei der Bitzeit P2 jedesmal dann, wenn V8 = 0. Beim Erreichen des Zählergebnisses 7 hält die Zähleinrichtung 76 ihren V/ert fest, bis das Rechengerät einen j^usgabehef ehl für das „Register SI bezüglich des Plexwortes 2 programmiert. Dann stellt sich die Zähleinrichtung zurück. Diese Vorgänge, lassen sich wie f algt darstellen: ^ _;- - .-,· --_ _; - . - _""..,- ■-._..- ,. ./ .. ; .. Vy = .TR1 .T2 TT

TtZ.T3.T4.T3+V1-0 _fY12.:
.= .VTÖ.ffV42; CA. ;= .V8,V_;11 .V1
= VTT.GV42; CA. = V8.V12.P2
= V12.&V42I O.A. « V8.P2

^: Die dem Bandl-esegerat 70 entnommenen Daten werde'n lh die Stellung für das Flex-Wort 2 der leitung S1 gebracht," und zwar derart, daß'die vier e-rsten während V10.V1T.V12 eingegebenen Bits die 4 bedeutsamsten J3its ^rsind, wenn sich das Bit TR4 in der Vorzeichenstellung befindet»

Das iteciinerprogra.;,ri! führt einen Ausgabevorgang· bezüglich dos. i'lex-V/prtöü 2 erst durcn, wenn .ein bestimmtes Mngangaglied d,_r waar ist. "Das tflied Cl^₅ kann nur wahr sein, wenn VK), VIl,

$AD ORIGINAL

9098U/ 1360

V12 und eines von drei anderen einzelnen Eingangssignalen, nämlich von den Signalen d^,· d₂^ unddg^j wahrist..- _:.. .·-; _{; :}-

Wenn die Eingangsdaten mit Hilfe des Bandlesegeräts erzeugt werden, ist d₁, ständig wahr. Wenn die Singangsinformationen mit Hilfe der Tastatur'eingetastet worden sind, ist dg·* wahr, wenn die Bedienungsperson einen Knopf auf der Schalttafel niederdrückt, um anzuzeigen, daß die Informationen die Adresse des nächsten einzutastenden Wortes repräsentieren. Wenn- die Bedienungsperson einen Knopf niederdrückt, der das Eingeben von Daten anzeigt, ist dp* wahr. . *.,:;;'■ · ,- ' '

Wird dpc wahr, fährt der Rechner fort, das ,7ort aus dem Flex-VYort 2 einzugeben. Dieser Vorgang wird durch G-V42 nachgewiesen, wobei die ,"Zähleinrichtung VIO bis Vl2 zurückgestellt und das iiex-Wort 2 beseitigt wird. Es ist wichtig, daß das Flexi/orf 2 gleich Lull ist, wenn aer Vorhang beginnt, denn der -^efehl, mittels dessen jede irupoe von 4 i3its eingegeben wird, ist das Signal zum Addieren eines besonderen Eingangssignals, auf Grund dessen 312 und S1 addiert werden.

-: ,31 5.H1 .H2.G3 : ■■- :.
V₁₀ = VT0.GV42 )
ν_Λ, = YTT.GV42 ) CA. = GY42

= V12.GV42 )

+3TT.ST2.31+811.S12.31))G?42

, _{Λ ηΛη} SAD ORiQfNAL

90984 A/1360

Die Ausgangsimpulse erscheinen gemäß Fig. 12 in der Leitung Rl, und zwar infolge der Durchführung der Operation RTT.R14- nach Fig. 8 (Addition, Leitung -S1). Ein fester 7/ert aus der Leitung Sl wird einem Wort in "der Leitung E1 für jedes Arbeitsspiel hinzugefügt. Die Additions-Flip-Flop-Sehaltung R12 enthält bei der Bitzeit PO das Vorzeichen des aus der Leitung S1 entnommenen Wortes· Wenn das »Vort in der Leitung SI positiv ist, entstehen nur positive Ausgangsimpulse, und wenn dieses Wort negativ ist, werden nur negative Ausgangsimpulse erzeugt.

Die Impulsausgangsgatter 80, 82 usw..- bis η liefern jeweils während 4,6 Mikrosekunden bei P22 bis PO ein wahres Signal, und zwar jedesmal dann, wenn sich das Vorzeichen des Wortes in der Leitung R1 ändert. Eine solche Änderung wird dadurch nachgewiesen, daß der Wert der Übertragungs-Flip-Flop-Schaltung RIl in den Vorzeichenziffern vermerkt γ/ird· Sind mehrere Ausgangsimpulse vorhanden, werden diese mit Hilfe des Wortidentifizierungskodes identifiziert. Es sei bemerkt, daß der Q-Kode in dem Wort erscheint, das demjenigen folgt, bei welchem die Addition bei der Leitung S erfolgte.

Bei einer Leitung Tür 16 Wörter beträgt die maximale Ausgabegeschwindigkeit für jeden Kanal"etwa- 11,1 kHz.

BAD ORIGINAL

so

31 92 92 9£ 1 1 O O θχ 1 1 O 1 Qy 1 1 1 O θζ

r_1c- = RT2.R11
1 O

r_{1 6} = R12.RTT

+θχ = Q1.02.q5.Q4.R₁₅(P27-P23)

-θχ = QI.02.03.04.R₁₆(Ρ27-Ρ23)

+Oy = Q1.02.03.04^₁₍τ(Ρ27-Ρ24)

-Qy = Q1.Q2.Q3.Q4.R₁₆(P27-P23)

+θζ = Q1.Q2.Q3.04-R₁₅(Ρ27-Ρ23)

_ββ = O1.Q2.Q3.Q4.R₁₆(P27-P23)

Getrennte Ausgangssignale können erzeugt werden, indem man den wert entschlüsselt, der im Eingabe-Ausgabe-Adressenregister 22 entnalten ist. Vier Kombinationen von 4 Bits von G1 bis G-2 definieren diese Ausgangssignale, so daß sich insgesamt mögliche kombinationen ergeben.

1	G2	0	G4
1	1	O	0
1	1	1	1
1	1	1	O
1	1	1

wenn ein bestimmtes Ausgangssignal programmiert wird, ist das Aus₆angssignal der Entschlüsselungsmatrix wahr, solange die Informationen im Eingabe-Ausgabe-Adressenregister 22 in Ruhe bleiben, j±e letzten 5 xsits des Registers verschieben sich nicht,

909844/1360

Die Phasenregelungs-Flip-i'lop-Schaltungen H1 und H2 verbleiben im O-Zustand, da sich H1 nicht umstellen kann, wenn G1.G2 = 1.

h_t = H2j CA,= P0.HT.H2.Ilf0.G1.G2

CA, für G5 bis G9 = H1 (P27-P23)

Serielle Ausgangssignale werden dadurch erzielt, daß die in der Leitung S1 enthaltenen Daten nach links verschoeben werden. Bei jedem Arbeitsspiel wird ein Bit verschoben, wobei von dem Linksverschiebungsbefehl nach Jig. 9 Gebrauch gemacht wird; diese Verschiebung erfolgt gemäß Tig. 13 in eine Plip-Flop-Schaltung S16, die mit Hilfe einer äußeren Vorrichtung abgelesen wird. Die -Entscheidung darüber, welche der beiden äußeren Vorrichtungen 1 und 2 die Flip-Flop-Schaltung S16 ablesen soll, wird durch Gatter GI¹ und GP getroffen, die ihrerseits durch den Wortidentifizierungskode im Vfortidentifizierungsregister 26 gesteuert werden. Das bei jedem Arbeitsspiel ausgegebene Bit wird dem S1-Wort entnommen, das dem V/ort vorausgeht, in welchem der Wortkode auftritt. .

S₁₆ = Sl; CA. = PO

g_f = QT Q2 Q3 Q4- (P27-P23)

g_p = QT W q3" Q4 (P27-P23)

Die Erfindung sieht somit ein verbessertes Eingabe-Ausgabe-System zur Verwendung in Verbindung mit einem Rechengerät für allgemeine Zwecke vor. Das verbesserte erfindungsgemäße System ermöglicht es nicht nur, Eingangs- und Ausgangssignale für das !Rechengerät für allgemeine Zwecke zu puffern, sondern es ermöglicht auch die Durchführung bestimmter innerer Operationen der-; art, daß der Arbeitsbereich des liechengeräts erweitert wird.

9098U/1380 BAD GBSGlHAL

Es sei bemerkt, daß man bei dem vorstehend beschriebenen Ausführungsbeispiel die verschiedensten Abänderungen und Abwandlungen vorsehen kann, ohne den Bereich der Erfindung zu verlassene

Patentansprüche ι

909 8 4 47 1 3 60 BAD

Claims

HE

1. Eingabe—Ausgabesystem zur·Verwendung bei einem Rechengerät für allgemeine Zwecke zur Erweiterung des Arbeitsbereichs des Rechengeräts, gekennzeichnet durch ein erstes Umwälzregister zum Festhalten von Informationen in Form mehrerer jeweils mehrere Bits umfassender binärer V/orte, ein damit verbundenes erstes Additionsnetzwerk, durch welches der Inhalt des ersten Registers umgewälzt wird, Eingangsmittel, die mit dem ersten Additionsnetzwerk des ersten Ufik«älzregisters gekoppelt sind, um ihm Eingangssignale zuzuführen, die positive und negative Inkremente vorbestimmter Funktionen repräsentieren, welche zum Inhalt des ersten Umwälzregisters addiert werden sollen, ein zweites Umwälzregister zum Festhalten von Informationen in Form mehrerer jeweils mehrere Bits umfassender binärer Tforte, ein weiteres damit verbundenes Additionsnetzwerk, durch welches der Inhalt des zweiten Registers umgewälzt wird, ein Befehlsregister, das mit mindestens einem der Ümv/älzregister gekoppelt ist, um diesem einen 5Deil jedes der mehrere 3Its umfassenden binären »orte zu entnehmen, wobei dieser Teil einen Befehlskode repräsentiert, Sclialtunösmittel, durch die das erste Register mit dem weiteren Additionsmetzwerk des zweiten registers gekoppelt wird, um zu bewirken, daß der Inhalt des ersten Registers in dem weiteren Additionsnetzwerk zum Inhalt des zweiten Registers addiert wird, sowie logische Steuersehaltungöinittel, die mit den Scnaltungsmitteln und dem Befehlsregister gekoppelt sind und dazu dienen, die ociiaitun-SEittei zur Wirkung zu Dringen, und zwar in Abhängigkeit ron einen: vcrbestimn.'ren ^eie-iiakoäe, der in dem

9 0 9 8 *■ 4 /13 6 0 BAD INAL

H99186

Befehlsregister festgelegt ist.

2. Kombination nach Anspruch 1, dadurch gekennzeichnet, daß die logische Steuerschaltung auf verschiedene Befehlskodes anspricht, die in dem Befehlsregister festgelegt sind, um die Schaltungsmittel zu veranlassen, verschiedene logische Operationen am Inhalt mindestens eines der Umwälzregister durchzuführen.

3. Eingabe-Ausgabe-System für einen Rechner für allgemeine Zwecke, gekennzeichnet durch ein erstes Umwälzregister zum Pest-Balten von Informationen in Form mehrerer binärer Worte, mit dem ersten Umwälzregister gekoppelte Eingangsmittel zum Zuführen yon Eingangjsignalen, ein zweites Umwälzregister zum Festhalten binärer Informationen in Form mehrerer binärer Wörter, ein daran angeschlossenes Additionsnetzwerk, durch welches der Inhalt des zweiten Registers umgewälzt wird, ein Befehlsregister, das mit mindestens einen aer umwälzregister gekoppelt ist, um ihm einen feil jedes der binären w'orte zu entnehmen, wobei dieser Teil einen Befehlskode repräsentiert, üchaltungsmittel, durch die das erste Umwälzregister mit dem Additionsnetzwerk des zweiten Umwälzregisters gekoppelt wird, um zu bewirken, daß der Inhalt des ersten Urnv-'alzregiüters in dem Additionsnetzwerk zum -Inhalt des zweiten Uavvälzregisters addiert wird, sowie eine logische schaltung, die mit den erwähnten Schaltungsmitteln und dem Befehlsregister gekoppelt ist und dazu dient, die Schaltungsmittel in Abhängigkeit von c-inem vorbestimmten, in dem Befehlsregister festgelegten, ^ei'ehlskcde zur ',Virkung zu bringen* -

9098'-4/1360

4« Eingabe-Ausgabe-System nach Anspruch 3, dadurch gekennzeichnet, daß die logische Steuerschaltung auf verschiedene Befehlskodes aus dem.-Befehlsregister anspricht, um die Schaltungsmittel zu veranlassen, verschiedene logische Operationen am Inhalt mindestens eines der Register durchzuführen.

5. Eingabe-Ausgabe-System zur Verwendung bei einem .Rechner für allgemeine Zwecke, gekennzeichnet durch ein erstes Umwälzregister zum Festhalten von Informationen in Form mehrerer jeweils mehrere Bits umfassender binärer. vYorte, ein zweites Umwälzregister zum Festhalten von Informationen in Form mehrerer jeweils mehrere Bits umfassender binärer Worte, ein daran angeschlossenes Additionsnetzwerk, durch das der Inhalt des zweiten Registers hindurchgeleitet wird, ein Befehlsregister, das mit mindestens einem der Umwälzregister gekoppelt ist und dazu dient, ihm einen Teil jedes der mehrere Bits umfassenden binären Worte zu entnehmen, wobei dieser ^lleil einen Befehlskode repräsentiert, Schaltungsmittel, die mit dem ersten Register und dem Additionsnetzwerk des zweiten Registers gekoppelt sind und azu dienen, vorbestimmte logische Operationen am Inhalt mindestens eines der beiden Register durchzuführen, sowie eine logische. Steuerschaltung, die mit dem Befehlsregister und den erwähnten Schaltungsmitteln gekoppelt ist und auf verschiedene, in dem Befehlsregister festgelegte Befehlskodes anspricht, um die Schaltungsmittel zu veranlassen, verschiedene logische Operationen am Inhalt des einen oder des anderen der beiden Register durchzuführen.

6. Eingabe-Ausgabe-System zur "Verwendung bei einem -Rechner für allgemeine Zwecke, gekennzeichnet durch ein erstes Umwälzregister zum festhalten von Informationen iär*FßgflL mehrerer jeweils

909 8 4 4/1360 ^BÄDrORJQfNÄL

mehrere Bits umfassender binärer Worte, ein daran angeschlossenes erstes Additionsnetzwerk, durch das der Inhalt des ersten Registers hindurchgeleitet wird, ein zweites Umwälzregister zum Pesthalten von Informationen in Form mehrerer jeweils mehrere Bits umfassender binärer Worte, ein daran angeschlossenes zweites Additionsnetzwerk, durch das der Inhalt des zweiten Registers hindurchgeleitet wird, ein Befehlsregister, das mit mindestens einem der beiden Umwälzregister gekoppelt ist und dazu dient, ihm einen Teil jedes der mehrere Bits umfassenden binären Worte zu entnehmen, wobei dieser i'eil einen Befehlskode repräsentiert, Schaltungsmittel, die mit dem ersten und dem zweiten Additionsnetzwerk gekoppelt sind und dazu dienen, vorbestimcite logische Operationen am Inhalt der beiden Register durchzuführen, sowie eine logische Steuerschaltung, die mit dem Befehlsregister und den erwähnten Schaltungsmitteln gekoppelt istbund auf in den Befehlsregister festgelegte unterschiedliche Befehlskodes anspricht, um die Schaltungsmittel zu veranlassen, die verschiedenen logischen Operationen am Inhalt des ersten und des zweiten Registers durchzuführen.

7. Eingabe-Ausgabe-System zur Verwendung bei einem Rechner für allgemeine Zwecke, gekennzeichnet durch ein'erstes ümwälzregister, ein erstes daran angeschlossenes Additionsnetzwerk, durch das der Inhalt des ersten Umwälzregisters umgewälzt wird, mit"dem ersten Additionsnetzwerk des ersten Umwälzregisters gekoppelte Eingangsmittel zum Zuführen von Eingangssignalen, die Inkremente einer Eunktion repräsentieren, wobei diese Inkremente in dem " ersten Umwälzregister in Form von jeweils mehrere Bits umfassen* den binären Zahlen gespeichert werden, ein zweites Umwälzregister,

9 0 9 84 4 / 1 3 S 0 bad original

in dem die erwähnten Inkremente weiter als eine binäre Zahl mit mehreren Bits gespeichert werden, ein daran angeschlossenes weiteres Additionsnetzwerk, durch das der Inhalt des zweiten Um-Wälzregisters umgewälzt wird, ein Befehlsregister, das mit mindestens einem der beiden Umwälzregister gekoppelt ist und dazu dient, ihm einen Teil der mehrere Bits umfassenden binären Zahl zu entnehmen, wobei dieser Teil einen Befehlskode repräsentiert, Schaltungsmittel, durch die das erste Umwälzregister mit dem weiteren Additionsnetzwerk des zweiten Umwälzregisters gekoppelt wird, um zu bewirken, daß die mehrere .Bits umfassende binäre Zahl in dem ersten Ümwllzregister in dem weiteren Additionsmetzwerk zu der mehrere Bits umfassenden binären Zahl im zweiten Umwälzregister addiert wird, und daß die resultierende, mehrere Bits umfassende binäre Zahl in dem zweiten Umwälzregister gespeichert wird, sowie eine logische Steuerschaltung, die mit dem Befehlsregister und den erwähnten Schaltungsmitteln gekoppelt ist und dazu dient, die Scnalttmgsmittel in Abhängigkeit von einem vorbestimmten, in dem Befehlsregister festgelegten Befehlskode zur »iirkung zu bringen.

8. System nach Anspruch 7, gekennzeichnet durch Schaltungsmittel, die mit einem der beiden Umwälzregiater und dem zugehörigen Additionsnetzwerk gekoppelt sind und dazu dienen, zu bewirken, daß die carin enthaltene, mehrere 3its umfassende binäre Zahl von einer Bitstelle zurnächsten verschoben wird, und zwar für jede der aufeinander folgenden Umwälzungen des Inhalts des Umwälzregisters, und daß die logische ,uC-Iialtung mit den zuletzt erwähnten ^calxungsniitueln gekoppelt ist und dazu dient, diese Schaltuncsnifcel in Abhängigkeit von einem vorbestimmten anderen

„ '"~ 8AD 90 3-84/»/ 1360

- 40 Befehlskode in dem Befehlsregister zur YiFirkung zu bringen.

9. System nach Anspruch 7, gekennzeichnet durch Schaltungsmittel, die mit mindestens einem der beiden Umwälzregister und dem zugehörigen Additionsnetzwerk gekoppelt sind und dazundienen, zu bewirken, daß der Inhalt des Umwälzregisters während der aufeinander folgenden Umwälzvorgänge unverändert durch dieses Additionsnetzwerk zirkuliert, und daß die logische Steuerschaltung ferner mit den zuletzt erwähnten Schaltungsmitteln gekoppelt ist und dazu dient, diese Schaltungsmittel in Abhängigkeit von einem vorbestimmten anderen Befehlskode zur Wirkung zu bringen, der in dem Befehlsregister festgelegt ist.

10· Eingabe-Ausgabe-System zur Verwendung bei einem Rechner für allgemeine Z/.ecke, gekennzeichnet durch ein erstes Umwälzregister zum Pesthalten von Informationen in Form mehrerer, jeweils .mehrere Bits umfassender binärer \7orte, wobei ein Teil jedes dieser worte einen Adressenkode repräsentiert, der die binären worte in dem Register identifiziert, ein an das erste Register angeschlossenes erstes Additionsnetzwerk, durch das der Inhalt des ersten Umwälzregisters hindurchgeleitet wird, ein zweites Umwälzregister zum Festhalten von Informationen in Form mehrerer, jeweils mehrere Bits umfassender binärer Worte,, wobei ein Teil jedes dieser »,orte andere Befehlskodes repräsentiert, ein daran angeschlossenes zweites Additionsnetzwerk, durch das der Inhalt des zweiten Registers hindurchgeleitet wird, ein Wortiaentifizierunösregister, das mit dem ersten Umwälzregister gekoppelt ist unä ix&afzaz dient, jedem der darin enthaltenen, mehrere 3its umfassenden binären Worte den Adressenteil zu entnehmen,

9098^^/13.60

U99186

- - 41 -■■-..

ein Befehlsregister, das mit dem zweiten Umwälzregister gekoppelt ist und dazu dient, jedem der darin enthaltenen, mehrere Bits umfassenden binären Worte den Befehlsteil zu entnehmen, Schaltungsmittel, die mit dem ersten und dem zweiten Additionsnetzwerk gekoppelt sind und dazu dienen, vorbestimmte logische Operationen am Inhalt des ersten und des zweiten Registers durchzuführen, sowie eine logische Steuerschaltung, die mit dem Wortidentifizierungsregister und den Befehlsregistern sowie den erwähnten Schaltungsmitteln gekoppelt ist und dazu dient, die erwähnten Schaltungsmittel zu veranlassen, die verschiedenen logischen Operationen in Abhängigkeit von verschiedenen, in dem Befehlsregister festgelegten Befehlskodes und an gewählten, jeweils mehrere Bits umfassenden binären Worten durchzuführen, wie es durch die verschiedenen Adrsssenkodes bestimmt wird, die, in dem Wortidentifizierungsregister festgelegt sind.

11. -ßingabe-Ausgabe-System nach Anspruch 10, dadurch gekennzeichnet, daß die in dem Adressenregister festgelegten Adressenködes die jeweils mehrere Bits umfassenden binären forte sowohl im ersten als auch im zweiten Umwälzregister identifizieren.

12. Eingabe-Aüsgabe-System nach Anspruch 10, gekennzeichnet durch eine Schaltung zum Zuführen von Informationen aus dem Rechner zu dem ersten und dem zweiten Register sowig weitere Schaltungsmittel als Bestandteil der zuletzt erwähnten S_chaltung, die mit der logischen Steuerschaltung gekoppeit sind und auf bestimmte Adressenkodes und Befehlskodes in dem fortidentifizierungs- .-..' register und dem Befehlsregister ansprechen, um ein mehrere Bits umfassendes binäres Wort aus dem Rechner in eine gewählte Wort-

9098447 1 360 BAD ORIGINAL

U99186

stellung in einem gewählten der "beiden Umwälzregister zu überführen.

13. Eingabe-Ausgabe-System nach Anspruch 12, dadurch gekennzeichnet, daß die Zuführungsschaltung ein weiteres Umwälzregister für ein Wort umfaßt.

BAD ORiQtNAL 9Q98U/ 1 360