DE1265460B - Signalformerkennungsgeraet - Google Patents
SignalformerkennungsgeraetInfo
- Publication number
- DE1265460B DE1265460B DEN25916A DEN0025916A DE1265460B DE 1265460 B DE1265460 B DE 1265460B DE N25916 A DEN25916 A DE N25916A DE N0025916 A DEN0025916 A DE N0025916A DE 1265460 B DE1265460 B DE 1265460B
- Authority
- DE
- Germany
- Prior art keywords
- signal
- flip
- output
- character
- detection
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06V—IMAGE OR VIDEO RECOGNITION OR UNDERSTANDING
- G06V10/00—Arrangements for image or video recognition or understanding
- G06V10/98—Detection or correction of errors, e.g. by rescanning the pattern or by human intervention; Evaluation of the quality of the acquired patterns
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06V—IMAGE OR VIDEO RECOGNITION OR UNDERSTANDING
- G06V10/00—Arrangements for image or video recognition or understanding
- G06V10/10—Image acquisition
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06V—IMAGE OR VIDEO RECOGNITION OR UNDERSTANDING
- G06V30/00—Character recognition; Recognising digital ink; Document-oriented image-based pattern recognition
- G06V30/10—Character recognition
- G06V30/14—Image acquisition
- G06V30/144—Image acquisition using a slot moved over the image; using discrete sensing elements at predetermined points; using automatic curve following means
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06V—IMAGE OR VIDEO RECOGNITION OR UNDERSTANDING
- G06V30/00—Character recognition; Recognising digital ink; Document-oriented image-based pattern recognition
- G06V30/10—Character recognition
- G06V30/19—Recognition using electronic means
- G06V30/192—Recognition using electronic means using simultaneous comparisons or correlations of the image signals with a plurality of references
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06V—IMAGE OR VIDEO RECOGNITION OR UNDERSTANDING
- G06V30/00—Character recognition; Recognising digital ink; Document-oriented image-based pattern recognition
- G06V30/10—Character recognition
- G06V30/22—Character recognition characterised by the type of writing
- G06V30/224—Character recognition characterised by the type of writing of printed characters having additional code marks or containing code marks
- G06V30/2253—Recognition of characters printed with magnetic ink
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Multimedia (AREA)
- Theoretical Computer Science (AREA)
- Computer Vision & Pattern Recognition (AREA)
- Quality & Reliability (AREA)
- Character Discrimination (AREA)
- Length Measuring Devices By Optical Means (AREA)
- Controlling Sheets Or Webs (AREA)
- Transition And Organic Metals Composition Catalysts For Addition Polymerization (AREA)
- Electronic Switches (AREA)
Description
DEUTSCHES
PATENTAMT
AUSLEGESCHRIFT
Int. Cl.:
G06k
Deutsche Kl.: 42 m6
Nummer: 1265460
Aktenzeichen: N25916IXc/42m6
Anmeldetag: 3. Dezember 1964
Auslegetag: 4. April 1968
Die Erfindung betrifft ein Signalformerkennungsgerät, insbesondere zur Verwendung in Zeichenerkennungssystemen.
Es sind bereits Zeichenerkennungssysteme bekannt, bei denen die beim Abtasten des zu erkennenden
Zeichens erzeugte Signalform einem Signalformerkennungsgerät zugeführt wird, das einen Teil des Systems
bildet. Ein bekanntes, für diesen Zweck geeignetes Signalformerkennungsgerät enthält eine Verzögerungsleitung mit einer Anzahl von Abgriffen sowie einer
Anzahl Erkennungsnetzwerken, und zwar jeweils eines für jede zu erkennende Signalform, wobei jedes Erkennungsnetzwerk
mit einigen oder allen Abgriffen der Verzögerungsleitung verbunden ist.
Die Erfindung betrifft insbesondere ein bekanntes Signalerkennungsgerät der Art, bei dem jede mögliche
zu erkennende Signalform in ein ganzzahliges Vielfaches eines Grundzeitintervalls darstellenden zeitlichen
Abständen auftretende Spitzen aufweist, wobei die Abstände der Abgriffe der Verzögerungsleitung
diesem Grundzeitintervall entsprechen. Es ist eine Zeitgabeschaltung vorgesehen, die einen Bezugszeitpunkt
festlegt, zu dem die vorderste Spitze der Signalform einen bestimmten Abgriff der Verzögerungsleitung (am Ende derselben) erreicht. Zu diesem
Zeitpunkt erzeugt das der zu erkennenden Signalform entsprechende Netzwerk das größte Ausgangssignal.
Die Zeitgabeschaltung erregt eine Unterscheidungsschaltung, die durch die Ausgangssignale der Netzwerke
gespeist wird. Um anzuzeigen, welche Signalform sich in der Verzögerungsleitung befindet, wird
von der Unterscheidungsschaltung in Abhängigkeit von dem das größte Ausgangssignal liefernden Netzwerk
ein Ausgangsregister eingestellt.
Diese bekannten Geräte besitzen jedoch folgenden Nachteil: Unter bestimmten Umständen kann der
vordere Teil der Signalform so verformt sein, daß dort
eine weitere Spitze entsteht. Es besteht daher die Möglichkeit, daß die Zeitgabeschaltung bereits durch
diese weitere Signalspitze getriggert wird, so daß die Unterscheidungsschaltung um eine Zeiteinheit zu früh
zu arbeiten beginnt. Die ganze Signalform befindet sich daher in der Verzögerungsleitung an der falschen
Stelle und kann fälschlicherweise als eine andere Signalform erkannt werden. Die Hauptaufgabe der
Erfindung besteht darin, diesen Nachteil zu beseitigen. Die Erfindung betrifft also ein Gerät zum Erkennen
von beliebigen aus einer Gruppe von bei der Abtastung von Schriftzeichen erzeugten elektrischen Signalformen,
deren Signalspitzen einen zeitlichen Abstand voneinander aufweisen, der einem ganzzahligen Vielfachen
eines Grundzeitintervalls entspricht, und die Signalformerkennungsgerät
Anmelder:
The National Cash Register Company,
Dayton, Ohio (V. St. A.)
Vertreter:
Dr. A. Stappert, Rechtsanwalt,
4000 Düsseldorf, Feldstr. 80
Beanspruchte Priorität:
V. St. v. Amerika vom 5. Dezember 1963 (328 396)
jeweils einer Verzögerungsleitung zugeführt werden, deren Abgriffe einen dem Grundzeitintervall entsprechenden
Abstand voneinander aufweisen, wobei die Abgriffe mit einer den zu erkennenden Signalformen
der Gruppe entsprechenden Anzahl von Erkennungsnetzwerken verbunden sind und ein Erkennungsvorgang
durchgeführt wird, wenn sich die vorderste Signalspitze an einem vorbestimmten Abgriff
befindet, wobei nur von dem der zu erkennenden Signalform entsprechenden Netzwerk ein die Erkennung
dieser Signalform anzeigendes Ausgangssignal wesentlicher Größe erzeugt wird.
Die Erfindung ist dadurch gekennzeichnet, daß ein Grundzeitintervall nach einem Erkennungsvorgang,
bei dem eine von mindestens einigen bestimmten der möglichen Signalf ormen festgestellt wurde, ein weiterer
Erkennungsvorgang durchgeführt und ein Fehlersignal erzeugt wird, wenn bei den beiden Erkennungsvorgängen
von zwei verschiedenen Erkennungsnetzwerken Ausgangssignale wesentlicher Größe erzeugt und
somit zwei unterschiedliche Signalformen erkannt wurden.
Im folgenden wird ein Zeichenerkennungssystem mit einem Ausführungsbeispiel des erfindungsgemäßen
Signalformerkennungsgeräts an Hand der Zeichnungen beschrieben. In diesen zeigt
Fig. 1 ein Blockschaltbild des Systems ohne die
Zeitgabeschaltung und die Fehlerfeststellschaltung,
809 537/287
3 4
Fig. 2A und 2B zusammen ein Blockschaltbild Verzögerungsleitung 320^sec beträgt. Die Atisgang»-
der Zeitgabeschaltung, signale der neun Abgriffe werden in entsprechenden
Fig. 3 eine Gruppe von Signalformen, die an Verstärkern42 verstärkt. Der Verstärkungsfaktor
verschiedenen Punkten der Zeitgabeschaltung auf- dieser Verstärker wird so eingestellt, daß die in der
treten, 5 Verzögerungsleitung auftretenden Verluste kompen-
F i g. 4 ein Blockschaltbild der Fehlerfeststell- siert werden. Die Ausgangssignale der Verstärker 42
schaltung, werden einmal direkt und außerdem in ihrer invertier-
F i g. 5 den Aufbau der Erkennungsnetzwerke, ten Form für die weitere Auswertung verwendet. Die
Fig. 6 ein Schaltbild eines Teils eines in der Inverter43 besitzen einen Verstärkungsfaktor 1 und
Feinzeitgabeschaltung verwendeten besonderen Er- io arbeiten linear, da die von der Verzögerungsleitung 38
kennungsnetzwerks und kommenden Signale analog und nicht binär sind. Die
Fig. 7 ein Schaltbild einer Summierverstärker- nichtinvertierten Signale der Abgriffe il bis i8 und ill
und Spitzendetektoreinheit. sind mit tx bis i8 und tu bezeichnet, während die ent-
Das System dient zum Lesen von mit der Magnet- sprechenden invertierten Signale mit t[ bis ig and t{x
schrift E-YhB bedruckten Bankschecks. Für die Be- 15 bezeichnet werden. Sämtliche Signale werden über
Schreibung der Erfindung seien lediglich folgende ein Kabel 41 an siebzehn Erkennungsnetzwerke RNl
Merkmale des Systems und der genannten Schriftart bis RNYl angelegt.
angegeben: Die Schrift besteht aus vierzehn Zeichen, Die Erkennungsnetzwerke RNl bis RN16 dienen
nämlich den Ziffern 0 bis 9 und vier Sondersymbolen zur Erkennung von sechzehn Zeichen, während das
Ql bis QA. Das System ist außerdem mit Vorrichtun- so Netzwerk RNIl für die Zeitgabe benötigt wird. Der
gen zum Erkennen von zwei weiteren Zeichen JV und E Schaltungsaufbau dieser Netzwerke wird später näher
ausgestattet, die im Zusammenhang mit der Fehler- beschrieben. Vorläufig sei lediglich gesagt, daß sich
feststellung näher beschrieben werden. Die Zeichen eine Signalform in der Bezugsstellung der Vdrzöge-
sind in magnetisierbarer Farbe gedruckt, und jedes rungsleitung 38 befindet, wenn ihre erste Signalspitze
Zeichen wird durch einen Magnetlesekopf abgetastet, 25 den Abgriff *8 erreicht, und daß, wenn sich eine rich-
der eine für das betreffende Zeichen charakteristische tige Signalform in der Bezugsstellung befindet, nur
elektrische Signalform erzeugt. Die Zeichen und das das der Signalform entsprechende Erkennungsnetz-
System sind so aufgebaut, daß jede ein Zeichen werk i?JVl bis RN16 an seiner Ausgangsklemme ein
darstellende Signalform positive und negative Signal- nennenswertes Signal erzeugt, das zu diesem Zeitpunkt
spitzen besitzt, deren Abstände ein ganzzahliges Viel- 30 durch einen Maximalwert läuft, während alle anderen
faches eines Grundzeitintervalls von 40μ8βο bilden, Netzwerke kein nennenswertes Ausgangssignal ab-
wobei die maximale Länge einer Signalform 280 μββο geben. Es sei noch darauf hingewiesen, daß bei den
beträgt. Erkennungsnetzwerken RNl bis i?JV16 des hier be-
Die Zeichen der i>13J3-Schrift sind so ausgebildet, schriebenen Systems nur negative Signale als Ausgangs-
daß nur bestimmte von ihnen falsch erkannt werden 35 signal angesehen werden. Ein an der Ausgangsklemme
können, wenn, wie im vorangegangenen beschrieben, eines der Erkennungsnetzwerke i?JVl bis RN16 auf-
der vordere Teil der entsprechenden Signalform ver- tretendes positives Signal wird, ohne Rücksicht auf
formt ist. Somit ist für einige Zeichen keine Prüfung seine Größe, nicht als »nennenswertes« Ausgangssignal
erforderlich, während für andere eine solche Prüfung angesehen. Wenn sich also eine Signalform in der
stattfinden muß. Wie später noch näher erläutert wird, 40 Bezugsstellung in der Verzögerungsleitung 38 befindet,
besteht eine solche Prüfung aus dem Versuch, das erzeugt nur eines der Netzwerke RNl bis RN16 ein
Zeichen zum zweitenmal zu lesen, und zwar unter Ausgangssignal, das in negativem Sinne einen kriti-
Verwendung der gleichen Unterscheidungsschaltung sehen Wert (O V) überschreitet. Die von den Aus-
wie für die erste Ablesung. gangsklemmen der Netzwerke RNl bis RN16 kom-
An Hand der F i g. 1 wird nun ein kurzer Über- 45 menden Signale AJV1 bis AiV18 werden an entspre-
blick über die Arbeitsweise des Systems gegeben. chende von sechzehn Summierverstärker- und Spitzen-
Hierfur wird angenommen, daß sämtliche erforderli- spannungsdetektoreinheiten 49 angelegt, die außer-
chen Takt- und Steuersignale zur Verfügung stehen. dem mit einem Rückstelleiter 12 und einem Unter-
Ein Scheck 32 wird an einer Lesestelle vorbeibewegt, scheidungsleiter 13 verbunden sind,
die aus einem Zeichenmagnetisierungskopf 30 und 50 Wie aus F i g. 7 ersichtlich, enthält jede Summiereinem Lesekopf 31 besteht. In einer Wicklung 34 des verstärker- und Spitzenspannungsdetektoreinheit 49 letzteren werden die die Zeichen darstellenden Signale einen Kondensator 22, der über einen Pufferverstärinduziert. Die von der Wicklung 34 des Lesekopfes 31 ker 20 und eine Diode 21 mit der Ausgangsklemme kommenden Signale werden an einen Verstärker 36 des zugeordneten Erkennungsnetzwerks verbunden ist. angelegt, dessen Ausgangssignale über einen Schal- 55 Der Verstärker 20 dient zum Verstärken und Inverter 250 an eine Verzögerungsleitung 38 weitergeleitet tieren eines von dem zugeordneten Erkennungsnetzwerden. Der Schalter 250 dient zu Prüf zwecken, so daß werk gelieferten Signals. Ein nennenswertes Ausgangsein eine Zeichensignalform nachbildendes kontinuier- signal des Netzwerks bewirkt also eine positive Laliches Sinuswellensignal von einem 12,5-kHz-Oszilla- dung des Kondensators 22. Kurz bevor die ein gerade tor 251 an das Gerät angelegt werden kann. Dieses 60 abgelesenes Zeichen darstellende Signalform in der Sinuswellensignal wird dann verwendet, wenn be- Bezugsstellung in der Verzögerungsleitung 38 gelangt, stimmte Teile des Gerätes überprüft werden sollen. wird ein auf dem Rückstelleiter 12 auftretendes nega-Die Verzögerungsleitung 38 besitzt neun Abgriffeil tives Signal über eine Diode 23 an den Kondensabis tS und ill, die in gleichem Abstand voneinander tor 22 angelegt, wodurch eine gegebenenfalls vorhanangeordnet sind, wobei das Ausgangssignal jedes 65 dene positive Ladung des Kondensators aufgehoben Abgriffs mit Ausnahme des ersten in bezug auf den wird.
die aus einem Zeichenmagnetisierungskopf 30 und 50 Wie aus F i g. 7 ersichtlich, enthält jede Summiereinem Lesekopf 31 besteht. In einer Wicklung 34 des verstärker- und Spitzenspannungsdetektoreinheit 49 letzteren werden die die Zeichen darstellenden Signale einen Kondensator 22, der über einen Pufferverstärinduziert. Die von der Wicklung 34 des Lesekopfes 31 ker 20 und eine Diode 21 mit der Ausgangsklemme kommenden Signale werden an einen Verstärker 36 des zugeordneten Erkennungsnetzwerks verbunden ist. angelegt, dessen Ausgangssignale über einen Schal- 55 Der Verstärker 20 dient zum Verstärken und Inverter 250 an eine Verzögerungsleitung 38 weitergeleitet tieren eines von dem zugeordneten Erkennungsnetzwerden. Der Schalter 250 dient zu Prüf zwecken, so daß werk gelieferten Signals. Ein nennenswertes Ausgangsein eine Zeichensignalform nachbildendes kontinuier- signal des Netzwerks bewirkt also eine positive Laliches Sinuswellensignal von einem 12,5-kHz-Oszilla- dung des Kondensators 22. Kurz bevor die ein gerade tor 251 an das Gerät angelegt werden kann. Dieses 60 abgelesenes Zeichen darstellende Signalform in der Sinuswellensignal wird dann verwendet, wenn be- Bezugsstellung in der Verzögerungsleitung 38 gelangt, stimmte Teile des Gerätes überprüft werden sollen. wird ein auf dem Rückstelleiter 12 auftretendes nega-Die Verzögerungsleitung 38 besitzt neun Abgriffeil tives Signal über eine Diode 23 an den Kondensabis tS und ill, die in gleichem Abstand voneinander tor 22 angelegt, wodurch eine gegebenenfalls vorhanangeordnet sind, wobei das Ausgangssignal jedes 65 dene positive Ladung des Kondensators aufgehoben Abgriffs mit Ausnahme des ersten in bezug auf den wird.
unmittelbar vorhergehenden Abgriff um je 40 [issc Wenn die das gerade abgelesene Zeichen darstellende
verzögert ist, so daß die gesamte Verzögerung der Signalform die Bezugsstellung in der Verzögerungs-
5 6
leitung 38 erreicht, dann bewirkt das diesem Zeichen unverändert und wird nach einem Prüfvorgang als
entsprechende Erkennungsnetzwerk, daß der ent- richtig angezeigt. War dagegen die erste Ablesung
sprechende Kondensator 22 eine positive Ladung des Zeichens infolge eines zu frühen Umschaltens der
annimmt. Kurz danach hat die Signalform in der Zeitgabeschaltung falsch, dann wird das Zeichen in
Verzögerungsleitung 38 ihre Bezugsstellung verlas- 5 der zweiten Ablesung erkannt. Ein zweites der Ersen,
und der Unterscheidungsleiter 13 wird erregt, so kennungsnetzwerke RNl bis RN16 erzeugt in diesem
daß ein negatives Signal an den Emitter eines nor- Falle bei der zweiten Leseoperation ein nennenswertes
malerweise gesperrten, in jeder der Einheiten 49 be- Ausgangssignal, das die Einstellung der entsprechenfindlichen
npn-Transistors 24 gelangt. Die Konden- den beiden der Flip-Flops Al bis Al bewirkt, wenn
satoren 22 sind jeweils mit der Basis des entsprechen- io an die Einheiten 49 zum zweitenmal ein Unterden
Transistors 24 verbunden, so daß durch das scheidungssignal angelegt wird. Da zwei der Flip-Flops
negative Signal auf dem Leiter 13 der Transistor 24 Al bis Al bereits während der ersten Leseoperation
derjenigen Einheit leitend getastet wird, deren Kon- eingestellt wurden, die ein anderes Zeichen darstellen,
densator positiv aufgeladen wurde, während die sind nach Beendigung der zweiten Leseoperation
Transistoren 24 aller anderen Einheiten 49 gesperrt 15 mindestens drei der Flip-Flops Al bis Al eingestellt,
bleiben. Am Kollektor des nunmehr im leitenden In diesem Falle wird beim Prüfen des Zustandes
Zustand befindlichen Transistors 24 tritt ein negatives der Flip-Flops Al bis Al ein Fehlersignal erSignal
auf, das in einem Pufferverstärker 25 verstärkt zeugt.
und invertiert wird. Dieses verstärkte und invertierte An Hand der F i g. 2 wird nun der Gesamtaufbau
Signal steht als L-Signal am Ausgang der entsprechen- 20 der Zeitgabeschaltung beschrieben. Das Ausgangsden
Einheit 49 zur Verfügung. signal t7 des Abgriffs ti der Verzögerungsleitung 38
Wie aus F i g. 1 ersichtlich, sind die Ausgänge der wird durch ein 15^sec-Verzögerungsglied 74 und
Einheiten 49 mit entsprechenden Anzeigeelementen 67 einen Verstärker 77 geleitet, der das Signal invertiert
und ferner mit einem Codewandler 60 verbunden. und linear verstärkt, um in dem Verzögerungsglied 74
Wurde das Schriftzeichen richtig abgelesen, dann 25 auftretende Verluste auszugleichen. Das Ausgangsgelangt
ein Eingangssignal in Form eines »l-aus-16«- signal dt7' des Verstärkers 77 ist also ein verzögertes
Codes an den Codewandler 60, der es in einen »7-Bit-7«- und invertiertes Abbild des Signals t7. Die Signale i7
Code umformt. Durch dieses Ausgangssignal werden und dt7 werden an eine Vergleichsschaltung 75 anzwei
von sieben Flip-Flops Al bis A1 in denL-Zustand gelegt, die ein L-Ausgangssignal erzeugt, wenn die
geschaltet, falls kein Fehler bei der Erkennung auf- 30 Amplitude des Signals dt-,' größer als die Hälfte der
getreten ist. Diese Flip-Flops A1 bis A1 wurden vorher Amplitude des Signals t7 ist. Wie aus F i g. 3 ersichtdurch
ein Signal auf dem Leiter 14 in den O-Zustand ,· ,_· * j-o- « 1 ., jjw · * · j
gekippt. Die Ausgänge der Flip-Flops Al bis A6 sind hch'm der die Signalformen y/7und dt, gezeigt sind,
mit einem weiteren Codewandler 131 verbunden, die typisch für die von dem vorderen Teil eines
der den »6-Bit-6«-Code dieser Flip-Flops in einen 35 Zeichens erhaltenen Signalformen sind, wird das
4-Bit-Code umwandelt, nachdem er durch ein Ausgangssignal F75 der Vergleichsschaltung 75 etwa
Signal auf einem Leiter 150 wirksam gemacht , ~ ... T j-o- « 1 ι λλ m.„\
wurde. Das Flip-Flop Al wird, wie später noch ™ der Zeit »X«, wenn die Signalform yr7 (und damit/7)
erläutert, nur beim Auftreten bestimmter Fehler ihren Maximalwert erreicht. Somit wird während der
eingestellt. 40 Ablesung einer einzelnen Signalform das Ausgangs-
Das System enthält eine in F i g. 1 nicht gezeigte signal F75 zum erstenmal etwa zu dem Zeitpunkt »L«,
Schaltung, durch die bestimmt wird, ob für ein gerade wenn die vordere Spitze der entsprechenden Signalabgelesenes
Zeichen eine nochmalige Ablesung erfor- form den Abgriff ti erreicht.
derlich ist oder nicht. Diese Schaltung wird von den Das Signal dt7' wird einer weiteren Vergleichs-Ausgängen
der Flip-Flops A 5 bis A1 gespeist. Ist für 45 schaltung 78 zugeführt, die außerdem mit den von
das Zeichen keine nochmalige Ablesung erforderlich, den Abgriffen I1 bis te der Verzögerungsleitung 38
dann wird der Codewandler 131, wie bereits erwähnt, gelieferten Signalen I1 bis te gespeist wird. Die Spandurch
ein Signal auf der Leitung 150 wirksam gemacht, nung, mit der das Signal A7' in der Schaltung 78
und das Zeichen wird in einem 4-Bit-Code gemeinsam verglichen wird, wird in der nachstehend beschriebenen
mit dem Erregungssignal auf dem Leiter 150 zum 50 Weise abgeleitet. Sämtliche Signale tx bis te sind über
Ausgang des Systems übertragen, der mit einer nicht gezeigte Dioden mit einem nicht gezeigten, annicht
gezeigten Sortiersteuereinheit SCU verbunden fangs entladenen gemeinsamen Kondensator so geist.
koppelt, daß sich der Kondensator auf die größte der
Ist jedoch für dieses Zeichen eine nochmalige Ab- an den Abgriffen ti bis t6 auftretenden Spannungen
lesung erforderlich, dann wird diese zu einem Zeit- 55 auflädt. Die Spannung am Kondensator wird mittels
punkt durchgeführt, in dem die Signalform in der eines Spannungsteilers auf ein Drittel ihres Wertes
Verzögerungsleitung 38 gegenüber der ersten Lese- verringert und die verringerte Spannung in geeigneter
operation um ungefähr 40 μβεο, d. h. um einen Abgriff, Weise gepuffert und so begrenzt, daß sie nicht unter
weitergewandert ist. Diese zweite Leseoperation wird 1 V abfallen kann. Diese verringerte und begrenzte
durch erneute Erregung des Unterscheidungsleiters 13 60 Spannung dient dann als Bezugswert, mit dem das
durchgeführt, wobei die Einheiten 49 zwischen den Signal dt·,' verglichen wird. Die Vergleichsschaltung 78
beiden Leseoperationen nicht rückgestellt werden. ist so dimensioniert, daß ihr Ausgangssignal »L« wird,
Wurde das Zeichen während der ersten Leseoperation wenn die Amplitude des Signals dt7' die Amplitude
richtig abgelesen, dann liefert keines der Erkennungs- des Bezugswertes überschreitet,
netzwerke RNl bis RN16 ein nennenswertes Ausgangs- 65 Die Schaltung 78 ist außerdem so aufgebaut, daß
signal, und somit erzeugt die gleiche Einheit 49 wie sie zwei Funktionen durchführt. Zunächst gewähr-
bei der ersten Leseoperation einen L-Ausgang. Die leistet sie, daß ein Signal mit einer geringeren Am-
Einstellung der Flip-Flops Al bis Al bleibt daher plitude als IV nicht fälschlicherweise als vorderer
7 8
Teil einer zu erkennenden Signalform gedeutet werden geführt und wird daher 20 μβεο nach dem !,-Stellen
kann, und zweitens stellt sie sicher, daß ein Signal mit des Monoflops Xl »0«, wodurch das Ausgangssignal
einer größeren Amplitude als 1 V nicht als vorderer des UND-Gatters 94 gleichzeitig mit der Rückkehr
Teil einer zu erkennenden Signalform gedeutet wird, des Monoflops Xl in den O-Zustand »0« wird. Da die
es sei denn, daß seine Amplitude zumindest ein 5 Zeitspannen, für die die Monofiops Xl und Xl im
Drittel der maximalen Amplitude der folgenden Teile Ζ,-Zustand bleiben, 16 bzw. 20 \isec betragen, und da
der Signalform beträgt. Diese zweite Funktion ist das Signal F76 etwa zu der Zeit »L« wird, zu der die
erforderlich, um zu verhindern, daß ein sich unmittel- vordere Spitze der einem gerade abgelesenen Zeichen
bar vor einem Zeichen befindlichen nicht zum Zeichen entsprechenden Wellenform den Abgriff ti erreicht,
gehörendes Teilchen der Magnetfarbe als der vordere io wird das Ausgangssignal des UND-Gatters 94 etwa
Teil dieses Zeichens mißdeutet wird. 36 \istc, nachdem diese Anstiegsspitze den Abgriff ti
Der in F i g. 2 gezeigten Zeitgabeschaltung wird erreicht hat, »0«, d. h., das Ausgangssignal des UND-
auch ein »Nicht-Frei«-Signal UBK zugeführt. Dieses Gatters 94 wird »0«, kurz bevor die Signalform ihre
Signal ist »£,«, wenn sich ein Beleg an der Lesestelle Bezugsstellung in der Verzögerungsleitung 38 erbefindet,
und kann beispielsweise mittels einer Lam- 15 reicht.
pen-Photozellenanordnung, wie in F i g. 1 allgemein Für eine interne Zeitgabe ist eine interne Taktbei
205 angedeutet, erzeugt werden. impulsquelle 96 und ein dieser zugeordneten Zähler 83
Vor der weiteren Beschreibung der F i g. 2 sei (P-Zähler) vorgesehen. Der P-Zähler 83 liefert Zeit*
zunächst eine Erklärung der für die monostabilen gabeimpulse, die sich auf das Ablesen eines einzelnen
Kippschaltungen (Monofiops) verwendeten Begriffe 20 Zeichens beziehen. Die Taktimpulsquelle 96 besteht
und Bedingungen gegeben. Es sei angenommen, daß aus einem frei schwingenden 250-kHz-Oszillator, dem
sich die Monofiops normalerweise im 0-Zustand be- eine Impulsformerschaltung folgt, so daß ihr Ausgangsfinden
und durch das Anlegen eines !,-Signals an signal aus einer fortlaufenden Folge von 2-μ8©&-Ιηα-ihren
Eingang kurzzeitig in ihren !,-Zustand geschaltet pulsen besteht, die in Abständen von ebenfalls 2 [isec
werden. Die Zeitspanne, während der die Monoflops 25 auftreten.
im L-Zustand bleiben, ist jeweils in dem das betreffende Diese Impulse werden zwei UND-Gattern 95 und 99
Monoflop darstellenden Rechtecksignal eingezeichnet. zugeführt, deren Ausgänge mit dem P-Zähler 83 ver-Jedes
Monoflop besitzt jeweils einen L-Ausgang und bunden sind. Dieser besteht aus sieben Flip-Flops, die
einen 0-Ausgang, wobei die Signale am L-Ausgang als Binärzähler geschaltet sind, und besitzt zwei Ein-
und am 0-Ausgang jeweils »L« bzw. »0« sind, wenn 30 gänge, denen jeweils die Ausgänge der UND-Gatter 95
sich das Monoflop im L-Zustand befindet, und »0« und 99 zugeleitet werden. Vom UND-Gatter 95 an-
bzw. »L« sind, wenn es sich im 0-Zustand befindet. gelegte Impulse werden in der üblichen Weise gezählt
Ebenso besitzt auch jedes Flip-Flop einen L-Ausgang (zyklisch). Diese Impulse erhöhen den Zählerstand
und einen 0-Ausgang. Die vom L- und 0-Ausgang des P-Zählers83 jeweils um eins. Ein vom UND-kommenden
Signale sind jeweils »L« bzw. »0«, wenn 35 Gatter 99 kommender Impuls bewirkt eine Rücksicht
das Flip-Flop im L-Zustand befindet, und »0« stellung des Zählers auf den Zählerstand 127 (binär
bzw. »L«, wenn das Flip-Flop im 0-Zustand ist. LLLLLLL). Somit ist der Zählstand des Zählers nach
Außerdem besitzt jedes zwei Eingänge, und zwar seiner Rückstellung gleich »0«. Der P-Zähler erzeugt
einen »/«-Eingang und einen »^«-Eingang. Durch verschiedene Signale, die einzelnen Zählerständen
Anlegen eines L-Signals an seinen »/«-Eingang wird 40 (z. B. P79) und Kombinationen von Zählerständen
das Flip-Flop in seinen L-Zustand und durch Anlegen (ζ. Β. Ρ32-β3) entsprechen.
eines L-Signals an seinen »^«-Eingang in seinen Das UND-Gatter 99 wird geöffnet, um Taktimpulse
0-Zustand geschaltet. von der Taktquelle 96 durchzulassen, wenn am Wie weiter aus F i g. 2 hervorgeht, werden die von L-Ausgang X2 des Monoflops Xl das Signal »L« erden
Vergleichsschaltungen 75 und 78 kommenden 45 scheint. Wenn somit in der oben beschriebenen Opera-Signale
und das »Nicht-Frei«-Signal UBK einem tionsfolge, die eingeleitet wird, wenn der vordere Teil
UND-Gatter 76 zugeführt, dessen Ausgang mit dem eine Zeichensignalform den Abgriff ti der Verzöge-Eingang
eines Monoflops Xl verbunden ist. Das vom rungsleitung 38 passiert, das Monoflop Xl in den
0-Ausgang des Monofiops Xl kommende Signal X1' L-Zustand geschaltet wird, dann wird der P-Zähler 83
wird »0«, wenn das Ausgangssignal des UND-Gatters 50 durch eine Folge von durch das UND-Gatter 99 hin-
»L« wird, und wird nach einer Verzögerung von durchgehenden Impulsen auf die Zählung 127 gestellt.
μβεο wieder »L«. Das Ausgangssignal X1' wird über Schaltet das Monoflop Xl wieder in den 0-Zustand
einen Kondensator 82 an den »/«-Eingang eines Flip- zurück, dann wird das Flip-Flop Ll in den L-Zustand
Flops Hl angelegt, das sich vorher im 0-Zustand gekippt, und das Ausgangssignal des UND-Gatters 94
befand. Das Signal H1 vom L-Ausgang des Flip- 55 wird »0«. Dieses Signal wird über einen Inverter 97
Flops Hl wird daher »L« (s. F i g. 3) und wird über dem UND-Gatter 95 zugeführt, so daß sich dieses
ein UND-Gatter 94 an ein Monoflop Xl angelegt. öffnet, wenn sich das UND-Gatter 99 schließt. Da-Sämtliche
anderen Eingänge zum UND-Gatter 94 durch werden die von der Taktimpulsqttelle 96
sind, wie aus der folgenden Beschreibung hervorgeht, kommenden Taktimpulse an den Zähleingang des
zu diesem Zeitpunkt »L«, so daß das Monoflop Xl 60 P-Zählers 83 angelegt. Aus diesem Grunde zählt der
für einen Zeitraum von 20 μββο in den L-Zustand P-Zähler 83 danach laufend durch die Zustände P0,
geschaltet wird (s. Fig. 3). Das O-AusgangssignalX2' P1, P2 usw. (s. Fig. 3).
des Monoflops Xl wird über einen Kondensator 110 Die bis jetzt beschriebenen Teile der Zeitgabean
den »/«-Eingang eines Flip-Flops Ll angelegt, das schaltung nach F i g. 2 betrafen die Feststellung des
sich anfangs im 0-Zustand befindet. Das Ausgangs- 65 Vorbeilaufens des vorderen Teiles einer zu erfamensignal
X2' wird am Ende der 20 μβεο dauernden den Signalform am Abgriff ti der Verzögerungs-Periode
»L«. Das O-Ausgangssignal L1' des Flip-Flops leitung 38 und die Durchführung bestimmter Rück-Ll
wird einem der Eingänge des UND-Gatters 94 zu- Stellfunktionen vor der Erkennung der SigaaSosm
9 10
Die Zeitgabe dieser Operationen ist mit der zu er- Zeichen abgelesen, dann wird dessen Erkennung durch
kennenden Signalform nur grob synchronisiert, da die vordere Spitze seiner Signalform gesteuert. Das
der vordere Teil der Signalform eine große Anzahl- Ausgangssignal des UND-Gatters 72 wird an ein
verschiedener Formen aufweisen kann. Der als Monoflop X3 angelegt. Dadurch wird das Signal X3
nächstes zu beschreibende Teil der Schaltung bezieht 5 vom L-Ausgang des Monoflops X3 für eine Dauer
sich auf mit der Signalform genau synchronisierte von 23 μββο lang »L«. Dieses Signal Xz wird an ein
Operationen. weiteres Monoflop X4 angelegt, wodurch dieses einen Wie bereits im Zusammenhang mit F i g. 1 erwähnt, 6 μ8εο langen £-Ausgangsimpuls X4 an seinem Z-Ausdient
das Erkennungsnetzwerk RNIl zu Zeitgabe- gang erzeugt, dem ein Ü-Signal X4' an seinem O-Auszwecken.
Wie ebenfalls bereits ausgeführt, sind alle io gang folgt. Das Signal X3' vom O-Ausgang des MonoZeichen
des Systems so ausgebildet, daß sich in den flops X3 wird über einen Kondensator 117 an den
von ihnen erzeugten Signalformen Spitzen ergeben, /-Eingang eines Flip-Flops Ml angelegt, das sich im
die durch Abstände von 40 μβεο oder Vielfachen O-Zustaiid befindet. Daraufhin wird das Signal Af1
hiervon voneinander getrennt sind. Das Erkennungs- am L- Ausgang des Flip-Flops Ml »L« (Fig. 3).
netzwerk RNIl ist, wie später beschrieben, so auf- 15 Dieses Ausgangssignal wird über ein UND-Gatter 121
gebaut, daß es die Ausgangssignale sämtlicher Abgriffe an den /-Eingang eines Flip-Flops Ul angelegt,
der Verzögerungsleitung 38 so vereinigt, daß das von Im folgenden werden die Schaltungen der F i g. 1 ihm erzeugte Ausgangssignal ^iV17 aus einer Reihe von und 2 gemeinsam betrachtet. Das Flip-Flop Hl Impulsen besteht, deren Spitzen gleichzeitig mit den (F i g. 2) ist eingangs im O-Zustand und wird, wie im Spitzen der Ausgangssignaleder Abgriffe ti bis /8 und ao vorangegangenen erläutert, kurz bevor der vordere ill auftreten. Dieses Ausgangssignal RN1 7 wird einem Teil der Zeichensignalform in der Verzögerungs-Verzögerungsglied70 zugeleitet (Fig. 2), das es um leitung38 den Abgriff 18 erreicht, in den L-Zustand 15 μεεο verzögert. In einem nachgeschalteten linearen geschaltet. Das Flip-Flop Ul, dessen Arbeitsweise Verstärker 74 werden die in dem Verzögerungsglied 70 später beschrieben wird, ist anfangs im 0-Zustand auftretenden Verluste kompensiert. Das Ausgangs- 25 und wird in den !--Zustand geschaltet, wenn die signal dRN17 des Verstärkers 74 wird mit dem Signal Signalform in der Verzögerungsleitung 38 vollständig RN17 in einer Vergleichsschaltung 69 verglichen, die erkannt ist, d. h. nach gegebenenfalls einer oder zwei ein Signal erzeugt, wenn das Signal (IRN17 eine größere Ablesungen. Die Signale H1 und CZ1 am 0-Ausgang Amplitude als das Signal RN17 aufweist. des Flip-Flops Hl bzw. am L-Ausgang des Flip-Die Signalform RN17 und dRN17 sind in F i g. 3 30 Flops Ul werden durch ein ODER-Gatter 91 zugezeigt. Da die Spitzen dieser Signalform mehr oder sammengefaßt, dessen Ausgangssignal einer Treiberweniger symmetrisch sind, weisen ihre Amplituden schaltung 112 zugeführt wird, die den Rückstelletwa in der Mitte zwischen den einander entsprechen- leiter 12 (F i g. 1) speist. Somit werden die Kondenden Spitzen, d. h. etwa 7,5 μβεο, nachdem jede der satoren 22 der Einheiten 49 (F i g. 1) so lange im Spitzen der Signalform in der Verzögerungsleitung 38 35 entladenen Zustand gehalten, bis das Flip-Flop Hl einen Abgriff passiert hat, den gleichen Wert auf. in den Ζ,-Zustand schaltet, und können sich dann Dies wird dadurch angezeigt, daß am Ausgang der aufladen, bis das Flip-Flop Ul in den L-Zustand Vergleichsschaltung 69 das Signal »L« erscheint (Signal- geht, wodurch angezeigt wird, daß das Zeichen form F69 in Fig. 3). Somit werden Signale, deren erkannt wurde, worauf die Kondensatoren wieder Zeitgabe von diesem Ausgangssignal gesteuert wird, 40 entladen werden. Die Kondensatoren 22 der Einin bezug auf die zu erkennende Signalform genau heiten 49 beginnen also mit ihrer Aufladung etwa synchronisiert. Die Signalform JRiV17 und das von der 24 μβεο, bevor die Zeichensignalform die erste Lese-Vergleichsschaltung 69 kommende Signal zeigt somit stelle in der Verzögerungsleitung 38 erreicht,
die beste zeitliche Übereinstimmung der zu erkennen- Wie im vorangegangenen erläutert, geht das den Signalform in bezug auf die Abgriffe der Ver- 45 Monoflop X3 etwa 7,5 μβεο, nachdem die Zeichenzögerungsleitung 38 an. Es sei angenommen, daß das signalform die Stellung mit der besten Übereinstimgerade abgelesene Zeichen etwas schmäler oder die mung durchlaufen hat, in den L-Zustand (oder im Geschwindigkeit des Belegs etwas größer ist, als sie Falle eines besonders schmalen Zeichens etwa 36 μββο, sein sollte. Die Gesamtlänge der zu erkennenden nachdem die Anstiegsspitze den Abgriff passiert hat). Signalform ist dann geringer, als sie sein sollte, und 50 Das Monoflop X4 schaltet im gleichen Augenblick die Signalform stimmt nicht richtig mit den Abgriffen in den L-Zustand und erzeugt dabei an seinem L-Ausder Verzögerungsleitung 38 überein. Die beste Über- gang einen 6 μββο langen L-Ausgangsimpuls. Dieser einstimmung ist dann vorhanden, wenn die vorderen Impuls des Monoflops XA dient als Unterscheidungs-Spitzen sich gerade kurz vor den ihnen zugeordneten signal und wird über eine Treiberschaltung 115 Abgriffen befinden und die hinteren Spitzen die ihnen 55 (F i g. 2) und den Leiter 13 an die Einheiten 49 zugeordneten Abgriffe gerade passiert haben. Das (F i g. 1) angelegt. Bis zu diesem Zeitpunkt hat sich Signal F69 wird in diesem Falle in bezug auf die vom der Kondenastor 22 in einer der Einheiten 49 positiv UND-Gatter 76 gesteuerten Signale nach links ver- aufgeladen. Ein von der betreffenden Einheit 49 schoben (F i g. 3). In gleicher Weise kann das Signal F69 erzeugtes Ausgangssignal wird nun zum Codewandler 60 nach rechts verschoben werden (F i g. 3), wenn ein 60 übertragen.
der Verzögerungsleitung 38 so vereinigt, daß das von Im folgenden werden die Schaltungen der F i g. 1 ihm erzeugte Ausgangssignal ^iV17 aus einer Reihe von und 2 gemeinsam betrachtet. Das Flip-Flop Hl Impulsen besteht, deren Spitzen gleichzeitig mit den (F i g. 2) ist eingangs im O-Zustand und wird, wie im Spitzen der Ausgangssignaleder Abgriffe ti bis /8 und ao vorangegangenen erläutert, kurz bevor der vordere ill auftreten. Dieses Ausgangssignal RN1 7 wird einem Teil der Zeichensignalform in der Verzögerungs-Verzögerungsglied70 zugeleitet (Fig. 2), das es um leitung38 den Abgriff 18 erreicht, in den L-Zustand 15 μεεο verzögert. In einem nachgeschalteten linearen geschaltet. Das Flip-Flop Ul, dessen Arbeitsweise Verstärker 74 werden die in dem Verzögerungsglied 70 später beschrieben wird, ist anfangs im 0-Zustand auftretenden Verluste kompensiert. Das Ausgangs- 25 und wird in den !--Zustand geschaltet, wenn die signal dRN17 des Verstärkers 74 wird mit dem Signal Signalform in der Verzögerungsleitung 38 vollständig RN17 in einer Vergleichsschaltung 69 verglichen, die erkannt ist, d. h. nach gegebenenfalls einer oder zwei ein Signal erzeugt, wenn das Signal (IRN17 eine größere Ablesungen. Die Signale H1 und CZ1 am 0-Ausgang Amplitude als das Signal RN17 aufweist. des Flip-Flops Hl bzw. am L-Ausgang des Flip-Die Signalform RN17 und dRN17 sind in F i g. 3 30 Flops Ul werden durch ein ODER-Gatter 91 zugezeigt. Da die Spitzen dieser Signalform mehr oder sammengefaßt, dessen Ausgangssignal einer Treiberweniger symmetrisch sind, weisen ihre Amplituden schaltung 112 zugeführt wird, die den Rückstelletwa in der Mitte zwischen den einander entsprechen- leiter 12 (F i g. 1) speist. Somit werden die Kondenden Spitzen, d. h. etwa 7,5 μβεο, nachdem jede der satoren 22 der Einheiten 49 (F i g. 1) so lange im Spitzen der Signalform in der Verzögerungsleitung 38 35 entladenen Zustand gehalten, bis das Flip-Flop Hl einen Abgriff passiert hat, den gleichen Wert auf. in den Ζ,-Zustand schaltet, und können sich dann Dies wird dadurch angezeigt, daß am Ausgang der aufladen, bis das Flip-Flop Ul in den L-Zustand Vergleichsschaltung 69 das Signal »L« erscheint (Signal- geht, wodurch angezeigt wird, daß das Zeichen form F69 in Fig. 3). Somit werden Signale, deren erkannt wurde, worauf die Kondensatoren wieder Zeitgabe von diesem Ausgangssignal gesteuert wird, 40 entladen werden. Die Kondensatoren 22 der Einin bezug auf die zu erkennende Signalform genau heiten 49 beginnen also mit ihrer Aufladung etwa synchronisiert. Die Signalform JRiV17 und das von der 24 μβεο, bevor die Zeichensignalform die erste Lese-Vergleichsschaltung 69 kommende Signal zeigt somit stelle in der Verzögerungsleitung 38 erreicht,
die beste zeitliche Übereinstimmung der zu erkennen- Wie im vorangegangenen erläutert, geht das den Signalform in bezug auf die Abgriffe der Ver- 45 Monoflop X3 etwa 7,5 μβεο, nachdem die Zeichenzögerungsleitung 38 an. Es sei angenommen, daß das signalform die Stellung mit der besten Übereinstimgerade abgelesene Zeichen etwas schmäler oder die mung durchlaufen hat, in den L-Zustand (oder im Geschwindigkeit des Belegs etwas größer ist, als sie Falle eines besonders schmalen Zeichens etwa 36 μββο, sein sollte. Die Gesamtlänge der zu erkennenden nachdem die Anstiegsspitze den Abgriff passiert hat). Signalform ist dann geringer, als sie sein sollte, und 50 Das Monoflop X4 schaltet im gleichen Augenblick die Signalform stimmt nicht richtig mit den Abgriffen in den L-Zustand und erzeugt dabei an seinem L-Ausder Verzögerungsleitung 38 überein. Die beste Über- gang einen 6 μββο langen L-Ausgangsimpuls. Dieser einstimmung ist dann vorhanden, wenn die vorderen Impuls des Monoflops XA dient als Unterscheidungs-Spitzen sich gerade kurz vor den ihnen zugeordneten signal und wird über eine Treiberschaltung 115 Abgriffen befinden und die hinteren Spitzen die ihnen 55 (F i g. 2) und den Leiter 13 an die Einheiten 49 zugeordneten Abgriffe gerade passiert haben. Das (F i g. 1) angelegt. Bis zu diesem Zeitpunkt hat sich Signal F69 wird in diesem Falle in bezug auf die vom der Kondenastor 22 in einer der Einheiten 49 positiv UND-Gatter 76 gesteuerten Signale nach links ver- aufgeladen. Ein von der betreffenden Einheit 49 schoben (F i g. 3). In gleicher Weise kann das Signal F69 erzeugtes Ausgangssignal wird nun zum Codewandler 60 nach rechts verschoben werden (F i g. 3), wenn ein 60 übertragen.
breites Zeichen gelesen wird. Der Codewandler 60 besteht aus einem Netzwerk
Das Ausgangssignal F69 der Vergleichsschaltung 69 nicht gezeigter gleichgepolter Dioden, die jeweils
wird an ein UND-Gatter 72 angelegt, dessen andere zwischen eine der Einheiten 49 und den L-Eingang
Eingangssignale die bereits erwähnten Signale UBK eines der Flip-Flops Al bis Al geschaltet sind. Aus
und L1 sind. Durch die Kombination der Signale L1 65 der nachstehenden Tabelle ist zu entnehmen, welche
und F69 wird gewährleistet, daß bei Ablesung eines der Flip-Flops Al bis A7 zur Darstellung der vernormalen
Zeichens seine Erkennung vom Signal F69 schiedenen Zeichen in den L-Zustand geschaltet
gesteuert wird. Wird jedoch ein besonders schmales werden müssen.
Zei- | Al | Flip-Flops A1 | A3 | A4 | bis ΑΊ | A6 | Al | Zweimalige Ablesung |
chcn | O | Al | : 1 | 0 | AS | I i 0 |
0 | erforderlich |
O | O | Io | 0 | 1 | 1 | 0 | 0 | Nein |
1 | 1 | 1 | 1 | 0 | 0 | 0 | 0 | Ja |
2 | 1 | 0 | 0 | 1—1 | 0 | 0 | ! 0 | Ja |
3 | O | 0 | 0 | 0 | 0 | 0 | 0 | Ja |
4 | 1 | 1 | 0 | 0 | 1 | 0 | 0 | Nein |
5 | 1 | T-H | 0 | 0 | 0 | 0 | 0 | Ja |
6 | O | 0 | 1 | 0 | 1 | 0 | 0 | Nein |
7 | O | 1 | 1 | 1 | 0 | 0 | 0 | Ja |
8 | O | 0 | 0 | 1 | 0 | 0 | 0 | Ja |
9 | O | 0 | 0 | 0 | 1 | 1 | 0 | Nein |
QX | O | 0 | 0 | 0 | 1 | 1 | 0 | Nein |
O | 1 | 0 | 1 | 0 | 1 | 0 | Nein | |
23 | O | 0 | T-H | 0 | 0 | 1 | 0 | Nein |
O | 0 | 0 | 0 | 0 | 0 | 1 | Nein | |
O | 0 | 0 | ο | 0 | ο | T-H | Nein | |
0 | 0 | Nein | ||||||
In der letzten Spalte der Tabelle ist angegeben, für welche Zeichen eine zweimalige Ablesung erforderlich
ist. Aus der Tabelle ist auch zu ersehen, daß der Code für die Flip-Flops Al bis Al so gewählt ist, daß die
Flip-Flops A5 bis Al für alle Zeichen, für die eine zweimalige Ablesung erforderlich ist, im O-Zustand
verbleiben.
Das in der Zeitgabeschaltung gemäß F i g. 2 verwendete Flip-Flop Ul befindet sich anfangs im O-Zustand.
Dem /-Eingang dieses Flip-Flops wird das Ausgangssignal des UND-Gatters 121 zugeführt, das
seinerseits durch das Signal M1 vom L-Ausgang des
Flip-Flops AfI und durch das Ausgangssignal eines ODER-Gatters 120 gesteuert wird. Dem ODER-Gatter
120 wird über einen Kondensator 124 das Ausgangssignal X4' des Monoflops X4 sowie die
Signale As, A9 und A1 von den !,-Ausgängen der Flip-Flops
A5, A6 und Al zugeführt. Wie bereits erwähnt,
wird das Monoflop X4 in den !,-Zustand geschaltet,
um die entsprechenden der Flip-Flops A1 bis A 7 in
den !.-Zustand einzustellen, wonach dieses Monoflop in seinen 0-Zustand zurückkehrt, bevor das Flip- Flop
Ml in den !,-Zustand schaltet. Wird also ein beliebiges
der Flip-Flops A5 bis A7 in den !,-Zustand gebracht,
dann ist das Ausgangssignal des ODER-Gatters 120 »L«. Da zur gleichen Zeit auch das Flip-Flop Ml in
den !,-Zustand schaltet, wird auch das Flip-Flop Ul L-gestellt, wodurch angezeigt wird, daß das Zeichen
nun erkannt wurde. Befindet sich jedoch keines der Flip-Flops A5 bis Al im L-Zustand, wenn das Flip-Flop
Ml L-gestellt wird, dann bleibt das Flip-Flop Ul im 0-Zustand, um anzuzeigen, daß eine zweite Ablesung
durchgeführt werden muß. Infolge des Kondensators 124 ist das vom 0-Ausgang des Monoflops X4
kommende Eingangssignal zum ODER-Gatter 120 in den 0-Zustand zurückgekehrt, wenn das Flip-Flop Ml
in den L-Zustand schaltet.
Es sei zunächst angenommen, daß das Flip-Flop Ul infolge des Zustandes eines der Flip-Flops A5 bis Al
!,-gestellt wurde. Das L-Signal U1 vom L-Ausgang des
Flip-Flops i/l wird über ein ODER-Gatter 125 an den Ä-Eingang des Flip-Flops Ll angelegt, wodurch
dieses in den 0-Zustand schaltet und dadurch das UND-Gatter 72 gesperrt wird. Diese Arbeitsweise
des Flip-Flops Ll ist durch die in ausgezogenen Linien gezeichneten Signalformen in F i g. 3 dargestellt.
Befindet sich dagegen keines der Flip-Flops .45 bis
Al im L-Zustand, dann wird das Flip-Flop Ul nicht in den L-Zustand geschaltet, so daß das Flip-Flop Ll
im L-Zustand bleibt und das nächste von der Vergleichsschaltung 69 kommende Signal das UND-Gatter
72 passieren kann, um das Monoflop X3 wieder umzuschalten. Das Monoflop XA wird daher
ebenfalls wieder umgeschaltet, wodurch ein zweiter Unterscheidungsimpuls an die Einheiten49 (Fig. 1)
ίο angelegt wird. Bei der Rückkehr des Monoflops X4
in den 0-Zustand wird das Ausgangssignal Z4' wieder
»L«, und ein Signal gelangt über den Kondensator 124, das ODER-Gatter 120 und das UND-Gatter 121 (da
das Flip-Flop Ml bereits während der ersten Unter-Scheidungsoperation in den L-Zustand geschaltet
wurde) zum /-Eingang des Flip-Flops Ul, wodurch dieses in den L-Zustand gekippt wird. Hierdurch
wird das Flip-Flop Ll O-gestellt, wodurch das UND-Gatter
72 in der bereits beschriebenen Weise gesperrt wird. Diese Operation des Flip-Flops Ll ist durch
die in gestrichelten Linien gezeichneten Signalformen in F i g. 3 dargestellt.
Durch den L-Zustand des Flip-Flops Ul wird angezeigt,
daß das Zeichen nunmehr gelesen wurde, so daß nun die Prüf- und Ausleseoperationen folgen
können.
Die feststellbaren Fehlerarten sind falsches Ablesen eines einzelnen Zeichens, falscher Abstand zwischen
zwei Zeichen sowie das Ablesen eines Stör- oder Fehlersignals. Die erste dieser Fehlerarten wird durch
die Einheit 130 (F i g. 4) festgestellt. Diese Einheit wird mit den Ausgangssignalen A1 bis Ae der L-Ausgänge
der Flip-Flops Al bis A6 gespeist und enthält
eine Schaltung, die ein »Nicht-Gelesen«-Signal NR erzeugt, wenn weniger als zwei der Flip-Flops Al bis
A 6 eingestellt wurden, und eine Schaltung, die ein »Mehrmals-Gelesen«-Signal MR erzeugt, wenn mehr
als zwei der Flip-Flops Al bis A6 eingestellt wurden.
Die Schaltungen zur Bildung dieser beiden Signale können aus Widerstandsaddiererschaltungen bestehen*
denen Schwellenwertschaltungen und geeignete Verstärker folgen.
Die zweite Fehlerart wird durch eine Schaltung festgestellt, die das Flip-Flop Al und ein Flip-Flop Sl
enthält. Die Information auf dem Scheck besteht aus zwei festen Feldern, in denen die Zeichen mit einem
bestimmten Abstand abgedruckt sind. Das erste Feld beginnt mit einem Öl-Zeichen und endet etwa
4096 μβεο, nachdem das Lesen des Schecks begonnen
hat. Das zweite Feld beginnt mit einem ersten ß3-Zeichen,
das etwa 12280 μββσ nach dem Beginn des
Ablesens auftritt und mit dem nächsten Q3-Zeichen endet. Das Flip-Flop Sl wird wie folgt zur Anzeig©
eines festen Feldes eingestellt: Wie später näher erläutert, stehen zwei Zeitgabesignale TSl und TS2 und
deren Umkehrungen TsV und TsI' zur Verfügung. Diese Signale TSl und TS2 werden 4096 bzw.
12280 μββο nach Beginn der Ablesung des Schecks,
d. h. nachdem das Signal UBK »L« wurde, auf ihren
L-Signalpegel gebracht. Das Flip-Flop Sl wird anfangs
durch ein an seinen ίΤ-Eingang angelegtes L-Signal RS O-gestellt und wird in den L-Zustand geschaltet,
wenn das logische Produkt TSl · A6 · A6 · U1
»L« wird. Der Ausdruck A5- A6 · U1 wird »L«, wenn
ein Zeichen öl gelesen wurde (s. Tabelle). Das Flip-Flop
Sl bleibt bis zum Zeitpunkt 4096 psec im
L-Zustand, d. h., bis es durch das logische Produkt TSV · TS2 in den 0-Zustand geschaltet und in diesetti
Zustand gehalten wird. Nach dem Zeitpunkt 1228C^sec
wird das Signal TST »L«, und das logische Produkt TS2' -A1-A6- U1 (die letzten drei Elemente dieses
Produktes zeigen an, daß ein Zeichen β 3 gelesen wurde) wird sowohl an den /- als auch an den K-Emgang
des Flip-Flops 51 angelegt. Das Flip-Flop 51 ist so aufgebaut, daß es seinen Zustand ändert, wenn
L-Signale gleichzeitig an seine beiden Eingänge angelegt werden. Somit wird das Flip-Flop 51 beim
Ablesen des ersten Zeichens β 3 in den Ζ,-Zustand und
beim Ablesen des zweiten Zeichens β 3 wieder in den O-Zustand geschaltet.
Ein falscher Abstand zwischen den Zeichen wird wie folgt festgestellt: Besitzen zwei Zeichen in einem
festen Feld einen zu großen Abstand voneinander, dann hat der P-Zähler 83 eine hohe Zählung erreicht,
bevor das zweite Zeichen festgestellt wird. Der erlaubte Höchstabstand zwischen Zeichen in einem Feld entspricht
einer Zeit von 400 \lsqc für den Vorbeilauf an
der Lesestelle. Das Ausgangssignal P101 des Zählers 83
wird zusammen mit dem Signal H1 (das »L« ist, wenn
noch kein Zeichen festgestellt wurde) und dem Signal S1 vom !,-Ausgang des Flip-Flops 51 (das »L«
ist, wenn ein festes Feld abgelesen wird) an ein UND-Gatter 175 abgelegt. Das Ausgangssignal des Gatters
175, das »L« wird, wenn der Abstand zwischen zwei Zeichen in einem Feld zu groß ist, wird über das auch
in F i g. 1 gezeigte ODER-Gatter 161 an den /-Eingang des ebenfalls auch in F i g. 1 gezeigten Flip-Flops
Λ 7 angelegt.
Eine weitere feststellbare Fehlerart tritt auf, wenn kein Zeichen vorhanden ist, und die Zeitgabeschaltung
fälschlicherweise umgeschaltet wird. Das Flip-Flop Hl kann in den L-Zustand geschaltet sein, von der Vergleichsschaltung
69 (F i g. 2) wird jedoch kein Ausgangssignal erzeugt. Wie bereits beschrieben, wird
das Flip-Flop Ll in den L-Zustand geschaltet, wenn die Zeitgabeschaltung eingeschaltet wird, und in den
O-Zustand rückgestellt, wenn das Zeichen abgelesen worden ist, (F i g. 3). Bei unrichtiger Umschaltung
wird das Flip-Flop Ll nicht mehr zum richtigen Zeitpunkt O-gestellt. Die maximale Zeit, während der das
Flip-Flop Ll beim Ablesen eines Zeichens im O-Zustand verbleiben kann, beträgt 64 μβεα Demzufolge
bildet ein UND-Gatter 176 (Fig. 4) das logische
Produkt L1 ■ P11, das »L« wird, wenn sich das Flip-Flop
Ll 68 \LSQC nach seiner ί,-Stellung immer noch
im L-Zustand befindet. Das Ausgangssignal des UND-Gatters 176 wird über das ODER-Gatter 61 an
den /-Eingang des Flip-Flops A 7 angelegt. Dieser Zustand wird als Fehler angezeigt, da die Schaltung
ihren Rückstellzustand nicht einnehmen kann, bevor das nächste Zeichen sich in Lesestellung befindet.
Weitere Fehler sind schließlich die, die beim Feststellen eines Störzeichens JV oder eines Fehlerzeichens E
auftreten. Diese beiden Zeichen gehören nicht zu der Gruppe der iMS-ö-Schriftzeichen. Aus folgenden
Gründen sind jedoch Schaltungen zu ihrer Feststellung vorgesehen: Das Störzeichen JV wird bei Feststellung
eines einzelnen Farbflecks angezeigt, der eine Zeichensignalform hervorruft, bei der einer einzigen positiven
Spitze unmittelbar eine negative Spitze folgt. Die Feststellung dieses Zeichens und ihre Anzeige als
Fehler ist aus dem gleichen Grunde erforderlich wie für das obenerwähnte falsche Umschalten der Zeitgabeschaltung.
Das Fehlerzeichen E wird beispielsweise dann angezeigt, wenn ein schlecht gedrucktes Zeichen
>>8« mit fehlendem oder gestörtem vorderem Zeichenteil festgestellt wird. Die Zeichensignalform einer
solchen schlecht gedruckten »8« gleicht der Signalform für das Zeichen »5« und wird als solches bei der ersten
Ablesung festgestellt. Für das Zeichen »5« wird jedoch eine zweite Ablesung durchgeführt, bei der die schlecht
gedruckte Zeichensignalform »8« sich von der Signalform »5« unterscheidet und als Fehlerzeichen E angezeigt
wird. Sowohl das Störzeichen JV als auch das Fehlerzeichen E bewirken eine !,-Stellung des Flip-Flops
A 7.
Ein auftretender Fehler wird wie folgt angezeigt: Das »Mehrmals-Gelesen«-Signal Mi? und das L-Ausgangssignal^(7
des Flip-Flops Al werden an ein ODER-Gatter 164 angelegt, während das »Nicht-Gelesen«-Signal
JVT? und das L-Ausgangssignal des Flip-Flops A 7 einem ODER-Gatter 161 zugeführt
werden. Die Ausgangssignale der ODER-Gatter 161 und 164 werden jeweils an zwei UND-Gatter 167 und
169 angelegt, die beide durch ein weiteres Signal P24-63
vom P-Zähler 83 gespeist werden, das von 96 bis 252 [isQC nach der ersten Feststellung des vorderen
Teiles eines Zeichens »L« ist. Das Ausgangssignal ERR des UND-Gatters 167 ist »L«, wenn kein Zeichen abgelesen
wurde, d. h., wenn der Abstand zwischen den Zeichen nicht richtig ist, wenn eine falsche Umschaltung
erfolgte, oder wenn das Zeichen nicht oder als Zeichen E oder JV erkannt wurde. Der Ausgang MRR
des UND-Gatters 169 ist »L«, wenn von einer Zeichensignalform festgestellt wurde, daß sie zwei verschiedenen
Zeichen entspricht, jedoch kein anderer Fehler aufgetreten ist. Diese beiden verschiedenen Signale
ERR und MRR werden deshalb erzeugt, weil der letztgenannte Zustand weniger schwerwiegend ist als
die beschriebenen Fehler.
Gleichzeitig wird durch ein UND-Gatter 165, an dessen Eingänge das Signal P24-63 und das Signal Ae
vom L-Ausgang des Flip-Flops A 6 angelegt werden, das Signal QS erzeugt, das anzeigt, daß ein Zeichen β
gelesen wurde. Aus der Tabelle geht hervor, daß der L-Zustand des Flip-Flops A6 ein Zeichen β
anzeigt.
Den Fehlerfeststelloperationen folgt die Auslesung des gerade abgelesenen Zeichens. Ein Signal P32-e2 des
P-Zählers 83, das von 128 bis 252 μβεσ nach Feststellung
des vorderen Teiles eines Zeichens »L« ist, wird an den einen Eingang eines UND-Gatters 149
(F i g. 2) angelegt, dessen anderer Eingang mit dem L-Ausgang des Flip-Flops Ul verbunden ist. Das
Ausgangssignal des UND-Gatters 149 ist daher für diejenige Zeitspanne »L«, während der das Signal P32-63
»L« ist, vorausgesetzt, daß eine Zeichenentscheidung durchgeführt wurde, die durch das im L-Zustand
befindliche Flip-Flop Ul angezeigt wird. Dieses Signal wird über einen Leiter 150 an den Codewandler 131
(F i g. 1) angelegt, der einen das abgelesene Zeichen darstellenden 4-Bit-Code an die Sortiersteuereinheit
SCU liefert. Das Signal auf der Leitung 150 wird außerdem als Zeitgabesignal auch an die Sortiersteuereinheit
SCU angelegt.
Die übrigen Merkmale des zu beschreibenden Systems beziehen sich auf die zu Beginn jeder Operation
erforderliche Einstellung und Rückstellung der Schaltungen.
Gemäß F i g. 2 wird die zu Beginn erforderliche Einstellung durch das L-Ausgangssignal Z5 eines
Monofiops X5 erreicht, das durch das »Nicht-Frei«-
Signal UBK umgeschaltet wird. Das Signal Z5 wird an
ein UND-Gatter 127 angelegt, dessen anderer Eingang
10
mit Taktimpulsen C gespeist wird, um ein Rückstellsignal
RS zu erzeugen. Das Signal RS, das somit auftritt, wenn ein Scheck in die Lesestelle einläuft,
wird an den Z-Eingang des Flip-Flops LX angelegt,
und schaltet dieses zu Beginn in den O-Zustand. Ferner wird das genannte Signal dem einen Eingang eines
ODER-Gatters 146 zugeführt, an dessen anderem Eingang ein Signal P79 des P-Zählers 83 liegt. Das
Ausgangssignal des ODER-Gatters 146 wird an die Jf-Eingänge der Flip-Flops HX, MX und UX angelegt,
wodurch diese zu Beginn (Signal RS) und nach dem Ablesen jedes Zeichens (Signal P79) in den O-Zustand
zurückgestellt werden. Das »Nicht-Frei«-Signal UBK wird außerdem an ein UND-Gatter 203 angelegt,
dessen anderer Eingang mit dem Ausgang eines ODER-Gatters 200 verbunden ist, das durch die
Signale U1 und P32-63 gespeist wird. Das Ausgangssignal
des UND-Gatters 203 wird der Vergleichsschaltung 78 zugeführt. Wie bereits beschrieben, enthält
die Vergleichsschaltung 78 einen Kondensator, der aufgeladen wird, um eine Bezugsspannung zu erzeugen.
Ist das Ausgangssignal des UND-Gatters 203 »L«, dann wird der Kondensator entladen, d. h., zu Beginn einer
Leseoperation und nach jeder Feststellung des vorderen Teiles eines Zeichens findet ein Entladungs-Vorgang
des Kondensators statt.
Außer dem P-Zähler 83 enthält das System auch einen P-Zähler 210, der aus dreizehn Binärstufen
besteht und zwei Eingänge aufweist. Der eine Eingang des P-Zählers 210 wird durch das Signal RS gespeist,
das diesen Zähler, der zyklisch von 0 bis 8191 zählen kann, in die Stellung 8191 rückstellt. An den anderen
Eingang werden von einem UND-Gatter 237 kommende Signale angelegt, die eine Weiterschaltung um
Beim Vorhandensein einer beliebigen anderen Signalform ist es erforderlich, das Auftreten eines
nennenswerten negativen Ausgangssignals zu verhindern. Im folgenden wird untersucht, was geschieht,
wenn die dem Zeichen »1« entsprechende, in F i g. 5 gestrichelte dargestellte Signalform vorhanden ist.
Von den Abgriffen tX, ti, t3 oder ti werden keine
Ausgangssignale abgeleitet. Die Signalform des Zeichens »1« hat jedoch eine positive Spitze am Abgriff *8,
die bewirkt, daß ein kleines Ausgangssignal am Aus* gang 263 des Erkennungsnetzwerks RNO auftritt. Um
dieses unerwünschte Ausgangssignal zu reduzieren oder auszuschalten, werden diejenigen Spitzen der
Signalform des Zeichens »1«, die dort auftreten, wo die Signalform »0« annähernd Null oder negativ ist (das
sind die Spitzen an den Abgriffen t4, t5 und t6) dazu verwendet, um positive Signale an den Ausgang 263
zu liefern. Dies wird dadurch erreicht, daß die Signale ti, t5' und te über entsprechende Widerstände 259, 260
und 257 an den Ausgang angelegt werden. Diese Signale unterdrücken das kleine negative Signal vom
Abgriff 18, so daß das resultierende Ausgangssignal
des Erkennungsnetzwerks RNO bei Vorhandensein der Signalform des Zeichens »1« positiv ist.
Für eine beliebige weitere Zeichensignalform kann beispielsweise auch am Abgriff 6 eine negative Spannung
auftreten. Die Verbindung zwischen dem Abgriff t6 und dem Ausgang 263 über den Widerstand 257
ist daher bestrebt, bei Vorhandensein dieser Signalform ein unerwünschtes negatives Ausgangssignal zu
erzeugen. Um dies zu verhindern, ist eine entsprechend gepolte Diode 262 mit dem Widerstand 257 in Reihe
geschaltet. Auch mit den Widerständen 259 und 260 sind, wie aus F i g. 5 ersichtlich, Dioden in Reihe
jeweils eins bewirken. Das UND-Gatter 237 bildet 35 geschaltet,
das logische Produkt C · SSL, worin das Signal SSL Um sicherzustellen, daß auch die Signalformen der
das logische Produkt C · SSL, worin das Signal SSL Um sicherzustellen, daß auch die Signalformen der
ein durch die Sortiersteuereinheit SCU erzeugtes übrigen Zeichen kein negatives Ausgangssignal am
Start-Stop-Signal ist. Verschiedene Ausgangssignale Erkennungsnetzwerk PJVO bewirken, sind weitere
des P-Zählers 210 werden an die Sortiersteuereinheit Abgriffe an den Ausgang 263 angeschlossen, und zwar
SCU angelegt. Ferner erzeugt der P-Zähler 210 die 40 jeweils über eine Diode und einen Widerstand (Signale
bei der Fehlerfeststellung zur Verwendung kommenden t3, tt, t5, t3' und te').
Das in F i g. 6 dargestellte
Signale TSX und TSl.
Wie bereits ausgeführt, erzeugt nur eines der Erkennungsnetzwerke PJVl bis RNX6 ein nennenswertes
Ausgangssignal. Um dies zu erreichen, ist ein besonderes, an anderer Stelle beschriebenes Korrelationsnetzwerk erforderlich.
An Hand der F i g. 5 wird als Beispiel für ein solches Netzwerk das Erkennungsnetzwerk PiVO für
das Zeichen »0« im folgenden beschrieben.
Die in F i g. 5 in ausgezogenen Linien dargestellte Signalform ist die vom Zeichen »0« erhaltene Signalform, und die längs der horizontalen Achsen dieser
Signalform aufgetragenen Zahlen geben die Nummern der Abgriffe der Verzögerungsleitung 38 an, an denen
die entsprechenden Spannungen auftreten, wenn sich die Signalform in ihrer Bezugslage befindet. Die Signalform ist durch positive Spitzen an den Abgriffen ti
und tS, durch negative Spitzen an den Abgriffen tX Erkennungsnetzwerk
RNXl dient zur Vereinigung der Spitzen einer Zeichensignalform zu einem Zeitgabesignal. Das Netzwerk
NRXl arbeitet ähnlich wie ein mit Analogsignalen gespeistes ODER-Gatter, so daß das Ausgangssignal
PiV17 der oder den größten der als Signale I1
bis ig, tn, t[ bis t* und t'n auftretenden negativen
Spitzen folgt.
Mit der Unterscheidungsleiter-Treiberschaltung 115. (F i g. 2) ist ein Leiter 197 verbunden, der von der
Sortiersteuereinheit SCU gesteuert wird. Der Leiter 197 befindet sich normalerweise auf dem 0-Signalpegel.
Nimmt jedoch dieser Leiter L-Potential an, dann erhält das Unterscheidungssignal auf dem Leiter 13
eine größere negative Amplitude. Wie aus F i g. 7 ersichtlich, wird als Folge davon der Transistor 24
einer Einheit 49 schneller leitend, was für eine kleinere Ladung des entsprechenden Kondensators 22 von
und ti und durch Spannungen von annähernd 0 V an 60 Bedeutung ist. Durch das Anlegen eines von der
allen anderen Abgriffen gekennzeichnet. Um ein maximales negatives Ausgangssignal vom Erkennungsnetzwerk PJVO zu erhalten, sind die Abgriffe tX und ti
über entsprechende Widerstände 252 und 253 mit dem Sortiersteuereinheit SCU kommenden L-Signals an die
Treiberschaltung 115 über die Leitung 197 wird daher einer Verringerung des Unterscheidungspegels der
Einheiten 49 und eine schnellere Aufnahme eines
Ausgangsleiter 263 verbunden. Desgleichen liegen die 65 Signals von einem ein Zeichen erkennenden Ervon
den Abgriffen ti bzw. /8 abgeleiteten invertierten kennungsnetzwerk bewirkt. Somit wird diese Leitung
Signale t% und ts' über entsprechende Widerstände 254
und 255 am Ausgangsleiter 263.
und 255 am Ausgangsleiter 263.
in dem L-Zustand geschaltet, wenn infolge schwachen.
Druckes oder anderer Ursachen zu viele Schecks
wegen »Nicht-Gelesem-Fehlern zurückgewiesen werden. Dieses Senken des Unterscheidungspegels erhöht
selbstverständlich die Häufigkeit von »Mehrmals-Gelesen«-Fehlern.
Es sind insgesamt dreiundzwanzig Anzeigevorrichtungen 67 gezeigt, und zwar sechzehn in F i g. 1, vier
in F i g. 2 (an den !,-Ausgängen der Flip-Flops Hl,
Ll, Ml und Ul) und drei in F i g. 4 (an dem Leiter Mi? und an den Ausgängen der UND-Gatter 175
und 176). Jede dieser Anzeigevorrichtungen besteht aus einem bistabilen Element, das normalerweise
eingestellt wird, wenn der Leiter, an den es angeschlossen ist, in den L-Zustand geht. Normalerweise
werden sämtliche Anzeigevorrichtungen 67 nach der Ablesung eines Zeichens durch das von einem UND-Gatter
193 (F i g. 2) erzeugte Signal IND gleichzeitig mit der Rückstellung der Zeitgabeschaltung rückgestellt.
Die Zustände der Anzeigevorrichtungen können jedoch durch ein von der Sortiersteuereinheit SCU geliefertes
Signal auf dem »Halten«-Leiter gehalten werden. Ein auf diesem »Halten«-Leiter auftretendes
Signal wird direkt an sämtliche Anzeigevorrichtungen 67 angelegt, wodurch verhindert wird, daß die sich im
O-Zustand befindenden Anzeigevorrichtungen in den !.-Zustand geschaltet werden. Ferner wird das genannte
Signal über einen Inverter 192 an das UND-Gatter 193 angelegt, um die Rückstellung der Anzeigevorrichtungen
nach dem Ablesen eines Zeichens zu verhindern. Somit hält ein Signal auf dem »Halten«-Leiter die
Anzeigevorrichtungen 67 in ihren jeweiligen Zuständen, wodurch es ermöglicht wird, den Zustand des Gerätes
während des Ablesens eines beliebigen Zeichens zu überprüfen.
Claims (6)
1. Gerät zum Erkennen von einer Gruppe bei der Abtastung von Schriftzeichen erzeugter elektrischer
Signalformen, deren Signalspitzen einen zeitlichen Abstand voneinander aufweisen, der
einem ganzzahligen Vielfachen eines Grundzeitintervalls entspricht, und die jeweils einer Verzögerungsleitung
zugeführt werden, deren Abgriffe einen dem Grundzeitintervall entsprechenden Abstand
voneinander aufweisen, wobei die Abgriffe mit einer den zu erkennenden Signalformen der
Gruppe entsprechenden Anzahl von Erkennungsnetzwerken verbunden sind und ein Erkennungsvorgang durchgeführt wird, wenn sich die vorderste
Signalspitze an einem vorbestimmten Abgriff befindet, wobei nur von dem der zu erkennenden
Signalform entsprechenden Netzwerk ein die Erkennung dieser Signalform anzeigendes Ausgangssignal
wesentlicher Größe erzeugt wird, dadurch gekennzeichnet, daß ein
Grundzeitintervall nach einem Erkennungsvorgang, bei dem eine von mindestens einigen bestimmten
der möglichen Signalformen festgestellt wurde, ein weiterer Erkennungsvorgang durchgeführt und
ein Fehlersignal erzeugt wird, wenn bei den beiden Erkennungsvorgängen von zwei verschiedenen
Erkennungsnetzwerken Ausgangsimpulse wesentlicher Größe erzeugt und somit zwei unterschiedliche
Signalformen erkannt wurden.
2. Gerät nach Anspruch 1, dadurch gekennzeichnet, daß ein zweiter Erkennungsvorgang verhindert
wird, wenn die beim ersten Erkennungsvorgang festgestellte Signalform einer bestimmten
Gruppe von Signalformen angehört.
3. Gerät nach einem der Ansprüche 1 und 2, dadurch gekennzeichnet daß der Ausgang jedes
Erkennungsnetzwerkes über eine Diode mit einem Kondensator verbunden ist, so daß der dem der zu
erkennenden Signalform entsprechenden Netzwerk zugeordnete Kondensator sich auf eine relativ
hohe Spannung auflädt, so daß zur Anzeige der festgestellten Signalform eine Ausgabevorrichtung
in Abhängigkeit von dem die genannte Ladung aufweisenden Kondensator eingestellt wird.
4. Gerät nach Anspruch 3, gekennzeichnet durch eine Vorrichtung zum Entladen jedes beliebigen
der Kondensatoren mit nennenswerter Ladung, wobei die genannte Vorrichtung nicht mehr als die
Hälfte des Grundzeitintervalls vor dem Bezugszeitpunkt, d. h. dem Zeitpunkt, zu dem die vorderste
Spitze der Signalform den genannten Abgriff erreicht, betätigt wird, wodurch ein durch Vorhandensein
mehr als eines Kondensators mit nennenswerter Ladung hervorgerufener Fehler ein Grundzeitintervall nach dem Bezugszeitpunkt angezeigt
wird.
5. Gerät nach einem der vorangehenden Ansprüche, gekennzeichnet durch ein Ausgangsregister,
bestehend aus mehreren Flip-Flops, die sich anfangs in einem ersten Zustand befinden
und von denen bestimmte nach dem ersten Erkennungsvorgang in Abhängigkeit davon, welches
der Erkennungsnetzwerke ein die Identifizierung eines Zeichens anzeigendes Ausgangssignal erzeugt,
in den zweiten Zustand geschaltet werden, und von denen zumindest ein weiteres Flip-Flop
nach einem weiteren Erkennungsvorgang in den zweiten Zustand geschaltet wird, wenn zu diesem
Zeitpunkt ein weiteres Erkennungsnetzwerk ein die Erkennung einer Signalform anzeigendes Ausgangssignal
erzeugt, und durch eine mit den Ausgängen der Flip-Flops verbundene Verknüpfungsschaltung,
die solche Zustandskombinationen der Flip-Flops feststellt, die mehr als einer Signalform
entsprechen.
6. Gerät nach Anspruch 5, dadurch gekennzeichnet, daß mittels einer Verknüpfungsschaltung
diejenige Zustandskombination der Flip-Flops festgestellt wird, die auftritt, wenn kein Zeichen
gelesen wurde.
In Betracht gezogene Druckschriften:
Deutsche Auslegeschrift Nr. 1147 791;
französische Patentschrift Nr. 1 325 925;
österreichische Patentschrift Nr. 203 065;
USA.-Patentschriften Nr. 3 092 732, 3 092 809, 506.
Deutsche Auslegeschrift Nr. 1147 791;
französische Patentschrift Nr. 1 325 925;
österreichische Patentschrift Nr. 203 065;
USA.-Patentschriften Nr. 3 092 732, 3 092 809, 506.
Hierzu 3 Blatt Zeichnungen
809 537/287 3. 68 © Bundesdruckerei Berlin
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US328396A US3270320A (en) | 1963-12-05 | 1963-12-05 | Character identification systems with two position detection circuits |
Publications (1)
Publication Number | Publication Date |
---|---|
DE1265460B true DE1265460B (de) | 1968-04-04 |
Family
ID=23280805
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DEN25916A Pending DE1265460B (de) | 1963-12-05 | 1964-12-03 | Signalformerkennungsgeraet |
Country Status (8)
Country | Link |
---|---|
US (1) | US3270320A (de) |
BE (1) | BE656572A (de) |
BR (1) | BR6464774D0 (de) |
CH (1) | CH410493A (de) |
DE (1) | DE1265460B (de) |
GB (1) | GB1027557A (de) |
NL (1) | NL6414137A (de) |
SE (1) | SE304625B (de) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE2361899A1 (de) * | 1972-12-18 | 1974-06-20 | Ibm | System zum auffinden und erkennen von zeichen auf belegen |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3605092A (en) * | 1970-01-19 | 1971-09-14 | Ncr Co | Magnetic ink character recognition system |
US8023718B1 (en) * | 2007-01-16 | 2011-09-20 | Burroughs Payment Systems, Inc. | Method and system for linking front and rear images in a document reader/imager |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
AT203065B (de) * | 1956-04-02 | 1959-04-25 | Ibm | Anordnung zur Identifizierung von Schriftzeichen mittels einer optischen bzw. strahlungselektrischen Abtastung |
DE1147791B (de) * | 1960-06-23 | 1963-04-25 | Gen Electric | Einrichtung zum Erkennen von Wellenzuegen bei automatischen Lesegeraeten |
FR1325925A (fr) * | 1961-05-03 | 1963-05-03 | Sperry Rand Corp | Dispositif d'identification de caractères |
US3092732A (en) * | 1959-05-01 | 1963-06-04 | Gen Electric | Maximum signal identifying circuit |
US3092809A (en) * | 1958-12-29 | 1963-06-04 | Gen Electric | Spurious signal suppression in automatic symbol reader |
US3096506A (en) * | 1959-11-02 | 1963-07-02 | Burroughs Corp | Graphic character recognition |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
BE567227A (de) * | 1956-03-19 |
-
1963
- 1963-12-05 US US328396A patent/US3270320A/en not_active Expired - Lifetime
-
1964
- 1964-11-04 GB GB44930/64A patent/GB1027557A/en not_active Expired
- 1964-11-25 BR BR164774/64A patent/BR6464774D0/pt unknown
- 1964-12-01 CH CH1555764A patent/CH410493A/fr unknown
- 1964-12-03 DE DEN25916A patent/DE1265460B/de active Pending
- 1964-12-03 SE SE14618/64A patent/SE304625B/xx unknown
- 1964-12-03 BE BE656572A patent/BE656572A/xx unknown
- 1964-12-04 NL NL6414137A patent/NL6414137A/xx unknown
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
AT203065B (de) * | 1956-04-02 | 1959-04-25 | Ibm | Anordnung zur Identifizierung von Schriftzeichen mittels einer optischen bzw. strahlungselektrischen Abtastung |
US3092809A (en) * | 1958-12-29 | 1963-06-04 | Gen Electric | Spurious signal suppression in automatic symbol reader |
US3092732A (en) * | 1959-05-01 | 1963-06-04 | Gen Electric | Maximum signal identifying circuit |
US3096506A (en) * | 1959-11-02 | 1963-07-02 | Burroughs Corp | Graphic character recognition |
DE1147791B (de) * | 1960-06-23 | 1963-04-25 | Gen Electric | Einrichtung zum Erkennen von Wellenzuegen bei automatischen Lesegeraeten |
FR1325925A (fr) * | 1961-05-03 | 1963-05-03 | Sperry Rand Corp | Dispositif d'identification de caractères |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE2361899A1 (de) * | 1972-12-18 | 1974-06-20 | Ibm | System zum auffinden und erkennen von zeichen auf belegen |
Also Published As
Publication number | Publication date |
---|---|
BE656572A (de) | 1965-04-01 |
GB1027557A (en) | 1966-04-27 |
SE304625B (de) | 1968-09-30 |
US3270320A (en) | 1966-08-30 |
BR6464774D0 (pt) | 1973-05-15 |
CH410493A (fr) | 1966-03-31 |
NL6414137A (de) | 1965-06-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP0184254B1 (de) | Schaltungsanordnung zum Unterscheiden der beiden Halbbilder in einem Fernsehsignal | |
DE2439937C3 (de) | Schaltungsanordnung zur Erzeugung eines gegenüber einem Eingangsimpuls verzögerten Ausgangsimpulses | |
DE2718490C2 (de) | Decodierung von Signalwellenzügen | |
AT223668B (de) | Verfahren und Schaltungsanordnung zur automatischen Erkennung von Schriftzeichen | |
DE1182290B (de) | Schaltungsanordnung zur Verzoegerung aufeinanderfolgender Impulse | |
DE2837862A1 (de) | Vorrichtung zum lesen von gedruckten zeichen | |
DE1265460B (de) | Signalformerkennungsgeraet | |
DE2608741A1 (de) | Anordnung und verfahren zum anzeigen eines uebergangs von einem pegel zu einem anderen pegel in einem 2-pegel-logiksignal | |
DE1236837B (de) | Verfahren zur Identifizierung von Schriftzeichen in einer Zeichenerkennungsanlage | |
DE1235047B (de) | Schaltungsanordnung zur Erkennung von Schriftzeichen | |
DE1249337B (de) | ||
DE2742525B2 (de) | Schaltungsanordnung zum Erkennen von Gleichstromsignalen vorgegebener Mindestdauer in Fernmeldeanlagen, insbesondere zum Erkennen von Anruf signalen vorgegebener Dauer in Fernschreibvermittlungsanlagen | |
DE1762541B1 (de) | Verfahren und Schaltungsanordnung zur Selektion oder Elimination von Impulsen aus einer Impulsfolge mit verschieden langen Intervallen | |
DE2512302B1 (de) | Schaltungsanordnung zur uebertragung zeichenrahmen-gebundener daten in zeitmultiplexsystemen | |
DE1234428B (de) | Schaltungsanordnung zum Erkennen einer beliebigen Signalform aus einer Gruppe elektrischer Signalformen | |
DE1186498B (de) | Schaltungsanordnung zur Erzeugung von Impulsen auf getrennten Leitungen | |
EP0710931A2 (de) | Verfahren und als Fahrzeugdatenerfassungsgerät ausgebildete Vorrichtung zur Überprüfung einer von dem Fahrzeugdatenerfassungsgerät zu registrierenden, die Betätigung eines Fahrzeugaggregates anzeigenden Meldung | |
DE2729407A1 (de) | Verfahren zur impulsbreitensteuerung fuer einen gleichstromsteller und steueranordnung zur durchfuehrung des verfahrens | |
DE1147791B (de) | Einrichtung zum Erkennen von Wellenzuegen bei automatischen Lesegeraeten | |
DE2200613A1 (de) | Zeitsteuerungsschaltung fuer die Datenrueckgewinnung | |
DE1264830B (de) | Verfahren zur maschinellen Zeichenerkennung | |
DE1235992B (de) | Verfahren und Schaltung zur Anzeige des zeitlichen Auftretens von Maximal- und/oder Minimalwerten einer Eingangswelle | |
DE2103584C3 (de) | Anordnung zum Anzeigen von elektrischen Pulsspannungen | |
DE2253328C2 (de) | Einrichtung zur Erkennung von Daten | |
DE2512451A1 (de) | Informationsuebertragungsanlage |