DE1210955B - Verfahren zum Maskieren von Kristallen und zum Herstellen von Halbleiterbauelementen - Google Patents

Verfahren zum Maskieren von Kristallen und zum Herstellen von Halbleiterbauelementen

Info

Publication number
DE1210955B
DE1210955B DEJ25999A DEJ0025999A DE1210955B DE 1210955 B DE1210955 B DE 1210955B DE J25999 A DEJ25999 A DE J25999A DE J0025999 A DEJ0025999 A DE J0025999A DE 1210955 B DE1210955 B DE 1210955B
Authority
DE
Germany
Prior art keywords
protective layer
cracks
areas
crystal
gaas
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DEJ25999A
Other languages
English (en)
Inventor
Dr Michael Michelitsch
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
IBM Deutschland GmbH
Original Assignee
IBM Deutschland GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by IBM Deutschland GmbH filed Critical IBM Deutschland GmbH
Priority to DEJ25999A priority Critical patent/DE1210955B/de
Priority to US445065A priority patent/US3354007A/en
Priority to GB23904/65A priority patent/GB1035089A/en
Priority to NL656507111A priority patent/NL143071B/xx
Priority to FR20126A priority patent/FR1444973A/fr
Publication of DE1210955B publication Critical patent/DE1210955B/de
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02367Substrates
    • H01L21/0237Materials
    • H01L21/02387Group 13/15 materials
    • H01L21/02395Arsenides
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02518Deposited layers
    • H01L21/02521Materials
    • H01L21/02538Group 13/15 materials
    • H01L21/02546Arsenides
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02612Formation types
    • H01L21/02617Deposition types
    • H01L21/02636Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02639Preparation of substrate for selective deposition
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00Metal treatment
    • Y10S148/026Deposition thru hole in mask
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00Metal treatment
    • Y10S148/106Masks, special
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00Metal treatment
    • Y10S148/115Orientation
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00Metal treatment
    • Y10S148/145Shaped junctions
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00Semiconductor device manufacturing: process
    • Y10S438/942Masking

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Recrystallisation Techniques (AREA)

Description

BUNDESREPUBLIK DEUTSCHLAND
DEUTSCHES
PATENTAMT
AUSLEGESCHRIFT
Int. α.:
Nummer:
Aktenzeichen:
Anmeldetag:
Auslegetag:
HOIl
Deutsche Kl.: 21g-11/02
1210 955
J25999 VIIIc/21:
9. Juni 1964
17. Februar 1966
Die Erfindung betrifft ein Verfahren zum Maskieren von Kristallen, insbesondere zum Maskieren von Halbleitereinkristallen zur Herstellung von Halbleiterbauelementen.
Bei der Herstellung von Halbleiterbauelementen ist es bekannt, die zu beschichtenden, zu dotierenden, zu ätzenden oder sonstwie zu bearbeitenden Bereiche eines Halbleitereinkristalls durch Masken zu definieren. Dabei wurden aus metallischen oder aus nichtmetallischen Substanzen bestehende Schutzschichten durch mechanische Bearbeitung oder durch Lichtätzverfahren mit den der gewünschten Maskenform entsprechenden Ausnehmungen versehen. Dieses Verfahren konnte mit Vorteil bei der Herstellung von Masken mit relativ großen Öffnungen verwendet werden, bei der Herstellung von Masken mit sehr kleinen Ausnehmungen, -d. h. mit Ausnehmungen in der Größenordnung von einigen zehntel Mikron bis einigen Mikron zeigten sich bei den mit diesem Verfahren hergestellten Masken jedoch eine Reihe von schwerwiegenden Nachteilen. So war es beispielsweise schon schwierig, die Bereiche mit derartig kleinen Ausnehmungen mit genügender Genauigkeit und Reproduzierbarkeit überhaupt herzustellen. Darüber hinaus machte die der Herstellung der Masken folgende Reinigung der durch die Maskenausnehmungen freigelegten Bereiche außerordentliche Schwierigkeiten, da die der Reinigung dienenden Ätzsubstanzen vorwiegend an den Kanten angreifen, die von zwei Flächen eingeschlossenen Ecken jedoch nur langsam und schlecht angreifen. Dieser Umstand macht sich bei kleinen Maskenöffnungen von einigen zehntel Mikron in einer Dimension und großen Längenabmessungen von einigen Millimetern besonders nachteilig bemerkbar, da die Genauigkeit und Linearität dieser Ausnehmungen dadurch in Frage gestellt wurde. Außerdem stellt der der Maskenherstellung notwendigerweise folgende Ätzvorgang zur Reinigung der freigelegten Bereiche einen besonders schwierigen und vor allen Dingen zeitraubenden, aus mehreren Schritten bestehenden Verfahrensabschnitt dar, was sich besonders bei der Massenherstellung von Halbleiterbauelementen als außerordentlich nachteilig erweist.
Die Erfindung hat zur Aufgabe, ein besonders schnelles und einfaches Verfahren zum Maskieren von Kristallen anzugeben, das die Herstellung von Masken mit sehr schmalen, langgestreckten Ausnehmungen höchster Präzision und Genauigkeit gestattet. Die durch die Maskenöffnungen freigelegten Bereiche des zu bearbeitenden HaMeiter-Verfahren zum Maskieren von Kristallen und
zum Herstellen von Halbleiterbauelementen
Anmelder:
IBM Deutschland Internationale Büro-Maschinen
Gesellschaft m. b. H.,
Sindelf ingen (Württ), Tübinger Allee 49
Als Erfinder benannt:
Dr. Michael Michelitsch, Stuttgart-Vaihingen - -
kristalls sollen darüber hinaus einen hohen Reinheitsgrad aufweisen, so daß eine Veränderung der Konturen durch etwaige Verunreinigungen, die von einem der Reinigung dienenden Ätzprozeß nicht entfernt werden konnten, mit Sicherheit ausgeschlossen wird.
Um diese Aufgabe zu lösen, wird gemäß der Erfindung ein Verfahren zum Maskieren von Kristallen, insbesondere zum Maskieren von Halbl'eitereinkristallen zur Herstellung von Halbleiterbauelementen, vorgeschlagen, das dadurch gekennzeichnet ist, daß der Kristall mit einer Schutzschicht überzogen wird, deren thermischer Ausdehnungskoeffizient kleiner als der des Kristalls ist und beides anschließend zur Erzeugung von schmalen, in Richtung von kristallographischen Achsen des Kristalls verlaufenden, als Maskenöffnungen dienenden Rissen in der Schutzschicht einem schnellen Erwärmungsprozeß unterzogen wird.
Gemäß einer Weiterbildung dieses Verfahrens wird vorgeschlagen, daß zur Auswahl bestimmter Bereiche und/oder einer oder mehrerer der insgesamt auf Grund der kristallographischen Struktur möglichen Richtungen innerhalb der zu maskierenden Fläche der Erwärmungsprozeß des mit der Schutzschicht versehenen Kristalls mittels in geeigneten Lagen und Richtungen angeordneten linienförmigen Wärmequellen oder mit in linienförmigen Bereichen wirksamen Wärmequellen durchgeführt wird.
Auch kann die Schutzschicht mit einer weiteren, auf Grund ihrer mechanischen Festigkeit das Auftreten von Rissen verhindernden Schicht überzogen
609 508/182
werden, die die für die Erzeugung von Rissen vor- Versuche mit dem erfindungsgemäßen Verfahren gesehenen, vorzugsweise im Sinne einer kristallo- haben ergeben, daß es besonders vorteilhaft ist, wenn graphischen Achse orientierten Bereiche frei läßt. ein einkristallines Galliumarsenidplättchen, dessen Es kann aber auch vorteilhaft sein, das Verfahren Oberflächen in der (lll)-Ebene orientiert sind, mit so auszubilden, daß die Schutzschicht vorzugsweise 5 einer Schutzschicht aus Siliziumdioxyd von etwa von im Sinne einer kristallographischen Vorzugs- 5000 Ä Dicke bedeckt und anschließend in einen richtung orientierten Kanälen durchsetzt wird, in vorzugsweise zum epitaktischen Beschichten durch deren Bereich sie eine das Entstehen von Rissen Gastransport oder zum Diffundieren durch Gasbegünstigende Dicke aufweist, wenn die Dicke der transport geeigneten Behälter auf eine Temperatur Schutzschicht in den die Kanäle voneinander trennen- 10 von 700 bis 8000C bis zum Auftreten einer geden Bereichen eine das Entstehen von Rissen wünschten Anzahl von in (112)-Richtungen vererschwerende bzw. verhindernde Dicke, oder um- laufenden Rissen erwärmt wird,
gekehrt, aufweist. Galliumarsenidhalbleiterdioden können unter An-
Das oben angegebene Profil der Schutzschicht wendung des oben beschriebenen Verfahrens herkann entweder durch die Art ihrer Aufbringung oder 15 gestellt werden, indem ein einkristallines, p-doaber durch ein Ätzverfahren, vorzugsweise durch ein tiertes Galliumarsenidplättchen, dessen Oberflächen Lichtätzverfahren, erzeugt werden. in der (lll)-Ebene orientiert sind, mit einer Schutz-
Eine weitere Möglichkeit zur Bestimmung der schicht aus Siliziumdioxyd von etwa 5000 Ä be-Lage und/oder der Richtung der zu erzeugenden deckt und anschließend in einem zum epitaktischen Risse besteht darin, daß zur Auswahl bestimmter 20 Aufbringen von Schichten aus des Gasphase geeig-Bereiche und/oder einer oder mehrere der insgesamt neten Behälter auf eine Temperatur von etwa 700 auf Grund der kristallographischen Struktur .mög- bis 800° C bis zum Auftreten einer gewünschten Anlichen Richtungen innerhalb der zu maskierenden Zahl von (112)-Richtung verlaufenden Rissen er-Flächer, der Erwärmungsprozeß des mit der Schutz- wärmt wird, daß anschließend das mit einer Risse schicht versehenen Kristalls unter gleichzeitiger 25 aufweisenden Siliziumdioxydschicht bedeckte Galli-Einwirkung von mechanischen Spannungen; von die umarsenidplättchen bei 600 bis 85O0C einem aus Kristallstruktur beeinflussenden elektrischen und/ dampfförmigem Arsen, einem kleinen Betrag Selen, oder magnetischen Feldern, vorzugsweise von Galliumchlorid und Wasserstoff bestehenden Gasstehende Wellen erzeugenden mechanischen Schwin- strom bis zum Aufbau von den durch die Risse gungen, durchgeführt wird. 30 freigegebenen Bereichen des Galliumarsenidplätt-
Der Maekierungsprozeß wird vorteilhaft in einem chens ausgehenden, diese Risse ausfüllenden und sie zur Durchführung der sich anschließenden Verfah- pilzförmig überragenden Schicht aus n-dotiertem rensschritte wie z.B. dem Herstellen epitaktischer Galliumarsenid ausgesetzt wird, daß die die ein-Schichten, Diffundieren od. dgl. geeigneten Behälter zelnen Risse pilzförmig überragenden Galliumdurchgeführt. Dabei schließen sich die folgenden 35 arsenidschichten beispielsweise durch Einlegieren Verfahrenschritte so schnell an, daß die extrem von Zinnperlen kontaktiert werden und das schließhohe Reinheit der durch, die Rißbildung freigelegten hch das Galliumarsenidplättchen in eine ent-Flächenbereiche des verarbeiteten Kristalls nicht sprechende Anzahl von jeweils einen pn-übergang oder nur unwesentlich beeinträchtigt wird. geeigneter Länge aufweisende Halbleiterelemente
Das Verfahren kann besonders vorteilhaft zur 40 aufgeteilt wird.
Herstellung extrem schmaler, scharf begrenzter, j>je Erfindung wird anschließend an Hand der
geradliniger, langgestreckter, insbesondere als selbst- em besonders vorteilhaftes Ausführungsbeispiel des
erregte Laser geeigneter pn-Übergänge verwendet Erfindungsgedankens darstellenden Figuren näher
werden. . erläutert. Es zeigt
Die durch das genannte Verfahren hergestellten 45 Fig. 1 ein Galliumarsenid-Einkristallplättchen,
Masken eignen sich außerdem zur Herstellung so- das mit einer Risse aufweisenden Schicht aus SiIi-
genannter HeteroÜbergänge, das sind Übergänge ziumdioxyd überzogen ist,
zwischen zwei verschiedenen Substanzen, beispiels- Fig. 2 ein Gamumarsenid-Einkristallplättchen, weise Übergänge zwischen einer Germanium- und das mit einer Kanäle aufweisenden Siliziumdioxydeiner Siliziumschicht oder einer Germanium- und 50 schicht überzogen ist
einer Galliumarsenidschicht. Fig. 3 einen vergrößerten Schnitt durch das
Nach der in einem ersten Verfahrensschritt erfolg- Plättchen nach F i g. 2,
ten, der Herstellung von Übergängen dienenden Fig. 4 einen Schnitt aus einem Galliumarsenid-Beschichtung oder Dotierung der bei der Rißbildung Einkristallplättchen, das mit einer Risse aufweisenfreigelegten Fläche des Kristalls kann der Herstel- 55 den Siliziumdioxydschicht überzogen und bei dem lungsprozeß durch Aufbringen weiterer Schutz- der dargestellte Riß durch epitaktisches Aufwachsen schichten durch Rißbildung und. weitere Beschich- mit einer Galliumarsenidschicht ausgefüllt ist,
tung oder Dotierung der durch die neuerliche Riß- F i g. 5 eine Anordnung zur Durchführung des bildung freigelegten Bereiche zwecks Herstellung von ernndungsgemäßen Verfahrens.
Halbleiterelementen mit mehreren Übergängen fort- 60 In der Fig. 1 ist ein kreisförmiges Galliumgesetzt werden. arsenid-Halbleiterplättchen 1 dargestellt, dessen
Zur weiteren Verarbeitung der durch das be- Oberfläche in der (lll)-Ebene orientiert. ist. Das
schriebene Verfahren hergestellten Elemente werden Galliumarsenidplättchen 1 ist mit einer Silizium-
die anfallenden, langgestreckte Übergänge auf- dioxydschicht 2 von etwa 5000 Ä Dicke überzogen,
weisenden Halbleiterplatten durch an und für sich 65 die von in {112)-Richtung liegenden Rissen 5 durch-
bekannte Verfahren in Halbleiterbauelemente mit setzt ist. Wie aus der Figur zu ersehen, liegen die
einer vorgegebenen Länge des oder der Übergänge eingezeichneten Risse in zueinander parallelen oder
aufgeteilt. . einander unter einem Winkel von 60° schneidenden
Richtungen, die beide mit den kristallographischen (112)-Richtungen des Galliumarsenid-Halbleiterplättchens 1 zusammenfallen. Die sehr gerade und regelmäßig verlaufenden Risse 5 haben durchweg eine Breite von ungefähr 0,1 μ. Die genannten Risse entstehen durch die Erwärmung der gezeigten Anordnung auf etwa 800° C und sind durch die unterschiedlichen thermischen Ausdehnungskoeffizienten der Schichten 1 und 2 bedingt. In der F i g. 2 ist ein Galliumarsenid-Halbleiterplättchenl mit einer Siliziumdioxydschicht 2 bedeckt, die Kanäle 3 aufweist. Der Zweck der in der Darstellung übertrieben breit gezeichneten Kanäle 3 besteht darin, die Entstehung der unregelmäßig und an unvorhersehbaren Bereichen der Siliziumdioxydschicht auftretenden *5 Risse 5 auf die Grundflächen der Kanäle 3 zu beschränken, so daß eine Selektion der Risse aufweisenden Bereiche durchgeführt werden kann. Die' Dicke der Siliziumdioxydschicht 2 beträgt an den Böden der Kanäle etwa 5000 Ä, während die zwisehen den Böden der Kanäle 3 stehengebliebenen erhöhten Bereiche 4 eine Dicke von etwa 10 000 Ä aufweisen. Versuche haben gezeigt, daß eine Oxydschicht im Bereich von 5000 Ä Dicke wesentlich leichter reißt als die Oxydschicht im Bereich von 10 000 Ä. Durch extrem schmale Ausgestaltung der Kanäle 3 wird erreicht, daß in jedem Kanal nur ein einziger im allgemeinen -durchgehender und geradlinig verlaufender Riß 5 auftritt.
In der F i g. 3 wird ein Schnitt durch die in F i g. 2 gezeigte Anordnung dargestellt.
Die F i g. 4 zeigt einen Ausschnitt aus einem mit einer Schutzschicht aus Siliziumdioxyd versehenen Galliumarsenid-Einkristallplättchen. Der in stark vergrößertem Maßstab gezeichnete Riß 5 ist durch einen Aufwachsprozeß mit einer auf dem Galliumarsenidsubstratl aufbauenden epitaktischen Schicht 6 aus Galliumarsenid ausgefüllt, die sich oberhalb des Risses pilzförmig erweitert. Da der Galliumarsenid-Einkristall 1 p-dotiert und der Galliumarsenidbereich 6 η-dotiert ist, wirkt die Trennlinie 7 zwischen diesen beiden Bereichen als pn-Ubergang. Die in der F i g. 4 gezeigte Anordnung stellt eine Halbleiterdiode mit langgestrecktem pn-Ubergang dar, die mit Hilfe einer Siliziumdioxydmaske, in der durch thermische Einwirkung ein Riß entstanden ist, hergestellt wurde.
Die in der F i g. 5 dargestellte Anordnung zur Durchführung des erfindungsgemäßen Verfahrens besteht aus einem Gefäß 10 mit einem Zuleitungsrohr 11 und einem Ableitungsrohr 12. Im Innern des Gefäßes 10 ist eine heizbare Platte 13 angeordnet, auf der sich ein Galliumarsenid-Einkristallplättchen 1 befindet, das mit einer Siliziumoxydschicht von etwa 5000 Ä Dicke überzogen ist. Zur Durchführung des Verfahrens wird das mit einer Siliziumdioxydschicht bedeckte Galliumarsenidplättchen in das Gefäß 10 eingebracht und unter gleichzeitiger Zuführung eines Wasserstoffstroms auf etwa 8000C erwärmt. Bedingt durch die unterschiedliche Ausdehnung der Schichten 1 und 2 treten Risse 5 auf. Nach Entstehung der Risse wird durch den Zuführungsstutzen 1 ein Gemisch aus Galliumchlorid, Arsen, Selen und Wasserstoff bei einer Temperatur von 75O0C zugeführt, das eine Abscheidung einer η-dotierten Galliumarsenidschicht in den Spalten 5 bewirkt. Anschließend wird die Anordnung unter einem durch den Zuführungsstutzenil zugeführten Wasserstofüstrom abgekühlt. Das Kontaktieren der pilzförmig überstehenden Teile der Bereiche 6 ist besonders einfach.

Claims (14)

Patentansprüche:
1. Verfahren zum Maskieren von Kristallen, insbesondere von Halbleitereinkristallen zur Herstellung von Halbleiterbauelementen, dadurch gekennzeichnet, daß der Kristall mit einer Schutzschicht überzogen wird, deren thermischer Ausdehnungskoeffizient kleiner als der des Kristalls ist und beides anschließend zur Erzeugung von schmalen, in Richtung von kristallographischen Achsen des Kristalls verlaufenden, als Maskenöffnungen dienenden Rissen in der Schutzschicht einem schnellen Erwärmungsprozeß unterzogen wird.
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß zur Auswahl bestimmter Bereiche und/oder einer oder mehrerer der insgesamt auf Grund der kristallographischen Struktur möglichen Richtungen innerhalb der zu maskierenden Fläche der Erwärmungsprozeß des mit der Schutzschicht versehenen Kristalls mittels in geeigneten Lagen und Richtungen angeordneten linienförmigen Wärmequellen oder mit in linienförmigen Bereichen wirksamen Wärmequellen durchgeführt wird.
3. Verfahren nach den Ansprüchen 1 und 2, dadurch gekennzeichnet, daß zur Auswahl bestimmter Bereiche und/oder einer oder mehrerer der insgesamt auf Grund der kristallographischen Struktur möglichen,. Richtungen innerhalb der zu maskierenden Fläche der Erwärmungsprozeß des mit der Schutzschicht versehenen Kristalls unter gleichzeitiger Einwirkung von mechanischen Spannungen oder von die Kristallstruktur beeinflussenden elektrischen und/oder magnetischen Feldern, vorzugsweise von stehende Wellen erzeugenden mechanischen Schwingungen, durchgeführt wird.
4. Verfahren nach einem oder mehreren der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß die Schutzschicht mit einer weiteren, auf Grund ihrer mechanischen Festigkeit das Auftreten von Rissen verhindernden Schicht überzogen wird, die die für die Erzeugung von Rissen vorgesehenen, vorzugsweise in einer kristallographischen Vorzugsrichtung orientierten Bereiche frei läßt.
5. Verfahren nach einem oder mehreren der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß die Schutzschicht von in einer kristallographischen Vorzugsrichtung orientierten Kanälen durchsetzt wird, in deren Bereiche sie eine das Entstehen von Rissen begünstigende Dicke aufweist, während die Dicke der Schutzschicht in den die Kanäle voneinander trennenden Bereichen eine das Entstehen von Rissen erschwerende oder verhindernde Dicke, oder umgekehrt, aufweist.
6. Verfahren nach Anspruch 5, dadurch gekennzeichnet, daß das Profil der Schutzschicht durch die Art ihrer Aufbringung erzeugt wird.
7. Verfahren nach Anspruch 5, dadurch gekennzeichnet, daß das Profil der Schutzschicht durch ein Ätzverfahren, vorzugsweise durch ein Lichtätzverfahren, erzeugt wird.
8. Verfahren nach den Ansprüchen 1 bis 7, dadurch gekennzeichnet, daß der Maskierungsprozeß in einem zur Durchführung von sich anschließenden Verfahrensschritten geeigneten Behälter durchgeführt wird und daß die folgenden Verfahrensschritte sich so schnell anschließen, daß die extrem hohe Reinheit der durch die Rißbildung freigelegten Flächenbereiche des verarbeiteten Kristalls nicht oder nur unwesentlich beeinträchtigt wird,
9. Verfahren nach den Ansprüchen 1 bis 8, gekennzeichnet durch seine Verwendung zur Herstellung extrem schmaler, scharf begrenzter, geradliniger, langgestreckter, insbesondere als selbsterregter Laser geeigneter pn-Übergänge,
10. Verfahren nach den Ansprüchen 1 bis 8, gekennzeichnet durch seine Verwendung zur Herstellung sogenannter HeteroÜbergänge.
11. Verfahren nach den Ansprüchen 1 bis 10, dadurch gekennzeichnet, daß ein einkristallines GaAs-Plättchen, dessen Oberflächen in der (lll)-Ebene orientiert sind, · mit einer Schutzschicht aus SiO2 von etwa 5000 Ä Dicke bedeckt und anschließend in einem vorzugsweise zum epitaktischen Aufbringen von Schichten aus der Gasphase oder zum Diffundieren von Aktivatoren aus einem Gasstrom geeigneten Behälter auf eine Temperatur von 700 bis 8000C bis zum Auftreten einer gewünschten Anzahl von in (112)-Richtungen verlaufenden Rissen erwärmt wird.
12. Verfahren zum Herstellen von Halbleiterbauelementen mit mehreren Übergängen unter Anwendung eines Verfahrens nach einem, oder mehreren der Ansprüche 1 bis 10, dadurch gekennzeichnet, daß nach der in einem ersten Verfaihrensabschnitt erfolgten, der Herstellung von Übergängen dienenden Beschichtung oder Dotierung der bei der Rißbildung freigelegten Fläche des Kristalls, der Herstellungsprozeß durch Aufbringen weiterer Schutzschichten, Rißbildung und weitere Beschichtung oder Dotierung der durch die neuerliche Rißbildung freigelegten Bereiche fortgesetzt wird.
13. Verfahren zum Herstellen von Halbleiterbauelementen unter Anwendung eines Verfahrens nach einem oder mehreren der Ansprüche 1 bis 11, dadurch gekennzeichnet, daß die anfallenden, langgestreckte Übergänge aufweisenden Halbleiterplatten durch an und für sich bekannte Verfahren derart aufgeteilt werden, daß die Halbleiterkörper eine vorgegebene Länge des oder der Übergänge besitzen.
14. Verfahren zur Herstellung von GaAs-Halbleiterdioden unter Anwendung des Verfahrens nach den Ansprüchen 1 bis 13, dadurch gekennzeichnet, daß ein einkristallines p-dotiertes GaAs-Plättchen, dessen Oberfläche in der (Hl)-Ebene orientiert ist, mit einer Schutzschicht aus SiO3 .von etwa 5000 Ä bedeckt und anschließend in einem zum epitaktischen Aufbringen von Schichten aus der Gasphase geeigneten Behälter auf eine Temperatur von 700 bis 8000C bis zum Auftreten einer gewünschten Anzahl von in (112)-Richtung verlaufenden Rissen erwärmt wird, daß anschließend das mit einer Risse aufweisenden SiO2-Schicht bedeckte GaAs-Plättchen bei 600 bis 85O0C einem aus dampfförmigem As, einem kleinen Betrag Se, GaCl und H3 bestehenden Gas-Strom bis zum Aufbau von den durch die Risse freigegebenen Bereichen des GaAs-Plättchens ausgehenden, diese Risse ausfüllenden und sie pilzförmig überragenden Schicht aus η-dotiertem GaAs ausgesetzt wird, daß die die einzelnen Risse pilzförmig überragenden GaAs-Schichten, beispielsweise durch Einlegieren von Sn-Perlen, kontaktiert werden, und daß schließlich das GaAs-Plättchen in eine ent-•sprechende Anzahl von jeweils einen pn-übergang geeigneter Länge aufweisende Halbleiterbauelemente vorzugsweise durch Spalten aufgeteilt wird. :
Hierzu 1 Blatt Zeichnungen
609 508/182 2.66 © Bundesdruckerei Berlin
DEJ25999A 1964-06-09 1964-06-09 Verfahren zum Maskieren von Kristallen und zum Herstellen von Halbleiterbauelementen Pending DE1210955B (de)

Priority Applications (5)

Application Number Priority Date Filing Date Title
DEJ25999A DE1210955B (de) 1964-06-09 1964-06-09 Verfahren zum Maskieren von Kristallen und zum Herstellen von Halbleiterbauelementen
US445065A US3354007A (en) 1964-06-09 1965-04-02 Method of forming a semiconductor by diffusion by using a crystal masking technique
GB23904/65A GB1035089A (en) 1964-06-09 1965-06-04 Improvements relating to methods of manufacturing masks
NL656507111A NL143071B (nl) 1964-06-09 1965-06-04 Werkwijze voor het van openingen voorzien van een een halfgeleiderkristal maskerende laag alsmede halfgeleiderelement aldus vervaardigd.
FR20126A FR1444973A (fr) 1964-06-09 1965-06-09 Procédé de masquage de cristaux

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DEJ25999A DE1210955B (de) 1964-06-09 1964-06-09 Verfahren zum Maskieren von Kristallen und zum Herstellen von Halbleiterbauelementen

Publications (1)

Publication Number Publication Date
DE1210955B true DE1210955B (de) 1966-02-17

Family

ID=7202452

Family Applications (1)

Application Number Title Priority Date Filing Date
DEJ25999A Pending DE1210955B (de) 1964-06-09 1964-06-09 Verfahren zum Maskieren von Kristallen und zum Herstellen von Halbleiterbauelementen

Country Status (4)

Country Link
US (1) US3354007A (de)
DE (1) DE1210955B (de)
GB (1) GB1035089A (de)
NL (1) NL143071B (de)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3455668A (en) * 1966-05-25 1969-07-15 American Optical Corp Method of making optical coupling devices
US3708731A (en) * 1970-02-24 1973-01-02 Unisem Corp Gallium arsenide integrated circuit
US4336099A (en) * 1979-11-14 1982-06-22 General Electric Company Method for producing gallium arsenide single crystal ribbons
CN103358407B (zh) * 2011-12-31 2016-04-06 英利能源(中国)有限公司 一种多晶硅片的生产方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
BE531769A (de) * 1957-08-07 1900-01-01
US2873222A (en) * 1957-11-07 1959-02-10 Bell Telephone Labor Inc Vapor-solid diffusion of semiconductive material
US3055776A (en) * 1960-12-12 1962-09-25 Pacific Semiconductors Inc Masking technique
NL286507A (de) * 1961-12-11
NL297002A (de) * 1962-08-23 1900-01-01

Also Published As

Publication number Publication date
US3354007A (en) 1967-11-21
NL143071B (nl) 1974-08-15
NL6507111A (de) 1965-12-10
GB1035089A (en) 1966-07-06

Similar Documents

Publication Publication Date Title
DE4404110C2 (de) Substrathalter für die metallorganische chemische Dampfabscheidung
DE1933690C3 (de) Verfahren zum Herstellen eines mindestens bereichsweise einkristallinen Films auf einem Substrat
DE2732807C2 (de) Verfahren zur Herstellung eines Halbleiter-Bauelementes mit einer Einkristallstruktur
DE1614867B1 (de) Verfahren zum herstellen eines integrierten schaltkreisaufbaus
DE2030805A1 (de) Verfahren zur Ausbildung epitaxialer Kristalle oder Plattchen in ausgewählten Bereichen von Substraten
DE2654063A1 (de) Verfahren zum herstellen eines bandes aus polykristallinem halbleitermaterial
DE2737686A1 (de) Verfahren zur herstellung einer halbleiteranordnung
DE1138481C2 (de) Verfahren zur Herstellung von Halbleiteranordnungen durch einkristalline Abscheidung von Halbleitermaterial aus der Gasphase
DE2257834A1 (de) Verfahren zur herstellung eines halbleiterbauelementes
DE69204794T2 (de) Verfahren zur Züchtung von heteroepitaktischen Schichten.
DE1965258B2 (de) Verfahren zur Herstellung einer epitaktischen Schicht
DE1915549B2 (de) Verfahren zum epitaktischen aufwachsen von siliciumcarbidschichten
DE1564191A1 (de) Verfahren zum elektrischen Isolieren verschiedener in einer integrierten oder monolithischen Halbleitervorrichtung zusammengefasster Schaltelemente gegeneinander und gegen das gemeinsame Substrat
DE1185151B (de) Verfahren und Vorrichtung zum Herstellen von einkristallinen, insbesondere duennen halbleitenden Schichten
DE2653532C2 (de) Züchtungsverfahren für epitaktische Halbleiterschichten
DE1210955B (de) Verfahren zum Maskieren von Kristallen und zum Herstellen von Halbleiterbauelementen
DE2931432A1 (de) Eindiffundieren von aluminium in einem offenen rohr
DE2404276C3 (de) Verfahren zum Aufwachsen einer einkristallinen Schicht aus Halbleitermaterial auf ein Substrat
DE69207503T2 (de) Einkristall einer Halbleiterverbindung
DE69215165T2 (de) Diamantschicht und Verfahren zu ihrer Herstellung
DE1965408C3 (de) Verfahren zum Herstellen eines Halbleiterbauelementes
DE3021021A1 (de) Verfahren zum selektiven zuechten einer fluessigphasen-epitaxieschicht auf einem halbleitersubstrat
DE102006043991A1 (de) Verfahren zum Herstellen eines Halbleiters und Satellit
DE69203737T2 (de) Verfahren und Vorrichtung zur Kristallzüchtung.
DE2529484C3 (de) Verfahren und Vorrichtung zum epitaktischen Abscheiden von Silicium auf einem Substrat