DE1965408C3 - Verfahren zum Herstellen eines Halbleiterbauelementes - Google Patents
Verfahren zum Herstellen eines HalbleiterbauelementesInfo
- Publication number
- DE1965408C3 DE1965408C3 DE19691965408 DE1965408A DE1965408C3 DE 1965408 C3 DE1965408 C3 DE 1965408C3 DE 19691965408 DE19691965408 DE 19691965408 DE 1965408 A DE1965408 A DE 1965408A DE 1965408 C3 DE1965408 C3 DE 1965408C3
- Authority
- DE
- Germany
- Prior art keywords
- semiconductor
- semiconductor wafer
- etching
- wafer
- mask
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 239000004065 semiconductor Substances 0.000 title claims description 68
- 238000000034 method Methods 0.000 title claims description 27
- 238000004519 manufacturing process Methods 0.000 title claims description 16
- 238000005530 etching Methods 0.000 claims description 35
- 239000000463 material Substances 0.000 claims description 11
- 230000015572 biosynthetic process Effects 0.000 claims description 8
- 238000009792 diffusion process Methods 0.000 claims description 8
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 7
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 7
- 239000013078 crystal Substances 0.000 claims description 5
- 230000001788 irregular Effects 0.000 claims description 4
- 239000000203 mixture Substances 0.000 claims description 4
- 230000008021 deposition Effects 0.000 claims description 3
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 3
- 235000012431 wafers Nutrition 0.000 claims 22
- 239000012535 impurity Substances 0.000 claims 3
- 239000004020 conductor Substances 0.000 claims 1
- 239000000356 contaminant Substances 0.000 claims 1
- 230000000873 masking effect Effects 0.000 claims 1
- 238000001226 reprecipitation Methods 0.000 claims 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical group [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 12
- 229910052710 silicon Inorganic materials 0.000 description 12
- 239000010703 silicon Substances 0.000 description 12
- YCIMNLLNPGFGHC-UHFFFAOYSA-N catechol Chemical compound OC1=CC=CC=C1O YCIMNLLNPGFGHC-UHFFFAOYSA-N 0.000 description 4
- OAKJQQAXSVQMHS-UHFFFAOYSA-N Hydrazine Chemical compound NN OAKJQQAXSVQMHS-UHFFFAOYSA-N 0.000 description 2
- 238000009415 formwork Methods 0.000 description 2
- 229920002120 photoresistant polymer Polymers 0.000 description 2
- PIICEJLVQHRZGT-UHFFFAOYSA-N Ethylenediamine Chemical compound NCCN PIICEJLVQHRZGT-UHFFFAOYSA-N 0.000 description 1
- 238000002679 ablation Methods 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 230000005855 radiation Effects 0.000 description 1
- 230000001105 regulatory effect Effects 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
- H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
- H01L21/30604—Chemical etching
- H01L21/30608—Anisotropic liquid etching
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- General Chemical & Material Sciences (AREA)
- Element Separation (AREA)
Description
dann anschließend gegebenenfalls gebildet werden.
Bei der Herstellung von Mesas nach üblichen bekannten Gasätzverfahren treten zum Teil die
gleichen Probleme auf, wie sie vorstehend in Verbindung mit der Herstellung von »Taschen« zur Bildung
von Schaltungselementen in Abscheidungen in diesen Taschen beschrieben wurden. Eine selektive Ätzung
erzeugt nämlich unregelmäßig geformte Mesas oder Mesas mit relativ zu der Oberfläche, durch welche die
Ätzung erfolgt, geneigten Wänden. In beiden Fällen muß die durch das Ätzen bewirkte Unterhöhlung oder
die Abschrägung der Wände reguliert werden.
Der Erfindung liegt daher die Aufgabe zugrunde, ein Verfahren zum Herstellen von Halbleiterbauelementen
mit mesafönnigen Erhebungen bzw. taschenförmigen
Ausnehmungen in dem Halbleiterscheibchen anzugeben, deren Wände senkrecht zu der Oberfläche
verlaufen, durch welche das Halbleiterscheibchen geätzt wird. Man kann somit Taschen bildenderen Querschnitt
von oben bis unten konstant ist
Die Erfindung geht von einem Verfahren der aus der BE-PS 7 08 163 bekannten Art aus, bei dem die zu einer
(110)-Ebene parallele Scheibenoberfläche mit einer
Ätzmaske bedeckt wird, deren Rand parallel zu Schnittgeraden in der Scheibenoberfläche verläuft, die
von der (HOj-Scheibenoberfläche und (lll)-Ebenen
gebildet werden, und bei dem der von der Ätzmaske unbedeckt gelassene Teil der Halbleiterscheibe durch
eine Ätzlösung abgetragen wird, deren Zusammensetzung zur Einstellung der Ätzgeschwindigkeit von den
{111)- und den |1101-Oberflächen des Halbleiterscheibchens
gewählt wird.
Die obengenannte Aufgabe wird nach der Erfindung mit einem solchen Verfahren dadurch gelöst, daß eine
Ätzlösung verwendet wird, die die (111 [-Oberflächen
mit einer kleineren Ätzgeschwindigkeit als die Oberflächen anderer Orientierung abträgt, daß der Maskenrand
parallel zu den Schnittgeraden in der Scheibenoberfläche verläuft, die von der (llOJ-Schiebenoberfläche und
denjenigen (lll)-Ebenen gebildet werden, die auf der
(110)-Scheibenoberfläche senkrecht stehen, und daß die Ätzmaske eniweder den von dem Maskenrand umschlossenen
Bereich der Scheibenoberfläche bedeckt oder aber gerade diesen Bereich unbedeckt läßt, so daß
beim Ätzen des Halbleiterscheibchens eine mesaförmige Erhebung bzw. eine taschenförmige Ausnehmung
entsteht, deren (lll)-Wandflächen senkrecht zu der
(110)-Scheibenoberf1äche stehen.
Dieses Verfahren gestattet eine dichtere Packung der Schaltungselemente in einem Scheibchen aus Halbleitermaterial
sowie eine genauere Steuerung der Parameter der innerhalb der Tasche nach erneuter
Abscheidung von Silicium in der Tasche und anschließender Eindiffusion von Dotierungsmaterial in dieses
abgeschiedene Silicium gebildeten Schaltungselemente. Das Verfahren ermöglicht auch die Herstellung
»dielektrisch isolierter« Schaltungselemente mit senkrechten Wänden, was gegenüber der Bildung von
Schalungselementen in »Taschen« die Herstellung einer größeren Anzahl von Schaltungselementen
innerhalb einer gegebenen Fläche ermöglicht, da geringere Toleranzen zum Ausgleich für abgeschrägte
oder unregelmäßig geformte Wände erforderlich sind. Das Verfahren verringert auch die Kosten der
Herstellung von einzelnen Halbleiterbauelementen oder integrierten Schaltungen, wenn die Schaltungselemente
anschließend zur Erfüllung einer Schaltfunktion verbunden werden. Außerdem wird die Zuverlässigkeit
des Herstellungsverfahrens erhöht, da die zum Aufbau der Schaltungselemente in dem Halbleiterscheibchen
durchgeführten Verfahrensstufen genauer gesteuert werden können.
In der Zeichnung zeigt
F i g. 1 eine Querschnittsansicht eines Teils eines Halbleiterscheibchens mit einer (ilO)-Scheibenoberfläche,
F i g. 2 - 5 Querschnittsansichten des in F i g. 1 dargestellten Teils des Halbleiterscheibchens während verschiedener Verfahrensstufen zur Herstellung von Halbleiterbauelementen in »Taschen«,
F i g. 2 - 5 Querschnittsansichten des in F i g. 1 dargestellten Teils des Halbleiterscheibchens während verschiedener Verfahrensstufen zur Herstellung von Halbleiterbauelementen in »Taschen«,
Fig.6 eine Draufsicht auf das Halbleiterscheibchen
nach F i g. 5,
Fig.7-15 Querschnittsansichten des Halbleiterscheibchens
von F i g. 1 während verschiedener Herstellungsstufen zur Erzeugung von »dielektrisch isolierten«
Halbleiterbauelementen und
Fi g. 16 eine Draufsicht auf das Halbleiterscheibchen nach Fig. 15,
Fi g. 16 eine Draufsicht auf das Halbleiterscheibchen nach Fig. 15,
Anhand der F i g. 1 bis 6 wird eine Anwendung des Verfahrens nach der Erfindung zum '-/erstellen eines
Halbleiterbauelements mit Schalungselementen in den
»Taschen« der Halbleiterscheibe erläutert In F i g. 1 ist ein Scheibchen 21 aus Halbleitermaterial mit planaren
Oberflächen 22 und 23 dargestellt, die jeweils eine Orientierung in der (HO)-Kristallebene aufweisen. Auf
der Oberfläche 22 ist eine Siliciumoxidschicht 24 gebildet, wie dies F i g. 2 zeigt. Diese Schicht 24 besitzt
nach einem üblichen bekannten fotolithographischen Verfahren erzeugte Fenster 25 und 26.
Die Fenster 25 und 26 sind innerhalb der (110)-Scheibenoberfläche
22 des Halbleiterscheibchens 21 ausgerichtet, und zwar derart, daß jedes der Fenster 25 und 26
durch Linien 25' und 25" bzw. 26' und 26" begrenzt ist, die parallel zueinander und zu Linien verlaufen, die
durch den Schnitt von (111)-Ebenen mit der (110)-Scheibenoberfläche
gegeben sind.
Nach der Bildung der Fenster 25 und 26 wird die
-to durch die Fenster 25 und 26 zugängliche Oberfläche des
Halbleiterscheibchens 21 mit einer Ätzlösung geätzt, die eine geringere Abtraggeschwindigkeit in den {111 [-Ebenen
Js für die (HO)- oder andere Ebenen aufweist. Verschiedene Ätzlösungen zeigen diese gewünschte
Eigenschaft, wie dies im »Journal Electrochem. Society«, Bd. 114 (1967), Nr. 9 (September), Seiten 965 bis 970,
beschrieben ist. Verwendbare Ätzlösungen sind somit Hydrazin- und Katechollösungen, aber auch andere
bekannte Ätzlösungen. Eine Atzlösung, die sich zur Ätzung des Halbleiterscheibchens in den Fenstern 25
und 26 als besonders geeignet erwiesen hat, besteht aus einer Mischung von 88 ecm Wasser (61,20 Mol-%),
17 ecm Äthylendiamin(35,l Mol-%) und 3 g (3,7 Mol-%)
Brenzcatechin. Diese Ätzlösung trägt (100[-Ebenen mit etwa 5P Mikron pro Stunde, )110}-Ebenen mit etwa 3
Mikron pro Stunde ab, was »Taschen« 27 und 28 in dem Halbleiterscheibchen 31 ergibt, wie sie F i g. 3 zeigt. Ua
die Ätzlösung jlllJ-Ebenen mit einer vie! geringeren
Geschwindigkeit als die {110}- und andere Ebenen
abträgt, sind die Taschen 27 und 28 durch senkrechte Wände 27' und 27" bzw. 28' und 28" begrenzt, da die
Linien 25', 25", 26' und 26" parallel zu den senkrecht zu der (llO)-Scheibenoberfläche 22 verlaufenden MIl)-Ebenen
angeordnet waren.
Die auf die gewünschte Tiefe geätzten Taschen 27 und 28 werden dann durch epitaktische Abscheidung
eines dotierten Halbleitermaterial in den Taschen 27
und 28 unter Bildung von Zonen 29 bzw. 30 gefüllt. In
den Zonen 29 und 30 können nach bekannten Verfahren verschiedene Schaltungselemente gebildet werden,
welche dann unter Bildung einer vollständigen integrierten Halbleiterschaltung verbunden werden. Die Zonen
29 und 30 sind von oben bis unten gleichförmig, was eine größere Kontrolle der Wirksamkeit einer anschließenden
Diffusion und Abtragung durch Ätzen ermöglicht und somit die Zuverlässigkeit der fertigen Schaltungselemente
und damit der integrierten Schaltung erhöht. Die regelmäßige Form der Zonen 29 und 30 ist
besonders aus F i g. 5 und θ ersichtlich, wo die Siliciumoxidschicht 24 entfernt ist. Wie in F i g. 6 zu
sehen ist, bilden die Zonen 29 und 30 Parallelogramme mit einem eingeschlossenen Winkel von 109,47° an der
Ecke 31 und von 70,53° an der Ecke 32, da die die Zonen
29 und 30 begrenzenden (111)-Ebenen sich in Winkeln
von 70,53° und 109,47° schneiden. Wie F i g. 6 besonders
veranschaulicht, kann eine Reihe dieser Zonen 29 und 30 in in einem parallelen Abstand befindlichen Reihen auf
einem Halbleiterscheibchen 21 gebildet werden. Diese Zonen 29 und 30 sind vorzugsweise so angeordnet, daß
vorgezeichnete Linien in dem die Zonen 29 und 30 trennenden Raum angebracht werden können, so daß
bei einem anschließenden Abbrechen entlang dieser Linien Stäbchen aus dem Halbleiterscheibchen abgetrennt
werden, in welchen sich die Zonen 29 und 30 befinden. Diese Stäbchen können mehrere Zonen 29
und 30 enthalten, aus denen dann durch Verbindung der verschiedenen in den Zonen 29 und 30 gebildeten
Schaltungselemente eine integrierte Schaltung gebildet
wird.
Die Bildung »dielektrisch isolierter« Schaltungselemente nach dem Verfahren nach der Erfindung wird
anhand der Fig. 7 bis 16 erläutert. Das Halbleiterscheibchen 21 von F i g. 1 besteht z. B. aus N + -leitendem
Silicium, über welchem epitaktisch eine Schicht aus Silicium mit einer anderen Leitfähigkeit, z. B. N-Ieitendem
Silicium, abgeschieden ist, z. B. die in F i g. 7 mit 36 bezeichnete Schicht. Eine dielektrische Schicht, z. B. die
Siliciumoxidschicht 37, wird dann, wie in F i g. 8 gezeigt, auf der N-Ieitenden epitaktischen Siliciumschicht 36
thermisch in Anwesenheit von Sauerstoff oder nach einem anderen üblichen bekannten Verfahren gebildet.
Wie in Fig.9 gezeigt, bildet man dann über der Siliciumoxidschicht 37 eine Stützschicht 38 aus einem
Material mit hohem spezifischen Widerstand, z. B. aus polykristallinem Silicium, wobei die so gebildete Schicht
38 während der folgenden Verfahrensstufen das Siliciumscheibchen 21, 36 mechanisch stützt. Die
N "leitende Siliciumschicht 21 wird dann geläppt und poliert und man erhält das in Fig. 10 dargestellte
Scheibchen, welches zur einfacheren Beschreibung aus der in F i g. 9 gezeigten Stellung umgedreht wurde.
Eine Maske 50 aus einem üblichen bekannten Fotolack wird dann auf die geläppte polierte Siliciumschicht
21 aufgebracht, belichtet und unter Bildung von Fenstern 39 bis 41 entwickelt, durch welche die
Siliciumschichten 21 und 36 mittels einer Ätzlösung der vorstehend beschriebenen Zusammensetzung abgetragen
werden können, so daß die Jl 10}- und andere Ebenen, z.B. die (100}-Ebenen, gegenüber den
|111}-Ebenen bevorzugt geätzt werden. Da die Fenster
39 bis 41 gegenüber der (1 lOj-Scheibenoberfläche des
Siliciumscheibchens 21 so ausgerichtet sind, daß die Seiten der Fenster Linien bilden, die parallel zu
Schnittlinien von bestimmten (Ill)-Ebenen mit der (1 lOJ-Scheibenöberfläche verlaufen, bildet die bevorzugte
Ätzlösung Mesas 42 bis 45. die durch (111 (Ebenen
begrenzt sind, welche die (I IO)-Scheibenoberfläche der
Siliciumschichten 21 und 36 rechtwinklig schneiden. Wie Fig. 13 zeigt, wird auf den Mesas 42 bis 45 eine
ίο Siliciumoxidschicht 46 gebildet, so daß, siehe Fig. 14,
die zweite Stützschicht 47 aus Material mit hohem spezifischem Widerstand, z. B. aus polykristallinem
Silicium, die anschließend über den Mesas 42 bis 45 gebildet wird, von diesen elektrisch isoliert ist. Die erste
Stützschicht 38 wird dann durch Läppen und Polieren unter Bildung des in Fig. 15 gezeigten Schichtenajfbaus
entfernt. Das dargestellte Scheibchen ist zur besseren Beschreibung wieder umgekehrt. Die Mesas 42
bis 45 bilden parallelogrammförmige Zonen, da die die Mesas 42 bis 45 begrenzenden {!! I)-Ebenen sich unter
Bildung eines eingeschlossenen Winkels 48 von 109,47° und eines eingeschlossenen Winkels 49 von 70,53°
schnei'irp. Da die Mesas 42 bis 45 durch senkrecht zu
der (110)-Scheibenoberfläche verlaufende (111)-Ebenen
begrenzt sind, ist die Breite der Mesas 42 bis 45 über deren Tiefe gleichförmig, was eine größere Kontrolle
der anschließenden Ätz- und Diffusionsvorgänge erlaubt, die zur Bildung einzelner Halbleiterbauelemente
oder Schaltungselemente in den Mesas 42 his 45 nach Öffnung entsprechender Fenster in der Siliciumoxidschicht
37 nach einem bekannten Verfahren zur Anwendung kommen können. Da ferner die Mesas 42
bis 45 keine unregelmäßigen oder abgeschrägten Wände besitzen, können sie dichter gepackt werden.
was die Bildung einer größeren Anzahl von Schaltungselementen und damit von integrierten Schaltungen
innerhalb eines bestimmten Halbleiterscheibchens erlaubt.
Eine Vielzahl von Mesas 42 bis 45 kann in einem einzelnen Halbleiterscheibchen gebildet werden, die
vorzugsweise in einer Anordnung nach F i g. 16 gebildet werden, so daß Anreißlinien in dem Zwischenraum
zwischen benachbarten Mesareihen gebildet werden können, die ein anschließendes Brechen des Scheibchens
und eine Trennung in die Halbleiterbauelemente ermöglichen.
Die größere Dichte der Schaltungselemente einer integrierten Schaltung, die bei Anwendung des erfindungsgemäßen
Verfahrens erzielbar ist, verringert die für gewöhnlich dann auftretenden Probleme, wenn die
integrierte Schaltung einer Strahlung ausgesetzt wird. Diese größere Dichte erhöht außerdem die Geschwindigkeit,
mit welcher eine solche Schaltung infolge der engen Nachbarschaft der Schaltungselemente arbeiten
kann. Eine größere Dichte der Schaltungselemente fördert auch eine Integration im mittleren (MSI) und im
großen Maßstab (LSI).
Das Halbleiterscheibchen kann natürlich auch unter Verwendung einer Maske aus einem Fotolack anstatt
M> aus Siliciumoxid geätzt werden, obwohl letztere
bevorzugt wird, insbesondere, wenn eine tiefe Abtragung erwünscht ist.
Hierzu 2 Blatt Zeichnungen
Claims (1)
- Patentanspruch:Verfahren zum Herstellen eines Halbleiterbauelementes mit einem Halbleiterscheibchen, bei dem die zu einer (110)-Ebene parallele Scheibenoberfläche mit einer Ätzmaske bedeckt wird, deren Rand parallel zu Schnittgeraden in der Scheibenoberfläche verläuft, die von der (I10)-Scheibenoberfläche und (lll)-Ebenen gebildet werden, und bei dem der von der Ätzmaske unbedeckt gelassene Teil der Halbleiterscheibe durch eine Ätzlösung abgetragen wird, deren Zusammensetzung zur Einstellung der Ätzgeschwindigkeit von den flll(- und den (llOf-Oberflächcn des Halbleiterscheibchens gewähltwird, dadurch gekennzeichnet, daß eine Ätzlösung verwendet wird, die die {lll}-Oberflächen mit einer kleineren Ätzgeschwindigkeit als die Oberflächen anderer Orientierung abträgt, daß der Maskenrand parallel zu den Schnittgeraden in der Scheibenoberfläche verläuft, die von der (110)-Schefi>enoberfläche und denjenigen (111)-Ebenen gebildet werden, die auf der (110)-Sche|benoberfläche senkrecht stehen, und daß die Ätzmaske entweder den von dem Maskenrand umschlossenen Bereich der Scheibenoberfläche bedeckt oder aber gerade diesen Bereich unbedeckt läßt, so daß beim Ätzen des Halbleiterschcibcheas eine mesaförmige Erhebung bzw. eine taschenförmige Ausnehmung entsteht, deren (111)-Wandflächen senkrecht zu der (llOJ-Scheibenoberfläche stehen.Bei der Herstellung von einzelne-·. Halbleiterbauelementen und von integrierten Schaltungen werden einzelne aktive und/oder passive Schaltungselemente innerhalb eines einkristallinen Halbleiterscheibchens gebildet Verschiedene bekannte Verfahren wurden zur Bildung von Halbleiterbauelementen in einem einkristallinen Halbleiterscheibchen entwickelt, um die Tiefe, die Leitfähigkeit und das seitliche Ausmaß der dotierten Zonen der Halbleiterbauelemente bis zu einem gewis sen Grad zu steuern. Eine Oxidmaske verwendende Verfahren, durch welche Diffusionen in das Halbleiterscheibchen erfolgen, werden bekanntlich vielfach angewandt, da sie eine ausgezeichnete geometrische Kontrolle ermöglichen. Die Störstoffeindiffusion erlaubt jedoch keine vollständige Steuerung der Störstoffkonzentration, da die Verteilung nicht immer einem vorherbestimmten Gradienten folgt und da eine zweite oder dritte Diffusion immer von höherer Konzentration sein muß als die erste, wenn der Leitfähigkeitstyp umgekehrt werden soll. Aus diesen Gründen wurde bekanntlich vom Fachmann eine epitaktische Abscheidung zur Erzeugung von Halbleiterzonen mit gleichmäßiger oder gesteuerter Verteilung der Störstoffkonzentration angewendet Insbesondere wurde ein bekanntes Verfahren entwickelt, bei welchem ein Halbleiterscheibchen nur auf Teilen seiner Oberfläche eine Oxidmaske trägt, so daß nur gewünschte Abschnitte des Halbleiterscheibchens freiliegen. Freiliegende Teile des Halbleiterscheibchens werden dann geätzt, wodurch bestimmte Mengen Halbleitermaterial entfernt und in der Halbleiterscheibe Flächen freigelegt oder »Taschen», d. h. taschenförmige Ausnehmungen, geschaffen werden. Dann werden in diesen Taschen wieder unter Anwendung eines epitaktischen Verfahrens Schichten aus Halbleitermaterial mit der gewünschten Leitfähigkeit niedergeschlagen. Die Anwendung dieser selektiven Ätzung und erneuten Niederschlagung erlaubt nicht nur eine genaue Kontrolle der Störstoffkonzentration des Halbleitermaterials, sondern auch der Abmessungen und der geometrischen Anordnung dieser epitaktischen Schichten. Bei dem selektiven Ätz- und erneuten Abscheidungs verfahren traten jedoch Probleme auf, die seine Verwendung und Anwendung beschränkten. Insbesondere wurde festgestellt, daß, wenn ein einkristallines Halbleiterscheibchen nach Maskierung mit einer Oxidschicht nach einem der üblichen bekannten Verfahren einer Gasätzung unterworfen wurde, eine selektive Ätzung des Halbleitermaterials eintrat, die Taschen mit unregelmäßigem Wandprofil oder mit konvergierenden Wänden ergab. Die Taschen besaßen somit eine ungleichmäßige Breite von unten nach oben. WennΜ daher anschließend eine Abscheidung in diesen Taschen erfolgte, trat unregelmäßiges und ungleichmäßiges epitaktisches Wachstum entsprechend den unregelmäßigen und unebenen Ätzprofilen auf, so daß man eine Oberfläche der epitaktisch abgeschiedenen Halbleiter schicht erhielt die nacht planar war. Da für viele Halbleiterbauelemente, insbesondere für die Herstellung monolithischer Halbleiterschaltungen, eine planare Oberfläche erforderlich ist um genaue K'iaskenausrichtungen, gleichmäßige Diffusionen und eine Kontinuität von über die Oberfläche gelegten Leitungsbahnen zu ermöglichen, verhinderten die unebenen epitaktischen Aufwachsungen diese Anwendungen. In Fällen, in weichen die in einem Halbleiterscheibchen durch Ätzen gebildeten Taschen ein regelmäßiges Wandprofil aufwiesen, jedoch konvergierende Wände besaßen, konnten die Halbleiterbauelemente in dem Halbleiterscheibchen nicht in sehr engen Abständen angebracht werden, da die öffnungen, durch welche sie geätzt wurden, größer sein mußten als tatsächlich erforderlich, um eine Tasche mit einer gewünschten konstanten Abmessung von oben bis unten zu erhalten, weil die Wände nach dem Boden der Tasche zu konvergierten.Ein weiteres bekanntes Verfahren zur Herstellung von Halbleiterbauelementen in einem Halbleiterscheib chen verwendet die Herstellung von sogenannten »dielektrisch isolierten« Halbleiterbauelementen oder Schaltungsanordnungen. Dieses Verfahren besteht in der Regel darin, daß man zuerst eine Reihe von maskierten Bereichen auf dem Halbleiterscheibchen bildet und dann rund um die maskierten Bereiche das Halbleitermaterial zur Erzeugung der stehenbleibenden »Mesabereiche« ätzt Eine dielektrisch isolierende Schicht zum Beispiel aus Siliciumoxid, wird dann nach Entfernung der Maske auf der Oberfläche des Halbleiterscheibchens, in welcher die Mesas entstanden sind, gebildet Eine Stützschicht zum Beispiel aus polykristallinem Silicium, wird dann über der dielektrisch isolierenden Schicht in einer solchen Dicke aufgebracht daß ein Brechen des Halbleiterscheibchens während der anschließenden Hendhabung vermieden wird. Nach Bildung der Stützschicht wird die Oberfläche des Plättchens, welche derjenigen, in welcher die Mesas gebildet wurden, gegenüberliegt geläppt und poliert, um die einkristallinen Mesabereiche voneinander zu isolieren, in denen durch Diffusion oder ein anderes Dotierungsverfahren Halbleiterbauelemente gebildet worden sind. Leitungsbahnen, welche die Schaltungselemente einer integrierten Schaltung verknüpfen, können
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US78817768A | 1968-12-31 | 1968-12-31 |
Publications (3)
Publication Number | Publication Date |
---|---|
DE1965408A1 DE1965408A1 (de) | 1970-07-16 |
DE1965408B2 DE1965408B2 (de) | 1978-02-16 |
DE1965408C3 true DE1965408C3 (de) | 1979-01-25 |
Family
ID=25143680
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE19691965408 Expired DE1965408C3 (de) | 1968-12-31 | 1969-12-30 | Verfahren zum Herstellen eines Halbleiterbauelementes |
Country Status (4)
Country | Link |
---|---|
DE (1) | DE1965408C3 (de) |
FR (1) | FR2027429B1 (de) |
GB (1) | GB1288278A (de) |
NL (1) | NL6918388A (de) |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3579057A (en) * | 1969-08-18 | 1971-05-18 | Rca Corp | Method of making a semiconductor article and the article produced thereby |
GB1439351A (en) * | 1972-06-02 | 1976-06-16 | Texas Instruments Inc | Capacitor |
US4238275A (en) * | 1978-12-29 | 1980-12-09 | International Business Machines Corporation | Pyrocatechol-amine-water solution for the determination of defects |
JPH067594B2 (ja) * | 1987-11-20 | 1994-01-26 | 富士通株式会社 | 半導体基板の製造方法 |
JPH0775244B2 (ja) * | 1990-11-16 | 1995-08-09 | 信越半導体株式会社 | 誘電体分離基板及びその製造方法 |
JPH0775245B2 (ja) * | 1990-11-16 | 1995-08-09 | 信越半導体株式会社 | 誘電体分離基板及びその製造方法 |
RU2220449C1 (ru) | 2002-12-19 | 2003-12-27 | Акционерное общество закрытого типа "ЛИТЭКС" | Способ маркирования изделий с помощью набора меток и метка для маркирования |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3425879A (en) * | 1965-10-24 | 1969-02-04 | Texas Instruments Inc | Method of making shaped epitaxial deposits |
NL144778B (nl) * | 1966-12-20 | 1975-01-15 | Western Electric Co | Werkwijze voor het vervaardigen van een halfgeleiderinrichting door anisotroop etsen alsmede aldus vervaardigde inrichting. |
-
1969
- 1969-11-20 GB GB5686169A patent/GB1288278A/en not_active Expired
- 1969-12-08 NL NL6918388A patent/NL6918388A/xx unknown
- 1969-12-19 FR FR6944145A patent/FR2027429B1/fr not_active Expired
- 1969-12-30 DE DE19691965408 patent/DE1965408C3/de not_active Expired
Also Published As
Publication number | Publication date |
---|---|
DE1965408A1 (de) | 1970-07-16 |
DE1965408B2 (de) | 1978-02-16 |
NL6918388A (de) | 1970-07-02 |
FR2027429B1 (de) | 1973-08-10 |
GB1288278A (de) | 1972-09-06 |
FR2027429A1 (de) | 1970-09-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE1514818C3 (de) | ||
DE2109874C3 (de) | Halbleiterbauelement mit einem monokristallinen Siliziumkörper und Verfahren zum Herstellen | |
EP0001100B1 (de) | Verfahren zum Herstellen von in Silicium eingelegten dielektrischen Isolationsbereichen mittels geladener und beschleunigter Teilchen | |
DE1764281C3 (de) | Verfahren zum Herstellen einer Halbleitervorrichtung | |
DE1614867B1 (de) | Verfahren zum herstellen eines integrierten schaltkreisaufbaus | |
DE1439741C3 (de) | Verfahren zur Herstellung einer Festkörperschaltung mit geringer Nebenschlußkapazität | |
DE2238450C3 (de) | Verfahren zur Herstellung einer integrierten Halbleiteranordnung | |
DE1564191B2 (de) | Verfahren zum herstellen einer integrierten halbleiterschaltung mit verschiedenen, gegeneinander und gegen ein gemeinsames siliziumsubstrat elektrisch isolierten schaltungselementen | |
DE2626738A1 (de) | Verfahren zur bildung versenkter dielektrischer isolationszonen bei monolithisch integrierten halbleiterschaltungen | |
DE1963162B2 (de) | Verfahren zur Herstellung mehrerer Halbleiterbauelemente aus einer einkristallinen Halbleiterscheibe | |
DE2615754A1 (de) | Aus einem substrat und einer maske gebildete struktur und verfahren zu ihrer herstellung | |
DE2633714C2 (de) | Integrierte Halbleiter-Schaltungsanordnung mit einem bipolaren Transistor und Verfahren zu ihrer Herstellung | |
DE1965406A1 (de) | Monolithische integrierte Schaltungen und Verfahren zu ihrer Herstellung | |
DE1965408C3 (de) | Verfahren zum Herstellen eines Halbleiterbauelementes | |
DE2133976B2 (de) | Monolithisch integrierte Halbleiteranordnung | |
DE1589920A1 (de) | Verfahren zum gegenseitigen elektrischen Isolieren verschiedener in einer integrierten oder monolithischen Halbleitervorrichtung zusammengefasster Schaltelemente | |
DE1280416B (de) | Verfahren zum Herstellen epitaktischer Halbleiterschichten auf elektrisch leitenden Schichten | |
DE1621532A1 (de) | Praezisionsaetzung von Halbleiterbauelementen | |
DE2142391C2 (de) | Verfahren zum Herstellen einer Halbleiteranordnung | |
DE2100292A1 (de) | Halbleiteranordnung mit relativ kleinen geometrischen Abmessungen und Verfahren zur Herstellung derselben | |
DE1564136C3 (de) | Verfahren zum Herstellen von Halbleiterbauelementen | |
DE2718781C2 (de) | Verfahren zum Herstellen einer Mehrzahl von Halbleiterbauelementen | |
DE1564958C3 (de) | Integrierte Halbleiterschaltung mit einem hochohmigen einkristallinen Galliumarsenid-Substrat und Verfahren zu ihrer Herstellung | |
DE2657822C2 (de) | ||
DE2216642C3 (de) | Halbleiteranordnung und Verfahren zu ihrer Herstellung |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C3 | Grant after two publication steps (3rd publication) | ||
8328 | Change in the person/name/address of the agent |
Free format text: PRINZ, E., DIPL.-ING. LEISER, G., DIPL.-ING., PAT.-ANW., 8000 MUENCHEN |
|
8339 | Ceased/non-payment of the annual fee |