DE1125208B - Elektrisches Vergleichsschaltungssystem - Google Patents
Elektrisches VergleichsschaltungssystemInfo
- Publication number
- DE1125208B DE1125208B DEW23065A DEW0023065A DE1125208B DE 1125208 B DE1125208 B DE 1125208B DE W23065 A DEW23065 A DE W23065A DE W0023065 A DEW0023065 A DE W0023065A DE 1125208 B DE1125208 B DE 1125208B
- Authority
- DE
- Germany
- Prior art keywords
- digit
- circuit
- output
- comparison
- digits
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
- G06F7/02—Comparing digital values
- G06F7/026—Magnitude comparison, i.e. determining the relative order of operands based on their numerical value, e.g. window comparator
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Computational Mathematics (AREA)
- Mathematical Analysis (AREA)
- Mathematical Optimization (AREA)
- Pure & Applied Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- Logic Circuits (AREA)
- Error Detection And Correction (AREA)
- Interface Circuits In Exchanges (AREA)
Description
Die Erfindung betrifft Vergleichsschaltungen, insbesondere Schaltungen zum Vergleichen binär verschlüsselter
Signale.
Die Erfindung kann in der Praxis in Anlagen benutzt werden, die mit dem Binärkode arbeiten, d. h. in
Anlagen, bei denen eine Kodegruppe aus einer numerischen Folge irgendeiner Anzahl von Nullen
oder Einsen in irgendeiner Permutation vorliegt. Ein einzelnes Element eines solchen Kodes besteht aus
einer 0 oder einer 1. Diese Elemente 0 und 1 können voneinander in der Praxis durch die Zustände Strom
und kein Strom, positiver Strom und negativer Strom oder durch andere geeignete paarweise auftretende
Zustände unterschieden werden.
Es sind Zahlenvergleichssysteme bekannt, welche eine Anzeige der relativen Größen oder des Vorzeichens
der Differenz von zwei mehrstelligen binären Zahlen liefern. Die vorliegende Erfindung gibt die
genaue Größe der Differenz von zwei Zahlen wie auch ihre ralativen Größen oder das Vorzeichen an.
Es sind bereits Zählschaltungen bekannt, welche verschiedene mathematische Funktionen mit mehrstelligen
Binärzahlen durchführen können, z. B. die Addition und die Subtraktion. Bei der Durchführung
dieser Funktionen arbeiten solche Schaltungen im allgemeinen zuerst mit den niedrigsten Ziffernstellen
jeder Zahl und schreiten Ziffer für Ziffer zu den höheren Stellen weiter. Danach erhält man das Ergebnis.
Offensichtlich kann, wenn hohe Geschwindigkeit gefordert wird, die zur Durchführung dieses Vergleichs
Ziffer für Ziffer benötigte Zeit bis zur Erreichung des gewünschten Ergebnisses derartige
Schaltungen ungeeignet machen. Zum Beispiel hängt die schnelle Speicherung in Kathodenstrahlröhren von
der schnellen und genauen Einstellung eines Elektronenstrahls gemäß einer Eingangsinformation ab, die
an die Ablenkschaltung der Röhre binär verschlüsselt in paralleler Form geliefert wird. Um die Genauigkeit
der Strahllage sicherzustellen, kann ein Überwachungssystem verwendet werden. Von der Speicherplatte
einer Überwachungsröhre werden Ausgangssignale in paralleler Binärform geliefert, welche die Strahllage
anzeigen. Diese Signale werden mit den Signalen am Eingang verglichen und die Ergebnissignale an die
Ablenkschaltung der Röhre geliefert, um jeden Fehler in der Strahllage zu korrigieren. Eine unmittelbare
analoge Subtraktion, wie sie in der bisherigen Technik angewendet wird, würde die Genauigkeit und die
Geschwindigkeit dieses Vorganges beträchtlich vermindern.
Das bekannte Zahlenvergleichssystem kann im obigen Beispiel verwendet werden, um den erforder-
Elektrisches Vergleichsschaltungssystem
Anmelder:
Western Electric Company Incorporated,
New York, N. Y. (V. St. A.)
New York, N. Y. (V. St. A.)
Vertreter: Dipl.-Ing. H. Fecht, Patentanwalt,
Wiesbaden, Hohenlohestr. 21
Wiesbaden, Hohenlohestr. 21
Beanspruchte Priorität:
V. St. v. Amerika vom 10. April 1957 (Nr. 651 897)
V. St. v. Amerika vom 10. April 1957 (Nr. 651 897)
Raymond Waibel Ketchledge, Whippany, N. J.
(V. St. A.),
ist als Erfinder genannt worden
ist als Erfinder genannt worden
liehen Vergleich von zwei binären Zahlen durchzuführen,
eine Anzeige der größeren Zahl zu liefern und die Ablenkkorrektur in die richtige Richtung zu
lenken. Durch Anwendung fortlaufender Rückvergleiche können Korrektursignale so lange geliefert
werden, bis die Differenz zwischen der binären Eingangszahl und der binären Ausgangszahl auf Null
verringert ist und damit die genaue Strahllage gewährleistet ist. Die Zeit, die bis zur Erreichung dieses
Zustandes bei Anwendung eines solchen Systems vergeht, verlängert jedoch notwendigerweise die
Arbeitsgeschwindigkeit und kann in manchen Fällen mit extrem hoher Geschwindigkeit das System als
brauchbar werden lassen.
Ebenso sind andere Anordnungen zur Bestimmung der relativen Größe von zwei binären Zahlen bekannt,
bei denen die binären Zahlen, beginnend mit den Ziffern der höchsten Ziffernstelle, verglichen werden,
z. B. eine Vergleichsanordnung, bei der ein Paar benachbarter Ziffern jeder Zahl an einen bestimmten
Vergleichskreis angelegt wird, der aus einem Dirferentialverstärker
besteht. So erhält jeder von einer Vielzahl von ersten Vergleichskreisen vier Ziffernsignale,
bestimmt deren Differenz und liefert ein Ausgangssignal, daß das größte Paar anzeigt. Die sich ergebenden
Anzeigen der relativen Größe werden an aufeinanderfolgende Vergleichskreise angelegt, bis ein letzter
Vergleichskreis die letzten beiden Paare der sich ergebenden Ziffernvergleichssignale erhält.
209 518/212
3 4
Bei der Erfindung wird durch Anzeige der genauen Ergebnis erhält man erst, wenn alle Ziffernvergleiche
Größe der Differenz von zwei mehrstelligen Binär- bis zur höchsten Stelle der Reihe nach durchgeführt
zahlen wie auch ihrer relativen Größe oder des Vor- sind. Zum Beispiel wird, um 75 von 123 in üblicher
zeichens die Vielzahl der Vergleiche verringert, die Weise abzuziehen, die niedrigste Stelle des Subtrahenbei
Vergleichssystemen erforderlich sind, welche nur 5 den (5) von der niedrigsten Stelle des Minuenden (3)
die relative Größe oder das Vorzeichen liefern, so daß abgezogen, wobei von der nächsthöheren Stelle des
die Arbeitsgeschwindigkeit verbessert wird. Minuenden (2) 10 geborgt wird, um das Ergebnis (8)
Die Erfindung will also eine Vergleichsschaltung für den Ziffernvergleich der niedrigsten Stelle zu erverfügbar
machen, die die Differenz zwischen, zwei halten. Dieses Ergebnis gibt noch keine Anzeige des
mehrstellige binär verschlüsselte Zahlen darstellend, io Vorzeichens oder der relativen Größe der Differenz
den Signalen liefert, wobei die Ziffern jeder Zahl durch zwischen den beiden Zahlen. Dieses Ergebnis erhält
einen von zwei elektrischen Zuständen dargestellt man erst, wenn die höchsten Ziffernstellen verglichen
werden. Die Erfindung benutzt dazu eine Schaltung worden sind. Ebenso schreitet ein Subtraktionskreis
mit einer Anzahl von Ziffernstellen entsprechend der bekannter Art, der mit den gleichen Zahlen in binärer
Stellenzahl einer der Zahlen, an die Ziffern a« und gi 15 Kodeform arbeitet, beim Vergleich über alle Stellen
beider Zahlen gleichzeitig angelegt werden, wobei jede fort, wobei er mit der niedrigsten Stelle beginnt.
Ziffernstelle eine Ziffernvergleichseinrichtung mit zwei Erfindungsgemäß werden binäre Ziffernvergleiche
Ziffernstelle eine Ziffernvergleichseinrichtung mit zwei Erfindungsgemäß werden binäre Ziffernvergleiche
UND-Kreisen, an die eine Ziffer einer Zahl und der durchgeführt, indem mit der höchsten Ziffernstelle
Komplementärwert der Ziffer gleichen Stellenwertes begonnen wird. So ist für das obige Beispiel der
der anderen Zahl angelegt werden, eine Übertrag- 20 Minuend 123 = 1111011 in binärer Kodeform, der
einrichtung mit ersten ODER-Kreisen zur Anlegung Subtrahend 75 = 1001011 in üblicher binärer Kodeder
Ergebnisse der Vergleichseinrichtung an Ziffern- form. Die Ziffer der höchsten Stelle ist in beiden
stellen niedriger Stellenzahl und eine Ausgangs- binären Zahlen eine 1, die nur angibt, daß beide
einrichtung mit zwei UND-Kreisen enthält, an die siebenstelligen Binärzahlen zwischen 64 und 127
jeweils das Vergleichsergebnis von einem entsprechen- 25 einschließlich liegen. Die nächstniedrigere Stelle ist
den Vergleich-UND-Kreis angelegt wird, und eine eine 1 im Minuenden und eine 0 im Subtrahenden.
Ausgangsklemme, und empfiehlt dazu, daß jede Ziffer Diese höchststellige Nichtübereinstimmung zeigt an,
a« und ihr Komplementärwert αΐ an die Ausgangs- daß der Minuend größer als der Subtrahend ist und daß
einrichtung der nächsthöheren Ziffernstelle gegeben der Minuend zwischen 96 und 127 liegt, während der
wird, daß die übertrageinrichtung jeder Ziffernstelle 30 Subtrahend zwischen 64 und 95 und das Ergebnis
ein Übertragsignal zwischen+32 und+63 liegt. Eine solche Information
, , ist hinreichend, um die ungefähre Größe der Differenz
Ci = Ci+1 (d{ (+) bi) + di +1 at bi zwischen den verglichenen Zahlen wie auch das Voroder
zeichen der Differenz anzugeben. Erfindungsgemäß
dt = di+1 (at(+)bi) + Ci+1ai'bi 35 wurde festgestellt, daß die genaue Größendifferenz
zweier verglichener binärer Kodezahlen von dem
abgibt, daß der Komplementärwert des Übertrag- binären Wert hergeleitet werden kann, welcher der
signals ei oder dt an einen entsprechenden Vergleichs- höchsten Ziffernstelle zugeordnet ist, in der Nicht-UND-Kreis
der nächstniedrigeren Ziffernstelle und Übereinstimmung der Ziffer auftritt, und ferner von
einen entsprechenden Ausgangs-UND-Kreis der nächst- 40 binären Werten, welche allen niedrigeren Ziffernhöheren
Ziffernstelle ein Signal stellen zugeordnet sind. Jeder binären Ziffernstelle
ist ein analoger Wert zugeordnet, welcher seiner bi-
Wi = Ci (ci-x + fli-i) nären Stellenzahl entspricht, z. B. sind bei einer sieben-
oder stelligen Binärzahl den Ziffernstellen binäre Werte
Vi = di (di'-x + ßi'-j) 45 64, 32, 16, 8, 4, 2 und 1 mit abnehmender Stellenzahl
zugeordnet. Wenn somit die höchststellige Nichtüber-
liefern und daß die Summe der Ausgangssignale als einstimmung in der vierten Stelle der beiden siebenanaloge
Spannung an eine Ausgangsklemme gegeben stelligen Binärzahlen auftritt, kann die genaue Größe
wird und das Vorzeichen und die genaue Größe der ihrer Differenz von dem Binärwert hergeleitet werden,
Differenz zwischen den verglichenen Zahlen anzeigt. 50 der der vierten Ziffernstelle zugeordnet ist und von
Bei dem Ausführungsbeispiel der Erfindung sind in den Binärwerten 4, 2 und 1, welche der fünften,
der Vergleichsschaltung für jede Ziffernstelle logische sechsten und siebten Ziffernstelle zugeordnet sind.
UND- und ODER-Kreise vorgesehen. UND-Kreise Das erfindungsgemäße System zur Bestimmung der
UND- und ODER-Kreise vorgesehen. UND-Kreise Das erfindungsgemäße System zur Bestimmung der
werden auch als UND-Gatter oder Koinzidenzkreise genauen Größe der Differenz führt Vergleiche entbezeichnet
und allgemein bei Rechenoperationen ver- 55 sprechender Ziffern jeder Zahl, beginnend mit den
wendet. Ein logischer UND-Kreis ist im allgemeinen höchsten Ziffernstellen, durch. Die Vergleichsschaltung
ein Kreis mit mehreren Eingängen und einem einzigen stellt die Ziffernstelle fest, welche am meisten zu der
Ausgang, der so aufgebaut ist, daß ein Ausgangssignal Differenz beiträgt. Sie ist durch die Nichtübernur
entsteht, wenn gleiche Signale von vorbestimmter einstimmung der höchsten Stelle bestimmt und liefert
Art gleichzeitig an jedem der Eingänge ankommen. 60 ein Ausgangssignal, welches gemäß einem der fest-Ein
logischer ODER-Kreis ist ein Kreis mit einer gestellten Stelle zugeordneten analogen Wert gewertet
Vielzahl von Eingängen und einem einzigen Ausgang, wird. Die Schaltung stellt ferner jede Ziffernstelle fest,
der so aufgebaut ist, daß ein Ausgangssignal entsteht, welche am meisten zu der Differenz beiträgt und durch
wenn Signale von vorbestimmter Art an einem oder die erste Nichtübereinstimmung angezeigt wird, die
mehreren Eingängen ankommen. 65 einer festgestellten Ziffernstelle folgt. Die Schaltung
Ein üblicher Subtraktionskreis vergleicht, mit der liefert Ausgangssignale mit den analogen Werten,
niedrigsten Stelle beginnend, alle Ziffernstellen der welche jeder derartigen festgestellten Stelle zugeordnet
beiden zu vergleichenden Zahlen nacheinander. Das sind. Die Polarität jedes Ausgangssignals wird durch
das Vorzeichen der das Signal erregenden Nichtübereinstimmung bestimmt. Die analogen Werte
dieser Ausgangssignale werden algebraisch addiert, um die endgültige relative Größe oder das Vorzeichen
und die genaue Größendifferenz als Ausgangssignal 5 der Schaltung zu erhalten.
Gemäß dem Ausführungsbeispiel der Erfindung können die verschiedenen Vergleiche, welche zu
Ausgangssignalen führen, nach den folgenden Regeln eingeteilt werden:
1. Wenn die Ziffern in der Stelle, welche der höchsten
Stelle mit Nichtübereinstimmung unmittelbar folgt, übereinstimmen, soll ein erstes Ausgangssignal
gemäß dem Wert geliefert werden, welcher der höchststelligen Nichtübereinstimmung zugeordnet
ist.
2. Wenn die Ziffern der höchststelligen Nichtübereinstimmung der nachfolgenden Stelle oder
Stellen in einem Sinne nicht übereinstimmen, der ao
der höchststelligen Nichtübereinstimmung entgegengesetzt ist, soll ein Ausgangssignal mit dem
Wert geliefert werden, welcher der letzten Stelle mit entgegengesetzter Nichtübereinstimmung zugeordnet
ist.
3. Es sollen aufeinanderfolgende Ausgangssignale nach den Regeln 1 und 2 geliefert werden, wobei
an Stelle der höchststelligen Nichtübereinstimmung die erste Nichtübereinstimmung tritt, welche jeder
Ziffernstelle mit einem zugeordneten Wert folgt, der dem einem Ausgangssignal verliehenen
entspricht.
4. Es soll jedem Ausgangssignal eine Polarität entsprechend dem Sinn der Nichtübereinstimmung
zugeordnet werden, welche einen zu einem Ausgangssignal führenden Vergleich ergibt, und
die Ausgangssignale sollen algebraisch addiert werden.
Die obigen Regeln können auf Vergleiche von zwei in üblichem Binärkode ausgedrückten Zahlen angewendet
werden. Wenn eine der Zahlen oder beide in einem anderen Kode vorliegen, sind die äquivalenten
Übereinstimmungen oder Nichtübereinstimmungen der Ziffern im üblichen Binärkode zu
betrachten. Zur Verdeutlichung der Regeln sollen die folgenden Beispiele betrachtet werden:
als Bezugszahl betrachtet wird, | II | so | daß; | 4 | Regel 4 |
das endgültige Ausgangssignal | 64 32 | +8 | gemäß | E | |
A B | beträgt. | 0 | |||
Wert | = 0 1 | 16 | 1 | 2 1 | |
Stelle | = 00 | C | 8 | —X | F N |
56 | = +X | 1 | D | 0 0 | |
12 | 0 | 1 | -4 | 0 0 | |
44 | = +32 | +X | 1 | ||
Gewertetes | |||||
Ausgangssignal | + K | = +44 | |||
In Beispiel II tritt die höchststellige Nichtübereinstimmung in der Stelle B auf. Sie ist positiv, und
es folgt ihr eine positive Nichtübereinstimmung in C, so daß gemäß Regel 1 ein Ausgangssignal mit dem
Wert 32 der Stelle B geliefert wird. Bei diesem Beispiel folgt die positive Nichtübereinstimmung der Stelle C
einer Stelle (B) mit einem Wert, der einem Ausgangswert entspricht. Der Stelle C folgt eine Übereinstimmung
der Stelle £>, so daß gemäß Regel 3 ein Ausgangssignal mit dem Wert 16 der Stelle C geliefert
wird. In Stelle E tritt ferner eine negative Nichtübereinstimmung auf. Es ist dies die erste Nichtübereinstimmung,
die dem Ausgangssignal folgt, das gemäß dem der Stelle C zugeordneten Wert gewertet
ist. Ihr folgt eine Übereinstimmung in F, so daß wiederum gemäß Regel 3 ein Ausgangssignal mit
dem Wert 4 der Stelle E geliefert wird.
Die Nichtübereinstimmungen, welche die Ausgangssignale bei diesem Beispiel liefern, sind für die Stellen B
und C positiv und für E negativ, wenn die erste Zahl (56) als Bezugszahl betrachtet wird. Gemäß
Regel 4 erhält jedes Ausgangssignal die Polarität der entsprechenden Nichtübereinstimmung, und das
endgültige Ergebnis lautet +32+16—4 = +44.
Wert
Stelle
56
48
Stelle
56
48
64 32 16 8 4 2 1
ABCDEFN
= 0111000
= 0 1 1 00 0 0 0 Wert
Stelle
37
31
Stelle
37
31
+6
Gewertetes
Ausgangssignal
Ausgangssignal
III
64 32 16 8 4 2 1 ABCDEFN
0 10 0 10 1 0 0 11111
+8
-2=+6
+X
Gewertetes
Ausgangssignal =
Ausgangssignal =
In Beispiel I tritt die höchststellige Nichtübereinstimmung im üblichen Binärkode in der Stelle D
ein. Ihr folgt eine Übereinstimmung in E, so daß gemäß Regel 1 ein Ausgangssignal mit dem Wert
geliefert wird, welcher der Stelle der Nichtübereinstimmung D zugeordnet ist. In den nachfolgenden
Ziffernstellen tritt keine Nichtübereinstimmung auf, so daß das Ausgangssignal mit einem Wert 8 die
genaue Größe des Ergebnisses darstellt. Die Nichtübereinstimmung ist positiv, wenn die erste Zahl (56)
In Beispiel III sieht man, daß die höchststellige Nichtübereinstimmung (Stelle B) positiv ist und daß
ihr in den Stellen C und D negative Nichtübereinstimmungen folgen. Dieses Verhalten wird durch die
Regel 2 erfaßt, die fordert, daß die Stelle .S die Polarität eines Ausgangssignals liefert, daß aber die
Stelle D den Wert angibt, der dem Ausgangssignal verliehen wird, d. h. den Wert 8. Eine negative Nichtübereinstimmung
in F liefert ein negatives Ausgangssignal nach den Regeln 3 und 4 mit dem entsprechenden
Wert 2. Das endgültige Ausgangssignal ist somit +8-2 = +6.
Ein besseres Verständnis der Erfindung ergibt sich an Hand der ins einzelne gehenden Beschreibung mit
den Zeichnungen. Es zeigt
Fig. 1 ein Blockschaltbild der verallgemeinerten Schaltung eines Ausführungsbeispiels der Erfindung,
Fig. 2 eine schematische Darstellung eines speziellen Ausführungsbeispiels der Erfindung,
Fig. 3 einfache schematische Darstellungen ver- weise der Boolschen Algebra wie folgt ausgedrückt
schiedener logischer Komponenten, welche bei der werden:
Ausführung der Fig. 2 verwendet werden können. Positiver Übertrag a = Ci+1(at 0 fo) + dt'+1 a{ b{
Fig. 1 zeigt die allgemeine Form der verschiedenen Negativer Übertrag dt = di+1(ßiC£)h) + a'+1 at' h
Ausführungen der Erfindung. Für den Vergleich der 5 p ^ A = ( , }
binaren Kodezahlen cuαΒαχan und bAbsbxbn wird XT A J)J, ,
>\
eine Anordnung von logischen Ziffernstellen-Ver- Negativer Ausgang v<
= dt (^1 + m _a)
gleichsschaltunger benutzt. Entsprechende Ziffern wobei Ci und h die Zifferneingangssignale der ver-
jeder Zahl werden an eine bestimmte logische Ziffern- glichenen, an eine Vergleichsposition i angelegten
Stellenschaltung für den Vergleich gegeben. So werden io üblichen binären Kodezahlen, Ci+X positive und
GU und bA, die Ziffern der höchsten Stelle der binären negative Überträge der nächsthöheren Ziffernstellen
Zahlen, jeweils an die Schaltung^ angelegt. und α-χ und di-x positive und negative Überträge
Jede Ziffer wird in Form eines von zwei diskreten der nächstniedrigeren Ziffernposition bezeichnen.
Spannungspegeln an die entsprechende Eingangs- Es wird nun auf die Schaltung der Fig. 2 einleitung
gegeben. Die beiden diskreten Eingangs- 15 gegangen. Entsprechende Ziffern jeder Zahl werden
Spannungspegel stellen die binären Ziffern »Eins« und an die logischen Schaltungen A bis Nin der Reihenfolge
»Null« dar. Die nachfolgende Erklärung bezieht sich der Ziffernstellen angelegt. Jede Schaltung muß die
auf den Schaltungszustand bei Vorhandensein einer angelegten Ziffernsignale vergleichen und den Vereins«
oder »Null«. gleich unter Bezug auf die Vergleiche bei den höheren
Der in A durchgeführte Vergleich kann eine Anzeige 20 Ziffernstellen interpretieren. Jede der Schaltungen A
einer positiven Nichtübereinstimmung der verglichenen bis N besteht aus einem Vergleichsteil, einem ÜberZiffern
liefern und diesen Zustand über die Leitung ca tragsteil und einem Ausgangsteil. Der Vergleichsteil
zur Schaltung B geben, welche die nächstniedrigeren jeder Schaltung besteht aus einem exklusiven ODER-Ziffernstellen
vergleicht. Die Schaltung A liefert ferner Kreis, zwei UND-Kreisen und einer Anzahl von
die Anzeige einer negativen Nichtübereinstimmung 25 Umkehrkreisen. Der Übertragsteil jeder Schaltung,
über die Leitung Ua oder kann eine Anzeige einer außer der Schaltung A, besteht aus zwei UND-Kreisen
Übereinstimmung liefern, wenn kein Signal über eine und zwei ODER-Kreisen und der Ausgangsteil jeder
der Leitungen cA und üa gegeben wird. Derartige Schaltung, außer den Schaltungen A und N, aus vier
Anzeigen werden nachfolgend als Überträge bezeichnet. UND-Kreisen und einem Umkehrkreis.
Somit erzeugt eine positive Nichtübereinstimmung 30 Der exklusive ODER-Kreis kann logische UND-und
einen positiven Übertrag und eine negative Nicht- ODER-Kreise benutzen, wie sie in Fig. 3 a dargestellt
Übereinstimmung einen negativen Übertrag. Diese sind. Die Funktion des exklusiven ODER- Kreises beÜberträge
wirken auf die logischen Schaltungen ein, steht darin, ein an einem Eingang ankommendes
welche Ziffern der nächstniedrigeren Ziffernstelle Signal umzukehren, vorausgesetzt, daß ein Signal »Eins«
vergleichen. 35 gleichzeitig an einem zweiten Eingang ankommt. Wenn Die übrigen logischen Schaltungen B bis X und N somit in Fig. 3 a das Signal bei A eine »Eins« ist und
führen ähnliche Ziffernvergleiche entsprechender das Steuersignal am Eingang B eine »Eins«, ist das
Ziffernstellen unter dem Einfluß von Überträgen Ausgangssignal die Umkehrung des Signals am Einhöherer
Ziffernstellenvergleiche durch. Eine der gang A, nämlich eine »Null«; wenn eines der Signale
Schaltungen A bis N liefert ein Ausgangssignal an 4° eine »Null« ist, ist der Ausgang eine »Eins«, wenn beide
eine der zugehörigen Leitungen w oder v, in Ab- Eingänge »Null« sind, ist der Ausgang eine »Null«,
hängigkeit von der Größendifferenz der beiden Zahlen, Die Fig. 3b, 3c und 3d zeigen typische UND- und
die durch Vergleiche in den einzelnen Schaltungen ODER-Kreise mit Dioden und einen Umkehrkreis
festgestellt wurde. Ebenso zeigt ein Ausgangssignal mit einer Triode. Die logischen Komponenten der
einer der Schaltungen die relative Größe der beiden 45 in Fig. 2 dargestellten Kreise können nach Bedarf
Zahlen an. diese oder vergleichbare Formen haben.
Die in jeder der zwischen den Schaltungen A und N Jeder UND-Kreis ist so eingerichtet, daß er ein
liegenden Schaltungen benutzten Schaltelemente sind Ausgangssignal »Eins« nur liefert, wenn Signale »Eins«
gleich, so daß die vier in Fig. 1 dargestellten Schal- gleichzeitig an allen Eingängen vorhanden sind. Jeder
tungen ausreichen, um ein System zum Vergleich 50 ODER-Kreis liefert ein Ausgangssignal »Eins«, wenn
beliebig vierteiliger Binärzahlen zu beschreiben ver- ein Signal »Eins« an wenigstens einem Eingang vorgleicht.
Mit jeder zusätzlichen Ziffer der Eingangs- banden ist. Jeder Umkehrkreis liefert ein Ausgangszahlen
wird eine Schaltung hinzugefügt, die den signal »Eins« oder »Null«, das gleich der Umkehrung
Schaltungen B und X gleicht. des angelegten Eingangssignal »Eins« oder »Null« ist.
Die allgemeine Schaltung der Fig. 1 kann für den 55 Ein Vergleich von zwei besonderen Eingangszahlen
Vergleich von binären Zahlen irgendeiner Kodeform soll dazu dienen, die Arbeitsweise der Schaltung der
oder Kombination von Kodeformen eingerichtet Fig. 2 zu zeigen. Es sei zunächst angenommen, daß die
werden. Die Schaltung der Fig. 2 vergleicht z.B. Zahl 12 mit der Zahl 6 verglichen werden soll, wobei
zwei übliche binäre Kodezahlen. Das allgemeine die erste Zahl die Bezugszahl ist. Die Tabelle IV zeigt
Prinzip zum Vergleich von Zahlen in irgendeinem 6.0 die Einzelheiten der Auf gäbe:
binären Kode oder Kodekombination ist jedoch das
gleiche, so daß die Erläuterung nicht nur auf das
Schema des nachfolgend beschriebenen Ausführungsbeispiels beschränkt ist, das einem besonderen Kode
angepaßt ist. 65
gleiche, so daß die Erläuterung nicht nur auf das
Schema des nachfolgend beschriebenen Ausführungsbeispiels beschränkt ist, das einem besonderen Kode
angepaßt ist. 65
Die Logik bei dem in der Schaltung der Fig. 2
durchgeführten binären Zahlenvergleich kann in +6 -\-x —x
algebraischer Form unter Benutzung der Ausdrucks- Bewertetes Ergebnis = +8 —2 = +6
Wert | IV | 4 | 2 | 1 | |
Stelle | 8 | B | X | N | |
CtAdBClX an = | A | 1 | 0 | 0 | |
12 | bAbβbxbn = | 1 | 1 | 1 | 0 |
6 | 0 | ||||
Das richtige Ergebnis ist +6. Somit muß die Schaltung der Fig. 2 ein positives Ausgangssignal für
die relative Größe und ein Ausgangssignal für die Größe der Differenz mit einem binären Wert liefern,
der genau dem Ergebnis 6 entspricht. Man sieht, daß die verglichenen Zahlen in üblicher binärer Form
eine positive Nichtübereinstimmung der Stelle A, der höchsten Ziffernstelle zeigen, d. h. a a = 1 und Zm = 0.
Ein Vergleich der Ziffern im üblichen Binärkode der Stelle B zeigt eine Übereinstimmung, so daß nach der
vorher festgelegten Regel 1 die Schaltung ein positives Ausgangssignal mit einem Binärwert liefern soll, der
dem der Stelle A entspricht. Man sieht ferner, daß für die Stelle X eine negative Nichtübereinstimmung vorhanden
ist, d. h. a a = 0 und 6^=I. Dieser negativen
Nichtübereinstimmung folgt eine Übereinstimmung in JV, so daß nach der vorher festgelegten Regel 3 die
Schaltung außerdem ein negatives Ausgangssignal mit einem binären Wert liefert, der gleich dem der Stelle X
ist. Schließlich werden nach Regel 4 die beiden Ausgangssignale algebraisch addiert, um das endgültige
Ergebnis +6 für die genaue Größe zu bekommen.
Die Schaltung der Fig. 2 führt den Vergleich der Zahlen 12 und 6 im üblichen Binärkode durch und
liefert das genaue Ergebnis +6 in der nachfolgend as
beschriebenen Weise.
Der Schaltweg A erhält eine »Eins« und eine »Null« auf den Eingangsleitungen oa und öa, so daß der
Vergleichs-UND-Kreis 210 eine »Eins« vom Eingangs urd eine »Eins« vom Eingang^ über den Umkehrkreis
206 erhält. In gleicher Weise erhält der Vergleichs-UND-Kreis 205 eine »Null« vom Eingang öa und eine
»Null« vom Eingang üa über den Umkehrkreis 207.
Somit liefert nur der Vergleichs-UND-Kreis 210 ein Ausgangssignal »Eins«. Das Signal »Eins« wird über
die Leitung 208 zur positiven Übertragsleitung ca übertragen.
Das Signal auf der Übertragsleitung ca geht zum Ausgangs-UND-Kreis 225 über die Leitung 209.
Die Schaltung B erhält die Ziffern ob und be der
nächstniedrigeren Ziffernstelle der beiden Eingangszahlen. Bei diesem Beispiel erscheint an beiden
Leitungen eine »Eins«. Der exklusive ODER-Kreis 240 erhält ein Eingangssignal »Eins« von as und ferner
von bß und kehrt die Eingangsziffer üb von einer
»Eins« in eine »Null« am Ausgang um, der mit den Übertrags-UND-Kreisen 255 und 260 verbunden ist.
Somit unterbricht die Schaltung B den Übertrag, der in der Schaltung Λ in den Ubertrags-UND-Kreisen 255
und 260 begonnen hatte. Von dem Zifferneingang üb
der Schaltung B geht ein Signal »Eins« über die Leitungen 231 und 232 zum ODER-Kreis 280, dessen
anderer Eingang ein Signal »Eins« vom Umkehrkreis 271 erhält, das das Vorhandensein eines Signals
»Null« oder das NichtVorhandensein eines Signals »Eins« auf der positiven Übertragsleitung cb anzeigt.
Der Ausgang des ODER-Kreises 280 geht zum Ausgangs-UND-Kreis 225, der in Verbindung mit dem
Signal »Eins« von der positiven Übertragsleitung ca
ein Ausgangssignal über den analogen Umwandler 295 zur positiven Ausgangsleitung 296 liefert. Der Teil Ra
des analogen Umwandlers 295 gibt diesem Ausgangssignal den richtigen analogen Wert (8) der Ziffernstelle
Λ.
Die Schaltung X erhält die Ziffern a, b und x, in
diesem Beispiel »Null« und »Eins«. Der exklusive ODER-Kreis 300 erhält ein Eingangssignal »Eins« von
bx und ein Eingangssignal »Null« von ax und kehrt die
Ziffer ax von einer »Null« in eine »Eins« am Ausgang
um, der mit den Ubertrags-UND-Kreisen 315 und 320 verbunden ist. Wenn auf den Übertragsleitungen cb
und dß keine Signale »Eins« vorhanden sind, werden
die UND-Kreise 315 und 320 nicht in Tätigkeit gesetzt.
Der Vergleichs-UND-Kreis 305 der Schaltung C erhält das Eingangssignal »Eins« von bx, ferner eine
»Eins« vom Umkehrkreis 306 unter dem Einfluß des Signals »Null« von ax und schließlich eine »Eins« vom
Umkehrkreis 307 unter dem Einfluß der »Null« auf der Ubertragsleitung cb· Durch die Signale »Eins« an
allen Eingängen wird der Vergleichs-UND-Kreis 305 in Tätigkeit gesetzt und überträgt ein Signal »Eins«
über den Ubertrags-ODER-Kreis 325 zur negativen Ubertragsleitung dx.
Das Signal »Eins« auf der Leitung dx wird an einen
Eingang des Ausgangs-UND-Kreises 335 gegeben, dessen anderer Eingang ein Signal »Eins« vom Eingang
an »Null« der Position JV über den Umkehrkreis 341, die Leitung 342 und den ODER-Kreis 345
erhält. Wenn auf allen Eingängen »Einsen« vorhanden sind, liefert der Ausgangs-UND-Kreis ein Ausgangssignal
zum Teil Rx des analogen Umwandlers 295, der seinerseits dem Ausgangssignal den analogen
Wert (2) verleiht, welcher der Ziffernstelle X zugeordnet ist. Das bewertete Ausgangssignal von Rb geht zur
negativen Ausgangsleitung 397.
Die Position JV erhält »Null« auf jedem der Eingänge an und bn. Der exklusive ODER-Kreis 340, welcher an
jedem Eingang »Nullen« erhält, liefert ein Ausgangssignal »Null« zu beiden Übertrags-UND-Kreisen 355
und 360, so daß die Schaltung JV die Übertragssignale der Schaltung X nicht weiterführt.
Die Vergleichs-UND-Kreise 340 und 350 der
Schaltung JV erhalten Eingangssignale «Null« an bn
und an und liefern damit keine Ausgangssignale zu
den Ubertragsleitungen Cn und dn, und es entsteht in JV
kein Ausgangssignal für die Größendifferenz.
Alle bewerteten Ausgangssignale auf der positiven Ausgangsleitung 396 für die Größendifferenzen werden
addiert, um ein einziges positives Ausgangssignal zu bilden. In gleicher Weise werden alle bewerteten
Ausgangssignale, die von der negativen Ausgangsleitung 397 für die Größendifferenzen kommen, zusammengezählt,
um ein einziges negatives Ausgangssignal zu bilden. Die positiven und negativen Summen
werden algebraisch im Kreis 298 summiert, um die genaue Größendifferenz zwischen den verglichenen
Zahlen auf der endgültigen Ausgangsleitung 299 anzuzeigen. Bei diesem Beispiel erscheint ein Signal
mit einem Wert 8 auf der positiven Ausgangsleitung396 und ein Signal mit einem Wert 2 auf der negativen
Ausgangsleitung 397. Diese bewerteten Signale werden im Kreis 298 algebraisch addiert, um das endgültige
Ausgangssignal für die genaue Größe von +6 auf der Leitung 299 zu bilden.
Es sei nun angenommen, daß die Zahl 5 mit der Zahl 8 verglichen werden soll, wobei die erste Zahl
die Bezugszahl ist. Die Tabelle V zeigt die Einzelheiten der Aufgabe.
Wert | 8 | 4 | 2 | 1 | |
Stelle | A | B | X | JV | |
5 | dAdßdXdn | = O | 1 | O | 1 |
8 | bAbBbxbn | — ι | O | O | O |
-3 | —x | +X |
Bewertetes Ergebnis = —4 +1 = —3
209 518/212
Das richtige Ergebnis ist —3. Somit muß die Schaltung der Fig. 2, welcher die beiden Zahlen in
üblicher paralleler Binärkodeform zugeführt werden, ein negatives Ausgangssignal für die relative Größe
und ein Ausgangssignal für die Größendifferenz mit einem Wert liefern, der genau dem Ergebnis 3 entspricht.
Man sieht, daß die verglichenen Zahlen in üblicher Binärkodeform eine negative Nichtübereinstimmung
für die Stelle A der höchsten Ziffernstelle zeigen, d. h. üa = 0 und öa — 1. Ein Vergleich der
Ziffern im üblichen Binärkode der Stelle B zeigt eine positive Nichtübereinstimmung oder die umgekehrte
Nichtübereinstimmung wie die der Stellet. Die Ziffern der Stelle X stimmen überein, so daß nach der
vorher festgelegten Regel 2 die Schaltung ein negatives Ausgangssignal mit einem binären Wert liefern soll,
der gleich demjenigen der Stelle!? ist. Man sieht ferner, daß für die Stelle N eine positive Nichtübereinstimmung
vorhanden ist, so daß nach der vorher festgelegten Regel 3 die Schaltung ein positives Ausgangssignal
mit einem binären Wert liefern soll, der gleich dem der Stelle N ist. Schließlich werden die
beiden Ausgangssignale nach Regel 4 algebraisch addiert, um das endgültige Ergebnis —3 für die genaue
Größe zu liefern.
Die Schaltung der Fig. 2 führt den Vergleich der Zahlen 5 und 8 im üblichen Binärkode durch und liefert
das genaue Ergebnis —3 in der nachfolgend beschriebenen Weise.
Die Schaltung A erhält eine »Null« und eine »Eins«
auf den Eingangsleitungen üa und bA, so daß der
Vergleichs-UND-Kreis 205 eine »Eins« vom Eingang öa
und eine »Eins« vom Umkehrkreis 207 unter dem Einfluß der »Null« am Eingang üa erhält. Somit liefert
der Vergleichs-UND-Kreis 205 ein Ausgangssignal »Eins« an die negative Übertragsleitung Aa-
Die Schaltung B erhält die Ziffern üb und bn der
nächstniedrigeren Ziffernstelle der beiden Eingangszahlen. Bei diesem Beispiel erscheint eine »Eins« an
üb und eine »Null« an Bb- Der exklusive ODER-Kreis
240 erhält das Eingangssignal »Eins« von üb
zusammen mit dem Eingangssignal »Null« von bß
und liefert daher ein Ausgangssignal »Ems« an die Ubertrags-UND-Kreise 255 und 260. Der Übertrags-UND-Kreis
260 erhält die »Eins« auf der negativen Übertragsleitung cIa am anderen Eingang und wird
somit in Tätigkeit gesetzt, um ein Ausgangssignal »Eins« über den Ubertrags-ODER-Kreis 270 zur
negativen Übertragsleitung ds zu liefern.
Der Vergleichs-UND-Kreis 245 der Schaltung B erhält eine »Null« vom Einganges und liefert kein
Ausgangssignal. In gleicher Weise erhält der Vergleichs-UND-Kreis 250 der Schaltung B eine »Null«
vom Umkehrkreis 249 unter dem Einfluß des Signals »Eins« auf der negativen Übertragsleitung cIa
und liefert kein Ausgangssignal.
Die Ausgangs-UND-Kreise 225 und 230 der Schaltung^ erhalten wenigstens ein Eingangssignal »Null«
und liefern damit kein Ausgangssignal für die relative Größe mit dem Wert der Ziffernstelle A. Der Vergleichs-UND-Kreis
290 der Schaltung B erhält eine »Eins« von der negativen Übertragungsleitung dß an
einem Eingang und ein Signal »Eins« am anderen Eingang von dem Eingangssignal »Null« an ax der
Schaltung Z über den Umkehrkreis 306, die Leitung 309 und den ODER-Kreis 311. Der Ausgangs-UND-Kreis
290 wird somit in Tätigkeit gesetzt, um ein Ausgangssignal »Eins« an die negative Ausgangsleitung
297 zu liefern. Der Teil Rb des analogen
Umwandlers 295 verleiht damit diesem Ausgangssignal den Wert (4) der Ziffernstelle B.
Die Schaltung X erhält Signale »Null« an jedem ihrer Eingänge ax und bx. Der exklusive ODER-Kreis 300,
der zwei Eingangssignale »Null« erhält, liefert ein Ausgangssignal »Null« an die Übertrags-UND-Kreise
315 und 320. Die Schaltung X unterbricht damit den Übertrag, der in A an den Übertrags-UND-Kreisen315
und 320 entstanden war.
Jeder der Vergleichs-UND-Kreise 305 und 310 der Schaltung X erhält eine »Null« von den Eingangsziffern ax und bx und liefert keine Übertragssignale
zur Schaltung iV. Ebenso erhalten die Ausgangs-UND-Kreise 330 und 335 keine Signale »Eins« an ihren
Eingangsleitungen von den Übertragsleitungen Cx und
dx und liefern somit keine Ausgangssignale für die Größendifferenz.
Die Schaltung N erhält eine »Eins« auf an und eine
»Null« auf bn. Der exklusive ODER-Kreis 340, der am
Eingang bn eine »Null« erhält, gibt die »Eins« von an
am anderen Eingang zu den Übertrags-UND-Kreisen 355 und 360. Jedoch erhalten die UND-Kreise 355
und 360 keine »Einsen« von den Übertragsleitungen Cx
und dx und werden nicht in Tätigkeit gesetzt.
Der Vergleichs-UND-Kreis 350 erhält eine »Eins« an jedem seiner Eingänge und liefert eine »Eins« zur
positiven Übertragsleitung cn über den Ubertrags-ODER-Kreis
351. Die Leitung cn dient bei diesem Beispiel als Ausgangsleitung der Schaltung N und gibt
das Signal »Eins« zur positiven Ausgangsleitung 296 über den Teil Rn des analogen Umwandlers 295. Der
Teili?« verleiht dem Ausgangssignal den analogen
Wert (1), welcher der Ziffernstelle N zugeordnet ist.
Die positive Ausgangsleitung 296 enthält somit ein Ausgangssignal mit einem Wert 1 und die negative
Ausgangsleitung 297 ein Ausgangssignal mit dem Wert 4. Diese Signale werden im Kreis 298 algebraisch
addiert, um das endgültige Ausgangssignal —3 der genauen Größendifferenz auf der Leitung 299 zu liefern.
Claims (4)
- PATENTANSPRÜCHE:
1. Elektrisches Vergleichsschaltungssystem für die Angabe der Differenz zwischen zwei Binärzahlen mit einer Anzahl von Ziffernstellen entsprechend der Stellenzahl einer der Zahlen, an die Ziffern cn und gi beider Zahlen gleichzeitig angelegt werden, wobei jede Ziffernstelle eine Ziffernvergleichseinrichtung mit zwei UND-Kreisen, an die eine Ziffer einer Zahl und der Komplementärwert der Ziffer gleichen Stellenwertes der anderen Zahl angelegt werden, eine Übertrageinrichtung mit ersten ODER-Kreisen zur Anlegung der Ergebnisse der Vergleichseinrichtung an Ziffernstellen niedriger Stellenzahl und eine Ausgangseinrichtung mit zwei UND-Kreisen enthält, an die jeweils das Vergleichsergebnis von einem entsprechenden Vergleich-UND-Kreis angelegt wird, dadurch gekennzeichnet, daß jede Ziffer tu und ihr Komplementärwert a/ an die Ausgangseinrichtung der nächsthöheren Ziffernstelle gegeben wird, daß die Übertrageinrichtung jeder Ziffernstelle ein Übertragsignaloderet = Cj+1 {at 0 bi) + d{'+1 at h'dt = di+1 {diC£)bi) + Ci+1CH'fa
abgibt, daß der Komplementärwert des Übertrag-signals a' oder d% an einen entsprechenden Vergleichs-UND-Kreis der nächstniedrigeren Ziffernsteile und einen entsprechenden Ausgangs-UND-Kreis der nächsthöheren Ziffernstelle ein SignalVi = di (dt'-t + fli'-i)liefern und daß die Summe der Ausgangssignale als analoge Spannung an eine Ausgangsklemme gegeben wird und das Vorzeichen und die genaue Größe der Differenz zwischen den verglichenen Zahlen anzeigt. - 2. Elektrisches Vergleichsschaltungssystem nach Anspruch 1, dadurch gekennzeichnet, daß die Übertrageinrichtung außerdem, entsprechend jeder Ziffernstelle, zwei UND-Kreise besitzt, daß den Übertrags-UND-Kreisen die Vergleichsergebnisse der nächsthöheren Ziffernstelle zusammen mit einer Darstellung der an die entsprechende Ziffernstelle angelegten Ziffern zugeführt werden.
- 3. Elektrisches Vergleichsschaltungssystem nach Anspruch 2, dadurch gekennzeichnet, daß Ziffern gleicher Ziffernstelle an einem Exklusiv-ODER-Kreis angelegt werden, dessen Ausgangssignal jedem Übertrags-UND-Kreis der entsprechenden Ziffernstelle zugeführt wird.
- 4. Elektrisches Vergleichsschaltungssystem nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß in jeder Ziffernstelle Bewertungsmittel verwendet werden, um den Signalen von den entsprechenden Ausgangs-UND-Kreisen eine bestimmte Ziffernstellenbewertung zu erteilen, und daß Mittel zur algebraischen Summierung der sich ergebenden bewerteten Ausgangssignale mit den Bewertungsmitteln jeder Ziffernstelle verbunden sind und die Summe der bewerteten Ausgangssignale an eine Ausgangsklemme anlegen.In Betracht gezogene Druckschriften:
USA.-Patentschrift Nr. 2 785 856.Hierzu 1 Blatt Zeichnungen© 209 518/212 2.62
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US651897A US2923475A (en) | 1957-04-10 | 1957-04-10 | Signal comparison system |
Publications (1)
Publication Number | Publication Date |
---|---|
DE1125208B true DE1125208B (de) | 1962-03-08 |
Family
ID=24614680
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DEW23065A Pending DE1125208B (de) | 1957-04-10 | 1958-04-02 | Elektrisches Vergleichsschaltungssystem |
Country Status (7)
Country | Link |
---|---|
US (1) | US2923475A (de) |
BE (1) | BE565140A (de) |
CH (1) | CH373199A (de) |
DE (1) | DE1125208B (de) |
FR (1) | FR1203706A (de) |
GB (1) | GB843723A (de) |
NL (1) | NL225541A (de) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE2625605A1 (de) * | 1975-06-09 | 1976-12-16 | Sperry Rand Corp | Fehlerfuehlende einrichtung fuer einen kartenlocher |
Families Citing this family (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3066867A (en) * | 1958-02-19 | 1962-12-04 | United Aircraft Corp | Digital comparator and digital-to-analogue converter |
US3137839A (en) * | 1958-11-28 | 1964-06-16 | North American Aviation Inc | Binary digital comparator |
US3056552A (en) * | 1959-01-28 | 1962-10-02 | Ibm | Asynchronous parallel adder deriving intermediate sums and carries by repeated additions and multiplications |
US3175187A (en) * | 1960-06-16 | 1965-03-23 | Motorola Inc | Clock and program time comparing device with time difference indication for several stages |
US3229276A (en) * | 1960-12-08 | 1966-01-11 | Leeds & Northrup Co | High speed measuring system |
FR83308E (de) * | 1960-12-30 | 1964-11-25 | ||
DE1179739B (de) * | 1961-12-26 | 1964-10-15 | International Business Machines Corporation New York N Y (V St A) | Anordnung zur serienweisen Addition und/oder Subtraktion zweier Dezimalzahlen |
GB1050340A (de) * | 1963-01-22 | 1900-01-01 | ||
US3303464A (en) * | 1964-05-27 | 1967-02-07 | Harris Intertype Corp | Ring-sum logic circuit |
US3431405A (en) * | 1965-02-16 | 1969-03-04 | Us Air Force | Spectrum analyzer |
US3353160A (en) * | 1965-06-09 | 1967-11-14 | Ibm | Tree priority circuit |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US2785856A (en) * | 1953-08-26 | 1957-03-19 | Rca Corp | Comparator system for two variable length items |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
BE414686A (de) * | 1936-03-27 | |||
US2364540A (en) * | 1942-10-10 | 1944-12-05 | Ibm | Calculating machine |
FR1005754A (fr) * | 1947-09-18 | 1952-04-15 | Ile D Etudes Et De Rech S Tech | Procédé de comparaison de deux nombres et dispositif électronique pour sa mise enoeuvre |
BE497486A (de) * | 1950-05-17 | 1900-01-01 | ||
US2803401A (en) * | 1950-10-10 | 1957-08-20 | Hughes Aircraft Co | Arithmetic units for digital computers |
-
0
- NL NL225541D patent/NL225541A/xx unknown
- BE BE565140D patent/BE565140A/xx unknown
-
1957
- 1957-04-10 US US651897A patent/US2923475A/en not_active Expired - Lifetime
-
1958
- 1958-03-27 FR FR1203706D patent/FR1203706A/fr not_active Expired
- 1958-04-02 DE DEW23065A patent/DE1125208B/de active Pending
- 1958-04-08 GB GB11042/58A patent/GB843723A/en not_active Expired
- 1958-04-10 CH CH5811658A patent/CH373199A/de unknown
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US2785856A (en) * | 1953-08-26 | 1957-03-19 | Rca Corp | Comparator system for two variable length items |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE2625605A1 (de) * | 1975-06-09 | 1976-12-16 | Sperry Rand Corp | Fehlerfuehlende einrichtung fuer einen kartenlocher |
Also Published As
Publication number | Publication date |
---|---|
CH373199A (de) | 1963-11-15 |
BE565140A (de) | 1900-01-01 |
FR1203706A (fr) | 1960-01-20 |
US2923475A (en) | 1960-02-02 |
GB843723A (en) | 1960-08-10 |
NL225541A (de) | 1900-01-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP0123921B1 (de) | Parallelverknüpfungsschaltung mit verkürztem Übertragsdurchlauf | |
DE1956209C3 (de) | Multipliziervorrichtung | |
DE2712224A1 (de) | Datenverarbeitungsanlage | |
DE2623986A1 (de) | Parallelrechenwerk | |
EP0086904A1 (de) | Digitale Parallel-Rechenschaltung für positive und negative Binärzahlen | |
DE4101004C2 (de) | Paralleler Multiplizierer mit Sprungfeld und modifiziertem Wallac-Baum | |
DE1162111B (de) | Gleitkomma-Recheneinrichtung | |
DE1125208B (de) | Elektrisches Vergleichsschaltungssystem | |
DE1549508C3 (de) | Anordnung zur Übertragsberechnung mit kurzer Signallaufzeit | |
DE1474037A1 (de) | Paritaets-Pruefeinrichtung fuer Datenverarbeitende Maschinen | |
DE2826773A1 (de) | Verfahren und schaltungsanordnung zum feststellen der wertigkeit von ziffern in arithmetischen operationen mit dezimalrechnern | |
DE3440680C2 (de) | ||
DE1128189B (de) | Elektrisches Vergleichssystem | |
DE1167068B (de) | Supraleitender digitaler Baustein | |
DE2727051B2 (de) | Einrichtung zur binären Multiplikation einer ersten Zahl als Multiplikand mit einer den Multiplikator ergebenden Summe aus einer zweiten und dritten Zahl im Binärcode | |
DE1094490B (de) | Verfahren und Anordnung zur Umwandlung von Binaerzahlen in Dezimalzahlen und umgekehrt | |
EP0333884B1 (de) | CMOS-Parallel-Serien-Multiplizierschaltung sowie deren Multiplizier- und Addierstufen | |
DE1109422B (de) | Asynchrone binaere Additions- und Subtraktionseinrichtung | |
DE2737483C3 (de) | Korrektur-Schaltungsanordnung für Additions- oder Substraktionsoperationen mit nicht-hexadezimalen Operanden in hexadezimalen Rechenwerken | |
DE1549485B2 (de) | Anordnung zur division binaerer operanden ohne rueckstellung des restes | |
AT206205B (de) | Schaltungsanordnung für den Vergleich zweier binärer Zahlen | |
AT208630B (de) | Schaltungsanordnung zur Anzeige des Vorzeichens und des genauen Betrages der Differenz von zwei binären Zahlen | |
DE1574603A1 (de) | Binaere Addierschaltung | |
DE1121384B (de) | Schaltungsanordnung zum Bestimmen des Differenzbetrages zweier Binaerzahlen | |
DE2902488C2 (de) |