DE112021004099T5

DE112021004099T5 - Signalübertragungsvorrichtung, elektronische vorrichtung und fahrzeug

Info

Publication number: DE112021004099T5
Application number: DE112021004099.5T
Authority: DE
Inventors: Takeshi Kikuchi; Masato NISHINOUCHI; Akio Sasabe; Daiki Yanagishima
Original assignee: Rohm Co Ltd
Current assignee: Rohm Co Ltd
Priority date: 2020-09-29
Filing date: 2021-09-16
Publication date: 2023-06-01
Also published as: CN116325482A; JPWO2022070944A1; WO2022070944A1; US20230327662A1; US12034437B2

Abstract

Signalübertragungsvorrichtung, die ein Ansteuersignal für einen Leistungstransistor von einem primären Schaltungssystem zu einem sekundären Schaltungssystem überträgt, während sie zwischen dem primären und dem sekundären Schaltungssystem isoliert, umfasst: eine erste Fehlererfassungsschaltung, die eingerichtet ist, dass sie einen Fehler in dem primären Schaltungssystem erfasst; eine zweite Fehlererfassungsschaltung, die eingerichtet ist, dass sie einen Fehler in dem sekundären Schaltungssystem erfasst; einen ersten Signalübertragungspfad, der eingerichtet ist, das Ergebnis der Erfassung durch die zweite Fehlererfassungsschaltung von dem sekundären Schaltungssystem zu dem primären Schaltungssystem zu übertragen, während er zwischen dem primären und dem sekundären Schaltungssystem isoliert; und eine Selbsttestschaltung, die eingerichtet ist, an der ersten Fehlererfassungsschaltung, der zweiten Fehlererfassungs-schaltung und dem ersten Signalübertragungspfad jeweils einen Selbsttest durchführt.

Description

Technischer Bereich
Die hier offengelegte Erfindung bezieht sich auf Signalübertragungsvorrichtungen und auf elektronische Vorrichtungen und Fahrzeuge, die Signalübertragungsvorrichtungen enthalten.
Stand der Technik
Herkömmlicherweise werden Signalübertragungsvorrichtungen, die ein Signal zwischen einem primären Schaltungssystem und einem sekundären Schaltungssystem übertragen, während sie zwischen dem primären und dem sekundären Schaltungssystem elektrisch isoliert sind, in verschiedenen Anwendungen (wie Stromversorgungsvorrichtungen und Motorantriebsvorrichtungen) verwendet.
Ein Beispiel für die oben erwähnte bekannte Technologie ist in dem unten genannten Patentdokument 1 des gegenwärtigen Anmelders zu sehen.
Zitierliste
Patentliteratur
Patentdokument 1: JP-A-2018-011108
Zusammenfassung der Erfindung
Technische Aufgabe
Herkömmliche Signalübertragungsvorrichtungen lassen bei ihrer Selbsttestfunktion leider noch Raum für Verbesserungen.
Lösung der Aufgabe
In Anbetracht der oben erwähnten Herausforderung, auf die die vorliegenden Erfinder gestoßen sind, ist es ein Ziel der hierin offenbarten Erfindung, eine Signalübertragungsvorrichtung bereitzustellen, die einen Selbsttest angemessen durchführen kann, und eine elektronische Vorrichtung und ein Fahrzeug bereitzustellen, die eine solche Signalübertragungsvorrichtung verwenden.
Gemäß dem hier Offenbarten umfasst beispielsweise eine Signalübertragungsvorrichtung, die ein Ansteuersignal für einen Leistungstransistor von einem primären Schaltungssystem zu einem sekundären Schaltungssystem überträgt, während sie zwischen dem primären und dem sekundären Schaltungssystem isoliert: eine erste Fehlererkennungsschaltung, die eingerichtet ist, einen Fehler in dem primären Schaltungssystem zu erkennen; eine zweite Fehlererkennungsschaltung, die eingerichtet ist, einen Fehler in dem sekundären Schaltungssystem zu erkennen; einen ersten Signalübertragungspfad, der eingerichtet ist, das Ergebnis der Erkennung durch die zweite Fehlererkennungsschaltung von dem sekundären Schaltungssystem zu dem primären Schaltungssystem zu übertragen, während er zwischen dem primären und dem sekundären Schaltungssystem isoliert; und eine Selbsttestschaltung, die eingerichtet ist, an der ersten Fehlererkennungsschaltung, der zweiten Fehlererkennungsschaltung und dem ersten Signalübertragungspfad jeweils einen Selbsttest durchzuführen.
Vorteilhafte Wirkungen der Erfindung
Gemäß der hierin offenbarten Erfindung ist es möglich, eine Signalübertragungsvorrichtung bereitzustellen, die einen Selbsttest in geeigneter Weise durchführen kann, und eine elektronische Vorrichtung und ein Fahrzeug bereitzustellen, die eine solche Signalübertragungsvorrichtung verwenden.
Figurenliste

1 ist eine Ansicht, die die Grundkonfiguration einer Signalübertragungsvorrichtung zeigt.
2 ist eine Ansicht, die die Grundstruktur eines Transformator-Chips zeigt.
3 eine perspektivische Ansicht eines Halbleiterbauelements, das als Zweikanal-Transformator-Chip verwendet wird.
4 ist eine Draufsicht auf das in 3 gezeigte Halbleiterbauelement.
5 ist eine Draufsicht auf eine Schicht in der in 3 gezeigten Halbleitervorrichtung, in der Niederpotentialspulen gebildet werden.
6 ist eine Draufsicht auf eine Schicht in dem in 3 gezeigten Halbleiterbauelement, in der Hochpotentialspulen ausgebildet sind.
7 ist eine Querschnittsansicht entlang der in 6 gezeigten Linie VIII-VIII.
8 ist eine vergrößerte Ansicht (die eine Trennstruktur zeigt) des in 7 dargestellten Bereichs XIII.
9 ist eine schematische Darstellung eines Beispiels für den Aufbau eines Transformator-Chips.
10 ist eine Ansicht, die eine Signalübertragungsvorrichtung gemäß einer Ausführungsform zeigt.
11 ist eine Ansicht, die ein Konfigurationsbeispiel einer elektronischen Vorrichtung zeigt, die eine Signalübertragungsvorrichtung enthält.
12 ist eine Ansicht, die ein Konfigurationsbeispiel für eine Selbsttestschaltung zeigt.
13 ist eine Ansicht, die ein erstes Beispiel (beim Einschalten) des Selbsttests zeigt.
14 ist eine Ansicht, die ein zweites Beispiel (beim Übergang von der UV2-Erkennung zur Löschung) des Selbsttestbetriebs zeigt.
15 ist eine Ansicht, die die Bedingungen für die zeitliche Begrenzung der relevanten Signale zeigt.
16 ist eine Ansicht, die ein BIST-Befehlsübertragungsschema gemäß einer ersten Ausführungsform zeigt.
17 ist eine Ansicht, die ein BIST-Befehlsübertragungsschema gemäß einer zweiten Ausführungsform zeigt.
18 ist eine Ansicht, die ein erstes Beispiel (TL < T < TH) für einen BIST-Befehlsübertragungsvorgang zeigt.
19 ist eine Ansicht, die ein zweites Beispiel (T < TL) für die Übertragung von BIST-Befehlen zeigt.
20 ist eine Ansicht, die ein drittes Beispiel (T > TH) für die Übertragung von BIST-Befehlen zeigt.
21 ist eine Ansicht, die das äußere Erscheinungsbild eines Fahrzeugs zeigt, in das ein elektronisches Gerät eingebaut ist.

Beschreibung der Ausführungsformen
< Signalübertragungsvorrichtung (Grundkonfiguration) >
1 ist eine Ansicht, die die Grundkonfiguration einer Signalübertragungsvorrichtung zeigt. Die Signalübertragungsvorrichtung 200 dieses Konfigurationsbeispiels ist eine integrierte Halbleiterschaltungsvorrichtung (im Allgemeinen als isolierter Gate-Treiber-IC bezeichnet), die, während sie zwischen einem primären Schaltungssystem 200p (VCC1-GND1-System) und einem sekundären Schaltungssystem 200s (VCC2-GND2-System) isoliert, ein Impulssignal von dem primären Schaltungssystem 200p an das sekundäre Schaltungssystem 200s überträgt, um das Gate einer Schaltvorrichtung (nicht dargestellt) anzusteuern, die in dem sekundären Schaltungssystem 200s vorgesehen ist. Die Signalübertragungsvorrichtung 200 hat beispielsweise einen Controller-Chip 210, einen Treiber-Chip 220 und einen Transformator-Chip 230, die in einem einzigen Gehäuse versiegelt sind.
Der Controller-Chip 210 ist ein Halbleiter-Chip, der mit einer Versorgungsspannung VCC1 (z.B. maximal sieben Volt gegenüber GND1) betrieben wird. Auf dem Controller-Chip 210 sind z.B. eine Impulsübertragungsschaltung 211 und Puffer 212 und 213 integriert.
Die Impulsübertragungsschaltung 211 ist ein Impulsgenerator, der Übertragungsimpulssignale S11 und S21 in Abhängigkeit von einem Eingangsimpulssignal IN erzeugt. Genauer gesagt, wenn angezeigt wird, dass das Eingangsimpulssignal IN einen hohen Pegel hat, treibt die Impulsübertragungsschaltung 211 das Übertragungsimpulssignal S11 an (gibt einen einzelnen oder eine Vielzahl von Impulsen aus); wenn angezeigt wird, dass das Eingangsimpulssignal IN einen niedrigen Pegel hat, treibt die Impulsübertragungsschaltung 211 das Übertragungsimpulssignal S21 an. Das heißt, die Impulsübertragungsschaltung 211 treibt entsprechend dem logischen Pegel des Eingangsimpulssignals IN entweder das Übertragungsimpulssignal S11 oder S21 an.
Der Puffer 212 empfängt das Sendeimpulssignal S11 von der Impulsübertragungsschaltung 211 und treibt den Transformator-Chip 230 (genauer gesagt, einen Transformator 231) an.
Der Puffer 213 empfängt das Sendeimpulssignal S21 von der Impulsübertragungsschaltung 211 und treibt den Transformator-Chip 230 (genauer gesagt, einen Transformator 232) an.
Der Treiber-Chip 220 ist ein Halbleiter-Chip, der mit einer Versorgungsspannung VCC2 (z.B. maximal 30 Volt gegenüber GND2) versorgt wird. In den Treiber-Chip 220 sind beispielsweise Puffer 221 und 222, eine Impulsempfangsschaltung 223 und ein Treiber 224 integriert.
Der Puffer 221 führt eine Wellenformung eines Empfangsimpulssignals S12 durch, das in dem Transformator-Chip 230 (insbesondere dem Transformator 231) induziert wird, und gibt das Ergebnis an die Impulsempfangsschaltung 223 aus.
Der Puffer 222 führt eine Wellenformung eines Empfangsimpulssignals S22 durch, das in dem Transformator-Chip 230 (insbesondere dem Transformator 232) induziert wird, und gibt das Ergebnis an die Impulsempfangsschaltung 223 aus.
In Abhängigkeit von den Empfangsimpulssignalen S12 und S22, die ihr über die Puffer 221 und 222 zugeführt werden, steuert die Impulsempfangsschaltung 223 den Treiber 224 an, um ein Ausgangsimpulssignal OUT zu erzeugen. Genauer gesagt treibt die Impulsempfangsschaltung 223 den Treiber 224 an, um das Ausgangsimpulssignal OUT als Reaktion auf das impulsgesteuerte Empfangsimpulssignal S12 auf einen hohen Pegel anzuheben und das Ausgangsimpulssignal OUT als Reaktion auf das impulsgesteuerte Empfangsimpulssignal S22 auf einen niedrigen Pegel zu senken. Das heißt, die Impulsempfangsschaltung 223 schaltet den logischen Pegel des Ausgangsimpulssignals OUT in Abhängigkeit vom logischen Pegel des Eingangsimpulssignals IN. Als Impulsempfangsschaltung 223 kann z. B. ein RS-Flipflop verwendet werden.
Der Treiber 224 erzeugt das Ausgangsimpulssignal OUT unter der Steuerung und Kontrolle der Impulsempfangsschaltung 223.
Der Transformator-Chip 230 gibt die dem Transformator-Chip 230 von der Impulsübertragungsschaltung 211 zugeführten Sendeimpulssignale S11 und S21 als Empfangsimpulssignale S12 und S22 an die Impulsempfangsschaltung 223 aus, während er zwischen dem Controller-Chip 210 und dem Treiber-Chip 220 auf Gleichstrombasis mit Hilfe der Transformatoren 231 und 232 isoliert. In der vorliegenden Beschreibung bedeutet „Trennen auf Gleichstrombasis“, dass zwei voneiNUNDer zu trennende Elemente nicht durch einen Leiter miteiNUNDer verbunden sind.
Genauer gesagt, gibt der Transformator 231 entsprechend dem der Primärspule 231p zugeführten Sendeimpulssignal S11 das Empfangsimpulssignal S12 von der Sekundärspule 231s aus. Ebenso gibt der Transformator 232 entsprechend dem der Primärspule 232p zugeführten Sendeimpulssignal S21 das Empfangsimpulssignal S22 von der Sekundärspule 232s aus.
Auf diese Weise wird das Eingangsimpulssignal IN aufgrund der Eigenschaften der bei der isolierten Kommunikation verwendeten Spiralspulen in zwei Sendeimpulssignale S11 und S21 (entsprechend einem Anstiegs- und einem Abfallsignal) aufgeteilt, die über die beiden Transformatoren 231 und 232 vom Primärkreissystem 200p an das Sekundärkreissystem 200s übertragen werden.
Man beachte, dass die Signalübertragungsvorrichtung 200 dieses Konfigurationsbeispiels neben dem Controller-Chip 210 und dem Treiber-Chip 220 auch den Transformator-Chip 230 aufweist, der nur die Transformatoren 231 und 232 enthält, und dass diese drei Chips in einem einzigen Gehäuse versiegelt sind.
Bei dieser Konfiguration können der Controller-Chip 210 und der Treiber-Chip 220 jeweils in einem gemeinsamen Prozess mit niedriger bis mittlerer Stehspannung (mit einer Stehspannung von einigen Volt bis einigen zehn Volt) hergestellt werden. Dadurch entfällt die Notwendigkeit eines speziellen Hochspannungsprozesses (mit einer Stehspannung von mehreren Kilovolt), was zur Senkung der Herstellungskosten beiträgt.
Die Signalübertragungsvorrichtung 200 kann z.B. in einer Stromversorgungseinrichtung oder Motorantriebseinrichtung in einer in einem Fahrzeug eingebauten Vorrichtung eingesetzt werden. Ein solches Fahrzeug kann ein Fahrzeug mit Verbrennungsmotor oder ein Elektrofahrzeug (ein xEV wie ein BEV [Batterie-Elektrofahrzeug], HEV [Hybrid-Elektrofahrzeug], PHEV/PHV [Plug-in-Hybrid-Elektrofahrzeug/Plug-in-Hybridfahrzeug] oder FCEV/FCV [Brennstoffzellen-Elektrofahrzeug/Brennstoffzellenfahrzeug]) sein.
< Transformator-Chip (Grundstruktur) >
Im Folgenden wird der grundlegende Aufbau des Transformator-Chips 230 beschrieben. 2 ist eine Ansicht, die die Grundstruktur des Transformator-Chips 230 zeigt. In dem dort gezeigten Transformator-Chip 230 umfasst der Transformator 231 eine Primärspule 231p und eine Sekundärspule 231s, die eiNUNDer in Aufwärts-Abwärts-Richtung gegenüberliegen; der Transformator 232 umfasst eine Primärspule 232p und eine Sekundärspule 232s, die eiNUNDer in Aufwärts-Abwärts-Richtung gegenüberliegen.
Die Primärspulen 231p und 232p sind beide in einer ersten Leitungsschicht (untere Schicht) 230a in dem Transformator-Chip 230 ausgebildet. Die Sekundärspulen 231s und 231s sind beide in einer zweiten Leitungsschicht (in der Figur die obere Schicht) 230b im Transformator-Chip 230 ausgebildet. Die Sekundärspule 231s ist direkt über der Primärspule 231p angeordnet und liegt der Primärspule 231p gegenüber; die Sekundärspule 232s ist direkt über der Primärspule 232p angeordnet und liegt der Primärspule 232p gegenüber.
Die Primärspule 231p ist spiralförmig so verlegt, dass sie einen internen Anschluss X21 im Uhrzeigersinn umkreist, beginnend am ersten Anschluss der Primärspule 231p, der mit dem internen Anschluss X21 verbunden ist. Der zweite Anschluss der Primärspule 231p, der ihrem Endpunkt entspricht, ist mit einer internen Klemme X22 verbunden. Ebenso ist die Primärspule 232p spiralförmig so verlegt, dass sie einen internen Anschluss X23 gegen den Uhrzeigersinn umkreist, beginnend mit dem ersten Anschluss der Primärspule 232p, der mit dem internen Anschluss X23 verbunden ist. Der zweite Anschluss der Primärspule 232p, der ihrem Endpunkt entspricht, ist mit der internen Klemme X22 verbunden. Die internen Anschlüsse X21, X22 und X23 sind in der dargestellten Reihenfolge auf einer geraden Linie angeordnet.
Der interne Anschluss X21 ist über eine Leitung Y21 und einen Durchgang Z21, die beide leitend sind, mit einem externen Anschluss T21 in der zweiten Schicht 230b verbunden. Der interne Anschluss X22 ist über eine Leitung Y22 und einen Durchgang Z22, die beide leitend sind, mit einem externen Anschluss T22 in der zweiten Schicht 230b verbunden. Der interne Anschluss X23 ist über eine Leitung Y23 und einen Durchgang Z23, die beide leitend sind, mit einem externen Anschluss T23 in der zweiten Schicht 230b verbunden. Die externen Anschlüsse T21 bis T23 sind in einer geraden Reihe angeordnet und dienen zum Drahtbonden mit dem Controller-Chip 210.
Die Sekundärspule 231s ist spiralförmig so verlegt, dass sie einen externen Anschluss T24 gegen den Uhrzeigersinn umgibt, beginnend mit dem ersten Anschluss der Sekundärspule 231s, der mit dem externen Anschluss T24 verbunden ist. Der zweite Anschluss der Sekundärspule 231s, der ihrem Endpunkt entspricht, ist mit einem externen Anschluss T25 verbunden. Ebenso ist die Sekundärspule 232s spiralförmig so verlegt, dass sie einen externen Anschluss T26 im Uhrzeigersinn umkreist, beginnend mit dem ersten Anschluss der Sekundärspule 232s, der mit dem externen Anschluss T26 verbunden ist. Der zweite Anschluss der Sekundärspule 232s, der ihrem Endpunkt entspricht, ist mit dem externen Anschluss T25 verbunden. Die externen Anschlüsse T24, T25 und T26 sind in der dargestellten Reihenfolge in einer geraden Reihe angeordnet und werden für das Drahtbonden (die Drahtverbindung) mit dem Treiber-Chip 220 verwendet.
Die Sekundärspulen 231s und 232s sind mit den Primärspulen 231p bzw. 232p durch magnetische Kopplung wechselstrommäßig verbunden und von den Primärspulen 231p und 232p gleichstrommäßig isoliert. Das heißt, der Treiber-Chip 220 ist über den Transformator-Chip 230 mit dem Controller-Chip 210 wechselstromverbunden und durch den Transformator-Chip 230 vom Controller-Chip 210 gleichstromisoliert.
< Transformator-Chip (Zweikanal-Typ) >
3 ist eine perspektivische Ansicht eines Halbleiterbauelements 5, das als Zweikanal-Transformator-Chip verwendet wird. 4 ist eine Draufsicht auf das in 3 gezeigte Halbleiterbauelement 5. 5 ist eine Draufsicht auf eine Schicht in dem in 3 gezeigten Halbleiterbauelement 5, in der Niederspannungsspulen 22 (entsprechend den Primärspulen von Transformatoren) ausgebildet sind. 6 ist eine Draufsicht auf eine Schicht in dem in 3 gezeigten Halbleiterbauelement 5, in der Hochspannungsspulen 23 (entsprechend den Sekundärspulen von Transformatoren) ausgebildet sind. 7 ist eine Schnittansicht entlang der in 6 gezeigten Linie VIII-VIII.
Wie in den 3 bis 7 gezeigt, umfasst das Halbleiterbauelement 5 einen Halbleiter-Chip 41 in Form eines rechteckigen Parallelepipeds. Der Halbleiter-Chip 41 enthält mindestens eines der folgenden Elemente: Silizium, einen Halbleiter mit breiter Bandlücke und einen Verbindungshalbleiter.
Der Halbleiter mit breiter Bandlücke ist ein Halbleiter mit einer Bandlücke, die größer ist als die von Silizium (etwa 1,12 eV). Vorzugsweise hat der Halbleiter mit breiter Bandlücke eine Bandlücke von 2,0 eV oder mehr. Bei dem Halbleiter mit breiter Bandlücke kann es sich um SiC (Siliziumkarbid) handeln. Der Verbindungshalbleiter kann ein Verbindungshalbleiter der III-V-Gruppe sein. Der Verbindungshalbleiter kann mindestens eines von Aluminiumnitrid (A1N), Indiumnitrid (InN), Galliumnitrid (GaN) und Galliumarsenid (GaAs) enthalten.
In der Ausführungsform umfasst der Halbleiter-Chip 41 ein Halbleitersubstrat aus Silizium. Der Halbleiter-Chip 41 kann ein Epitaxiesubstrat sein, das eine gestapelte Struktur aufweist, die aus einem Halbleitersubstrat aus Silizium und einer Epitaxieschicht aus Silizium besteht. Das Halbleitersubstrat kann vom n-Typ oder vom p-Typ leitend sein. Die Epitaxieschicht kann vom n-Typ oder p-Typ sein.
Der Halbleiter-Chip 41 hat eine erste Hauptfläche 42 an einer Seite, eine zweite Hauptfläche 43 an der anderen Seite und Chipseitenwände 44A bis 44D, die die erste und zweite Hauptfläche 42 und 43 miteiNUNDer verbinden. In einer Draufsicht aus der Normalenrichtung Z zu diesen gesehen (im Folgenden einfach als „in einer Draufsicht gesehen“ ausgedrückt) sind die erste und die zweite Hauptfläche 42 und 43 jeweils in einer viereckigen Form (in der Ausführungsform in einer rechteckigen Form) ausgebildet.
Die Chipseitenwände 44A bis 44D umfassen eine erste Chipseitenwand 44A, eine zweite Chipseitenwand 44B, eine dritte Chipseitenwand 44C und eine vierte Chipseitenwand 44D. Die erste und zweite Chipseitenwand 44A und 44B bilden die längeren Seiten des Halbleiter-Chips 41. Die erste und zweite Chipseitenwand 44A und 44B erstrecken sich entlang einer ersten Richtung X und sind in einer zweiten Richtung Y voneiNUNDer abgewandt. Die dritte und vierte Chipseitenwand 44C und 44D bilden die kürzeren Seiten des Halbleiter-Chips 41. Die dritte und vierte Chipseitenwand 44C und 44D erstrecken sich in der zweiten Richtung Y und sind in der ersten Richtung X voneiNUNDer abgewandt. Die Chipseitenwände 44A bis 44D weisen polierte Oberflächen auf.
Das Halbleiterbauelement 5 umfasst ferner eine Isolierschicht 51, die auf der ersten Hauptfläche 42 des Halbleiter-Chips 41 ausgebildet ist. Die Isolierschicht 51 hat eine Isolationshauptfläche 52 und Isolierseitenwände 53A bis 53D. Die Isolationshauptfläche 52 hat eine viereckige Form (in dieser Ausführungsform eine rechteckige Form), die in einer Draufsicht auf die erste Hauptfläche 42 passt. Die Isolationshauptfläche 52 erstreckt sich parallel zur ersten Hauptfläche 42.
Die Isolationsseitenwände 53A bis 53D umfassen eine erste Isolationsseitenwand 53A, eine zweite Isolationsseitenwand 53B, eine dritte Isolationsseitenwand 53C und eine vierte Isolationsseitenwand 53D. Die Isolationsseitenwände 53A bis 53D erstrecken sich von der Umfangskante der Isolationshauptfläche 52 in Richtung des Halbleiter-Chips 41 und sind durchgehend mit den Chipseitenwänden 44A bis 44D. Insbesondere sind die Isolationsseitenwände 53A bis 53D so geformt, dass sie mit den Chipseitenwänden 44A bis 44D bündig sind. Die Isolationsseitenwände 53A bis 53D bilden polierte Oberflächen, die mit den Chipseitenwänden 44A bis 44D bündig sind.
Die Isolierschicht 51 hat eine gestapelte Struktur aus mehrlagigen Isolierschichten, die eine untere Isolierschicht 55, eine obere Isolierschicht 56 und eine Vielzahl von (in dieser Ausführungsform elf) Zwischenlagenisolierschichten 57 umfassen. Die untere Isolierschicht 55 ist eine Isolierschicht, die die erste Hauptfläche 42 direkt bedeckt. Die obere Isolierschicht 56 ist eine Isolierschicht, die die Isolationshauptfläche 52 bildet. Die mehreren Isolierzwischenschichten 57 sind Isolierschichten, die zwischen der unteren und der oberen Isolierschicht 55 und 56 angeordnet sind. In der Ausführungsform hat die untere Isolierschicht 55 eine einschichtige Struktur, die Siliziumoxid enthält. Die obere Isolierschicht 56 hat in dieser Ausführungsform eine einschichtige Struktur, die Siliziumoxid enthält. Die unteren und oberen Isolierschichten 55 und 56 können jeweils eine Dicke von 1 µm oder mehr, aber 3 µm oder weniger (z. B. etwa 2 µm) haben.
Die mehreren Isolierzwischenschichten 57 haben jeweils einen gestapelten Aufbau, der eine erste Isolierschicht 58 an der unteren Isolierschicht 55 und eine zweite Isolierschicht 59 an der oberen Isolierschicht 56 umfasst. Die erste Isolierschicht 58 kann Siliziumnitrid enthalten. Die erste Isolierschicht 58 ist als Ätzstoppschicht für die zweite Isolierschicht 59 ausgebildet. Die erste Isolierschicht 58 kann eine Dicke von 0,1 µm oder mehr, aber 1 µm oder weniger (z. B. etwa 0,3 µm) haben.
Die zweite Isolierschicht 59 wird auf der ersten Isolierschicht 58 gebildet und enthält ein anderes Isoliermaterial als die erste Isolierschicht 58. Die zweite Isolierschicht 59 kann Siliziumoxid enthalten. Die zweite Isolierschicht 59 kann eine Dicke von 1 µm oder mehr, aber 3 µm oder weniger (z. B. etwa 2 µm) haben. Vorzugsweise hat die zweite Isolierschicht 59 eine größere Dicke als die erste Isolierschicht 58.
Die Isolierschicht 51 kann eine Gesamtdicke DT von 5 µm oder mehr, aber 50 µm oder weniger haben. Die Isolierschicht 51 kann eine beliebige Gesamtdicke DT und eine beliebige Anzahl von übereiNUNDer gestapelten Zwischenisolierschichten 57 aufweisen, die entsprechend der gewünschten Durchschlagsspannung (dielectric breakdown withstand voltage) eingestellt werden. Für die untere Isolierschicht 55, die obere Isolierschicht 56 und die Isolierzwischenschichten 57 kann jedes beliebige Isoliermaterial verwendet werden, das somit nicht auf ein bestimmtes Isoliermaterial beschränkt ist.
Das Halbleiterbauelement 5 enthält eine erste funktionelle Vorrichtung 45, die in der Isolierschicht 51 ausgebildet ist. Die erste funktionelle Einrichtung 45 enthält einen oder mehrere (in der Ausführungsform mehrere) Transformatoren 21 (entsprechend den zuvor erwähnten Transformatoren). Das heißt, die Halbleitervorrichtung 5 ist eine Mehrkanalvorrichtung, die eine Vielzahl von Transformatoren 21 umfasst. Die mehreren Transformatoren 21 sind in einem inneren Teil der Isolierschicht 51 in Abständen von den Isolierseitenwänden 53A bis 53D ausgebildet. Die mehreren Transformatoren 21 sind in der ersten Richtung X in Abständen zueiNUNDer angeordnet.
Im Einzelnen umfasst die Mehrzahl der Transformatoren 21 einen ersten Transformator 21A, einen zweiten Transformator 21B, einen dritten Transformator 21C und einen vierten Transformator 21D, die in dieser Reihenfolge von der Seite der Isolationsseitenwand 53C zur Seite der Isolationsseitenwand 53D gebildet werden, gesehen in einer Draufsicht. Die Vielzahl Transformatoren 21A bis 21D haben ähnliche Strukturen. In der folgenden Beschreibung wird der Aufbau des ersten Transformators 21A als Beispiel beschrieben. Die Strukturen des zweiten, dritten und vierten Transformators 21B, 21C und 21D werden nicht gesondert beschrieben; für sie gilt die Beschreibung der Struktur des ersten Transformators 21A.
Wie in den 5 bis 7 gezeigt, enthält der erste Transformator 21A eine Niederspannungsspule 22 und eine Hochspannungsspule 23. Die Niederspannungsspule 22 ist in der Isolierschicht 51 ausgebildet. Die Hochspannungsspule 23 ist in der Isolierschicht 51 derart ausgebildet, dass sie der Niederspannungsspule 22 in der Normalenrichtung Z zugewandt ist. In der Ausführungsform sind die Nieder- und Hochspannungsspulen 22 und 23 in einem Bereich zwischen den unteren und oberen Isolierschichten 55 und 56 (d. h. in der Mehrzahl von Isolierzwischenschichten 57) ausgebildet.
Die Niederspannungsspule 22 ist in der Isolierschicht 51 auf der Seite der unteren Isolierschicht 55 (Halbleiter-Chip 41) ausgebildet, und die Hochspannungsspule 23 ist in der Isolierschicht 51 auf der Seite der oberen Isolierschicht 56 (Isolationshauptfläche 52) in Bezug auf die Niederspannungsspule 22 ausgebildet. Das heißt, die Hochspannungsspule 23 ist dem Halbleiter-Chip 41 gegenüber der Niederspannungsspule 22 zugewandt. Die Nieder- und Hochspannungsspulen 22 und 23 können an beliebigen Stellen angeordnet sein. Die Hochspannungsspule 23 kann der Niederspannungsspule 22 über eine oder mehrere Isolierzwischenschichten 57 gegenüberliegen.
Der Abstand zwischen den Nieder- und Hochspannungsspulen 22 und 23 (d.h. die Anzahl der übereiNUNDer gestapelten Isolierzwischenschichten 57) wird entsprechend der Durchschlagsspannung und der elektrischen Feldstärke zwischen den Nieder- und Hochspannungsspulen 22 und 23 eingestellt. In dieser Ausführungsform wird die Niederspannungsspule 22 in der dritten Isolierzwischenschicht 57 gebildet, von der Seite der unteren Isolierschicht 55 aus gesehen. In dieser Ausführungsform ist die Hochspannungsspule 23 in der ersten Isolierzwischenschicht 57, von der oberen Isolierschicht 56 aus gesehen, ausgebildet.
Die Niederspannungsspule 22 ist so in die Isolierzwischenschicht 57 eingebettet, dass sie die erste und zweite Isolierschicht 58 und 59 durchdringt. Die Niederspannungsspule 22 umfasst ein erstes inneres Ende 24, ein erstes äußeres Ende 25 und einen ersten spiralförmigen Abschnitt 26, der in einer Spiralform zwischen dem ersten inneren und dem ersten äußeren Ende 24 und 25 ausgebildet ist. Der erste spiralförmige Abschnitt 26 ist in einer Spiralform ausgebildet, die sich in der Draufsicht in einer elliptischen (ovalen) Form erstreckt. Der erste spiralförmige Abschnitt 26, der seine innere Umfangskante bildet, definiert einen ersten inneren Bereich 66, der in der Draufsicht eine elliptische Form aufweist.
Der erste spiralförmige Abschnitt 26 kann eine Anzahl von Windungen von 5 oder mehr, aber 30 oder weniger haben. Der erste spiralförmige Abschnitt 26 kann eine Breite von 0,1 µm oder mehr, aber 5 µm oder weniger haben. Vorzugsweise hat der erste spiralförmige Abschnitt 26 eine Breite von 1 µm oder mehr, aber 3 µm oder weniger. Die Breite des ersten spiralförmigen Abschnitt 26 ist durch seine Breite in der Richtung orthogonal zur Spiralrichtung definiert. Der erste spiralförmige Abschnitt 26 hat eine erste Windungssteigung von 0,1 µm oder mehr, aber 5 µm oder weniger. Vorzugsweise beträgt die erste Windungssteigung 1 µm oder mehr, aber 3 µm oder weniger. Die erste Windungssteigung ist definiert durch den Abstand zwischen zwei Teilen des ersten Spiralabschnitts 26, die in der Richtung orthogonal zur Spiralrichtung aneiNUNDergrenzen.
Der erste spiralförmige Abschnitt 26 kann eine beliebige Wickelform und der erste innere Bereich 66 eine beliebige ebene Form haben, die somit nicht auf die in 5 usw. gezeigten Formen beschränkt sind. Der erste spiralförmige Abschnitt 26 kann in einer polygonalen Form gewickelt sein, wie z.B. in einer dreieckigen oder viereckigen Form, oder in einer kreisförmigen Form, gesehen in einer Draufsicht. Der erste innere Bereich 66 kann in einer polygonalen Form, wie z. B. einer dreieckigen oder viereckigen Form, oder in einer kreisförmigen Form, gesehen in einer Draufsicht, derart definiert werden, dass er zu der Wickelform des ersten spiralförmigen Abschnitts 26 passt.
Die Niederspannungsspule 22 kann mindestens eines der Materialien Titan, Titannitrid, Kupfer, Aluminium und Wolfram enthalten. Die Niederspannungsspule 22 kann eine gestapelte Struktur aufweisen, die aus einer Sperrschicht und einer Körperschicht besteht. Die Sperrschicht definiert einen ausgesparten Raum in der Isolierzwischenschicht 57. Die Sperrschicht kann mindestens eines der Materialien Titan und Titannitrid enthalten. Die Körperschicht kann mindestens eines der Elemente Kupfer, Aluminium und Wolfram enthalten.
Die Hochspannungsspule 23 ist so in die Isolierzwischenschicht 57 eingebettet, dass sie die erste und zweite Isolierschicht 58 und 59 durchdringt. Die Hochspannungsspule 23 umfasst ein zweites inneres Ende 27, ein zweites äußeres Ende 28 und einen zweiten spiralförmigen Abschnitt 29, der in einer Spiralform zwischen dem zweiten inneren und dem zweiten äußeren Ende 27 und 28 ausgebildet ist. Der zweite spiralförmige Abschnitt 29 ist in einer Spiralform ausgebildet, die sich in der Draufsicht in einer elliptischen (ovalen) Form erstreckt. Der Teil des zweiten spiralförmigen Abschnitts 29, der seinen inneren Umfangsrand bildet, definiert einen zweiten inneren Bereich 67, der in der Ausführungsform in einer Draufsicht eine elliptische Form aufweist. Der zweite innere Bereich 67 in dem zweiten spiralförmigen Abschnitt 29 ist dem ersten inneren Bereich 66 in dem ersten spiralförmigen Abschnitt 26 in der Normalenrichtung Z zugewandt.
Der zweite spiralförmige Abschnitt 29 kann eine Windungszahl von 5 oder mehr, aber 30 oder weniger haben. Die Anzahl der Windungen des zweiten spiralförmigen Abschnitts 29 relativ zu der des ersten spiralförmigen Abschnitts 26 wird entsprechend dem Zielwert der Spannungserhöhung eingestellt. Vorzugsweise ist die Anzahl der Windungen des zweiten spiralförmigen Abschnitts 29 größer als die des ersten spiralförmigen Abschnitts 26. Natürlich kann die Anzahl der Windungen des zweiten spiralförmigen Abschnitts 29 auch kleiner oder gleich der des ersten spiralförmigen Abschnitts 26 sein.
Der zweite spiralförmige Abschnitt 29 kann eine Breite von 0,1 µm oder mehr, aber 5 µm oder weniger haben. Vorzugsweise hat der zweite spiralförmige Abschnitt 29 eine Breite von 1 µm oder mehr, aber 3 µm oder weniger. Die Breite des zweiten spiralförmigen Abschnitts 29 ist durch seine Breite in der Richtung orthogonal zur Spiralrichtung definiert. Vorzugsweise ist die Breite des zweiten spiralförmigen Abschnitts 29 gleich der Breite des ersten spiralförmigen Abschnitts 26.
Der zweiten spiralförmigen Abschnitt 29 kann eine zweite Windungssteigung von 0,1 um oder mehr, aber 5 µm oder weniger aufweisen. Vorzugsweise beträgt die zweite Windungssteigung 1 µm oder mehr, aber 3 µm oder weniger. Die zweite Windungssteigung ist definiert durch den Abstand zwischen zwei Teilen des zweiten spiralförmigen Abschnitts 29, die in der Richtung orthogonal zur Spiralrichtung nebeneiNUNDer liegen. Vorzugsweise ist die zweite Windungssteigung gleich der ersten Windungssteigung des ersten spiralförmigen Abschnitts 26.
Der zweiten spiralförmigen Abschnitt 29 kann eine beliebige Wickelform und der zweite innere Bereich 67 eine beliebige ebene Form haben, die somit nicht auf die in 6 usw. gezeigten Formen beschränkt sind. Der zweiten spiralförmigen Abschnitt 29 kann in einer polygonalen Form gewickelt sein, wie z.B. in einer dreieckigen oder viereckigen Form, oder in einer kreisförmigen Form, wie in einer Draufsicht gesehen. Der zweite innere Bereich 67 kann in einer polygonalen Form, wie z. B. einer dreieckigen oder viereckigen Form, oder in einer kreisförmigen Form, gesehen in einer Draufsicht, derart definiert werden, dass er zu der Wickelform des zweiten spiralförmigen Abschnitts 29 passt.
Bevorzugt ist die Hochspannungsspule 23 aus demselben leitfähigen Material wie die Niederspannungsspule 22 gebildet. Das heißt, vorzugsweise enthält die Hochspannungsspule 23 wie die Niederspannungsspule 22 eine Sperrschicht und eine Körperschicht.
Wie aus 4 hervorgeht, umfasst das Halbleiterbauelement 5 eine Vielzahl von (in der Ansicht zwölf) Niederspannungsanschlüssen 11 und eine Vielzahl von (in der Ansicht zwölf) Hochspannungsanschlüssen 12. Die Vielzahl von Niederspannungsanschlüsse 11 sind jeweils mit den Niederspannungsspulen 22 der entsprechenden Transformatoren 21A bis 21D elektrisch verbunden. Die mehreren Hochspannungsanschlüsse 12 sind elektrisch mit den Hochspannungsspulen 23 der entsprechenden Transformatoren 21A bis 21D verbunden.
Die mehreren Niederspannungsanschlüsse 11 sind auf der Isolationshauptfläche 52 der Isolierschicht 51 ausgebildet. Insbesondere sind die Vielzahl an Niederspannungsanschlüssen 11 in einem zweiten Seitenbereich der Isolationsseitenwand 53B in einem Abstand von den mehreren Transformatoren 21A bis 21D in der zweiten Richtung Y ausgebildet und in der ersten Richtung X in Abständen zueiNUNDer angeordnet.
Die Vielzahl an Niederspannungsanschlüssen 11 umfasst einen ersten Niederspannungsanschluss 11A, einen zweiten Niederspannungsanschluss 11B, einen dritten Niederspannungsanschluss 11C, einen vierten Niederspannungsanschluss 11D, einen fünften Niederspannungsanschluss 11E und einen sechsten Niederspannungsanschluss 11F. In der vorliegenden Ausführungsform werden jeweils zwei der mehreren Niederspannungsanschlüsse 11A bis 11F gebildet. Die Mehrzahl der Niederspannungsanschlüsse 11A bis 11F kann jeweils eine beliebige Anzahl von Anschlüssen umfassen.
Die erste Niederspannungsanschluss 11A ist, gesehen in Draufsicht, dem ersten Transformator 21A in der zweiten Richtung Y zugewandt. Die zweite Niederspannungsanschluss 11B ist, gesehen in Draufsicht, dem zweiten Transformator 21B in der zweiten Richtung Y zugewandt. Die dritte Niederspannungsanschluss 11C ist, gesehen in Draufsicht, dem dritten Transformator 21C in der zweiten Richtung Y zugewandt. Die vierte Niederspannungsanschluss 11D ist, gesehen in Draufsicht, dem vierten Transformator 21D in der zweiten Richtung Y zugewandt. Die fünfte Niederspannungsanschluss 11E ist, gesehen in Draufsicht, in einem Bereich zwischen den ersten und zweiten Niederspannungsanschlüssen 11A und 11B gebildet. Der sechste Niederspannungsanschluss 11F wird, gesehen in Draufsicht, in einem Bereich zwischen dem dritten und vierten Niederspannungsanschluss 11C und 11D ausgebildet.
Die erste Niederspannungsanschluss 11A ist elektrisch mit dem ersten inneren Ende 24 des ersten Transformators 21A (Niederspannungsspule 22) verbunden. Die zweite Niederspannungsanschluss 11B ist elektrisch mit dem ersten inneren Ende 24 des zweiten Transformators 21B (Niederspannungsspule 22) verbunden. Die dritte Niederspannungsanschluss 11C ist elektrisch mit dem ersten inneren Ende 24 des dritten Transformators 21C (Niederspannungsspule 22) verbunden. Die vierte Niederspannungsanschluss 11D ist elektrisch mit dem ersten inneren Ende 24 des vierten Transformators 21D (Niederspannungsspule 22) verbunden.
Die fünfte Niederspannungsanschluss 11E ist elektrisch mit dem ersten äußeren Ende 25 des ersten Transformators 21A (Niederspannungsspule 22) und mit dem ersten äußeren Ende 25 des zweiten Transformators 21B (Niederspannungsspule 22) verbunden. Die sechste Niederspannungsanschluss 11F ist elektrisch mit dem ersten äußeren Ende 25 des dritten Transformators 21C (Niederspannungsspule 22) und mit dem ersten äußeren Ende 25 des vierten Transformators 21D (Niederspannungsspule 22) verbunden.
Die mehreren Hochspannungsanschlüsse 12 sind auf der Isolationshauptfläche 52 der Isolierschicht 51 in einem Abstand von den mehreren Niederspannungsanschlüssen 11 ausgebildet. Insbesondere ist die Vielzahl an Hochspannungsanschlüssen 12 in einem ersten Seitenbereich der Isolationsseitenwand 53A in einem Abstand von der Vielzahl an Niederspannungsanschlüssen 11 in der zweiten Richtung Y ausgebildet und sind in der ersten Richtung X in Abständen voneiNUNDer angeordnet.
Die Vielzahl an Hochspannungsanschlüssen 12 ist, gesehen in Draufsicht, in Bereichen nahe der entsprechenden Transformatoren 21A bis 21D ausgebildet. Die Nähe der Hochspannungsanschlüsse 12 zu den Transformatoren 21A bis 21D bedeutet, dass, gesehen in Draufsicht, der Abstand zwischen den Hochspannungsanschlüssen 12 und den Transformatoren 21 kleiner ist als der Abstand zwischen den Niederspannungsanschlüssen 11 und den Hochspannungsanschlüssen 12.
Insbesondere sind, gesehen in Draufsicht, die mehreren Hochspannungsanschlüsse 12 in Abständen voneiNUNDer entlang der ersten Richtung X derart ausgebildet, dass sie den mehreren Transformatoren 21A bis 21D entlang der ersten Richtung X gegenüberliegen. Genauer gesagt ist, gesehen in Draufsicht, die Vielzahl an Hochspannungsanschlüssen 12 in Abständen voneiNUNDer entlang der ersten Richtung X derart ausgebildet, dass sie in den zweiten inneren Bereichen 67 in den Hochspannungsspulen 23 und in Bereichen zwischen benachbarten Hochspannungsspulen 23 angeordnet sind. Entsprechend ist, gesehen in Draufsicht, die Mehrzahl der Hochspannungsanschlüsse 12 zusammen mit den Transformatoren 21A bis 21D in einer Reihe entlang der ersten Richtung X angeordnet.
Die Mehrzahl von Hochspannungsanschlüssen 12 umfasst einen ersten Hochspannungsanschluss 12A, einen zweiten Hochspannungsanschluss 12B, einen dritten Hochspannungsanschluss 12C, einen vierten Hochspannungsanschluss 12D, einen fünften Hochspannungsanschluss 12E und einen sechsten Hochspannungsanschluss 12F. In der vorliegenden Ausführungsform sind jeweils zwei der mehreren Hochspannungsanschlüsse 12A bis 12F ausgebildet. Die mehreren Hochspannungsanschlüsse 12A bis 12F können jeweils eine beliebige Anzahl von Anschlüssen umfassen.
Der erste Hochspannungsanschluss 12A ist, gesehen in Draufsicht, im zweiten inneren Bereich 67 im ersten Transformator 21A (Hochspannungsspule 23) ausgebildet. Der zweite Hochspannungsanschluss 12B ist, gesehen in Draufsicht, im zweiten inneren Bereich 67 im zweiten Transformator 21B (Hochspannungsspule 23) gebildet. Der dritte Hochspannungsanschluss 12C ist, gesehen in Draufsicht, im zweiten inneren Bereich 67 im dritten Transformator 21C (Hochspannungsspule 23) ausgebildet. Der vierte Hochspannungsanschluss 12D ist, gesehen in Draufsicht, im zweiten inneren Bereich 67 im vierten Transformator 21D (Hochspannungsspule 23) ausgebildet. Die fünfte Hochspannungsanschluss 12E ist, gesehen in Draufsicht, in einem Bereich zwischen dem ersten und dem zweiten Transformator 21A und 21B gebildet. Der sechste Hochspannungsanschluss 12F befindet sich, gesehen in Draufsicht, in einem Bereich zwischen dem dritten und vierten Transformator 21C und 21D.
Die erste Hochspannungsanschluss 12A ist elektrisch mit dem zweiten inneren Ende 27 des ersten Transformators 21A (Hochspannungsspule 23) verbunden. Die zweite Hochspannungsanschluss 12B ist elektrisch mit dem zweiten inneren Ende 27 des zweiten Transformators 21B (Hochspannungsspule 23) verbunden. Die dritte Hochspannungsanschluss 12C ist elektrisch mit dem zweiten inneren Ende 27 des dritten Transformators 21C (Hochspannungsspule 23) verbunden. Der vierte Hochspannungsanschluss 12D ist elektrisch mit dem zweiten inneren Ende 27 des vierten Transformators 21D (Hochspannungsspule 23) verbunden.
Die fünfte Hochspannungsanschluss 12E ist elektrisch mit dem zweiten äußeren Ende 28 des ersten Transformators 21A (Hochspannungsspule 23) und mit dem zweiten äußeren Ende 28 des zweiten Transformators 21B (Hochspannungsspule 23) verbunden. Die sechste Hochspannungsanschluss 12F ist elektrisch mit dem zweiten äußeren Ende 28 des dritten Transformators 21C (Hochspannungsspule 23) und mit dem zweiten äußeren Ende 28 des vierten Transformators 21D (Hochspannungsspule 23) verbunden.
Bezugnehmend auf die 5 und 7 umfasst die Halbleitervorrichtung 5 eine erste Niederspannungsleitung 31, eine zweite Niederspannungsleitung 32, eine erste Hochspannungsleitung 33 und eine zweite Hochspannungsleitung 34, die alle in der Isolierschicht 51 ausgebildet sind. In dieser Ausführungsform sind eine Vielzahl von ersten Niederspannungsleitungen 31, eine Vielzahl von zweiten Niederspannungsleitungen 32, eine Vielzahl von ersten Hochspannungsleitungen 33 und eine Vielzahl von zweiten Hochspannungsleitungen 34 ausgebildet.
Die ersten und zweiten Niederspannungsleitungen 31 und 32 halten die Niederspannungsspulen 22 des ersten und zweiten Transformators 21A und 21B auf gleichen Potentialen. Die ersten und zweiten Niederspannungsleitungen 31 und 32 halten auch die Niederspannungsspulen 22 des dritten und vierten Transformators 21C und 21D auf gleichen Potentialen. In dieser Ausführungsform halten die ersten und zweiten Niederspannungsleitungen 31 und 32 die Niederspannungsspulen 22 aller Transformatoren 21A bis 21D auf gleichem Potenzial.
Die erste und die zweite Hochspannungsleitung 33 und 34 halten die Hochspannungsspulen 23 des ersten und des zweiten Transformators 21A und 21B auf gleichen Potentialen. Die ersten und zweiten Hochspannungsleitungen 33 und 34 halten auch die Hochspannungsspulen 23 des dritten und vierten Transformators 21C und 21D auf gleichen Potentialen. In dieser Ausführungsform halten die ersten und zweiten Hochspannungsleitungen 33 und 34 die Hochspannungsspulen 23 aller Transformatoren 21A bis 21D auf gleichem Potenzial.
Die Vielzahl an ersten Niederspannungsleitungen 31 sind jeweils mit den entsprechenden Niederspannungsanschlüssen 11A bis 11D und mit den ersten inneren Enden 24 der entsprechenden Transformatoren 21A bis 21D (Niederspannungsspulen 22) elektrisch verbunden. Die Vielzahl erster Niederspannungsleitungen 31 sind ähnlich aufgebaut. In der folgenden Beschreibung wird die Struktur der ersten Niederspannungsleitung 31, die mit dem ersten Niederspannungsanschluss 11A und dem ersten Transformator 21A verbunden ist, beispielhaft beschrieben. Die Strukturen der anderen ersten Niederspannungsleitungen 31 werden nicht gesondert beschrieben, und die Beschreibung der Struktur der ersten Niederspannungsleitung 31, die mit dem ersten Transformator 21A verbunden ist, soll als geltend angenommen werden.
Die erste Niederspannungsleitung 31 umfasst eine Durchgangsleitung 71, eine Niederspannungsanschlussleitung 72, eine Zuleitungsleitung 73, eine erste Anschlusssteckerelektrode 74, eine zweite Anschlusssteckerelektrode 75, eine oder mehrere (in dieser Ausführungsform mehrere) Pad-Steckerelektroden 76 und eine oder mehrere (in dieser Ausführungsform mehrere) Substrat-Steckerelektroden 77.
Bevorzugt sind die Durchgangsleitung 71, die Niederspannungsanschlussleitung 72, die Zuleitungsleitung 73, die erste Anschlusssteckerelektrode 74, die zweite Anschlusssteckerelektrode 75, die Pad-Steckerelektroden 76 und die Substrat-Steckerelektroden 77 aus demselben leitfähigen Material wie die Niederspannungsspule 22 und dergleichen gebildet. Das heißt, dass die Durchgangsleitung 71, die Niederspannungsanschlussleitung 72, die Zuleitungsleitung 73, die erste Anschlusssteckerelektrode 74, die zweite Anschlusssteckerelektrode 75, die Pad-Steckerelektroden 76 und die Substrat-Steckerelektroden 77 vorzugsweise wie die Niederspannungsspule 22 und dergleichen jeweils eine Sperrschicht und eine Körperschicht aufweisen.
Die Durchgangsleitung 71 durchdringt eine Vielzahl von Isolationszwischenschichten 57 in der Isolierschicht 51 und erstreckt sich säulenförmig entlang der Normalenrichtung Z. In der Ausführungsform ist die Durchgangsleitung 71 in einem Bereich zwischen der unteren und der oberen Isolierschicht 55 und 56 in der Isolierschicht 51 ausgebildet. Die Durchgangsleitung 71 hat einen oberen Endteil an der Seite der oberen Isolierschicht 56 und einen unteren Endteil an der Seite der unteren Isolierschicht 55. Der obere Endteil der Durchgangsleitung 71 ist in der gleichen Isolierzwischenschicht 57 wie die Hochspannungsspule 23 ausgebildet und wird von der oberen Isolierschicht 56 bedeckt. Das untere Ende der Durchgangsleitung 71 ist in der gleichen Isolierzwischenschicht 57 wie die Niederspannungsspule 22 ausgebildet.
In der Ausführungsform umfasst die Durchgangsleitung 71 eine erste Elektrodenschicht 78, eine zweite Elektrodenschicht 79 und eine Vielzahl von Leitungssteckerelektroden 80. In der Durchgangsleitung 71 sind die ersten und zweiten Elektrodenschichten 78 und 79 und die Leitungssteckerelektroden 80 aus dem gleichen leitfähigen Material wie die Niederspannungsspule 22 und dergleichen gebildet. Das heißt, wie die Niederspannungsspule 22 und dergleichen enthalten die erste und zweite Elektrodenschicht 78 und 79 und die Leitungssteckerelektroden 80 jeweils eine Sperrschicht und eine Körperschicht.
Die erste Elektrodenschicht 78 bildet den oberen Endteil der Durchgangsleitung 71. Die zweite Elektrodenschicht 79 bildet den unteren Endteil der Durchgangsleitung 71. Die erste Elektrodenschicht 78 ist als Insel ausgebildet und weist in der Normalrichtung Z auf den Niederspannungsanschluss 11 (erster Niederspannungsanschluss 11A). Die zweite Elektrodenschicht 79 ist als Insel ausgebildet und ist in der Normalrichtung Z der ersten Elektrodenschicht 78 zugewandt.
Die Vielzahl von Leitungssteckerelektroden 80 sind jeweils in die Vielzahl von Zwischenisolationsschichten 57 eingebettet, die sich in einem Bereich zwischen der ersten und der zweiten Elektrodenschicht 78 und 79 befinden. Die Vielzahl der Leitungssteckerelektroden 80 sind derart von der unteren Isolationsschicht 55 bis zur oberen Isolationsschicht 56 übereiNUNDer gestapelt, dass sie elektrisch miteiNUNDer verbunden sind und die erste und zweite Elektrodenschicht 78 und 79 elektrisch miteiNUNDer verbinden. Die Mehrzahl der Leitungssteckerelektroden 80 haben jeweils eine ebene Fläche, die kleiner ist als die ebene Fläche der ersten und zweiten Elektrodenschicht 78 und 79.
Die Anzahl der in der Mehrzahl der Leitungssteckerelektroden 80 gestapelten Schichten ist gleich der Anzahl der in der Mehrzahl der Zwischenschichtisolationsschichten 57 gestapelten Schichten. In der Ausführungsform sind jeweils sechs Leitungssteckerelektroden 80 in die Isolierzwischenschichten 57 eingebettet, wobei eine beliebige Anzahl von Leitungssteckerelektroden 80 in die Isolierzwischenschichten 57 eingebettet werden kann. Es versteht sich, dass eine oder mehrere Steckerelektroden 80 so ausgebildet werden können, dass sie mehrere Isolierzwischenschichten 57 durchdringen.
Die Niederspannungsanschlussleitung 72 ist in derselben Isolierzwischenschicht 57 wie die Niederspannungsspule 22 im ersten inneren Bereich 66 im ersten Transformator 21A (Niederspannungsspule 22) ausgebildet. Die Niederpotenzial-Anschlussleitung 72 ist als Insel ausgebildet und weist in der Normalrichtung Z auf den Hochspannungsanschluss 12 (erster Hochspannungsanschluss 12A). Vorzugsweise hat die Niederspannungsanschlussleitung 72 eine größere ebene Fläche als die ebene Fläche der Leitungssteckerelektrode 80. Die Niederspannungsanschlussleitung 72 ist elektrisch mit dem ersten inneren Ende 24 der Niederspannungsspule 22 verbunden.
Die Zuleitungsleitung 73 ist in der Isolierzwischenschicht 57 in einem Bereich zwischen dem Halbleiter-Chip 41 und der Durchgangsleitung 71 ausgebildet. In der Ausführungsform ist die Zuleitungsleitung 73, gezählt von der unteren Isolierschicht 55, in der ersten Isolierzwischenschicht 57 ausgebildet. Die Zuleitungsleitung 73 hat einen ersten Endteil auf einer Seite, einen zweiten Endteil auf der anderen Seite und einen Leitungsteil, der den ersten und den zweiten Endteil miteiNUNDer verbindet. Das erste Endteil der Zuleitungsleitung 73 befindet sich in einem Bereich zwischen dem Halbleiter-Chip 41 und dem unteren Endteil der Durchgangsleitung 71. Das zweite Endteil der Zuleitungsleitung 73 befindet sich in einem Bereich zwischen dem Halbleiter-Chip 41 und der Niederspannungsanschlussleitung 72. Der Leitungsteil erstreckt sich entlang der ersten Hauptfläche 42 des Halbleiter-Chips 41 und erstreckt sich in Form eines Streifens in einem Bereich zwischen dem ersten und zweiten Endteil.
Die erste Anschlusssteckerelektrode 74 ist in der Zwischenschicht-Isolierschicht 57 in einem Bereich zwischen der Durchgangsleitung 71 und der Zuleitungsleitung 73 ausgebildet und ist elektrisch mit der Durchgangsleitung 71 und dem ersten Endteil der Zuleitungsleitung 73 verbunden. Die zweite Anschlusssteckerelektrode 75 ist in der Zwischenschicht-Isolierschicht 57 in einem Bereich zwischen der Niederspannungsanschlussleitung 72 und der Zuleitungsleitung 73 ausgebildet und ist mit der Niederspannungsanschlussleitung 72 und dem zweiten Endteil der Zuleitungsleitung 73 elektrisch verbunden.
Die Vielzahl an Pad-Steckerelektroden 76 sind in der oberen Isolierschicht 56 in einem Bereich zwischen dem Niederspannungsanschluss 11 (erster Niederspannungsanschluss 11A) und der Durchgangsleitung 71 ausgebildet und sind elektrisch mit dem Niederspannungsanschluss 11 und dem oberen Endteil der Durchgangsleitung 71 verbunden. Die Vielzahl der Substrat-Steckerelektroden 77 sind in der unteren Isolierschicht 55 in einem Bereich zwischen dem Halbleiter-Chip 41 und der Durchgangsleitung 73 ausgebildet. In der Ausführungsform sind die Substrat-Steckerelektroden 77 in einem Bereich zwischen dem Halbleiter-Chip 41 und dem ersten Endteil der Durchgangsleitung 73 ausgebildet und sind elektrisch mit dem Halbleiter-Chip 41 und dem ersten Endteil der Durchgangsleitung 73 verbunden.
Gemäß 6 und 7 ist die Vielzahl der ersten Hochspannungsleitungen 33 mit den entsprechenden Hochspannungsanschlüsse 12A bis 12D bzw. mit den zweiten inneren Enden 27 der entsprechenden Transformatoren 21A bis 21D (Hochspannungsspulen 23) verbunden. Die Mehrzahl der ersten Hochspannungsleitungen 33 sind ähnlich aufgebaut. In der folgenden Beschreibung wird die Struktur der ersten Hochspannungsleitung 33, die mit dem ersten Hochspannungsanschluss 12A und dem ersten Transformator 21A verbunden ist, als Beispiel beschrieben. Die Strukturen der anderen ersten Hochspannungsleitungen 33 werden nicht beschrieben, für sie gilt die Beschreibung der Struktur der ersten Hochspannungsleitung 33, die mit dem ersten Transformator 21A verbunden ist.
Die erste Hochspannungsleitung 33 umfasst eine Hochspannungsanschlussleitung 81 und eine oder mehrere (in dieser Ausführungsform mehrere) Pad-Steckerelektroden 82. Vorzugsweise sind die Hochspannungsanschlussleitung 81 und die Pad-Steckerelektroden 82 aus dem gleichen leitfähigen Material wie die Niederspannungsspule 22 und dergleichen gebildet. Das heißt, vorzugsweise, wie die Niederspannungsspule 22 und dergleichen, umfassen die Hochspannungsanschlussleitung 81 und die Pad-Steckerelektroden 82 jeweils eine Sperrschicht und eine Körperschicht.
Die Hochspannungsanschlussleitung 81 ist in der gleichen Isolierzwischenschicht 57 wie die Hochspannungsspule 23 im zweiten inneren Bereich 67 der Hochspannungsspule 23 ausgebildet. Die Hochspannungsanschlussleitung 81 ist als Insel ausgebildet und weist dem Hochspannungsanschluss 12 (erster Hochspannungsanschluss 12A) in der Normalrichtung Z zu. Die Hochspannungsanschlussleitung 81 ist elektrisch mit dem zweiten inneren Ende 27 der Hochspannungsspule 23 verbunden. Die Hochspannungsanschlussleitung 81 ist in einer Draufsicht in einem Abstand von der Niederspannungsanschlussleitung 72 ausgebildet und ist der Niederspannungsanschlussleitung 72 in der Normalrichtung Z nicht zugewandt. Dies führt zu einem vergrößerten Isolationsabstand zwischen der Nieder- und der Hochspannungsanschlussleitung 72 und 81 und damit zu einer erhöhten Durchschlagsspannung in der Isolierschicht 51.
Die Mehrzahl von Pad-Steckerelektroden 82 sind in der oberen Isolierschicht 56 in einem Bereich zwischen dem Hochspannungsanschluss 12 (erster Hochspannungsanschluss 12A) und der Hochspannungsanschlussleitung 81 ausgebildet und sind elektrisch mit dem Hochspannungsanschluss 12 und der Hochspannungsanschlussleitung 81 verbunden. Die Vielzahl von Pad-Steckerelektroden 82 haben jeweils eine ebene Fläche, die, gesehen in einer Draufsicht, kleiner ist als die ebene Fläche der Hochspannungsanschlussleitung 81.
Wie in 7 gezeigt, ist der Abstand D1 zwischen den Nieder- und Hochspannungsanschlüssen 11 und 12 vorzugsweise größer als der Abstand D2 zwischen den Nieder- und Hochspannungsspulen 22 und 23 (D2 < D1). Vorzugsweise ist der Abstand D1 größer als die Gesamtdicke DT der mehreren Isolierzwischenschichten 57 (DT < D1). Das Verhältnis D2 / D1 zwischen dem Abstand D2 und dem Abstand D1 kann 0,01 oder mehr, aber 0,1 oder weniger betragen. Vorzugsweise beträgt der Abstand D1 100 µm oder mehr, jedoch 500 µm oder weniger. Der Abstand D2 kann 1 um oder mehr, aber 50 µm oder weniger betragen. Vorzugsweise beträgt der Abstand D2 5 µm oder mehr, aber 25 µm oder weniger. Die Abstände D1 und D2 können beliebige Werte haben, die je nach der gewünschten Durchschlagfestigkeitsspannung entsprechend angepasst werden.
Wie aus den 6 und 7 hervorgeht, weist das Halbleiterbauelement 5 ein Blindmuster 85 auf, das derart in die Isolierschicht 51 eingebettet ist, dass es sich, in der Draufsicht gesehen, um die Transformatoren 21A bis 21D herum befindet.
Das Blindmuster 85 ist in einem Muster ausgebildet, das sich von dem der Hoch- und Niederspannungsspulen 23 und 22 unterscheidet (diskontinuierlich) und unabhängig von den Transformatoren 21A bis 21D ist. Das heißt, das Blindmuster 85 fungiert nicht als Teil der Transformatoren 21A bis 21D. Das Blindmuster 85 ist als Abschirmleiterschicht ausgebildet, die elektrische Felder zwischen den Nieder- und Hochspannungsspulen 22 und 23 in den Transformatoren 21A bis 21D abschirmt, um die Konzentration elektrischer Felder auf die Hochspannungsspule 23 zu unterdrücken. In dieser Ausführungsform wird das Blindmuster 85 mit einer Liniendichte pro Flächeneinheit gemustert, die der Liniendichte der Hochspannungsspule 23 entspricht. Wenn die Liniendichte des Blindmusters 85 gleich der Liniendichte der Hochspannungsspule 23 sein soll, bedeutet dies, dass die Liniendichte des Blindmusters 85 in den Bereich von ±20 % der Liniendichte der Hochspannungsspule 23 fällt.
Das Blindmuster 85 kann in beliebiger Tiefe in der Isolierschicht 51 ausgebildet werden, die entsprechend der zu dämpfenden elektrischen Feldstärke eingestellt wird. Vorzugsweise ist das Blindmuster 85 in einem Bereich ausgebildet, der in Bezug auf die Normalrichtung Z näher an der Hochspannungsspule 23 als an der Niederspannungsspule 22 liegt. Dass das Blindmuster 85 in Bezug auf die Normalrichtung Z näher an der Hochspannungsspule 23 liegt, bedeutet, dass in Bezug auf die Normalrichtung Z der Abstand zwischen dem Blindmuster 85 und der Hochspannungsspule 23 kleiner ist als der Abstand zwischen dem Blindmuster 85 und der Niederspannungsspule 22.
Auf diese Weise kann die Konzentration des elektrischen Feldes auf die Hochspannungsspule 23 gut unterbunden werden. Je kleiner der Abstand zwischen dem Blindmuster 85 und der Hochspannungsspule 23 in Bezug auf die Normalenrichtung Z ist, desto effektiver kann die Konzentration des elektrischen Feldes auf die Hochspannungsspule 23 unterbunden werden. Vorzugsweise ist das Blindmuster 85 in der gleichen Isolierzwischenschicht 57 wie die Hochspannungsspule 23 ausgebildet. Auf diese Weise kann die Konzentration des elektrischen Feldes auf die Hochspannungsspule 23 besser unterbunden werden. Das Blindmuster 85 umfasst eine Vielzahl von Blindmustern, die sich in unterschiedlichen elektrischen Zuständen befinden. Das Blindmuster 85 kann ein Hochspannungs-Blindmuster enthalten.
Das Hochspannungs-Blindmuster 86 kann in beliebiger Tiefe in der Isolierschicht 51 ausgebildet werden, die entsprechend der zu dämpfenden elektrischen Feldstärke eingestellt wird. Vorzugsweise ist das Hochspannungs-Blindmuster 86 in einem Bereich ausgebildet, der in Bezug auf die Normalrichtung Z näher an der Hochspannungsspule 23 als an der Niederspannungsspule 22 liegt. Dass das Hochspannungs-Blindmuster 86 in Bezug auf die Normalrichtung Z näher an der Hochspannungsspule 23 liegt, bedeutet, dass in Bezug auf die Normalrichtung Z der Abstand zwischen dem Hochspannungs-Blindmuster 86 und der Hochspannungsspule 23 kleiner ist als der Abstand zwischen dem Hochspannungs-Blindmuster 86 und der Niederspannungsspule 22.
Das Blindmuster 85 umfasst ein schwebendes Blindmuster, das in einem elektrisch schwebenden Zustand in der Isolierschicht 51 so ausgebildet ist, dass es sich um die Transformatoren 21A bis 21D herum befindet.
Bei dieser Ausführungsform ist das schwebende Blindmuster derart in dichten Linien angeordnet, dass ein Bereich um die Hochspannungsspule 23 herum, in der Draufsicht gesehen, teilweise bedeckt und teilweise freigelegt ist. Das schwebende Blindmuster kann derart ausgebildet sein, dass es Enden oder keine Enden hat.
Das schwebende Blindmuster kann in beliebiger Tiefe in der Isolierschicht 51 gebildet werden, die je nach der zu dämpfenden elektrischen Feldstärke eingestellt wird.
Es kann eine beliebige Anzahl von schwebenden Linien vorgesehen werden, die je nach der zu dämpfenden elektrischen Feldstärke eingestellt wird. Das schwebende Blindmuster kann eine Vielzahl von schwebenden Blindmustern umfassen.
Gemäß 7 umfasst die Halbleitervorrichtung 5 eine zweite Funktionseinrichtung 60, die in der ersten Hauptfläche 42 des Halbleiter-Chips 41 in einem Bauelementbereich 62 ausgebildet ist. Die zweite Funktionseinrichtung 60 wird unter Verwendung eines oberflächlichen Teils der ersten Hauptfläche 42 und/oder eines Bereichs auf der ersten Hauptfläche 42 des Halbleiter-Chips 41 gebildet und ist von der Isolierschicht 51 (untere Isolierschicht 55) bedeckt. In 7 ist die zweite Funktionseinrichtung 60 in vereinfachter Form durch gestrichelte Linien in einem oberflächlichen Teil der ersten Hauptfläche 42 dargestellt.
Die zweite Funktionseinrichtung 60 ist über eine Niederspannungsleitung elektrisch mit einem Niederspannungsanschluss 11 und über eine Hochspannungsleitung elektrisch mit einem Hochspannungsanschluss 12 verbunden. Abgesehen davon, dass die Niederspannungsleitung in der Isolierschicht 51 strukturiert ist, um mit der zweiten Funktionseinrichtung 60 verbunden zu werden, hat sie einen ähnlichen Aufbau wie die erste Niederspannungsleitung 31 (zweite Niederspannungsleitung 32). Mit der Ausnahme, dass die Hochspannungsleitung in der Isolationsschicht 51 strukturiert ist, um mit der zweiten Funktionseinrichtung 60 verbunden zu werden, hat sie einen ähnlichen Aufbau wie die erste Hochspannungsleitung 33 (zweite Hochspannungsleitung 34). Auf eine Beschreibung der Nieder- und Hochspannungsleitungen, die mit der zweiten Funktionseinrichtung 60 verbunden sind, wird verzichtet.
Die zweite Funktionseinrichtung 60 kann mindestens ein passives Bauelement, eine Halbleiter-Gleichrichtungseinrichtung und eine Halbleiter-Schalteinrichtung enthalten. Die zweite Funktionseinrichtung 60 kann ein Schaltungsnetzwerk enthalten, das eine gezielte Kombination von zwei oder mehr passiven Bauelementen, Halbleiter-Gleichrichtereinrichtungen und Halbleiter-Schalteinrichtungen umfasst. Das Schaltungsnetzwerk kann einen Teil oder die Gesamtheit einer integrierten Schaltung darstellen.
Das passive Bauelement kann ein passives Halbleiterbauelement umfassen. Das passive Bauelement kann einen Widerstand oder einen Kondensator oder beides enthalten. Die Halbleiter-Gleichrichtungsvorrichtung kann mindestens eine pn-Übergangsdiode, eine PIN-Diode, eine Zener-Diode, eine Schottky-Sperrschichtdiode oder eine Fast-Recovery-Diode umfassen. Die Halbleiterschalteinrichtung kann mindestens einen BJT (Bipolartransistor), einen MISFET (Metall-Isolator-Halbleiter-Feldeffekttransistor), einen IGBT (Bipolartransistor mit isoliertem Gate) oder einen JFET (Sperrschicht-Feldeffekttransistor) umfassen.
Wie in den 5 bis 7 gezeigt, umfasst das Halbleiterbauelement 5 ferner einen in die Isolierschicht 51 eingebetteten Dichtleiter 61. Der Dichtleiter 61 ist in Form von Wänden in die Isolationsschicht 51 eingebettet, und zwar in Abständen von den isolationsseitigen Wänden 53A bis 53D, wie in einer Draufsicht gesehen, und unterteilt die Isolationsschicht 51 in den Bauelementbereich 62 und einen Außenbereich 63. Der Dichtleiter 61 verhindert das Eindringen von Feuchtigkeit und die Rissbildung vom Außenbereich 63 zum Bauelementbereich 62.
Der Bauelementbereich 62 ist ein Bereich, der die erste Funktionseinrichtung 45 (mehrere Transformatoren 21), die zweite Funktionseinrichtung 60, die mehreren Niederspannungsanschlüsse 11, die mehreren Hochspannungsanschlüsse 12, die ersten Niederspannungsleitungen 31, die zweiten Niederspannungsleitungen 32, die ersten Hochspannungsleitungen 33, die zweiten Hochspannungsleitungen 34 und das Blindmuster 85 umfasst. Der äußere Bereich 63 ist ein Bereich außerhalb des Bauelementbereichs 62.
Der Dichtleiter 61 ist von dem Bauelementbereich 62 elektrisch isoliert. Insbesondere ist der Dichtleiter 61 elektrisch isoliert von der ersten Funktionseinrichtung 45 (mehrere Transformatoren 21), der zweiten Funktionseinrichtung 60, den mehreren Niederspannungsanschlüssen 11, den mehreren Hochspannungsanschlüssen 12, den ersten Niederspannungsleitungen 31, den zweiten Niederspannungsleitungen 32, den ersten Hochspannungsleitungen 33, den zweiten Hochspannungsleitungen 34 und dem Blindmuster 85. Insbesondere wird der Dichtleiter 61 in einem elektrisch schwebenden Zustand gehalten. Der Dichtleiter 61 bildet keinen Strompfad, der mit dem Bauelementbereich 62 verbunden ist.
Der Dichtleiter 61 ist in Form eines Streifens entlang der Isolationsseitenwände 53A bis 53D ausgebildet. In der Ausführungsform ist der Dichtleiter 61, gesehen in Draufsicht, in einer viereckigen Ringform (insbesondere einer rechteckigen Ringform) ausgebildet. Somit definiert, gesehen in Draufsicht, der Dichtleiter 61 den äußeren Bereich 63 in Form eines viereckigen Rings (insbesondere eines rechteckigen Rings), der den Bauelementbereich 62 umgibt.
Insbesondere hat der Dichtleiter 61 einen oberen Endteil an der Seite der Isolationshauptfläche 52, einen unteren Endteil an der Seite des Halbleiter-Chips 41 und einen Wandteil, der sich in Form von Wänden zwischen dem oberen und dem unteren Endteil erstreckt. In der Ausführungsform ist der obere Endteil des Dichtleiters 61 in einem Abstand von der Isolationshauptfläche 52 in Richtung des Halbleiter-Chips 41 ausgebildet und befindet sich in der Isolationsschicht 51. In der Ausführungsform ist der obere Endteil des Dichtleiters 61 von der oberen Isolierschicht 56 bedeckt. Der obere Endteil des Dichtleiters 61 kann von einer oder mehreren Isolierzwischenschichten 57 bedeckt sein. Der obere Endteil des Dichtleiters 61 kann durch die obere Isolierschicht 56 hindurch freigelegt werden. Der untere Endteil des Dichtleiters 61 ist in einem Abstand vom Halbleiter-Chip 41 in Richtung des oberen Endteils ausgebildet.
In dieser Ausführungsform ist der Dichtleiter 61 so in die Isolierschicht 51 eingebettet, dass er sich auf der Seite des Halbleiter-Chips 41 neben den mehreren Niederspannungsanschlüssen 11 und den mehreren Hochspannungsanschlüssen 12 befindet. Darüber hinaus ist der Dichtleiter 61 in der Isolationsschicht 51 in der Richtung parallel zur Isolationshauptfläche 52 der ersten Funktionseinrichtung 45 (mehrere Transformatoren 21), den ersten Niederspannungsleitungen 31, den zweiten Niederspannungsleitungen 32, den ersten Hochspannungsleitungen 33, den zweiten Hochspannungsleitungen 34 und dem Blindmuster 85 zugewandt. In der Isolationsschicht 51 kann der Dichtleiter 61 in Richtung parallel zur Isolationshauptfläche 52 einem Teil der zweiten Funktionseinheit 60 gegenüberliegen.
Der Dichtleiter 61 umfasst eine Vielzahl von Verschlussstopfenleitern 64 und einen oder mehrere (in der Ausführungsform eine Vielzahl von) Dichtungsdurchgangsleitern 65. Es kann eine beliebige Anzahl von Dichtungsdurchgangsleitern 65 vorgesehen werden. Von den mehreren Verschlussstopfenleitern 64 bildet der obere Verschlussstopfenleiter 64 den oberen Endteil des Verschlussleiters 61. Die Mehrzahl der Dichtungsdurchgangsleiter 65 bilden den unteren Endteil des Dichtleiters 61. Vorzugsweise sind die Verschlussstopfenleiter 64 und die Dichtungsdurchgangsleiter 65 aus demselben leitfähigen Material wie die Niederspannungsspule 22 gebildet. Das heißt, dass die Verschlussstopfenleiter 64 und die Dichtungsdurchgangsleiter 65 vorzugsweise, wie die Niederspannungsspule 22 und dergleichen, jeweils eine Sperrschicht und eine Körperschicht aufweisen.
Die Mehrzahl der Verschlussstopfenleiter 64 sind jeweils in die Mehrzahl der Isolierzwischenschichten 57 eingebettet und jeweils viereckig ringförmig (insbesondere rechteckig) um den Bauelementbereich 62 herum ausgebildet. Die Vielzahl an Verschlussstopfenleitern 64 sind von der unteren Isolierschicht 55 bis zur oberen Isolierschicht 56 übereiNUNDer gestapelt und miteiNUNDer verbunden. Die Anzahl der übereiNUNDer gestapelten Lagen der Vielzahl von Verschlussstopfenleitern 64 entspricht der Anzahl der Lagen der Vielzahl von Zwischenisolationsschichten 57. Es versteht sich, dass ein oder mehrere Verschlussstopfenleiter 64 gebildet werden können, die eine Vielzahl von Isolierzwischenschichten 57 durchdringen.
Solange ein Satz von mehreren Verschlussstopfenleitern 64 einen ringförmigen Verschlussleiter 61 bildet, müssen nicht alle Verschlussstopfenleiter 64 ringförmig ausgebildet sein. Zum Beispiel kann mindestens einer der mehreren Verschlussstopfenleiter 64 endständig ausgebildet sein. Oder mindestens einer der mehreren Verschlussstopfenleiter 64 kann in mehrere streifenförmige Abschnitte mit Enden unterteilt sein. Mit Rücksicht auf die Gefahr des Eindringens von Feuchtigkeit und der Rissbildung in den Bauelementbereich 62 sind die mehreren Verschlussstopfenleiter 64 jedoch vorzugsweise ohne Enden (ringförmig) ausgebildet.
Die Mehrzahl von Dichtungsdurchgangsleitern 65 sind in der unteren Isolierschicht 55 in einem Bereich zwischen dem Halbleiter-Chip 41 und den Verschlussstopfenleitern 64 ausgebildet. Die Vielzahl von Dichtungsdurchgangsleitern 65 sind in einem Abstand von dem Halbleiter-Chip 41 ausgebildet und mit den Verschlussstopfenleitern 64 verbunden. Die Mehrzahl der Dichtungsdurchgangsleiter 65 haben eine kleinere Fläche als die Fläche der Verschlussstopfenleiter 64. In einem Fall, in dem ein einzelner Dichtungsdurchgangsleiter 65 gebildet wird, können die einzelnen Dichtungsdurchgangsleiter 65 eine größere ebene Fläche haben als die ebene Fläche der Verschlussstopfenleiter 64.
Der Dichtleiter 61 kann eine Breite von 0,1 µm oder mehr, aber 10 µm oder weniger haben. Vorzugsweise hat der Dichtleiter 61 eine Breite von 1 µm oder mehr, aber 5 µm oder weniger. Die Breite des Dichtleiters 61 ist durch seine Breite in der Richtung orthogonal zu seiner Erstreckungsrichtung definiert.
Wie in den 7 und 8 gezeigt, umfasst das Halbleiterbauelement 5 ferner eine Trennstruktur 130, die zwischen dem Halbleiter-Chip 41 und dem Dichtleiter 61 angeordnet ist und den Dichtleiter 61 von dem Halbleiter-Chip 41 elektrisch isoliert. Vorzugsweise umfasst die Trennstruktur 130 einen Isolator. In dieser Ausführungsform ist die Trennstruktur 130 eine Feldisolierschicht 131, der auf der ersten Hauptfläche 42 des Halbleiter-Chips 41 ausgebildet ist.
Die Feldisolierschicht 131 umfasst mindestens eine Oxidschicht (Siliziumoxidschicht) oder eine Nitridschicht (Siliziumnitridschicht). Vorzugsweise ist die Feldisolierschicht 131 eine LOCOS-Schicht (Local Oxidation of Silicon) als Beispiel für eine Oxidschicht, die durch Oxidation der ersten Hauptfläche 42 des Halbleiter-Chips 41 gebildet wird. Die Feldisolierschicht 131 kann eine beliebige Dicke haben, solange sie zwischen dem Halbleiter-Chip 41 und dem Dichtleiter 61 isolieren kann. Die Feldisolierschicht 131 kann eine Dicke von 0,1 µm oder mehr, aber 5 µm oder weniger haben.
Die Trennstruktur 130 ist auf der ersten Hauptfläche 42 des Halbleiter-Chips 41 ausgebildet und erstreckt sich in Draufsicht gesehen streifenförmig entlang des Dichtleiters 61. In der Ausführungsform ist die Trennstruktur 130, gesehen in Draufsicht, in einer viereckigen Ringform (insbesondere einer rechteckigen Ringform) ausgebildet. Die Trennstruktur 130 weist einen Verbindungsabschnitt 132 auf, mit dem der untere Endteil des Dichtleiters 61 (d. h. der Dichtungsdurchgangsleiter 65) verbunden ist. Der Verbindungsabschnitt 132 kann einen Ankerabschnitt bilden, in dem der untere Endteil des Dichtleiters 61 (d.h. der Dichtungsdurchgangsleiter 65) in Richtung des Halbleiter-Chips 41 verankert ist. Selbstverständlich kann der Verbindungsabschnitt 132 derart ausgebildet, dass er mit der Hauptfläche der Trennstruktur 130 bündig ist.
Die Trennstruktur 130 umfasst ein inneres Endteil 130A an der Seite des Vorrichtungsbereichs 62, ein äußeres Endteil 130B an der Seite des Außenbereichs 63 und ein Hauptkörperteil 130C zwischen den inneren und äußeren Endteilen 130A und 130B. Wie in Draufsicht zu sehen, definiert das innere Endteil 130A den Bereich, in dem die zweite Funktionseinrichtung 60 ausgebildet ist (d.h. der Bauelementbereich 62). Der innere Endteil 130A kann einstückig mit einer Isolierschicht (nicht dargestellt) ausgebildet werden, die auf der ersten Hauptfläche 42 des Halbleiter-Chips 41 gebildet wird.
Das äußere Endteil 130B liegt an den Chipseitenwänden 44A bis 44D des Halbleiter-Chips 41 frei und ist durchgehend mit den Chipseitenwänden 44A bis 44D des Halbleiter-Chips 41. Genauer gesagt ist das äußere Endteil 130B derart ausgebildet, dass es mit den Chipseitenwänden 44A bis 44D des Halbleiter-Chips 41 bündig ist. Das äußere Endteil 130B bildet derart eine polierte Oberfläche zwischen den Chipseitenwänden 44A bis 44D des Halbleiter-Chips 41 und den Isolationsseitenwänden 53A bis 53D der Isolationsschicht 51, dass sie bündig mit diesen sind. Selbstverständlich ist auch eine Ausführungsform möglich, bei der das äußere Endteil 130B innerhalb der ersten Hauptfläche 42 in Abständen von den Chipseitenwänden 44A bis 44D ausgebildet ist.
Der Hauptkörperteil 130C hat eine flache Oberfläche, die sich im Wesentlichen parallel zur ersten Hauptfläche 42 des Halbleiter-Chips 41 erstreckt. Der Hauptkörperteil 130C hat den Verbindungsabschnitt 132, mit dem der untere Endteil des Dichtleiters 61 (d.h. die Dichtungsdurchgangsleiter 65) verbunden ist. Der Verbindungsabschnitt 132 ist in dem Hauptkörperteil 130C in Abständen von den inneren und äußeren Endteilen 130A und 130B ausgebildet. Die Trennstruktur 130 kann auf viele andere Arten als in Form einer Feldisolierschicht 131 ausgeführt werden.
Wie in 7 gezeigt, umfasst das Halbleiterbauelement 5 außerdem eine anorganische Isolierschicht 140, die auf der Hauptisolierfläche 52 der Isolierschicht 51 ausgebildet ist, um den Dichtleiter 61 zu bedecken. Die anorganische Isolierschicht 140 kann als Passivierungsschicht bezeichnet werden. Die anorganische Isolierschicht 140 schützt die Isolierschicht 51 und den Halbleiter-Chip 41 von oberhalb der Hauptisolierfläche 52.
In der Ausführungsform hat die anorganische Isolierschicht 140 eine gestapelte Struktur, die aus einer ersten anorganischen Isolierschicht 141 und einer zweiten anorganischen Isolierschicht 142 besteht. Die erste anorganische Isolationsschicht 141 kann Siliziumoxid enthalten. Vorzugsweise enthält die erste anorganische Isolierschicht 141 USG (undotiertes Silikatglas), das aus undotiertem Siliziumoxid besteht. Die erste anorganische Isolierschicht 141 kann eine Dicke von 50 nm oder mehr, aber 5000 nm oder weniger haben. Die zweite anorganische Isolierschicht 142 kann Siliziumnitrid enthalten. Die zweite anorganische Isolierschicht 142 kann eine Dicke von 500 nm oder mehr, aber 5000 nm oder weniger haben. Die Erhöhung der Gesamtdicke der anorganischen Isolierschicht 140 trägt zur Erhöhung der Durchschlagsspannung über den Hochspannungsspulen 23 bei.
In einer Konfiguration, in der die erste anorganische Isolierschicht 141 aus USG und die zweite anorganische Isolierschicht 142 aus Siliziumnitrid besteht, hat USG die höhere dielektrische Durchbruchspannung (V/cm) als Siliziumnitrid. Daher ist es bei der Verdickung der anorganischen Isolierschicht 140 bevorzugt, die erste anorganische Isolierschicht 141 dicker als die zweite anorganische Isolierschicht 142 zu gestalten.
Die erste anorganische Isolationsschicht 141 kann als Beispiele für Siliziumoxid zumindest BPSG (Bor-dotiertes Phosphorsilikatglas) oder PSG (Phosphorsilikatglas) enthalten. Da das Siliziumoxid jedoch einen Dotierstoff (Bor oder Phosphor) enthält, ist es in diesem Fall besonders vorteilhaft, die erste anorganische Isolierschicht 141 aus USG zu bilden, um die Durchschlagfestigkeit der Spannung über den Hochspannungsspulen 23 zu erhöhen. Selbstverständlich kann die anorganische Isolationsschicht 140 einlagig aufgebaut sein und entweder aus der ersten oder zweiten anorganischen Isolationsschicht 141 oder 142 bestehen.
Die anorganische Isolierschicht 140 bedeckt den gesamten Bereich des Dichtleiters 61 und weist eine Vielzahl von Niederspannungs-Padöffnungen 143 und eine Vielzahl von Hochspannungs-Padöffnungen 144 auf, die in einem Bereich außerhalb des Dichtleiters 61 ausgebildet sind. Die Vielzahl an Niederspannungs-Padöffnungen 143 legen jeweils die Vielzahl an Niederspannungs-Anschlüssen 11 frei. Die Vielzahl an Hochspannungs-Padöffnungen 144 legen jeweils die Vielzahl an HochspannungsAnschlüssen 12 frei. Die anorganische Isolierschicht 140 kann Überlappungsteile aufweisen, die die Umfangskantenteile der Niederspannungsanschlüsse 11 überlappen. Die anorganische Isolierschicht 140 kann Überlappungsteile aufweisen, die die Umfangskantenteile der Hochspannungsanschlüsse 12 überlappen.
Das Halbleiterbauelement 5 umfasst ferner eine organische Isolierschicht 145, die auf der anorganischen Isolierschicht 140 ausgebildet ist. Die organische Isolierschicht 145 kann ein lichtempfindliches Harz enthalten. Die organische Isolierschicht 145 kann zumindest Polyimid, Polyamid oder Polybenzoxazol enthalten. In dieser Ausführungsform enthält die organische Isolierschicht 145 Polyimid. Die organische Isolierschicht 145 kann eine Dicke von 1 µm oder mehr, aber 50 µm oder weniger haben.
Vorzugsweise hat die organische Isolierschicht 145 eine größere Dicke als die Gesamtdicke der anorganischen Isolierschicht 140. Außerdem haben die anorganische und die organische Isolierschicht 140 und 145 zusammen vorzugsweise eine Gesamtdicke, die größer ist als der Abstand D2 zwischen den Nieder- und Hochspannungsspulen 22 und 23. In diesem Fall hat die anorganische Isolierschicht 140 vorzugsweise eine Gesamtdicke von 2 µm oder mehr, aber 10 µm oder weniger. Vorzugsweise hat die organische Isolierschicht 145 eine Dicke von 5 µm oder mehr, aber 50 µm oder weniger. Solche Strukturen tragen dazu bei, eine Zunahme der Dicken der anorganischen und organischen Isolierschichten 140 und 145 zu unterbinden und gleichzeitig die Durchschlagsspannung über der Hochspannungsspule 23 aufgrund der übereiNUNDerliegenden Schichten der anorganischen und organischen Isolierschichten 140 und 145 angemessen zu erhöhen.
Die organische Isolierschicht 145 umfasst einen ersten Teil 146, der einen Seitenbereich mit niedrigem Potenzial abdeckt, und einen zweiten Teil 147, der einen Seitenbereich mit hohem Potenzial abdeckt. Der erste Teil 146 bedeckt den Dichtleiter 61 über der anorganischen Isolierschicht 140. Der erste Teil 146 weist eine Vielzahl von Niederspannungsanschlussöffnungen 148 auf, durch die die Vielzahl von Niederspannungsanschlüssen 11 (Niederspannungsanschlussöffnungen 143) jeweils in einem Bereich außerhalb des Dichtleiters 61 freigelegt sind. Der erste Teil 146 kann überlappende Teile aufweisen, die die Umfangskanten (Überlappungsteile) der Niederspannungsanschlussöffnungen 143 überlappen.
Der zweite Teil 147 ist in einem Abstand vom ersten Teil 146 ausgebildet und legt die anorganische Isolierschicht 140 zwischen dem ersten und zweiten Teil 146 und 147 frei. Der zweite Teil 147 hat eine Vielzahl von Hochspannungsanschlussöffnungen 149, durch die die Vielzahl von Hochspannungsanschlüssen 12 (Hochspannungsanschlussöffnungen 144) jeweils freigelegt sind. Der zweite Teil 147 kann Überlappungsteile aufweisen, die die Umfangskanten (Überlappungsteile) der Hochspannungsanschlussöffnungen 144 überlappen.
Der zweite Teil 147 deckt die Transformatoren 21A bis 21D und das Blindmuster 85 zusammen ab. Insbesondere deckt der zweite Teil 147 die Vielzahl von Hochspannungsspulen 23, die Vielzahl von Hochspannungsanschlüssen 12, ein erstes Hochspannungs-Blindmuster 87, ein Hochspannungs-Blindmuster 88 und ein schwebendes Blindmuster 121 zusammen ab.
Die vorliegende Erfindung kann in beliebigen anderen Ausführungsformen umgesetzt werden. Die oben beschriebene Ausführungsform befasst sich mit einem Beispiel, bei dem eine erste Funktionseinrichtung 45 und eine zweite Funktionseinrichtung 60 ausgebildet sind. Es ist jedoch auch eine Ausführungsform denkbar, die nur eine zweite Funktionseinrichtung 60 und keine erste Funktionseinrichtung 45 aufweist. In diesem Fall kann das Blindmuster 85 weggelassen werden. Diese Struktur bietet in Bezug auf die zweite Funktionseinrichtung 60 ähnliche Effekte wie die, die im Zusammenhang mit der ersten Ausführungsform erwähnt wurden (außer denen, die mit dem Blindmuster 85 verbunden sind).
Das heißt, dass in einem Fall, in dem über die Nieder- und Hochspannungsanschlüsse 11 und 12 eine Spannung an die zweite Funktionseinrichtung 60 angelegt wird, es möglich ist, eine unnötige Leitung zwischen dem Hochspannungsanschluss 12 und dem Dichtleiter 61 zu unterbinden. Ebenso ist es möglich, in einem Fall, in dem eine Spannung über die Nieder- und Hochspannungsanschlüsse 11 und 12 an die zweite Funktionseinrichtung 60 angelegt wird, eine unnötige Leitung zwischen dem Niederspannungsanschluss 11 und dem Dichtleiter 61 zu unterbinden.
Die oben beschriebene Ausführungsform bezieht sich auf ein Beispiel, bei dem eine zweite Funktionseinrichtung 60 ausgebildet ist. Die zweite Funktionseinrichtung 60 ist jedoch nicht zwingend erforderlich und kann auch weggelassen werden.
Die oben beschriebene Ausführungsform bezieht sich auf ein Beispiel, bei dem ein Blindmuster 85 gebildet wird. Das Blindmuster 85 ist jedoch nicht unbedingt erforderlich und kann weggelassen werden.
Die oben beschriebene Ausführungsform bezieht sich auf ein Beispiel, bei dem die erste Funktionseinrichtung 45 mehrkanalig ist und eine Vielzahl von Transformatoren 21 umfasst. Es ist jedoch auch möglich, eine einkanalige erste Funktionseinrichtung 45 zu verwenden, die einen einzigen Transformator 21 umfasst.
< Transformator Layout >
9 ist eine Draufsicht, die schematisch ein Beispiel für ein Transformator-Layout in einem Zweikanal-Transformator-Chip 300 (entsprechend der zuvor beschriebenen Halbleitervorrichtung 5) zeigt. Der dort gezeigte Transformator-Chip 300 umfasst einen ersten Transformator 301, einen zweiten Transformator 302, einen dritten Transformator 303, einen vierten Transformator 304, einen ersten Schutzring 305, einen zweiten Schutzring 306, Pads a1 bis a8, Pads b1 bis b8, Pads c1 bis c4 und Pads d1 bis d4.
In dem Transformator-Chip 300 sind die Pads a1 und b1 mit einem Anschluss der Sekundärspule L1s des ersten Transformators 301 verbunden, und die Pads c1 und d1 sind mit dem anderen Anschluss dieser Sekundärspule L1s verbunden. Die Pads a2 und b2 sind mit einem Anschluss der Sekundärspule L2s des zweiten Transformators 302 verbunden, und die Pads c1 und d1 sind mit dem anderen Anschluss dieser Sekundärspule L2s verbunden.
Außerdem sind die Pads a3 und b3 mit einem Anschluss der Sekundärspule L3s des dritten Transformators 303 verbunden, und die Pads c2 und d2 sind mit dem anderen Anschluss dieser Sekundärspule L3s verbunden. Die Pads a4 und b4 sind mit einem Anschluss der Sekundärspule L4s des vierten Transformators 304 verbunden, und die Pads c2 und d2 sind mit dem anderen Anschluss dieser Sekundärspule L4s verbunden.
In 9 ist keine der Primärspulen des ersten, zweiten, dritten und vierten Transformators 301, 302, 303 und 304 dargestellt. Die Primärspulen haben im Wesentlichen eine ähnliche Struktur wie die Sekundärspulen L1s bis L4s und sind jeweils derart direkt unter den Sekundärspulen L1s bis L4s angeordnet, dass sie ihnen zugewandt sind.
Insbesondere sind die Pads a5 und b5 mit einem Anschluss der Primärspule des ersten Transformators 301 verbunden, und die Pads c3 und d3 sind mit dem anderen Anschluss dieser Primärspule verbunden. Ebenso sind die Pads a6 und b6 mit einem Anschluss der Primärspule des zweiten Transformators 302 verbunden, und die Pads c3 und d3 sind mit dem anderen Anschluss dieser Primärspule verbunden.
Ebenso sind die Pads a7 und b7 mit einem Anschluss der Primärspule des dritten Transformators 303 verbunden, und die Pads c4 und d4 sind mit dem anderen Anschluss dieser Primärspule verbunden. Ebenso sind die Pads a8 und b8 mit einem Anschluss der Primärspule des vierten Transformators 304 verbunden, und die Pads c4 und d4 sind mit dem anderen Anschluss dieser Primärspule verbunden.
Die Pads a5 bis a8, die Pads b5 bis b8, die Pads c3 und c4 und die Pads d3 und d4, die oben erwähnt wurden, werden jeweils vom Inneren des Transformator-Chips 300 über ein nicht dargestelltes Via zu seiner Oberfläche geführt.
Von der Vielzahl der oben genannten Pads entsprechen die Pads a1 bis a8 jeweils einem ersten Stromeinspeisepad und die Pads b1 bis b8 jeweils einem ersten Spannungsmesspad; die Pads c1 bis c4 entsprechen jeweils einem zweiten Stromeinspeisepad und die Pads d1 bis d4 entsprechen jeweils einem zweiten Spannungsmesspad.
Der Transformator-Chip 300 dieses Konfigurationsbeispiels ermöglicht somit bei der Fehlerprüfung eine genaue Messung der Reihenwiderstandskomponente an jeder Spule. Auf diese Weise ist es möglich, nicht nur defekte Produkte mit einem gebrochenen Draht in einer Spule auszusortieren, sondern auch defekte Produkte mit einem abnormalen Widerstandswert in einer Spule (z. B. einem Kurzschluss in der Mitte zwischen den Spulen) angemessen auszusortieren und somit zu verhindern, dass defekte Produkte auf dem Markt vertrieben werden.
Bei einem Transformator-Chip 300, der die oben erwähnte Fehlerprüfung bestanden hat, kann die oben beschriebene Vielzahl von Pads zur Verbindung mit einem primärseitigen Chip und einem sekundärseitigen Chip (z. B. dem zuvor beschriebenen Controller-Chip 210 und dem Treiber-Chip 220) verwendet werden.
Insbesondere können die Pads a1 und b1, die Pads a2 und b2, die Pads a3 und b3 und die Pads a4 und b4 jeweils mit einem der Signaleingangs- und -ausgangsanschlüsse des sekundärseitigen Chips verbunden werden; die Pads c1 und d1 und die Pads c2 und d2 können jeweils mit einem gemeinsamen Spannungsanlegeanschluss (GND2) des sekundärseitigen Chips verbunden werden.
Andererseits können die Pads a5 und b5, die Pads a6 und b6, die Pads a7 und b7 und die Pads a8 und b8 jeweils mit einem der Signaleingangs- und -ausgangsanschlüsse des primärseitigen Chips verbunden werden; die Pads c3 und d3 und die Pads c4 und d4 können jeweils mit einem gemeinsamen Spannungsanlegeanschluss (GND1) des primärseitigen Chips verbunden werden.
Hierbei sind, wie in 9 gezeigt, die ersten bis vierten Transformatoren 301 bis 304 so angeordnet, dass sie für jede Signalübertragungsrichtung gekoppelt sind. Im Sinne der Darstellung sind z.B. der erste und zweite Transformator 301 und 302, die ein Signal vom primärseitigen Chip zum sekundärseitigen Chip übertragen, durch den ersten Schutzring 305 zu einem ersten Paar gekoppelt. Ebenso sind zum Beispiel der dritte und vierte Transformator 303 und 302, die ein Signal vom sekundärseitigen Chip zum primärseitigen Chip übertragen, durch den zweiten Schutzring 306 zu einem zweiten Paar gekoppelt.
Eine solche Kopplung soll in einer Struktur, in der die Primär- und Sekundärspulen jedes der ersten bis vierten Transformatoren 301 bis 304 so ausgebildet sind, dass sie in der Aufwärts-Abwärts-Richtung des Substrats übereiNUNDer gestapelt sind, eine gewünschte Stehspannung zwischen den Primär- und Sekundärspulen erzielen. Die ersten und zweiten Schutzringe 305 und 306 sind jedoch keine wesentlichen Elemente.
Die ersten und zweiten Schutzringe 305 und 306 können über die Pads e1 bzw. e2 mit einer niederohmigen Leitung, z. B. einem geerdeten Anschluss, verbunden werden.
In dem Transformator-Chip 300 werden die Pads c1 und d1 von den Sekundärspulen L1s und L2s gemeinsam genutzt. Die Pads c2 und d2 werden von den Sekundärspulen L3s und L4s gemeinsam genutzt. Die Pads c3 und d3 werden von den Primärspulen L1p und L2p gemeinsam genutzt. Die Pads c4 und d4 werden von den entsprechenden Primärspulen gemeinsam genutzt. Diese Konfiguration trägt dazu bei, die Anzahl der Pads zu verringern und den Transformator-Chip 300 kompakt zu gestalten.
Darüber hinaus sind, wie in 9 gezeigt, die Primär- und Sekundärspulen der ersten bis vierten Transformatoren 301 bis 304 vorzugsweise jeweils in einer rechteckigen Form (oder, mit abgerundeten Ecken, in einer Laufspurform) gewickelt, wie in einer Draufsicht auf den Transformator-Chip 300 zu sehen ist. Diese Konfiguration trägt dazu bei, den Bereich zu vergrößern, in dem sich die Primär- und Sekundärspulen gegenseitig überlappen, und hilft, den Übertragungswirkungsgrad über die Transformatoren hinweg zu verbessern.
Es versteht sich, dass das dargestellte Transformator-Layout nur ein Beispiel ist; eine beliebige Anzahl von Spulen beliebiger Form kann in jedem Layout angeordnet werden, und Pads können in jedem Layout angeordnet werden. Jede der oben beschriebenen Chip-Strukturen, Transformator-Layouts usw. kann auf Halbleiterbauelemente im Allgemeinen angewendet werden, die eine in einen Halbleiter-Chip integrierte Spule aufweisen.
< Signalübertragungsvorrichtung (Ausführungsform) >
10 ist eine Ansicht, die eine Signalübertragungsvorrichtung gemäß einer Ausführungsform zeigt. Die Signalübertragungsvorrichtung 400 dieser Ausführungsform ist eine integrierte Halbleiterschaltungsvorrichtung (im Allgemeinen als isolierter Gate-Treiber-IC bezeichnet), die, während sie zwischen einem primären Schaltungssystem 400p (VCC1-GND1-System) und einem sekundären Schaltungssystem 400s (VCC2-GND2-System) isoliert, ein Impulssignal vom primären Schaltungssystem 400p zum sekundären Schaltungssystem 400s überträgt, um das Gate eines im sekundären Schaltungssystem 400s vorgesehenen Leistungstransistors (nicht dargestellt) zu steuern. Die Signalübertragungsvorrichtung 400 entspricht der zuvor beschriebenen Signalübertragungsvorrichtung 200.
Die Signalübertragungsvorrichtung 400 hat als Mittel zur Herstellung einer elektrischen Verbindung mit der Außenwelt eine Vielzahl von externen Anschlüssen (von denen die Ansicht die Leistungsanschlüsse VCC1 und VCC2, die Masseanschlüsse GND1 und GND2, einen negativen Leistungsanschluss VEE2, die Eingangsanschlüsse INA und INB, Ausgangsanschlüsse OUT1H und OUT1L, einen Fehleranschluss FLT, einen Bereitschaftsanschluss RDY, einen Freigabeanschluss ENA, einen Überhitzungs-/Laststromfehlererkennungsanschluss TO_VH, einen Kurzschlusserkennungsanschluss SCPIN, einen Selbsttest-Einschaltanschluss BISTON und einen Selbsttest-Ausgangsanschluss BISTOUT).
Entlang einer ersten Seite (in der Ansicht die linke Seite) des Gehäuses der Signalübertragungsvorrichtung 400 sind, von oben nach unten, der Masseanschluss GND1, der Fehleranschluss FLT, der Freigabeanschluss ENA, der Eingangsanschluss INA, der Eingangsanschluss INB, der Bereitschaftsanschluss RDY, der Leistungsanschluss VCC1, der Selbsttest-Ausgangsanschluss BISTOUT, der Selbsttest-Ein-Anschluss BISTON und der Masseanschluss GND1 angeordnet.
Andererseits sind entlang einer zweiten Seite (der Seite, die der oben erwähnten ersten Seite gegenüberliegt, d.h. in der Ansicht die rechte Seite) des Gehäuses von oben nach unten der negative Leistungsanschluss VEE2, der Ausgangsanschluss OUT1L, der Ausgangsanschluss OUT1H, der Leistungsanschluss VCC2, der Überhitzungs-/Laststromfehler-Erfassungsanschluss TO_VH, der Erdungsanschluss GND2, der Kurzschluss-Erfassungsanschluss SCPIN und der negative Leistungsanschluss VEE2 angeordnet.
Auf diese Weise können die externen Anschlüsse für das primäre Schaltungssystem 400p (d.h. GND1, FLT, ENA, INA und INB, RDY, VCC1, BISTOUT und BISTON) gemeinsam entlang der ersten Seite des Gehäuses angeordnet werden, und die externen Anschlüsse für das sekundäre Schaltungssystem 400s (d.h. VEE2, OUT1L, OUT1H, VCC2, VO_VH, GND2 und SCPIN) können gemeinsam entlang der zweiten Seite des Gehäuses angeordnet werden.
Der Erdungsanschluss GND1 und der negative Leistungsversorgungsanschluss VEE2 können jeweils an einem Ende der entsprechenden ersten oder zweiten Seite des Gehäuses angeordnet werden. Das heißt, es können jeweils zwei der Erdungsanschlüsse GND1 und der negative Leistungsanschlüsse VEE2 vorgesehen werden.
Die Signalübertragungsvorrichtung 400 kann allgemein in Anwendungen eingesetzt werden, die eine Signalübertragung zwischen einem primären Schaltungssystem 400p und einem sekundären Schaltungssystem 400s bei gleichzeitiger Isolierung zwischen diesen erfordern (z. B. Motortreiber und DC/DC-Wandler, die hohe Spannungen verarbeiten).
Unter Bezugnahme auf 10 wird der interne Aufbau der Signalübertragungsvorrichtung 400 beschrieben. Die Signalübertragungsvorrichtung 400 dieses Konfigurationsbeispiels hat einen Controller-Chip 410 (entsprechend einem ersten Chip), einen Treiber-Chip 420 (entsprechend einem zweiten Chip) und einen Transformator-Chip 430 (entsprechend einem dritten Chip) in einem einzigen Gehäuse versiegelt.
Der Controller-Chip 410 ist ein Halbleiter-Chip, in den die Schaltungselemente des primären Schaltungssystems 400p integriert sind, die mit einer Versorgungsspannung VCC1 (z.B. maximal sieben Volt gegenüber GND1) arbeiten. In den Controller-Chip 410 sind beispielsweise eine Logikschaltung 411, eine UVLO-(Unterspannungssperre)/OVLO- (Überspannungssperre) Schaltung 412 und NMOSFETs 413 bis 415 integriert.
Die Logikschaltung 411 erzeugt ein Treiberimpulssignal PWM für einen Leistungstransistor (nicht dargestellt) entsprechend den Eingangsimpulssignalen INA und INB. Wenn zum Beispiel INB = H (der logische Pegel, der einen deaktivierten Zustand anzeigt) ist, so ist PWM = L (fester Wert); wenn INB = L (der logische Pegel, der einen aktivierten Zustand anzeigt) ist, so ist PWM = INA. Die Logikschaltung 411 hat auch die Funktion, verschiedene Fehlererkennungssignale (wie Unterspannung, Überspannung, Kurzschluss, Leerlauf, Überhitzung und Laststromfehler) zu überwachen und die NMOSFETs 413 und 414 entsprechend den Ergebnissen der Überwachung anzusteuern, um die logischen Pegel des Fehlersignals FLT und des Bereitschaftssignals RDY zu bestimmen. Die Logikschaltung 411 hat auch die Funktion, in Abhängigkeit von einem Freigabesignal ENA umzuschalten, ob die gesamte Signalübertragungsvorrichtung 400 in Betrieb genommen werden soll (Freigabe oder Sperrung).
Die Logikschaltung 411 hat ferner die Funktion, einen Selbsttest (allgemein als BIST [eingebauter Selbsttest] bezeichnet) an verschiedenen Teilen der Signalübertragungsvorrichtung 400 gemäß einem Selbsttest am Signal BISTON durchzuführen und den NMOSFET 415 gemäß den Ergebnissen des Selbsttests anzusteuern, um den Logikpegel eines Selbsttest-Ausgangssignals BISTOUT zu bestimmen. Das heißt, die Logikschaltung 411 fungiert als Teil einer in die Signalübertragungsvorrichtung 400 eingebauten Selbsttestschaltung (Einzelheiten werden später erläutert).
Die UVLO/OVLO-Schaltung 412 erkennt eine Unter- bzw. Überspannung der Versorgungsspannung VCC1 und gibt das Ergebnis der Erkennung an die Logikschaltung 411 aus.
Der NMOSFET 413 schaltet den Pfad zwischen dem Fehleranschluss FLT und einem Masseanschluss entsprechend den Anweisungen der Logikschaltung 411 zwischen einem leitenden Zustand und einem abgeschalteten Zustand um. Wenn beispielsweise eine Überhitzung oder ein Laststromfehler im Treiber-Chip 420 erkannt wird, schaltet sich der NMOSFET 413 ein und der Fehleranschluss FLT geht auf einen niedrigen Pegel über (der logische Pegel, der einen erkannten Fehler anzeigt).
Der NMOSFET 414 schaltet den Pfad zwischen der Bereitschaftsklemme RDY und der Masseklemme entsprechend den Anweisungen der Logikschaltung 411 zwischen einem leitenden Zustand und einem abgeschalteten Zustand um. Wird zum Beispiel entweder im Controller-Chip 410 oder im Treiber-Chip 420 eine Unter- oder Überspannung erkannt, so schaltet sich der NMOSFET 414 ein und der Bereitschaftsanschluss RDY geht auf einen niedrigen Pegel über (der logische Pegel, der einen erkannten Fehler anzeigt).
Der NMOSFET 415 schaltet den Pfad zwischen dem Selbsttest-Ausgangsanschluss BISTOUT und dem Masseanschluss entsprechend den Anweisungen der Logikschaltung 411 zwischen einem leitenden Zustand und einem abgeschalteten Zustand um. Wenn zum Beispiel das Ergebnis des Selbsttests in der Signalübertragungsvorrichtung 400 NG ist, schaltet sich der NMOSFET 415 ein, und der Selbsttest-Ausgangsanschluss BISTOUT geht auf einen niedrigen Pegel über (der logische Pegel, der einen erkannten Fehler anzeigt).
Der Treiber-Chip 420 ist ein Halbleiter-Chip, in den die Schaltungselemente des sekundären Schaltungssystems 400s integriert sind, die mit einer Versorgungsspannung VCC2 (z.B. maximal 30 Volt in Bezug auf GND2) versorgt werden. Auf dem Treiber-Chip 420 sind beispielsweise eine Logikschaltung 421, eine UVLO/OVLO-Schaltung 422, Komparatoren 423 und 424, ein PMOSFET 425 und NMOSFETs 426 und 427 integriert.
Die Logikschaltung 421 schaltet den PMOSFET 425 und den NMOSFET 426 entsprechend dem Treiberimpulssignal PWM, das der Logikschaltung 421 über den Transformator-Chip 430 zugeführt wird, ein und aus und steuert dadurch die Gates der Leistungstransistoren (nicht dargestellt), die mit den Ausgangsanschlüssen OUT1H und OUT1L verbunden sind. Die Ausgangsanschlüsse OUT1H und OUT1L können außerhalb der Signalübertragungsvorrichtung 400 miteiNUNDer kurzgeschlossen werden. Die Logikschaltung 421 hat auch die Funktion, verschiedene Fehlererkennungssignale (wie Unterspannung, Überspannung, Kurzschluss, Leerlauf, Überhitzung und Laststromfehler) vom Treiber-Chip 420 über den Transformator-Chip 430 an den Controller-Chip 410 zu übertragen.
Die Logikschaltung 421 hat ferner die Funktion, ein Selbsttestergebnis (BIST_result) vom Treiber-Chip 420 über den Transformator-Chip 430 an den Controller-Chip 410 zu übertragen. Das heißt, die Logikschaltung 421 funktioniert als Teil einer Selbsttestschaltung, die in die Signalübertragungsvorrichtung 400 eingebaut ist (Details werden später angegeben).
Die UVLO/OVLO-Schaltung 422 erkennt eine Unter- bzw. Überspannung der Versorgungsspannung VCC2 und gibt das Ergebnis der Erkennung an die Logikschaltung 421 aus.
Der Komparator 423 überwacht die Klemmenspannung an der Überhitzungs-/Laststrom-Fehlererkennungsanschluss TO_VH und prüft so auf eine Überhitzung der Leistungstransistoren oder eine Überspannung in einer Lastversorgungsspannung.
Der Komparator 424 überwacht die Klemmenspannung an dem Kurzschlusserkennungsanschluss SCPIN und prüft damit auf einen Kurzschluss in den Leistungstransistoren (prüft auf einen Durchgangsstrom über High- und Low-Side-Leistungstransistoren).
Der PMOSFET 425 schaltet den Pfad zwischen einem Leistungsanschluss und dem Ausgangsanschluss OUT1H entsprechend den Anweisungen der Logikschaltung 421 zwischen einem leitenden Zustand und einem abgeschalteten Zustand um. Hat z. B. das Treiberimpulssignal PWM einen hohen Pegel, so ist der PMOSFET 425 derart eingeschaltet, dass der Ausgangsanschluss OUT1H (also das an das Gate des Leistungstransistors angelegte Ausgangsimpulssignal) einen hohen Pegel hat.
Der PMOSFET 426 schaltet den Pfad zwischen dem Ausgangsanschluss OUT1L und einem Masseanschluss entsprechend den Anweisungen der Logikschaltung 421 zwischen einem leitenden Zustand und einem abgeschalteten Zustand um. Hat z. B. das Treiberimpulssignal PWM einen niedrigen Pegel, so ist der PMOSFET 426 derart eingeschaltet, dass der Ausgangsanschluss OUT1L (also das an das Gate des Leistungstransistors angelegte Ausgangsimpulssignal) einen niedrigen Pegel hat.
Somit fungieren der PMOSFET 425 und der NMOSFET 426 als Halbbrücken-Ausgangsstufe (CMOS [komplementäre MOS]-Inverterstufe) für die Gate-Ansteuerung.
Der NMOSFET 427 schaltet den Pfad zwischen dem Masseanschluss GND2 und dem Kurzschlusserkennungsanschluss SCPIN gemäß den Anweisungen der Logikschaltung 421 zwischen einem leitenden Zustand und einem abgeschalteten Zustand um. Wenn beispielsweise OUT1H = H ist, ist der NMOSFET 427 ausgeschaltet, und wenn OUT1H = L ist, ist der NMOSFET 427 eingeschaltet. Der NMOSFET 427 schaltet sich komplementär zu den Leistungstransistoren (nicht abgebildet) ein und aus und fungiert somit als Entladeschalter zum Entladen eines extern zwischen SCPIN und GND2 angeschlossenen Kondensators (nicht abgebildet).
Der Transformator-Chip 430 ist ein Halbleiter-Chip, in dem ein Transformator für die Signalübertragung zwischen dem Controller-Chip 410 und dem Treiber-Chip 420 integriert ist, während er zwischen ihnen isoliert.
Die Signalübertragungsvorrichtung 400 dieses Konfigurationsbeispiels hat, abgesehen von dem Controller-Chip 410 und dem Treiber-Chip 420, den Transformator-Chip 430, der nur einen Transformator enthält, und diese drei Chips sind in einem einzigen Gehäuse versiegelt.
Bei dieser Konfiguration können der Controller-Chip 410 und der Treiber-Chip 420 jeweils in einem gemeinsamen Prozess mit niedriger bis mittlerer Stehspannung (mit einer Stehspannung von einigen Volt bis zu einigen zehn Volt) hergestellt werden. Dadurch entfällt die Notwendigkeit eines speziellen Hochspannungsprozesses (mit einer Stehspannung von mehreren Kilovolt), was zur Senkung der Herstellungskosten beiträgt.
Darüber hinaus können der Controller-Chip 410 und der Treiber-Chip 420 jeweils mittels eines bewährten bestehenden Verfahrens hergestellt werden. Dadurch entfällt die Notwendigkeit, Zuverlässigkeitstests erneut durchzuführen, was zu einer verkürzten Entwicklungszeit und geringeren Entwicklungskosten beiträgt.
Darüber hinaus kann die Verwendung eines anderen DC-Isolationselements als eines Transformators (z. B. eines Optokopplers) leicht bewältigt werden, indem lediglich die Alternative anstelle des Transformator-Chips 430 angebracht wird. Dadurch entfällt die Notwendigkeit, den Controller-Chip 410 und den Treiber-Chip 420 neu zu entwickeln, was zu einer verkürzten Entwicklungszeit und geringeren Entwicklungskosten beiträgt.
< Elektronische Vorrichtung >
11 ist eine Ansicht, die ein Konfigurationsbeispiel einer elektronischen Vorrichtung zeigt, die die Signalübertragungsvorrichtung 400 enthält. Die elektronische Vorrichtung A dieses Konfigurationsbeispiels enthält High-Side-Gate-Treiber-ICs 1H(u/v/w), Low-Side-Gate-Treiber-ICs 1L(u/v/w), High-Side-Leistungstransistoren 2H(u/v/w), Low-Side-Leistungstransistoren 2L(u/v/w), eine ECU 3 und einen Motor 4.
Die High-Side-Gate-Treiber-ICs 1H(u/v/w) erzeugen, während sie jeweils zwischen der ECU 3 und den High-Side-Leistungstransistoren 2H(u/v/w) isoliert sind, High-Side-Gate-Ansteuersignale entsprechend den von der ECU 3 zugeführten High-Side-Gate-Steuersignalen und steuern dadurch die High-Side-Leistungstransistoren 2H(u/v/w).
Die Low-Side-Gate-Treiber-ICs 1L(u/v/w) erzeugen, während sie jeweils zwischen dem ECU 3 und den Low-Side-Leistungstransistoren 2L(u/v/w) isolieren, Low-Side-Gate-Ansteuersignale entsprechend den vom ECU 3 zugeführten Low-Side-Gate-Steuersignalen und treiben dadurch die Low-Side-Leistungstransistoren 2L(u/v/w) an.
Die zuvor beschriebene Signalübertragungsvorrichtung 400 kann in geeigneter Weise als jeder der oben erwähnten High- und Low-Side-Gate-Treiber-ICs 1H(u/v/w) und 1L(u/v/w) verwendet werden.
Die High-Side-Leistungstransistoren 2H(u/v/w) sind jeweils als High-Side-Schalter in einer Halbbrückenendstufe für eine von drei Phasen (U/V/W-Phasen) zwischen einem Netzanschluss (d.h. einem Anschluss für eine Lastversorgungsspannung PVDD) und dem Eingangsanschluss des Motors 4 für die entsprechende Phase angeschlossen.
Die Low-Side-Leistungstransistoren 2L(u/v/w) sind jeweils als Low-Side-Schalter in einer Halbbrückenendstufe für eine von drei Phasen (U-Phase / V-Phase / W-Phase) zwischen dem Eingangsanschluss des Motors 4 für die entsprechende Phase und einem Netzmasseanschluss angeschlossen.
In der Ansicht sind die High- und Low-Side-Leistungstransistoren 2H(u/v/w) bzw. 2L(u/v/w) als IGBTs (Insulated-Gate-Bipolar-Transistoren) ausgeführt. Anstelle von IGBTs können auch MOSFETs (Metall-Oxid-Halbleiter-Feldeffekttransistoren) verwendet werden.
Die ECU 3 steuert die High- und Low-Side-Leistungstransistoren 2H(u/v/w) und 2L(u/v/w) über die High- und Low-Side-Gate-Treiber-ICs 1H(u/v/w) bzw. 1L(u/v/w) an und steuert dadurch den Antrieb der Drehung des Motors 4. Die ECU 3 hat auch die Funktion, den Fehleranschluss FLT und den Bereitschaftsanschluss RDY jedes der High- und Low-Side-Gate-Treiber-ICs 1H(u/v/w) und 1L(u/v/w) zu überwachen und verschiedene Arten von Sicherheitssteuerung anhand der Ergebnisse der Überwachung durchzuführen.
Die ECU 3 hat ferner die Funktion, unter Verwendung des Selbsttest-Einschaltsignals BISTON das Ergebnis eines Selbsttests in der Signalübertragungsvorrichtung 400 zu erfassen, und die Funktion, anhand des logischen Pegels des Selbsttest-Ausgangssignals BISTOUT zu überprüfen, ob verschiedene Schutzschaltungen (für Unterspannungs-, Überspannungs-, Überhitzungs- und Kurzschlussschutz) in der Signalübertragungsvorrichtung 400 normal arbeiten.
Der Motor 4 ist ein Drehstrommotor, der mit dreiphasigen Ansteuerspannungen U/V/W, die von den Halbbrückenendstufen für jeweils drei Phasen (U/V/W-Phasen) eingespeist werden, zur Drehung angetrieben wird.
< Selbsttest-Schaltung >
12 ist eine Ansicht, die ein Konfigurationsbeispiel einer Selbsttestschaltung zeigt, die in der Signalübertragungsvorrichtung 400 eingebaut ist. Die Selbsttestschaltung B dieses Konfigurationsbeispiels enthält als Teil davon die zuvor beschriebenen Logikschaltungen 411 und 421 sowie die Schalter SW11 bis SW14 und SW21 bis SW28. Darüber hinaus sind in den Transformator-Chip 430 die Transformatoren TR1 bis TR5 als Trennelemente der Selbsttestschaltung B integriert.
Zunächst wird der Controller-Chip 410 beschrieben.
Die Logikschaltung 411 umfasst als Funktionsblöcke, die mit der Selbsttestschaltung B verbunden sind, beispielsweise einen Logikblock 411a, einen Flankendetektor 411b, einen Impulsgeber 411c, einen Logikblock 411d, Verriegelungen 411e und 411f, ein NUND-Gatter 411g, eine Verriegelung 411h, einen Flankendetektor 411i und ein Flipflop 411j.
Wird eine Unter- oder Überspannung in einer der UVLO/OVLO-Schaltungen 412 und 422 erkannt, so hebt der Logikblock 411a ein Gatesignal S411a für den NMOSFET 414 auf einen hohen Pegel an, um den NMOSFET 414 einzuschalten, und setzt dadurch das Bereitschaftssignal RDY auf einen niedrigen Pegel (den logischen Pegel, der einen erkannten Fehler anzeigt). Die Ergebnisse der Erkennung durch die UVLO/OVLO-Schaltung 412 (d. h. ein Überspannungserkennungssignal OV1 und ein Unterspannungserkennungssignal UV1) werden direkt an den Logikblock 411a weitergeleitet. Andererseits werden die Ergebnisse der Erkennung durch die UVLO/OVLO-Schaltung 422 (d. h. ein Überspannungserkennungssignal OV2 und ein Unterspannungserkennungssignal UV2) zunächst der Logikschaltung 421 zugeführt und dann über die Transformatoren TR1 und TR2 an den Logikblock 411a übertragen.
Der Flankendetektor 411b detektiert eine fallende Flanke im Gate-Signal S411a (also eine steigende Flanke im Bereitschaftssignal RDY) und leitet das Ergebnis der Detektion an den Impulsgeber 411c weiter.
Wenn der Flankendetektor 411b eine fallende Flanke im Gatesignal S411a erkennt, sendet der Impulsgeber 411c ein Impulssignal S411c (d.h. ein Selbsttest-Befehlssignal an den Treiber-Chip 420) über den Transformator TR3 an die Logikschaltung 421.
Wenn eine Überhitzung (oder ein Laststromfehler) im Treiber-Chip 420 oder ein Kurzschluss in den Leistungstransistoren (auf der hohen und der niedrigen Seite) erkannt wird, hebt der Logikblock 411d ein Gatesignal S411d für den NMOSFET 413 auf einen hohen Pegel an, um den NMOSFET 413 einzuschalten, und lässt dadurch den Fehleranschluss FLT auf einen niedrigen Pegel fallen (der logische Pegel, der einen erkannten Fehler anzeigt). Die Ergebnisse der Überhitzungs- und Kurzschlusserkennung (d. h. ein Überhitzungserkennungssignal OT und ein Kurzschlusserkennungssignal SC) werden zunächst der Logikschaltung 421 zugeführt und dann über den Transformator TR4 an den Logikblock 411d übertragen.
Der Zwischenspeicher 411e verriegelt das Gattersignal S411d mit einem vorbestimmten Timing, um ein verriegeltes Signal S411e zu erzeugen, und speist es in das NUND-Gatter 411g ein.
Der Zwischenspeicher 411f verriegelt ein sekundärseitiges BIST-Ergebnis (d.h. ein Impulssignal S421e), das von der Logikschaltung 421 über den Transformator TR5 übertragen wird, mit einem vorbestimmten Timing, um ein verriegeltes Signal S411f zu erzeugen, und speist es in das NUND-Gatter 411g ein.
Das NUND-Gatter 411g empfängt das Gattersignal S411a und die verriegelten Signale S411e und 411f sowie das Überspannungserkennungssignal OV1 und das Unterspannungserkennungssignal UV1 und erzeugt ein NUND-Signal S411g. Wenn also mindestens eines dieser fünf Signale auf einem niedrigen Pegel liegt (der logische Pegel, der anzeigt, dass kein Fehler erkannt wurde), liegt das NUND-Signal S411g auf einem hohen Pegel, und wenn diese fünf Signale alle auf einem hohen Pegel liegen (der logische Pegel, der anzeigt, dass ein Fehler erkannt wurde), liegt das NUND-Signal S411g auf einem niedrigen Pegel.
Der Zwischenspeicher 411h verriegelt das NUND-Signal S411g mit einem vorbestimmten Timing, um ein verriegeltes Signal S411h zu erzeugen, und leitet es an das Flipflop 411j weiter.
Der Flankendetektor 411i erkennt eine steigende Flanke im Selbsttest-Ein-Signal BISTON und erzeugt einen Impuls in einem Taktsignal S411i für das Flipflop 411j.
Zum Zeitpunkt der Impulserzeugung im Taktsignal S411i erfasst das Flipflop 411j das zwischengespeicherte Signal S411h und speist es als Gatesignal S411j für den NMOSFET 415 ein. Wenn das Gate-Signal S411j einen hohen Pegel hat, ist der NMOSFET 415 derart eingeschaltet, dass das Selbsttest-Ausgangssignal BISTOUT einen niedrigen Pegel hat (der logische Pegel zeigt an, dass das Selbsttestergebnis NG ist); wenn das Gate-Signal S411j einen niedrigen Pegel hat, ist der NMOSFET 415 derart ausgeschaltet, dass das Selbsttest-Ausgangssignal BISTOUT einen hochohmigen Zustand hat (der logische Pegel zeigt an, dass das Selbsttestergebnis OK ist).
Die UVLO/OVLO-Schaltung 412 ist eines der Ziele der Prüfung durch die Selbsttestschaltung B und umfasst die Komparatoren 412a und 412b.
Der Komparator 412a erzeugt das Überspannungserfassungssignal OV1 durch Vergleichen einer Überwachungszielspannung (DIV11 oder VCC1), die dem nichtinvertierenden Eingangsanschluss (+) des Komparators 412a zugeführt wird, mit einem Überspannungserfassungsschwellenwert, der dem invertierenden Eingangsanschluss (-) des Komparators 412a zugeführt wird. Das Überspannungserfassungssignal OV1 hat einen hohen Pegel (den logischen Pegel, der einen fehlerhaften Zustand anzeigt), wenn die Überwachungszielspannung höher als der Überspannungserfassungsschwellenwert ist, und einen niedrigen Pegel (den logischen Pegel, der einen normalen Zustand anzeigt), wenn die Überwachungszielspannung niedriger als der Überspannungserfassungsschwellenwert ist.
Der Komparator 412b erzeugt das Unterspannungserkennungssignal UV1 durch Vergleichen einer Überwachungszielspannung (DIV12 oder GND1), die dem invertierenden Eingangsanschluss (-) des Komparators 412a zugeführt wird, mit einem Unterspannungserkennungsschwellenwert, der dem nichtinvertierenden Eingangsanschluss (+) des Komparators 412b zugeführt wird. Das Unterspannungserfassungssignal UV1 hat einen hohen Pegel (den logischen Pegel, der einen fehlerhaften Zustand anzeigt), wenn die Überwachungszielspannung niedriger als der Unterspannungserfassungsschwellenwert ist, und einen niedrigen Pegel (den logischen Pegel, der einen normalen Zustand anzeigt), wenn die Überwachungszielspannung höher als der Unterspannungserfassungsschwellenwert ist.
Der Schalter SW11 ist zwischen einem Anwendungsanschluss für eine Teilungsspannung DIV11 (eine Teilungsspannung der Versorgungsspannung VCC1) und dem nichtinvertierenden Eingangsanschluss (+) des Komparators 412a angeschlossen. Der Schalter SW11 ist während einer BIST-Periode ausgeschaltet und während einer Nicht-BIST-Periode eingeschaltet. Andererseits ist der Schalter SW12 zwischen einem Anwendungsanschluss für die Versorgungsspannung VCC1 und dem nichtinvertierenden Eingangsanschluss (+) des Komparators 412a angeschlossen. Der Schalter SW12 ist während der BIST-Periode ein- und während der Nicht-BIST-Periode ausgeschaltet. Das heißt, der nicht-invertierende Eingangsanschluss (+) des Komparators 412a wird während der Nicht-BIST-Periode mit der Teilungsspannung DIV11 und während der BIST-Periode mit der Versorgungsspannung VCC1 als der oben erwähnten Überwachungszielspannung versorgt.
Der Schalter SW13 ist zwischen einem Anwendungsanschluss für eine Teilungsspannung DIV12 (eine Teilungsspannung der Versorgungsspannung VCC1) und dem invertierenden Eingangsanschluss (-) des Komparators 412b angeschlossen. Der Schalter SW13 ist während der BIST-Periode ausgeschaltet und während der Nicht-BIST-Periode eingeschaltet. Andererseits ist der Schalter SW14 zwischen einem Anwendungsanschluss für die Massespannung GND1 und dem invertierenden Eingangsanschluss (-) des Komparators 412b angeschlossen. Der Schalter SW14 ist während der BIST-Periode eingeschaltet und während der Nicht-BIST-Periode ausgeschaltet. Somit wird der invertierende Eingangsanschluss (-) des Komparators 412b während der Nicht-BIST-Periode mit der Teilungsspannung DIV12 und während der BIST-Periode mit der Massespannung GND1 als der oben erwähnten Überwachungszielspannung gespeist.
Die oben erwähnten Schalter SW11 bis SW14 werden jeweils in Abhängigkeit von einem primärseitigen Selbsttestsignal BIST1 ein- und ausgeschaltet. Zum Beispiel ist das primärseitige Selbsttestsignal BIST1 während der BIST-Periode auf niedrigem Pegel und während der Nicht-BIST-Periode auf hohem Pegel.
Als nächstes wird der Treiber-Chip 420 beschrieben.
Die Logikschaltung 421 umfasst als Funktionsblöcke, die mit der Selbsttestschaltung B verbunden sind, zum Beispiel einen Logikblock 421a, einen Impulsempfänger 421b, einen Logikblock 421c, ein UND-Gatter 421d und einen Oszillator 421e.
Der Logikblock 421a überträgt die Erfassungsergebnisse (d.h. ein Überspannungserfassungssignal OV2 und ein Unterspannungserfassungssignal UV2) von der UVLO/OVLO-Schaltung 422 über die Transformatoren TR1 und TR2 an den Logikblock 411a. Wenn beispielsweise eine Über- oder Unterspannung erkannt wird, unterbricht der Logikblock 421a die Erzeugung der Impulssignale 421a1 und S421a2 (und damit die Ansteuerung der beiden Transformatoren TR1 und TR2). Durch die Erkennung der Unterbrechung der Erzeugung der Impulssignale 421a1 und S421a2 (und damit der Ansteuerung der Transformatoren TR1 und TR2) erkennt der Logikblock 411a das Erkennen einer Unter- oder Überspannung im Logikblock 421a. Wenn andererseits die Erkennung einer Über- oder Unterspannung aufgehoben wird (wenn keine von beiden erkannt wird), steuert der Logikblock 421a den Transformator TR1 oder TR2 mit Hilfe des Impulssignals 421a1 oder S421a2. Wenn zum Beispiel das Gate-Signal (OUTH) für den Leistungstransistor einen hohen Pegel hat, wird durch das Impulssignal 421a1 der Transformator TR1 angesteuert, und wenn das gleiche Gate-Signal (OUTH) einen niedrigen Pegel hat, wird durch das Impulssignal 421a2 der Transformator TR2 angesteuert.
Entsprechend dem über den Transformator TR3 empfangenen Impulssignal S411c (eine Selbsttestanweisung an den Treiber-Chip 420) erzeugt der Impulsempfänger 421b ein sekundärseitiges Selbsttestsignal BIST2.
Der Logikblock 421c überträgt die Ergebnisse der Überhitzungs- und Kurzschlusserkennung (d.h. ein Überhitzungserkennungssignal OT und ein Kurzschlusserkennungssignal SC) über den Transformator TR4 an den Logikblock 411d. Wenn beispielsweise eine Überhitzung oder ein Kurzschluss erkannt wird, steuert der Logikblock 421c den Transformator TR4 mit einem Impulssignal S421c an.
Das UND-Gatter 421d empfängt das Überspannungserkennungssignal OV2, das Unterspannungserkennungssignal UV2, das Überhitzungserkennungssignal OT und das Kurzschlusserkennungssignal SC und erzeugt ein UND-Signal S421d. Wenn also mindestens eines dieser vier Signale auf einem niedrigen Pegel ist (der logische Pegel, der anzeigt, dass kein Fehler erkannt wurde), ist das UND-Signal S421d auf einem niedrigen Pegel, und wenn diese Signale alle auf einem hohen Pegel sind (der logische Pegel, der anzeigt, dass ein Fehler erkannt wurde), ist das UND-Signal S421d auf einem hohen Pegel.
Wenn das UND-Signal S421d auf einen hohen Pegel ansteigt, überträgt der Oszillator 421e das Impulssignal S421e (das das an den Steuer-Chip 410 zu liefernde Selbsttestergebnis ist; z.B. 10 MHz, drei Takte) über den Transformator TR5 an die Logikschaltung 411.
Die UVLO/OVLO-Schaltung 422 gehört zu den Zielen der Prüfung durch die Selbsttestschaltung B und umfasst die Komparatoren 422a und 422b. Auch die Komparatoren 423 und 424 gehören zu den Zielen der Prüfung durch die Selbsttestschaltung B.
Der Komparator 422a erzeugt das Überspannungserfassungssignal OV2 durch Vergleichen einer Überwachungszielspannung (DIV21 oder VCC2), die dem nichtinvertierenden Eingangsanschluss (+) des Komparators 422a zugeführt wird, mit einem Überspannungserfassungsschwellenwert, der dem invertierenden Eingangsanschluss (-) des Komparators 422a zugeführt wird. Das Überspannungserfassungssignal OV2 hat einen hohen Pegel (den logischen Pegel, der einen fehlerhaften Zustand anzeigt), wenn die Überwachungszielspannung höher als der Überspannungserfassungsschwellenwert ist, und einen niedrigen Pegel (den logischen Pegel, der einen normalen Zustand anzeigt), wenn die Überwachungszielspannung niedriger als der Überspannungserfassungsschwellenwert ist.
Der Komparator 422b erzeugt das Unterspannungserkennungssignal UV2 durch Vergleichen einer Überwachungszielspannung (DIV22 oder GND2), die dem invertierenden Eingangsanschluss (-) des Komparators 422b zugeführt wird, mit einem Unterspannungserkennungsschwellenwert, der dem nichtinvertierenden Eingangsanschluss (+) des Komparators 422b zugeführt wird. Das Unterspannungserfassungssignal UV2 hat einen hohen Pegel (den logischen Pegel, der einen fehlerhaften Zustand anzeigt), wenn die Überwachungszielspannung niedriger als der Unterspannungserfassungsschwellenwert ist, und einen niedrigen Pegel (den logischen Pegel, der einen normalen Zustand anzeigt), wenn die Überwachungszielspannung höher als der Unterspannungserfassungsschwellenwert ist.
Der Komparator 423 erzeugt das Überhitzungserkennungssignal OT durch Vergleichen einer Überwachungszielspannung (TO_VH oder GND2), die dem invertierenden Eingangsanschluss (-) des Komparators 423 zugeführt wird, mit einem Überhitzungserkennungsschwellenwert, der dem nichtinvertierenden Eingangsanschluss (+) des Komparators 423 zugeführt wird. Das Überhitzungserfassungssignal OT hat einen hohen Pegel (den logischen Pegel, der einen fehlerhaften Zustand anzeigt), wenn die Überwachungszielspannung niedriger als der Überhitzungserfassungsschwellenwert ist, und einen niedrigen Pegel (den logischen Pegel, der einen fehlerhaften Zustand anzeigt), wenn die Überwachungszielspannung höher als der Überhitzungserfassungsschwellenwert ist.
Der Komparator 424 erzeugt das Kurzschlusserkennungssignal SC durch Vergleichen einer Überwachungszielspannung (SCPIN oder VREG), die dem nichtinvertierenden Eingangsanschluss (+) des Komparators 424 zugeführt wird, mit einem Kurzschlusserkennungsschwellenwert, der dem invertierenden Eingangsanschluss (-) des Komparators 424 zugeführt wird. Das Kurzschlusserfassungssignal SC hat einen hohen Pegel (den logischen Pegel, der einen fehlerhaften Zustand anzeigt), wenn die Überwachungszielspannung höher als der Kurzschlusserfassungsschwellenwert ist, und einen niedrigen Pegel (den logischen Pegel, der einen normalen Zustand anzeigt), wenn die Überwachungszielspannung niedriger als der Kurzschlusserfassungsschwellenwert ist.
Der Schalter SW21 ist zwischen einem Anwendungsanschluss für eine Teilungsspannung DIV21 (eine Teilungsspannung der Versorgungsspannung VCC2) und dem nichtinvertierenden Eingangsanschluss (+) des Komparators 422a angeschlossen. Der Schalter SW21 ist während der BIST-Periode ausgeschaltet und während der Nicht-BIST-Periode eingeschaltet. Andererseits ist der Schalter SW22 zwischen einem Anwendungsanschluss für die Versorgungsspannung VCC2 und dem nichtinvertierenden Eingangsanschluss (+) des Komparators 422a angeschlossen. Der Schalter SW22 ist während der BIST-Periode ein- und während der Nicht-BIST-Periode ausgeschaltet. Somit wird der nicht-invertierende Eingangsanschluss (+) des Komparators 422a während der Nicht-BIST-Periode mit der Teilungsspannung DIV21 und während der BIST-Periode mit der Versorgungsspannung VCC2 als der oben erwähnten Überwachungszielspannung gespeist.
Der Schalter SW23 ist zwischen einem Anwendungsanschluss für eine Teilungsspannung DIV22 (eine Teilungsspannung der Versorgungsspannung VCC2) und dem invertierenden Eingangsanschluss (-) des Komparators 422b angeschlossen. Der Schalter SW23 ist während der BIST-Periode ausgeschaltet und während der Nicht-BIST-Periode eingeschaltet. Andererseits ist der Schalter SW24 zwischen einem Anwendungsanschluss für die Massespannung GND2 und dem invertierenden Eingangsanschluss (-) des Komparators 422b angeschlossen. Der Schalter SW24 ist während der BIST-Periode eingeschaltet und während der Nicht-BIST-Periode ausgeschaltet. Somit wird der invertierende Eingangsanschluss (-) des Komparators 422b während der Nicht-BIST-Periode mit der Teilungsspannung DIV22 und während der BIST-Periode mit der Massespannung GND2 als der oben erwähnten Überwachungszielspannung gespeist.
Der Schalter SW25 ist zwischen einer Anwendungsklemme für eine Kurzschlusserkennungsspannung SCPIN (die Klemmenspannung an dem Kurzschlusserkennungsanschluss SCPIN) und dem nichtinvertierenden Eingangsanschluss (+) des Komparators 424 angeschlossen. Der Schalter SW25 ist während der BIST-Periode ausgeschaltet, während der Nicht-BIST-Periode ist er ausgeschaltet. Andererseits ist der Schalter SW26 zwischen einem Anwendungsanschluss für eine interne Spannung VREG und dem nichtinvertierenden Eingangsanschluss (+) des Komparators 424 angeschlossen. Der Schalter SW24 ist während der BIST-Periode ein- und während der Nicht-BIST-Periode ausgeschaltet. Somit wird der nicht-invertierende Eingangsanschluss (+) des Komparators 424 während der Nicht-BIST-Periode mit der Kurzschlusserkennungsspannung SCPIN und während der BIST-Periode mit der internen Spannung VREG als der oben erwähnten Überwachungszielspannung versorgt. Außerdem ist der NMOSFET 427 während der BIST-Periode ausgeschaltet.
Der Schalter SW27 ist zwischen einem Anwendungsanschluss für eine Überhitzungserkennungsspannung TO_VH (die Klemmenspannung an dem Überhitzungs-/Laststromfehlererkennungsanschluss TO_VH) und dem invertierenden Eingangsanschluss (-) des Komparators 423 angeschlossen. Der Schalter SW27 ist während der BIST-Periode ausgeschaltet und während der Nicht-BIST-Periode eingeschaltet. Andererseits ist der Schalter SW27 zwischen einem Anwendungsanschluss für die Massespannung GND2 und dem invertierenden Eingangsanschluss (-) des Komparators 423 angeschlossen. Der Schalter SW27 ist während der BIST-Periode eingeschaltet und während der Nicht-BIST-Periode ausgeschaltet. Somit wird der invertierende Eingangsanschluss (-) des Komparators 423 während der Nicht-BIST-Periode mit der Überhitzungserkennungsspannung TO_VH und während der BIST-Periode mit der Massespannung GND2 als der oben erwähnten Überwachungszielspannung versorgt.
Die oben erwähnten Schalter SW21 bis SW28 werden jeweils in Abhängigkeit vom sekundärseitigen Selbsttestsignal BIST2 ein- und ausgeschaltet. Zum Beispiel ist das sekundärseitige Selbsttestsignal BIST2 während der BIST-Periode auf niedrigem Pegel und während der Nicht-BIST-Periode auf hohem Pegel.
Die oben beschriebene Selbsttestschaltung B prüft nicht nur die UVLO/OVLO-Schaltung 412 (Komparatoren 412a und 412b), die UVLO/OVLO-Schaltung 422 (Komparatoren 422a und 422b), die Überhitzungserfassungsschaltung (Komparator 423), und die Kurzschlusserkennungsschaltung (Komparator 424), sondern auch einen ersten Signalübertragungspfad (die Transformatoren TR1 und TR2 für den RDY-Ausgang sowie der Transformator TR4 für den FLT-Ausgang), über den Fehlererkennungsergebnisse im Treiber-Chip 420 an den Controller-Chip 410 übertragen werden, und kann prüfen, ob diese Funktionsblöcke jeweils normal arbeiten.
Die Prüfung, ob die Komparatoren 412a und 412b, die Komparatoren 422a und 422b und die Komparatoren 423 und 424 normal arbeiten, kann beispielsweise dadurch erreicht werden, dass jedem von ihnen als Überwachungszielspannung eine Prüfspannung zugeführt wird (z.B., die Versorgungsspannung VCC1 oder VCC2, die Massespannung GND1 oder GND2 oder die interne Spannung VREG), die außerhalb des normalen Eingangs liegt, als Überwachungszielspannung zugeführt wird und geprüft wird, ob das entsprechende Fehlererkennungssignal (OV1/UV1, OV2/UV2, SC oder OT) einen hohen Pegel aufweist (den logischen Pegel, der einen erkannten Fehler anzeigt).
Andererseits kann die Prüfung, ob der erste Signalübertragungspfad (die Transformatoren TR1 und TR2 für den RDY-Ausgang und der Transformator TR4 für den FLY-Ausgang) normal funktioniert, dadurch erreicht werden, dass geprüft wird, ob die Logikblöcke 411a und 411d das Bereitschaftssignal RDY und das Fehlersignal FLT auf niedrigem Pegel halten (der logische Pegel, der anzeigt, dass ein Fehler erkannt wird), mit anderen Worten, indem geprüft wird, ob die Gattersignale S411a und S411d auf hohem Pegel gehalten werden.
Wenn alle oben erwähnten Testziele normal arbeiten, sind die fünf Signale (S411a, S411e, S411f, OV1 und UV1), die dem NUND-Gatter 411g zugeführt werden, alle auf hohem Pegel (der logische Pegel, der einen erkannten Fehler anzeigt), und somit ist das NUND-Signal S411g auf niedrigem Pegel. Dementsprechend schaltet sich der NMOSFET 415 aus, wenn das Selbsttest-Ein-Signal BISTON derart auf einen hohen Pegel angehoben wird, dass das Selbsttest-Ausgangssignal BISTOUT eine hohe Impedanz aufweist (der logische Pegel, der anzeigt, dass das Selbsttest-Ergebnis in Ordnung ist).
Funktioniert hingegen mindestens eines der oben erwähnten Testziele nicht normal, so ist mindestens eines der fünf Signale (S411a, S411e, S411f, OV1 und UV1), die dem NUND-Gatter 411g zugeführt werden, auf niedrigem Pegel (der logische Pegel, der anzeigt, dass kein Fehler erkannt wurde), und somit ist das NUND-Signal S411g auf hohem Pegel. Wird das Selbsttest-Ein-Signal BISTON auf einen hohen Pegel angehoben, so schaltet sich der NMOSFET 415 derart ein, dass das Selbsttest-Ausgangssignal BISTOUT auf einem niedrigen Pegel verbleibt (der logische Pegel, der anzeigt, dass das Selbsttestergebnis NG ist).
Wie oben beschrieben, umfasst die Signalübertragungsvorrichtung 400 dieses Konfigurationsbeispiels: eine erste Fehlererkennungsschaltung (eine UVLO/OVLO-Schaltung 412), die eingerichtet ist, einen Fehler in einem Controller-Chip 410 zu erkennen, der in einem primären Schaltungssystem 400p vorgesehen ist; eine zweite Fehlererkennungsschaltung (eine UVLO/OVLO-Schaltung 422, ein Komparator 423 zur Überhitzungserkennung und ein Komparator 424 zur Kurzschlusserkennung), die eingerichtet ist, einen Fehler in einem Treiber-Chip 420 zu erkennen, der in einem sekundären Schaltungssystem 400s vorgesehen ist; einen ersten Signalübertragungspfad (TR1, TR2, TR4), der eingerichtet ist, ein Erfassungsergebnis (OV2, UV2, OT und SC) der zweiten Fehlererfassungsschaltung von dem sekundären Schaltungssystem 400s zu dem primären Schaltungssystem 400p zu übertragen, während er zwischen dem primären und dem sekundären Schaltungssystem 400p und 400s isoliert; und eine Selbsttestschaltung B, die eingerichtet ist, einen Selbsttest jeweils an der ersten Fehlererkennungsschaltung (412), der zweiten Fehlerschaltung (422, 423 und 424) und dem ersten Signalübertragungspfad (TR1, TR2 und TR4) durchzuführen.
Die Selbsttestschaltung B umfasst einen zweiten Signalübertragungspfad (421d, 421e und TR5), der eingerichtet ist, ein Selbsttestergebnis der zweiten Fehlererkennungsschaltung (422, 423 und 424) von dem Treiber-Chip 420 in dem sekundären Schaltungssystem 400s zu dem Controller-Chip 410 in dem primären Schaltungssystem 400p zu übertragen, während er zwischen dem Controller-Chip 410 in dem primären Schaltungssystem 400p und dem Treiber-Chip 420 in dem sekundären Schaltungssystem 400s isoliert.
Wie in 12 gezeigt, ist der zweite Signalübertragungspfad vorzugsweise eingerichtet, die Fehlererkennungsergebnisse (OV2, UV, OT und SC) im Treiber-Chip 420 in Form eines Einzelimpulssignals S421e unter Verwendung eines UND-Gatters 421d, eines Oszillators 421e und eines Transformators TR5 zu übertragen.
< Selbsttestbetrieb >
13 ist eine Ansicht, die ein erstes Beispiel (beim Einschalten) des Selbsttestbetriebs zeigt und von oben nach unten die Versorgungsspannungen VCC1 und VCC2, das Bereitschaftssignal RDY, das Fehlersignal FLT, das Freigabesignal ENA, das Eingangsimpulssignal INA, das Ausgangsimpulssignal OUT1 (entsprechend dem bereits erwähnten Ausgangsimpulssignal OUT1H), das Selbsttest-Ein-Signal BISTON, das Selbsttest-Ausgangssignal BISTOUT und ein internes BIST-Signal BISTINT (ein innerhalb der Logikschaltung 411 erzeugtes Logiksignal zur Einstellung einer Gesamtselbsttestperiode) darstellt.
Nach dem Einschalten, wenn zum Zeitpunkt t11 die UVLO für jede der Versorgungsspannungen VCC1 und VCC2 aufgehoben wird und das Bereitschaftssignal RDY von einem niedrigen Pegel auf einen hohen Pegel ansteigt (in einen Zustand, in dem das Bereitschaftssignal RDY hochohmig ist (eine hohe Impedanz aufweist)), steigt das interne BIST-Signal BISTINT auf einen hohen Pegel an, und der Selbsttestbetrieb wird gestartet.
Zu diesem Zeitpunkt sind die Schalter SW11 und SW13 sowie die Schalter SW21, SW23, SW25 und SW27 ausgeschaltet, und die Schalter SW12 und SW14 sowie die Schalter SW22, SW24, SW26 und SW28 sind eingeschaltet.
Das heißt, den Komparatoren 412a und 412b, den Komparatoren 422a und 422b und den Komparatoren 423 und 424 wird als zu überwachende Zielspannung jeweils eine Prüfspannung zugeführt, die außerhalb des normalen Eingangsbereichs liegt (z.B. die Versorgungsspannung VCC1 oder VCC2 oder die Massespannung GND1 oder GND2 oder die interne Spannung VREG).
Übrigens kann das interne BIST-Signal BISTINT ein Signal sein, das nicht vom Freigabesignal ENA o.ä. abhängt, sondern nur von einer steigenden Flanke im Bereitschaftssignal RDY. Die High-Pegel-Periode des internen BIST-Signals BISTINT (entsprechend der gesamten Selbsttestperiode) kann zuvor in einem internen Timer eingestellt werden. Durch diese Konfiguration entfällt die Notwendigkeit eines Abschluss-Flags für den Selbsttestbetrieb.
Während des Selbsttestbetriebs können die Eingangsimpulssignale INA und INB und das Freigabesignal ENA deaktiviert bleiben. Insbesondere kann während des Selbsttestbetriebs das Ausgangsimpulssignal OUT1 (das den zuvor erwähnten Signalen OUT1H und OUT1L entspricht) derart auf einem niedrigen Pegel gehalten werden, dass der Leistungstransistor im ausgeschalteten Zustand bleibt.
Ebenso kann während des Selbsttestbetriebs das Selbsttest-Ein-Signal BISTON (und damit das Selbsttest-Ausgangssignal BISTOUT) deaktiviert bleiben. Zum Beispiel kann das Selbsttest-Signal BISTON maskiert werden. Dann bleibt das Selbsttest-Ausgangssignal BISTOUT auf einem niedrigen Pegel, auch wenn das Selbsttest-Ein-Signal BISTON während des Selbsttestbetriebs auf einen hohen Pegel angehoben wird.
Außerdem sind das Bereitschaftssignal RDY und das Fehlersignal FLT während des Selbsttestbetriebs nicht fest, sondern haben logische Pegel entsprechend dem internen Zustand der Signalübertragungsvorrichtung 400. Dadurch kann von außen überprüft werden, ob ein Selbsttest durchgeführt wird.
Wenn zum Zeitpunkt t12 eine vorbestimmte Zeit T1 (z.B. maximal 150 µs) nach dem Beginn des Selbsttestbetriebs (Zeitpunkt t11) verstreicht, werden die Schalter SW11 und SW13 und die Schalter SW21, SW23, SW25 und SW27 eingeschaltet und die Schalter SW12 und SW14 und die Schalter SW22, SW24, SW26 und SW28 ausgeschaltet.
Das heißt, die Komparatoren 412a und 412b, die Komparatoren 422a und 422b und die Komparatoren 423 und 424 werden mit den Überwachungszielspannungen gespeist, für die sie von Natur aus ausgelegt sind (die Teilungsspannungen DIV11 und DIV12, die Teilungsspannungen DIV21 und DIV22, die Überhitzungserkennungsspannung TO_VH und die Kurzschlusserkennungsspannung SCPIN).
Zu diesem Zeitpunkt steigt das Bereitschaftssignal RDY auf High-Pegel an; um zu verhindern, dass der Selbsttestbetrieb erneut gestartet wird, kann während der High-Pegel-Periode des internen BIST-Signals BISTINT eine steigende Flanke des Bereitschaftssignals RDY ignoriert werden. Mit anderen Worten: Selbst wenn RDY während des Selbsttestbetriebs von L auf HiZ wechselt, wird der interne Timer, der die High-Pegel-Periode des internen BIST-Signals BISTINT zählt, nicht zurückgesetzt.
Danach, wenn zum Zeitpunkt t13 eine vorbestimmte Zeit T2 (z.B. maximal 250 µs) nach dem oben erwähnten Umschalten (Zeitpunkt t12) verstreicht, fällt das interne BIST-Signal BISTINT auf einen niedrigen Pegel, und die oben erwähnte Sequenz des Selbsttestbetriebs wird beendet. Danach werden die Eingangsimpulssignale INA und INB, das Freigabesignal ENA und das Selbsttest-Ein-Signal BISTON freigegeben.
Wenn z.B. das Selbsttest-Ein-Signal BISTON zu einem vorbestimmten Zeitpunkt auf einen hohen Pegel gebracht wird, wird nach Ablauf einer vorbestimmten Zeitspanne T3 das Selbsttestergebnis zu diesem Zeitpunkt zwischengespeichert und als Selbsttest-Ausgangssignal BISTOUT ausgegeben. Wenn das Ergebnis des Selbsttests NG ist, ist BISTOUT = L (gestrichelte Linie) und wenn das Ergebnis des Selbsttests OK ist, ist BISTOUT = HiZ (durchgezogene Linie). Die Verriegelung des Selbsttest-Ausgangssignals BISTOUT kann mit einer fallenden Flanke des Bereitschaftssignals RDY zurückgesetzt werden.
Wenn der Komparator 412b oder 422b fehlerhaft ist und das Bereitschaftssignal RDY auch nach dem Einschalten nicht auf einen hohen Pegel ansteigt, kann der Selbsttestbetrieb nicht gestartet werden. Selbst wenn das Bereitschaftssignal RDY auch nach dem Einschalten auf einem niedrigen Pegel bleibt, deutet dies auf einen Fehler in der Signalübertragungsvorrichtung 400 hin. Daher stellt die Unfähigkeit, den Selbsttest zu starten, kein ernsthaftes Problem dar.
14 ist eine Ansicht, die ein zweites Beispiel (beim Übergang von der UV2-Erkennung zur Fehlerfreigabe) des Selbsttestbetriebs zeigt, wobei, wie in 13 von oben nach unten die Versorgungsspannungen VCC1 und VCC2, das Bereitschaftssignal RDY, das Fehlersignal FLT, das Freigabesignal ENA, das Eingangsimpulssignal INA, das Ausgangsimpulssignal OUT1 (entsprechend dem zuvor erwähnten Ausgangsimpulssignal OUT1H), das Selbsttest-Ein-Signal BISTON, das Selbsttest-Ausgangssignal BISTOUT und ein internes BIST-Signal BISTINT.
Wie in der Ansicht gezeigt, wird der oben beschriebene Selbsttest nicht nur beim Einschalten (13) durchgeführt, sondern beispielsweise auch in einem Fall, in dem, nachdem UVLO in der Versorgungsspannung VCC2 zum Zeitpunkt t20 erkannt wurde, UVLO zum Zeitpunkt t21 aufgehoben wird. Der Selbsttestvorgang nach dem Zeitpunkt t21 ist derselbe wie der nach dem Zeitpunkt t11 in 13, so dass keine überlappende Beschreibung wiederholt wird.
< Zeiteinschränkende Bedingung >
15 ist eine Ansicht, die die zeitlich einschränkenden Bedingungen in Bezug auf die für den Selbsttestbetrieb relevanten Signale zeigt. Dargestellt sind, von oben nach unten, das Bereitschaftssignal RDY, das Fehlersignal FLT, das primärseitige Selbsttestsignal BIST1, die Ansteuerimpulse für den Transformator, das sekundärseitige Selbsttestsignal BIST2 und das interne BIST-Signal BISTINT.
In der Ansicht sind die logischen Pegel des internen BIST-Signals BISTINT im Vergleich zu 13 und 14 umgekehrt. So gibt es keine Einschränkungen für die logischen Pegel der verschiedenen Signale, einschließlich des internen BIST-Signals BISTINT.
Für das Bereitschaftssignal RDY und das Fehlersignal FLT zeigen die schraffierten Bereiche an, wo sich ihre logischen Pegel im Verlauf des Selbsttests ändern.
Zunächst werden die in der Ansicht dargestellten Perioden (Zeiträume) Ta, Te, Tf und Tg beschrieben. Die Periode Ta, d.h. die Periode, nachdem das Bereitschaftssignal RDY zum Zeitpunkt t31 auf einen hohen Pegel ansteigt, bis das sekundärseitige Selbsttestsignal BIST2 zum Zeitpunkt t32 auf einen niedrigen Pegel fällt, entspricht einer Periode, in der eine Selbsttestanweisung von dem primären Schaltungssystem 400p an das primäre Schaltungssystem 400p übertragen wird.
Der Zeitraum Td, d. h. der Zeitraum vom Zeitpunkt t31 bis zum Zeitpunkt 34, in dem das primärseitige Selbsttestsignal BIST1 auf niedrigem Pegel gehalten wird, entspricht einer Selbsttestperiode (typischerweise 70 µs) in Bezug auf eine erste Fehlererkennungsschaltung (z. B. die UVLO/OVLO-Schaltung 412).
Die Periode Te, d. h. die Periode vom Zeitpunkt t32 bis zum Zeitpunkt 33, in der das sekundärseitige Selbsttestsignal BIST2 auf niedrigem Pegel gehalten wird, entspricht einer Selbsttestperiode (typischerweise 30 µs) in Bezug auf eine zweite Fehlererkennungsschaltung (z. B. die UVLO/OVLO-Schaltung 422, den Komparator 423 zur Überhitzungserkennung und den Komparator 424 zur Kurzschlusserkennung).
Die Zeitspanne Tf, d. h. die Zeitspanne, nachdem das sekundärseitige Selbsttestsignal BIST2 zum Zeitpunkt t33 auf einen hohen Pegel ansteigt, bis der Treiber-Chip 420 wieder in den Normalbetrieb übergeht, entspricht einer Schutzhaltezeit (typischerweise 70 µs) nach Aufhebung der Fehlererkennung in Bezug auf das sekundäre Schaltungssystem 400s.
Die Periode Tg, d. h. der Zeitraum vom Zeitpunkt t31 bis zum Zeitpunkt t36, in dem das interne BIST-Signal BISTINT auf niedrigem Pegel gehalten wird, entspricht der gesamten Selbsttestperiode (typischerweise 200 µs).
Als erste Bedingung für die Einschränkung des Zeitablaufs sollten die Perioden Ta, Te, Tf und Tg so eingestellt werden, dass der maximale Wert von Ta + Te + Tf kürzer ist als der minimale Wert von Tg.
Unter der Annahme, dass die Fehlererkennungsmaskierungsperiode (Rauschfilterungsperiode) der zweiten Fehlererkennungsschaltung (z.B., der UVLO/OVLO-Schaltung 422, des Komparators 423 für die Überhitzungserkennung und des Komparators 424 für die Kurzschlusserkennung) Tb ist und die Selbsttest-Ergebnisübertragungsperiode von dem sekundären Schaltungssystem 400s zu dem primären Schaltungssystem 400p Tc ist, dann ist es bei einer zweiten Zeiteinschränkungsbedingung vorzuziehen, dass die Perioden Ta, Tb, Tc und Td so eingestellt sind, dass der Maximalwert von Ta + Tb + Tc kürzer ist als der Minimalwert von Td.
Als dritte zeitbeschränkende Bedingung sollten die Perioden Tb und Te vorzugsweise so eingestellt werden, dass der Maximalwert von Tb kürzer ist als der Minimalwert von Te.
< Mittel zur Übermittlung eines BIST-Befehls an das sekundäre Schaltungssystem >
16 ist eine Ansicht, die ein Schema gemäß einer ersten Ausführungsform (Impulszahlunterscheidung) für die Übertragung eines Selbsttestbefehls (ein Befehl zum Starten des Selbsttestbetriebs im sekundären Schaltungssystem 400s, im Folgenden auch als BIST-Befehl bezeichnet) vom primären Schaltungssystem 400p zum sekundären Schaltungssystem 400s zeigt.
Vor der Beschreibung von BIST-Befehlsübertragungsschemata in der Selbsttestschaltung B wird eine kurze Beschreibung einer isolierten Signalübertragungsschaltung C als Hauptfunktionsblock in der Signalübertragungsvorrichtung 400 angegeben.
Die isolierte Signalübertragungsschaltung C überträgt ein Impulssignal von einem primären Schaltungssystem 400p zu einem sekundären Schaltungssystem 400s über Transformatoren TR11 und TR12, die in den Transformator-Chip 430 integriert sind, während sie zwischen den primären und sekundären Schaltungssystemen 400p und 400s isoliert. Wie in 16 dargestellt, überträgt die isolierte Signalübertragungsschaltung C ein Eingangsimpulssignal IN (z. B. entsprechend dem zuvor erwähnten Eingangsimpulssignal INA) von dem sekundären Schaltungssystem 400s an das primäre Schaltungssystem 400p als Ausgangsimpulssignal OUT (z. B. entsprechend dem zuvor erwähnten Ausgangsimpulssignal OUT1H) vom Sekundärkreissystem 400s.
Die isolierte Signalübertragungsschaltung C umfasst zum Beispiel einen Impulsgeber 411x, einen Impulsempfänger 421x, die Transformatoren TR11 und TR12 sowie die Puffer BUF1 und BUF2.
Der Impulsgeber 411x treibt eines der Sendeimpulssignale S411 und S412 entsprechend dem logischen Pegel des Eingangsimpulssignals IN an. Wenn beispielsweise angezeigt wird, dass das Eingangsimpulssignal IN einen hohen Pegel hat, gibt die Impulsübertragungsschaltung 411x ein Übertragungsimpulssignal S411 aus (gibt einen einzelnen oder mehrere Impulse aus), das der Primärwicklung des Transformators TR11 zugeführt wird; wenn angezeigt wird, dass das Eingangsimpulssignal IN einen niedrigen Pegel hat, gibt die Impulsübertragungsschaltung 211 ein Übertragungsimpulssignal S412 aus, das der Primärwicklung des Transformators TR12 zugeführt wird.
Es wird beispielsweise angenommen, dass der Impulsgeber 411x bei der Impulsansteuerung eines der beiden Sendeimpulssignale S411 und S412 sieben Impulse bei 10 MHz erzeugt.
Der Impulsgeber 411x gehört zu den Funktionsblöcken der Logikschaltung 411 und ist in den Controller-Chip 410 des Primärkreissystems 400p integriert.
Entsprechend den Empfangsimpulssignalen S421 und S422, die von den Transformatoren TR11 und TR12 über die Puffer BUF1 bzw. BUF2 zugeführt werden, erzeugt der Impulsempfänger 421x ein Ausgangsimpulssignal OUT. Wenn beispielsweise ein induzierter Impuls im Empfangsimpulssignal S421 erkannt wird, der in der Sekundärwicklung des Transformators TR11 als Folge des impulsgesteuerten Sendeimpulssignals S411 auftritt, hebt der Impulsempfänger 421x das Ausgangsimpulssignal OUT auf einen hohen Pegel an. Andererseits senkt der Impulsempfänger 421x beim Erkennen eines induzierten Impulses im Empfangsimpulssignal S422, das in der Sekundärwicklung des Transformators TR12 als Ergebnis des impulsgesteuerten Sendeimpulssignals S412 erscheint, das Ausgangsimpulssignal OUT auf einen niedrigen Pegel. Entsprechend dem logischen Pegel des Eingangsimpulssignals IN wechselt also das Ausgangsimpulssignal OUT seinen logischen Pegel.
Der Impulsempfänger 421x gehört zu den Funktionsblöcken der bereits erwähnten Logikschaltung 421 und ist in den Treiber-Chip 420 des sekundären Schaltungssystems 400s integriert.
Entsprechend dem in seine Primärwicklung eingespeisten Sendeimpulssignal S411 gibt der Transformator TR11 an seiner Sekundärwicklung das Empfangsimpulssignal S421 ab. Andererseits gibt der Transformator TR12 entsprechend dem in seine Primärwicklung eingespeisten Sendeimpulssignal S412 an seiner Sekundärwicklung das Empfangsimpulssignal S422 aus.
Die Transformatoren TR11 und TR12 sind beide in den Transformator-Chip 430 integriert. Der Transformator-Chip 430 überträgt die vom Impulsgeber 411x eingespeisten Sendeimpulssignale S411 und S412 als Empfangsimpulssignale S421 bzw. S422 an den Impulsempfänger 421x, während er zwischen dem Controller-Chip 410 und dem Treiber-Chip 420 mit den Transformatoren TR11 und TR12 isoliert.
Auf diese Weise wird das Eingangsimpulssignal IN aufgrund der Eigenschaften von Spiralspulen, die bei der isolierten Kommunikation verwendet werden, in zwei Übertragungsimpulssignale S411 und S412 (entsprechend einem Anstiegssignal und einem Abfallsignal) aufgeteilt, die über die beiden Transformatoren TR11 und TR12 vom Primärkreissystem 400p zum Sekundärkreissystem 400s übertragen werden.
Hierbei ist die Selbsttestschaltung B vorzugsweise eingerichtet, einen Teil der isolierten Signalübertragungsschaltung C als Mittel zur Übertragung eines BIST-Befehls vom primären Schaltungssystem 400p zum sekundären Schaltungssystem 400s mitzubenutzen, genauer gesagt, als Transformator TR3 in 12 den Transformator TR12 in der isolierten Signalübertragungsschaltung C mitzubenutzen (den Transformator zur Übertragung eines Gate-Off-Signals für den Leistungstransistor).
Wie in 16 gezeigt, wird in der Selbsttestschaltung B dieses Konfigurationsbeispiels, wenn der Flankendetektor 411b eine fallende Flanke im Gate-Signal S411a detektiert, der Impulsgeber 411c das Sendeimpulssignal S412, das der Primärwicklung des Transformators TR12 (entsprechend dem Transformator TR3) zugeführt wird, impulsgesteuert und sendet dadurch eine BIST-Anweisung an das sekundäre Schaltungssystem 400s. Andererseits erzeugt der Impulsempfänger 421b durch den Empfang des über den Transformator TR12 (entsprechend dem Transformator TR3) übertragenen Empfangsimpulssignals S422 das sekundärseitige Selbsttestsignal BIST2.
Diese Konfiguration macht einen eigenen Signalübertragungspfad (einen separaten Transformator) überflüssig und trägt so zu einer Verringerung der Größe des Transformator-Chips 430 (und damit der Signalübertragungsvorrichtung 400 insgesamt) bei.
Die gemeinsame Nutzung des Transformators TR12 in der isolierten Signalübertragungsschaltung C erfordert, wie oben beschrieben, die Unterscheidung, ob das über den Transformator TR12 übertragene Empfangsimpulssignal S422 das Gate-Off-Signal für den Leistungstransistor oder eine BIST-Anweisung ist.
Dementsprechend steuert die Selbsttestschaltung B (insbesondere der Impulsgeber 411c) bei der Übertragung eines BIST-Befehls vom primären Schaltungssystem 400p an das sekundäre Schaltungssystem 400s das Sendeimpulssignal S412, das inhärent als Gate-Off-Signal für den Leistungstransistor fungiert, mit einer anderen Anzahl von Impulsen als normalerweise, wodurch eine Signalunterscheidung anhand einer Differenz in der Anzahl von Impulsen erreicht wird.
Wenn beispielsweise der Leistungstransistor ausgeschaltet wird, erzeugt der Impulsgeber 411x in der isolierten Signalübertragungsschaltung C sieben Impulse bei 10 MHz im Sendeimpulssignal S412. Im Gegensatz dazu erzeugt der Impulsgeber 411c in der Selbsttestschaltung B beim Senden eines BIST-Befehls 15 Impulse mit 10 MHz im Sendeimpulssignal S412.
Dementsprechend kann z.B. der Impulsempfänger 421b in der Selbsttestschaltung B die Anzahl der Impulse im Empfangsimpulssignal S422 mit einem Zähler b10 zählen, so dass er, wenn die Anzahl der Impulse im Empfangsimpulssignal S422 acht oder mehr beträgt (z.B. elf), das Empfangsimpulssignal S422 als BIST-Anweisung erkennen kann und das sekundärseitige Selbsttestsignal BIST2 erzeugt. Auch wenn 11 Impulse für die Erkennung eines BIST-Befehls ausreichen, trägt die Erzeugung von 15 Impulsen zur Redundanz bei fehlenden Impulsen bei.
Nach dem Erkennen eines BIST-Befehls kann der Impulsempfänger 421b den Treiber-Chip 420 für eine vorgegebene Zeitspanne (entsprechend der Zeitspanne Te in 15; maximal 35 µm, minimal 20 µs) in einem BIST-Modus halten und dann, nach Ablauf der vorgegebenen Zeitspanne, den BIST-Modus beenden. Durch diese Konfiguration entfällt die Notwendigkeit, ein BIST-Modus-Beendigungssignal vom Controller-Chip 410 zu empfangen.
Während der Übertragung eines BIST-Befehls, wie während der Gate-Off-Periode des Leistungstransistors, ist das Sendeimpulssignal S412 impulsgesteuert. Dementsprechend senkt der Impulsempfänger 421x in der isolierten Signalübertragungsschaltung C das Ausgangsimpulssignal OUT auf einen niedrigen Pegel, um den Leistungstransistor ausgeschaltet zu halten. Dies verhindert eine Fehlfunktion des Motors 4 während eines Selbsttests durch die Signalübertragungsvorrichtung 400.
Obwohl in 16 nicht speziell gezeigt, kann als Mittel zur Verhinderung von Fehlfunktionen, die auf Gleichtaktrauschen zurückzuführen sind, eine Rauschmaskierungsschaltung in die Impulsempfänger 421x und 421b eingebaut werden. Außerdem kann als Mittel zur Unterdrückung von logischen Fehlfunktionen im Zähler b10 ein RC-Filter zur Unterdrückung von Schwankungen der logischen Leistung in den Impulsempfänger 421b eingebaut werden.
Im normalen Betrieb der Signalübertragungsvorrichtung 400 kann das Eingangsimpulssignal IN wiederholt zwischen hohen und niedrigen Pegeln schwanken. In diesem Fall führt jede fallende Flanke des Eingangsimpulssignals IN dazu, dass sieben Impulse im Empfangsimpulssignal S422 erscheinen. Daher kann das kumulative Zählen solcher aufeinanderfolgender Impulse zu einer fehlerhaften Erkennung eines BIST-Befehls führen. Um dies zu verhindern, wird vorzugsweise der Zähler b10 in der UVLO/OVLO-Schaltung 422 jedes Mal zurückgesetzt, wenn Impulse im Sendeimpulssignal S411 (also im Empfangsimpulssignal S421) erzeugt werden.
Es ist zu berücksichtigen, dass der Impulsgeber 411x in der isolierten Signalübertragungsschaltung C mit einer Funktion zur Erkennung einer Unstimmigkeit zwischen dem Eingangsimpulssignal IN und dem Ausgangsimpulssignal OUT und zur Wiederholung der Impulsansteuerung des Übertragungsimpulssignals S411 oder S412 ausgestattet sein kann. In diesem Fall, wenn z. B. das Eingangsimpulssignal IN auf einem niedrigen Pegel liegt und das Ausgangsimpulssignal OUT auf einem hohen Pegel bleibt, kann das Sendeimpulssignal S412 mit 11 oder mehr aufeinanderfolgenden Impulsen (sieben n-mal wiederholte Impulse) angesteuert werden. Daher kann mit dem BIST-Befehlsübertragungsschema gemäß dem ersten Beispiel, das eine Signalunterscheidung anhand einer unterschiedlichen Anzahl von Impulsen erreicht, selbst wenn der Zähler b10 wie oben beschrieben zurückgesetzt wird, ein BIST-Befehl fälschlicherweise erkannt werden.
Nachstehend wird ein weiteres BIST-Befehlsübertragungsschema (gemäß einer zweiten Ausführungsform) vorgeschlagen, das frei von den oben genannten Nachteilen ist.
17 ist eine Ansicht, die ein Schema gemäß einer zweiten Ausführungsform (Impulsperiodendiskriminierung) für die Übertragung eines BIST-Befehls von dem primären Schaltungssystem 400p an das sekundäre Schaltungssystem 400s zeigt. In der Signalübertragungsvorrichtung 400 gemäß dieser Ausführungsform treibt die Selbsttestschaltung B (insbesondere der Impulsgeber 411c) bei der Übertragung eines BIST-Befehls vom primären Schaltungssystem 400p zum sekundären Schaltungssystem 400s das Sendeimpulssignal S412, das inhärent als Gate-Off-Signal für den Leistungstransistor fungiert, mit einer anderen Impulsperiode als im normalen Betrieb an, wodurch eine Signaldiskriminierung anhand einer Differenz in der Impulsperiode erreicht wird.
Beispielsweise erzeugt der Impulsgeber 411x, wie zuvor beschrieben, beim Ausschalten des Leistungstransistors sieben Impulse mit 10 MHz (Periode T = 0,1 µs) im Sendeimpulssignal S412. Im Gegensatz dazu erzeugt der Impulsgeber 411c in der Selbsttestschaltung B beim Senden eines BIST-Befehls sieben Impulse mit 1 MHz (Periode T = 1 µs) im Sendeimpulssignal S412.
Der Impulsempfänger 421b in der Selbsttestschaltung B umfasst zum Beispiel einen Obergrenzen-Periodenprüfer b11, einen Untergrenzen-Periodenprüfer b12, einen Inverter b13, ein UND-Gatter b14, einen Zähler b15 und eine Verriegelung b16.
Der Obergrenzen-Periodenprüfer b11 gibt ein internes Signal Sb1 aus, um zu bestätigen, dass die Impulsperiode T des Empfangsimpulssignals S422 kürzer ist als eine Obergrenzen-Periode TH (z.B. TH = 1,5 µm). Das interne Signal Sb1 schaltet beispielsweise auf High-Pegel, wenn ein Impuls im Empfangsimpulssignal S422 erzeugt wird, und schaltet auf Low-Pegel, wenn die obere Grenzperiode TH abläuft, ohne dass der nächste Impuls erzeugt wird. Das heißt, das interne Signal Sb1 wird auf hohem Pegel gehalten, solange T < TH ist, und fällt auf niedrigen Pegel, wenn sich herausstellt, dass T > TH ist.
Der Untergrenzen-Periodenprüfer b12 gibt ein internes Signal Sb2 aus, um zu bestätigen, dass die Impulsperiode T des Empfangsimpulssignals S422 länger ist als eine Untergrenzperiode TL (z.B. TL = 0,5 µm). Das interne Signal Sb2 schaltet beispielsweise auf Low-Pegel, wenn ein Impuls im Empfangsimpulssignal S422 erzeugt wird, und schaltet auf High-Pegel, wenn die untere Grenzperiode TL abläuft, ohne dass der nächste Impuls erzeugt wird. Das heißt, dass das interne Signal Sb2 auf niedrigem Pegel gehalten wird, während T < TL ist, und auf hohen Pegel ansteigt, wenn sich herausstellt, dass T > TL ist. Mit anderen Worten: Wenn T > TL ist, wird das interne Signal Sb2 mit der Impulsperiode T impulsgesteuert.
Der Inverter b13 invertiert den logischen Pegel des Empfangsimpulssignals S421 (entsprechend dem Gate-on-Signal) und erzeugt dadurch ein internes Signal Sb3. Dementsprechend hat das interne Signal Sb3 einen niedrigen Pegel, wenn das Empfangsimpulssignal S421 einen hohen Pegel hat, und einen hohen Pegel, wenn das Empfangsimpulssignal S421 einen niedrigen Pegel hat.
Das UND-Gatter b14 führt eine UND-Verknüpfung zwischen den internen Signalen Sb1 und Sb3 durch und erzeugt dadurch ein internes Signal Sb4. Dementsprechend ist das interne Signal Sb4 auf niedrigem Pegel, wenn mindestens eines der internen Signale Sb1 und Sb3 auf niedrigem Pegel ist, und auf hohem Pegel, wenn die internen Signale Sb1 und Sb3 beide auf hohem Pegel sind. Das heißt, das interne Signal Sb4 hat einen niedrigen Pegel, wenn die Impulsperiode T des Empfangsimpulssignals S422 länger als die obere Grenzperiode TH ist oder wenn ein Impuls im Empfangsimpulssignal S421 erzeugt wird.
Der Zähler b15 zählt die Anzahl der Impulse im internen Signal Sb2 und erzeugt dadurch das interne Signal Sb4. Erreicht die Anzahl der Impulse im internen Signal Sb2 beispielsweise einen vorgegebenen Schwellenwert (z.B. drei), setzt der Zähler b15 ein internes Signal Sb5 auf einen hohen Pegel. Übrigens wird der Zählwert des Zählers b15 (d.h. die Anzahl der Impulse im internen Signal Sb2) auf Null zurückgesetzt, wenn das interne Signal Sb4 auf Low-Pegel fällt.
Die Verriegelung b16 empfängt das interne Signal Sb5 und erzeugt das sekundärseitige Selbsttestsignal BIST2. Genauer gesagt kann der Latch b16 für eine vorbestimmte Zeitspanne (entsprechend der Periode Te in 15; maximal 35 µs, minimal 20 µs) nach einem Anstieg des internen Signals Sb5 das sekundärseitige Selbsttestsignal BIST2 auf dem logischen Pegel halten, den es im BIST-Modus hat, und nach Ablauf der gerade erwähnten vorbestimmten Zeitspanne das sekundärseitige Selbsttestsignal BIST2 auf den logischen Pegel zurückschalten, den es hat, wenn der BIST-Modus beendet wird. Durch diese Konfiguration entfällt die Notwendigkeit, ein BIST-Modus-Beendigungssignal vom Controller-Chip 410 zu empfangen.
Mit dem Impulsempfänger 421b dieses Ausführungsbeispiels ist es möglich, bei Empfang von mehreren (z.B. drei oder mehr) Impulsen im Empfangsimpulssignal S422 mit einer Impulsperiode T innerhalb eines vorbestimmten Bereichs (TL < T < TH) zu beurteilen, dass es sich bei dem Empfangsimpulssignal S422 um eine BIST-Anweisung handelt und das sekundärseitige Selbsttestsignal BIST2 zu erzeugen. Auch wenn drei Impulse für die Erkennung eines BIST-Befehls ausreichen, trägt die Erzeugung von sieben Impulsen dazu bei, die Redundanz bei fehlenden Impulsen sicherzustellen.
Während der Übertragung eines BIST-Befehls, wie während der Gate-Off-Periode des Leistungstransistors, ist das Sendeimpulssignal S412 impulsgesteuert. Dementsprechend senkt der Impulsempfänger 421x in der isolierten Signalübertragungsschaltung C das Ausgangsimpulssignal OUT auf einen niedrigen Pegel, wodurch der Leistungstransistor abgeschaltet wird. Dadurch wird eine Fehlfunktion des Motors 4 während eines Selbsttests durch die Signalübertragungsvorrichtung 400 verhindert.
Obwohl in 17 nicht speziell gezeigt, kann als Mittel zur Verhinderung von Fehlfunktionen, die auf Gleichtaktrauschen zurückzuführen sind, eine Rauschmaskierungsschaltung in die Impulsempfänger 421x und 421b eingebaut werden. Außerdem kann als Mittel zur Unterdrückung von logischen Fehlfunktionen im Zähler b15 ein RC-Filter zur Unterdrückung von Schwankungen der logischen Leistung in den Impulsempfänger 421b eingebaut werden. Diese Modifikationen sind ähnlich wie im ersten Beispiel (Impulszahlunterscheidung), das zuvor beschrieben wurde.
Außerdem kann, wie zuvor beschrieben, das Eingangsimpulssignal IN im normalen Betrieb der Signalübertragungsvorrichtung 400 wiederholt zwischen hohen und niedrigen Pegeln schwanken. Wenn die Impulsperiode des Eingangsimpulssignals IN nahe an der Impulsperiode (z. B. 1 µs) des Sendeimpulssignals S412 liegt, das vom Impulsgeber 411c in der Selbsttestschaltung B erzeugt wird, kann die Impulsperiode T der Impulse im Empfangsimpulssignal S422, die bei jeder fallenden Flanke im Eingangsimpulssignal IN auftreten, scheinbar in den zuvor erwähnten vorbestimmten Bereich (TL < T < TH) fallen, was zu einer fehlerhaften Erkennung einer BIST-Anweisung führt. Um dies zu verhindern, wird vorzugsweise, wie in diesem Konfigurationsbeispiel, der Zähler b15 im Impulsempfänger 421b jedes Mal zurückgesetzt, wenn Impulse im Sendeimpulssignal S411 (also im Empfangsimpulssignal S421) erzeugt werden.
Mit dem BIST-Befehlsübertragungsschema gemäß dem zweiten Beispiel, das eine Signaldiskriminierung anhand einer Differenz in der Impulsperiode erreicht, besteht selbst dann keine Möglichkeit einer fehlerhaften Erkennung eines BIST-Befehls, wenn der Impulsgeber 411x in der isolierten Signalübertragungsschaltung C mit einer Funktion zur Erkennung einer Nichtübereinstimmung zwischen dem Eingangsimpulssignal IN und dem Ausgangsimpulssignal OUT und zur wiederholten Impulsansteuerung des Übertragungsimpulssignals S411 oder S412 versehen ist.
18 ist eine Ansicht, die ein erstes Beispiel (TL < T < TH) eines BIST-Befehlsübertragungsvorgangs gemäß der zweiten Ausführungsform zeigt, wobei von oben nach unten das Empfangsimpulssignal S422, die internen Signale Sb1, Sb2 und Sb5 und das sekundärseitige Selbsttestsignal BIST2 dargestellt sind.
In der Ansicht sind die Logikpegel des sekundärseitigen Selbsttestsignals BIST2 im Vergleich zu denen in 15 umgekehrt. Auf diese Weise gibt es keine Einschränkungen für die Logikpegel verschiedener Signale, einschließlich des sekundärseitigen Selbsttestsignals BIST2.
In einem Fall, in dem die Impulsperiode T des Empfangsimpulssignals S422 in den vorbestimmten Bereich (TL < T < TH) fällt, während das interne Signal Sb1 auf hohem Pegel gehalten wird, werden aufeinanderfolgende Impulse im internen Signal Sb2 erzeugt. In der Zwischenzeit zählt der Zähler b15 die Anzahl der Impulse im internen Signal Sb2, ohne zurückgesetzt zu werden, und wenn der Zählwert einen vorgegebenen Schwellenwert (in der Ansicht drei) erreicht, wird das interne Signal Sb5 auf einen hohen Pegel angehoben. Daraufhin schaltet das sekundärseitige Selbsttestsignal BIST2 auf High-Pegel und für die Dauer Te wird im Treiber-Chip 420 ein Selbsttest durchgeführt. Nachdem im Empfangsimpulssignal S422 keine Impulse mehr erzeugt werden, fällt nach Ablauf der oberen Grenzperiode TH das interne Signal Sb1 auf einen niedrigen Pegel und der Zähler b15 wird zurückgesetzt; somit fällt auch das interne Signal Sb5 auf einen niedrigen Pegel.
19 ist eine Ansicht, die ein zweites Beispiel (T < TL) eines BIST-Befehlsübertragungsvorgangs gemäß der zweiten Ausführungsform zeigt, wobei wie in 18, auf die zuvor Bezug genommen wurde, von oben nach unten das Empfangsimpulssignal S422, die internen Signale Sb1, Sb2 und Sb5 und das sekundärseitige Selbsttestsignal BIST2 dargestellt sind.
Das zweite dort gezeigte Beispiel behandelt einen Fall, in dem die Impulsperiode T des Empfangsimpulssignals S422 kurz ist (z.B. ein Fall, in dem das übliche Gate-Off-Signal übertragen wird). In diesem Fall steigt das interne Signal Sb2 nicht auf einen hohen Pegel an (es werden keine Impulse erzeugt), und somit erreicht der Zählwert des Zählers b15 nicht den vorgegebenen Schwellenwert. Infolgedessen wird das sekundärseitige Selbsttestsignal BIST auf niedrigem Pegel gehalten; daher schaltet der Treiber-Chip 420 nicht in den BIST-Modus. Übrigens, nachdem keine Impulse mehr im Empfangsimpulssignal S422 erzeugt werden, wenn die untere Grenzperiode TL abläuft, steigt das interne Signal Sb2 auf einen hohen Pegel, und der Zählwert wird um eins inkrementiert. Ohne weitere Verzögerung fällt das interne Signal Sb1 auf einen niedrigen Pegel, und der Zähler b15 wird zurückgesetzt; das interne Signal Sb5 steigt also nicht auf einen hohen Pegel.
20 ist eine Ansicht, die ein drittes Beispiel (T > TH) eines BIST-Befehlsübertragungsvorgangs gemäß der zweiten Ausführungsform zeigt, wobei, wie in den zuvor erwähnten 18 und 19, von oben nach unten das Empfangsimpulssignal S22, die internen Signale Sb1, Sb2 und Sb5 und das sekundärseitige Selbsttestsignal BIST2 dargestellt sind.
Das dritte dort gezeigte Beispiel behandelt einen Fall, in dem die Impulsperiode T des Empfangsimpulssignals S422 kurz ist (z.B. ein Fall, in dem es periodisch mit Rauschen von 0,1 MHz gemischt ist). In diesem Fall steigt jedes Mal, wenn ein Impuls im Empfangsimpulssignal S422 erzeugt wird, das interne Signal Sb2 auf einen hohen Pegel und der Zählwert wird um eins erhöht. Bevor jedoch der nächste Impuls erzeugt wird, läuft die obere Grenzperiode TH ab, und das interne Signal Sb1 fällt auf einen niedrigen Pegel; daher steigt das interne Signal Sb5 nicht auf den hohen Pegel. Infolgedessen wird das sekundärseitige Selbsttestsignal BIST derart auf niedrigem Pegel gehalten, dass der Treiber-Chip 420 nicht in den BIST-Modus wechselt.
< Anwendung bei Fahrzeugen >
21 ist eine Ansicht, die das äußere Erscheinungsbild eines Fahrzeugs zeigt, welches eine elektronische Vorrichtung enthält. Das Fahrzeug X10 dieses Konfigurationsbeispiels enthält elektronische Vorrichtungen X11 bis X18, die mit elektrischer Energie von einer nicht dargestellten Batterie versorgt werden.
Das Fahrzeug X10 kann ein Motorfahrzeug oder ein Elektrofahrzeug (ein xEV wie ein BEV [Batterieelektrofahrzeug], HEV [Hybridelektrofahrzeug], PHEV/PHV [Plug-in-Hybridelektrofahrzeug/Plug-in-Hybridfahrzeug] oder FCEV/FCV [Brennstoffzellenelektrofahrzeug/Brennstoffzellenfahrzeug]) sein.
Der Einfachheit halber können die elektronischen Vorrichtungen X11 bis X18 in der Figur an anderen Stellen dargestellt werden als sie tatsächlich angeordnet sind.
Bei der elektronischen Vorrichtung X11 handelt es sich um eine elektronische Steuereinheit, die einen Verbrennungsmotor steuert (Einspritzungssteuerung, elektronische Drosselklappensteuerung, Leerlaufsteuerung, Steuerung der Sauerstoffsensorheizung, automatische Geschwindigkeitsregelung usw.), oder um eine elektronische Steuereinheit, die einen Elektromotor steuert (Drehmomentsteuerung, Steuerung der elektrischen Leistungsrückgewinnung usw.).
Die elektronische Vorrichtung X12 ist ein Lampensteuergerät, das das Aufleuchten und Erlöschen von HIDs (High-Intensity Discharged Lamps), DRLs (Daytime Running Lamps) und dergleichen steuert.
Die elektronische Vorrichtung X13 ist eine Getriebesteuerungseinheit, die die Steuerung eines Getriebes übernimmt.
Die elektronische Vorrichtung X14 ist eine Bewegungssteuerungseinheit, die die Bewegung des Fahrzeugs X10 steuert (ABS [Antiblockiersystem]-Steuerung, EPS [elektrische Servolenkung]-Steuerung, elektronische Aufhängungssteuerung und dergleichen).
Das elektronische Gerät X15 ist ein Sicherheitssteuergerät, das Türschlösser, Einbruchmeldeanlagen und dergleichen ansteuert und kontrolliert.
Die elektronische Vorrichtung X16 umfasst elektronische Vorrichtungen, die bei der Auslieferung des Fahrzeugs X10 serienmäßig oder vom Hersteller eingebaut sind, wie z. B. Scheibenwischer, elektrische Seitenspiegel, elektrische Fensterheber, Dämpfer (Stoßdämpfer), ein elektrisches Schiebedach und elektrische Sitze.
Das elektronische Gerät X17 umfasst elektronische Geräte, die in das Fahrzeug X10 eingebaut werden können, wie z. B. A/V-Geräte (audiovisuelle Geräte), ein Fahrzeugnavigationssystem und ein ETC-System (elektronisches Mautkontrollsystem).
Das elektronische Gerät X18 umfasst elektronische Geräte, die mit Hochspannungsmotoren ausgestattet sind, wie z. B. ein fahrzeugmontiertes Gebläse, eine Ölpumpe, eine Wasserpumpe und ein Batteriekühlgebläse.
Die elektronischen Vorrichtungen X11 bis X18 können als spezifische Beispiele für die zuvor beschriebene elektronische Vorrichtung A verstanden werden. Das heißt, die zuvor beschriebene Signalübertragungsvorrichtung 400 kann in jede der elektronischen Vorrichtungen X11 bis X18 eingebaut werden.
< Übersicht >
Im Folgenden wird ein Überblick über die verschiedenen oben beschriebenen Ausführungsformen gegeben.
Gemäß einem Aspekt des hier Offenbarten umfasst beispielsweise eine Signalübertragungsvorrichtung, die ein Ansteuersignal für einen Leistungstransistor von einem primären Schaltungssystem zu einem sekundären Schaltungssystem überträgt, während sie zwischen dem primären und dem sekundären Schaltungssystem isoliert: eine erste Fehlererkennungsschaltung, die eingerichtet ist, einen Fehler in dem primären Schaltungssystem zu erkennen; eine zweite Fehlererkennungsschaltung, die eingerichtet ist, einen Fehler in dem sekundären Schaltungssystem zu erkennen; einen ersten Signalübertragungspfad, der eingerichtet ist, das Ergebnis der Erkennung durch die zweite Fehlererkennungsschaltung von dem sekundären Schaltungssystem zu dem primären Schaltungssystem zu übertragen, während er zwischen dem primären und dem sekundären Schaltungssystem isoliert; und eine Selbsttestschaltung, die eingerichtet ist, an der ersten Fehlererkennungsschaltung, der zweiten Fehlererkennungsschaltung und dem ersten Signalübertragungspfad jeweils einen Selbsttest durchzuführen. (Eine erste Konfiguration.)
In der Signalübertragungsvorrichtung gemäß der oben beschriebenen ersten Konfiguration kann die Selbsttestschaltung einen zweiten Signalübertragungspfad enthalten, der eingerichtet ist, das Ergebnis des Selbsttests auf der zweiten Fehlererkennungsschaltung vom sekundären Schaltungssystem zum primären Schaltungssystem zu übertragen, während er zwischen dem primären und sekundären Schaltungssystem isoliert. (Eine zweite Konfiguration.)
Wenn in der Signalübertragungsvorrichtung gemäß der oben beschriebenen ersten oder zweiten Konfiguration die Selbsttestbefehlsübertragungsperiode von dem primären Schaltungssystem zu dem sekundären Schaltungssystem durch Ta dargestellt wird, die Selbsttestperiode in Bezug auf den zweiten Fehlererkennungsschaltkreis durch Te dargestellt wird, die Schutzbewahrungsperiode nach Aufhebung der Fehlererkennung in dem sekundären Schaltungssystem durch Tf dargestellt wird und die gesamte Selbsttestperiode durch Tg dargestellt wird, dann kann der Maximalwert von Ta + Te + Tf kleiner als der Minimalwert von Tg sein. (Eine dritte Konfiguration.)
In der Signalübertragungsvorrichtung gemäß einer der oben beschriebenen ersten bis dritten Konfiguration, wenn die Selbsttestbefehlsübertragungsperiode von dem primären Schaltungssystem zu dem sekundären Schaltungssystem durch Ta dargestellt wird, die Fehlererkennungsmaskierungsperiode Tb der zweiten Fehlererkennungsschaltung durch Tb dargestellt wird, die Selbsttestergebnisübertragungsperiode von dem sekundären Schaltungssystem zu dem primären Schaltungssystem durch Tc dargestellt wird und die Selbsttestperiode in Bezug auf die erste Fehlererkennungsschaltung durch Td dargestellt wird, dann kann der Maximalwert von Ta + Tb + Tc kleiner als der Minimalwert von Td sein. (Eine vierte Konfiguration.)
In der Signalübertragungsvorrichtung gemäß einer der oben beschriebenen ersten bis vierten Konfiguration, wenn die Fehlererkennungsmaskierungsperiode Tb der zweiten Fehlererkennungsschaltung durch Tb dargestellt wird und die Selbsttestperiode in Bezug auf die zweite Fehlererkennungsschaltung durch Te dargestellt wird, kann der Maximalwert von Tb kleiner als der Minimalwert von Te sein. (Eine fünfte Konfiguration.)
In der Signalübertragungsvorrichtung gemäß einer der oben beschriebenen ersten bis fünften Konfigurationen kann die Selbsttestschaltung eingerichtet sein, einen Selbsttestbefehl von dem primären Schaltungssystem an das sekundäre Schaltungssystem zu übertragen, indem sie ein Aus-Signal für den Leistungstransistor mit einer Anzahl von Impulsen ansteuert, die sich von der im normalen Betrieb unterscheidet. (Eine sechste Konfiguration.)
In der Signalübertragungsvorrichtung gemäß einer der oben beschriebenen ersten bis fünften Konfigurationen kann die Selbsttestschaltung eingerichtet sein, einen Selbsttestbefehl von dem primären Schaltungssystem an das sekundäre Schaltungssystem zu übertragen, indem sie ein Aus-Signal für den Leistungstransistor mit einer anderen Impulsperiode als im normalen Betrieb ansteuert. (Eine siebte Konfiguration.)
In der Signalübertragungsvorrichtung einer der oben beschriebenen ersten bis siebten Konfigurationen kann ein erster Chip, auf dem die Schaltungselemente des primären Schaltungssystems integriert sind, ein zweiter Chip, auf dem die Schaltungselemente des sekundären Schaltungssystems integriert sind, und ein dritter Chip, auf dem ein Isolierelement integriert ist, das eingerichtet ist, zwischen dem primären und dem sekundären Schaltungssystem zu isolieren, in einem einzigen Gehäuse versiegelt sein. (Eine achte Konfiguration.)
Gemäß einem weiteren Aspekt des hier Offenbarten enthält eine elektronische Vorrichtung: einen Leistungstransistor; und einen Gate-Treiber-IC, der eingerichtet ist, ein Gate des Leistungstransistors anzusteuern. Hier ist der Gate-Treiber-IC die Signalübertragungsvorrichtung gemäß einer der oben beschriebenen ersten bis achten Konfigurationen. (Eine neunte Konfiguration.)
Gemäß einem weiteren Aspekt des hier Offenbarten umfasst ein Fahrzeug die elektronische Vorrichtung gemäß der oben beschriebenen neunten Konfiguration. (Eine zehnte Konfiguration.)
< Andere Modifikationen >
Die verschiedenen technischen Merkmale, die hier offenbart werden, können in jeder anderen Weise als in den oben beschriebenen Ausführungsformen implementiert werden und erlauben viele Modifikationen, ohne vom ihrer technischen Erfindungsidee abzuweichen. Das heißt, die oben beschriebenen Ausführungsformen sind in jeder Hinsicht als beschreibend und nicht als einschränkend zu verstehen, und der technische Schutzumfang der vorliegenden Erfindung wird nicht durch die Beschreibung der oben genannten Ausführungsformen, sondern durch die beigefügten Ansprüche definiert und umfasst alle Modifikationen hinsichtlich Schutzumfangs und Bedeutung, zu diesen Ansprüchen äquivalent sind.
Bezugszeichenliste

1H(u/v/w): High-Side-Gate-Treiber-IC
1L(u/v/w): Low-Side-Gate-Treiber-IC
2H(u/v/w): High-Side-Leistungstransistor
2L(u/v/w): Low-Side-Leistungstransistor
3: ECU
4: Motor
5: Halbleiterbauelement
11, 11A-11F: Niederspannungsanschluss
12, 12A-12F: Hochspannungsanschluss
21, 21A-21D: Transformator
22: Niederspannungsspule (Primärspule)
23: Hochspannungsspule (Sekundärspule)
24: erstes inneres Ende
25: erstes äußeres Ende
26: erster spiralförmiger Teil
27: zweites inneres Ende
28: zweites äußeres Ende
29: zweiter spiralförmiger Teil
31: erste Niederspannungsleitung
32: zweite Niederspannungsleitung
33: erste Hochspannungsleitung
34: zweite Hochspannungsleitung
41: Halbleiter-Chip
42: erste Hauptfläche
43: zweite Hauptfläche
44A-44D: Chipseitenwand
45: erste Funktionseinrichtung
51: Isolierschicht
52: Isolationshauptfläche
53A-53D: Isolierung der Seitenwand
55: untere Isolierschicht
56: oberer Isolierschicht
57: Isolierzwischenschicht
58: erste Isolierschicht
59: zweite Isolierschicht
60: zweite Funktionseinrichtung
61: Dichtleiter
62: Bauelementbereich
63: Außenbereich
64: Verschlusstopfenleiter
65: Dichtungsdurchgangsleiter
66: erster innerer Bereich
67: zweiter innerer Bereich
71: Durchgangsleitung
72: Niederspannungsanschlussleitung
73: Zuleitungsleitung
74: erste Anschlusssteckerelektrode

75: zweite Anschlusssteckerelektrode
76: Pad-Steckerelektrode
77: Substrat-Steckerelektrode
78: erste Elektrodenschicht
79: zweite Elektrodenschicht
80: Leitungssteckerelektrode
81: Hochspannungsanschlussleitung
82: Pad-Steckerelektrode
85: Blindmuster
86: Hochspannungs-Blindmuster
87: erstes Hochspannungs-Blindmuster
88: zweites Hochspannungs-Blindmuster
89: erster Bereich
90: zweiter Bereich
91: dritter Bereich
92: erstes Verbindungsteil
93: erstes Muster
94: zweites Muster
95: drittes Muster
96: erste äußere Umfangslinie
97: zweite äußere Umfangslinie
98: erste Mittellinie
99: erste Verbindungsleitung
100: Schlitz
130: Trennstruktur
140: anorganische Isolierschicht
141: erste anorganische Isolierschicht
142: zweite anorganische Isolierschicht
143: Niederspannungs-Padöffnung
144: Hochspannungs-Padöffnung
145: organische Isolierschicht
146: erster Teil
147: zweiter Teil
148: Niederspannungsanschlussöffnung
149: Hochspannungsanschlussöffnung
200: Signalübertragungsvorrichtung
200p: primäres Schaltungssystem
200s: sekundäres Schaltungssystem
210: Controller-Chip (erster Chip)
211: Impulsübertragungsschaltung (Impulsgeber)
212, 213: Puffer
220: Treiber-Chip (zweiter Chip)
221, 222: Puffer
223: Impulsempfangsschaltung (RS-Flipflop)
224: Treiber
230: Transformator-Chip (dritter Chip)
230: erste Verdrahtungsebene (untere Ebene)
230: zweite Verdrahtungsebene (obere Ebene)
231, 232: Transformator
231p, 232p: Primärspule
231s, 232s: Sekundärspule
300: Transformator-Chip
301: erster Transformator
302: zweiter Transformator
303: dritter Transformator
304: vierter Transformator
305: erster Schutzring
306: zweiter Schutzring
400: Signalübertragungsvorrichtung (isolierter Gate-Treiber-IC)
400p: primäres Schaltungssystem
400s: sekundäres Schaltungssystem
410: Controller-Chip
411: Logikschaltung
411a: Logikblock
411b: Flankendetektor
411c: Impulsgeber
411d: Logikblock
411e, 411f: Verriegelung
411g: NUND-Gatter
411h: Verriegelung
411i: Flankendetektor
411j: Flipflop
411x: Pulssender
412: UVLO/OVLO-Schaltung
412a, 412b: Komparator
413, 414, 415: NMOSFET
420: Treiber-Chip
421: logische Schaltung
421a: Logikblock
421b: Impulsempfänger
421c: Logikblock
421d: UND-Gatter
421e: Oszillator
421x: Impulsempfänger
422: UVLO/OVLO-Schaltung
422a, 422b: Komparator
423, 424: Komparator
425: PMOSFET
426: NMOSFET
427: NMOSFET (Entladeschalter)
430: Transformator-Chip
a1-a8: pad (entspricht dem ersten Stromeinspeisepad)
b1-b8: pad (entspricht dem ersten Spannungsmesspad)
b10: Zähler
b11: Obergrenze-Periodenprüfer
b12: Untergrenze-Periodenprüfer
b13: Umrichter
b14: UND-Gatter
b15: Zähler
b16: Verriegelung
c1-c4: Pad (entspricht dem zweiten Stromeinspeisepad)
d1-d4: Pad (entspricht dem zweiten Spannungsmesspad)
e1, e2: Pad
A e: elektronische Vorrichtung
B: Selbsttestschaltung
BUF1, BUF2: Schmitt-Puffer
C: isolierte Signalübertragungsschaltung
L1p, L2p: Primärspule
L1s, L2s, L3s, L4s: Sekundärspule
SW11-SW14, SW21-SW28: Schalter
T21, T22, T23, T24, T25, T26: externer Anschluss
TR1-TR5, TR11, TR12: Transformator
X: erste Richtung
X21, X22, X23: interner Anschluss
Y: zweite Richtung
Y21, Y22, Y23: Verdrahtung
Z: Normalenrichtung
Z21, Z22, Z23: Via
X10: Fahrzeug
X11-X18: elektronische Vorrichtung

ZITATE ENTHALTEN IN DER BESCHREIBUNG
Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
Zitierte Patentliteratur

JP 2018011108 A [0004]

Claims

Signalübertragungsvorrichtung, die eingerichtet ist, ein Ansteuersignal für einen Leistungstransistor von einem primären Schaltungssystem zu einem sekundären Schaltungssystem zu übertragen, während sie zwischen dem primären und dem sekundären Schaltungssystem isoliert, umfassend: eine erste Fehlererkennungsschaltung, die eingerichtet ist, einen Fehler im primären Schaltungssystem zu erkennen; eine zweite Fehlererkennungsschaltung, die eingerichtet ist, einen Fehler im sekundären Schaltungssystem zu erkennen; einen ersten Signalübertragungspfad, der eingerichtet ist, ein Ergebnis der Erkennung durch die zweite Fehlererkennungsschaltung von dem sekundären Schaltungssystem an das primäre Schaltungssystem zu übertragen, während er zwischen dem primären und dem sekundären Schaltungssystem isoliert; und eine Selbsttestschaltung, die eingerichtet ist, an der ersten Fehlererkennungsschaltung, der zweiten Fehlererkennungsschaltung und dem ersten Signalübertragungspfad jeweils einen Selbsttest durchzuführen.
Signalübertragungsvorrichtung nach Anspruch 1, wobei die Selbsttestschaltung einen zweiten Signalübertragungspfad enthält, der eingerichtet ist, ein Ergebnis des Selbsttests auf der zweiten Fehlererkennungsschaltung von dem sekundären Schaltungssystem an das primäre Schaltungssystem zu übertragen, während er zwischen dem primären und dem sekundären Schaltungssystem isoliert.
Signalübertragungsvorrichtung nach Anspruch 1 oder 2, wobei wenn eine Periode der Übertragung von Selbsttestanweisungen vom primären Schaltungssystem zum sekundären Schaltungssystem durch Ta dargestellt wird, eine Selbsttestperiode in Bezug auf die zweite Fehlererkennungsschaltung durch Te dargestellt wird, eine Schutzverweildauer nach Aufhebung der Fehlererkennung im Sekundärkreislauf wird Tf dargestellt wird, und eine Gesamtdauer des Selbsttests durch Tg dargestellt wird, dann ist ein Höchstwert von Ta + Te + Tf kleiner als ein Mindestwert von Tg.
Signalübertragungsvorrichtung nach einem der Ansprüche 1 bis 3, wobei wenn eine Periode der Übertragung von Selbsttestanweisungen vom primären Schaltungssystem zum sekundären Schaltungssystem durch Ta dargestellt wird, eine Fehlererkennungsmaskierungsperiode Tb der zweiten Fehlererkennungsschaltung durch Tb dargestellt wird, eine Selbsttest-Ergebnisübertragungsperiode von dem sekundären Schaltungssystem zu dem primären Schaltungssystem durch Tc dargestellt wird, und eine Selbsttestperiode in Bezug auf die erste Fehlererkennungsschaltung durch Td dargestellt wird, dann ist ein Höchstwert von Ta + Tb + Tc kleiner als ein Mindestwert von Td.
Signalübertragungsvorrichtung nach einem der Ansprüche 1 bis 4, wobei wenn eine Fehlererkennungsmaskierungsperiode Tb der zweiten Fehlererkennungsschaltung durch Tb dargestellt wird, und eine Selbsttestperiode in Bezug auf die zweite Fehlererkennungsschaltung wird durch Te dargestellt, ein maximaler Wert von Tb kleiner als ein minimaler Wert von Te ist.
Signalübertragungsvorrichtung nach einem der Ansprüche 1 bis 5, wobei die Selbsttestschaltung eingerichtet ist, einen Selbsttestbefehl von dem primären Schaltungssystem an das sekundäre Schaltungssystem überträgt, indem sie ein Aus-Signal für den Leistungstransistor mit einer Anzahl von Impulsen ansteuert, die sich von der im normalen Betrieb unterscheidet.
Signalübertragungsvorrichtung nach einem der Ansprüche 1 bis 5, wobei die Selbsttestschaltung eingerichtet ist, einen Selbsttestbefehl von dem primären Schaltungssystem an das sekundäre Schaltungssystem zu übertragen, indem sie ein Aus-Signal für den Leistungstransistor mit einer anderen Impulsperiode als im normalen Betrieb ansteuert.
Signalübertragungsvorrichtung nach einem der Ansprüche 1 bis 7, wobei ein erster Chip mit darin integrierten Schaltungselementen des primären Schaltungssystems, ein zweiten Chip mit darin integrierten Schaltungselementen des sekundären Schaltungssystems, und ein dritter Chip, in den ein Isolierelement integriert ist, das eingerichtet ist, zwischen dem primären und dem sekundären Schaltungssystem zu isolieren in einem einzigen Gehäuse versiegelt sind.
Elektronische Vorrichtung, umfassend: einen Leistungstransistor; und einen Gate-Treiber-IC, der eingerichtet ist, ein Gate des Leistungstransistors anzusteuern, wobei der Gate-Treiber-IC die Signalübertragungs-einrichtung nach einem der Ansprüche 1 bis 8 ist.
Fahrzeug mit der elektronischen Vorrichtung nach Anspruch 9.