DE112021000198T5 - Halbleitermodul - Google Patents
Halbleitermodul Download PDFInfo
- Publication number
- DE112021000198T5 DE112021000198T5 DE112021000198.1T DE112021000198T DE112021000198T5 DE 112021000198 T5 DE112021000198 T5 DE 112021000198T5 DE 112021000198 T DE112021000198 T DE 112021000198T DE 112021000198 T5 DE112021000198 T5 DE 112021000198T5
- Authority
- DE
- Germany
- Prior art keywords
- wiring member
- semiconductor element
- semiconductor module
- plan
- igbt
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 202
- 239000000758 substrate Substances 0.000 claims abstract description 29
- 230000002093 peripheral effect Effects 0.000 claims description 22
- 239000004020 conductor Substances 0.000 claims 1
- 238000012986 modification Methods 0.000 description 13
- 230000004048 modification Effects 0.000 description 13
- 229910052751 metal Inorganic materials 0.000 description 10
- 239000002184 metal Substances 0.000 description 10
- 230000020169 heat generation Effects 0.000 description 8
- 239000000463 material Substances 0.000 description 8
- 239000000956 alloy Substances 0.000 description 7
- 230000005855 radiation Effects 0.000 description 7
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 6
- 229910052802 copper Inorganic materials 0.000 description 6
- 239000010949 copper Substances 0.000 description 6
- 210000000245 forearm Anatomy 0.000 description 6
- 238000009826 distribution Methods 0.000 description 5
- 230000000052 comparative effect Effects 0.000 description 4
- 238000000034 method Methods 0.000 description 4
- 229920005989 resin Polymers 0.000 description 4
- 239000011347 resin Substances 0.000 description 4
- 229910000679 solder Inorganic materials 0.000 description 4
- 229910000838 Al alloy Inorganic materials 0.000 description 3
- 229910000881 Cu alloy Inorganic materials 0.000 description 3
- 229910052782 aluminium Inorganic materials 0.000 description 3
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 3
- 230000001052 transient effect Effects 0.000 description 3
- 229910000640 Fe alloy Inorganic materials 0.000 description 2
- 230000000903 blocking effect Effects 0.000 description 2
- 229910010293 ceramic material Inorganic materials 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000005669 field effect Effects 0.000 description 2
- 229910044991 metal oxide Inorganic materials 0.000 description 2
- 150000004706 metal oxides Chemical class 0.000 description 2
- 238000005192 partition Methods 0.000 description 2
- 238000007789 sealing Methods 0.000 description 2
- BUHVIAUBTBOHAG-FOYDDCNASA-N (2r,3r,4s,5r)-2-[6-[[2-(3,5-dimethoxyphenyl)-2-(2-methylphenyl)ethyl]amino]purin-9-yl]-5-(hydroxymethyl)oxolane-3,4-diol Chemical compound COC1=CC(OC)=CC(C(CNC=2C=3N=CN(C=3N=CN=2)[C@H]2[C@@H]([C@H](O)[C@@H](CO)O2)O)C=2C(=CC=CC=2)C)=C1 BUHVIAUBTBOHAG-FOYDDCNASA-N 0.000 description 1
- 229910018072 Al 2 O 3 Inorganic materials 0.000 description 1
- PIGFYZPCRLYGLF-UHFFFAOYSA-N Aluminum nitride Chemical compound [Al]#N PIGFYZPCRLYGLF-UHFFFAOYSA-N 0.000 description 1
- 229910001020 Au alloy Inorganic materials 0.000 description 1
- 239000004593 Epoxy Substances 0.000 description 1
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 description 1
- 239000004642 Polyimide Substances 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 230000002159 abnormal effect Effects 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 1
- 238000005219 brazing Methods 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 238000001816 cooling Methods 0.000 description 1
- 239000011889 copper foil Substances 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- 230000006378 damage Effects 0.000 description 1
- 239000003822 epoxy resin Substances 0.000 description 1
- 230000002349 favourable effect Effects 0.000 description 1
- 239000000945 filler Substances 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 239000003353 gold alloy Substances 0.000 description 1
- 230000017525 heat dissipation Effects 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 238000009434 installation Methods 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- 229920000647 polyepoxide Polymers 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 238000003825 pressing Methods 0.000 description 1
- 230000002265 prevention Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 230000001629 suppression Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
- H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
- H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
- H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
- H01L23/4824—Pads with extended contours, e.g. grid structure, branch structure, finger structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
- H01L24/39—Structure, shape, material or disposition of the strap connectors after the connecting process
- H01L24/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
- H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
- H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
- H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
- H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
- H01L2224/02163—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body on the bonding area
- H01L2224/02165—Reinforcing structures
- H01L2224/02166—Collar structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
- H01L2224/0601—Structure
- H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
- H01L2224/061—Disposition
- H01L2224/0618—Disposition being disposed on at least two different sides of the body, e.g. dual array
- H01L2224/06181—On opposite sides of the body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
- H01L2224/29001—Core members of the layer connector
- H01L2224/29099—Material
- H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
- H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
- H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
- H01L2224/37001—Core members of the connector
- H01L2224/37099—Material
- H01L2224/371—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/37117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
- H01L2224/37124—Aluminium [Al] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
- H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
- H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
- H01L2224/37001—Core members of the connector
- H01L2224/37099—Material
- H01L2224/371—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/37138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/37147—Copper [Cu] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
- H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
- H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
- H01L2224/37001—Core members of the connector
- H01L2224/37099—Material
- H01L2224/371—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/37138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/3716—Iron [Fe] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
- H01L2224/45124—Aluminium (Al) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45147—Copper (Cu) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/4813—Connecting within a semiconductor or solid-state body, i.e. fly wire, bridge wire
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/4846—Connecting portions with multiple bonds on the same bonding area
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
- H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
- H01L2224/49111—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting two common bonding areas, e.g. Litz or braid wires
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
- H01L2224/49113—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting different bonding areas on the semiconductor or solid-state body to a common bonding area outside the body, e.g. converging wires
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49175—Parallel arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/494—Connecting portions
- H01L2224/4943—Connecting portions the connecting portions being staggered
- H01L2224/49431—Connecting portions the connecting portions being staggered on the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/838—Bonding techniques
- H01L2224/83801—Soldering or alloying
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
- H01L2224/92—Specific sequence of method steps
- H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
- H01L2224/9222—Sequential connecting processes
- H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
- H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
- H01L24/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
- H01L24/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
- H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
- H01L29/7395—Vertical transistors, e.g. vertical IGBT
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/102—Material of the semiconductor or solid state bodies
- H01L2924/1025—Semiconducting materials
- H01L2924/10251—Elemental semiconductors, i.e. Group IV
- H01L2924/10253—Silicon [Si]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/102—Material of the semiconductor or solid state bodies
- H01L2924/1025—Semiconducting materials
- H01L2924/1026—Compound semiconductors
- H01L2924/1027—IV
- H01L2924/10272—Silicon Carbide [SiC]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/102—Material of the semiconductor or solid state bodies
- H01L2924/1025—Semiconducting materials
- H01L2924/1026—Compound semiconductors
- H01L2924/1032—III-V
- H01L2924/1033—Gallium nitride [GaN]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/12—Passive devices, e.g. 2 terminal devices
- H01L2924/1203—Rectifying Diode
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
- H01L2924/13055—Insulated gate bipolar transistor [IGBT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1306—Field-effect transistor [FET]
- H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Chemical & Material Sciences (AREA)
- Ceramic Engineering (AREA)
- Materials Engineering (AREA)
- Inverter Devices (AREA)
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Abstract
Die vorliegende Erfindung ermöglicht es, die Anzahl verbundener Hauptdrähten sicherzustellen und gleichzeitig die Hitzebeständigkeit zu verbessern. Ein Halbleitermodul (1) umfasst: ein laminiertes Substrat (2), in dem eine Vielzahl von Leiterplatten (22, 23) auf einer Oberseite einer Isolierplatte (20) angeordnet ist; ein Halbleiterelement (3), das auf einer vorgegebenen Leiterplatte (22) angeordnet ist und auf einer Oberseite eine Hauptelektrode, eine Gatter-Anschlussfläche (30) und einen elektrisch mit der Gatter-Anschlussfläche verbundenen Gatterläufer (31) aufweist; und ein Verdrahtungselement (4), das die Hauptelektrode elektrisch mit anderen Leiterplatten (23) verbindet. Der Gatterläufer erstreckt sich so, dass er die Hauptelektrode in eine Seite und einer andere Seite unterteilt. Das Verdrahtungselement ist so angeordnet, dass es den Gatterläufer überquert.
Description
- Technisches Gebiet
- Die vorliegende Erfindung betrifft ein Halbleitermodul.
- Stand der Technik
- Eine Halbleitervorrichtung umfasst ein Substrat, das Halbleiterelemente, wie z.B. einen IGBT (Bipolartransistor mit isolierter Gatterelektrode), einen Leistungs-MOSFET (Metall-Oxid-Halbleiter-Feldeffekttransistor) und eine FWD („Free Wheeling Diode“, Freilaufdiode) aufweist, und wird in einer Wechselrichtervorrichtung und dergleichen verwendet.
- In solch einem Halbleitermodul umfasst ein auf einem vorgegebenen Substrat angeordnetes Halbleiterelement eine Hauptelektrode (kann auch als Oberflächenelektrode bezeichnet werden) und eine Gatterelektrode, die auf einer Oberseite ausgebildet ist. Die Hauptelektrode und die Gatterelektrode sind voneinander getrennt angeordnet. Ein Hauptdraht (Hauptstromleitung), wie z.B. ein Bondierdraht ist mit der Hauptelektrode verbunden und ein Steuerdraht ist mit der Gatterelektrode verbunden (siehe z.B. Patentliteratur 1 bis 3).
- Zitationsliste
- Patentliteratur
-
- Patentliteratur 1: Internationale Veröffentlichung Nr.
WO 2020/059285 - Patentliteratur 2: Internationale Veröffentlichung Nr.
WO 2018/225571 - Patentliteratur 3:
Japanische Offenlegungsschrift Nr. 2010-016103 - Kurzbeschreibung der Erfindung
- Technische Aufgabe
- Mit zunehmender Kapazität eines Halbleitermoduls erhöht sich übrigens auch die Anzahl der mit der Hauptelektrode verbundenen Hauptdrähte. In diesem Fall kann die Anzahl der Hauptdrähte je nach Anordnungsbeziehung zwischen der Hauptelektrode und der Gatterelektrode begrenzt sein. Eine geringere Anzahl von Hauptdrähten führt zu einer größeren Wärmeentwicklung pro Hauptdraht, wodurch der Widerstand des Halbleitermoduls beeinflusst werden kann.
- Die vorliegende Erfindung wurde in Anbetracht der vorgenannten Umstände gemacht, und eines der Ziele der vorliegenden Erfindung ist es, ein Halbleitermodul bereitzustellen, mit dem es möglich ist, die Anzahl der angeschlossenen Hauptdrähte sicherzustellen, und gleichzeitig die Hitzebeständigkeit zu verbessern.
- Lösung der Aufgabe
- Ein Halbleitermodul gemäß einem Gesichtspunkt der vorliegenden Erfindung umfasst ein laminiertes Substrat, in dem eine Vielzahl von Leiterplatten auf einer Oberseite einer Isolierplatte angeordnet ist; ein Halbleiterelement, das auf einer vorgegebenen Leiterplatte angeordnet ist und auf einer Oberseite eine Hauptelektrode, eine Gatter-Anschlussfläche und einen elektrisch mit der Gatter-Anschlussfläche verbundenen Gatterläufer aufweist; und ein Verdrahtungselement, das die Hauptelektrode elektrisch mit anderen Leiterplatten verbindet, wobei: sich der Gatterläufer so erstreckt, dass er die Hauptelektrode in eine Seite und einer andere Seite unterteilt; und das Verdrahtungselement so angeordnet ist, dass es über den Gatterläufer quert.
- Vorteilhafte Wirkung der Erfindung
- Die vorliegende Erfindung ermöglicht es, die Anzahl verbundener Hauptdrähten sicherzustellen und gleichzeitig die Hitzebeständigkeit zu verbessern.
- Figurenliste
-
-
1 ist eine Draufsicht eines Halbleitermoduls gemäß dem vorliegenden Ausführungsbeispiel. -
2 ist eine vergrößerte Teilansicht von1 in einer Einheit eines laminierten Substrats. -
3 ist eine schematische Ansicht, die einen elektrischen Schaltkreis gemäß dem vorliegenden Ausführungsbeispiel zeigt. -
4 ist eine Draufsicht der Umgebung eines Halbleiterelements gemäß einem Vergleichsbeispiel. -
5 ist eine Draufsicht der Umgebung eines Halbleiterelements gemäß dem vorliegenden Ausführungsbeispiel. -
6 ist eine Schnittansicht entlang einer Z-X-Ebene in5 . -
7 ist eine vergrößerte Ansicht eines Abschnitts A in6 . -
8 ist eine Draufsicht der Umgebung eines Halbleiterelements gemäß einer Abwandlung. -
9 ist eine Draufsicht der Umgebung des Halbleiterelements gemäß der Abwandlung. -
10 ist eine Draufsicht der Umgebung des Halbleiterelements gemäß der Abwandlung. -
11 ist eine Draufsicht der Umgebung des Halbleiterelements gemäß der Abwandlung. -
12 ist eine Draufsicht der Umgebung des Halbleiterelements gemäß der Abwandlung. -
13 ist eine Draufsicht der Umgebung des Halbleiterelements gemäß einem zweiten Ausführungsbeispiel. -
14 ist eine vergrößerte Teilansicht der14 . -
15 ist eine Draufsicht der Umgebung eines Halbleiterelements gemäß einer Abwandlung des zweiten Ausführungsbeispiels. - Beschreibung der Ausführungsformen
- Ein Halbleitermodul, auf das die vorliegende Erfindung angewendet werden kann, wird im Folgenden beschrieben.
1 ist eine Draufsicht des Halbleitermoduls gemäß dem vorliegenden Ausführungsbeispiel.2 ist eine vergrößerte Teilansicht von1 in einer Einheit eines laminierten Substrats.3 ist eine schematische Ansicht, die einen elektrischen Schaltkreis gemäß dem vorliegenden Ausführungsbeispiel zeigt. In1 wurden ein Gehäuse und Hauptdrähte aus Gründen der Zweckmäßigkeit der Beschreibung weggelassen. In2 sind nur die Hauptdrähte dargestellt und Steuerdrähte wurde weggelassen. Das unten beschriebene Halbleitermodul ist nur ein Beispiel. Die vorliegende Erfindung ist nicht darauf beschränkt und kann wie notwendig abgewandelt werden. - Außerdem wird in den folgenden Zeichnungen eine Längsrichtung des Halbleitermoduls (die Richtung, in der eine Vielzahl laminierter Substrate angeordnet ist) als eine X-Richtung definiert, eine kurze Richtung des Halbleitermoduls wird als eine Y-Richtung definiert und eine Höhenrichtung (die Dickenrichtung des Substrats) wird als eine Z-Richtung definiert. Die in den Zeichnungen dargestellten X-, Y- und Z-Achsen sind senkrecht zueinander und bilden ein rechtshändiges System. Außerdem kann die X-Richtung als eine links-rechts-Richtung bezeichnet werden, die Y-Richtung kann als eine vorne-hinten-Richtung bezeichnet werden und die Z-Richtung kann als eine oben-unten-Richtung bezeichnet werden. Diese Richtungen (vorne-hinten-, links-rechts- und obenunten-Richtungen) sind Begriffe, die der Einfachheit halber verwendet werden, und die Korrespondenzbeziehung zu den jeweiligen X-, Y- und Z-Richtungen kann je nach Befestigungsposition des Halbleitermoduls unterschiedlich sein. Beispielsweise wird eine Wärmeableitungsoberflächenseite (Seite der Kühlvorrichtung) des Halbleitermoduls als eine untere Oberflächenseite bezeichnet und eine gegenüberliegende Seite wird als eine obere Oberflächenseite bezeichnet. Darüber hinaus bezieht sich in der vorliegenden Beschreibung eine Draufsicht auf eine Ansicht der Oberseite des Halbleitermoduls von einer positiven Seite in Z-Richtung. In der vorliegenden Beschreibung werden Angaben von Richtungen und Winkel angenähert mit einer Toleranz von ± 10 Grad oder weniger.
- Das Halbleitermodul gemäß den vorliegenden Ausführungsbeispielen ist beispielsweise ein Leistungsmodul und dergleichen, das auf einen Leistungswandler angewendet wird, wobei das Leistungsmodul eine Wechselrichterschaltung bildet. Wie in
1 und2 dargestellt umfasst ein Halbleitermodul 1: eine Grundplatte 10; eine Vielzahl laminierter Substrate 2, die auf der Grundplatte 10 angeordnet ist; und eine Vielzahl von Halbleiterelementen 3, die auf dem laminierten Substrat 2 angeordnet ist. Obwohl nicht eigens abgebildet, kann das Halbleitermodul 1 auch ein Gehäuse aufweisen, in dem das laminierte Substrat 2 und die Vielzahl von Halbleiterelementen 3 untergebracht sind, sowie ein Dichtungsharz, mit dem das Gehäuse gefüllt ist (beides nicht dargestellt). - Die Grundplatte 10 ist eine rechteckige Platte mit einer Oberseite und einer Unterseite. Die Grundplatte 10 dient als Wärmeabstrahlungsplatte. Zusätzlich hat die Grundplatte 10 in Draufsicht eine rechteckige Form mit einer langen Seite in X-Richtung und einer kurzen Seite in Y-Richtung. Die Grundplatte 10 ist beispielsweise eine Metallplatte aus Kupfer, Aluminium, einer Legierung daraus oder dergleichen, deren Oberflächen beschichtet sein können.
- Auf der Oberseite der Grundplatte 10 ist das Gehäuse angeordnet, das in Draufsicht eine rechteckige Form aufweist. Das Gehäuse ist in Kistenform mit einer Öffnung auf einer unteren Seite ausgebildet, so dass es eine Oberseite der Grundplatte 10 und die Vielzahl von Halbleiterelementen bedeckt. Das Gehäuse definiert einen Raum, in dem die laminierten Substrate 2, die Halbleiterelemente, das Versiegelungsharz und dergleichen untergebracht sind.
- Das Gehäuse weist eine externe Anschlussklemme auf. Beispielsweise umfasst die externe Anschlussklemme eine positive Elektrodenklemme (P-Klemme), eine negative Elektrodenklemme (N-Klemme), eine Ausgangsklemme (M-Klemme) und auch eine Steuerklemme. Die positive Elektrodenklemme, die negative Elektrodenklemme und die Ausgangsklemme können als Hauptklemmen bezeichnet werden. Die externe Anschlussklemme kann eine Vielzahl von Steuerklemmen umfassen. Jede externe Anschlussklemme wird durch einen Pressprozess und dergleichen einer Metallplatte aus einem Kupfermaterial, eines Kupferlegierungsmaterials, eines Aluminiumlegierungsmaterials, eines Eisenlegierungsmaterials und dergleichen hergestellt.
- Außerdem sind auf der Innenseite des Gehäuses 11 sechs laminierte Substrate 2 auf der Oberseite der Grundplatte 10 angeordnet. Das laminierte Substrat 2 ist beispielsweise mit einer rechteckigen Form in Draufsicht ausgebildet. Die sechs laminierten Substrate 2 sind in einer Reihe in X-Richtung angeordnet. Das laminierte Substrat 2 wird durch Laminieren einer Metallschicht und einer Isolierschicht gebildet, und besteht beispielsweise aus einem direkten Kupferbonding („Direct Copper Bonding“, DCB) -Substrat, einem Aktivmetall-Lotsubstrat („Active Metal Brazing“, AMB) oder einem metallbasierten Substrat. Insbesondere umfasst das laminierte Substrat 2 eine Isolierplatte 20, eine Wärmeabstrahlungsplatte (nicht dargestellt), die auf einer Unterseite der Isolierplatte 20 angeordnet ist und Leiterplatten 21 bis 24, die auf einer Oberseite der Isolierplatte 20 angeordnet sind.
- Die Isolierplatte 20 wird in Plattenform ausgebildet mit einer vorgegebenen Dicke in Z-Richtung mit einer Oberseite und einer Unterseite. Die Isolierplatte 20 ist aus einem isolierenden Material wie z.B. einem keramischen Material wie z.B. Aluminiumoxid (Al2O3), Aluminiumnitrid (AIN) und Siliziumnitrid (Si3N4), aus einem Harzmaterial wie z.B. Epoxid oder aus einem Epoxidharz mit einem Keramikmaterial als Füllmittel oder dergleichen gefertigt. Die Isolierplatte 20 kann auch als Isolierschicht oder Isolierfilm bezeichnet werden.
- Die Wärmeabstrahlungsplatte ist mit einer vorgegebenen Dicke in Z-Richtung ausgebildet und bedeckt im Wesentlichen die gesamte Unterseite der Isolierplatte. Die Wärmeleitfähigkeit ist beispielsweise aus einer Metallplatte mit einer günstigen Wärmeleitfähigkeitseigenschaft wie z.B. einer Kupferplatte oder einer Aluminiumplatte ausgebildet.
- Die Vielzahl (vier im vorliegenden Ausführungsbeispiel) von Leiterplatten 21 bis 24 sind unabhängig in Inselform auf der Oberseite (Hauptfläche) der Isolierplatte 20 ausgebildet, so dass sie gegeneinander elektrisch isoliert sind. Unter diesen bilden drei Leiterplatten 21 bis 23 den Hauptdraht, durch den der Hauptstrom fließt. Währenddessen bildet die Leiterplatte 24 den Steuerdraht zum Steuern. Diese Leiterplatten sind aus Metallschichten vorgegebener Dicke aus Kupferfolie und dergleichen ausgebildet. Beispielsweise können die Leiterplatten 21 bis 23 als Hauptverdrahtungsschichten bezeichnet werden, während die Leiterplatte 24 als eine Steuerverdrahtungsschicht bezeichnet werden kann.
- Die Leiterplatte 21 ist exzentrisch in Richtung einer negativen Seite in X-Richtung auf der Oberseite der Isolierplatte 20 angeordnet. Die Leiterplatte 21 erstreckt sich in Y-Richtung entlang einer Seite der Isolierplatte 20, wobei ein Endabschnitt auf einer negativen Seite in Y-Richtung zu einer positiven Seite in X-Richtung gebogen ist, so dass sie in Draufsicht eine L-Form aufweist. Ein Anschlussflächenabschnitt C1 zum externen Anschließen, mit dem eine Kollektorelektrode eines Oberarms verbunden ist, ist an einem Endabschnitt der Leiterplatte 21 auf der negativen Seite in Y-Richtung und der positiven Seite in X-Richtung angeordnet. Der Anschlussflächenabschnitt C1 ist mit einem positiven Potenzialpunkt (P-Klemme) einer externen Stromquelle verbunden (siehe
3 ). Mit anderen Worten, die Leiterplatte 21 bildet die Hauptverdrahtungsschicht des Oberarms. - Die Leiterplatte 22 ist exzentrisch in Richtung einer positiven Seite in X-Richtung auf der Oberseite der Isolierplatte 20 angeordnet. Die Leiterplatte 22 erstreckt sich in Y-Richtung entlang einer Seite der Isolierplatte 20, wobei ein Endabschnitt auf einer positiven Seite in Y-Richtung zu einer negativen Seite in X-Richtung gebogen ist, so dass sie in Draufsicht eine L-Form aufweist. Ein Anschlussflächenabschnitt E1C2 zum externen Anschließen, mit dem eine Emitterelektrode des Oberarms und eine Kollektorelektrode eines Unterarms verbunden sind, ist an einem Eckenabschnitt der L-Form der Leiterplatte 22 angeordnet. Der Anschlussflächenabschnitt E1C2 als Zwischenpotenzialpunkt (M-Klemme) ist mit einer externen Last verbunden (siehe
3 ). Mit anderen Worten, die Leiterplatte 22 bildet einen Teil der Hauptverdrahtungsschicht des Unterarms. - Die Leiterplatte 23 ist in Bezug auf die Leiterplatte 22 exzentrisch in Richtung der positiven Seite in X-Richtung auf der Oberseite der Isolierplatte 20 angeordnet. Die Leiterplatte 23 erstreckt sich in Y-Richtung entlang einer Seite der Isolierplatte 20, wobei ein Endabschnitt auf der negativen Seite in Y-Richtung zur negativen Seite in X-Richtung gebogen ist, so dass sie in Draufsicht eine L-Form aufweist. Ein Anschlussflächenabschnitt E2 zum externen Anschließen, mit dem eine Emitterelektrode des Unterarms verbunden ist, ist an einem Eckenabschnitt der L-Form der Leiterplatte 23 angeordnet. Der Anschlussflächenabschnitt E2 ist mit einem positiven Potenzialpunkt (N-Klemme) einer externen Stromquelle verbunden (siehe
3 ). Mit anderen Worten, die Leiterplatte 23 bildet einen Teil der Hauptverdrahtungsschicht des Unterarms. - Die Leiterplatte 24 ist exzentrisch in Richtung der negativen Seite in Y-Richtung auf der Oberseite der Isolierplatte 20 angeordnet. Die Leiterplatte 24 erstreckt sich in X-Richtung entlang einer Seite der Isolierplatte 20, wobei ein Endabschnitt auf der negativen Seite in X-Richtung leicht zur positiven Seite in Y-Richtung gebogen ist, so dass sie in Draufsicht eine L-Form aufweist.
- Endstücke der externen Anschlussklemmen sind mit den Oberseiten dieser Leiterplatten verbunden. Jeweilige Endabschnitte dieser externen Anschlussklemmen sind mit den Oberseiten der vorgegebenen Leiterplatten verbunden, entweder direkt durch Ultraschallbondieren, Laserbondieren oder dergleichen oder über ein Bondiermaterial, wie z.B. Lot und ein gesintertes Metall. Die Endabschnitte der jeweiligen externen Anschlussklemme sind somit leitend mit den vorgegebenen Leiterplatten verbunden. Auf eine Beschreibung der Verbindungsbeziehungen zwischen den jeweiligen externen Anschlussklemmen und der Leiterplatten wird verzichtet.
- Die Halbleitervorrichtung 3 ist über ein Bondiermaterial S wie z.B. Lot auf der Oberseite der vorgegebenen Leiterplatte angeordnet (siehe
6 ). Das Halbleiterelement 3 ist in Draufsicht in einer quadratischen (oder rechteckigen) Form ausgebildet mit einem Halbleitersubstrat aus beispielsweise Silizium (Si), Siliziumkarbid (SiC), Galliumnitrid (GaN) oder dergleichen. Als Halbleiterelement 3 wird ein Schaltelement wie z.B. ein IGBT (Bipolartransistor mit isolierter Gatterelektrode) und ein Leistungs-MOSFET (Metall-Oxid-Halbleiter-Feldeffekttransistor) oder eine Diode wie z.B. eine FWD (Freilaufdiode) verwendet. - Im vorliegenden Ausführungsbeispiel wird ein Fall beschrieben, bei dem als das Halbleiterelement 3 ein RC („Reverse Conducting“, Rückwärtsleitender) -IGBT-Element verwendet wird, in dem ein IGBT und eine FWD integriert sind. Ersatzweise kann als das Halbleiterelement 3 ein Leistungs-MOSFET-Element, ein RB („Reverse Blocking“, Rückwärtsblockierender) -IGBT mit ausreichender Durchbruchspannung in Bezug auf eine Sperrspannung oder dergleichen verwendet werden. Außerdem kann die eingebaute Anzahl, ein Einbauort und dergleichen des Halbleiterelements 3 wie notwendig geändert werden. Das Halbleiterelement 3 gemäß dem vorliegenden Ausführungsbeispiel ist ein senkrechtes Schaltelement, bei denen ein funktionelles Element, wie z.B. ein Transistor auf einem Halbleitersubstrat ausgebildet ist.
- Auf dem Halbleiterelement 3 sind auf der Oberseite und der Unterseite jeweils Elektroden ausgebildet (siehe
6 ). Beispielsweise wird die Elektrode auf der oberen Oberflächenseite (Oberseitenelektrode T1) durch eine Emitterelektrode (Sourceelektrode) gebildet. Die Elektrode auf der unteren Oberflächenseite (Unterseitenelektrode B1) wird durch eine Kollektorelektrode (Drainelektrode) gebildet. Die Oberseitenelektrode T1 und die Unterseitenelektrode B2 können als Hauptelektroden bezeichnet werden. Eine Gatter-Anschlussfläche 30 und ein Gatterläufer 31 sind auf der Oberseite des Halbleiterelements 3 ausgebildet (siehe5 und6 ). - Die Gatter-Anschlussfläche 30 gibt einen Einlass des elektrischen Hauptstroms für das Halbleiterelement 3 an. Die Gatter-Anschlussfläche 30 ist in einem Bereich ausgebildet, der von der oben beschriebenen Oberseitenelektrode getrennt (unabhängig) ist. Die Gatter-Anschlussfläche 30 ist auf der äußeren Randseite auf der Oberseite des Halbleiterelements 3 angeordnet. Insbesondere ist die Gatter-Anschlussfläche 30 in einer Mitte eines Seite des Halbleiterelements 3 angeordnet. In
2 ist die Gatter-Anschlussfläche 30 auf einer Seite des Halbleiterelements 3 angeordnet, die auf der negativen Seite in X-Richtung liegt. Die Gatter-Anschlussfläche 30 kann als eine Gatterelektrode bezeichnet werden. - Der Gatterläufer 31 bildet einen Gatterdraht, der sich von der Gatter-Anschlussfläche 30 fortsetzt. Mit anderen Worten bildet der Gatterläufer 31 einen Teil eines elektrischen Strompfads zum Tragen eines elektrischen Stroms im Halbleiterelement 3. Der Gatterläufer 31 ist so ausgebildet, dass er sich in Y-Richtung erstreckt, so dass er eine Mitte des Halbleiterelements 3 in X-Richtung zweiteilt. Genaue Strukturen auf der Oberfläche des Gatterläufers 31 und des Halbleiterelements 3 werden später beschrieben.
- Die Vielzahl von Halbleiterelementen 3, 4 ist über ein Bondiermaterial wie z.B. Lot auf Oberseite der Leiterplatten 21, 22 angeordnet. Die jeweiligen Unterseitenelektroden des Halbleiterelements 3 sind somit leitend mit den Leiterplatten 21, 22 verbunden. Infolgedessen sind die jeweiligen externen Anschlussklemmen und die jeweiligen Halbleiterelemente leitend verbunden.
- Im vorliegenden Ausführungsbeispiel sind zwei Halbleiterelemente 3, insgesamt vier, auf der Oberseite von jeder der Leiterplatten 21, 22 angeordnet. Auf der Leiterplatte 21 sind die zwei Halbleiterelemente 3 in eine Reihe in Y-Richtung angeordnet. Die zwei Halbleiterelemente 3 auf der Leiterplatte 21 bilden den Oberarm. Auf der Leiterplatte 22 sind die zwei Halbleiterelemente 3 in eine Reihe in Y-Richtung angeordnet. Die zwei Halbleiterelemente 3 auf der Leiterplatte 22 bilden den Unterarm. Der Oberarm und der Unterarm sind einander in X-Richtung gegenüberliegend angeordnet. Der Oberarm ist auf der negativen Seite in X-Richtung angeordnet, während der Unterarm auf der positiven Seite in X-Richtung angeordnet ist.
- Die Oberseitenelektrode des Halbleiterelements 3 und die vorgegebene Leiterplatte sind durch ein Verdrahtungselements 4 wie z.B. einen Draht elektrisch verbunden. Beispielsweise ist die Oberseitenelektrode des Halbleiterelements 3, die den Oberarm bildet, über das Verdrahtungselement 4 mit der Leiterplatte 22 verbunden. Die Oberseitenelektrode des Halbleiterelements 3, die den Unterarm bildet, ist über das Verdrahtungselement 4 elektrisch mit der Leiterplatte 23 verbunden.
- Das Halbleiterelement 3 ist mittels sogenanntem Stichbondieren mit der vorgegebenen Leiterplatte verbunden, wodurch das Bondieren kontinuierlich an einer Vielzahl von Bindungspunkten durchgeführt wird, ohne dass der Draht an jedem Bindungspunkt geschnitten wird. Insbesondere wie in
2 dargestellt weist, das Verdrahtungselement 4 zwei Verbindungspunkte 40, 41 auf der Oberseite des Halbleiterelements 3 (siehe4 und5 ) und einen Verbindungspunkt 42 auf der vorgegebenen Leiterplatte (Leiterplatte 22 oder Leiterplatte 23) auf (siehe4 und5 ). Die Anzahl der Verbindungspunkte nicht hierauf beschränkt und kann wie notwendig abgewandelt werden. - Das Verdrahtungselement 4 ist so angeordnet, dass es sich in Draufsicht in X-Richtung erstreckt. Außerdem erstreckt sich das Verdrahtungselement 4, um einen Bogen zwischen benachbarten Verbindungspunkten aus Sicht der Y-Richtung zu bilden. Wie später genauer beschrieben, ist das Verdrahtungselement 4 so angeordnet, dass es den in Y-Richtung verlaufenden Gatterläufer 31 überquert. Mit anderen Worten, der Gatterläufer 31 ist so angeordnet, dass er unter dem Verdrahtungselement 4 zwischen den Verbindungspunkten 40, 41 durchgeht.
- Außerdem ist eine Vielzahl von Verdrahtungselementen 4 für jedes Halbleiterelement 3 angeordnet. Genauer gesagt sind beispielsweise sieben Verdrahtungselemente 4 in einer Reihe in Y-Richtung angeordnet. Die Anzahl der Verdrahtungselemente 4 nicht hierauf beschränkt und kann wie notwendig abgewandelt werden.
- Als diese Verdrahtungselemente 4 werden leitende Drähte (Bondierdrähte) verwendet. Das Material des leitenden Drahts kann Gold, Kupfer, Aluminium, eine Goldlegierung, eine Kupferlegierung, eine Aluminiumlegierung oder eine Kombination davon sein. Ersatzweise kann ein anderes Element statt dem leitenden Draht als Verdrahtungselement 4 verwendet werden. Beispielsweise kann ein Band als das Verdrahtungselement 4 verwendet werden. Weiter ersatzweise ist das Verdrahtungselement 4 nicht auf Drähte oder dergleichen beschränkt und kann durch eine Metallplatte aus einem Kupfermaterial, einem Kupferlegierungsmaterial, einem Aluminiumlegierungsmaterial oder einem Eisenlegierungsmaterial oder dergleichen gebildet werden.
- Mit zunehmender Kapazität eines Halbleitermoduls steigt übrigens auch die Anzahl der Verdrahtungselemente (Hauptdrähte), die mit der Oberseitenelektrode (Hauptelektrode) des Halbleiterelements verbunden sind. In diesem Fall kann die Anzahl der Verdrahtungselemente je nach Anordnungsbeziehung zwischen der Hauptelektrode und der Gatterelektrode (Gatter-Anschlussfläche) begrenzt sein. Eine geringere Anzahl von Verdrahtungselementen führt zu einer größeren Wärmeentwicklung pro Verdrahtungselement, wodurch der Widerstand des Halbleitermoduls beeinflusst werden kann.
- In diesem Zusammenhang hat sich der Erfinder auf die innere Struktur des Halbleiterelements, den Gatterläufer auf der Oberfläche und die Positionsbeziehung zu den Verdrahtungselementen konzentriert und so die vorliegende Erfindung konzipiert.
- Nachfolgend wird eine Oberflächenstruktur des Halbleiterelements gemäß dem vorliegenden Ausführungsbeispiel unter Bezugnahme auf
4 bis7 im Detail beschrieben.4 ist eine Draufsicht der Umgebung eines Halbleiterelements gemäß einem Vergleichsbeispiel.5 ist eine Draufsicht der Umgebung eines Halbleiterelements gemäß dem vorliegenden Ausführungsbeispiel. In4 und5 wurde die Oberseitenelektrode des Halbleiterelements weggelassen und die innere Struktur (der IGBT-Bereich und der FWD-Bereich, die später beschrieben werden) ist in Draufsicht sichtbar. Die eigentliche innere Struktur wird durch die obere Elektrode bedeckt und ist auf der Oberfläche nicht sichtbar.4 bis7 weisen eine gemeinsame Basisstruktur auf mit nur teilweisen Unterschieden im Layout der inneren Struktur. Daher werden Ausführungen mit gemeinsamen Namen mit denselben Bezugszeichen versehen und eine Beschreibung davon wird weggelassen. Außerdem zeigen die folgenden Zeichnungen die Unterarmseite als ein Beispiel. Mit anderen Worten, die folgende Struktur kann auch auf der Oberarmseite vorgesehen sein. - Wie oben beschrieben ist das Halbleiterelement 3 ein RC-IGBT-Element, in das ein IGBT und eine FWD integriert sind. Das RC-IGBT-Element umfasst unter der Oberseitenelektrode IGBT-Bereiche 3a und FWD-Bereiche 3b, die in Draufsicht streifenförmig sind.
- Wie in
4 dargestellt umfasst das Halbleiterelement 3 eine Vielzahl von IGBT-Bereichen 3a, die sich in Y-Richtung erstrecken, und eine Vielzahl von FWD-Bereichen 3b, die sich in Y-Richtung erstrecken. Die IGBT-Bereiche 3a und die FWD-Bereiche 3b sind in einer Reihe in X-Richtung abwechselnd angeordnet. In4 sind vier IGBT-Bereiche 3a und drei FWD-Bereiche 3b angeordnet. - Wie außerdem oben beschrieben, ist die Gatter-Anschlussfläche 30 auf einer Seite des Halbleiterelements 3 angeordnet, die auf der negativen Seite in X-Richtung liegt. Mit anderen Worten, die Gatter-Anschlussfläche 30 ist exzentrisch auf einer Seite angeordnet, die an einer äußeren Randkante des Halbleiterelements 3 liegt. Außerdem ist der Gatterläufer 31, der sich von der Gatter-Anschlussfläche 30 fortsetzt, auf der Oberseite des Halbleiterelements 3 angeordnet.
- Der Gatterläufer 31 erstreckt sich von der Gatter-Anschlussfläche 30, die auf der negativen Seite in X-Richtung angeordnet ist, zur positiven Seite in X-Richtung. Der Gatterläufer 31 unterteilt eine Mitte der Oberseite des Halbleiterelements 3 in Y-Richtung in zwei. Die Ausdehnungsrichtung des Gatterläufers 31 und die Ausdehnungsrichtung der IGBT-Bereiche 3a und der FWD-Bereiche 3b sind senkrecht.
- Außerdem ist die Leiterplatte 23 an einer Außenseite einer Seite gegenüber der Seite des Halbleiterelements 3, auf dem die Gatter-Anschlussfläche 30 angeordnet ist, angeordnet. Mit anderen Worten, die Leiterplatte 23 ist auf einer gegenüberliegenden Oberfläche der Gatter-Anschlussfläche 30 angeordnet, gegenüber einer anderen Seite des Halbleiterelements 3.
- Die Oberseitenelektrode des Halbleiterelements 3 und die Leiterplatte 23 sind durch das Verdrahtungselement 4 verbunden. Das Verdrahtungselement 4 hat zwei Verbindungspunkte 40, 41 auf der Oberseite des Halbleiterelements 3 und einen Verbindungspunkt 42 auf der Leiterplatte 23. Das Verdrahtungselement 4 erstreckt sich in Draufsicht in X-Richtung. Die Gatter-Anschlussfläche 4 erstreckt sich parallel zum Gatterläufer 31. Die Ausdehnungsrichtung des Verdrahtungselements 4 und die Ausdehnungsrichtung der IGBT-Bereiche 3a und der FWD-Bereiche 3b sind senkrecht.
- Wie in
4 dargestellt sind im Vergleichsbeispiel zwei Verdrahtungselemente 4, die sich in X-Richtung erstrecken, in einer Reihe in Y-Richtung angeordnet. Mit dem Verdrahtungselement 4 kann der Verbindungspunkt nicht überlappend mit dem Gatterläufer 31 angeordnet werden. Wie oben beschrieben sind im Vergleichsbeispiel das Verdrahtungselement 4 und der Gatterläufer 31 parallel zueinander. Unter diesen Voraussetzungen, beschränkt ein Versuch, das Verdrahtungselement 4 so anzuordnen, dass es den Gatterläufer 31 umgeht, die Anzahl der Verdrahtungselemente 4. - Außerdem ist die vorliegende Erfindung nicht auf
4 beschränkt und die Ausdehnungsrichtung des Gatterläufers 31 und die Ausdehnungsrichtung der IGBT-Bereiche 3a und der FWD-Bereiche 3b können auch als parallel angenommen werden. In diesem Fall kann ein gleicher elektrische Stromfluss vom Gatterläufer zu jedem Bereich unwahrscheinlich sein. Infolgedessen kann ein elektrisches Stromungleichgewicht verursacht werden, was die Wahrscheinlichkeit erhöht, dass Schaltvorgänge nicht synchronisiert sind. - Diesbezüglich ist der Gatterläufer 31 im vorliegenden Ausführungsbeispiel in einer rechteckigen Rahmenform ausgebildet, welche die gesamte äußere Randkante des Halbleiterelements 3 umgibt, wie in
5 dargestellt. Insbesondere umfasst der Gatterläufer 31 einen äußeren Randabschnitt 32 und einen geraden Abschnitt 33. - Der äußere Randabschnitt 32 erstreckt sich von der Gatter-Anschlussfläche 30 entlang der äußeren Randkante des Halbleiterelements 3. Genauer gesagt ist der äußere Randabschnitt 32 so ausgebildet, dass er sich von beiden Endabschnitten der Gatter-Anschlussfläche 30 in Y-Richtung entlang der äußeren Randkante des Halbleiterelements 3 erstreckt und die äußere Randkante des Halbleiterelements 3 (äußere Randkante der Oberseitenelektrode) umgibt und so eine rechteckige Rahmenform bildet. Der gerade Abschnitt 33 verbindet Seiten des äußeren Randabschnitts 32, die einander in Y-Richtung gegenüberliegen, in einer Mitte in X-Richtung. Der gerade Abschnitt 33 erstreckt sich in Y-Richtung, so dass er eine Mitte des Halbleiterelements 3 unterteilt. Mit anderen Worten, der gerade Abschnitt 33 unterteilt die Oberseite (Oberseitenelektrode) des Halbleiterelements in eine Seite (negative Seite in X-Richtung) und die andere Seite (positive Seite in X-Richtung).
- Der äußere Randabschnitt 32 ist nicht auf eine Ausführung beschränkt, bei der die gesamte Randkante des Halbleiterelements 3 umgeben wird. Der äußere Randabschnitt 32 muss beispielsweise nur auf mindestens einer Seite (negative Seite in X-Richtung) sein, mit anderen Worten, auf der negativen Seite in X-Richtung in Bezug auf den geraden Abschnitt 33.
- Im Folgenden wird eine Querschnittsform des Gatterläufers 31 beschrieben. Wie in
6 und7 dargestellt, umfasst der Gatterläufer 31 (der äußere Randabschnitt 32 und der gerade Abschnitt 33) eine Gatterverdrahtungsschicht 34 und einen Isolierfilm 35. Die Gatterverdrahtungsschicht 34 ist unabhängig von der Oberseitenelektrode T1 ausgebildet und besteht aus einer Metallschicht eines ähnlichen Materials wie die Oberseitenelektrode T1. Der Isolierfilm 35 bedeckt die Gatterverdrahtungsschicht 34 und ist beispielsweise aus einem Harz wie Polyimid ausgebildet. Der Isolierfilm 35 bedeckt den oberen Abschnitt der Gatterverdrahtungsschicht 34 sowie einen Randabschnitt der Oberseitenelektrode T1. Folglich umfasst der Isolierfilm 35 eine äußere Oberflächenform, die sich in Bezug auf die Gatterverdrahtungsschicht 34 und die Oberseitenelektrode T1 nach oben wölbt. - In ähnlicher Weise wie oben erstreckt sich das Verdrahtungselement 4 in Draufsicht in X-Richtung. Das Verdrahtungselement 4 hat zwei Verbindungspunkte 40, 41 auf der Oberseite des Halbleiterelements 3 und einen Verbindungspunkt 42 auf der Leiterplatte 23. Wie oben beschrieben hat die Vielzahl von Verdrahtungselementen 4 auf der Oberseite des Halbleiterelements 3 vorzugsweise mindestens einen Verbindungspunkt in einem Bereich auf der einen Seite und in einem Bereich auf der anderen Seite, die durch den geraden Abschnitt 33 getrennt sind. Wie später genauer beschrieben wird, überlappt jeder der Verbindungspunkte vorzugsweise mit dem IGBT-Bereich 3a und dem FWD-Bereich 3b.
- Im vorliegenden Ausführungsbeispiel erstreckt sich der gerade Abschnitt 33 insbesondere so, dass er unter dem Verdrahtungselement 4 durchgeht. Mit anderen Worten, das Verdrahtungselement 4 ist so angeordnet, dass es den geraden Abschnitt 33 überquert. Insbesondere umfasst das Verdrahtungselement 4 ferner einen ersten Bogenabschnitt 4a und einen zweiten Bogenabschnitt 4b (siehe
6 ). - Der erste Bogenabschnitt 4a setzt sich von den Verbindungspunkten 40, 41 fort und ist in einer nach oben konvexen Bogenform zwischen den Verbindungspunkten 40 und 41 ausgebildet. Der zweite Bogenabschnitt 4b setzt sich von den Verbindungspunkten 41, 42 fort und ist in einer nach oben konvexen Bogenform zwischen den Verbindungspunkten 41 und 42 ausgebildet. Der erste Bogenabschnitt 4a überquert einen Teil des Gatterläufers 31 (gerader Abschnitt 33). Ebenso überquert der zweite Bogenabschnitt 4b einen Teil des Gatterläufers 31 (einen Teil des äußeren Randabschnitts 32).
- Wie oben beschrieben, kann aufgrund der Tatsache, dass sich das Verdrahtungselement 4 und die Gatterelektrode 31 (gerader Abschnitt 33) in Draufsicht überschneiden, eine größere Anzahl von Verdrahtungselementen 4 auf der Oberseitenelektrode angeordnet werden, ohne dass auf die Einbauposition des Verdrahtungselements 4 geachtet werden muss. Beispiel sind in
5 drei Verdrahtungselemente 4, mehr als in4 auf der Oberseitenelektrode angeordnet. - Wie oben beschrieben, ermöglicht es das vorliegende Ausführungsbeispiel, die Anzahl der angeschlossenen Verdrahtungselemente 4 (Hauptdrähte) sicherzustellen und außerdem die Anzahl der Verbindungspunkte 40, 41 des Verdrahtungselements 4 in Bezug auf die Oberseitenelektrode zu erhöhen. Infolgedessen kann die Menge der pro Verbindungspunkt erzeugten Hitze reduziert werden, wodurch Ungleichgewichte in der Wärmeverteilung verringert werden können. Somit kann die Hitzebeständigkeit des Halbleitermoduls 1 verbessert werden.
- Außerdem hat das Halbleiterelement 3 im vorliegenden Ausführungsbeispiel in Draufsicht eine rechteckige Form und umfasst außerdem die Gatter-Anschlussfläche 30, die auf einer Seite der rechteckigen Form angeordnet ist (eine Seite, die der negativen Seite in X-Richtung entspricht, d.h. die eine Seite des Halbleiterelements 3). Außerdem ist die Leiterplatte 23 (andere Leiterplatte) in Bezug auf die Leiterplatte 22 auf einer gegenüberliegenden Seite der Gatter-Anschlussfläche 30 angeordnet, und zwar auf einer anderen Seite des Halbleiterelements 3 (einer Seite, die der positiven Seite in X-Richtung entspricht, d.h. der anderen Seite des Halbleiterelements 3). Gemäß dieser Ausführung kann ein mit der Gatter-Anschlussfläche 30 verbundener Steuerdraht (nicht dargestellt) auf der negativen Seite in X-Richtung, was die eine Seite ist, angeordnet sein. Währenddessen kann das Verdrahtungselement 4, das der Hauptdraht ist, auf der positiven Seite in X-Richtung angeordnet sein, was die andere Seite des Steuerdrahts ist. Mit anderen Worten, der Steuerdraht und der Hauptdraht können getrennt angeordnet sein, ohne zu überlappen.
- Außerdem ist im vorliegenden Ausführungsbeispiel das Halbleiterelement 3 ein RC-IGBT-Element, in dem ein IGBT und eine FWD integriert sind. Das RC-IGBT-Element umfasst unter der Oberseitenelektrode IGBT-Bereiche 3a und FWD-Bereiche 3b, die in Draufsicht streifenförmig sind.
- Wie in
5 dargestellt umfasst das Halbleiterelement 3 eine Vielzahl von IGBT-Bereichen 3a, die sich in X-Richtung erstrecken, und eine Vielzahl von FWD-Bereichen 3b, die sich in X-Richtung erstrecken. Die IGBT-Bereiche 3a und die FWD-Bereiche 3b sind in einer Reihe in Y-Richtung abwechselnd angeordnet. In5 sind vier IGBT-Bereiche 3a und drei FWD-Bereiche 3b angeordnet. - Insbesondere in
5 erstrecken sich die IGBT-Bereiche 3a und die FWD-Bereiche 3b in einer Richtung, die den geraden Abschnitt 33 des Gatterläufers 31 schneidet (X-Richtung). Mit anderen Worten, der IGBT-Bereich 3a, der FWD-Bereich 3b und das Verdrahtungselement 4 erstrecken sich in Draufsicht in derselben X-Richtung. Die Ausdehnungsrichtung der IGBT-Bereiche 3a und der FWD-Bereiche 3b kann als eine Grabenrichtung bezeichnet werden. - Im RC-IGBT-Element fließt ein elektrischer Strom wahrscheinlich in Richtung der Gräben. Mit anderen Worten, das RC-IGBT-Elektrisch gibt eine Flussrichtung eines elektrischen Stroms vor. Insbesondere fließt der Hauptstrom von der Gatter-Anschlussfläche 30 zum äußeren Randabschnitt 32 und dem geraden Abschnitt 33 des Gatterläufers 31. Und dann fließt der Hauptstrom vom geraden Abschnitt 33, jeweils in allen IGBT-Bereichen 3a und den FWD-Bereichen 3b, zu beiden Seiten in X-Richtung entlang der Grabenrichtung.
- Da sich außerdem das Verdrahtungselement 4, durch das der Hauptstrom geht, in derselben Richtung wie die Grabenrichtung erstreckt, konvergiert die Fließrichtung des Hauptstroms in einer Richtung (X-Richtung) im ganzen Modul. Dadurch wird die Strömungsverteilung des elektrischen Stromflusses homogenisiert, was das Unterdrücken von Rauschen und Schwingungen ermöglicht, und darüber hinaus das Vermeiden lokaler Wärmeentwicklung.
- Außerdem hat der IGBT-Bereich 3a im vorliegenden Ausführungsbeispiel vorzugsweise eine größere Breite als der FWD-Bereich 3b. Gemäß dieser Ausführung wird ein Ausgleich der Stromverteilung zwischen diesen Bereichen ermöglicht, und eine abnormale Erwärmung und eine Zerstörung eines dieser Bereiche kann unterdrückt werden.
- Außerdem umfasst das Verdrahtungselement 4 im vorliegenden Ausführungsbeispiel vorzugsweise mindestens einen Verbindungspunkt, der in Draufsicht sowohl mit dem IGBT-Bereich 3a als auch mit dem FWD-Bereich 3b überlappt. Beispielsweise werden der IGBT und die FWD zu gegensätzlichen Zeitpunkten an und aus geschaltet und haben unterschiedliche Zeiten des elektrischen Stromflusses. Der Verbindungspunkt, der nur mit einem dieser Bereiche überlappt, kann lokal Wärme erzeugen. Folglich ermöglicht der Verbindungspunkt, der mit beiden Bereichen überlappt, eine gleichmäßige Wärmeverteilung und unterdrückt somit lokale Wärmeerzeugung.
- Wie oben beschrieben ermöglicht das Anordnen des Gatterläufers 31 (gerader Abschnitt 33) gemäß dem vorliegenden Ausführungsbeispiel, so dass er unter dem bogenförmigen Verdrahtungselement 4 durchquert, die Anzahl der verbundenen Drähte sicherzustellen und dabei die Hitzebeständigkeit zu verbessern.
- Im Folgenden wird eine Abwandlungen unter Bezugnahme auf
8 bis12 beschrieben.8 bis12 sind Draufsichten der Umgebung eines Halbleiterelements gemäß der Abwandlung. - Zum Beispiel wurde in der oben beschriebenen Ausführungsform der Fall beschrieben, in dem sich das Verdrahtungselement 4 parallel zur Ausdehnungsrichtung der IGBT-Bereiche 3a und der FWD-Bereiche 3b erstreckt; die vorliegende Erfindung ist jedoch nicht auf diese Ausgestaltung beschränkt. Wie beispielsweise in
8 dargestellt, kann das Verdrahtungselement 4 in Bezug auf die Ausdehnungsrichtung des IGBT-Bereichs 3a und des FWD-Bereichs 3b in Draufsicht geneigt sein. Mit anderen Worten, das Verdrahtungselement 4 muss nur den Gatterläufer 31 (gerader Abschnitt 33) überqueren. - Darüber hinaus wurde im oben beschriebenen Ausführungsbeispiel der Fall beschrieben, bei dem jeder Verbindungspunkt des Verdrahtungselements 4 mit dem IGBT-Bereich 3a und dem FWD-Bereich 3b in Draufsicht überlappt; die vorliegende Erfindung ist jedoch nicht auf diese Ausgestaltung beschränkt. Wie beispielsweise in
9 dargestellt kann es einen Verbindungspunkt geben, der nur mit einem des IGBT-Bereichs 3a und des FWD-Bereichs 3b überlappt. - Darüber hinaus wurde im oben beschriebenen Ausführungsbeispiel der Fall beschrieben, bei dem das Verdrahtungselement 4 stichbondiert ist; die vorliegende Erfindung ist jedoch nicht auf diese Ausgestaltung beschränkt. Wie beispielsweise in
10 dargestellt kann es pro Verdrahtungselement auf dem Halbleiterelement 3 nur einen Verbindungspunkt geben. In10 ist ein Verdrahtungselement 5 (zweites Verdrahtungselement), das kürzer als das Verdrahtungselement 4 ist, zusätzlich zum Verdrahtungselement 4 angeordnet. Das Verdrahtungselement 4 überquert den geraden Abschnitt 33 und einen Teil des äußeren Randabschnitts 32, der auf der negativen Seite in X-Richtung angeordnet ist. Der Verbindungspunkt 40 des Verdrahtungselements 4 ist auf der negativen Seite in X-Richtung in Bezug auf den geraden Abschnitt 33 angeordnet. Im Gegensatz dazu überquert das Verdrahtungselement 5 nicht den geraden Abschnitt 33, sondern überquert einen Teil des äußeren Randabschnitts 32, der auf der negativen Seite in X-Richtung angeordnet ist. Der Verbindungspunkt 51 des Verdrahtungselements 5 ist auf der positiven Seite in X-Richtung in Bezug auf den geraden Abschnitt 33 angeordnet. Außerdem ist der Verbindungspunkt 52 des Verdrahtungselements 5 auf der Leiterplatte 23 angeordnet. - Darüber hinaus wurde im oben beschriebenen Ausführungsbeispiel der Fall beschrieben, dass im Halbleiterelement 3 die Anzahl der Verbindungspunkte des Verdrahtungselements auf der negativen Seite und auf der positiven Seite in X-Richtung in Bezug auf den geraden Abschnitt 33 gleich ist, die vorliegende Erfindung ist jedoch nicht auf diese Ausgestaltung beschränkt. Wie in
11 gezeigt, kann beispielsweise die Anzahl der Verbindungspunkte der Verdrahtungselemente 4, 5 auf der positiven Seite in X-Richtung, also auf der anderen Seite, größer sein als auf der negativen Seite in X-Richtung, also auf der einen Seite. - Darüber hinaus wurde im oben beschriebenen Ausführungsbeispiel der Fall beschrieben, in dem sich der gerade Abschnitt 33, der ein Teil der Gatterelektrode 31 ist, in Y-Richtung in der Mitte des äußeren Randabschnitts 32 erstreckt, um die obere Elektrode in zwei Teile zu teilen; die vorliegende Erfindung ist jedoch nicht auf diese Ausgestaltung beschränkt. Beispielsweise kann der in
12 dargestellte Aufbau verwendet werden. In12 setzen sich zwei gerade Abschnitte 33, die sich in Y-Richtung erstrecken, von Seiten des äußeren Randabschnitts 32 gegensätzlich zueinander in Y-Richtung fort. Die zwei geraden Abschnitte 33 teilen die obere Elektrode in drei Bereiche in X-Richtung auf. Das Verdrahtungselement 4 kann die Verbindungspunkte 40 bis 42 in jedem der so aufgeteilten Bereiche aufweisen. Außerdem ist der Verbindungspunkt 43, der ein Endabschnitt des Verdrahtungselements 4 ist, auf der Leiterplatte 23 angeordnet. - Im Folgenden wird ein zweites Ausführungsbeispiel unter Bezugnahme auf
13 bis15 beschrieben.13 ist eine Draufsicht der Umgebung eines Halbleiterelements gemäß einem zweiten Ausführungsbeispiel.14 ist eine vergrößerte Teilansicht der14 .15 ist eine Draufsicht der Umgebung eines Halbleiterelements gemäß einer Abwandlung des zweiten Ausführungsbeispiels. Im Folgenden unterscheidet sich nur das Layout des Verdrahtungselements (insbesondere der bondierten Abschnitte) vom oben beschriebenen Ausführungsbeispiel. Übereinstimmende Ausgestaltungen werden deshalb mit denselben Bezugszeichen versehen und auf eine Beschreibung wird in angemessener Weise verzichtet. - Wie oben beschrieben ist zum Sicherstellen des Widerstands des Halbleitermoduls notwendig, den Betrag der Wärmeerzeugung des Verdrahtungselements zu berücksichtigen. Selbst in einem Zeitraum von nur wenigen Millisekunden, die zum Inbetriebnehmen des Halbleitermoduls nötig sind, tritt lokale Wärmeerzeugung (Wärmestrahlung) in der Nähe eines Chips auf. Auf der Rückseite des Chips wird Wärme über Lot und ein Isoliersubstrat abgestrahlt, während auf der Vorderseite des Chips Wärme über das Verdrahtungselement (Bondierdraht) abgestrahlt wird. In diesem Fall kann der Verbindungspunkt (Bindungspunkt) des Verdrahtungselements in der Nähe der äußeren Umgebung des Chips zu einer ungenügenden Wärmeabstrahlungsfläche führen.
- Insbesondere im RC-IGBT-Element, in dem der IGBT und die FWD integriert sind, sind die IGBT-Bereiche und die FWD-Bereiche als Streifen ausgebildet, die sich wie oben beschrieben in der vorgegebenen Richtung erstrecken. Infolgedessen wird die Wärme in einem Zeitraum von nur wenigen Millisekunden, die für das Einschalten erforderlich ist, nicht von der gesamten Oberfläche des Chips, sondern abseits der Mitte in Form von Streifen abgestrahlt. Mit anderen Worten, im Vergleich zu dem Fall, in dem der IGBT und die FWD getrennt sind, ist die Wärmeabstrahlungsfläche im kurzen Zeitraum kleiner, was zu einem Problem des erhöhten vorübergehenden Wärmewiderstands führt.
- In Anbetracht dessen hat sich der Erfinder weiter mit der Verteilung der Wärmestrahlung und der Anordnung der Verdrahtungselemente im RC-IGBT-Element beschäftigt und so die vorliegende Erfindung konzipiert.
- Wie in
13 dargestellt, sind im zweiten Ausführungsbeispiel die Vielzahl von IGBT-Bereichen 3a und die Vielzahl von FWD-Bereichen 3b, die sich streifenförmig entlang der Y-Richtung erstrecken, abwechselnd in einer Reihe angeordnet. Außerdem ist der Gatterläufer 31 so angeordnet, dass er die äußere Umgebung des Halbleiterelements 3 umgibt. Wie oben beschrieben ist der Gatterläufer 31 in einer rechteckigen Rahmenform ausgebildet, welche die gesamte äußere Randkante des Halbleiterelements 3 umgibt. Insbesondere umfasst der Gatterläufer 31 einen äußeren Randabschnitt 32 und einen geraden Abschnitt 33. - Der äußere Randabschnitt 32 erstreckt sich von der Gatter-Anschlussfläche 30 entlang der äußeren Randkante des Halbleiterelements 3. Genauer gesagt ist der äußere Randabschnitt 32 so ausgebildet, dass er sich von beiden Endabschnitten der Gatter-Anschlussfläche 30 in Y-Richtung entlang der äußeren Randkante des Halbleiterelements 3 erstreckt und die äußere Randkante des Halbleiterelements 3 (äußere Randkante der Oberseitenelektrode) umgibt und so eine rechteckige Rahmenform bildet. Der gerade Abschnitt 33 verbindet Seiten des äußeren Randabschnitts 32, die einander in Y-Richtung gegenüberliegen, in einer Mitte in X-Richtung. Der gerade Abschnitt 33 erstreckt sich in Y-Richtung, so dass er eine Mitte des Halbleiterelements 3 unterteilt. Mit anderen Worten, der gerade Abschnitt 33 unterteilt die Oberseite (Oberseitenelektrode) des Halbleiterelements in eine Seite (negative Seite in X-Richtung) und die andere Seite (positive Seite in X-Richtung).
- Im Folgenden wird der gerade Abschnitt 33 als ein erster gerader Abschnitt 33 bezeichnet und zwei gerade Abschnitte im äußeren Randabschnitt 32, die gegenüber dem ersten geraden Abschnitt 33 angeordnet sind, werden jeweils als zweiter gerader Abschnitt 32a bezeichnet. Der zweite lineare Abschnitt 32a besteht aus einem Teil des äußeren Randabschnitts 32, der sich von der Gatter-Anschlussfläche 30 entlang einer äußeren Randkante des Halbleiterelements 3 erstreckt. Solch ein äußerer Randabschnitt 32 bildet einen hitzebeständigen Strukturabschnitt des Halbleiterelements 3.
- Wie oben beschrieben, setzt sich der erste lineare Abschnitt 33 vom äußeren Randabschnitt 32 fort und erstreckt sich so, dass er eine Mitte des Halbleiterelements 3 teilt. Unterdessen ist der erste gerade Abschnitt 33 mittig zwischen den beiden zweiten geraden Abschnitten 32a angeordnet. Der erste gerade Abschnitt 33 und die zwei zweiten gerade Abschnitte 32a sind parallel zueinander in Y-Richtung und erstrecken sich in einer Richtung, welche die Ausdehnungsrichtung (X-Richtung) der IGBT-Bereiche 3a und FWD-Bereiche 3b schneidet.
- Außerdem erstreckt sich das Verdrahtungselement 4 in X-Richtung über dem Halbleiterelement 3 und ist so angeordnet, dass es den ersten geraden Abschnitt 33 und die zweiten geraden Abschnitte 32a überquert. Wie oben beschrieben, ist das Verdrahtungselement 4 mittels Stichbondieren elektrisch mit der Hauptelektrode und der vorgegebene Leiterplatte 23 verbunden, mit einer Vielzahl von Verbindungspunkten (Bindungspunkte) 40, 41, 42. Außerdem sind in
13 drei Verdrahtungselemente 4 in einer Reihe in Y-Richtung angeordnet. - Der Verbindungspunkt 40 ist in einem rechteckigen Bereich auf der negativen Seite in X-Richtung angeordnet, innerhalb eines Bereichs mit einer rechteckigen Form in Draufsicht, welcher vom Gatterläufer 31 umgeben ist. Außerdem ist der Verbindungspunkt 40 so angeordnet, dass er mit einer Mittellinie C überlappt, die mit einem gleichen Abstand vom ersten geraden Abschnitt 33 und dem zweiten geraden Abschnitt 32a in Draufsicht angeordnet ist. Die Mittellinie C erstreckt sich zwischen dem ersten geraden Abschnitt 33 und dem zweiten geraden Abschnitt 32a, parallel zum ersten geraden Abschnitt 33 und zum zweiten geraden Abschnitt 32a.
- Der Verbindungspunkt 41 ist in einem rechteckigen Bereich auf der positiven Seite in X-Richtung angeordnet, innerhalb eines Bereichs mit einer rechteckigen Form in Draufsicht, welche vom Gatterläufer 31 umgeben ist. Ebenso wie der Verbindungspunkt 40 ist der Verbindungspunkt 41 so angeordnet, dass er mit einer Mittellinie C überlappt, die mit einem gleichen Abstand vom ersten geraden Abschnitt 33 und dem zweiten geraden Abschnitt 32a in Draufsicht angeordnet ist.
- Wie oben beschrieben ermöglicht das Anordnen der Verbindungspunkte 40, 41 an gleichen Abständen vom Gatterläufer 31 (dem ersten geraden Abschnitt 33 und dem zweiten geraden Abschnitt 32a), der sich in Y-Richtung erstreckt, eine maximale Gleichmäßigkeit der Wärmeabstrahlungsfläche. Infolgedessen wird eine Verringerung des vorübergehenden Wärmewiderstands und damit auch der Temperaturschwankungen ermöglicht.
- Außerdem überlappt in
13 die Gesamtheit oder ein Hauptteil der Verbindungspunkte 40, 41 mit dem IGBT-Bereich 3a in Draufsicht. Beim Einschalten des Halbleitermoduls fließt ein elektrischer Strom vom IGBT-Bereich 3a. Unterdrückung eines vorübergehenden Wärmewiderstands in einem kurzen Zeitraum und Verhindern lokaler Wärmeerzeugung beim Einschalten werden somit ermöglicht. - Darüber hinaus wurde oben der Fall beschrieben, bei dem die Verbindungspunkte 40, 41 in Draufsicht mit rechteckigen Formen (im Wesentlichen quadratisch) ausgebildet sind; die vorliegende Erfindung ist jedoch nicht auf diese Ausgestaltung beschränkt. Wie beispielsweise in
14A und14B dargestellt, kann jeder der Verbindungspunkte 40, 41 in Draufsicht eine in Ausdehnungsrichtung (X-Richtung) des Verdrahtungselements 4 verlängerte ovale Form aufweisen. - Darüber hinaus wurde oben der Fall beschrieben, bei dem sich die Mittellinie C und eine Mittellinie der Verbindungspunkte 40, 41 überschneiden (korrespondieren), wie in
14A gezeigt; die vorliegende Erfindung ist jedoch nicht darauf beschränkt und kann entsprechend modifiziert werden. Wie in14B dargestellt, ist es beispielsweise nur erforderlich, dass zumindest ein Teil der Verbindungspunkte 40, 41 mit der Mittellinie C überlappt, und die Mittellinie C1 der Verbindungspunkte 40, 41 in X-Richtung (Längsrichtung) und die Mittellinie C müssen nicht unbedingt übereinstimmen. - Wenn beispielsweise ein Abstand zwischen der Mittellinie C und der Mittellinie C1 dx beträgt und eine Breite der Verbindungspunkte 40, 41 in der Längsrichtung X1 ist, wird vorzugsweise eine Beziehung 0 ≤ dx ≤ X1 erfüllt. Dieser Bereich ermöglicht es, die oben beschriebenen Wirkungen in ausreichendem Maße zu entfalten.
- Darüber hinaus wurde in
13 der Fall beschrieben, bei dem die Gesamtheit oder ein Hauptteil der Verbindungspunkte 40, 41 mit dem IGBT-Bereich 3a in Draufsicht überlappt; die vorliegende Erfindung ist jedoch nicht auf diese Ausgestaltung beschränkt. Beispielsweise kann, wie in15 dargestellt, die Gesamtheit oder ein Hauptteil der Verbindungspunkte 40, 41 so angeordnet sein, dass sie mit dem FWD-Bereich 3b in Draufsicht überlappen. In diesem Fall kann lokale Wärmeerzeugung unterdrückt werden, wenn ein elektrischer Strom aufgrund einer elektromotorischen Gegenkraft im FWD-Bereich 3b fließt. - Außerdem sind im obigen Ausführungsbeispiel die Anzahl und das Layout der Leiterplatten nicht auf die obige Ausführung beschränkt und können in geeigneter Weise verändert werden.
- Darüber hinaus wurde im oben beschriebenen Ausführungsbeispiel der Fall beschrieben, bei dem das laminierte Substrat 2 und die Halbleiterelemente in Draufsicht rechteckig oder quadratisch ausgebildet sind; die vorliegende Erfindung ist jedoch nicht auf diese Ausgestaltung beschränkt. Das laminierte Substrat 2 und die Halbleiterelemente können anders als oben auch in vieleckiger Form ausgeführt sein.
- Das vorliegende Ausführungsbeispiel und die Abwandlung wurden beschrieben. Die oben beschriebene Ausführungsform und die Abwandlung können ganz oder teilweise zu einer anderen Ausführungsform kombiniert werden.
- Darüber hinaus ist die vorliegende Ausführungsform nicht auf die oben beschriebene Ausführungsform und die Abwandlung beschränkt und kann verschiedenen Änderungen, Ersetzungen oder Abwandlungen unterzogen werden, ohne vom Geist der technischen Idee abzuweichen. Falls der technische Gedanke auch durch andere Verfahren der technischen Entwicklung oder andere abgeleitete Techniken verwirklicht werden kann, kann die vorliegende Erfindung auch durch solche Verfahren verkörpert werden. Daher umfassen die Ansprüche alle möglichen Ausführungsformen der Erfindung im Rahmen der technischen Idee.
- Im Folgenden werden die kennzeichnenden Eigenschaften des oben beschriebenen Ausführungsbeispiels summiert.
- Das Halbleitermodul gemäß der oben beschriebenen Ausführungsform umfasst: ein laminiertes Substrat, in dem eine Vielzahl von Leiterplatten auf einer Oberseite einer Isolierplatte angeordnet ist; ein Halbleiterelement, das auf einer vorgegebenen Leiterplatte angeordnet ist und auf einer Oberseite eine Hauptelektrode, eine Gatter-Anschlussfläche und einen elektrisch mit der Gatter-Anschlussfläche verbundenen Gatterläufer aufweist; und ein Verdrahtungselement, das die Hauptelektrode elektrisch mit anderen Leiterplatten verbindet, in dem: sich der Gatterläufer so erstreckt, dass er die Hauptelektrode in eine Seite und einer andere Seite unterteilt; und das Verdrahtungselement so angeordnet ist, dass es den Gatterläufer überquert.
- Im Halbleitermodul gemäß der oben beschriebenen Ausführungsform: hat das Halbleiterelement in Draufsicht eine rechteckige Form; ist die Gatter-Anschlussfläche auf einer Seite des Halbleiterelements angeordnet, die der einen Seite entspricht; sind die anderen Leiterplatten auf einer gegenüberliegenden Oberfläche der Gatter-Anschlussfläche angeordnet, gegenüber einer anderen Seite des Halbleiterelements, die der anderen Seite entspricht; und schneiden sich der Gatterläufer und das Verdrahtungselement in Draufsicht.
- Im Halbleitermodul gemäß der oben beschriebenen Ausführungsform erstreckt sich der Gatterläufer so, dass er eine Mitte der Oberseite des Halbleiterelements teilt und die Hauptelektrode in mindestens zwei Teile teilt.
- Im Halbleitermodul gemäß der oben beschriebenen Ausführungsform besteht das Verdrahtungselement aus einer Vielzahl von Leiterdrähten.
- Das Halbleitermodul gemäß der oben beschriebenen Ausführungsform umfasst ferner: ein zweites Verdrahtungselement, das kürzer als das Verdrahtungselement ist und mindestens einen Verbindungspunkt auf der anderen Seite aufweist.
- Im Halbleitermodul gemäß der oben beschriebenen Ausführungsform hat das Verdrahtungselement mindestens einen Verbindungspunkt auf der einen Seite auf der Oberseite des Halbleiterelements.
- Im Halbleitermodul gemäß der oben beschriebenen Ausführungsform ist die Anzahl der Verbindungspunkte des Verdrahtungselements und des zweiten Verdrahtungselements auf der anderen Seite größer als auf der einen Seite.
- Im Halbleitermodul gemäß der oben beschriebenen Ausführungsform ist die Anzahl der Verbindungspunkte des Verdrahtungselements und des zweiten Verdrahtungselements auf der anderen Seite gleich groß wie auf der einen Seite.
- Im Halbleitermodul gemäß der oben beschriebenen Ausführungsform: ist das Halbleiterelement ein RC („Reverse Conducting“, rückwärts leitender) -IGBT (Bipolartransistor mit isolierter Gatterelektrode) -Element, in dem ein IGBT und eine FWD („Free Wheeling Diode“, Freilaufdiode) integriert sind und weist ferner eine Vielzahl von IGBT-Bereichen und eine Vielzahl von FWD-Bereichen auf, die sich in Draufsicht in Streifenform erstrecken; und sind die Vielzahl von IGBT-Bereichen und die Vielzahl von FWD-Bereichen abwechselnd angeordnet.
- Im Halbleitermodul gemäß der oben beschriebenen Ausführungsform erstrecken sich der IGBT-Bereich und der FWD-Bereich in einer Richtung, die den Gatterläufer schneidet.
- Im Halbleitermodul gemäß der oben beschriebenen Ausführungsform hat der IGBT-Bereich eine größere Breite als der FWD-Bereich.
- Im Halbleitermodul gemäß der oben beschriebenen Ausführungsform ist das Verdrahtungselement in Bezug auf eine Ausdehnungsrichtung des IGBT-Bereichs und des FWD-Bereichs in Draufsicht geneigt.
- Im Halbleitermodul gemäß der oben beschriebenen Ausführungsform umfasst das Verdrahtungselement mindestens einen Verbindungspunkt, der in Draufsicht sowohl mit dem IGBT-Bereich als auch mit dem FWD-Bereich überlappt.
- Im Halbleitermodul gemäß der oben beschriebenen Ausführungsform: hat das Halbleiterelement in Draufsicht eine rechteckige Form und weist ferner eine Gatter-Anschlussfläche auf einer Seite der rechteckigen Form auf; umfasst der Gatterläufer einen äußeren Randabschnitt, der sich von der Gatter-Anschlussfläche entlang einer äußeren Randkante des Halbleiterelements erstreckt, und einen geraden Abschnitt, der sich vom äußeren Randabschnitt fortsetzt und sich so erstreckt, dass er eine Mitte des Halbleiterelements unterteilt; und ist das Verdrahtungselement so angeordnet, dass es den geraden Abschnitt und/oder den äußeren Randabschnitt überquert.
- Das Halbleitermodul gemäß der oben beschriebenen Ausführungsform umfasst: ein laminiertes Substrat, in dem eine Vielzahl von Leiterplatten auf einer Oberseite einer Isolierplatte angeordnet ist; ein Halbleiterelement, das auf einer vorgegebenen Leiterplatte angeordnet ist und auf einer Oberseite eine Hauptelektrode, eine Gatter-Anschlussfläche und einen elektrisch mit der Gatter-Anschlussfläche verbundenen Gatterläufer aufweist; und ein Verdrahtungselement, das die Hauptelektrode elektrisch mit anderen Leiterplatten verbindet, wobei: das Halbleiterelement ein RC („Reverse Conducting“, rückwärts leitender) -IGBT (Bipolartransistor mit isolierter Gatterelektrode) - Element ist, in dem ein IGBT und eine FWD („Free Wheeling Diode“, Freilaufdiode) integriert sind und ferner eine Vielzahl von IGBT-Bereichen und eine Vielzahl von FWD-Bereichen aufweist, die sich in Draufsicht in Streifenform erstrecken und abwechselnd angeordnet sind; der Gatterläufer einen ersten geraden Abschnitt aufweist, der sich so erstreckt, dass er die Hauptelektrode in eine Seite und eine andere Seite aufteilt, und einen gegenüber des ersten geraden Abschnitts angeordneten zweiten geraden Abschnitt aufweist, der sich entlang einer äußeren Randkante des Halbleiterelements erstreckt; sich der erste gerade Abschnitt und der zweite gerade Abschnitt in einer Richtung erstrecken, die den IGBT-Bereich und den FWD-Bereich schneidet; das Verdrahtungselement so angeordnet ist, dass es mindestens den ersten geraden Abschnitt überquert; und mindestens ein Teil eines Verbindungspunkts zur Hauptelektrode mit einer Mittellinie überlappt, die an einer Position im gleichen Abstand zum ersten geraden Abschnitt und zum zweiten geraden Abschnitt in Draufsicht angeordnet ist.
- Im Halbleitermodul gemäß der oben beschriebenen Ausführungsform erstreckt sich die Mittellinie zwischen dem ersten geraden Abschnitt und dem zweiten geraden Abschnitt, parallel zum ersten geraden Abschnitt und zum zweiten geraden Abschnitt.
- Im Halbleitermodul gemäß der oben beschriebenen Ausführungsform: hat das Halbleiterelement in Draufsicht eine rechteckige Form; ist die Gatter-Anschlussfläche auf einer Seite der rechteckigen Form angeordnet; besteht der zweite lineare Abschnitt aus einem Teil eines äußeren Randabschnitts, der sich von der Gatter-Anschlussfläche entlang einer äußeren Randkante des Halbleiterelements erstreckt; bildet der äußere Randabschnitt einen hitzebeständigen Strukturabschnitt des Halbleiterelements; und setzt sich der erste lineare Abschnitt vom äußeren Randabschnitt fort und erstreckt sich so, dass er eine Mitte des Halbleiterelements teilt.
- Im Halbleitermodul gemäß der oben beschriebenen Ausführungsform: erstreckt sich das Verdrahtungselement in einer Richtung, die in Draufsicht den ersten geraden Abschnitt schneidet; und hat der Verbindungspunkt des Verdrahtungselement in Draufsicht eine ovale Form, die in Ausdehnungsrichtung des Verdrahtungselements verlängert ist.
- Im Halbleitermodul gemäß der oben beschriebenen Ausführungsform überlappt der Verbindungspunkt des Verdrahtungselements in Draufsicht mit dem IGBT-Bereich.
- Im Halbleitermodul gemäß der oben beschriebenen Ausführungsform überlappt der Verbindungspunkt des Verdrahtungselements in Draufsicht mit dem FWD-Bereich.
- Gewerbliche Anwendbarkeit
- Wie oben beschrieben, bewirkt die vorliegende Erfindung, dass es möglich ist, die Anzahl der angeschlossenen Hauptdrähte sicherzustellen und die Wärmebeständigkeit zu verbessern, und ist besonders nützlich für ein Halbleitermodul.
- Die vorliegende Anmeldung basiert auf der japanischen Patentanmeldung Nr.
2020-117233 - ZITATE ENTHALTEN IN DER BESCHREIBUNG
- Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
- Zitierte Patentliteratur
-
- WO 2020/059285 [0003]
- WO 2018/225571 [0003]
- JP 2010016103 [0003]
- JP 2020117233 [0113]
Claims (20)
- Halbleitermodul, umfassend: ein laminiertes Substrat, in dem eine Vielzahl von Leiterplatten auf einer Oberseite einer Isolierplatte angeordnet ist; ein Halbleiterelement, das auf einer vorgegebenen Leiterplatte angeordnet ist und auf einer Oberseite eine Hauptelektrode, eine Gatter-Anschlussfläche und einen elektrisch mit der Gatter-Anschlussfläche verbundenen Gatterläufer, aufweist; und ein Verdrahtungselement, das die Hauptelektrode elektrisch mit anderen Leiterplatten verbindet, wobei: sich der Gatterläufer so erstreckt, dass er die Hauptelektrode in eine Seite und einer andere Seite unterteilt; und das Verdrahtungselement so angeordnet ist, dass es den Gatterläufer überquert.
- Halbleitermodul nach
Anspruch 1 , wobei: das Halbleiterelement in Draufsicht eine rechteckige Form aufweist; die Gatter-Anschlussfläche auf einer Seite des Halbleiterelements angeordnet ist, die der einen Seite entspricht; die anderen Leiterplatten auf einer gegenüberliegenden Oberfläche der Gatter-Anschlussfläche angeordnet sind, gegenüber einer anderen Seite des Halbleiterelements, die der anderen Seite entspricht; und sich der Gatterläufer und das Verdrahtungselement in Draufsicht schneiden. - Halbleitermodul nach
Anspruch 1 oder2 , wobei sich der Gatterläufer so erstreckt, dass er eine Mitte der Oberseite des Halbleiterelements teilt und die Hauptelektrode in mindestens zwei Teile teilt. - Halbleitermodul nach einem der
Ansprüche 1 bis3 , wobei das Verdrahtungselement aus einer Vielzahl von Leiterdrähten besteht. - Halbleitermodul nach einem der
Ansprüche 1 bis4 , ferner umfassend ein zweites Verdrahtungselement, das kürzer als das Verdrahtungselement ist und mindestens einen Verbindungspunkt auf der anderen Seite aufweist. - Halbleitermodul nach
Anspruch 5 , wobei das Verdrahtungselement mindestens einen Verbindungspunkt auf der einen Seite auf der Oberseite des Halbleiterelements aufweist. - Halbleitermodul nach
Anspruch 5 oder6 , wobei die Anzahl der Verbindungspunkte des Verdrahtungselements und des zweiten Verdrahtungselements auf der anderen Seite größer ist als auf der einen Seite. - Halbleitermodul nach
Anspruch 5 oder6 , wobei die Anzahl der Verbindungspunkte des Verdrahtungselements und des zweiten Verdrahtungselements auf der anderen Seite gleich groß ist wie auf der einen Seite. - Halbleitermodul nach einem der
Ansprüche 1 bis7 , wobei: das Halbleiterelement ein RC („Reverse Conducting“, rückwärts leitender) -IGBT (Bipolartransistor mit isolierter Gatterelektrode) -Element ist, in dem ein IGBT und eine FWD („Free Wheeling Diode“, Freilaufdiode) integriert sind und ferner eine Vielzahl von IGBT-Bereichen und eine Vielzahl von FWD-Bereichen aufweist, die sich in Draufsicht in Streifenform erstrecken; und die Vielzahl von IGBT-Bereichen und die Vielzahl von FWD-Bereichen abwechselnd angeordnet sind. - Halbleitermodul nach
Anspruch 9 , wobei sich der IGBT-Bereich und der FWD-Bereich in einer Richtung erstrecken, die den Gatterläufer schneidet. - Halbleitermodul nach
Anspruch 9 oder10 , wobei der IGBT-Bereich eine größere Breite aufweist als die Vielzahl von FWD-Bereichen. - Halbleitermodul nach einem der
Ansprüche 9 bis11 , wobei das Verdrahtungselement in Bezug auf eine Ausdehnungsrichtung des IGBT-Bereichs und des FWD-Bereichs in Draufsicht geneigt ist. - Halbleitermodul nach einem der
Ansprüche 9 bis11 , wobei das Verdrahtungselement mindestens einen Verbindungspunkt aufweist, der in Draufsicht sowohl mit dem IGBT-Bereich als auch mit dem FWD-Bereich überlappt. - Halbleitermodul nach einem der
Ansprüche 1 bis13 , wobei: das Halbleiterelement in Draufsicht eine rechteckige Form hat und ferner eine Gatter-Anschlussfläche auf einer Seite der rechteckigen Form aufweist; der Gatterläufer einen äußeren Randabschnitt aufweist, der sich von der Gatter-Anschlussfläche entlang einer äußeren Randkante des Halbleiterelements erstreckt, und einen geraden Abschnitt, der sich vom äußeren Randabschnitt fortsetzt und sich so erstreckt, dass er eine Mitte des Halbleiterelements unterteilt; und das Verdrahtungselement so angeordnet ist, dass den geraden Abschnitt und/oder den äußeren Randabschnitt überquert. - Halbleitermodul, umfassend: ein laminiertes Substrat, in dem eine Vielzahl von Leiterplatten auf einer Oberseite einer Isolierplatte angeordnet sind; ein Halbleiterelement, das auf einer vorgegebenen Leiterplatte angeordnet ist und auf einer Oberseite eine Hauptelektrode, eine Gatter-Anschlussfläche und einen Gatterläufer, der elektrisch mit der Gatter-Anschlussfläche verbunden ist, aufweist; und ein Verdrahtungselement, das die Hauptelektrode elektrisch mit anderen Leiterplatten verbindet, wobei: das Halbleiterelement ein RC („Reverse Conducting“, rückwärts leitender) -IGBT (Bipolartransistor mit isolierter Gatterelektrode) -Element ist, in dem ein IGBT und eine FWD („Free Wheeling Diode“, Freilaufdiode) integriert sind und ferner eine Vielzahl von IGBT-Bereichen und eine Vielzahl von FWD-Bereichen aufweist, die sich in Draufsicht in Streifenform erstrecken und abwechselnd angeordnet sind; der Gatterläufer einen ersten geraden Abschnitt aufweist, der sich so erstreckt, dass er die Hauptelektrode in eine Seite und eine andere Seite aufteilt, und einen gegenüber des ersten geraden Abschnitts angeordneten zweiten geraden Abschnitt aufweist, der sich entlang einer äußeren Randkante des Halbleiterelements erstreckt; sich der erste gerade Abschnitt und der zweite gerade Abschnitt in einer Richtung erstrecken, die den IGBT-Bereich und den FWD-Bereich schneidet; das Verdrahtungselement so angeordnet ist, dass es mindestens den ersten geraden Abschnitt überquert; und mindestens ein Teil eines Verbindungspunkts zur Hauptelektrode mit einer Mittellinie überlappt, die an einer Position im gleichen Abstand zum ersten geraden Abschnitt und zum zweiten geraden Abschnitt in Draufsicht angeordnet ist.
- Halbleitermodul nach
Anspruch 15 , wobei sich die Mittellinie zwischen dem ersten geraden Abschnitt und dem zweiten geraden Abschnitt, parallel zum ersten geraden Abschnitt und zum zweiten geraden Abschnitt erstreckt. - Halbleitermodul nach
Anspruch 15 oder16 , wobei: das Halbleiterelement in Draufsicht eine rechteckige Form aufweist; die Gatter-Anschlussfläche auf einer Seite der rechteckigen Form angeordnet ist; der zweite lineare Abschnitt aus einem Teil eines äußeren Randabschnitts besteht, der sich von der Gatter-Anschlussfläche entlang einer äußeren Randkante des Halbleiterelements erstreckt; der äußere Randabschnitt einen hitzebeständigen Strukturabschnitt des Halbleiterelements bildet; und sich der erste lineare Abschnitt vom äußeren Randabschnitt fortsetzt und sich so erstreckt, dass er eine Mitte des Halbleiterelements teilt. - Halbleitermodul nach einem der
Ansprüche 15 bis17 , wobei: sich das Verdrahtungselement in einer Richtung erstreckt, die in Draufsicht den ersten geraden Abschnitt schneidet; und der Verbindungspunkt des Verdrahtungselement in Draufsicht eine ovale Form aufweist, die in Ausdehnungsrichtung des Verdrahtungselements verlängert ist. - Halbleitermodul nach einem der
Ansprüche 15 bis18 , wobei der Verbindungspunkt des Verdrahtungselements in Draufsicht mit dem IGBT-Bereich überlappt. - Halbleitermodul nach einem der
Ansprüche 15 bis19 , wobei der Verbindungspunkt des Verdrahtungselements in Draufsicht mit dem FWD-Bereich überlappt.
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2020-117233 | 2020-07-07 | ||
JP2020117233 | 2020-07-07 | ||
PCT/JP2021/021617 WO2022009582A1 (ja) | 2020-07-07 | 2021-06-07 | 半導体モジュール |
Publications (1)
Publication Number | Publication Date |
---|---|
DE112021000198T5 true DE112021000198T5 (de) | 2022-08-18 |
Family
ID=79552410
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE112021000198.1T Pending DE112021000198T5 (de) | 2020-07-07 | 2021-06-07 | Halbleitermodul |
Country Status (5)
Country | Link |
---|---|
US (1) | US20220336403A1 (de) |
JP (1) | JP7294540B2 (de) |
CN (1) | CN114902407A (de) |
DE (1) | DE112021000198T5 (de) |
WO (1) | WO2022009582A1 (de) |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010016103A (ja) | 2008-07-02 | 2010-01-21 | Panasonic Corp | 半導体装置 |
WO2018225571A1 (ja) | 2017-06-09 | 2018-12-13 | 富士電機株式会社 | 半導体装置および半導体装置の製造方法 |
WO2020059285A1 (ja) | 2018-09-20 | 2020-03-26 | 富士電機株式会社 | 半導体装置 |
JP2020117233A (ja) | 2019-01-18 | 2020-08-06 | 大日本印刷株式会社 | 包装体 |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5767567A (en) * | 1996-09-10 | 1998-06-16 | Magemos Corporation | Design of device layout for integration with power mosfet packaging to achieve better lead wire connections and lower on resistance |
WO2015050262A1 (ja) * | 2013-10-04 | 2015-04-09 | 富士電機株式会社 | 半導体装置 |
WO2019159391A1 (ja) * | 2018-02-14 | 2019-08-22 | 富士電機株式会社 | 半導体装置 |
-
2021
- 2021-06-07 WO PCT/JP2021/021617 patent/WO2022009582A1/ja active Application Filing
- 2021-06-07 JP JP2022534960A patent/JP7294540B2/ja active Active
- 2021-06-07 CN CN202180008032.4A patent/CN114902407A/zh active Pending
- 2021-06-07 DE DE112021000198.1T patent/DE112021000198T5/de active Pending
-
2022
- 2022-06-30 US US17/855,782 patent/US20220336403A1/en active Pending
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010016103A (ja) | 2008-07-02 | 2010-01-21 | Panasonic Corp | 半導体装置 |
WO2018225571A1 (ja) | 2017-06-09 | 2018-12-13 | 富士電機株式会社 | 半導体装置および半導体装置の製造方法 |
WO2020059285A1 (ja) | 2018-09-20 | 2020-03-26 | 富士電機株式会社 | 半導体装置 |
JP2020117233A (ja) | 2019-01-18 | 2020-08-06 | 大日本印刷株式会社 | 包装体 |
Also Published As
Publication number | Publication date |
---|---|
JP7294540B2 (ja) | 2023-06-20 |
WO2022009582A1 (ja) | 2022-01-13 |
CN114902407A (zh) | 2022-08-12 |
JPWO2022009582A1 (de) | 2022-01-13 |
US20220336403A1 (en) | 2022-10-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE69308691T2 (de) | Halbleiterbauelement mit reduzierter Schaltinduktanz und Verfahren zu seiner Herstellung | |
DE112017002961B4 (de) | Leistungs-halbleitereinheit | |
DE102019112935B4 (de) | Halbleitermodul | |
DE102020109347A1 (de) | Packungsstruktur für stromversorgungsgerät | |
DE112019003336T5 (de) | Halbleitervorrichtung | |
DE112020003763T5 (de) | Halbleiterbauteil | |
DE112019002287T5 (de) | Halbleitervorrichtung | |
DE102021200016A1 (de) | Halbleitermodul und verfahren zum herstellen eines halbleitermoduls | |
DE102021209589A1 (de) | Halbleitervorrichtung | |
DE112020006374T5 (de) | Leistungsmodul mit verbesserten elektrischen und thermischen Charakteristiken | |
DE102020127327A1 (de) | Gestapeltes Transistorchip-Package mit Source-Kopplung | |
DE102018212438A1 (de) | Halbleitergehäuse mit elektromagnetischer abschirmstruktur und verfahren zu dessen herstellung | |
DE102019112936A1 (de) | Halbleitermodul | |
DE112020000206T5 (de) | Halbleitermodul-Schaltkreisstruktur | |
DE102015223300B4 (de) | Halbleitervorrichtung | |
DE10119502B4 (de) | Halbleitergerät mit gleichmäßigen Strompfaden und kleinem Aufbau | |
DE102015103555A1 (de) | Elektronisches Bauteil und Leadframe | |
DE102015108253B4 (de) | Elektronisches Modul und Verfahren zum Herstellen desselben | |
DE102019112934A1 (de) | Halbleitermodul | |
DE60306040T2 (de) | Halbleitermodul und Leistungswandlervorrichtung | |
DE112020001005T5 (de) | Halbleitermodul | |
DE112021000198T5 (de) | Halbleitermodul | |
DE10316136A1 (de) | Gekapselte Leistungshalbleiteranordnung | |
DE112021000083T5 (de) | Elektrischer schaltkreis und halbleitermodul | |
DE212020000458U1 (de) | Halbleiterbauteil |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
R012 | Request for examination validly filed |