-
Die vorliegende Erfindung betrifft ein Chip-Bauteil zur Oberflächenmontage, bei dem an beiden Endabschnitten eines Bauteil-Hauptkörpers externe Elektroden zum Löten vorgesehen sind, und ein Verfahren zur Herstellung eines solchen Chip-Bauteils.
-
Ein Chip-Widerstand, der eines der Beispiele für ein Chip-Bauteil ist, umfasst hauptsächlich ein rechteckiges, parallelepipedisches, isolierendes Substrat (Bauteil-Hauptkörper), ein Paar Frontelektroden, das auf der vorderen Oberfläche des isolierenden Substrats so angeordnet ist, dass sie einander mit einem vorbestimmten Abstand dazwischen gegenüberliegen, einen Widerstand (Funktionselement), der eine Brücke zwischen dem Paar Frontelektroden bildet, einen Schutzfilm, der den Widerstand bedeckt, ein Paar Rückseitenelektroden, das auf der Rückseite des isolierenden Substrats so angeordnet ist, dass sie einander mit einem vorbestimmten Abstand dazwischen gegenüberliegen, ein Paar Endflächenelektroden, von denen jede die entsprechende Frontelektrode und Rückseitenelektrode überbrückt, und ein Paar externe Elektroden, das jeweils an beiden Endabschnitten des isolierenden Substrats ausgebildet ist und von denen jede die entsprechende Frontelektrode, Rückseitenelektrode und Endflächenelektrode abdeckt.
-
Die entsprechende Frontelektrode, Rückelektrode und Stirnflächenelektrode dienen als interne Elektrode, und jede Elektrode wird aus einem Material gebildet, das Silber (Ag) oder Kupfer (Cu) als Hauptbestandteil umfasst. Jede der externen Elektroden enthält eine Sperrschicht, die hauptsächlich aus Nickel (Ni) besteht und auf der Oberfläche der internen Elektrode aufgebracht wird, sowie eine externe Anschlussschicht, die hauptsächlich aus Zinn (Sn) besteht und auf der Oberfläche der Sperrschicht aufgebracht wird. Die Sperrschicht und die externe Anschlussschicht sind durch eine elektrolytische Beschichtung ausgebildet.
-
Bei der Montage des Chip-Widerstandes mit einer solchen Struktur auf einer Leiterplatte wird der Chip-Widerstand nach dem Auftragen der Lötpasten auf ein Feld eines auf der Leiterplatte vorgesehenen Verdrahtungsmusters so auf die Leiterplatte gesetzt, dass jede der externen Anschlussschichten die Lötpasten überlappt. Durch Schmelzen und Verfestigen der Lötpasten in diesem Zustand wird jede der externen Anschlussschichten mit der Kontaktfläche verlötet. Als Lötmaterial wird zum Beispiel ein so genanntes eutektisches Lot verwendet, in dem Zinn (Sn) und Blei (Pb) in einem Verhältnis von etwa 6:4 (Sn63%-Pb37%) gemischt sind. Obwohl der Schmelzpunkt des eutektischen Lots mit einer solchen Zusammensetzung bei 183°C liegt, muss zum Schmelzen des Lots Wärme in Höhe des Schmelzpunkts oder höher zugeführt werden. Dementsprechend kann das Phänomen auftreten, dass Ag und Cu, die eine interne Elektrode bilden, aufgrund der Hitze zum Zeitpunkt des Lötens schmelzen, was als „Lotauslaugung“ bezeichnet wird.
-
Um die Lotauslaugung zu verhindern, ist eine Sperrschicht vorgesehen, die durch Nickelbeschichtung gebildet wird. Es ist bekannt, dass eine Nickelbeschichtung mit einer Dicke von 2µm oder mehr die Lotauslaugung wirksam verhindern kann. Eine dicke Nickelbeschichtung (insbesondere 15 µm oder mehr) lässt sich jedoch durch eine äußere Beanspruchung leicht von dem isolierenden Substrat ablösen, was zu Problemen wie einer Unterbrechung der Verbindung aufgrund des Ablösens und der Sulfidierung des abgelösten Teils aufgrund von Korrosionsgas führen kann. Wie in der Patentliteratur 1 beschrieben, wurde eine Anschlusselektrodenstruktur vorgeschlagen, bei der nach dem Aufbringen von Gold (Au) auf die interne Elektrode des Chip-Widerstands nacheinander eine Nickelbeschichtung (Sperrschicht) und eine Zinnbeschichtung (externe Anschlussschicht) ausgebildet werden, um die Haftung der die Sperrschicht bildenden Nickelbeschichtung zu erhöhen.
-
Patentschrift 1:
JP-A-H07-230904 -
In den letzten Jahren wurde im Hinblick auf den globalen Umweltschutz empfohlen, bleifreies Lot zu verwenden, das fast kein Blei enthält. Da der Schmelzpunkt dieses bleifreien Lots bei 220°C liegt und die Erwärmungstemperatur beim Löten höher ist als bei der Verwendung von eutektischem Lot, schmilzt das Nickel, das die Sperrschicht bildet, leicht in das Lötmaterial ein. Dementsprechend ist es notwendig, die Lotauslaugung durch eine Verdickung der Nickelbeschichtung zu verhindern, wobei sich eine dicke Nickelbeschichtung jedoch leicht ablöst. Auf diese Weise ist es schwierig, sowohl die Lotauslaugung als auch das Ablösen des Lots zu verhindern, und außerdem erhöht die Verdickung einer Nickelbeschichtung die Plattierungszeit und die Materialkosten. In diesem Zusammenhang kann, wie im Fall der Anschlusselektrodenstruktur gemäß Patentliteratur 1, die Durchführung des Verfahrens der Abscheidung von Gold als Unterschicht der Nickelbeschichtung die Haftung der Nickelbeschichtung erhöhen, was jedoch die Kosten dafür erhöht.
-
Die vorliegende Erfindung wurde in Anbetracht der oben beschriebenen Umstände des Standes der Technik gemacht, und die erste Aufgabe der vorliegenden Erfindung ist es, ein Chip-Bauteil bereitzustellen, das eine Anschlusselektrodenstruktur aufweist, die in der Lage ist, sowohl Lotauslaugung als auch Lotablösung zu verhindern, und die zweite Aufgabe ist es, ein Verfahren zur Herstellung des Chip-Bauteils mit der oben beschriebenen Struktur bereitzustellen.
-
Um die oben beschriebene Aufgabe zu lösen, stellt die vorliegende Erfindung ein Chip-Bauteil bereit, umfassend einen Bauteil-Hauptkörper, auf dem ein Funktionselement ausgebildet ist; ein Paar interner Elektroden, das so ausgebildet ist, dass es beide Endabschnitte des Bauteil-Hauptkörpers abdeckt und mit dem Funktionselement verbunden ist; eine Sperrschicht, die auf einer Oberfläche von jedem der beiden internen Elektroden ausgebildet ist und hauptsächlich aus Nickel besteht; und eine externe Anschlussschicht, die auf einer Oberfläche der Sperrschicht ausgebildet ist und hauptsächlich aus Zinn besteht, wobei die Sperrschicht aus einer Legierungsbeschichtung besteht, die Nickel und Phosphor enthält und durch elektrolytische Beschichtung ausgebildet ist, wobei eine Konzentrationsrate von Phosphor in der Legierungsbeschichtung eines inneren Bereichs, der an jede der beiden internen Elektroden angrenzt, sich von der eines äußeren Bereichs, der an die externe Anschlussschicht angrenzt, unterscheidet, und wobei zumindest der innere Bereich der Sperrschicht magnetische Eigenschaften aufweist.
-
Das Chip-Bauteil hat die oben beschriebene Struktur, wobei die Sperrschicht, die als Unterschicht der externen Anschlussschicht dient, aus einer Legierungsbeschichtung (Ni-P) ausgebildet ist, die Nickel (Ni) als Hauptkomponente umfasst und Phosphor (P) enthält, und da die Verwendung der Legierungsbeschichtung die Diffusion in das Zinn im Vergleich zur Verwendung von Nickel langsamer macht, ist es möglich, die Lotauslaugung unter hoher Temperatur zu verhindern, ohne die Sperrschicht zu dick zu erzeugen. Da außerdem die Konzentrationsrate von Phosphor in der Legierungsbeschichtung, die die Sperrschicht bildet, zwischen dem inneren Bereich und dem äußeren Bereich unterschiedlich ist, so dass zumindest der innere Bereich der Sperrschicht magnetische Eigenschaften hat, ist es möglich, die magnetischen Eigenschaften davon zu verwenden, um zum Beispiel eine magnetische Sortierung in einem Produktprüfungsprozess durchzuführen und die Ausrichtung des Produkts durch die magnetischen Eigenschaften in einem Klebebandprozess zu stabilisieren, wenn das Produkt in einer klebebandähnlichen Verpackung gelagert wird, oder zum Zeitpunkt der Entnahme des Produkts aus der Verpackung und seiner Montage auf einer Leiterplatte.
-
In dem Chip-Bauteil mit der oben beschriebenen Struktur, um den inneren Bereich der Sperrschicht mit magnetischen Eigenschaften zu versehen, beträgt der Anteil an Phosphor im inneren Bereich der Sperrschicht vorzugsweise 5% oder weniger.
-
Um die oben beschriebene zweite Aufgabe zu lösen, stellt die vorliegende Erfindung ein Verfahren zur Herstellung eines Chip-Bauteils bereit, das die folgenden Schritte umfasst: Ausbilden eines Funktionselements auf einem Bauteil-Hauptkörper; Erzeugen eines Paars interner Elektroden, um beide Endabschnitte des Bauteil-Hauptkörpers abzudecken; Erzeugen einer Sperrschicht, die Nickel als eine Hauptkomponente enthält und Phosphor auf einer Oberfläche jedes des Paars interner Elektroden enthält, durch elektrolytische Beschichtung; und Ausbilden einer externen Anschlussschicht, die hauptsächlich aus Zinn besteht, auf einer Oberfläche der Sperrschicht durch elektrolytische Beschichtung, wobei der Schritt des Ausbildens der Sperrschicht durch elektrolytische Beschichtung einen Schritt des Änderns einer Stromdichte über die Zeit einschließt, um eine Konzentrationsrate von Phosphor in einem inneren Bereich, der an jede des Paares der internen Elektroden angrenzt, von der in einem äußeren Bereich, der an die externe Anschlussschicht angrenzt, verschieden zu machen.
-
Gemäß dem Chip-Bauteil, das wie oben beschrieben hergestellt wird, ist die Sperrschicht, die als Unterschicht der externen Anschlussschicht dient, aus einer Legierungsbeschichtung (Ni-P) ausgebildet, die Nickel (Ni) als Hauptkomponente umfasst und Phosphor (P) enthält, und da die Verwendung der Legierungsbeschichtung die Diffusion in das Zinn im Vergleich zur Verwendung von Nickel langsamer macht, ist es möglich, die Lotauslaugung unter hoher Temperatur zu verhindern, auch ohne die Sperrschicht zu dick zu erzeugen. Darüber hinaus wird die Konzentrationsrate von Phosphor in der Legierungsbeschichtung durch Änderung der Stromdichte mit der Zeit beim Schritt des Erzeugens der Sperrschicht durch elektrolytische Beschichtung zwischen dem inneren Bereich und dem äußeren Bereich unterschiedlich gemacht, um die Sperrschicht mit einem Bereich, in dem die Konzentrationsrate von Phosphor klein ist, und einem Bereich, in dem die Konzentrationsrate von Phosphor groß ist, zu versehen, wodurch der Bereich, in dem die Konzentrationsrate von Phosphor klein ist, magnetische Eigenschaften haben kann. Dadurch ist es möglich, die magnetischen Eigenschaften der Sperrschicht zu nutzen, um zum Beispiel eine magnetische Sortierung in einem Produktprüfungsprozess durchzuführen und die Position des Produkts durch die magnetischen Eigenschaften in einem Gurtungsprozess der Lagerung des Produkts in einer bandartigen Verpackung oder zum Zeitpunkt der Entnahme des Produkts aus der Verpackung und seiner Montage auf einer Leiterplatte zu stabilisieren.
-
In diesem Fall, wenn der Schritt zur Bildung der Sperrschicht einen Schritt umfasst, bei dem zunächst eine elektrolytische Beschichtung mit einer vorbestimmten Stromdichte durchgeführt wird, um eine Plattierungsschicht mit niedrigem Phosphorgehalt auszubilden, in der die Konzentrationsrate von Phosphor 0,5 % oder weniger beträgt, und einen Schritt, bei dem die Stromdichte danach verringert wird, um eine Plattierungsschicht mit hohem Phosphorgehalt auszubilden, in der die Konzentrationsrate von Phosphor groß ist, ist es möglich, die Sperrschicht, die sowohl magnetische Eigenschaften als auch Wärmebeständigkeitseigenschaften aufweist, nur durch die Regelung der Stromdichte der elektrolytischen Beschichtung auf einfache Weise zu erzeugen.
-
Nach dem Chip-Bauteil der vorliegenden Erfindung und dessen Herstellungsverfahren ist es möglich, sowohl Lotauslaugung als auch Lotablösung einer Sperrschicht, die als Unterschicht einer externen Anschlussschicht ausgebildet ist, zu verhindern, und auch einen Produktprüfungsprozess und einen Gurtungsprozess zuverlässig durchzuführen, indem die in der Sperrschicht bereitgestellten magnetischen Eigenschaften verwendet werden.
- 1 ist eine Draufsicht auf einen Chip-Widerstand gemäß der Ausführungsform der vorliegenden Erfindung.
- 2 ist eine Querschnittsansicht, die entlang der Linie II-II von 1 aufgenommen wurde.
- 3 ist ein Flussdiagramm eines Herstellungsprozesses des Chip-Widerstandes.
-
Nachfolgend wird eine Ausführungsform der vorliegenden Erfindung unter Bezugnahme auf die Zeichnungen beschrieben. 1 ist eine Draufsicht auf einen Chip-Widerstand 10 gemäß der Ausführungsform der vorliegenden Erfindung. 2 ist eine Querschnittsansicht entlang der Linie II-II von 1.
-
Wie in 1 und 2 dargestellt ist, umfasst der Chip-Widerstand 10, der eines der Beispiele für ein Chip-Bauteil ist, hauptsächlich ein rechteckiges, parallelepipedisches, isolierendes Substrat 1, ein Paar Frontelektroden 2, die an beiden Enden in Längsrichtung auf der vorderen Oberfläche des isolierenden Substrats 1 ausgebildet sind, bzw, einen Widerstand 3, der so ausgebildet ist, dass er eine Brücke zwischen dem Paar Frontelektroden 2 bildet, eine Schutzschicht 4, die den gesamten Widerstand 3 und einen Teil der Frontelektroden 2 bedeckt, ein Paar Rückelektroden 5, das an beiden Enden in Längsrichtung auf der hinteren Oberfläche des isolierenden Substrats 1 ausgebildet ist, jeweils ein Paar von Endoberflächenelektroden 6, das an beiden Endoberflächen in der Längsrichtung des isolierenden Substrats 1 ausgebildet ist, um eine der Frontelektroden 2 und eine der Rückelektroden 5, die damit korrespondieren, jeweils leitend zu verbinden, und ein Paar von externen Elektroden 7, das eine der Frontelektroden 2 und eine der Rückelektroden 5 und eine der Endoberflächenelektroden 6, die miteinander korrespondieren, abdeckt.
-
Das isolierende Substrat 1 ist ein Bauteil-Hauptkörper, der z.B. aus Keramik ausgebildet ist. Das isolierende Substrat 1 wird durch Unterteilung eines scheibenförmigen und großformatigen Substrats in mehrere Stücke entlang einer ersten Teilungsnut und einer zweiten Teilungsnut erhalten, die sich vertikal bzw. horizontal erstrecken.
-
Jede der Frontelektroden 2 ist in einer rechteckigen Form ausgebildet. Die Frontelektroden 2 sind jeweils an den gegenüberliegenden kurzen Seiten des isolierenden Substrats 1 mit einem vorbestimmten Abstand dazwischen ausgebildet. Das Paar Frontelektroden 2 wird durch Siebdrucken der Ag-Pasten und Trocknen und Brennen der gedruckten Pasten hergestellt.
-
Der Widerstand 3 ist ein Funktionselement und wird durch Siebdrucken von Widerstandspasten wie Rutheniumoxid und Trocknen und Brennen der gedruckten Pasten hergestellt. Der Widerstand 3 ist in der Draufsicht rechteckig ausgebildet, und beide Enden des Widerstands 3 überlappen in Längsrichtung die Frontelektroden 2. Es ist zu beachten, dass eine Abgleichrille 3a zur Bildung des Widerstandes 3 ausgebildet ist, die zur Einstellung des Widerstandes des Widerstandes 3 vorgesehen ist.
-
Die Schutzschicht 4 besteht aus einer Doppelschichtstruktur mit einer Untergrundschicht und einer Deckschicht. Die Untergrundschicht wird durch Siebdruck und Einbrennen der Glaspasten hergestellt und so ausgebildet, dass sie den Widerstand 3 abdeckt, bevor die Abgleichrille 3a ausgearbeitet wird. Die Deckschicht wird durch Siebdrucken der Epoxidharzpasten und Erhitzen und Aushärten der gedruckten Pasten hergestellt und wird nach der Bildung der Abgleichrille 3a auf dem Widerstand 3 von oberhalb der Untergrundschicht so ausgebildet, dass sie den Widerstand 3 einschließlich der Abgleichrille 3a und der Untergrundschicht vollständig bedeckt.
-
Jede der Rückelektroden 5 ist zur Bildung einer rechteckigen Form ausgebildet. Die Rückelektroden 5 sind auf der Rückseite des isolierenden Substrats 1 an Positionen ausgebildet, die den Positionen der Frontelektroden 2 entsprechen, mit einem vorbestimmten Abstand dazwischen. Das Rückseitenelektrodenpaar 5 wird durch Siebdrucken der Ag-Pasten und Trocknen und Brennen der gedruckten Pasten hergestellt.
-
Das Paar der Endflächenelektroden 6 wird durch Sputtern von Ni-Cr auf die Endflächen des isolierenden Substrats 1 oder durch Auftragen der Ag-Pasten auf die Endflächen des isolierenden Substrats 1 und Erhitzen und Aushärten der aufgetragenen Pasten hergestellt. Jede der Elektroden 6 ist so ausgebildet, dass sie eine der Frontelektroden 2 und eine der Rückelektroden 5, die einander entsprechen, leitend verbindet. Die entsprechende Frontelektrode 2, die Endflächenelektrode 6 und die Rückelektrode 5 dienen als interne Elektrode mit einem U-förmigen Querschnitt.
-
Jede der externen Elektroden 7 umfasst eine Sperrschicht 8, die auf der Oberfläche der internen Elektrode (Frontelektrode 2, Stirnflächenelektrode 6 und Rückelektrode 5) aufgebracht ist, und eine externe Anschlussschicht 9, die auf der Oberfläche der Sperrschicht 8 aufgebracht ist. Die Sperrschicht 8 und die externe Anschlussschicht 9 werden durch elektrolytische Beschichtung ausgebildet. Die Sperrschicht 8 ist eine Legierungsbeschichtung (Ni-P-Plattierungsschicht), die Nickel (Ni) als Hauptbestandteil umfasst und Phosphor (P) enthält, und deren Dicke im Bereich von 2µm∼15µm liegt. Die externe Anschlussschicht 9 ist eine Sn-Plattierungsschicht, die Zinn (Sn) als Hauptbestandteil umfasst und deren Dicke im Bereich von 2µm∼15µm liegt.
-
Dabei kann in der Legierungsbeschichtung, die die Sperrschicht 8 bildet, die Diffusion in das Zinn, das die externe Anschlussschicht 9 bildet, umso mehr unterdrückt werden, je größer der Gehalt an in Nickel enthaltenem Phosphor ist. Da jedoch eine Erhöhung des Phosphorgehalts zu einem Verlust von Magnesium in der Sperrschicht 8 führt, wird das Verhältnis von Phosphor zu Nickel in der Sperrschicht 8 so eingestellt, dass es im Bereich von 0,5 bis 5 % liegt. Zu diesem Zeitpunkt wird die Konzentrationsrate von Phosphor in der Sperrschicht 8 durch Regeln der Stromdichte einer elektrolytischen Beschichtung zwischen einem inneren Bereich und einem äußeren Bereich unterschiedlich eingestellt, so dass zumindest der innere Bereich der Sperrschicht 8 magnetische Eigenschaften aufweist.
-
Insbesondere wird durch Durchführen einer elektrolytischen Beschichtung bei hoher Stromdichte in einem Anfangsstadium eine Schicht mit niedrigem Phosphorgehalt, in der die Konzentrationsrate von Phosphor 0,5 % oder weniger beträgt, in dem inneren Bereich der Sperrschicht 8 ausgebildet, und danach wird durch Verringern der Stromdichte und Durchführen einer elektrolytischen Beschichtung bei niedriger Stromdichte eine Schicht mit hohem Phosphorgehalt, in der die Konzentrationsrate von Phosphor etwa 2 % bis 5 % beträgt, in dem äußeren Bereich der Sperrschicht 8 ausgebildet.
-
Als nächstes wird ein Verfahren zur Herstellung des Chip-Widerstands 10 mit der oben beschriebenen Struktur unter Bezugnahme auf ein in 3 dargestelltes Flussdiagramm beschrieben.
-
Der erste Schritt besteht darin, ein großformatiges Substrat vorzubereiten, aus dem mehrteilige isolierende Substrate 1 hergestellt werden. In dem großformatigen Substrat sind die erste Teilungsnut und die zweite Teilungsnut vorgesehen, um ein Gittermuster auszubilden, und jedes der durch die erste Teilungsnut und die zweite Teilungsnut geteilten Gitter dient als ein einzelner Chipbereich. Wie in 3 dargestellt, werden die folgenden Schritte, die später beschrieben werden, gemeinsam auf dem oben beschriebenen großformatigen Substrat durchgeführt.
-
Der erste Schritt besteht darin, die Ag-Pasten im Siebdruckverfahren auf die Rückseite des großformatigen Substrats zu drucken und die gedruckten Pasten zu trocknen, um das Paar von Rückseitenelektroden 5 auszubilden, die einander mit einem vorbestimmten Abstand dazwischen an beiden Enden in der Längsrichtung jedes Bereichs zur Bildung von Chips gegenüberliegen (Schritt S1).
-
Der nächste Schritt ist das Siebdrucken der Ag-Pd-Pasten auf die vordere Oberfläche des großformatigen Substrats und das Trocknen der gedruckten Pasten, um das Paar Frontelektroden 2 auszubilden, die einander mit einem vorbestimmten Abstand dazwischen an beiden Enden in der Längsrichtung jedes Bereichs zur Bildung von Chips gegenüberliegen (Schritt S2).
-
Danach wird der Schritt des gleichzeitigen Brennens der Frontelektroden 2 und der Rückelektroden 5 bei einer hohen Temperatur von etwa 850°C durchgeführt. Es ist zu beachten, dass die Frontelektroden 2 und die Rückelektroden 5 einzeln gebrannt werden können, und darüber hinaus können die Frontelektroden 2 vor den Rückelektroden 5 ausgebildet werden, indem die Reihenfolge ihrer Bildung umgekehrt wird.
-
Der nächste Schritt besteht darin, die Widerstandspasten, die Rutheniumoxid oder ähnliches enthalten, im Siebdruckverfahren auf die Vorderseite des großformatigen Substrats zu drucken und die gedruckten Pasten zu trocknen, um den Widerstand 3 auszubilden, dessen beide Enden jeweils die Frontelektroden 2 überlappen, und dann den Widerstand 3 bei einer hohen Temperatur von etwa 850°C zu brennen (Schritt S3).
-
Der nächste Schritt besteht darin, die Glaspasten im Siebdruckverfahren auf einen Bereich zu drucken, der den Widerstand 3 bedeckt, und die gedruckten Pasten zu trocknen, um die Untergrundschicht auszubilden, die den Widerstand 3 bedeckt, und danach die Untergrundschicht bei einer Temperatur von etwa 600°C zu brennen (Schritt S4).
-
Der nächste Schritt besteht darin, einen Laserstrahl von oberhalb der Untergrundschicht zu senden, während ein Widerstandswert des Widerstands 3 gemessen wird, indem eine Sonde an das Frontelektroden-Paar 2 angelegt wird, um die Abgleichrille 3a auf dem Widerstand 3 auszubilden, wodurch der Widerstandswert eingestellt wird (Schritt S5).
-
Der nächste Schritt besteht darin, die Epoxidharzpasten von oberhalb der Untergrundschicht im Siebdruckverfahren aufzudrucken und danach die aufgedruckten Pasten bei einer Temperatur von etwa 200°C zu erhitzen und auszuhärten, um die Überzugsschicht auszubilden (Schritt S6). Auf diese Weise wird die Schutzschicht 4 ausgebildet, die aus einer Doppelschichtstruktur besteht, die die Untergrundschicht und die Deckschicht umfasst.
-
Der nächste Schritt besteht darin, nach der primären Unterteilung des großformatigen Substrats in die streifenförmigen Substrate entlang der primären Teilungsnut (Schritt S7) Ni/Cr auf die unterteilten Oberflächen jedes streifenförmigen Substrats aufzusputtern, um die Endoberflächenelektroden 6 zur Verbindung zwischen den Frontelektroden 2 und den Rückelektroden 5 auszubilden, die jeweils auf den vorderen und hinteren Oberflächen jedes streifenförmigen Substrats vorgesehen sind (Schritt S8). Die Endflächenelektroden 6 können zur Bildung dadurch erzeugt werden, dass anstelle des Sputterns von Ni/Cr die Pasten auf Ag-Basis auf die geteilten Oberflächen jedes streifenförmigen Substrats aufgetragen und die aufgetragenen Pasten erhitzt und ausgehärtet werden.
-
Der nächste Schritt besteht darin, nach der sekundären Teilung der streifenförmigen Substrate in eine Mehrzahl von chipförmigen Substraten entlang der zweiten Teilungsnut (Schritt S9) eine elektrolytische Beschichtung auf diesen chipförmigen Substraten durchzuführen, um die Sperrschichten 8 auszubilden, die die internen Elektroden (Front- und Rückelektroden 2, Endflächenelektroden 6 und Rückelektroden 5) an beiden Endabschnitten jedes chipförmigen Substrats bedecken (Schritt S10). Jede der Sperrschichten 8 ist zur Bildung einer Legierungsbeschichtung (Ni-P-Plattierungsschicht) ausgebildet, die Nickel (Ni) als Hauptkomponente umfasst und Phosphor (P) enthält, und deren Dicke im Bereich von 2 µm bis 15 µm festgelegt ist.
-
Dabei kann in der Legierungsbeschichtung, die die Sperrschicht 8 bildet, die Diffusion in das Zinn, das die im nächsten Schritt zu bildende externe Anschlussschicht 9 bildet, umso mehr unterdrückt werden, je größer der Gehalt an in Nickel enthaltenem Phosphor ist. Da jedoch eine Erhöhung des Phosphorgehalts zu einem Verlust von Magnesium in der Sperrschicht 8 führt, wird das Verhältnis von Phosphor zu Nickel in der Sperrschicht 8 so eingestellt, dass es im Bereich von 0,5 bis 5 % liegt. Zu diesem Zeitpunkt wird durch Regelung der Stromdichte (Strom pro Flächeneinheit) der elektrolytischen Vorrichtung zur Durchführung der elektrolytischen Beschichtung unter der Bedingung hoher Stromdichte in einem Anfangsstadium die Schicht mit niedrigem Phosphorgehalt, in der die Konzentrationsrate von Phosphor 0,5% oder weniger beträgt, im inneren Bereich der Sperrschicht 8 ausgebildet. Danach wird durch Verringern der Stromdichte und elektrolytische Beschichtung unter der Bedingung niedriger Stromdichte die Schicht mit hohem Phosphorgehalt, in der die Konzentrationsrate von Phosphor groß ist (etwa 2% bis 5%), im äußeren Bereich der Sperrschicht 8 ausgebildet. Infolgedessen kann der innere Bereich der Sperrschicht 8, in dem die Konzentrationsrate von Phosphor gering ist, der Sperrschicht 8 magnetische Eigenschaften verleihen, während der äußere Bereich der Sperrschicht 8, in dem die Konzentrationsrate von Phosphor groß ist, die Diffusion unterdrücken kann.
-
Der nächste Schritt besteht darin, eine elektrolytische Beschichtung auf jedem chipförmigen Substrat durchzuführen, um die externen Anschlussschichten 9 zur Abdeckung der Oberflächen der Sperrschichten 8 auszubilden (Schritt S11). Jede der externen Anschlussschichten 9 ist eine Plattierungsschicht aus Sn, die hauptsächlich aus Zinn (Sn) besteht, und deren Dicke im Bereich von 2µm∼15µm liegt. Auf diese Weise werden die externen Elektroden 7 ausgebildet, die jeweils aus einer Doppelschichtstruktur mit der Sperrschicht 8 und der externen Anschlussschicht 9 bestehen.
-
Wie oben beschrieben, wird in dem Chip-Widerstand 10 gemäß der vorliegenden Ausführungsform die Sperrschicht 8, die als Unterschicht der externen Anschlussschicht 9 dient, die aus einer Zinn-Beschichtung gebildet ist, aus einer Legierungsbeschichtung gebildet, die Nickel als Hauptbestandteil umfasst und Phosphor enthält, und da die Verwendung der Legierungsbeschichtung (Ni-P) die Diffusion in das Zinn im Vergleich zur Verwendung von Nickel langsamer macht, ist es möglich, die Lotauslaugung unter hoher Temperatur zu verhindern, auch ohne die Sperrschicht 8 zu dick zu bilden. Um den Verlust der magnetischen Eigenschaften der Sperrschicht 8 zu verhindern, wird außerdem das Verhältnis des Phosphorgehalts in der Legierungsbeschichtung zwischen dem inneren Bereich und dem äußeren Bereich unterschiedlich gemacht, so dass zumindest der innere Bereich der Sperrschicht 8 magnetische Eigenschaften hat, und dementsprechend ist es möglich, die magnetischen Eigenschaften der Sperrschicht 8 zu nutzen, um zum Beispiel eine magnetische Sortierung in einem Produktprüfungsprozess durchzuführen und die Position des Produkts zu stabilisieren, indem die magnetischen Eigenschaften in einem Gurtungsprozess der Lagerung des Produkts in einer gurtähnlichen Verpackung oder zum Zeitpunkt der Entnahme des Produkts aus der Verpackung und seiner Montage auf einer Leiterplatte verwendet werden.
-
In dem Verfahren zur Herstellung des Chip-Widerstandes 10 gemäß der vorliegenden Ausführungsform wird durch Regeln der Stromdichte der elektrolytischen Vorrichtung in dem Schritt des Ausbildens der Sperrschicht 8 durch elektrolytische Beschichtung, um zunächst eine elektrolytische Beschichtung bei hoher Stromdichte durchzuführen, die Schicht mit niedrigem Phosphorgehalt, in der die Konzentrationsrate von Phosphor 0. 5 % oder weniger beträgt, im inneren Bereich der Sperrschicht 8 ausgebildet wird, und danach durch Verringern der Stromdichte die Schicht mit hohem Phosphorgehalt, in der die Konzentrationsrate von Phosphor groß ist (etwa 2 % bis 5 %), im äußeren Bereich der Sperrschicht 8 ausgebildet wird. Infolgedessen ist es möglich, die Sperrschicht 8, die sowohl magnetische Eigenschaften als auch Wärmebeständigkeitseigenschaften aufweist, nur durch Regeln der Stromdichte der elektrolytischen Beschichtung auf einfache Weise auszubilden. Da die Sperrschicht 8 nur durch Änderung der Stromdichte in einem einzigen Plattierungsschritt gebildet werden kann, ist es im Vergleich zum Erzeugen der Sperrschicht 8 in getrennten Plattierungsschritten möglich, die Sperrschicht 8 mit hervorragender Haftung ohne Grenzflächen auszubilden, obwohl die Konzentrationsrate von Phosphor variiert wird.
-
In der oben beschriebenen Ausführungsform wird die Schicht mit niedrigem Phosphorgehalt, in der die Konzentrationsrate von Phosphor 0,5 % oder weniger beträgt, im inneren Bereich der Sperrschicht 8 ausgebildet, und die Schicht mit hohem Phosphorgehalt, in der die Konzentrationsrate von Phosphor etwa 2 % bis 5 % beträgt, wird im äußeren Bereich der Sperrschicht 8 ausgebildet. Währenddessen kann der Schritt des Erzeugens der Sperrschicht 8 durch elektrolytische Beschichtung so gestaltet werden, dass die Stromdichte allmählich vom Zustand hoher Stromdichte zum Zustand niedriger Stromdichte geändert wird, so dass die Konzentrationsrate von Phosphor in der Sperrschicht 8 kontinuierlich vom inneren Bereich zum äußeren Bereich ansteigt, ohne dass irgendwelche Grenzen vorhanden sind.
-
In der oben beschriebenen Ausführungsform ist der Fall beschrieben worden, in dem die vorliegende Erfindung auf den Chip-Widerstand mit dem Widerstand 3 als Funktionselement angewendet wird. In der Zwischenzeit ist die vorliegende Erfindung auch auf ein Chip-Bauteil anwendbar, das ein anderes Funktionselement als den Widerstand aufweist, z.B. eine Induktivität oder einen Kondensator.
-
Bezugszeichenliste
-
- 1
- Isoliersubstrat (Bauteil-Hauptkörper)
- 2
- Frontelektrode (interne Elektrode)
- 3
- Widerstand (Funktionselement)
- 4
- Schutzschicht
- 5
- Rückseitenelektrode (interne Elektrode)
- 6
- Endflächenelektrode (interne Elektrode)
- 7
- externe Elektrode
- 8
- Sperrschicht
- 9
- externe Anschlussschicht
- 10
- Chip-Widerstand (Chip-Bauteil)
-
ZITATE ENTHALTEN IN DER BESCHREIBUNG
-
Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
-
Zitierte Patentliteratur
-
