DE112018001053T5 - Halbleitereinheit und verfahren zur herstellung einer halbleitereinheit - Google Patents

Halbleitereinheit und verfahren zur herstellung einer halbleitereinheit Download PDF

Info

Publication number
DE112018001053T5
DE112018001053T5 DE112018001053.8T DE112018001053T DE112018001053T5 DE 112018001053 T5 DE112018001053 T5 DE 112018001053T5 DE 112018001053 T DE112018001053 T DE 112018001053T DE 112018001053 T5 DE112018001053 T5 DE 112018001053T5
Authority
DE
Germany
Prior art keywords
sealing material
semiconductor element
semiconductor
wiring
heat dissipation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE112018001053.8T
Other languages
English (en)
Inventor
Soichi SAKAMOTO
Junji Fujino
Hiroshi Kawashima
Taketoshi Maeda
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of DE112018001053T5 publication Critical patent/DE112018001053T5/de
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/28Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3142Sealing arrangements between parts, e.g. adhesion promotors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/02Containers; Seals
    • H01L23/04Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/02Containers; Seals
    • H01L23/06Containers; Seals characterised by the material of the container or its electrical properties
    • H01L23/08Containers; Seals characterised by the material of the container or its electrical properties the material being an electrical insulator, e.g. glass
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/12Mountings, e.g. non-detachable insulating substrates
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/12Mountings, e.g. non-detachable insulating substrates
    • H01L23/13Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/28Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/28Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/28Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3135Double encapsulation or coating and encapsulation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/34Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H01L23/433Auxiliary members in containers characterised by their shape, e.g. pistons
    • H01L23/4334Auxiliary members in encapsulations
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838Geometry or layout
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/58Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64Impedance arrangements
    • H01L23/66High-frequency adaptations
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42Wire connectors; Manufacturing methods related thereto
    • H01L24/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42Wire connectors; Manufacturing methods related thereto
    • H01L24/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/85Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64Impedance arrangements
    • H01L2223/66High-frequency adaptations
    • H01L2223/6644Packaging aspects of high-frequency amplifiers
    • H01L2223/6655Matching arrangements, e.g. arrangement of inductive and capacitive components
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554External layer
    • H01L2224/05599Material
    • H01L2224/056Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05617Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05624Aluminium [Al] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001Core members of the layer connector
    • H01L2224/29099Material
    • H01L2224/291Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001Core members of the layer connector
    • H01L2224/29099Material
    • H01L2224/291Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/29111Tin [Sn] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001Core members of the layer connector
    • H01L2224/29099Material
    • H01L2224/291Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/29116Lead [Pb] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001Core members of the layer connector
    • H01L2224/29099Material
    • H01L2224/291Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29117Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001Core members of the layer connector
    • H01L2224/29099Material
    • H01L2224/291Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29138Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001Core members of the layer connector
    • H01L2224/29099Material
    • H01L2224/291Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29138Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29144Gold [Au] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001Core members of the layer connector
    • H01L2224/29099Material
    • H01L2224/291Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29138Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29147Copper [Cu] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001Core members of the layer connector
    • H01L2224/29099Material
    • H01L2224/29198Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29199Material of the matrix
    • H01L2224/2929Material of the matrix with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001Core members of the layer connector
    • H01L2224/29099Material
    • H01L2224/29198Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29199Material of the matrix
    • H01L2224/29294Material of the matrix with a principal constituent of the material being a liquid not provided for in groups H01L2224/292 - H01L2224/29291
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001Core members of the layer connector
    • H01L2224/29099Material
    • H01L2224/29198Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298Fillers
    • H01L2224/29299Base material
    • H01L2224/293Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29338Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29339Silver [Ag] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001Core members of the layer connector
    • H01L2224/29099Material
    • H01L2224/29198Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298Fillers
    • H01L2224/29299Base material
    • H01L2224/293Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29338Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29344Gold [Au] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001Core members of the layer connector
    • H01L2224/29099Material
    • H01L2224/29198Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298Fillers
    • H01L2224/29299Base material
    • H01L2224/293Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29338Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29347Copper [Cu] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001Core members of the layer connector
    • H01L2224/29099Material
    • H01L2224/29198Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298Fillers
    • H01L2224/29299Base material
    • H01L2224/293Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29338Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29355Nickel [Ni] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001Core members of the layer connector
    • H01L2224/29099Material
    • H01L2224/29198Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298Fillers
    • H01L2224/29299Base material
    • H01L2224/293Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29363Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001Core members of the layer connector
    • H01L2224/29099Material
    • H01L2224/29198Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298Fillers
    • H01L2224/29299Base material
    • H01L2224/293Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29363Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/29364Palladium [Pd] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/32227Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the layer connector connecting to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/44Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001Core members of the connector
    • H01L2224/45099Material
    • H01L2224/451Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124Aluminium (Al) as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484Connecting portions
    • H01L2224/4847Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48472Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491Disposition
    • H01L2224/4911Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491Disposition
    • H01L2224/4911Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49113Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting different bonding areas on the semiconductor or solid-state body to a common bonding area outside the body, e.g. converging wires
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491Disposition
    • H01L2224/4912Layout
    • H01L2224/49175Parallel arrangements
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838Bonding techniques
    • H01L2224/8384Sintering
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83909Post-treatment of the layer connector or bonding area
    • H01L2224/8392Applying permanent coating, e.g. protective coating
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399Material
    • H01L2224/854Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/85417Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/85424Aluminium (Al) as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399Material
    • H01L2224/854Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/85438Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/85439Silver (Ag) as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399Material
    • H01L2224/854Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/85438Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/85444Gold (Au) as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399Material
    • H01L2224/854Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/85438Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/85447Copper (Cu) as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/85909Post-treatment of the connector or wire bonding area
    • H01L2224/8592Applying permanent coating, e.g. protective coating
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92Specific sequence of method steps
    • H01L2224/922Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222Sequential connecting processes
    • H01L2224/92242Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02Bonding areas ; Manufacturing methods related thereto
    • H01L24/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42Wire connectors; Manufacturing methods related thereto
    • H01L24/44Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/91Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L24/80 - H01L24/90
    • H01L24/92Specific sequence of method steps
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/00015Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed as prior art
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/1015Shape
    • H01L2924/1016Shape being a cuboid
    • H01L2924/10161Shape being a cuboid with a rectangular active surface
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/14Integrated circuits
    • H01L2924/141Analog devices
    • H01L2924/142HF devices
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/14Integrated circuits
    • H01L2924/141Analog devices
    • H01L2924/1424Operational amplifier
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/1515Shape
    • H01L2924/15153Shape the die mounting substrate comprising a recess for hosting the device
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/1517Multilayer substrate
    • H01L2924/15192Resurf arrangement of the internal vias
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161Cap
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191Disposition
    • H01L2924/19101Disposition of discrete passive components
    • H01L2924/19105Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30Technical effects
    • H01L2924/35Mechanical effects
    • H01L2924/351Thermal stress
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30Technical effects
    • H01L2924/35Mechanical effects
    • H01L2924/351Thermal stress
    • H01L2924/3511Warping

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

Die Aufgabe der vorliegenden Erfindung besteht darin, eine Halbleitereinheit mit weiter verbesserter Zuverlässigkeit gegenüber thermischen Spannungen anzugeben. Die vorliegende Erfindung gibt eine Halbleitereinheit an, die Folgendes aufweist: eine isolierende Schicht (32), eine leitfähige Schicht (33), die an die eine Hauptoberfläche der isolierenden Schicht (32) gebondet ist, sowie ein Halbleiterelement (1), das derart angeordnet ist, dass die obere Oberfläche des Halbleiterelements in eine Richtung gewandt ist, welche die gleiche wie jene der einen Hauptoberfläche der isolierenden Schicht (32) ist, wobei die Halbleitereinheit des Weiteren Folgendes aufweist: eine obere Elektrode (9), die auf der oberen Oberfläche des Halbleiterelements (1) angeordnet ist, ein Verdrahtungselement (4), dessen eines Ende elektrisch an die obere Elektrode (9) des Halbleiterelements (1) gebondet ist und dessen anderes Ende elektrisch an die leitfähige Schicht (33) gebondet ist und das einen hohlen Bereich (4a) aufweist, ein erstes Abdichtungsmaterial (71) und ein zweites Abdichtungsmaterial (72), das weicher oder elastischer als das erste Abdichtungsmaterial (71) ist, wobei das erste Abdichtungsmaterial (71) zumindest einen Bereich des Halbleiterelements (1) so abdichtet, dass es sich in Kontakt mit dem Halbleiterelement (1) befindet, und das zweite Abdichtungsmaterial (72) das Verdrahtungselement (4) so abdichtet, dass es sich in Kontakt mit dem Verdrahtungselement (4) befindet.

Description

  • TECHNISCHES GEBIET
  • Die vorliegende Erfindung bezieht sich auf eine Halbleitereinheit und zum Beispiel auf eine Halbleitereinheit, die mit Hochfrequenzsignalen arbeitet, sowie ein Verfahren zur Herstellung einer solchen Halbleitereinheit.
  • STAND DER TECHNIK
  • In den letzten Jahren wurde mit der Verbreitung des Internets die Erhöhung der Geschwindigkeit bei der Datenübertragung von mobilen Kommunikationsgeräten, wie beispielsweise von Mobiltelephonen und Smartphones zu einem Trend. Außerdem nimmt die Forderung nach Sicherheit zu, wie beispielsweise die Notwendigkeit einer Übertragung und eines Empfangs von Bildern durch Schadensverhütungs-Funkkommunikation. Damit einhergehend ist eine Erhöhung der Zuverlässigkeit von Hochfrequenz-Datenübertragungspaketen, bei denen es sich um Schlüsselelemente handelt, dringend notwendig.
  • Bei Hochfrequenzgeräten handelt es sich um Halbleitereinheiten, die Signale mit Frequenzen, die höher als mehrere zehn MHz sind, eingeben und ausgeben, während die Signale verstärkt und abgestimmt werden. Mit der Forderung nach einer Beschleunigung der Datenübertragung ist eine hohe Ausgangsleistung von Halbleitereinheiten erforderlich.
  • Bei einer Halbleitereinheit mit einer hohen Ausgangsleistung ist eine Gehäusestruktur mit einer hohen Wärmeabführung erforderlich. Bei einer Gehäusestruktur mit einer hohen Wärmeabführung wird eine Basisplatte eingesetzt, wobei die Basisplatte durch Bonden einer isolierenden Schicht, wie beispielsweise eines Glasepoxids, an eine Wärmeabführungsplatte erhalten wird, die aus einem Material gebildet ist, wie beispielsweise Kupfer (Cu), das sehr gute Wärmeabführungseigenschaften aufweist.
  • Für eine derartige Basisplatte wird ein Gehäuse gebildet durch: Schneiden der Glasepoxid-Schicht mittels maschineller Bearbeitung oder dergleichen; Anbringen eines Halbleiterelements durch Chip-Bonden an einer Metallplatte, die in einer Vertiefung eines Metallbasissubstrats freiliegt; Bilden einer Verdrahtung durch Draht-Bonden; und Durchführen einer Harzabdichtung zum Schutz vor Staub.
  • Die thermischen Ausdehnungskoeffizienten von Silicium (Si), Galliumarsenid (GaAs), Siliciumcarbid (SiC), Galliumnitrid (GaN) und dergleichen, bei denen es sich um Substrate für Halbleiterelemente handelt, liegen innerhalb eines Bereichs von etwa 3 ppm/ bis etwa 6 ppm/K (einschließlich). Diese Werte sind besonders klein im Vergleich zu dem thermischen Ausdehnungskoeffizienten (16 ppm/K) von Cu, das eine Basisplatte bildet, die für eine Wärmeabführung zu verwenden ist.
  • Daher besteht die Wahrscheinlichkeit, dass in einem Chip-Bonding-Bereich, in dem das Halbleiterelement und die Basisplatte aneinander gebondet werden, Risse oder dergleichen auftreten aufgrund von thermischen Spannungen, die hervorgerufen werden, nämlich bei einem Chip-Bonding-Schritt eines Herstellungsprozesses, oder bei Temperaturzyklen bei einer Zuverlässigkeits-Evaluierung; oder dergleichen, so dass sich die Wärmeabführung verschlechtert.
  • Deshalb hat man Maßnahmen ergriffen, wobei die Maßnahmen zum Beispiel ein Abdichten des Halbleiterelements mit einem Abdichtungsmaterial umfassen, wie beispielsweise einem Epoxidharz, in dem Füllmaterialien verteilt sind, um den Chip-Bonding-Bereich zu verstärken. Es bestand jedoch die Wahrscheinlichkeit, dass sich das Abdichtungsmaterial von der Basisplatte ablöst, da aufgrund des Unterschieds zwischen den Ausdehnungskoeffizienten des abdichtenden Materials und der Basisplatte ein Verziehen verursacht wird. Es bestehen Befürchtungen dahingehend, dass ein Draht-Bonding-Bereich aufgrund des Ablösens des abdichtenden Materials beschädigt wird.
  • In dem Patentdokument 1 wird zum Beispiel ein Verfahren vorgeschlagen, bei dem die Peripherie eines durch Flip-Chip-Montage angebrachten Elements und weitere Bereiche mit Materialien abgedichtet werden, die unterschiedliche physikalische Eigenschaften aufweist. In dem Patentdokument 2 wird ein Verfahren zur Sicherstellung der Zuverlässigkeit angegeben, bei dem die Peripherie eines Elements mit einem harten Epoxid abgedichtet wird und das Ganze mit einem flexiblen Urethan-Harz abgedichtet wird.
  • DOKUMENTE DES STANDS DER TECHNIK
  • Patentdokumente
    • Patentdokument 1: Japanische Patentanmeldungs-Offenlegungsschrift JP H10-209 344 A (1998)
    • Patentdokument 2: Japanische Patentanmeldungs-Offenlegungsschrift JP 2006-351 737 A
  • KURZBESCHREIBUNG
  • Mit der Erfindung zu lösendes Problem
  • Wie vorstehend beschrieben, nehmen mit der Zunahme der Datenübertragungsgeschwindigkeiten und einer höheren Ausgangsleistung von Halbleiterelementen die in den Halbleitereinheiten hervorgerufenen thermischen Spannungen ebenfalls zu. Daher nimmt der Bedarf an Halbleitereinheiten mit einer verbesserten Zuverlässigkeit gegenüber thermischen Spannungen weiter zu.
  • Die vorliegende Erfindung wurde konzipiert, um das vorstehende Problem zu lösen, und die Aufgabe der Erfindung besteht darin, eine Halbleitereinheit mit einer verbesserten Zuverlässigkeit gegenüber thermischen Spannungen sowie ein Verfahren zu ihrer Herstellung anzugeben.
  • Mittel zum Lösen des Problems
  • Die vorliegende Erfindung gibt eine Halbleitereinheit an, die Folgendes aufweist:
    • eine isolierende Schicht, eine leitfähige Schicht, die an die eine Hauptoberfläche der isolierenden Schicht gebondet ist, ein Halbleiterelement, das derart angeordnet ist, dass eine obere Oberfläche des Halbleiterelements in eine Richtung gewandt ist, welche die gleiche wie jene der einen Hauptoberfläche der isolierenden Schicht ist, eine obere Elektrode, die auf der oberen Oberfläche des Halbleiterelements angeordnet ist, ein Verdrahtungselement, dessen eines Ende elektrisch an die obere Elektrode des Halbleiterelements gebondet ist und dessen anderes Ende elektrisch an die leitfähige Schicht gebondet ist und das einen hohlen Bereich aufweist, ein erstes Abdichtungsmaterial sowie ein zweites Abdichtungsmaterial, das weicher oder elastischer als das erste Abdichtungsmaterial ist, wobei das erste Abdichtungsmaterial zumindest einen Bereich des Halbleiterelements so abdichtet, dass es sich in Kontakt mit dem Halbleiterelement befindet, und das zweite Abdichtungsmaterial das Verdrahtungselement so abdichtet, dass es sich in Kontakt mit dem Verdrahtungselement befindet.
  • Effekte der Erfindung
  • Bei der Halbleitereinheit gemäß der vorliegenden Erfindung wird das Halbleiterelement mit dem relativ harten ersten Abdichtungsmaterial abgedichtet, und infolgedessen kann ein Ablösen des Halbleiterelements unterbunden werden. Ferner ist das Verdrahtungselement mit dem relativ weichen zweiten Abdichtungsmaterial abgedichtet, und infolgedessen kann das Verdrahtungselement vor Staub geschützt werden, und es können thermische Spannungen an dem Verdrahtungselement reduziert werden, auch wenn aufgrund eines in der isolierenden Schicht und der leitfähigen Schicht verursachten Verziehens oder dergleichen thermische Spannungen in der Umgebung des Verdrahtungselements anliegen.
  • Daher kann die Zuverlässigkeit der Halbleitereinheit verbessert werden. Bei der Halbleitereinheit gemäß der vorliegenden Erfindung dichtet des Weiteren das erste Abdichtungsmaterial das Halbleiterelement so ab, dass es sich in Kontakt mit dem Halbleiterelement befindet, und infolgedessen kann das Halbleiterelement gleichmäßig abgedichtet werden. Das zweite Abdichtungsmaterial dichtet das Verdrahtungselement in einer ähnlichen Weise so ab, dass es sich in Kontakt mit dem Verdrahtungselement befindet, und infolgedessen kann das Verdrahtungselement gleichmäßig abgedichtet werden. Daher kann die Zuverlässigkeit der Halbleitereinheit weiter verbessert werden.
  • Die Ziele, Merkmale, Aspekte und Vorteile der vorliegenden Erfindung werden aus der folgenden detaillierten Beschreibung der vorliegenden Erfindung in Verbindung mit den beigefügten Zeichnungen noch deutlicher ersichtlich.
  • Figurenliste
  • In den Figuren zeigen:
    • 1 eine Querschnittsansicht einer Halbleitereinheit gemäß einer ersten Ausführungsform;
    • 2 eine Draufsicht auf die Halbleitereinheit gemäß der ersten Ausführungsform;
    • 3 eine Querschnittsansicht einer Halbleitereinheit gemäß einer zweiten Ausführungsform;
    • 4 eine Draufsicht auf die Halbleitereinheit gemäß der zweiten Ausführungsform;
    • 5 eine Ansicht, die einen Herstellungsschritt für die Halbleitereinheit gemäß der zweiten Ausführungsform darstellt;
    • 6 eine Ansicht, die einen Herstellungsschritt für die Halbleitereinheit gemäß der zweiten Ausführungsform darstellt;
    • 7 eine Ansicht, die einen Herstellungsschritt für die Halbleitereinheit gemäß der zweiten Ausführungsform darstellt;
    • 8 eine Ansicht, die einen Herstellungsschritt für die Halbleitereinheit gemäß der zweiten Ausführungsform darstellt;
    • 9 eine Ansicht, die einen Herstellungsschritt für die Halbleitereinheit gemäß der zweiten Ausführungsform darstellt;
    • 10 eine Querschnittsansicht für eine Halbleitereinheit gemäß einer dritten Ausführungsform;
    • 11 eine Draufsicht auf die Halbleitereinheit gemäß der dritten Ausführungsform;
    • 12 eine Querschnittsansicht einer Halbleitereinheit gemäß einer Variation der dritten Ausführungsform;
    • 13 eine Querschnittsansicht einer Halbleitereinheit gemäß einer vierten Ausführungsform;
    • 14 eine Draufsicht auf die Halbleitereinheit gemäß der vierten Ausführungsform;
    • 15 eine Draufsicht auf eine Halbleitereinheit gemäß einer fünften Ausführungsform;
    • 16 eine Draufsicht auf eine Halbleitereinheit gemäß einer sechsten Aus führungs form;
    • 17 eine Draufsicht auf eine Halbleitereinheit gemäß einer siebten Ausführungsform;
    • 18 eine Querschnittsansicht der Halbleitereinheit gemäß der siebten Ausführungsform;
    • 19 eine Draufsicht, die einen Bereich, in dem eine Luftbrücke vorhanden ist, schematisch darstellt;
    • 20 eine Draufsicht auf eine Halbleitereinheit gemäß einer Variation der siebten Ausführungsform;
    • 21 eine Querschnittsansicht der Halbleitereinheit gemäß der Variation der siebten Ausführungsform.
  • BESCHREIBUNG VON AUSFÜHRUNGSFORMEN
  • Erste Ausführungsform
  • 1 ist eine Querschnittsansicht einer Halbleitereinheit gemäß einer ersten Ausführungsform. 2 ist eine Draufsicht auf die Halbleitereinheit gemäß der ersten Ausführungsform. Der in 1 dargestellte Querschnitt ist ein Schnitt entlang der Linie A-A von 2. In 2 sind ein zweites Abdichtungsmaterial 72 und eine Abdeckung 6 zum leichteren Verständnis der Zeichnung durch virtuelle Linien dargestellt.
  • Die Halbleitereinheit gemäß der ersten Ausführungsform weist Folgendes auf: eine isolierende Schicht 32, eine leitfähige Schicht 33, eine Wärmeabführungsplatte 31, ein Halbleiterelement 1, eine Mehrzahl von Verdrahtungselementen 4, ein erstes Abdichtungsmaterial 71 sowie das zweite Abdichtungsmaterial 72. Ein Basissubstrat 3 besteht aus der Wärmeabführungsplatte 31, der isolierenden Schicht 32 und der leitfähigen Schicht 33. Die isolierende Schicht 32 ist an die obere Oberfläche der Wärmeabführungsplatte 31 gebondet. Die leitfähige Schicht 33 ist an die obere Oberfläche der isolierenden Schicht 32 gebondet.
  • Die Mehrzahl der Verdrahtungselemente 4 weist ein eingangsseitiges Verdrahtungselement 41 und ein ausgangsseitiges Verdrahtungselement 42 auf. Wenn das eingangsseitige und das ausgangsseitige Verdrahtungselement nicht speziell unterschieden werden, wird jedes von ihnen einfach als ein Verdrahtungselement 4 beschrieben. Das Verdrahtungselement 4 ist mit einem hohlen Bereich 4a versehen. Wie in 1 dargestellt, handelt es sich bei dem hohlen Bereich 4a um einen Bereich, der zwischen Bereichen vorhanden ist, an deren beiden Enden das Verdrahtungselement 4 jeweils gebondet ist.
  • Die leitfähige Schicht 33 besteht aus einer Mehrzahl von leitfähigen Strukturen 331, 332, 333 und 334, die voneinander getrennt sind. Jede der Mehrzahl der leitfähigen Strukturen 331 ist mit einem externen Elektrodenbereich 331a, an dem ein Hochfrequenzsignal eingegeben wird, sowie einem Verdrahtungselement-Bonding-Bereich 331b versehen. Jede der Mehrzahl von leitfähigen Strukturen 332 ist mit einem Verdrahtungselement-Bonding-Bereich 332a versehen. Jede der Mehrzahl der leitfähigen Strukturen 333 ist mit einem externen Elektrodenbereich 333a versehen, der ein Hochfrequenzsignal ausgibt.
  • Bei dem Halbleiterelement 1 handelt es sich zum Beispiel um ein aus Si bestehendes Leistungsverstärkerelement für das MHz-Band. Das Halbleiterelement 1 ist an seiner oberen Oberfläche mit einer Mehrzahl von oberen Elektroden 9 versehen. Die oberen Elektroden 9 weisen eine eingangsseitige obere Elektrode 91 und eine ausgangsseitige obere Elektrode 92 auf. Wenn die eingangsseitige und die ausgangsseitige obere Elektrode nicht speziell unterschieden werden, wird jede von diesen einfach als obere Elektrode 9 beschrieben. Die obere Elektrode 9 besteht aus einer Legierung, die zum Beispiel Aluminium (Al) enthält. Die untere Oberfläche des Halbleiterelements 1 ist über ein Bonding-Material 2 an die leitfähige Struktur 334 gebondet.
  • Die eingangsseitige obere Elektrode 91 des Halbleiterelements 1 und die leitfähige Struktur 331 sind mit dem Verdrahtungselement 41 elektrisch gebondet. Das heißt, das eine Ende des Verdrahtungselements 41 ist an die eingangsseitige obere Elektrode 91 des Halbleiterelements 1 gebondet, und das andere Ende des Verdrahtungselements 41 ist an den Verdrahtungselement-Bonding-Bereich 331b der leitfähigen Struktur 331 gebondet. Die ausgangsseitige obere Elektrode 91 des Halbleiterelements 1 und die leitfähige Struktur 332 sind mit dem Verdrahtungselement 42 elektrisch gebondet.
  • Das heißt, das eine Ende des Verdrahtungselements 42 ist elektrisch an die ausgangsseitige obere Elektrode 92 des Halbleiterelements 1 gebondet, und das andere Ende des Verdrahtungselements 42 ist elektrisch an den Verdrahtungselement-Bonding-Bereich 332a der leitfähigen Struktur 332 gebondet. Gemäß der ersten Ausführungsform handelt es sich bei dem Verdrahtungselement 4 zum Beispiel um einen Al-Draht mit einem Durchmesser von 0,15 mm.
  • Jede der Mehrzahl der leitfähigen Strukturen 332 und eine entsprechende der Mehrzahl der leitfähigen Strukturen 333 sind über eine elektronische Komponenten 5 zum Einstellen von Hochfrequenz-Charakteristika elektrisch verbunden. Der externe Elektrodenbereich 331a der leitfähigen Struktur 331 wird als eine externe Elektrode für die Halbleitereinheit verwendet. Der externe Elektrodenbereich 333a der leitfähigen Struktur 333 wird als eine externe Elektrode für die Halbleitereinheit verwendet.
  • Wie in 1 dargestellt, ist das Halbleiterelement 1 mit dem ersten Abdichtungsmaterial 71 abgedichtet. Bei dem ersten Abdichtungsmaterial 71 handelt es sich zum Beispiel um ein Epoxidharz. Der Ausdehnungskoeffizient ist durch Verteilen von Silica-Füllmaterialien in dem Epoxidharz auf etwa 16 ppm/K eingestellt.
  • Die Oberfläche des Halbleiterelements 1 ist mit dem ersten Abdichtungsmaterial 71 abgedichtet. Das erste Abdichtungsmaterial 71 befindet sich in Kontakt mit dem Halbleiterelement 1. Die obere Oberfläche der leitfähigen Struktur 334 und das Bonding-Material 2 sind ebenfalls mit dem ersten Abdichtungsmaterial 71 abgedichtet. Das erste Abdichtungsmaterial 71 befindet sich ebenfalls in Kontakt mit der leitfähigen Struktur 334 und dem Bonding-Material 2.
  • Das zweite Abdichtungsmaterial 72 dichtet das Verdrahtungselement 4 und das mit dem ersten Abdichtungsmaterial 71 abgedichtete Halbleiterelement 1 ab. Das zweite Abdichtungsmaterial 72 ist weicher oder elastischer als das erste Abdichtungsmaterial 71. Bei dem zweiten Abdichtungsmaterial 72 handelt es sich zum Beispiel um ein Silikongel. Das zweite Abdichtungsmaterial 72 befindet sich in Kontakt mit der Oberfläche des Verdrahtungselements 4.
  • Die Abdeckung 6 ist mit einem Klebstoff 61 so an der leitfähigen Schicht 33 befestigt, dass sie das Halbleiterelement 1, das Verdrahtungselement 4, das erste und das zweite Abdichtungsmaterial 71 und 72 und dergleichen abdeckt. Die Abdeckung 6 besteht zum Beispiel aus einem Polyphenylensulfid(PPS)-Harz. Bei dem Klebstoff 61 handelt es sich zum Beispiel um einen Silikon-Klebstoff.
  • Gemäß der ersten Ausführungsform ist das eine Halbleiterelement 1 auf der oberen Oberfläche der leitfähigen Struktur 334 angeordnet, es kann jedoch eine Mehrzahl der Halbleiterelemente 1 auf der oberen Oberfläche der leitfähigen Struktur 334 angeordnet sein. Bei dem Halbleiterelement 1 handelt es sich um einen Hochfrequenz-Leistungsverstärker, der eine Leistungsverstärkung an einem Hochfrequenz-Signal durchführt, das über die eingangsseitige obere Elektrode 91 eingegeben wird, und es gibt das verstärkte Hochfrequenz-Signal aus der ausgangsseitigen oberen Elektrode 92 aus.
  • Als Halbleiterelement 1, das in dem Gehäuse der Halbleitereinheit der ersten Ausführungsform zu montieren ist, ist es möglich, nicht nur ein Element, das die vorstehende Leistungsverstärkungsfunktion aufweist, sondern auch ein Element mit einer Hochfrequenzsignal-Schaltfunktion einzusetzen. Das Hochfrequenzsignal ist ein Signal mit einer Frequenz, die höher als mehrere zehn MHz ist. Das Halbleiterelement 1 kann zum Beispiel aus einem MOS-FET (Metall-Oxid-Halbleiter-FET) oder einem LDMOS (lateralen doppelt diffundierten MOSFET) bestehen, die Silicium enthalten.
  • Alternativ kann es sich bei dem Halbleiterelement 1 um einen GaAs-HFET (Heterostruktur-Feldeffekttransistor) oder einen GaAs-HBT (Heterojunction-Bipolartransistor) handeln, die Galliumarsenidphosphid enthalten, das heißt, einen Verbindungshalbleiter. Alternativ kann das Halbleiterelement 1 aus einem GaN-HFET (Heterostruktur-Feldeffekttransistor) bestehen, der Galliumnitrid enthält.
  • Ein Halbleiterelement, das aus Galliumnitrid besteht, bei dem es sich um einen Halbleiter mit großer Bandlücke handelt, weist verschiedene Vorzüge auf, die eine hohe Elektronengeschwindigkeit und eine hohe Durchschlagspannung aufgrund der großen Bandlücke umfassen, der zu einem Betrieb bei hoher Leistung in der Lage ist, der eine große Betriebsbandbreite aufweist, der zu einem Betrieb bei hoher Temperatur in der Lage ist, der geringe Kosten aufweist und der miniaturisiert werden kann. Wenn eine Mehrzahl der Halbleiterelemente 1 auf der oberen Oberfläche der leitfähigen Struktur 334 angeordnet ist, kann die Mehrzahl der Halbleiterelemente 1 aus den gleichen Halbleiterelementen bestehen, oder die Halbleiterelemente können sich unterscheiden.
  • Die Wärmeabführungsplatte 31 weist eine Funktion in Bezug auf die Abführung einer großen Wärmemenge in Richtung des Außenbereichs auf, wobei die Wärme bei einem Betrieb des Halbleiterelements 1 entsteht. Eine Wärmeabführung findet sowohl durch einen Wärmetransfer an die Luft aufgrund von Konvektion und Abstrahlung als auch durch eine Wärmeleitung statt, bei der Wärme durch Objekte transferiert wird, die sich in Kontakt miteinander befinden.
  • Daher kann die von dem Halbleiterelement 1 erzeugte Wärme über die Wärmeabführungsplatte 31 effektiv nach außen abgeführt werden, indem die Wärmeabführungsplatte 31 mittels eines Materials gebildet wird, das eine sehr gute thermische Leitfähigkeit aufweist, und indem ein Kühlkörper bzw. eine Wärmesenke (nicht dargestellt) gekühlt wird, der bzw. die auf einer Oberfläche der Wärmeabführungsplatte 31 angeordnet ist, wobei die zu dem Halbleiterelement 1 entgegengesetzte Oberfläche mit Luft, Wasser oder dergleichen gekühlt wird.
  • Gemäß der ersten Ausführungsform wird eine Wärmeabführungsplatte 31 verwendet, die aus Cu hergestellt ist, das Material für die Wärmeabführungsplatte 31 ist jedoch nicht darauf beschränkt. Die Wärmeabführungsplatte 31 kann zum Beispiel aus einem Metallmaterial, wie beispielsweise Eisen (Fe), Wolfram (W), Molybdän (Mo), Nickel (Ni) oder Kobalt (Co), oder aus einem Legierungsmaterial hergestellt sein, das diese Metallmaterialien enthält. Alternativ kann die Wärmeabführungsplatte 31 aus einem Verbundmaterial hergestellt sein, in dem diese Metallmaterialien oder Legierungsmaterialien kombiniert sind.
  • Eine Legierung (Cu-W) aus Kupfer und Wolfram ist ein Verbundmaterial, das die geringe thermische Ausdehnung von Wolfram und die hohe thermische Leitfähigkeit von Kupfer kombiniert. Der thermische Ausdehnungskoeffizient kann in Abhängigkeit von einem umgebenden Material durch Ändern des Zusammensetzungsverhältnisses von Wolfram zu Kupfer eingestellt werden. Es kann erwartet werden, dass eine Legierung (Cu-Mo) aus Kupfer und Molybdän eine höhere thermische Leitfähigkeit als Cu-W aufweist und ein Material ist, dessen thermischer Ausdehnungskoeffizient und thermische Leitfähigkeit in einer ähnlichen Weise durch Ändern des Zusammensetzungsverhältnisses von Molybdän zu Kupfer eingestellt werden kann.
  • Außerdem kann ein Plattier-Material mit einer Dreischicht-Struktur, die durch Verwenden von Cu-Mo als einem Kernmaterial und durch Bonden von Cu an beide Seiten erhalten wird, und dergleichen erwähnt werden. Da die Oberfläche dieses Plattier-Materials aus reinem Kupfer besteht, kann die Oberflächenwärmeabgabe vergrößert werden.
  • Bei der isolierenden Schicht 32 handelt es sich um ein Glasepoxid-Substrat, wie beispielsweise FR(Flammschutzmittel)-4 oder FR-5. Die isolierende Schicht 32 kann aus einem Aluminiumoxid-Substrat bestehen. Das Material für die leitfähige Schicht 33 ist nicht speziell eingeschränkt, solange es eine gute Leitfähigkeit aufweist. Die leitfähige Schicht 33 kann aus einem Material gebildet sein, das hauptsächlich Cu, Al und dergleichen enthält. Alternativ kann die leitfähige Schicht 33 gebildet werden, indem ein leitfähiges Material, wie beispielsweise Au oder Ag, auf die isolierende Schicht 32 plattiert wird.
  • Gemäß der ersten Ausführungsform sind die Verdrahtungselement-Bonding-Bereiche 331b in der Mehrzahl der leitfähigen Strukturen 331 voneinander getrennt, wie in 2 dargestellt, die Verdrahtungselement-Bonding-Bereiche 331b können jedoch vereint sein, ohne voneinander getrennt zu sein. Wenn ein Draht als Verdrahtungselement 41 drahtgebondet ist, ist es in diesem Fall ausreichend, den Abstand zwischen der oberen Elektrode 9 des Halbleiterelements 1 und dem Verdrahtungselement-Bondingbereich 331b sowie die Höhe festzulegen, und infolgedessen wird eine präzise Ausrichtung für jeden Verdrahtungselement-Bonding-Bereich 331b unnötig. Daher kann die Zeitdauer verkürzt werden, die für das Drahtbonden notwendig ist.
  • Wenn der Verdrahtungselement-Bonding-Bereich 331b für jedes Verdrahtungselement 41 getrennt ist, wie in 2 dargestellt, wird die Fläche vergrößert, in der die isolierende Schicht 32 und das zweite Abdichtungsmaterial 72 eng aneinanderhaften, und infolgedessen wird die Zuverlässigkeit verbessert. So kann die Form des Verdrahtungselement-Bonding-Bereichs 331b unter Berücksichtigung eines Kompromisses zwischen der Taktzeit bei der Herstellung und der Zuverlässigkeit bestimmt werden. Außerdem werden die Formen der Verdrahtungselement-Bonding-Bereiche 332a der Mehrzahl der leitfähigen Strukturen 332 unter Berücksichtigung des Kompromisses zwischen der Taktzeit bei der Herstellung und der Zuverlässigkeit bestimmt.
  • Die Anzahl der leitfähigen Strukturen 334 kann wie bei dem Halbleiterelement 1 gleich eins oder höher sein, und gemäß der ersten Ausführungsform ist der Fall beschrieben, in dem eine leitfähige Struktur 334 angeordnet ist. Wenngleich es bei der ersten Ausführungsform nicht beschrieben ist, kann auf der isolierenden Schicht 32 ein Lotresist ausgebildet sein, um den Bereich der Benetzungsausbreitung eines Bonding-Materials 51 für das Bonden der elektronischen Komponente 5 zu steuern.
  • Das Basissubstrat 3 besteht aus der Wärmeabführungsplatte 31, der isolierenden Schicht 32 und der leitfähigen Schicht 33. Die Wärmeabführungsplatte 31 ist über ein faserverstärktes Harzmaterial, wie etwa ein durch ein Glasfasergewebe verstärktes Epoxidharz, an die isolierende Schicht gebondet. Es ist wünschenswert, dass die Erweichungstemperatur des faserverstärkten Harzmaterials höher als der Schmelzpunkt des Bonding-Materials 51 ist.
  • Bei der elektronischen Komponente 5 handelt es sich zum Beispiel um einen Chip-Widerstand. Der Chip-Widerstand ist an der leitfähigen Schicht 33 montiert, um die Hochfrequenz-Charakteristika des Halbleiterelements 1 einzustellen. Gemäß der ersten Ausführungsform 1 ist ein Chip-Widerstand als elektronische Komponente 5 montiert, die elektronische Komponente 5 kann jedoch zum Beispiel ein Chip-Kondensator oder dergleichen sein. Es ist eine elektronische Komponente 5 oder es sind mehrere elektronische Komponenten 5 erforderlich, die an der leitfähigen Schicht 33 montiert ist bzw. sind. Wenn eine Mehrzahl der elektronischen Komponenten 5 montiert ist, können diese die gleichen sein, oder sie können sich voneinander unterscheiden. Die elektronische Komponente 5 ist mit dem Bonding-Material 51 an die leitfähige Schicht 33 gebondet. Das Bonding-Material 51 besteht zum Beispiel aus einer Lotpaste. Die Lotpaste ist nicht auf ein Lot auf der Basis von Pb beschränkt, sondern kann ein Pb-freies Lot sein, wie SAC305.
  • Das Halbleiterelement 1 ist über das Bonding-Material 2 an die leitfähige Struktur 334 der leitfähigen Schicht 33 gebondet. Gemäß der ersten Ausführungsform handelt es sich bei dem Bonding-Material 2 um eine Lot-Legierung, wie beispielsweise Au-Sn, Au-Ge oder Au-Si. Das Bonding-Material 2 ist nicht auf eine Lot-Legierung mit einem niedrigen Schmelzpunkt beschränkt und kann aus einem leitfähigen Klebstoff bestehen, in dem Metallfüllmaterialien mit einer hohen thermischen Leitfähigkeit verteilt sind. Der leitfähige Klebstoff kann mit einer Chip-Bond-Verbindung bei einer niedrigen Temperatur von weniger als oder gleich 200 °C angebracht sein, was das Auftreten von thermischen Spannungen, die an Elementen in der Umgebung anliegen, und ein Verziehen reduzieren kann, die jeweils möglicherweise während des Chip-Bond-Vorgangs verursacht werden.
  • Im Allgemeinen werden Ag-Füllmaterialien als die in dem leitfähigen Klebstoff verteilten Metallfüllmaterialien verwendet, es können jedoch auch andere Metalle als Ag eingesetzt werden, und Cu-Füllmaterialien, Ni-Füllmaterialien, Au-Füllmaterialien, Pd-Füllmaterialien, Kohlenstoff-Füllmaterialien oder dergleichen können die gleichen Wirkungen bieten wie Ag-Füllmaterialien.
  • Darüber hinaus kann als Bonding-Material 2 eine sinterbare Metallpaste verwendet werden, in der Metallpartikel mit Mikro-Abmessungen, Metallpartikel mit Nano-Abmessungen oder Metallpartikel mit Mikro-Abmessungen und mit Nano-Abmessungen in einem Lösungsmittel gemischt sind. Die sinterbare Metallpaste kann wie der leitfähige Klebstoff bei etwa 200 °C über Chip-Bonding angebracht werden. Ferner können in einer sinterbaren Metallpaste Metallpartikel nach dem Sintern über Sintern aneinander gebondet sein und einen Zustand nahe einem Metallmassenzustand erzeugen, und infolgedessen kann eine sehr hohe Wärmebeständigkeit erzielt werden.
  • Im Ergebnis kann die Zuverlässigkeit während eines Betriebs bei einer hohen Temperatur bei 175 °C oder einer höheren Temperatur verbessert werden. Als sinterbare Metallpaste wird im Allgemeinen eine Ag-Paste unter Verwendung von Ag-Partikeln verwendet, es können jedoch auch andere Partikel als Ag verwendet werden, und eine Paste, in der Cu-Partikel, Ni-Partikel, Au-Partikel o. dgl. in einem Lösungsmittel gemischt sind, kann die gleichen Wirkungen bieten.
  • Das als erstes Abdichtungsmaterial 71 zu verwendende Epoxidharz ist ein hartes Harz, das einen relativ hohen Young'schen Modul aufweist. Daher kann die Zuverlässigkeit der Halbleitereinheit gegenüber thermischen Spannungen verbessert werden, indem das Halbleiterelement 1 und das Bonding-Material 2 mit diesem Epoxidharz bedeckt und von diesem gehalten werden. Das Biegemodul des Epoxidharzes liegt innerhalb eines Bereichs von 100 MPa bis 20 000 MPa (einschließlich), die Glasübergangstemperatur Tg liegt innerhalb eines Bereichs von 140 °C bis 210 °C (einschließlich), und der thermische Ausdehnungskoeffizient α1 liegt bei einer Temperatur, die niedriger als oder gleich Tg ist, innerhalb eines Bereichs von 10 × 10-6/K bis 50 × 10-6/K (einschließlich).
  • Der Biegemodul des ersten Abdichtungsmaterials 71 ist bevorzugter etwa gleich 150 MPa, die Glasübergangstemperatur Tg liegt bevorzugter innerhalb eines Bereichs von 175 °C bis 210 °C (einschließlich), und der thermische Ausdehnungskoeffizient α1 liegt bei einer Temperatur, die niedriger als oder gleich Tg ist, bevorzugter innerhalb eines Bereichs von 10 × 10-6/K bis 20 × 10-6/K (einschließlich).
  • Wenn die Glasübergangstemperatur gleich 175 °C oder höher ist, kann auch bei der maximalen Temperatur während des Betriebs der Halbleitereinheit vermieden werden, dass der lineare Ausdehnungskoeffizient rasch um den Faktor 2 bis 4 höher wird, so dass dadurch die Zuverlässigkeit während des Betriebs bei einer hohen Temperatur sichergestellt werden kann. Das erste Abdichtungsmaterial 71 ist nicht auf ein Epoxidharz beschränkt, und es kann ein Material mit irgendeiner molekularen Struktur eingesetzt werden, so lange die vorstehenden physikalischen Eigenschaften erfüllt sind.
  • Da das als zweites Abdichtungsmaterial 72 zu verwendende Silikongel ein relativ weiches Harz ist, können Verformungen aufgrund von thermischen Spannungen aufgenommen werden. Daher spielt es die Rolle, das Verdrahtungselement vor Staub zu schützen, ohne dass eine starke Last auf das Verdrahtungselement 4 einwirkt.
  • Das Silikongel ist nicht speziell eingeschränkt, es ist jedoch wünschenswert, dass: das Silikongel von einem Typ mit einer Flüssigkeit ist, das leicht zu verwenden ist; es ausreichend an Metallen, Keramiken, Glas und dergleichen haftet; die Härtungstemperatur gleich 200 °C oder niedriger ist, der Biegemodul innerhalb eines Bereichs von 1 MPa bis 5 MPa (einschließlich) liegt; die Viskosität innerhalb eines Bereichs von 10 Pas bis 20 Pas (einschließlich) liegt; und die Penetrationstiefe nach dem Härten innerhalb eines Bereichs von 30 bis 100 (einschließlich) liegt (die Penetrationstiefe wird gemäß JIS K 6249 gemessen).
  • Das zweite Abdichtungsmaterial 72 ist nicht auf ein Silikongel beschränkt, und es kann ein Material mit irgendeiner molekularen Struktur eingesetzt werden, solange die vorstehenden physikalischen Eigenschaften erfüllt sind. Bei den vorstehenden Biegemodulen des ersten und des zweiten Abdichtungsmaterials 71 und 72 handelt es sich um Werte basierend auf der Spezifikation gemäß JIS K 6911 (General Test Method for Thermosetting Plastics).
  • Herstellungsverfahren
  • Es wird ein Herstellungsverfahren für die Halbleitereinheit gemäß der ersten Ausführungsform beschrieben. Zunächst wird das Basissubstrat 3 angeordnet. Als Nächstes wird die elektronische Komponente 5 mittels eines Reflow-Prozesses an die leitfähige Schicht 33 gebondet. Das heißt, das Bonding-Material 51, d.h. die Lotpaste, wird auf den leitfähigen Strukturen 332 und 333 der leitfähigen Schicht 33 des Basissubstrats 3 angeordnet, und das Bonding-Material 51 wird erwärmt, so dass es in einem Zustand schmilzt, in dem die elektronische Komponente 5 auf dem Bonding-Material 51 montiert wird.
  • Als Nächstes wird das Halbleiterelement 1 mit dem Bonding-Material 2 an die leitfähige Struktur 334 gebondet. Bei dem Bonding-Material 2 handelt es sich um einen leitfähigen Klebstoff, in dem Silber(Ag)-Füllmaterialien in einem Epoxidharz verteilt sind. Das Bonding wird durch Erwärmen bei 150 °C über 2 Stunden hinweg in einem Zustand durchgeführt, in dem das Halbleiterelement 1 über das Bonding-Material 2 über der leitfähigen Struktur 334 angeordnet ist.
  • Als Nächstes werden die eingangsseitige obere Elektrode 91 des Halbleiterelements 1 und die leitfähige Struktur 331 mit einem Draht, d.h. dem Verdrahtungselement 41, mittels Draht-Bonding aneinander gebondet. Außerdem werden die ausgangsseitige obere Elektrode 92 des Halbleiterelements 1 und die leitfähige Struktur 332 mit einem Draht, d.h. dem Verdrahtungselement 42, mittels Draht-Bonding aneinander gebondet.
  • Als Nächstes wird ein Epoxidharz mit einer Auftragseinrichtung als erstes Abdichtungsmaterial 71 für das Halbleiterelement 1 zugeführt. Das Epoxidharz wird durch Erwärmen bei 130 °C über 1,5 Stunden hinweg gehärtet. Im Ergebnis ist das Halbleiterelement 1 mit dem ersten Abdichtungsmaterial 71 abgedichtet.
  • Als Nächstes wird ein Silikongel von der Außenseite des ersten Abdichtungsmaterials 71 her an der Peripherie des Halbleiterelements als das zweite Abdichtungsmaterial 72 angebracht. Das Silikongel wird durch Erwärmen bei 130 °C über 30 Minuten hinweg gehärtet. Im Ergebnis ist das Halbleiterelement 1 von der Außerseite des ersten Abdichtungsmaterials 71 her mit dem zweiten Abdichtungsmaterial 72 abgedichtet. Außerdem ist das Verdrahtungselement 4 mit dem zweiten Abdichtungsmaterial 72 abgedichtet.
  • Schließlich wird die Abdeckung mit dem Klebstoff 61 so an die leitfähige Schicht 33 geklebt, dass sie das Halbleiterelement 1, das Verdrahtungselement 4, die elektronische Komponente 5 und dergleichen abdeckt. Der Klebstoff 61 ist zum Beispiel ein Silikon-Klebstoff und wird durch Erwärmen bei 120 °C über 1 Stunde hinweg gehärtet.
  • Effekte
  • Die Halbleitereinheit gemäß der ersten Ausführungsform weist Folgendes auf: die isolierende Schicht 32, die leitfähige Schicht 33, die an die eine Hauptoberfläche der isolierenden Schicht 32 gebondet ist, sowie das Halbleiterelement 1, das derart angeordnet ist, dass die obere Oberfläche des Halbleiterelements 1 in eine Richtung gewandt ist, welche die gleiche wie jene der einen Hauptoberfläche der isolierenden Schicht 32 ist, und die Halbleitereinheit weist ferner Folgendes auf: die obere Elektrode 9, die auf der oberen Oberfläche des Halbleiterelements 1 angeordnet ist, das Verdrahtungselement 4, dessen eines Ende elektrisch an die obere Elektrode 9 des Halbleiterelements 1 gebondet ist und dessen anderes Ende elektrisch an die leitfähige Schicht 33 gebondet ist, und das den hohlen Bereich 4a aufweist, das erste Abdichtungsmaterial 71 und das zweite Abdichtungsmaterial 72, das weicher oder elastischer als das erste Abdichtungsmaterial 71 ist, wobei das erste Abdichtungsmaterial 71 zumindest einen Bereich des Halbleiterelements 1 so abdichtet, dass es sich in Kontakt mit dem Halbleiterelement 1 befindet, und das zweite Abdichtungsmaterial 72 das Verdrahtungselement 4 so abdichtet, dass es sich in Kontakt mit dem Verdrahtungselement 4 befindet.
  • Bei der Halbleitereinheit gemäß der ersten Ausführungsform ist das Halbleiterelement 1 mit dem relativ harten ersten Abdichtungsmaterial 71 abgedichtet, und infolgedessen kann ein Ablösen des Halbleiterelements 1 unterbunden werden. Ferner ist das Verdrahtungselement 4 mit dem relativ weichen oder elastischen zweiten Abdichtungsmaterial 72 abgedichtet, und infolgedessen kann das Verdrahtungselement 4 vor Staub geschützt werden, und Spannungen an dem Verdrahtungselement 4 können reduziert werden, auch wenn an dem Umfang des Verdrahtungselements 4 aufgrund eines Verziehens, das in der isolierenden Schicht 32 und der leitfähigen Schicht 33 und dergleichen verursacht wird, Spannungen anliegen. Daher kann die Zuverlässigkeit der Halbleitereinheit verbessert werden.
  • Des Weiteren dichtet das erste Abdichtungsmaterial 71 bei der Halbleitereinheit gemäß der ersten Ausführungsform das Halbleiterelement 1 so ab, dass es sich in Kontakt mit dem Halbleiterelement 1 befindet, und infolgedessen kann das Halbleiterelement 1 gleichmäßig abgedichtet werden. Das Verdrahtungselement 4 kann durch das zweite Abdichtungsmaterial 72, welches das Verdrahtungselement 4 so abdichtet, dass es sich in Kontakt mit dem Verdrahtungselement 4 befindet, in einer ähnlichen Weise gleichmäßig abgedichtet werden. Daher kann die Zuverlässigkeit der Halbleitereinheit weiter verbessert werden.
  • Bei der Halbleitereinheit gemäß der ersten Ausführungsform ist ein Bereich des Verdrahtungselements 4, in dem sich das Verdrahtungselement 4 in Kontakt mit dem zweiten Abdichtungsmaterial 72 befindet, größer als ein Bereich des Verdrahtungselements 4, in dem sich das Verdrahtungselement 4 in Kontakt mit dem ersten Abdichtungsmaterial 71 befindet. Das heißt, gemäß der ersten Ausführungsform ist die Peripherie eines Bereichs des Verdrahtungselements 4 in dem Bereich, in dem das Verdrahtungselement 4 an die obere Elektrode 9 des Halbleiterelements 1 gebondet wird, mit dem ersten Abdichtungsmaterial 71 abgedichtet, der größte Bereich der Verdrahtungselemente 4 wird jedoch mit dem zweiten Abdichtungsmaterial 72 abgedichtet, wie in 1 dargestellt. Da der größte Bereich des Verdrahtungselements 4 mit dem relativ weichen oder elastischen zweiten Abdichtungsmaterial 72 abgedichtet wird, können thermische Spannungen an dem Verdrahtungselement 4 reduziert werden.
  • Bei der Halbleitereinheit gemäß der ersten Ausführungsform handelt es sich bei dem Verdrahtungselement 4 um einen Draht. Drähte sind im Allgemeinen empfindlich gegenüber Beschädigungen durch externe Kräfte, wie beispielsweise einer Abtrennung. Auch wenn in dem Basissubstrat 3 ein Verziehen verursacht wird, können gemäß der ersten Ausführungsform thermische Spannungen an dem Verdrahtungselement 4 reduziert werden, indem der Draht mit dem relativ weichen oder elastischen zweiten Abdichtungsmaterial 72 abgedichtet wird.
  • Bei der Halbleitereinheit gemäß der ersten Ausführungsform ist der Biegemodul des zweiten Abdichtungsmaterials 72 kleiner als jener des ersten Abdichtungsmaterials 71. Zum Beispiel ist gemäß der ersten Ausführungsform der Biegemodul des zweiten Abdichtungsmaterials 72 so festgelegt, dass er innerhalb eines Bereichs von 1 MPa bis 5 MPa (einschließlich) liegt, und jener des ersten Abdichtungsmaterials 71 ist so festgelegt, dass er etwa gleich 150 MPa ist.
  • Das Halbleiterelement 1 kann über das Bonding-Material 2 fest an der leitfähigen Struktur 334 gehalten werden, indem das Halbleiterelement 1 mit dem ersten Abdichtungsmaterial 71 abgedichtet wird, das einen relativ hohen Biegemodul aufweist, d.h. das relativ hart ist. Ferner können thermische Spannungen an dem Verdrahtungselement 4 reduziert werden, indem das Verdrahtungselement 4 mit dem zweiten Abdichtungsmaterial 72 abgedichtet wird, das einen relativ kleinen Biegemodul aufweist, d.h., das relativ weich oder elastisch ist.
  • Zweite Ausführungsform
  • 3 ist eine Querschnittsansicht einer Halbleitereinheit gemäß einer zweiten Ausführungsform. 4 ist eine Draufsicht auf die Halbleitereinheit gemäß der zweiten Ausführungsform. Der in 3 dargestellte Querschnitt ist ein Schnitt entlang einer Linie B-B von 4. In 4 sind ein zweites Abdichtungsmaterial 72 und eine Abdeckung 6 zum leichteren Verständnis der Zeichnung durch virtuelle Linien dargestellt.
  • Bei der zweiten Ausführungsform ist eine Öffnung 8 nahezu in der Mitte eines Basissubstrats 3 angeordnet. Da die Länge eines Verdrahtungselements 4, einer der Faktoren, welche die Hochfrequenz-Charakteristika mindern, durch Anordnen der Öffnung 8 verkürzt werden kann, kann eine Struktur erreicht werden, die für eine Hochfrequenz-Halbleitereinheit geeignet ist.
  • In der Öffnung 8 ist eine Wärmeabführungsplatte 31 nicht mit einer isolierenden Schicht 32 abgedeckt. Die Öffnung 8 wird durch Einschneiden der isolierenden Schicht 32 zum Beispiel mittels maschineller Bearbeitung gebildet. Bei der zweiten Ausführungsform ist die Öffnung 8 in dem Basissubstrat 3 angeordnet, und infolgedessen weist die leitfähige Schicht 33 eine Konfiguration auf, bei der die bei der ersten Ausführungsform beschriebene leitfähige Struktur 334 nicht enthalten ist. Bei der zweiten Ausführungsform ist die untere Oberfläche eines Halbleiterelements 1 über ein Bonding-Material 2 in der Öffnung 8 des Basissubstrats 3 an eine Wärmeabführungsplatte 31 gebondet.
  • Die Öffnung 8 des Basissubstrats 3 und das Halbleiterelement 1 sind mit einem ersten Abdichtungsmaterial 71 abgedichtet. Das erste Abdichtungsmaterial 71 ist zum Beispiel ein Epoxidharz. Das erste Abdichtungsmaterial 71 weist die bei der ersten Ausführungsform beschriebenen physikalischen Eigenschaften auf.
  • Die Peripherie der Öffnung 8 ist mit einem zweiten Abdichtungsmaterial 72 abgedichtet. Das zweite Abdichtungsmaterial 72 ist weicher oder elastischer als das erste Abdichtungsmaterial 71. Bei dem zweiten Abdichtungsmaterial 72 handelt es sich zum Beispiel um ein Silikongel. Das zweite Abdichtungsmaterial 72 dichtet das Verdrahtungselement 4 ab. Das zweite Abdichtungsmaterial 72 dichtet außerdem das Halbleiterelement 1 von der Außenseite des ersten Abdichtungsmaterials her ab. Das zweite Abdichtungsmaterial 72 weist die bei der ersten Ausführungsform beschriebenen physikalischen Eigenschaften auf.
  • Das Halbleiterelement 1 ist in der Öffnung 8 des Basissubstrats 3 angeordnet. Bei der zweiten Ausführungsform ist das eine Halbleiterelement 1 in der Öffnung 8 angeordnet, es kann jedoch eine Mehrzahl der Halbleiterelemente 1 in der Öffnung 8 angeordnet sein. Wenn eine Mehrzahl der Halbleiterelemente 1 in der Öffnung 8 angeordnet ist, kann die Mehrzahl der Halbleiterelemente 1 aus den gleichen Halbleiterelementen bestehen, oder die Halbleiterelemente können sich unterscheiden.
  • Die isolierende Schicht 32 weist die Öffnung 8 auf, die eine Tiefe aufweist, die bis zu der Wärmeabführungsplatte 31 reicht, so dass die Wärmeabführungsplatte 31 nach außen freiliegt, wenn das Basissubstrat 3 nur in einer Draufsicht betrachtet wird. Die Anzahl der Öffnungen 8 kann wie bei dem Halbleiterelement 1 gleich eins oder größer sein, und bei der zweiten Ausführungsform ist der Fall beschrieben, in dem die eine Öffnung 8 angeordnet ist.
  • Da sonstige Konfigurationen der Halbleitereinheit der zweiten Ausführungsform die gleichen wie bei der Halbleitereinheit der ersten Ausführungsform sind, wird eine erneute Beschreibung derselben weggelassen.
  • Herstellungsverfahren
  • Die 5 bis 9 sind Ansichten, die jeweils einen Herstellungsschritt der Halbleitereinheit gemäß der zweiten Ausführungsform darstellen. Zunächst wird das Basissubstrat 3 angeordnet. Als Nächstes wird eine elektronische Komponente 5 mittels eines Reflow-Prozesses an die leitfähige Schicht 33 gebondet, wie in 5 dargestellt. Das heißt, das Bonding-Material 51, d.h. die Lotpaste, wird auf den leitfähigen Strukturen 332 und 333 der leitfähigen Schicht 33 des Basissubstrats 3 angeordnet, und das Bonding-Material 51 wird in einem Zustand, in dem die elektronische Komponente 5 auf dem Bonding-Material 51 montiert wird, erwärmt, um geschmolzen zu werden.
  • Als Nächstes wird das Halbleiterelement 1 mit dem Bonding-Material 2 an die Wärmeabführungsplatte 31 gebondet, wie in 6 dargestellt. Bei dem Bonding-Material 2 handelt es sich um einen leitfähigen Klebstoff, in dem Silber(Ag)-Füllmaterialien in einem Epoxidharz verteilt sind. Das Bonding wird durch eine Erwärmung bei 150 °C über 2 Stunden hinweg in einem Zustand durchgeführt, in dem das Halbleiterelement 1 über das Bonding-Material 2 oberhalb der Wärmeabführungsplatte 31 angeordnet ist.
  • Als Nächstes werden eine eingangsseitige obere Elektrode 91 des Halbleiterelements 1 und eine leitfähige Struktur 331 mit einem Draht, d.h. einem Verdrahtungselement 41, mittels Draht-Bonding aneinander gebondet, wie in 7 dargestellt. Außerdem werden die ausgangsseitige obere Elektrode 92 des Halbleiterelements 1 und die leitfähige Struktur 332 mit einem Draht, d.h. dem Verdrahtungselement 42, mittels Draht-Bonding aneinander gebondet.
  • Als Nächstes wird ein Epoxidharz mit einer Auftragseinrichtung als erstes Abdichtungsmaterial 71 für die Öffnung 8 zugeführt, wie in 8 dargestellt. Das Epoxidharz wird durch Erwärmen bei 130 °C über 1,5 Stunden hinweg gehärtet. Im Ergebnis sind die Öffnung 8 und das Halbleiterelement 1 mit dem ersten Abdichtungsmaterial 71 abgedichtet.
  • Als Nächstes wird das Silikongel von der Außenseite des ersten Abdichtungsmaterials 71 her an der Peripherie des Halbleiterelements als zweites Abdichtungsmaterial 72 angebracht, wie in 9 dargestellt. Das Silikongel wird durch Erwärmen bei 130 °C über 30 Minuten hinweg gehärtet. Im Ergebnis ist das Halbleiterelement 1 von der Außenseite des ersten Abdichtungsmaterials 71 her mit dem zweiten Abdichtungsmaterial 72 abgedichtet. Außerdem ist das Verdrahtungselement 4 mit dem zweiten Abdichtungsmaterial 72 abgedichtet.
  • Schließlich wird die Abdeckung 6 mit dem Klebstoff 61 so an die leitfähige Schicht 33 geklebt, dass sie das Halbleiterelement 1, das Verdrahtungselement 4, die elektronische Komponente 5 und dergleichen abdeckt. Der Klebestoff 61 wird durch Erwärmen bei 120 °C über 1 Stunde hinweg gehärtet. Durch die vorstehenden Herstellungsschritte wird die in 3 dargestellte Halbleitereinheit erhalten.
  • Effekte
  • Die Halbleitereinheit gemäß der zweiten Ausführungsform weist ferner Folgendes auf: die Wärmeabführungsplatte 31, bei der: die andere Hauptoberfläche der isolierenden Schicht 32 an die eine Hauptoberfläche der Wärmeabführungsplatte 31 gebondet ist; die Öffnung 8, in der die Wärmeabführungsplatte 31 nicht mit der isolierenden Schicht 32 abgedeckt ist, an der einen Hauptoberfläche der Wärmeabführungsplatte 31 angeordnet ist; die untere Oberfläche des Halbleiterelements 1 in der Öffnung 8 an die eine Hauptoberfläche der Wärmeabführungsplatte 31 gebondet ist; und das erste Abdichtungsmaterial 71 zumindest einen Bereich des Halbleiterelements 1 und der Öffnung 8 abdichtet.
  • Bei der Halbleitereinheit gemäß der zweiten Ausführungsform wird eine Struktur eingesetzt, bei der das Halbleiterelement 1 direkt auf die Wärmeabführungsplatte 31 gebondet ist. Daher werden in einem Chip-Bonding-Schritt der Herstellungsschritte oder in Temperaturzyklen bei einer Zuverlässigkeits-Evaluierung aufgrund einer Fehlanpassung zwischen den thermischen Ausdehnungskoeffizienten des Halbleiterelements 1 und der Wärmeabführungsplatte 31 in einem Chip-Bonding-Bereich (d.h. dem Bonding-Material 2, welches das Halbleiterelement 1 und die Wärmeabführungsplatte 31 aneinander bondet) große thermische Spannungen erzeugt. Im Ergebnis besteht die Wahrscheinlichkeit, dass möglicherweise Risse oder dergleichen in dem Chip-Bonding-Bereich entstehen, so dass sich die Wärmeabführung verschlechtert.
  • Wenn der Bereich, der von der Innenseite der Öffnung 8 zu dem Verdrahtungselement 4 reicht, zum Beispiel nur mit einem Silikongel abgedichtet wird, ist die Kraft gering, mit der das Halbleiterelement 1 und ein Bonding-Material 2 gehalten werden, da das Silikongel relativ weich oder elastisch ist, und die Verschlechterung des Bonding-Materials 2 kann nicht unterbunden werden.
  • Wenn der Bereich, der von der Innenseite der Öffnung 8 zu dem Verdrahtungselement 4 reicht, alternativ nur mit einem Epoxidharz abgedichtet wird, liegt der thermische Ausdehnungskoeffizient des Epoxidharzes, der auf den thermischen Ausdehnungskoeffizienten von Cu eingestellt ist, das die Wärmeabführungsplatte 31 bildet, innerhalb eines Bereichs von 15 ppm/K bis 20 ppm/K (einschließlich). Dagegen ist der thermische Ausdehnungskoeffizient in der Dickenrichtung des Glasepoxids, das die isolierende Schicht 32 bildet, etwa gleich 60 ppm/K, und infolgedessen ist es wahrscheinlich, dass an der Grenzfläche zwischen dem Epoxidharz und dem Glasepoxid während Temperaturzyklen ein Ablösen auftritt.
  • Da sich das Ablösen in Richtung zu der Außenseite des abgelösten Bereichs fortsetzt, wobei die Außenseite große thermische Spannungen aufweist, besteht eine hohe Wahrscheinlichkeit, dass das an die Oberfläche der leitfähigen Schicht 33 gebondete Verdrahtungselement 4 möglicherweise geschädigt wird. Ferner löst sich in einem Zuverlässigkeitstest, wie beispielsweise einem Thermoschocktest oder einem Test mit intermittierendem Strom, auch das Epoxidharz zwischen dem Epoxidharz und der leitfähigen Schicht 33 ab, und infolgedessen wurde bestätigt, dass es schwierig ist, die Lebensdauer der Halbleitereinheit zu verlängern.
  • Da die Haftung eines üblichen Epoxidharzes an der leitfähigen Schicht 33, die aus Au oder dergleichen gebildet ist, nicht sehr gut ist, wird angenommen, dass das Ablösen durch thermische Spannungen aufgetreten ist, die bei dem vorstehenden Zuverlässigkeitstest durchgehend anliegen. Darüber hinaus weist ein Epoxidharz einen hohen Young'schen Modul auf, und die Haftung an dem Verdrahtungselement 4 ist vergleichsweise gut, und infolgedessen wird das Verdrahtungselement 4 mit angehoben, wenn sich das Epoxidharz von der leitfähigen Schicht 33 ablöst.
  • Dies gilt auch bei einer Struktur, bei der die Öffnung 8 wie bei der ersten Ausführungsform nicht angeordnet ist, und wenn das Verdrahtungselement 4 derart mit einem Epoxidharz bedeckt ist, dass das Ende des Verdrahtungselements 4 der Ausgangspunkt oder der Endpunkt ist, tritt das Ablösen des Epoxidharzes mit der leitfähigen Schicht 33, die sich direkt darunter befindet, als Ausgangspunkt auf.
  • Bei der zweiten Ausführungsform ist das Innere der Öffnung 8 eines Basissubstrats 3 mit dem relativ harten ersten Abdichtungsmaterial 71 abgedichtet, und das Verdrahtungselement 4 außerhalb der Öffnung 8 ist mit dem relativ weichen oder elastischen zweiten Abdichtungsmaterial 72 abgedichtet, wie in 3 dargestellt. Das Bonding-Material 2, das empfindlich gegenüber dem Einfluss der thermischen Spannungen ist, die aufgrund des Unterschieds zwischen den thermischen Ausdehnungskoeffizienten des Halbleiterelements 1 und der Wärmeabführungsplatte 31 auftreten, ist durch das relativ harte erste Abdichtungsmaterial 71 verstärkt.
  • Ferner kann das Verdrahtungselement 4 durch Abdichtung des Verdrahtungselements 4 mit dem relativ weichen zweiten Abdichtungsmaterial 72 vor Staub geschützt werden, und die thermischen Spannungen an dem Verdrahtungselement 4 können reduziert werden, auch wenn ein Verziehen in dem Basissubstrat 3 verursacht wird. Daher kann die Zuverlässigkeit der Halbleitereinheit verbessert werden.
  • In der Öffnung 8 in der Halbleitereinheit gemäß der zweiten Ausführungsform ist die eine Hauptoberfläche der isolierenden Schicht 32, d.h. die obere Oberfläche der isolierenden Schicht 32, so angeordnet, dass sie höher als die obere Oberfläche des Halbleiterelements 1 ist. Wenn die obere Oberfläche der isolierenden Schicht 32 so angeordnet ist, dass sie höher als die obere Oberfläche des Halbleiterelements 1 ist, kann das Halbleiterelement 1 gerade ausreichend mit dem ersten Abdichtungsmaterial 71 abgedichtet werden, ohne dass das erste Abdichtungsmaterial 71 stark aus der Öffnung 8 quillt.
  • Bei der Halbleitereinheit gemäß der zweiten Ausführungsform besteht die isolierende Schicht 32 aus einem Glasepoxid, und das erste Abdichtungsmaterial 71 besteht aus einem Epoxidharz. Da ein Epoxidharz eine starke Haftung an einem Glasepoxid aufweist, haftet das erste Abdichtungsmaterial 71 zufriedenstellend an einer seitlichen Oberfläche 32a der isolierenden Schicht 32 in der Öffnung 8. Im Ergebnis kann ein Ablösen des ersten Abdichtungsmaterials 71 von der Wärmeabführungsplatte 31 unterbunden werden, das aufgrund der thermischen Spannungen oder des Verziehens hervorgerufen werden kann, die verursacht werden können: in einem Chip-Bonding-Schritt der Herstellungsschritte; in Temperaturzyklen bei einer Zuverlässigkeits-Evaluierung; oder dergleichen.
  • Bei der Halbleitereinheit gemäß der zweiten Ausführungsform handelt es sich bei dem ersten Abdichtungsmaterial 71 um ein Epoxidharz und bei dem zweiten Abdichtungsmaterial 72 um ein Silikongel. Da die thermische Leitfähigkeit eines Epoxidharzes im Allgemeinen höher als jene eines Silikongels ist, wird die Wärmeabführung der Halbleitereinheit verbessert, indem das Halbleiterelement 1 mit einem Epoxidharz abgedichtet wird.
  • Bei der Halbleitereinheit gemäß der zweiten Ausführungsform besteht das Bonding-Material 2, welches das Halbleiterelement 1 und die Wärmeabführungsplatte 31 aneinander bondet, aus einem leitfähigen Harz, und das leitfähige Harz enthält eines von einem Epoxidharz, einem Acrylharz und Silikongummi sowie Metallfüllmaterialien. Als Bonding-Material 2, welches das Halbleiterelement 1 und die Wärmeabführungsplatte 31 aneinander bondet, kann ein leitfähiger Klebstoff verwendet werden, der Metallfüllmaterialien enthält, wie beispielsweise Ag, Au oder Cu.
  • Wenn ein leitfähiger Klebstoff verwendet wird, sind in der Oberfläche eines Ausfüllungsbereichs nicht nur die Metallfüllmaterialien vorhanden, sondern auch ein Epoxidharz, ein Silikonharz oder ein Acrylharz, und die Haftung des leitfähigen Klebstoffs an dem ersten Abdichtungsmaterial 71 ist im Vergleich zu einem Ausfüllen mit Lot besser. Daher kann das erste Abdichtungsmaterial 71 das Bonding-Material 2 fester halten, und die Zuverlässigkeit der Halbleitereinheit kann weiter verbessert werden.
  • Bei der Halbleitereinheit gemäß der zweiten Ausführungsform kann es sich bei dem Bonding-Material 2, welches das Halbleiterelement 1 und die Wärmeabführungsplatte 31 aneinander bondet, um ein sinterbares Bonding-Material handeln. Die Oberfläche des Bonding-Materials 2 kann außerdem porös sein.
  • Als Bonding-Material 2, welches das Halbleiterelement 1 und die Wärmeabführungsplatte 31 aneinander bondet, kann eine sinterbare Metallpaste verwendet werden, in der Metallpartikel mit Mikro-Abmessung, Metallpartikel mit Nano-Abmessung oder Metallpartikel mit Mikro-Abmessung und Nano-Abmessung in einem Lösungsmittel gemischt sind. Die Paste aus einem sinterbaren Metall (z.B. Ag, Au, Cu oder dergleichen) kann ähnlich wie der leitfähige Klebstoff bei einer niedrigen Temperatur, die niedriger als oder gleich etwa 200 °C ist, durch Chip-Bonding angebracht werden, und darüber hinaus sind Metallpartikel nach dem Sintervorgang durch das Sintern aneinander gebondet, so dass ein Zustand nahe eines Metallmassen-Zustands erzeugt wird, und infolgedessen können eine sehr starke Haftung, eine sehr hohe thermische Leitfähigkeit und eine sehr hohe Wärmebeständigkeit erzielt werden.
  • Im Ergebnis kann die Zuverlässigkeit während eines Betriebs bei einer hohen Temperatur bei 175 °C oder einer höheren Temperatur verbessert werden. Wenn das Metallsinter-Material verwendet wird, bilden sich an der Oberfläche des Ausfüllungsbereichs viele Löcher, aus denen das sich verflüchtigende Lösungsmittel zum Zeitpunkt des Sinterns freigesetzt wurde, und infolgedessen weist der Ausfüllungsbereich eine poröse Struktur auf.
  • Daher dringt das in die Öffnung 8 des Basissubstrats 3 eingebrachte erste Abdichtungsmaterial 71 in die Löcher des Ausrundungsbereichs ein, so dass die Haftung durch einen Verankerungseffekt verbessert wird. Daher kann das erste Abdichtungsmaterial 71 das Bonding-Material 2 fester halten, und die Zuverlässigkeit der Halbleitereinheit kann weiter verbessert werden.
  • Es gibt zwei Arten der vorstehenden sinterbaren Metallpaste, welche die eine Art, bei der während des Sinterns ein Druck notwendig ist, und die andere Art umfassen, bei der kein Druck notwendig ist. Im Fall der Art, bei der ein Druck notwendig ist, ist es notwendig, einen Stoßabsorber zwischen dem chip-förmigen Halbleiterelement 1 und einer Druckeinheit einer Druckvorrichtung anzuordnen, da ein Druck mittels der Druckvorrichtung nicht direkt auf die Oberfläche des Halbleiterelements 1 ausgeübt werden kann.
  • Darüber hinaus können jegliche Fremdstoffe, die an der Oberfläche des Halbleiterelements 1 haften, Kratzer an dem Halbleiterelement 1 verursachen, und infolgedessen ist die Art des Bonding-Materials 2, bei der ein Druck notwendig ist, für eine Nutzung bei einem Hochfrequenz-Halbleiterelement mit einer empfindlichen Oberfläche nicht so geeignet.
  • Andererseits geht in dem Fall einer sinterbaren Metallpaste bei der anderen Art, bei der kein Druck notwendig ist, die Klebekraft der Paste verloren, wenn sie vorübergehend gesintert wird, und ihre Bonding-Festigkeit, die im Vergleich zu jener der Art mit Druck gering ist, wird noch geringer, und infolgedessen ist es wünschenswert, das Sintern durch eine einmalige Erwärmung zu beenden.
  • Dritte Ausführungsform
  • 10 ist eine Querschnittsansicht einer Halbleitereinheit gemäß einer dritten Ausführungsform. 11 ist eine Draufsicht auf die Halbleitereinheit gemäß der dritten Ausführungsform. Der in 10 dargestellte Querschnitt der Halbleitereinheit ist ein Schnitt entlang einer Linie C-C in 11. In 11 sind zum leichteren Verständnis der Zeichnung ein zweites Abdichtungsmaterial 72 und eine Abdeckung 6 durch virtuelle Linien dargestellt.
  • Bei der dritten Ausführungsform ist eine Öffnung 8 eines Basissubstrats 3 ähnlich wie bei der zweiten Ausführungsform ebenfalls mit einem ersten Abdichtungsmaterial 71 abgedichtet. Bei der dritten Ausführungsform ist das erste Abdichtungsmaterial 71 ferner bis zu einer Höhe in die Öffnung 8 eingebracht, die größer als oder gleich der Höhe der einen Hauptoberfläche (d.h. der oberen Oberfläche) einer isolierenden Schicht 32 ist, wie in 10 dargestellt. Das erste Abdichtungsmaterial 71 ist derart angeordnet, dass es sich in Kontakt mit der seitlichen Oberfläche einer leitfähigen Schicht 33 befinden kann, dass es sich jedoch nicht in Kontakt mit der oberen Oberfläche der leitfähigen Schicht 33 befindet.
  • 12 ist eine Querschnittsansicht, die eine Variation der Halbleitereinheit gemäß der dritten Ausführungsform darstellt. Wie in 12 dargestellt, kann ein zweites Abdichtungsmaterial 72 in einer aufgeteilten Form angeordnet sein. In diesem Fall wird das zweite Abdichtungsmaterial 72 bei einem Herstellungsschritt in zwei Schritten angebracht. Da das zweite Abdichtungsmaterial 72 in zwei Schritten angebracht wird, kann eine Anbringungsmenge pro Stufe reduziert werden, so dass es leicht wird, eine Anbringungsmenge zum Abdichten des Verdrahtungselements so einzustellen, dass sie gerade ausreichend ist.
  • Da sonstige Konfigurationen der Halbleitereinheiten der dritten Ausführungsform und der Variation der dritten Ausführungsform die gleichen wie jene der Halbleitereinheit der zweiten Ausführungsform sind, wird eine erneute Beschreibung derselben weggelassen.
  • Effekte
  • Bei der Halbleitereinheit gemäß der dritten Ausführungsform ist das erste Abdichtungsmaterial 71 bis zu einer Höhe in die Öffnung 8 eingebracht, die größer als die Höhe der einen Hauptoberfläche der isolierenden Schicht 32 oder gleich dieser ist. Dadurch ist die Kontaktfläche zwischen dem ersten Abdichtungsmaterial 71 und einer seitlichen Oberfläche 32a der isolierenden Schicht 32 vergrößert, und infolgedessen ist die Haftung zwischen dem ersten Abdichtungsmaterial 71 und einer Wärmeabführungsplatte 31 stärker, und die Zuverlässigkeit der Halbleitereinheit kann weiter verbessert werden.
  • Insbesondere dann, wenn die isolierende Schicht 32 aus einem Glasepoxid besteht und das erste Abdichtungsmaterial 71 aus einem Epoxidharz besteht, weist das Epoxidharz eine starke Haftung an dem Glasepoxid auf, und infolgedessen haftet das erste Abdichtungsmaterial 71 zufriedenstellend an der seitlichen Oberfläche 32a der isolierenden Schicht 32 in der Öffnung 8. Daher wird die Haftung zwischen dem ersten Abdichtungsmaterial 71 und der Wärmeabführungsplatte 31 weiter verbessert, und die Zuverlässigkeit der Halbleitereinheit kann weiter verbessert werden.
  • Um Effekte einer Verbesserung der Haftung bei der dritten Ausführungsform zu bestätigen, wurde ein Test in Bezug auf die Haftfestigkeit des Harzes (d.h. ein Pudding-Cup-Test) ausgeführt. Bei dem Test in Bezug auf die Haftfestigkeit des Harzes wurde eine erste Probe hergestellt, bei der ein Edelstahlbecher (Durchmesser: 6 mm, Höhe: 4 mm) auf einer Kupferplatte montiert wurde, deren Oberfläche mit Ni oder Au plattiert war, und dann wurde ein Epoxidharz angebracht. Danach wurde eine zweite Probe hergestellt, bei der ein Edelstahlbecher auf einer Glasepoxid-Platte montiert wurde, und es wurde ein Epoxidharz angebracht.
  • Das Epoxidharz jeder Probe wurde unter den empfohlenen Bedingungen gehärtet. Als Resultat der Ausführung eines Scher-Tests jeweils in einer Atmosphäre bei Raumtemperatur und einer Atmosphäre bei 150 °C ergab sich für die erste Probe eine Scherfestigkeit von 20 kg und 10 kg. Als Resultat der Ausführung eines Schertests jeweils in einer Atmosphäre bei Raumtemperatur und einer Atmosphäre bei 150 °C ergab sich für die zweite Probe eine Scherfestigkeit von 42 kg und 38 kg. Durch die vorstehenden Resultate wurde festgestellt, dass die Haftung des Epoxidharzes an der Glasepoxid-Platte gleich dem Doppelten oder mehr als dem Doppelten der Haftung an der Kupferplatte war.
  • Es wurde außerdem festgestellt, dass eine starke Haftung auch in einer Atmosphäre bei einer hohen Temperatur bis zu 150 °C aufrechterhalten wurde. Durch die vorstehenden Tests wurde bestätigt, dass die Zuverlässigkeit der Halbleitereinheit verbessert werden kann, indem die Kontaktfläche zwischen dem Epoxidharz als dem ersten Abdichtungsmaterial 71 und dem Glasepoxid als der isolierenden Schicht 32 verbessert werden kann.
  • Vierte Ausführungsform
  • 13 ist eine Querschnittsansicht einer Halbleitereinheit gemäß einer vierten Ausführungsform. 14 ist eine Draufsicht auf die Halbleitereinheit gemäß der vierten Ausführungsform. Der in 13 dargestellte Querschnitt ist ein Schnitt entlang einer Linie D-D in 14. In 14 sind ein zweites Abdichtungsmaterial 72 und eine Abdeckung zum leichteren Verständnis der Zeichnung durch virtuelle Linien dargestellt.
  • Bei der vierten Ausführungsform ist eine Öffnung 8 eines Basissubstrats ähnlich wie bei der zweiten Ausführungsform ebenfalls mit einem ersten Abdichtungsmaterial 71 abgedichtet. Bei der vierten Ausführungsform dichtet das erste Abdichtungsmaterial 71 einen Bereich eines Halbleiterelements 1 so ab, dass er sich nicht in Kontakt mit einem Verdrahtungselement 4 befindet. Ein zweites Abdichtungsmaterial 72 dichtet das gesamte Verdrahtungselement 4 ab.
  • Das heißt, das erste Abdichtungsmaterial 71 ist derart angeordnet, dass es sich in Kontakt mit der seitlichen Oberfläche des Halbleiterelements 1 befinden kann, dass es sich jedoch nicht in Kontakt mit der oberen Oberfläche des Halbleiterelements 1 befindet. Wenn sich jedoch das erste Abdichtungsmaterial 71 nicht in Kontakt mit einem hohlen Bereich 4a des Verdrahtungselements 4 befindet, kann das erste Abdichtungsmaterial 71 die obere Oberfläche des Halbleiterelements 1 bedecken. Das zweite Abdichtungsmaterial 72 kann sich in Kontakt mit zumindest dem gesamten hohlen Bereich 4a des Verdrahtungselements 4 befinden.
  • Bei Halbleitereinheiten, die mit Hochfrequenzsignalen arbeiten, ist ein MMIC (Monolithic Microwave Integrated Circuit) vom Typ mit koplanaren Leitungen als eine der üblichen Konfigurationen von MMICs bekannt, bei der ein aktives Element und ein passives Element gemeinsam auf einem Halbleitersubstrat ausgebildet sein können. Bei dem MMIC vom Typ mit koplanaren Leitungen kann eine dünne Luftbrücke von näherungsweise mehreren µm an der Oberfläche des Halbleiterelements 1 angeordnet sein. Wie in 19 dargestellt, die später beschrieben wird, ist das Halbleiterelement 1 mit einem Bereich 100, in dem eine Luftbrücke vorhanden ist, zwischen den oberen Elektroden 91 und 92 angeordnet. Die Luftbrücke ist oberhalb des Bereichs 100 angeordnet, in dem eine Luftbrücke vorhanden ist.
  • Es wird der Fall betrachtet, in dem die Luftbrücke, bei der es sich um eine Verdrahtungsstruktur handelt, mit einem harten Harz bedeckt ist, wie einem Epoxidharz. In diesem Fall besteht die Wahrscheinlichkeit, dass die dünne Luftbrücke möglicherweise durch die Härte des gehärteten Epoxidharzes oder durch die Spannungen des Epoxidharzes bricht, die während des Schrumpfens beim Härten auftreten.
  • Daher ist es bevorzugt, dass das erste Abdichtungsmaterial 71 einen Bereich des Halbleiterelements 1 so abdichtet, dass er sich nicht in Kontakt mit der Luftbrücke und der oberen Oberfläche des Halbleiterelements 1 befindet, ohne die gesamte Oberfläche des Halbleiterelements 1 zu bedecken, wie in 14 dargestellt.
  • Da sonstige Konfigurationen der Halbleitereinheit der vierten Ausführungsform die gleichen wie jene der Halbleitereinheit der zweiten Ausführungsform sind, wird eine erneute Beschreibung derselben weggelassen.
  • Effekte
  • Bei der Halbleitereinheit gemäß der vierten Ausführungsform dichtet das erste Abdichtungsmaterial 71 zumindest einen Bereich des Halbleiterelements 1 so ab, dass es sich nicht in Kontakt mit dem hohlen Bereich 4a des Verdrahtungselements 4 befindet, und das zweite Abdichtungsmaterial 72 befindet sich in Kontakt mit dem gesamten hohlen Bereich 4a des Verdrahtungselements 4.
  • An der Grenzfläche, an der sich ein hartes Abdichtungsmaterial und ein weiches Abdichtungsmaterial miteinander in Kontakt befinden, besteht die Wahrscheinlichkeit, dass sich die Spannungen, die aufgrund der Unterschiede zwischen den Young'schen Modulen der zwei Abdichtungsmaterialien und zwischen den thermischen Ausdehnungen derselben auftreten, während eines Temperaturzyklus-Tests und eines Leistungszyklus-Tests konzentrieren. Außerdem ist die Menge an Feuchtigkeit, die von außen absorbiert wird, an der Grenzfläche erhöht, auch wenn das harte Abdichtungsmaterial und das weiche Abdichtungsmaterial aneinanderhaften.
  • Es besteht die Möglichkeit, dass sich ein Draht aufgrund der Absorption von viel Feuchtigkeit verschlechtert, so dass eine Abtrennung des Drahts beschleunigt wird. Bei der vierten Ausführungsform befindet sich das zweite Abdichtungsmaterial 72 in Kontakt mit dem hohlen Bereich 4a des Verdrahtungselements. Das heißt, die Grenzfläche zwischen dem ersten Abdichtungsmaterial 71 und dem zweiten Abdichtungsmaterial 72 befindet sich nicht in Kontakt mit dem hohlen Bereich 4a des Verdrahtungselements 4, und infolgedessen kann eine Abtrennung des Verdrahtungselements 4 unterbunden werden, die durch Spannungen verursacht werden kann.
  • Ferner kann eine Verschlechterung des Verdrahtungselements 4 unterbunden werden, die durch Feuchtigkeit verursacht wird. Des Weiteren ist der gesamte hohle Bereich 4a des Verdrahtungselements 4 mit dem weichen oder elastischen zweiten Abdichtungsmaterial 72 abgedichtet, und infolgedessen kann der Einfluss von Spannungen reduziert werden, die auf das Verdrahtungselement 4 einwirken, und die Zuverlässigkeit der Halbleitereinheit kann weiter verbessert werden.
  • Fünfte Ausführungsform
  • 15 ist eine Draufsicht auf eine Halbleitereinheit gemäß einer fünften Ausführungsform. In 15 sind ein zweites Abdichtungsmaterial 72 und eine Abdeckung 6 zum leichteren Verständnis der Zeichnung durch virtuelle Linien dargestellt. Bei der zweiten Ausführungsform ist die gesamte Öffnung 8 des Basissubstrats 4 mit dem ersten Abdichtungsmaterial 71 abgedichtet.
  • Dagegen weist das Halbleiterelement 1 bei der fünften Ausführungsform in einer Draufsicht eine rechteckige Form auf, und die vier Ecken und die kurzen Seiten des Halbleiterelements 1, die einander gegenüberliegen, sind mit einem ersten Abdichtungsmaterial 71 abgedichtet, wie in 15 dargestellt. Das erste Abdichtungsmaterial 71 befindet sich auch in Kontakt mit einer seitlichen Oberfläche 32a einer isolierenden Schicht 32 in der Nähe der kurzen Seite des Halbleiterelements 1, und das erste Abdichtungsmaterial 71 weist eine ausreichende Haftfestigkeit auf. Außerdem ist es bei der fünften Ausführungsform wünschenswert, das erste Abdichtungsmaterial 71 so anzuordnen, dass es sich ähnlich wie bei der vierten Ausführungsform nicht in Kontakt mit einem hohlen Bereich 4a eines Verdrahtungselements 4 befindet.
  • Wie in 15 dargestellt, ist ein Bereich der Öffnung 8, der nicht mit dem Abdichtungsmaterial 71 abgedichtet ist, mit dem zweiten Abdichtungsmaterial 72 abgedichtet. Außerdem ist das Verdrahtungselement 4 mit dem zweiten Abdichtungsmaterial 72 abgedichtet. Da sonstige Konfigurationen der Halbleitereinheit der fünften Ausführungsform die gleichen wie jene der Halbleitereinheit der zweiten Ausführungsform sind, wird eine erneute Beschreibung derselben weggelassen.
  • Effekte
  • Bei der fünften Ausführungsform weist das Halbleiterelement 1 in einer Draufsicht eine rechteckige Form auf, und das erste Abdichtungsmaterial 71 dichtet die vier Ecken des Halbleiterelements 1 ab, und das erste Abdichtungsmaterial 71 erstreckt sich von zwei Paaren der Seiten, die einander in einer Draufsicht gegenüberliegen, entlang von irgendeinem der Paare der Seiten, die einander gegenüberliegen.
  • Daher kann das Halbleiterelement 1 durch das erste Abdichtungsmaterial 71, das sowohl die vier Ecken des Halbleiterelements 1 als auch von zwei Paaren der Seiten, die einander gegenüberliegen, irgendeines der Paare der Seiten abdichtet, die einander gegenüberliegen, mit einer im Vergleich zu dem Fall, in dem das gesamte Halbleiterelement 1 mit dem ersten Abdichtungsmaterial 71 abgedichtet wird, geringeren Menge des Abdichtungsmaterials fest an einer Wärmeabführungsplatte 31 haften und an dieser befestigt sein.
  • Im Allgemeinen ist es wahrscheinlich, dass Luft involviert ist, wenn ein Harz, wie beispielsweise ein Epoxidharz, bei einem Herstellungsschritt in eine Vertiefung eines Substrats eingebracht wird. Daher besteht die Möglichkeit, dass sich nach dem Härten des Epoxidharzes ein Hohlraum, d.h. eine Blase, in einem abgedichteten Bereich bildet. Als Maßnahmen dagegen wird zum Beispiel die Viskosität des Harzes verringert, indem das Substrat im Voraus erwärmt wird, was unterbinden kann, dass Luft involviert ist. Alternativ wird ein Evakuierungs-Mechanismus hinzugefügt, durch den ein Hohlraum vor dem Härten beseitigt werden kann.
  • Bei jeglichen Maßnahmen sind jedoch zusätzliche Kapitalinvestitionen durch eine Umgestaltung von Geräten sowie die Hinzufügung eines Herstellungsschritts notwendig. Dann wird das erste Abdichtungsmaterial 71 ähnlich wie bei der fünften Ausführungsform nur an den minimal erforderlichen Stellen in der Öffnung 8 angeordnet, so dass die für eine Abdichtung zu verwendende Menge des ersten Abdichtungsmaterials 71 beträchtlich reduziert werden kann. Durch Reduzieren der anzuordnenden Menge des ersten Abdichtungsmaterials 71 kann die Wahrscheinlichkeit, dass sich ein Hohlraum in dem ersten Abdichtungsmaterial 71 bildet, ohne zusätzliche Kapitalinvestitionen und die Hinzufügung eines Herstellungsschritts reduziert werden.
  • Bei der Halbleitereinheit gemäß der fünften Ausführungsform erstreckt sich das erste Abdichtungsmaterial 71 von zwei Paaren der Seiten, die einander in einer Draufsicht des Halbleiterelements 1 gegenüberliegen, entlang eines Paars der kürzeren Seiten, die einander gegenüberliegen. Wenn das erste Abdichtungsmaterial 71 entlang der einander gegenüberliegenden kurzen Seiten angeordnet ist, wie in 15 dargestellt, ist die angeordnete Menge des ersten Abdichtungsmaterials 61 im Vergleich zu einem Fall geringer, in dem das erste Abdichtungsmaterial 71 entlang der einander gegenüberliegenden langen Seiten angeordnet ist.
  • Daher kann die Wahrscheinlichkeit dafür, dass ein Hohlraum in dem ersten Abdichtungsmaterial 71 verursacht wird, weiter reduziert werden. Ferner sind die vier Ecken des Halbleiterelements 1, an denen Spannungen erzeugt werden, mit dem ersten Abdichtungsmaterial 71 bedeckt, und infolgedessen wird die Zuverlässigkeit der Halbleitereinheit ausreichend sichergestellt.
  • Sechste Ausführungsform
  • 16 ist eine Draufsicht auf eine Halbleitereinheit gemäß einer sechsten Ausführungsform. In 16 sind ein zweites Abdichtungsmaterial 72 und eine Abdeckung 6 zum leichteren Verständnis der Zeichnung durch virtuelle Linien dargestellt. Bei der fünften Ausführungsform sind die vier Ecken und die einander gegenüberliegenden kurzen Seiten der Halbleitereinheit 1 mit dem ersten Abdichtungsmaterial 71 abgedichtet. Bei der sechsten Ausführungsform sind dagegen die vier Ecken und die einander gegenüberliegenden langen Seiten eines Halbleiterelements 1 mit einem ersten Abdichtungsmaterial 71 abgedichtet. Da sonstige Konfigurationen der Halbleitereinheit der sechsten Ausführungsform die gleichen wie jene der Halbleitereinheit der fünften Ausführungsform sind, wird eine erneute Beschreibung derselben weggelassen.
  • Effekte
  • Bei der Halbleitereinheit gemäß der sechsten Ausführungsform erstreckt sich das erste Abdichtungsmaterial 71 von zwei Paaren der Seiten, die einander in einer Draufsicht des Halbleiterelements 1 gegenüberliegen, entlang eines Paars der längeren Seiten, die einander gegenüberliegen. Bei der sechsten Ausführungsform sind anstatt der einander gegenüberliegenden kurzen Seiten die einander gegenüberliegenden langen Seiten mit dem ersten Abdichtungsmaterial 71 abgedichtet, und infolgedessen können das Halbleiterelement 1 und ein Bonding-Material 2 mit einer geringen Menge des ersten Abdichtungsmaterials 71 fester gehalten werden. Daher können sowohl eine Verringerung der Wahrscheinlichkeit dafür, dass sich ein Hohlraum in dem ersten Abdichtungsmaterial 71 bildet, als auch eine hohe Zuverlässigkeit der Halbleitereinheit erreicht werden.
  • Siebte Ausführungsform
  • 17 ist eine Draufsicht auf eine Halbleitereinheit gemäß einer siebten Ausführungsform. 18 ist eine Querschnittsansicht der Halbleitereinheit gemäß der siebten Ausführungsform. Der in 18 dargestellte Querschnitt der Halbleitereinheit ist ein Schnitt entlang einer Linie E-E in 17. In 17 sind ein zweites Abdichtungsmaterial 72 und eine Abdeckung 6 zum leichteren Verständnis der Zeichnung durch virtuelle Linien dargestellt. 19 ist eine Draufsicht, die einen Bereich 100, in dem eine Luftbrücke vorhanden ist, schematisch darstellt. In 19 ist ein erstes Abdichtungsmaterial 71 nicht dargestellt.
  • Bei der fünften Ausführungsform sind die vier Ecken und die einander gegenüberliegenden kurzen Seiten des Halbleiterelements 1 mit dem ersten Abdichtungsmaterial 71 abgedichtet, und bei der sechsten Ausführungsform sind die vier Ecken und die einander gegenüberliegenden langen Seiten des Halbleiterelements 1 mit dem ersten Abdichtungsmaterial 71 abgedichtet. Bei der siebten Ausführungsform sind dagegen lediglich die vier Ecken eines Halbleiterelements 1 mit dem ersten Abdichtungsmaterial 71 abgedichtet.
  • Das heißt, bei der Halbleitereinheit der siebten Ausführungsform weist das Halbleiterelement 1 in einer Draufsicht eine rechteckige Form auf, das erste Abdichtungsmaterial 71 dichtet die vier Ecken des Halbleiterelements 1 ab, das erste Abdichtungsmaterial 71 ist an jeder der vier Ecken des Halbleiterelements 1 separat, und das erste Abdichtungsmaterial 71 liegt an den vier Stellen vor.
  • Das erste Abdichtungsmaterial 71 dichtet jede der vier Ecken des Halbleiterelements 1 derart ab, dass die jeweilige Ecke nicht freiliegt. Außerdem dichtet das erste Abdichtungsmaterial 71 nur die vier Ecken des Halbleiterelements 1 ab, wobei die vier Ecken die minimal erforderlichen Stellen sind, und infolgedessen ist es notwendig, dass sich das erste Abdichtungsmaterial 71 sicher in Kontakt mit dem Halbleiterelement 1, einem Bonding-Material 2 und einer Wärmeabführungsplatte 31 in einer Öffnung 8 befindet.
  • Andererseits ist es bevorzugt, dass das erste Abdichtungsmaterial 71 derart abdichtet, dass es sich nicht in Kontakt mit dem in 19 dargestellten Bereich 100 befindet, in dem eine Luftbrücke vorhanden ist, um die Verschlechterung der Hochfrequenz-Charakteristika so weit wie möglich zu verhindern. Da das erste Abdichtungsmaterial 71 bei der siebten Ausführungsform so ausgebildet ist, dass es an jeder der vier Ecken separat ist, befindet es sich nicht in Kontakt mit dem Bereich 100, in dem eine Luftbrücke vorhanden ist, zwischen den oberen Elektroden 91 und 92, und das Halbleiterelement 1 kann mit dem ersten Abdichtungsmaterial 71 abgedichtet werden.
  • Das in einer Hochfrequenz-Halbleitereinheit zu verwendende Halbleiterelement 1 weist häufig eine rechteckige Form auf, und infolgedessen ist es im Vergleich zu einer quadratischen Form wahrscheinlicher, dass sich das Halbleiterelement 1 nach einem Chip-Bonding zur Bildung des Bonding-Materials 2 entlang der Längsrichtung des Halbleiterelements 1 neigt.
  • 20 ist eine Draufsicht auf eine Halbleitereinheit gemäß einer Variation der siebten Ausführungsform. 21 ist eine Querschnittsansicht der Halbleitereinheit gemäß der Variation der siebten Ausführungsform. Der in 21 dargestellte Querschnitt der Halbleitereinheit ist ein Schnitt entlang einer Linie F-F in 20. In 20 sind ein zweites Abdichtungsmaterial 72 und eine Abdeckung 6 zum leichteren Verständnis der Zeichnung durch virtuelle Linien dargestellt. Bei der Variation der siebten Ausführungsform wird eine Struktur eingesetzt, bei der angenommen wird, dass sich ein Halbleiterelement 1 entlang der Längsrichtung neigt.
  • Wie in den 20 und 21 dargestellt, wird eine Struktur eingesetzt, bei der das Bonding-Material 2 derart angeordnet ist, dass von zwei Paaren von Seiten, die einander in einer Draufsicht des Halbleiterelements 1 gegenüberliegen, die Dicke des Bonding-Materials 2 auf der einen Seite eines Paars der einander gegenüberliegenden kürzeren Seiten geringer als die Dicke desselben auf der anderen Seite des Paars ist. Das heißt, bei der Variation der siebten Ausführungsform wird angenommen, dass eine Struktur eingesetzt ist, bei der das Bonding-Material 2 derart angeordnet ist, dass von den kurzen Seiten, die einander in einer Draufsicht des Halbleiterelements 1 gegenüberliegen, die Dicke des Bonding-Materials 2 auf der einen Seite der kurzen Seiten geringer als die Dicke desselben auf der anderen Seite der kurzen Seiten ist.
  • Bei der siebten Ausführungsform ist das erste Abdichtungsmaterial 71 durch eine Auftragseinrichtung so ausgebildet, dass es an den vier Ecken des Halbleiterelements 1 getrennt ist. Das heißt, das erste Abdichtungsmaterial 71 besteht aus zwei ersten Abdichtungsmaterialien 711 sowie 711 und zwei ersten Abdichtungsmaterialien 712 sowie 712. Die Anbringungsmenge ist entsprechend der Neigung des Halbleiterelements 1 zwischen den ersten Abdichtungsmaterialien 711 und 712 verändert, wie in 21 dargestellt.
  • Wie in den 20 und 21 dargestellt, ist von den vier Ecken des Halbleiterelements 1 in zwei Ecken, in denen das Bonding-Material 2, bei dem es sich um eine Chip-Bonding-Schicht handelt, jeweils relativ dünn ausgebildet ist, eine relativ große Anbringungsmenge des ersten Abdichtungsmaterials 712 angeordnet, und in zwei Ecken, in denen das Bonding-Material 2 jeweils relativ dick ausgebildet ist, ist eine relativ geringe Anbringungsmenge des ersten Abdichtungsmaterials 711 angeordnet, wobei die Anbringungsmenge eine Bildungsmenge ist.
  • So weist die Variation der siebten Ausführungsform das Merkmal auf, dass die Anbringungsmenge des ersten Abdichtungsmaterials 712 jeweils in den zwei Ecken auf der einen Seite der kurzen Seiten, an denen das Bonding-Material 2 relativ dünn ausgebildet ist, größer als die Anbringungsmenge des ersten Abdichtungsmaterials 711 jeweils in den zwei Ecken auf der anderen Seite der kurzen Seiten ist, an denen das Bonding-Material 1 relativ dick ausgebildet ist, wobei die Anbringungsmenge eine Bildungsmenge ist.
  • Das heißt, bei der Variation der siebten Ausführungsform ist das erste Abdichtungsmaterial 71, das aus den zwei ersten Abdichtungsmaterialien 711 und den zwei ersten Abdichtungsmaterialien 712 besteht, derart angeordnet, dass die Bildungsmenge jeweils in den zwei Ecken auf der einen Seite der kurzen Seiten größer als die Bildungsmenge jeweils in den zwei Ecken auf der anderen Seite der kurzen Seiten ist.
  • Im Ergebnis können die an dem Bonding-Material 2 zwischen den ersten Abdichtungsmaterialien 711 und 712 anliegenden thermischen Spannungen insgesamt ausgeglichen werden. Es ist außerdem wünschenswert, dass die Höhe der ersten Abdichtungsmaterialien 711 und 712 geringer als die Bildungshöhe einer isolierenden Schicht 32 ist und die ersten Abdichtungsmaterialien 711 und 712 in der Öffnung 8 enthalten sind. Die Anbringungsmenge von jedem der ersten Abdichtungsmaterialien 711 und 712 kann vor der Herstellung basierend auf der Dicke des Bonding-Materials 2 in jeder Ecke bestimmt werden, nachdem die an dem Bonding-Material 2 anliegenden Spannungen im Voraus durch Verwenden einer Simulation oder dergleichen näherungsweise abgeschätzt worden sind, und dann werden die Spannungen durch einen Test unter Verwendung einer realen Einheit präzise vorhergesagt, da die an dem Bonding-Material 2 anliegenden Spannungen in Abhängigkeit von den physikalischen Eigenschaften und der Abmessung jedes Elements variieren.
  • Da sonstige Konfigurationen der Halbleitereinheit der siebten Ausführungsform die gleichen wie jene der Halbleitereinheiten der fünften Ausführungsform und der sechsten Ausführungsform sind, wird eine erneute Beschreibung derselben weggelassen.
  • Effekte
  • Das in einer Hochfrequenz-Halbleitereinheit zu verwendende Halbleiterelement weist in einer Draufsicht häufig eine rechteckige Form auf, und infolgedessen ist es im Vergleich zu einer quadratischen Form wahrscheinlicher, dass sich das Halbleiterelement 1 nach einem Chip-Bonding zur Bildung des Bonding-Materials 2 entlang der Längsrichtung neigt. Daher variiert außerdem die Dicke des Bonding-Materials 2, bei dem es sich um eine Chip-Bonding-Schicht handelt, in den vier Ecken des Halbleiterelements 1, wie vorstehend beschrieben.
  • Allgemein gesagt, es ist eine Spannungsrelaxation groß, wenn die Dicke des Bonding-Materials 2 groß ist, und ist gering, wenn die Dicke des Bonding-Materials 2 gering ist. Wenn die Dicke des Bonding-Materials 2 daher in den vier Ecken des Halbleiterelements 1 variiert, variiert auch die Zuverlässigkeit bei einem Thermoschocktest in den vier Ecken oder dergleichen, wodurch sich das Bonding-Material 2 von der schwächsten Ecke verschlechtert, so dass die Zuverlässigkeit durch die schwächste Ecke beschränkt wird.
  • Dann kann die Spannungsrelaxation in den vier Ecken durch Festlegen unterschiedlicher Anbringungsmengen der ersten Abdichtungsmaterialien 711 und 712 entsprechend der Neigung des Halbleiterelements 1, d.h. entsprechend der Dicke des Bonding-Materials 2, ausgeglichen werden, wobei die Anbringungsmengen Bildungsmengen sind. So kann eine hohe Zuverlässigkeit erzielt werden.
  • Bei der siebten Ausführungsform ist das erste Abdichtungsmaterial 71 so angeordnet, dass es in jeder der vier Ecken des Halbleiterelements 1 getrennt ist. Wenn daher angenommen wird, dass eine Struktur eingesetzt wird, bei der das Bonding-Material 2 so angeordnet ist, dass es in jeder der vier Ecken, die einander in einer Draufsicht auf das Halleiterelement 1 gegenüberliegen, eine unterschiedliche Dicke aufweist, kann die Anbringungsmenge des ersten Abdichtungsmaterials 71 in jeder der vier Ecken des Halbleiterelements 1 entsprechend der Dicke des Bonding-Materials 2 auf eine andere Menge festgelegt werden. Im Ergebnis kann bei der Halbleitereinheit der siebten Ausführungsform die Spannungsrelaxation des Bonding-Materials 2 in den vier Ecken ausgeglichen werden, auch wenn das Bonding-Material 2 so angeordnet ist, dass es in jeder der vier Ecken eine andere Dicke aufweist.
  • Bei jeder von der ersten Ausführungsform bis zur siebten Ausführungsform kann das erste Abdichtungsmaterial 71 zumindest einen Bereich des Halbleiterelements 1 so abdichten, dass es sich in direktem Kontakt mit dem Halbleiterelement 1 befindet. Das zweite Abdichtungsmaterial 72 kann das Verdrahtungselement 4 so abdichten, dass es sich in direktem Kontakt mit dem Verdrahtungselement 4 befindet. Bei der vorliegenden Erfindung können die jeweiligen Ausführungsformen innerhalb des Umfangs der vorliegenden Erfindung frei kombiniert, oder es können in einer geeigneten Weise Merkmale modifiziert oder weggelassen werden.
  • Obwohl die vorliegende Erfindung im Detail beschrieben ist, handelt es sich bei der vorstehenden Beschreibung in sämtlichen Aspekten um eine Exemplifizierung, und die vorliegende Erfindung ist nicht beschränkt auf diese. Es versteht sich, dass zahllose nicht dargestellte Variationen konzipiert werden können, ohne von dem Umfang der vorliegenden Erfindung abzuweichen.
  • Bezugszeichenliste
  • 1
    Halbleiterelement
    2, 51
    Bonding-Material
    3
    Basissubstrat
    31
    Wärmeabführungsplatte
    32
    isolierende Schicht
    32a
    seitliche Oberfläche
    33
    leitfähige Schicht
    331, 332, 333, 334
    leitfähige Struktur
    331a, 333a
    externer Elektrodenbereich
    331b, 332a
    Verdrahtungselement-Bonding-Bereich
    4, 41, 42
    Verdrahtungselement
    4a
    hohler Bereich
    5
    elektronische Komponente
    6
    Abdeckung
    61
    Klebstoff
    71
    erstes Abdichtungsmaterial
    72
    zweites Abdichtungsmaterial
    8
    Öffnung
    9, 91, 92
    obere Elektrode
    100
    Bereich, in dem eine Luftbrücke vorhanden ist
  • ZITATE ENTHALTEN IN DER BESCHREIBUNG
  • Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
  • Zitierte Patentliteratur
    • JP H10209344 A [0009]
    • JP 2006351737 A [0009]

Claims (21)

  1. Halbleitereinheit, die Folgendes aufweist: - eine isolierende Schicht; - eine leitfähige Schicht, die an die eine Hauptoberfläche der isolierenden Schicht gebondet ist; - ein Halbleiterelement, das derart angeordnet ist, dass eine obere Oberfläche des Halbleiterelements in eine Richtung gewandt ist, welche die gleiche wie jene der einen Hauptoberfläche der isolierenden Schicht ist; - eine obere Elektrode, die auf der oberen Oberfläche des Halbleiterelements angeordnet ist; - ein Verdrahtungselement, dessen eines Ende elektrisch an die obere Elektrode des Halbleiterelements gebondet ist und dessen anderes Ende elektrisch an die leitfähige Schicht gebondet ist und das einen hohlen Bereich aufweist; - ein erstes Abdichtungsmaterial; und - ein zweites Abdichtungsmaterial, das weicher oder elastischer als das erste Abdichtungsmaterial ist wobei - das erste Abdichtungsmaterial zumindest einen Bereich des Halbleiterelements so abdichtet, dass es sich in Kontakt mit dem Halbleiterelement befindet, und - das zweite Abdichtungsmaterial das Verdrahtungselement so abdichtet, dass es sich in Kontakt mit dem Verdrahtungselement befindet.
  2. Halbleitereinheit nach Anspruch 1, die des Weiteren Folgendes aufweist: eine Wärmeabführungsplatte, wobei - die andere Hauptoberfläche der isolierenden Schicht an die eine Hauptoberfläche der Wärmeabführungsplatte gebondet ist, - eine Öffnung, in der die Wärmeabführungsplatte nicht mit der isolierenden Schicht bedeckt ist, an der einen Hauptoberfläche der Wärmeabführungsplatte angeordnet ist, - eine untere Oberfläche des Halbleiterelements an die eine Hauptoberfläche der Wärmeabführungsplatte in der Öffnung gebondet ist und - das erste Abdichtungsmaterial zumindest einen Bereich des Halbleiterelements und der Öffnung abdichtet.
  3. Halbleitereinheit nach Anspruch 2, wobei das erste Abdichtungsmaterial bis zu einer Höhe, die höher als die eine Hauptoberfläche der isolierenden Schicht oder gleich dieser ist, in die Öffnung eingebracht ist.
  4. Halbleitereinheit nach Anspruch 3, wobei die eine Hauptoberfläche der isolierenden Schicht in der Öffnung so angeordnet ist, dass sie höher als die obere Oberfläche des Halbleiterelements liegt.
  5. Halbleitereinheit nach einem der Ansprüche 1 bis 4, wobei - das erste Abdichtungsmaterial zumindest einen Bereich des Halbleiterelements so abdichtet, dass es sich nicht in Kontakt mit dem hohlen Bereich des Verdrahtungselements befindet, und - sich das zweite Abdichtungsmaterial in Kontakt mit dem gesamten hohlen Bereich des Verdrahtungselements befindet.
  6. Halbleitereinheit nach einem der Ansprüche 1 bis 4, wobei der Bereich, in dem sich das Verdrahtungselement in Kontakt mit dem zweiten Abdichtungsmaterial befindet, größer als der Bereich ist, in dem sich das Verdrahtungselement in Kontakt mit dem ersten Abdichtungsmaterial befindet.
  7. Halbleitereinheit nach einem der Ansprüche 1 bis 4, wobei das erste Abdichtungsmaterial einen Bereich des Halbleiterelements so abdichtet, dass es sich nicht in Kontakt mit der oberen Oberfläche des Halbleiterelements befindet.
  8. Halbleitereinheit nach einem der Ansprüche 1 bis 7, wobei das Verdrahtungselement ein Draht ist.
  9. Halbleitereinheit nach einem der Ansprüche 1 bis 8, wobei der Biegemodul des zweiten Abdichtungsmaterials kleiner als der Biegemodul des ersten Abdichtungsmaterials ist.
  10. Halbleitereinheit nach einem der Ansprüche 1 bis 9, wobei - die isolierende Schicht aus Glasepoxid besteht und - das erste Abdichtungsmaterial aus einem Epoxidharz besteht.
  11. Halbleitereinheit nach einem der Ansprüche 1 bis 10, wobei - das erste Abdichtungsmaterial aus einem Epoxidharz besteht und - das zweite Abdichtungsmaterial aus einem Silikongel besteht.
  12. Halbleitereinheit nach einem der Ansprüche 2 bis 4, wobei - das Bonding-Material, welches das Halbleiterelement und die Wärmeabführungsplatte aneinander bondet, aus einem leitfähigen Harz besteht und - das leitfähige Harz eines von einem Epoxidharz, einem Acrylharz und Silikon sowie ein Metallfüllmaterial enthält.
  13. Halbleitereinheit nach einem der Ansprüche 2 bis 4, wobei das Bonding-Material, welches das Halbleiterelement und die Wärmeabführungsplatte aneinander bondet, aus einem sinterbaren Bonding-Material besteht.
  14. Halbleitereinheit nach einem der Ansprüche 2 bis 4, wobei die Oberfläche des Bonding-Materials, welches das Halbleiterelement und die Wärmeabführungsplatte aneinander bondet, porös ist.
  15. Halbleitereinheit nach einem der Ansprüche 1 bis 14, wobei - das Halbleiterelement in einer Draufsicht eine rechteckige Form aufweist, - das erste Abdichtungsmaterial vier Ecken des Halbleiterelements abdichtet und - das erste Abdichtungsmaterial so ausgebildet ist, dass es an jeder der vier Ecken des Halbleiterelements separat ist.
  16. Halbleitereinheit nach einem der Ansprüche 2 bis 4, wobei die Halbleitereinheit des Weiteren ein Bonding-Material aufweist, welches das Halbleiterelement und die Wärmeabführungsplatte aneinander bondet, wobei - das Halbleiterelement in einer Draufsicht eine rechteckige Form aufweist, - das erste Abdichtungsmaterial vier Ecken des Halbleiterelements abdichtet, - das Bonding-Material derart angeordnet ist, dass von zwei Paaren von Seiten, die einander in einer Draufsicht des Halbleiterelements gegenüberliegen, die Dicke des Bonding-Materials auf der einen Seite eines Paars von einander gegenüberliegenden kürzeren Seiten kleiner als die Dicke des Bonding-Materials auf der anderen Seite des Paars ist, und - das erste Abdichtungsmaterial derart angeordnet ist, dass die Bildungsmenge des ersten Abdichtungsmaterials jeweils an zwei Ecken auf der einen Seite des Paars größer als die Bildungsmenge des ersten Abdichtungsmaterials jeweils an zwei Ecken auf der anderen Seite des Paars ist.
  17. Halbleitereinheit nach einem der Ansprüche 1 bis 14, wobei - das Halbleiterelement in einer Draufsicht eine rechteckige Form aufweist, - das erste Abdichtungsmaterial vier Ecken des Halbleiterelements abdichtet und - sich das erste Abdichtungsmaterial von zwei Paaren von Seiten, die einander in einer Draufsicht des Halbleiterelements gegenüberliegen, entlang irgendeines von den zwei Paaren von einander gegenüberliegenden Seiten erstreckt.
  18. Halbleitereinheit nach Anspruch 17, wobei sich das erste Abdichtungsmaterial von zwei Paaren von Seiten, die einander in einer Draufsicht des Halbleiterelements gegenüberliegen, entlang eines Paars von einander gegenüberliegenden kürzeren Seiten erstreckt.
  19. Halbleitereinheit nach Anspruch 17, wobei sich das erste Abdichtungsmaterial von zwei Paaren von Seiten, die einander in einer Draufsicht des Halbleiterelements gegenüberliegen, entlang eines Paars von einander gegenüberliegenden längeren Seiten erstreckt.
  20. Halbleitereinheit nach einem der Ansprüche 1 bis 19, wobei das Halbleiterelement ein Element ist, das ein Hochfrequenzsignal verstärkt oder schaltet.
  21. Halbleitereinheit nach Anspruch 20, wobei das Material des Halbleiterelements ein Halbleiter mit großer Bandlücke ist.
DE112018001053.8T 2017-02-28 2018-02-28 Halbleitereinheit und verfahren zur herstellung einer halbleitereinheit Pending DE112018001053T5 (de)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2017-036976 2017-02-28
JP2017036976 2017-02-28
PCT/JP2018/007504 WO2018159678A1 (ja) 2017-02-28 2018-02-28 半導体装置

Publications (1)

Publication Number Publication Date
DE112018001053T5 true DE112018001053T5 (de) 2019-12-19

Family

ID=63370057

Family Applications (1)

Application Number Title Priority Date Filing Date
DE112018001053.8T Pending DE112018001053T5 (de) 2017-02-28 2018-02-28 Halbleitereinheit und verfahren zur herstellung einer halbleitereinheit

Country Status (5)

Country Link
US (2) US11004761B2 (de)
JP (1) JP6719643B2 (de)
CN (1) CN110326103B (de)
DE (1) DE112018001053T5 (de)
WO (1) WO2018159678A1 (de)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10797039B2 (en) * 2016-12-07 2020-10-06 STATS ChipPAC Pte. Ltd. Semiconductor device and method of forming a 3D interposer system-in-package module
FR3090264B1 (fr) * 2018-12-13 2022-01-07 St Microelectronics Grenoble 2 Procédé de montage de composant
US11387210B2 (en) 2019-03-15 2022-07-12 Fuji Electric Co., Ltd. Semiconductor module and manufacturing method therefor
WO2020230457A1 (ja) * 2019-05-16 2020-11-19 Ngkエレクトロデバイス株式会社 パワー半導体モジュールおよびその製造方法
US11728238B2 (en) * 2019-07-29 2023-08-15 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor package with heat dissipation films and manufacturing method thereof
JP7280789B2 (ja) * 2019-09-24 2023-05-24 株式会社東芝 パワーモジュール
JP7454129B2 (ja) * 2020-03-18 2024-03-22 富士電機株式会社 半導体装置
US20230067313A1 (en) * 2021-08-31 2023-03-02 Taiwan Semiconductor Manufacturing Company, Ltd. Package structure and method of forming the same

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10209344A (ja) 1997-01-16 1998-08-07 Sanken Electric Co Ltd 樹脂封止型回路装置
JP2006351737A (ja) 2005-06-15 2006-12-28 Hitachi Ltd 半導体パワーモジュール

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5910245A (ja) 1982-07-09 1984-01-19 Hitachi Ltd 樹脂封止半導体装置とその製造法
US5012323A (en) * 1989-11-20 1991-04-30 Micron Technology, Inc. Double-die semiconductor package having a back-bonded die and a face-bonded die interconnected on a single leadframe
JPH0582678A (ja) * 1991-09-24 1993-04-02 Sanyo Electric Co Ltd 混成集積回路
US5831836A (en) * 1992-01-30 1998-11-03 Lsi Logic Power plane for semiconductor device
JPH07180703A (ja) * 1995-01-12 1995-07-18 Jidosha Denki Kogyo Co Ltd アクチュエータ
JPH098076A (ja) * 1995-06-23 1997-01-10 Sumitomo Metal Mining Co Ltd ボンディングワイヤ
JP2000332160A (ja) 1999-05-24 2000-11-30 Sumitomo Metal Electronics Devices Inc キャビティダウン型半導体パッケージ
JP2001267340A (ja) 2000-03-16 2001-09-28 Hitachi Ltd 半導体装置の製造方法
JP5023792B2 (ja) * 2007-04-26 2012-09-12 株式会社デンソー 半導体圧力センサ装置
US8354688B2 (en) * 2008-03-25 2013-01-15 Bridge Semiconductor Corporation Semiconductor chip assembly with bump/base/ledge heat spreader, dual adhesives and cavity in bump
DE112011105178B4 (de) * 2011-04-22 2017-11-09 Mitsubishi Electric Corporation Halbleitervorrichtung
JP2013008720A (ja) * 2011-06-22 2013-01-10 Panasonic Corp 電子デバイスの製造方法
JP2016081943A (ja) 2014-10-09 2016-05-16 三菱電機株式会社 半導体装置及びその製造方法
JP6791621B2 (ja) * 2015-09-11 2020-11-25 ルネサスエレクトロニクス株式会社 半導体装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10209344A (ja) 1997-01-16 1998-08-07 Sanken Electric Co Ltd 樹脂封止型回路装置
JP2006351737A (ja) 2005-06-15 2006-12-28 Hitachi Ltd 半導体パワーモジュール

Also Published As

Publication number Publication date
WO2018159678A1 (ja) 2018-09-07
JPWO2018159678A1 (ja) 2019-11-21
JP6719643B2 (ja) 2020-07-08
US20210193546A1 (en) 2021-06-24
US20200043822A1 (en) 2020-02-06
CN110326103B (zh) 2023-05-02
CN110326103A (zh) 2019-10-11
US11004761B2 (en) 2021-05-11

Similar Documents

Publication Publication Date Title
DE112018001053T5 (de) Halbleitereinheit und verfahren zur herstellung einer halbleitereinheit
DE102009000587B4 (de) Verfahren zur Herstellung eines Moduls mit einer gesinterten Verbindung zwischen einem Halbleiterchip und einer Kupferoberfläche
DE102014213564B4 (de) Halbleitervorrichtung und Verfahren zu ihrer Herstellung
DE102004040465B4 (de) Gehäuseanordnung für elektronische Bauelemente und Verfahren zum Verpacken elektronischer Bauelemente
DE102012214901A1 (de) Halbleiteranordnung mit einer Diffusionslotschicht auf einer gesinterten Silberschicht
DE102016114463B4 (de) Die-befestigungsverfahren und halbleiterbauelemente, die auf der grundlage solcher verfahren hergestellt werden
EP2743973A2 (de) Verfahren zur Kontaktierung eines Halbleiterelements mittels Schweißens eines Kontaktelements an eine Sinterschicht auf dem Halbleiterelement und Halbleiterbauelement mit erhöhter Stabilität gegenüber thermomechanischen Einflüssen
DE102012105840A1 (de) Verfahren zum Befestigen einer Metallfläche auf einen Träger, Verfahren zum Befestigen eines Chips auf einen Chipträger, Chip-Packungs-Modul und Packungs-Modul
EP3747048A1 (de) Elektronisches bauelement
DE102013205138A1 (de) Halbleiterbauelement, Halbleitermodul sowie Verfahren zur Herstellung eines Halbleiterbauelements und eines Halbleitermoduls
DE112019005011T5 (de) Halbleiterbauteil und verfahren zur herstellung eines halbleiterbauteils
DE102011053362A1 (de) Leistungs-halbleiterchip-verkapselung
DE102015109186A1 (de) Halbleiteranordnung, Halbleitersystem und Verfahren zur Ausbildung einer Halbleiteranordnung
EP3208841A1 (de) Verfahren zur herstellung einer wärmespreizplatte, wärmespreizplatte, verfahren zur herstellung eines halbleitermoduls und halbleitermodul
DE102015118664A1 (de) Verfahren zur herstellung eines leistungshalbleitermoduls
DE102013108148A1 (de) Elektrische Vorrichtungspackung mit einem Laminat und Verfahren zur Herstellung einer elektrischen Vorrichtungspackung mit einem Laminat
DE112016006433T5 (de) Halbleitereinrichtung und verfahren zum herstellen derselben
DE102019132837B4 (de) Doppelseitiges Kühlleistungsmodul und Verfahren zu dessen Herstellung
DE102010061573B4 (de) Verfahren zur Herstellung eines Halbleiterbauelements
EP3208845B1 (de) Verfahren zur herstellung eines schaltungsträgers, schaltungsträger, verfahren zur herstellung eines halbleitermoduls und halbleitermodul
DE102015100868B4 (de) Integrierte Schaltung und Verfahren zum Herstellen einer integrierten Schaltung
DE102013216003A1 (de) Halbleitervorrichtung und Herstellungsverfahren dafür
DE102007002807B4 (de) Chipanordnung
DE102020006530A1 (de) Halbleiterpackungen und zugehörige Verfahren
DE112015007185B4 (de) Halbleitervorrichtung und Verfahren zu deren Herstellung

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R082 Change of representative

Representative=s name: MEISSNER BOLTE PATENTANWAELTE RECHTSANWAELTE P, DE

R084 Declaration of willingness to licence
R016 Response to examination communication