DE102014101591A1 - Leistungstransistoranordnung und damit versehene Baugruppe - Google Patents
Leistungstransistoranordnung und damit versehene Baugruppe Download PDFInfo
- Publication number
- DE102014101591A1 DE102014101591A1 DE102014101591.6A DE102014101591A DE102014101591A1 DE 102014101591 A1 DE102014101591 A1 DE 102014101591A1 DE 102014101591 A DE102014101591 A DE 102014101591A DE 102014101591 A1 DE102014101591 A1 DE 102014101591A1
- Authority
- DE
- Germany
- Prior art keywords
- power transistor
- power
- electrode
- carrier
- transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 230000008878 coupling Effects 0.000 claims description 25
- 238000010168 coupling process Methods 0.000 claims description 25
- 238000005859 coupling reaction Methods 0.000 claims description 25
- 239000004020 conductor Substances 0.000 claims description 13
- 229910002601 GaN Inorganic materials 0.000 claims description 9
- 230000005669 field effect Effects 0.000 claims description 8
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 6
- 229910052710 silicon Inorganic materials 0.000 claims description 6
- 239000010703 silicon Substances 0.000 claims description 6
- 239000002184 metal Substances 0.000 claims description 5
- 229910052751 metal Inorganic materials 0.000 claims description 5
- 229910001092 metal group alloy Inorganic materials 0.000 claims description 5
- 239000004065 semiconductor Substances 0.000 claims description 5
- 229910044991 metal oxide Inorganic materials 0.000 claims description 4
- 150000004706 metal oxides Chemical class 0.000 claims description 4
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 claims description 3
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 claims description 3
- 229910010271 silicon carbide Inorganic materials 0.000 claims description 3
- 239000000463 material Substances 0.000 description 7
- 239000010949 copper Substances 0.000 description 6
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 3
- 229910052802 copper Inorganic materials 0.000 description 3
- 229910000831 Steel Inorganic materials 0.000 description 2
- 230000000712 assembly Effects 0.000 description 2
- 238000000429 assembly Methods 0.000 description 2
- UGKDIUIOSMUOAW-UHFFFAOYSA-N iron nickel Chemical compound [Fe].[Ni] UGKDIUIOSMUOAW-UHFFFAOYSA-N 0.000 description 2
- 239000010959 steel Substances 0.000 description 2
- 229910000881 Cu alloy Inorganic materials 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000005476 soldering Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
- H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
- H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49517—Additional leads
- H01L23/49524—Additional leads the additional leads being a tape carrier or flat leads
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49541—Geometry of the lead-frame
- H01L23/49562—Geometry of the lead-frame for devices being provided for in H01L29/00
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49575—Assemblies of semiconductor devices on lead frames
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49838—Geometry or layout
- H01L23/49844—Geometry or layout for devices being provided for in H01L29/00
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
- H01L24/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
- H01L24/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
- H01L24/39—Structure, shape, material or disposition of the strap connectors after the connecting process
- H01L24/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
- H01L2224/0601—Structure
- H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
- H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
- H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
- H01L2224/37001—Core members of the connector
- H01L2224/37099—Material
- H01L2224/371—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/37138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/37147—Copper [Cu] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
- H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
- H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
- H01L2224/401—Disposition
- H01L2224/40151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/40221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/40245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73221—Strap and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
- H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
- H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
- H01L25/071—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next and on each other, i.e. mixed assemblies
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
- H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
- H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
- H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/102—Material of the semiconductor or solid state bodies
- H01L2924/1025—Semiconducting materials
- H01L2924/1026—Compound semiconductors
- H01L2924/1032—III-V
- H01L2924/1033—Gallium nitride [GaN]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
- H01L2924/13055—Insulated gate bipolar transistor [IGBT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1306—Field-effect transistor [FET]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1306—Field-effect transistor [FET]
- H01L2924/13062—Junction field-effect transistor [JFET]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1306—Field-effect transistor [FET]
- H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Geometry (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Junction Field-Effect Transistors (AREA)
Abstract
Verschiedene Ausführungsformen stellen eine Leistungstransistoranordnung (100) bereit, die einen Träger (102), der mindestens einen Hauptbereich (104), einen ersten Anschlussbereich (106) und einen zweiten Anschlussbereich (108) aufweist, die voneinander elektrisch isoliert sind; einen ersten Leistungstransistor (110), der eine Steuerelektrode (112), eine erste Leistungselektrode (114) und eine zweite Leistungselektrode (116) besitzt, wobei er so auf dem Hauptbereich (104) des Trägers (102) angeordnet ist, dass seine erste Leistungselektrode (114) dem Hauptbereich (104) des Trägers (102) zugewandt ist und mit dem Hauptbereich (104) des Trägers (102) elektrisch gekoppelt ist; und einen zweiten Leistungstransistor (120), der eine Steuerelektrode (122), eine erste Leistungselektrode (124) und eine zweite Leistungselektrode (126) besitzt, wobei er so auf den Anschlussbereichen (106, 108) des Trägers (102) angeordnet ist, dass seine Steuerelektrode (122) und seine erste Leistungselektrode (124) den Anschlussbereichen (106, 108) zugewandt sind, wobei seine Steuerelektrode (122) mit dem ersten Anschlussbereich (106) elektrisch gekoppelt ist und seine erste Leistungselektrode (124) mit dem zweiten Anschlussbereich (108) elektrisch gekoppelt ist, aufweisen kann.
Description
- Verschiedene Ausführungsformen betreffen allgemein eine Leistungstransistoranordnung und eine damit versehene Baugruppe.
- Leistungshalbleiterchips können in eine elektronische Baugruppe für verschiedene Schaltungen integriert sein. Zum Beispiel können eine Kaskadenschaltung oder eine Halbbrückenschaltung durch diskrete Komponenten oder Baugruppen oder mittels einer Chip-auf-Chip-Struktur, bei der Diffusionslöten verwendet sein kann, implementiert sein.
- Diskrete Komponenten oder Baugruppen können zu einer signifikanten Baugruppeninduktivität und somit Schaltverlusten führen. Eine Chip-auf-Chip-Struktur kann zu thermischen Einschränkungen in Bezug auf den Chip an der Oberseite (z. B. einem Silizium-Feldeffekttransistor-Chip) führen.
- Verschiedene Ausführungsformen stellen eine Leistungstransistoranordnung bereit. Die Leistungstransistoranordnung kann einen Träger, der mindestens einen Hauptbereich und einen ersten Anschlussbereich und einen zweiten Anschlussbereich aufweist, wobei der Hauptbereich, der erste Anschlussbereich und der zweite Anschlussbereich voneinander elektrisch isoliert sind; einen ersten Leistungstransistor, der eine Steuerelektrode und eine erste Leistungselektrode und eine zweite Leistungselektrode besitzt, wobei der erste Leistungstransistor so auf dem Hauptbereich des Trägers angeordnet ist, dass die erste Leistungselektrode des ersten Leistungstransistors dem Hauptbereich des Trägers zugewandt ist und mit dem Hauptbereich des Trägers elektrisch gekoppelt ist; und einen zweiten Leistungstransistor, der eine Steuerelektrode und eine erste Leistungselektrode und eine zweite Leistungselektrode besitzt, wobei der zweite Leistungstransistor auf dem ersten Anschlussbereich und dem zweiten Anschlussbereich so angeordnet ist, dass die Steuerelektrode des zweiten Leistungstransistors und die erste Leistungselektrode des zweiten Leistungstransistors den Anschlussbereichen des Trägers zugewandt sind, umfassen. Die Steuerelektrode des zweiten Leistungstransistors kann mit dem ersten Anschlussbereich des Trägers elektrisch gekoppelt sein und die erste Leistungselektrode des zweiten Leistungstransistors kann mit dem zweiten Anschlussbereich des Trägers elektrisch gekoppelt sein.
- Der Hauptbereich des Trägers kann eine Größe von mindestens 5 mm2, z. B. eine Größe von mindestens 6 mm2, z. B. eine Größe von mindestens 7 mm2, z. B. eine Größe von mindestens 8 mm2, z. B. eine Größe von mindestens 9 mm2 oder z. B. eine Größe von mindestens 10 mm2, haben. In verschiedenen Ausführungsformen kann der Hauptbereich des Trägers eine Größe von kleiner oder gleich 600 mm2, z. B. kleiner oder gleich 500 mm2, z. B. kleiner oder gleich 450 mm2, z. B. kleiner oder gleich 400 mm2, z. B. kleiner oder gleich 350 mm2 oder z. B. kleiner oder gleich 300 mm2, haben.
- In verschiedenen Ausführungsformen kann der erste Anschlussbereich und/oder der zweite Anschlussbereich des Trägers eine Größe von kleiner oder gleich 5 mm2, z. B. kleiner oder gleich 4 mm2, z. B. kleiner oder gleich 3 mm2, z. B. kleiner oder gleich 2 mm2, z. B. kleiner oder gleich 1 mm2 oder z. B. kleiner oder gleich 0,5 mm2, haben.
- In verschiedenen Ausführungsformen kann der erste Leistungstransistor so auf dem Hauptbereich des Trägers angeordnet sein, dass die Steuerelektrode des ersten Leistungstransistors von dem Hauptbereich des Trägers abgewandt ist.
- In verschiedenen Ausführungsformen kann die Steuerelektrode des ersten Leistungstransistors entweder mit dem ersten Anschlussbereich oder mit dem zweiten Anschlussbereich elektrisch gekoppelt sein. In verschiedenen Ausführungsformen kann die Steuerelektrode entweder mit dem ersten Anschlussbereich oder mit dem zweiten Anschlussbereich mittels eines Drahts oder anderen geeigneten Arten elektrischer Verbindungsstruktur elektrisch gekoppelt sein.
- In verschiedenen Ausführungsformen können die zweite Leistungselektrode des ersten Leistungstransistors und die zweite Leistungselektrode des zweiten Leistungstransistors elektrisch miteinander gekoppelt sein. In verschiedenen Ausführungsformen können die zweite Leistungselektrode des ersten Leistungstransistors und die zweite Leistungselektrode des zweiten Leistungstransistors mittels einer elektrisch leitenden Kopplungsstruktur elektrisch miteinander gekoppelt sein.
- In verschiedenen Ausführungsformen kann die Kopplungsstruktur ein Metall und/oder eine Metalllegierung beinhalten. In verschiedenen Ausführungsformen kann die Kopplungsstruktur mindestens eine Struktur aufweisen, die aus einer Gruppe von Strukturen gewählt ist, die Folgendes aufweist: eine Klemme, ein Band, einen Draht, eine Platte und eine Leiterbahn. In verschiedenen Ausführungsformen kann die Kopplungsstruktur einen Wärmewiderstand von 1 K/W oder weniger haben.
- Die elektrisch leitende Kopplungsstruktur kann von irgendeinem externen Anschluss der Leistungstransistoranordnung elektrisch isoliert sein. Die externen Anschlüsse der Leistungstransistoranordnung können zum Beispiel Leiter oder Pins, die mit dem Träger gekoppelt sind, aufweisen.
- Gemäß verschiedenen Ausführungsformen können der erste Leistungstransistor und/oder der zweite Leistungstransistor einen MOSFET, einen JFET, einen IGBT oder einen Bipolartransistor aufweisen.
- Gemäß verschiedenen Ausführungsformen kann der erste Leistungstransistor ein Transistor mit hoher Elektronenmobilität (HEMT), wie z. B. ein Galliumnitrid-HEMT (GaN-HEMT), ein Siliziumcarbid-HEMT (SiC-HEMT) oder ein Hochspannungs-Silizium-HEMT, sein. Gemäß verschiedenen Ausführungsformen kann der zweite Leistungstransistor ein Metalloxid-Halbleiter-Feldeffekttransistor (p-Kanal oder n-Kanal) mit niedriger Spannung (z. B. weniger als 200 V), wie z. B. ein SFET (Silizium-Feldeffekttransistor), sein.
- In verschiedenen Ausführungsformen sind der erste Leistungstransistor und der zweite Leistungstransistor in einer Kaskadenschaltungsanordnung verbunden oder können in einer Halbbrückenanordnung verbunden sein.
- Gemäß verschiedenen Ausführungsformen können die Steuerelektrode des ersten Leistungstransistors und die Steuerelektrode des zweiten Leistungstransistors entweder die Gate-Elektrode eines MOSFET-, JFET- oder IGBT-Transistors oder die Basiselektrode eines Bipolartransistors sein.
- Gemäß verschiedenen Ausführungsformen kann die zweite Leistungselektrode des ersten Leistungstransistors entweder die Source-Elektrode eines MOSFET- oder JFET-Transistors oder die Emitterelektrode eines IGBT- oder Bipolartransistors sein. Die zweite Leistungselektrode des zweiten Leistungstransistors kann entweder die Drain-Elektrode eines MOSFET- oder JFET-Transistors oder die Kollektorelektrode eines IGBT- oder Bipolartransistors sein. Der erste Leistungstransistor und der zweite Leistungstransistor, deren jeweilige zweite Leistungselektroden elektrisch miteinander (z. B. durch die elektrisch leitende Kopplungsstruktur) gekoppelt sind, können eine Kaskadenschaltung oder eine Halbbrückenschaltung bilden.
- In verschiedenen Ausführungsformen kann der Träger eine Leiterrahmenstruktur sein, die aus Metall oder einer Metalllegierung hergestellt sein kann, z. B. aus einem Material, das aus einer Gruppe gewählt ist, die Folgendes aufweist: Kupfer (Cu), Eisen-Nickel (FeNi), Stahl und dergleichen. In verschiedenen Ausführungsformen kann der Hauptbereich ein Leiterrahmen sein. Der erste Anschlussbereich kann ein erster Leiter der Leiterrahmenstruktur sein. Der zweite Anschlussbereich kann ein zweiter Leiter der Leiterrahmenstruktur sein.
- In einer Ausführungsform kann die Leistungstransistoranordnung eine Größe von ungefähr 1 mm × 1 mm haben. In einer weiteren Ausführungsform kann die Leistungstransistoranordnung eine Größe von ungefähr 20 mm × 20 mm haben.
- Verschiedene Ausführungsformen stellen ferner eine Baugruppe, die eine Leistungstransistoranordnung aufweist, bereit. Die Leistungstransistoranordnung kann einen Träger, der mindestens einen Hauptbereich und einen ersten Anschlussbereich und einen zweiten Anschlussbereich aufweist, wobei der Hauptbereich, der erste Anschlussbereich und der zweite Anschlussbereich voneinander elektrisch isoliert sind; einen ersten Leistungstransistor, der eine Steuerelektrode, eine erste Leistungselektrode und eine zweite Leistungselektrode besitzt, wobei der erste Leistungstransistor so auf dem Hauptbereich des Trägers angeordnet ist, dass die erste Leistungselektrode des ersten Leistungstransistors dem Hauptbereich des Trägers zugewandt ist und mit dem Hauptbereich des Trägers elektrisch gekoppelt ist; und einen zweiten Leistungstransistor, der eine Steuerelektrode und eine erste Leistungselektrode und eine zweite Leistungselektrode besitzt, wobei der zweite Leistungstransistor auf dem ersten Anschlussbereich und dem zweiten Anschlussbereich so angeordnet ist, dass die Steuerelektrode des zweiten Leistungstransistors und die erste Leistungselektrode des zweiten Leistungstransistors den Anschlussbereichen des Trägers zugewandt sind, aufweisen. Die Steuerelektrode des zweiten Leistungstransistors kann mit dem ersten Anschlussbereich des Trägers elektrisch gekoppelt sein, und die erste Leistungselektrode des zweiten Leistungstransistors kann mit dem zweiten Anschlussbereich des Trägers elektrisch gekoppelt sein.
- In verschiedenen Ausführungsformen kann die Baugruppe als eine Durchsteckbaugruppe ausgelegt sein. In verschiedenen Ausführungsformen kann die Baugruppe als eine oberflächenmontierte Baugruppe (SMD-Baugruppe) ausgelegt sein.
- In den Zeichnungen beziehen sich gleiche Bezugszeichen im Allgemeinen in allen verschiedenen Ansichten auf die gleichen Teile. Die Zeichnungen sind nicht notwendigerweise maßstabsgetreu, stattdessen wird Wert auf das Veranschaulichen der Prinzipien der Erfindung gelegt. In der folgenden Beschreibung werden verschiedene Ausführungsformen der Erfindung mit Bezug auf die folgenden Zeichnungen beschrieben, von denen:
-
1 eine Leistungstransistoranordnung gemäß verschiedenen Ausführungsformen zeigt; -
2 eine Leistungstransistoranordnung gemäß verschiedenen Ausführungsformen zeigt; -
3 eine Leistungstransistoranordnung gemäß verschiedenen Ausführungsformen zeigt; -
4 eine Leistungstransistoranordnung gemäß verschiedenen Ausführungsformen zeigt; -
5 eine Kaskadenschaltung gemäß verschiedenen Ausführungsformen zeigt; und -
6A und6B eine Leistungstransistoranordnung gemäß verschiedenen Ausführungsformen zeigen. - Die folgende genaue Beschreibung bezieht sich auf die beigefügten Zeichnungen, die durch Veranschaulichung spezifische Details und Ausführungsformen, in denen die Erfindung in die Praxis umgesetzt werden kann, zeigen.
- Das Wort ”beispielhaft” wird hier mit der Bedeutung ”als ein Beispiel oder eine Veranschaulichung dienend” verwendet. Jede Ausführungsform oder Gestaltung, die hier als ”beispielhaft” beschrieben wird, soll nicht notwendigerweise als bevorzugt oder vorteilhaft gegenüber anderen Ausführungsformen oder Gestaltungen aufgefasst werden.
- Das Wort ”über”, das in Bezug auf ein abgelagertes Material, das ”über” einer Seite oder Oberfläche geformt ist, verwendet wird, kann hier verwendet werden, um zu bedeuten, dass das abgelagerte Material ”direkt auf”, d. h. in direktem Kontakt mit, der besagten Seite oder Oberfläche geformt sein kann. Das Wort ”über”, das in Bezug auf ein abgelagertes Material, das ”über” einer Seite oder Oberfläche geformt ist, verwendet wird, kann hier verwendet werden, um zu bedeuten, dass das abgelagerte Material ”indirekt auf” der besagten Seite oder Oberfläche geformt sein kann, wobei eine oder mehrere zusätzliche Lagen zwischen der besagten Seite oder Oberfläche und dem abgelagerten Material angeordnet sind.
- Verschiedene Ausführungsformen stellen eine niederinduktive Baugruppe für Leistungsanwendungen bereit.
-
1 bis4 zeigen eine Leistungstransistoranordnung100 gemäß verschiedenen Ausführungsformen. -
1 zeigt eine Draufsicht der Leistungstransistoranordnung100 und2 zeigt eine perspektivische Ansicht, in der ein Teil der Rückseite der Leistungstransistoranordnung100 gezeigt ist. - Die Leistungstransistoranordnung
100 kann einen Träger102 , einen ersten Leistungstransistor110 und einen zweiten Leistungstransistor120 aufweisen. Der Träger102 kann mindestens einen Hauptbereich104 , einen ersten Anschlussbereich106 und einen zweiten Anschlussbereich108 aufweisen. Der Hauptbereich104 , der erste Anschlussbereich106 und der zweite Anschlussbereich108 können elektrisch voneinander isoliert sein. - Wie in
1 und2 gezeigt, kann der erste Leistungstransistor110 eine Steuerelektrode112 , eine erste Leistungselektrode114 und ein zweite Leistungselektrode116 aufweisen. In verschiedenen Ausführungsformen kann der erste Leistungstransistor110 so auf dem Hauptbereich104 des Trägers102 angeordnet sein, dass die erste Leistungselektrode114 des ersten Leistungstransistors110 dem Hauptbereich104 des Trägers102 zugewandt ist und mit dem Hauptbereich104 des Trägers102 elektrisch gekoppelt ist. Zum Beispiel befindet sich die erste Leistungselektrode114 des ersten Leistungstransistors110 in1 und2 auf der Rückseite des ersten Leistungstransistors110 . - In verschiedenen Ausführungsformen kann der erste Leistungstransistor
110 so auf dem Hauptbereich104 des Trägers102 angeordnet sein, dass die Steuerelektrode112 des ersten Leistungstransistors110 von dem Hauptbereich104 des Trägers102 abgewandt ist. - Wie in
1 und2 gezeigt, kann der zweite Leistungstransistor120 eine Steuerelektrode122 , eine erste Leistungselektrode124 und eine zweite Leistungselektrode126 aufweisen. Der zweite Leistungstransistor120 kann so auf dem ersten Anschlussbereich106 und dem zweiten Anschlussbereich108 angeordnet sein, dass die Steuerelektrode122 des zweiten Leistungstransistors120 und die erste Leistungselektrode124 des zweiten Leistungstransistors120 den Anschlussbereichen106 ,108 des Trägers102 zugewandt sind. In2 ist der zweite Leistungstransistor120 in einer perspektivischen Ansicht gezeigt, so dass ersichtlich ist, dass die Steuerelektrode122 und die erste Leistungselektrode124 auf der Rückseite des zweiten Leistungstransistors120 dem Träger102 zugewandt sind. Die Steuerelektrode122 des zweiten Leistungstransistors120 kann mit dem ersten Anschlussbereich106 des Trägers102 elektrisch gekoppelt sein und die erste Leistungselektrode124 des zweiten Leistungstransistors120 kann mit dem zweiten Anschlussbereich108 des Trägers102 elektrisch gekoppelt sein. - Der Träger
102 kann eine Leiterrahmenstruktur sein, die aus Metall oder einer Metalllegierung hergestellt sein kann, z. B. aus einem Material, das aus einer Gruppe gewählt ist, die Folgendes aufweist: Kupfer (Cu), Eisen-Nickel (FeNi), Stahl und dergleichen. In verschiedenen Ausführungsformen kann der Hauptbereich104 ein Leiterrahmen sein. Der erste Anschlussbereich106 kann ein erster Leiter der Leiterrahmenstruktur sein. Der zweite Anschlussbereich108 kann ein zweiter Leiter der Leiterrahmenstruktur sein. - Der Hauptbereich
104 des Trägers102 kann eine Größe von mindestens 10 mm2 haben. In verschiedenen Ausführungsformen kann der Hauptbereich104 des Trägers102 eine Größe von kleiner oder gleich 300 mm2 haben. - In verschiedenen Ausführungsformen können der erste Anschlussbereich
106 und/oder der zweite Anschlussbereich108 des Trägers102 eine Größe kleiner oder gleich 10 mm2, z. B. kleiner oder gleich 5 mm2, z. B. kleiner oder gleich 2 mm2 oder z. B. kleiner oder gleich 1 mm2, haben. - In verschiedenen Ausführungsformen kann die Steuerelektrode
112 des ersten Leistungstransistors110 mit entweder dem ersten Anschlussbereich106 oder dem zweiten Anschlussbereich108 elektrisch gekoppelt sein. In einer Ausführungsform kann, wie in1 und2 gezeigt, die Steuerelektrode112 mit dem zweiten Anschlussbereich108 mittels eines Drahts128 oder anderen geeigneten Arten von elektrischer Kopplungsstruktur elektrisch gekoppelt sein. - In verschiedenen Ausführungsformen können die zweite Leistungselektrode
116 des ersten Leistungstransistors110 und die zweite Leistungselektrode126 des zweiten Leistungstransistors120 elektrisch (leitend) miteinander gekoppelt sein. In verschiedenen Ausführungsformen können, wie in3 und4 gezeigt, die zweite Leistungselektrode116 des ersten Leistungstransistors110 und die zweite Leistungselektrode126 des zweiten Leistungstransistors120 mittels einer elektrisch leitenden Kopplungsstruktur130 elektrisch leitend miteinander gekoppelt sein. Die elektrisch leitende Kopplungsstruktur130 kann über der Struktur, die in1 und2 gezeigt ist, d. h. über der zweiten Leistungselektrode116 des ersten Leistungstransistors110 und der zweiten Leistungselektrode126 des zweiten Leistungstransistors120 , angeordnet sein.3 zeigt die Draufsicht der Leistungstransistoranordnung100 , in der der zweite Leistungstransistor120 und seine Elektroden122 ,124 ,126 unter der elektrisch leitenden Kopplungsstruktur130 verborgen sind, wogegen4 die perspektivische Ansicht der Leistungstransistoranordnung100 zeigt, in der der zweite Leistungstransistor120 und seine Elektroden122 ,124 ,126 ersichtlich sind. - In verschiedenen Ausführungsformen kann die Kopplungsstruktur
130 ein Metall und/oder eine Metalllegierung beinhalten, z. B. kann sie Cu und/oder eine Cu-Legierung und dergleichen beinhalten oder daraus bestehen. In verschiedenen Ausführungsformen kann die Kopplungsstruktur130 mindestens eine Struktur umfassen, die aus einer Gruppe von Strukturen gewählt ist, die Folgendes umfasst: eine Klemme, ein Band, einen Draht, eine Platte und eine Leiterbahn. In verschiedenen Ausführungsformen kann die Kopplungsstruktur130 einen Wärmewiderstand von 10 K/W oder weniger, z. B. einen Wärmewiderstand von 8 K/W oder weniger, z. B. einen Wärmewiderstand von 6 K/W oder weniger, z. B. einen Wärmewiderstand von 5 K/W oder weniger, z. B. einen Wärmewiderstand von 3 K/W oder weniger, z. B. einen Wärmewiderstand von 2 K/W oder weniger oder z. B. einen Wärmewiderstand von 1 K/W oder weniger, besitzen. - Die elektrisch leitende Kopplungsstruktur
130 kann von irgendeinem externen Anschluss der Leistungstransistoranordnung elektrisch isoliert sein. Die externen Anschlüsse der Leistungstransistoranordnung können zum Beispiel Leiter oder Pins, die mit dem Träger102 gekoppelt sind, aufweisen. - In Übereinstimmung mit verschiedenen Ausführungsformen können der erste Leistungstransistor
110 und/oder der zweite Leistungstransistor120 einen MOSFET (Metalloxid-Halbleiter-Feldeffekttransistor), einen JFET (Sperrschicht-Feldeffekttransistor), einen IGBT (Bipolartransistor mit isoliertem Gate), einen Bipolartransistor oder dergleichen aufweisen. In Übereinstimmung mit verschiedenen Ausführungsformen können der erste Leistungstransistor110 und/oder der zweite Leistungstransistor120 irgendeine andere Art von Leistungstransistor aufweisen. - In Übereinstimmung mit verschiedenen Ausführungsformen können der erste Leistungstransistor
110 und der zweite Leistungstransistor120 derselben Spannungsklasse angehören. Zum Beispiel können der erste Leistungstransistor110 und der zweite Leistungstransistor120 dieselbe Nennspannung besitzen, d. h. es kann dieselbe oder eine ähnliche Maximalspannung durch den ersten Leistungstransistor110 und den zweiten Leistungstransistor120 bewältigt werden. Der erste Leistungstransistor110 und der zweite Leistungstransistor120 können verschiedene Stromführungsfähigkeiten haben. - In verschiedenen Ausführungsformen sind der erste Leistungstransistor
110 und der zweite Leistungstransistor120 in einer Kaskadenschaltungsanordnung verbunden oder können in einer Halbbrückenschaltungsanordnung verbunden sein. - In Übereinstimmung mit verschiedenen Ausführungsformen können die Steuerelektrode
112 des ersten Leistungstransistors110 und die Steuerelektrode122 des zweiten Leistungstransistors120 entweder die Gate-Elektrode eines MOSFET-, JFET- oder IGBT-Transistors oder die Basiselektrode eines Bipolartransistors sein. - In Übereinstimmung mit verschiedenen Ausführungsformen kann die zweite Leistungselektrode
116 des ersten Leistungstransistors110 entweder die Source-Elektrode eines MOSFET- oder JFET-Transistors oder die Emitterelektrode eines IGBT- oder Bipolartransistors sein. Die zweite Leistungselektrode126 des zweiten Leistungstransistors120 kann entweder die Drain-Elektrode eines MOSFET- oder JFET-Transistors oder die Kollektorelektrode eines IGBT- oder Bipolartransistors sein. Der erste Leistungstransistor110 und der zweite Leistungstransistor120 , die ihre jeweiligen zweiten Leistungselektroden miteinander elektrisch gekoppelt haben (z. B. durch die elektrisch leitende Kopplungsstruktur130 ), können eine Kaskadenschaltung oder eine Halbbrückenschaltung bilden. Beispielsweise ist in5 eine Kaskadenschaltung500 , die der Leistungsanordnung100 entspricht, gezeigt, wie weiter unten ausführlicher beschrieben ist. Es ist selbstverständlich, dass sich die Verbindung zwischen den jeweiligen Steuerelektroden und Leistungselektroden des ersten Leistungstransistors110 und des zweiten Leistungstransistors120 von der Verbindung, die in1 bis4 gezeigt ist, unterscheiden kann, um andere Arten von Schaltungen, z. B. eine Halbbrückenschaltung, zu bilden. - In Übereinstimmung mit verschiedenen Ausführungsformen kann der erste Leistungstransistor
110 ein Transistor mit hoher Elektronenmobilität (HEMT), wie z. B. ein Galliumnitrid-HEMT (GaN-HEMT), ein Siliziumcarbid-HEMT (SiC-HEMT) oder ein Hochspannungs-Silizium-HEMT, sein. In Übereinstimmung mit verschiedenen Ausführungsformen kann der zweite Leistungstransistor120 ein p-Kanal- oder n-Kanal-Metalloxid-Halbleiter-Feldeffekttransistor (MOSFET) mit niedriger Spannung (z. B. weniger als 500 V, z. B. weniger als 400 V, z. B. weniger als 300 V, z. B. weniger als 200 V), wie z. B. ein SFET (Silizium-Feldeffekttransistor), sein - In einer veranschaulichenden Ausführungsform weiter unten ist der erste Leistungstransistor
110 ein GaN-HEMT und der zweite Leistungstransistor120 ist ein SFET. Es ist aber selbstverständlich, dass der erste Leistungstransistor110 und der zweite Leistungstransistor120 verschiedene Arten von Transistoren, die weiter oben beschrieben sind, sein können. - Wie in
1 bis4 gezeigt, bildet die Leistungstransistoranordnung100 eine Flip-Chip-auf-Leiter-Anordnung (FCoL-Anordnung). In der FCOL-Anordnung kann der SFET120 in einer Baugruppe unabhängig von dem GaN-HEMT110 umverteilt sein, da die Gate-Elektrode122 und die Source-Elektrode124 des SFET120 zu den jeweiligen Pins oder Leitern auf dem Träger102 umgedreht sind und der nötige Kontakt zwischen der Source-Elektrode124 des SFET120 und der Gate-Elektrode112 des GaN-HEMT110 über Drahtkontaktierung (z. B. durch den Draht128 ) und über den zweiten Anschlussbereich108 erzielt sein kann. Der SFET120 kann mindestens zwei Chipleiterkontakte für die Gate-Elektrode122 und die Source-Elektrode124 benötigen. - Wie in
3 und4 gezeigt, kann die Source-Elektrode116 des GaN-HEMT110 mit der Drain-Elektrode126 des SFET120 mittels der elektrisch leitenden Kopplungsstruktur130 (z. B. einer Kupferklemme) verbunden sein, um den Knotenpunkt zwischen dem GaN-HEMT110 und dem SFET120 in der Kaskadenschaltung500 von5 zu bilden, wobei der Knotenpunkt der internen Umverteilung oder Umverdrahtung dient. Die Verbindung zwischen der Source-Elektrode116 des GaN-HEMT110 und der Drain-Elektrode126 des SFET120 benötigt weder eine externe Verbindung, noch einen Pin oder einen Leiter, was es ermöglicht, die elektrisch leitende Kopplungsstruktur130 (z. B. eine Kontaktklemme) in Bezug auf ihre thermische Leistungsfähigkeit, z. B. die Wärmekapazität oder die Wärmeverteilung, unabhängig von der Baugruppenkontaktfläche (z. B. der Baugruppen-Grundfläche) zu optimieren. - Die weiter oben beschriebene FCoL-Anordnung
100 kann von mindestens einem umgedrehten (d. h. mit seiner Steuerelektrode122 und mindestens einer Leistungselektrode124 nach unten auf den Träger102 weisenden) Chip120 und mindestens einem nicht-umgedrehten (d. h. mit seiner Steuerelektrode112 und mindestens einer Leistungselektrode116 vom Träger102 weg nach oben weisenden) Chip110 gebildet sein. - Es kann eine Baugruppe bereitgestellt sein, die die Leistungstransistoranordnung
100 von verschiedenen obigen Ausführungsformen aufweist. Die Baugruppe kann Baugruppenanschlüsse (z. B. Pins oder Leiter) aufweisen, die dazu ausgelegt sind, elektrische Signale von außerhalb der Baugruppe zu empfangen. Die elektrisch leitende Kopplungsstruktur130 der Leistungstransistoranordnung100 kann von den Baugruppenanschlüssen elektrisch isoliert sein. - In verschiedenen Ausführungsformen kann die Baugruppe als eine Durchsteckbaugruppe ausgelegt sein. In verschiedenen Ausführungsformen kann die Baugruppe als eine oberflächenmontierte Baugruppe (SMD-Baugruppe) ausgelegt sein.
- In einem Beispiel kann die Leistungstransistoranordnung
100 mit einem umgedrehten SFET und einem drahtkontaktierten GaN-HEMT in einem 8 × 8-ThinPAK zu einer Baugruppe ausgebildet sein, wobei der GaN-HEMT110 ein Hochspannungs-HEMT-Schalter (z. B. mit mehr als 200 V) sein kann und der SFET120 ein Niederspannungs-Leistungs-MOSFET (z. B. mit weniger als 200 V) sein kann. Der GaN-HEMT110 ist eine selbstleitende Vorrichtung, und wird mit der Einführung des Niederspannungs-SFET120 in einen selbstsperrenden Transistor umgewandelt. Solch eine GaN-SFET-Anordnung100 kann der Kaskadenschaltung500 von5 entsprechen. - Die Kaskadenschaltung
500 kann einen Niederspannungs-SFET120 in einer Source-Schaltungs-Konfiguration und einen Hochspannungs-GaN-HEMT110 in einer Gate-Schaltungs-Konfiguration umfassen. Die resultierende 3-Port-Schaltung kann als ein Schalter fungieren. Die Drain-Elektrode des GaN-HEMT110 definiert das 600 V-Verhalten der Kaskadenschaltung500 . - In den obigen Ausführungsformen kann der erste Leistungstransistor
110 nicht-umgedreht sein, so dass seine Steuerelektrode112 und seine erste Leistungselektrode114 auf der Vorderseite des Chips angeordnet sind, d. h. nach oben von dem Träger102 weg weisen. In anderen Ausführungsformen kann der erste Leistungstransistor anders angeordnet sein, wie z. B. weiter unten in6A und6B veranschaulicht. -
6A und6B zeigen eine Leistungstransistoranordnung600 gemäß verschiedenen Ausführungsformen. - Ähnlich wie die obige Leistungstransistoranordnung
100 in1 bis4 kann die Leistungstransistoranordnung600 in6A und6B einen Träger602 , einen ersten Leistungstransistor610 und einen zweiten Leistungstransistor620 aufweisen. Der Träger602 kann mindestens einen Hauptbereich604 , einen ersten Anschlussbereich606 und einen zweiten Anschlussbereich608 aufweisen. Der Hauptbereich604 , der erste Anschlussbereich606 und der zweite Anschlussbereich608 können elektrisch voneinander isoliert sein. Der zweite Leistungstransistor620 kann eine Steuerelektrode und eine erste Leistungselektrode (nicht gezeigt) und eine zweite Leistungselektrode626 aufweisen. Der zweite Leistungstransistor620 kann so auf dem ersten Anschlussbereich606 und dem zweiten Anschlussbereich608 angeordnet sein, dass die Steuerelektrode des zweiten Leistungstransistors620 und die erste Leistungselektrode des zweiten Leistungstransistors620 den Anschlussbereichen606 ,608 des Trägers602 zugewandt sind. Die Steuerelektrode des zweiten Leistungstransistors620 kann mit dem ersten Anschlussbereich606 des Trägers602 elektrisch gekoppelt sein, und die erste Leistungselektrode des zweiten Leistungstransistors620 kann mit dem zweiten Anschlussbereich608 des Trägers602 elektrisch gekoppelt sein. - Ähnlich wie bei der obigen Leistungstransistoranordnung
100 in1 bis4 kann der erste Leistungstransistor610 der Leistungstransistoranordnung600 in6A und6B eine Steuerelektrode612 , eine erste Leistungselektrode614 und eine zweite Leistungselektrode616 aufweisen. In verschiedenen Ausführungsformen kann der erste Leistungstransistor610 so auf dem Hauptbereich604 des Trägers602 angeordnet sein, dass die Steuerelektrode612 des ersten Leistungstransistors610 von dem Hauptbereich604 des Trägers602 abgewandt ist. In verschiedenen Ausführungsformen kann die Steuerelektrode612 des ersten Leistungstransistors610 entweder mit dem ersten Anschlussbereich606 oder mit dem zweiten Anschlussbereich608 , zum Beispiel mit dem zweiten Anschlussbereich608 mittels eines Drahts628 oder anderen geeigneten Arten elektrischer Kopplungsstruktur, elektrisch gekoppelt sein. - Ähnlich wie bei der obigen Leistungstransistoranordnung
100 in1 bis4 können die zweite Leistungselektrode616 des ersten Leistungstransistors610 und die zweite Leistungselektrode626 des zweiten Leistungstransistors620 elektrisch miteinander gekoppelt sein, z. B. mittels einer elektrisch leitenden Kopplungsstruktur630 , wie in6B gezeigt. Die elektrisch leitende Kopplungsstruktur630 kann über der Struktur, die in6A gezeigt ist, d. h. über der zweiten Leistungselektrode616 des ersten Leistungstransistors610 und der zweiten Leistungselektrode626 des zweiten Leistungstransistors620 , angeordnet sein. - Indes kann, anders als bei der Leistungstransistoranordnung
100 , der erste Leistungstransistor610 der Leistungstransistoranordnung600 so auf dem Hauptbereich604 des Trägers602 angeordnet sein, dass die erste Leistungselektrode614 des ersten Leistungstransistors610 von dem Hauptbereich604 des Trägers602 abgewandt ist, wie in6A und6B gezeigt. Zum Beispiel ist die erste Leistungselektrode614 des ersten Leistungstransistors610 in6A und6B auf der Vorderseite des ersten Leistungstransistors610 . Mit anderen Worten sind sowohl die erste Leistungselektrode614 als auch die zweite Leistungselektrode616 auf der Vorderseite des Chips610 angeordnet. - In den Ausführungsformen von
6A und6B kann ein weiteres Umverteilungs- oder Umverdrahtungselement für die erste Leistungselektrode614 des ersten Leistungstransistors610 , das so angeordnet ist, dass es von dem Träger602 abgewandt ist, bereitgestellt sein. In verschiedenen Ausführungsformen ist eine weitere elektrisch leitende Kopplungsstruktur632 bereitgestellt, um die erste Leistungselektrode614 des ersten Leistungstransistors610 (z. B. eine Drain-Elektrode eines MOSFET610 ) mit dem Hauptbereich604 des Trägers602 elektrisch zu koppeln. - Bis auf den obigen Unterschied zu der Leistungstransistoranordnung
100 sind verschiedene Ausführungsformen, die in Bezug auf die Leistungstransistoranordnung100 von1 bis5 beschrieben sind, analog für die Leistungstransistoranordnung600 von6A und6B gültig. - Obwohl die Erfindung vor allem mit Bezug auf spezifische Ausführungsformen gezeigt und beschrieben worden ist, sollte es Fachleuten klar sein, dass verschiedene Änderungen an Form und Einzelheit vorgenommen werden können, ohne von dem Erfindungsgedanken und dem Umfang der Erfindung, der in den beigefügten Patentansprüchen definiert ist, abzuweichen. Der Umfang der Erfindung ist daher durch die beigefügten Patentansprüche angegeben und alle Änderungen, die innerhalb der Bedeutung und des Äquivalenzbereichs der Patentansprüche bleiben, sollen daher umfasst sein.
Claims (16)
- Leistungstransistoranordnung (
100 ), die Folgendes aufweist: einen Träger (102 ), der mindestens einen Hauptbereich (104 ) und einen ersten Anschlussbereich (106 ) und einen zweiten Anschlussbereich (108 ) aufweist, wobei der Hauptbereich (104 ), der erste Anschlussbereich (106 ) und der zweite Anschlussbereich (108 ) voneinander elektrisch isoliert sind; einen ersten Leistungstransistor (110 ), der eine Steuerelektrode (112 ), eine erste Leistungselektrode (114 ) und eine zweite Leistungselektrode (116 ) besitzt, wobei der erste Leistungstransistor (110 ) so auf dem Hauptbereich (104 ) des Trägers (102 ) angeordnet ist, dass die erste Leistungselektrode des ersten Leistungstransistors (110 ) dem Hauptbereich (104 ) des Trägers (102 ) zugewandt ist und mit dem Hauptbereich (104 ) des Trägers (102 ) elektrisch gekoppelt ist; einen zweiten Leistungstransistor (120 ), der eine Steuerelektrode (122 ) und eine erste Leistungselektrode (124 ) und eine zweite Leistungselektrode (126 ) besitzt, wobei der zweite Leistungstransistor (120 ) auf dem ersten Anschlussbereich (106 ) und dem zweiten Anschlussbereich (108 ) so angeordnet ist, dass die Steuerelektrode (122 ) des zweiten Leistungstransistors (120 ) und die erste Leistungselektrode (124 ) des zweiten Leistungstransistors (120 ) den Anschlussbereichen (106 ,108 ) des Trägers (102 ) zugewandt sind, wobei die Steuerelektrode (122 ) des zweiten Leistungstransistors (120 ) mit dem ersten Anschlussbereich (106 ) des Trägers (102 ) elektrisch gekoppelt ist und wobei die erste Leistungselektrode (124 ) des zweiten Leistungstransistors (120 ) mit dem zweiten Anschlussbereich (108 ) des Trägers (102 ) elektrisch gekoppelt ist. - Leistungstransistoranordnung (
100 ) nach Anspruch 1, wobei der Hauptbereich (104 ) des Trägers (102 ) eine Größe von mindestens 10 mm2 hat; wobei vorzugsweise der Hauptbereich (104 ) des Trägers (102 ) eine Größe von kleiner oder gleich 300 mm2 hat. - Leistungstransistoranordnung (
100 ) nach Anspruch 1 oder 2, wobei der erste Anschlussbereich (106 ) und/oder der zweite Anschlussbereich (108 ) des Trägers (102 ) eine Größe von kleiner oder gleich 1 mm2 hat. - Leistungstransistoranordnung (
100 ) nach einem der Ansprüche 1 bis 3, wobei der zweite Leistungstransistor (120 ) ein Niederspannungs-Metalloxid-Halbleiter-Feldeffekttransistor ist. - Leistungstransistoranordnung (
100 ) nach einem der Ansprüche 1 bis 4, wobei der erste Leistungstransistor (110 ) so auf dem Hauptbereich (104 ) des Trägers (102 ) angeordnet ist, dass die Steuerelektrode (112 ) des ersten Leistungstransistors (110 ) von dem Hauptbereich (104 ) des Trägers (102 ) abgewandt ist. - Leistungstransistoranordnung (
100 ) nach einem der Ansprüche 1 bis 5, wobei die Steuerelektrode (112 ) des ersten Leistungstransistors (110 ) entweder mit dem ersten Anschlussbereich (106 ) oder mit dem zweiten Anschlussbereich (108 ) elektrisch gekoppelt ist; wobei vorzugsweise die Steuerelektrode (112 ) des ersten Leistungstransistors (110 ) entweder mit dem ersten Anschlussbereich (106 ) oder mit dem zweiten Anschlussbereich (108 ) mittels eines Drahts elektrisch gekoppelt ist. - Leistungstransistoranordnung (
100 ) nach einem der Ansprüche 1 bis 6, wobei der erste Leistungstransistor (110 ) ein Transistor mit hoher Elektronenmobilität ist; wobei vorzugsweise der Transistor mit hoher Elektronenmobilität entweder ein Galliumnitrid-Transistor mit hoher Elektronenmobilität, ein Siliziumcarbid-Transistor mit hoher Elektronenmobilität oder ein Hochspannungs-Silizium-Transistor mit hoher Elektronenmobilität ist. - Leistungstransistoranordnung (
100 ) nach einem der Ansprüche 1 bis 7, wobei die zweite Leistungselektrode (116 ) des ersten Leistungstransistors (110 ) und die zweite Leistungselektrode (126 ) des zweiten Leistungstransistors (120 ) elektrisch miteinander gekoppelt sind. - Leistungstransistoranordnung (
100 ) nach Anspruch 8, wobei die zweite Leistungselektrode (116 ) des ersten Leistungstransistors (110 ) und die zweite Leistungselektrode (126 ) des zweiten Leistungstransistors (120 ) mittels einer elektrisch leitenden Kopplungsstruktur elektrisch miteinander gekoppelt sind; wobei vorzugsweise die Kopplungsstruktur ein Metall und/oder eine Metalllegierung beinhaltet. - Leistungstransistoranordnung (
100 ) nach Anspruch 9, wobei die Kopplungsstruktur mindestens eine Struktur aufweist, die aus einer Gruppe von Strukturen gewählt ist, die aus Folgendem besteht: eine Klemme; ein Band; einen Draht; eine Platte; und eine Leiterbahn. - Leistungstransistoranordnung (
100 ) nach einem der Ansprüche 1 bis 10, wobei der Träger (102 ) eine Leiterrahmenstruktur ist; wobei der Hauptbereich (104 ) ein Leiterrahmen ist; wobei der erste Anschlussbereich (106 ) ein erster Leiter der Leiterrahmenstruktur ist; und wobei der zweite Anschlussbereich (108 ) ein zweiter Leiter der Leiterrahmenstruktur ist. - Leistungstransistoranordnung (
100 ) nach einem der Ansprüche 1 bis 11, wobei der erste Leistungstransistor (110 ) und der zweite Leistungstransistor (120 ) in einer Kaskadenschaltungsanordnung verbunden sind. - Leistungstransistoranordnung (
100 ) nach einem der Ansprüche 1 bis 12, wobei der erste Leistungstransistor (110 ) und der zweite Leistungstransistor (120 ) in einer Halbbrückenschaltungsanordnung verbunden sind. - Baugruppe, die Folgendes aufweist: eine Leistungstransistoranordnung (
100 ), die Folgendes aufweist: einen Träger (102 ), der mindestens einen Hauptbereich (104 ) und einen ersten Anschlussbereich (106 ) und einen zweiten Anschlussbereich (108 ) aufweist, wobei der Hauptbereich (104 ), der erste Anschlussbereich (106 ) und der zweite Anschlussbereich (108 ) voneinander elektrisch isoliert sind; einen ersten Leistungstransistor (110 ), der eine Steuerelektrode (112 ), eine erste Leistungselektrode (114 ) und eine zweite Leistungselektrode (116 ) besitzt, wobei der erste Leistungstransistor (110 ) so auf dem Hauptbereich (104 ) des Trägers (102 ) angeordnet ist, dass die erste Leistungselektrode (114 ) des ersten Leistungstransistors (110 ) dem Hauptbereich (104 ) des Trägers (102 ) zugewandt ist und mit dem Hauptbereich (104 ) des Trägers (102 ) elektrisch gekoppelt ist; einen zweiten Leistungstransistor (120 ), der eine Steuerelektrode (122 ) und eine erste Leistungselektrode (124 ) und eine zweite Leistungselektrode (126 ) besitzt, wobei der zweite Leistungstransistor (120 ) auf dem ersten Anschlussbereich (106 ) und dem zweiten Anschlussbereich (108 ) so angeordnet ist, dass die Steuerelektrode (122 ) des zweiten Leistungstransistors (120 ) und die erste Leistungselektrode (124 ) des zweiten Leistungstransistors (120 ) den Anschlussbereichen (106 ,108 ) des Trägers (102 ) zugewandt sind, wobei die Steuerelektrode (122 ) des zweiten Leistungstransistors (120 ) mit dem ersten Anschlussbereich (106 ) des Trägers (102 ) elektrisch gekoppelt ist, und wobei die erste Leistungselektrode (124 ) des zweiten Leistungstransistors (120 ) mit dem zweiten Anschlussbereich (108 ) des Trägers (102 ) elektrisch gekoppelt ist. - Baugruppe nach Anspruch 14, die als eine Durchsteckbaugruppe konfiguriert ist.
- Baugruppe nach Anspruch 14 oder 15, die als eine oberflächenmontierte Baugruppe konfiguriert ist.
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US13/763,769 | 2013-02-11 | ||
US13/763,769 US9263440B2 (en) | 2013-02-11 | 2013-02-11 | Power transistor arrangement and package having the same |
Publications (1)
Publication Number | Publication Date |
---|---|
DE102014101591A1 true DE102014101591A1 (de) | 2014-08-14 |
Family
ID=51226404
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE102014101591.6A Withdrawn DE102014101591A1 (de) | 2013-02-11 | 2014-02-10 | Leistungstransistoranordnung und damit versehene Baugruppe |
Country Status (3)
Country | Link |
---|---|
US (1) | US9263440B2 (de) |
CN (1) | CN103985703B (de) |
DE (1) | DE102014101591A1 (de) |
Families Citing this family (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9496207B1 (en) | 2015-06-19 | 2016-11-15 | Semiconductor Components Industries, Llc | Cascode semiconductor package and related methods |
CN105914192B (zh) * | 2015-12-25 | 2019-02-01 | 苏州捷芯威半导体有限公司 | 基于级联电路的半导体封装结构 |
US10135335B2 (en) * | 2016-08-22 | 2018-11-20 | Infineon Technologies Americas Corp. | Powerstage attached to inductor |
JP6769458B2 (ja) | 2017-07-26 | 2020-10-14 | 株式会社デンソー | 半導体装置 |
US10366946B2 (en) | 2017-10-30 | 2019-07-30 | Infineon Technologies Ag | Connection member with bulk body and electrically and thermally conductive coating |
JP7124474B2 (ja) | 2018-06-13 | 2022-08-24 | 株式会社デンソー | 半導体装置 |
JP7024688B2 (ja) | 2018-11-07 | 2022-02-24 | 株式会社デンソー | 半導体装置 |
CN117936532B (zh) * | 2024-03-19 | 2024-07-23 | 深圳智芯微电子科技有限公司 | 级联型GaN HEMT封装结构及其制备方法 |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE19610135C1 (de) | 1996-03-14 | 1997-06-19 | Siemens Ag | Elektronische Einrichtung, insbesondere zum Schalten elektrischer Ströme, für hohe Sperrspannungen und mit geringen Durchlaßverlusten |
US6946740B2 (en) * | 2002-07-15 | 2005-09-20 | International Rectifier Corporation | High power MCM package |
DE102005034012A1 (de) | 2005-07-18 | 2006-11-09 | Infineon Technologies Ag | Leistungshalbleiterbauteil, insbesondere für das Treiben induktionsarmer Lasten, und Verfahren zur Herstellung eines Leistungshalbleiterbauteils |
DE102007012154B4 (de) * | 2007-03-12 | 2014-05-08 | Infineon Technologies Ag | Halbleitermodul mit Halbleiterchips und Verfahren zur Herstellung desselben |
DE102007013186B4 (de) * | 2007-03-15 | 2020-07-02 | Infineon Technologies Ag | Halbleitermodul mit Halbleiterchips und Verfahren zur Herstellung desselben |
US9147649B2 (en) * | 2008-01-24 | 2015-09-29 | Infineon Technologies Ag | Multi-chip module |
US8227908B2 (en) | 2008-07-07 | 2012-07-24 | Infineon Technologies Ag | Electronic device having contact elements with a specified cross section and manufacturing thereof |
US7994615B2 (en) * | 2009-08-28 | 2011-08-09 | International Rectifier Corporation | Direct contact leadless package for high current devices |
JP2011254338A (ja) * | 2010-06-03 | 2011-12-15 | Toshiba Corp | 半導体装置 |
US8519545B2 (en) | 2010-09-17 | 2013-08-27 | Infineon Technologies Ag | Electronic device comprising a chip disposed on a pin |
-
2013
- 2013-02-11 US US13/763,769 patent/US9263440B2/en active Active
-
2014
- 2014-02-10 DE DE102014101591.6A patent/DE102014101591A1/de not_active Withdrawn
- 2014-02-10 CN CN201410046687.2A patent/CN103985703B/zh active Active
Also Published As
Publication number | Publication date |
---|---|
US9263440B2 (en) | 2016-02-16 |
CN103985703B (zh) | 2017-04-12 |
CN103985703A (zh) | 2014-08-13 |
US20140225124A1 (en) | 2014-08-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE102014101591A1 (de) | Leistungstransistoranordnung und damit versehene Baugruppe | |
DE102014111252B4 (de) | Elektronisches Bauteil und Verfahren | |
DE102014101261B4 (de) | Leistungstransistoranordnung und Verfahren zu deren Herstellung | |
DE112006002488B4 (de) | Halbleiter-Baueinheit | |
DE102014118836B4 (de) | Halbleiter-packaging-anordnung und halbleiter-package | |
DE102006012739B3 (de) | Leistungstransistor und Leistungshalbleiterbauteil | |
DE102017100947B4 (de) | Elektronische Komponente und Schaltkreis | |
DE102012217624A1 (de) | Niederinduktives Halbleitermodul | |
DE102015121524A1 (de) | Integrierte Leistungsanordnung mit verringertem Formfaktor und verbesserter thermischer Dissipation | |
DE102015121529A1 (de) | Integrierte Leistungsanordnung mit gestapelten, einzeln gehäusten Leistungsbauelementen | |
DE102014100878A1 (de) | Chipanordnung und Chipbaugruppe | |
DE102017120753B4 (de) | SMD-Package mit Oberseitenkühlung | |
DE102017120747B4 (de) | SMD-Gehäuse mit Oberseitenkühlung und Verfahren zu seiner Bereitstellung | |
DE102015103555B4 (de) | Elektronisches Bauteil | |
DE102020109692A1 (de) | Quad-gehäuse mit an anschlüssen an der oberseite eines halbleiterchips angebrachten leitenden clips | |
DE102016212032A1 (de) | Halbleitermodul | |
DE102017108172B4 (de) | SMD-Package und Verfahren zur Herstellung eines SMD-Packages | |
DE102021005969A1 (de) | Leadframe-gehäuse mit einstellbarem clip | |
DE102014112429A1 (de) | Halbleiterpackage mit Mehrebenen-Chipblock | |
DE102016223651A1 (de) | Halbleitermodul und halbleitervorrichtung | |
DE112020003399T5 (de) | Halbleiterbauteil | |
DE102014114933A1 (de) | Halbleiterbauelement | |
DE19902462B4 (de) | Halbleiterbauelement mit Chip-on-Chip-Aufbau | |
DE102015111479B4 (de) | Halbleitervorrichtung mit einer klemmstruktur | |
DE102014112217B4 (de) | Gegossenes Halbleitergehäuse mit steckbarer Leitung |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
R012 | Request for examination validly filed | ||
R120 | Application withdrawn or ip right abandoned |