DE112014006660B4 - Leistungshalbleiteranordnung und Verfahren zum Herstellen derselben - Google Patents

Leistungshalbleiteranordnung und Verfahren zum Herstellen derselben Download PDF

Info

Publication number
DE112014006660B4
DE112014006660B4 DE112014006660.5T DE112014006660T DE112014006660B4 DE 112014006660 B4 DE112014006660 B4 DE 112014006660B4 DE 112014006660 T DE112014006660 T DE 112014006660T DE 112014006660 B4 DE112014006660 B4 DE 112014006660B4
Authority
DE
Germany
Prior art keywords
power semiconductor
metal plate
stepped portion
semiconductor element
encapsulating resin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
DE112014006660.5T
Other languages
English (en)
Other versions
DE112014006660T5 (de
Inventor
Hiroshi Kawashima
Ken Sakamoto
Taketoshi Shikano
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of DE112014006660T5 publication Critical patent/DE112014006660T5/de
Application granted granted Critical
Publication of DE112014006660B4 publication Critical patent/DE112014006660B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4853—Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H01L23/433—Auxiliary members in containers characterised by their shape, e.g. pistons
    • H01L23/4334—Auxiliary members in encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49537—Plurality of lead frames mounted in one device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H01L23/49551—Cross section geometry characterised by bent parts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H01L23/49551—Cross section geometry characterised by bent parts
    • H01L23/49555—Cross section geometry characterised by bent parts the bent parts being the outer leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49562—Geometry of the lead-frame for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29199—Material of the matrix
    • H01L2224/2929—Material of the matrix with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45147—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48105—Connecting bonding areas at different heights
    • H01L2224/48108—Connecting bonding areas at different heights the connector not being orthogonal to a side surface of the semiconductor or solid-state body, e.g. fanned-out connectors, radial layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48257—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a die pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/4905—Shape
    • H01L2224/49051—Connectors having different shapes
    • H01L2224/49052—Different loop heights
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/495—Material
    • H01L2224/49505—Connectors having different materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/1015—Shape
    • H01L2924/1016—Shape being a cuboid
    • H01L2924/10161—Shape being a cuboid with a rectangular active surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Ceramic Engineering (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

Verfahren zum Herstellen einer Leistungshalbleiteranordnung, aufweisend:
- Bereitstellen einer Leiterplatine, die eine innere Leitung (1a), eine mit der inneren Leitung (1a) verbundene äußere Leitung (2), ein Kontaktplättchen (3), das an einer Position angeordnet ist, die niedriger als diejenige der inneren Leitung (1a) ist, und einen gebogenen Abschnitt (4), der die innere Leitung (1a) und das Kontaktplättchen (3) verbindet;
- Befestigen eines Leistungshalbleiterelements (5) an dem Kontaktplättchen (3);
- Verbinden einer Metallplatte (8) mit einer Unterseite des Kontaktplättchens (3) über eine Isolationsschicht (9); und
- Verkapseln der inneren Leitung (1a), des Kontaktplättchens (3), des Leistungshalbleiterelements (5), der Isolationsschicht (9) und der Metallplatte (8) mit einem Kapselungskunstharz (10) in einer Kavität (13) zwischen einer unteren Gießform (12a) und einer oberen Gießform (12b), wobei
- die untere Gießform (12a) einen abgestuften Abschnitt (14) hat, der an einer Bodenfläche der Kavität (13) unterhalb der inneren Leitung (1a) vorhanden ist,
- eine Höhe (h1) einer Oberseite des abgestuften Abschnitts (14) größer ist als eine Höhe (h2) einer Oberseite des in der Kavität (13) angeordneten Leistungshalbleiterelements (5), und,
- wenn das Kapselungskunstharz (10) in die Kavität (13) eingepresst wird, eine Unterseite der Metallplatte (8) in Kontakt mit der Bodenfläche der Kavität (13) steht und das Kapselungskunstharz (10) veranlasst wird, von oberhalb des abgestuften Abschnitts (14) nach unten in Richtung der Oberseite des Leistungshalbleiterelements (5) zu fließen.

Description

  • Gebiet
  • Die vorliegende Erfindung betrifft eine Leistungshalbleiteranordnung, die ein Leistungshalbleiterelement aufweist, das mit einem Kapselungskunstharz umgossen ist, und ein Verfahren zum Herstellen derselben.
  • Hintergrund
  • Leistungshalbleiteranordnungen werden unter Halbleiteranordnungen zum Steuern und/oder Regeln oder Gleichrichten von vergleichsweise hoher elektrischer Leistung in Fahrzeugen, wie beispielsweise Reisezugwagen, Hybridfahrzeugen und Elektrofahrzeugen, Haushaltsgeräten, Industriemaschinen, etc. verwendet. Da das Leistungshalbleiterelement während einer Verwendung Wärme entwickelt, besteht für die Leistungshalbleiteranordnung das Erfordernis, die Fähigkeit zum Abführen von Wärme von dem Element zu haben. Zudem ist eine Isolation von der Außenseite der Anordnung erforderlich, da eine hohe Spannung von mehreren hundert Volt oder höher angelegt wird.
  • Ein intelligentes Leistungsmodul (intelligent power module; IPM) ist ein Modul, bei dem ein Leistungshalbleiterelement und ein Steuer- und/oder Regelhalbleiterelement integral miteinander kombiniert sind. Wenn eine Leiterplatine als Verdrahtungsmaterial verwendet wird, sind das Leistungshalbleiterelement und das Steuer- und/oder Regelhalbleiterelement gewöhnlich an einem physikalisch isolierten Kontaktplättchen angeordnet und werden danach durch dünne Metalldrähte oder dergleichen elektrisch miteinander verbunden. Da ein hoher Strom zum Fließen durch das Leistungshalbleiterelement veranlasst wird, wird eine große Menge an Wärme erzeugt und es existiert ein Bedarf, dem Modul eine Wärmeabgabefähigkeit zu verleihen.
  • Als eine Wärmeabgabestruktur ist eine Struktur bekannt, bei der eine Metallplatte mit Rückseiten eines Kontaktplättchens mit einer dazwischen angeordneten, hoch wärmeableitenden Isolationsschicht wärmedruckverbunden ist, und diese Bauteile werden durch Spritzpressen geformt (vgl. beispielsweise PTL 1).
  • Zitierungsliste
  • Patentliteratur
  • [PTL 1] JP 2004-172239 A
  • Die JP 2013-074035 A und US 2012/0206196 A1 betreffen ein Herstellungsverfahren für eine Halbleitereinrichtung zur Vermeidung von Defekten aufgrund einer Verschiebung feiner Metalldrähte bzw. ein PFC-Modul mit einer Diodenbrücke und ersten und zweiten Schaltelementen für eine Leistungsfaktorkorrektur.
  • Zusammenfassung
  • Technisches Problem
  • Ein beim Spritzpressen verwendetes Kapselungs- bzw. Vergusskapselungskunstharz hat eine wärmehärtende Eigenschaft, wird zeitweilig durch Wärme geschmolzen und erstarrt danach durch eine chemische Reaktion. Daher muss das Einspritzen in einer begrenzten Zeitspanne abgeschlossen sein und es existiert ein Erfordernis, eine hohe Einspritzgeschwindigkeit insbesondere für einen großflächigen Korpus festzulegen. Bei dem Fall des Einspritzens bei einer erhöhten Geschwindigkeit wird der Fließwiderstand, der auf einen gebogenen Abschnitt wirkt, der das Kontaktplättchen und eine innere Leitung verbindet, erhöht und das Kontaktplättchen nimmt eine Kraft auf, durch die das Kontaktplättchen von der Isolationsschicht abgerissen werden kann. Dies verursacht eine Instabilität der Verbindung zwischen dem Kontaktplättchen und der Isolationsschicht und eine Reduzierung der dielektrischen Spannungsfestigkeit. Zudem wird die Flächenpressung an dem Leistungshalbleiterelement reduziert und es wird die Stärke der Verbindung zwischen dem Leistungshalbleiterelement und dem Kontaktplättchen reduziert, was in einer Gewinnreduzierung resultiert.
  • Die gesamte Oberfläche der Isolationsschicht ist nicht mit den Kontaktplättchen verbunden. Aus eine Verdrahtung betreffenden Gründen werden manche Abschnitte der Isolationsschicht, aufweisend einen Randabschnitt oder andere Abschnitte der Isolationsschicht, nicht verbunden. Ein Verzug wird an dem nicht verbundenen Randabschnitt aufgrund des Unterschieds in dem Wärmeausdehnungskoeffizienten zwischen der Isolationsschicht und dem Metallrahmen verursacht. Die Isolationsschicht ist gewöhnlich eine Kunstharzschicht, die einen Wärmeausdehnungskoeffizienten hat, der größer als solche von Metallen ist. Daher hat der Verzug eine konvexe Form nach unten. Wenn die verzogene Metallplatte beim Spritzpressen in einer unteren Gießform platziert wird, ist irgendein Abschnitt der Metallplatte von der Gießform getrennt. Wenn das Kunstharz in diesem Zustand eingespritzt wird, tritt das horizontal fließende Kapselungskunstharz in den Spalt zwischen der Unterseite der Metallplatte und der unteren Gießform ein, um eine Kunstharzgießnaht zu erzeugen. Wenn die Höhe der Kunstharzgießnaht groß ist, wird der Wärmeabgabeeffekt reduziert.
  • Die vorliegende Erfindung wurde verwirklicht, um das oben beschriebene Problem zu lösen, und eine Aufgabe der vorliegenden Erfindung ist, eine Leistungshalbleiteranordnung, die zum Verbessern des Gewinns und der Wärmeabgabe geeignet ist, und ein Verfahren zum Herstellen derselben bereitzustellen.
  • Lösung des Problems
  • Die der vorliegenden Erfindung zu Grunde liegende Aufgabe wird bei einem Verfahren zum Herstellen einer Leistungshalbleiteranordnung erfindungsgemäß mit den Merkmalen des unabhängigen Patentanspruchs 1 und bei einer Leistungshalbleiteranordnung als solcher erfindungsgemäß und alternativ jeweils mit den Merkmalen der unabhängigen Patentansprüche 6 und 8 gelöst. Vorteilhafte Weiterbildungen sind Gegenstand der jeweiligen abhängigen Ansprüche.
  • Ein Verfahren zum Herstellen einer Leistungshalbleiteranordnung gemäß der vorliegenden Erfindung umfasst: Bereitstellen einer Leiterplatine, die eine innere Leitung, eine mit der inneren Leitung verbundene äußere Leitung, ein an einer niedrigeren Position als die innere Leitung angeordnetes Kontaktplättchen und einen die innere Leitung und das Kontaktplättchen verbindenden, gebogenen Abschnitt aufweist; Befestigen eines Leistungshalbleiterelements an dem Kontaktplättchen; Verbinden einer Metallplatte mit einer Unterseite des Kontaktplättchens über eine Isolationsschicht; und Kapseln der inneren Leitung, des Kontaktplättchens, des Leistungshalbleiterelements, der Isolationsschicht und der Metallplatte mit einem Kapselungskunstharz in einer Kavität zwischen einer unteren Gießform und einer oberen Gießform, wobei die untere Gießform einen abgestuften Abschnitt aufweist, der an einer Bodenfläche der Kavität unterhalb der inneren Leitung vorhanden ist, wobei eine Höhe einer Oberseite des abgestuften Abschnitts größer ist als eine Höhe einer Oberseite des in der Kavität angeordneten Leistungshalbleiterelements, und wobei, wenn das Kapselungskunstharz in die Kavität eingepresst wird, eine Unterseite der Metallplatte in Kontakt mit der Bodenfläche der Kavität steht und das Kapselungskunstharz veranlasst wird, von oberhalb des abgestuften Abschnitts nach unten in Richtung der Oberseite des Leistungshalbleiterelements zu fließen.
  • Vorteilhafte Effekte der Erfindung
  • Bei der vorliegenden Erfindung wird das Kapselungskunstharz veranlasst, von oberhalb des abgestuften Abschnitts nach unten in Richtung der Oberseite des Leistungshalbleiterelements zu fließen, wodurch das Kontaktplättchen nach unten gedrückt wird. Zudem wird der Fließwiderstand zu dem gebogenen Abschnitt als ein Ergebnis des Vorhandenseins des abgestuften Abschnitts reduziert. Die Verbindung zwischen der Isolationsschicht und dem Kontaktplättchen wird dadurch stabilisiert, wodurch die dielektrische Spannungsfestigkeit verbessert wird. Des Weiteren wird ebenso das Leistungshalbleiterelement gepresst und der Flächendruck darauf wird erhöht, wodurch die Stärke der Verbindung zwischen dem Leistungshalbleiterelement und dem Kontaktplättchen verbessert wird, wodurch eine Verbesserung bezüglich des Gewinns erreicht wird. Zudem wird der Fluss des Kapselungskunstharzes in der horizontalen Richtung, bevor das Kapselungskunstharz die Metallplatte während der Kunstharzeinpressung erreicht, als ein Ergebnis des Vorhandenseins des abgestuften Abschnitts reduziert, so dass das Kapselungskunstharz nicht einfach den Spalt zwischen der Metallplatte und der unteren Gießform eintreten kann. Die Isolationsschicht und die Metallplatte werden ebenfalls nach unten gedrückt, um das Verziehen der Metallplatte zu verhindern, wodurch es für das Kapselungskunstharz noch schwieriger gemacht wird, in den Spalt zwischen der Metallplatte und der unteren Gießform einzutreten. Als ein Ergebnis wird die Erzeugung einer Kunstharzgießnaht entlang der Unterseite der Metallplatte gehemmt. Die Wärmeabgabe wird verbessert, da keine Kunstharzgießnaht dazwischenkommt, wenn eine externe Kühleinrichtung, wie beispielsweise eine gerippte, angebracht wird.
  • Figurenliste
    • 1 ist eine Untersicht einer Leistungshalbleiteranordnung gemäß Ausführungsbeispiel 1 der vorliegenden Erfindung.
    • 2 ist eine Schnittdarstellung, genommen entlang Linie I-II in 1.
    • 3 ist eine Draufsicht, die innere Abschnitte der Leistungshalbleiteranordnung gemäß Ausführungsbeispiel 1 der vorliegenden Erfindung zeigt.
    • 4 ist eine Seitenansicht der Leistungshalbleiteranordnung gemäß Ausführungsbeispiel 1 der vorliegenden Erfindung.
    • 5 ist eine Schnittdarstellung, die das Verfahren zum Herstellen der Leistungshalbleiteranordnung gemäß Ausführungsbeispiel 1 der vorliegenden Erfindung zeigt.
    • 6 ist eine Draufsicht, die das Verfahren zum Herstellen der Leistungshalbleiteranordnung gemäß Ausführungsbeispiel 1 der vorliegenden Erfindung zeigt.
    • 7 ist eine vergrößerte Schnittdarstellung, die das Verfahren zum Herstellen der Leistungshalbleiteranordnung gemäß Ausführungsbeispiel 1 der vorliegenden Erfindung zeigt.
    • 8 ist eine vergrößerte Schnittdarstellung, die das Verfahren zum Herstellen einer Leistungshalbleiteranordnung gemäß einem vergleichenden Beispiel zeigt.
    • 9 ist eine Untersicht einer Leistungshalbleiteranordnung gemäß Ausführungsbeispiel 2 der vorliegenden Erfindung.
    • 10 ist eine Schnittdarstellung, genommen entlang Linie I-II in 9.
    • 11 ist eine Schnittdarstellung, die ein Verfahren zum Herstellen der Leistungshalbleiteranordnung gemäß Ausführungsbeispiel 2 der vorliegenden Erfindung zeigt.
    • 12 ist eine Untersicht einer Leistungshalbleiteranordnung gemäß Ausführungsbeispiel 3 der vorliegenden Erfindung.
    • 13 ist eine Schnittdarstellung, genommen entlang Linie I-II in 12.
    • 14 ist eine Schnittdarstellung, die ein Verfahren zum Herstellen der Leistungshalbleiteranordnung gemäß Ausführungsbeispiel 3 der vorliegenden Erfindung zeigt.
    • 15 ist eine Untersicht eines abgewandelten Beispiels der Leistungshalbleiteranordnung gemäß Ausführungsbeispiel 3 der vorliegenden Erfindung.
    • 16 ist eine Schnittdarstellung, genommen entlang Linie I-II in 15.
    • 17 ist eine Untersicht einer Leistungshalbleiteranordnung gemäß Ausführungsbeispiel 4 der vorliegenden Erfindung.
    • 18 ist eine Schnittdarstellung, die ein Verfahren zum Herstellen der Leistungshalbleiteranordnung gemäß Ausführungsbeispiel 4 der vorliegenden Erfindung zeigt.
    • 19 ist eine Untersicht einer Leistungshalbleiteranordnung gemäß Ausführungsbeispiel 5 der vorliegenden Erfindung.
    • 20 ist eine Schnittdarstellung, genommen entlang Linie I-II in 19.
  • Beschreibung von Ausführungsbeispielen
  • Eine Leistungshalbleiteranordnung und ein Verfahren zum Herstellen derselben gemäß den Ausführungsbeispielen der vorliegenden Erfindung wird mit Bezug auf die Zeichnungen beschrieben. Dieselben Komponenten werden mit denselben Symbolen gekennzeichnet und eine wiederholte Beschreibung davon kann weggelassen werden.
  • Ausführungsbeispiel 1
  • 1 ist eine Untersicht einer Leistungshalbleiteranordnung gemäß Ausführungsbeispiel 1 der vorliegenden Erfindung. 2 ist eine Schnittdarstellung, genommen entlang Linie I-II in 1. 3 ist eine Draufsicht, die innere Abschnitte der Leistungshalbleiteranordnung gemäß Ausführungsbeispiel 1 der vorliegenden Erfindung zeigt. 4 ist eine Seitenansicht der Leistungshalbleiteranordnung gemäß Ausführungsbeispiel 1 der vorliegenden Erfindung. Diese Leistungshalbleiteranordnung ist ein Korpus vom DIP-Typ.
  • Eine Leiterplatine hat innere Leitungen 1a, 1b und 1c, äußere Leitungen 2a, 2b und 2c, die jeweils mit den inneren Leitungen 1a, 1 b und 1c verbunden sind, ein Kontaktplättchen 3, das an einer niedrigeren Position als die der inneren Leitung 1a angeordnet ist, und einen gebogenen Abschnitt 4, der die innere Leitung 1a und das Kontaktplättchen 3 verbindet. Die inneren Leitungen 1a und 1b sind Anschlussleitungen, während die innere Leitung eine innere Steuer- und/oder Regelleitung ist. Die äußeren Leitungen 2a und 2b sind Anschlussleitungen, während die äußere Leitung 2c eine äußere Steuer- und/oder Regelleitung ist.
  • Ein Leistungshalbleiterelement 5 ist an dem Kontaktplättchen 3 unter Verwendung eines Pb-freien Lots befestigt. Das Leistungshalbleiterelement 5 ist ein rückwärtsleitender Bipolartransistor mit isoliertem Gate (RC-IGBT). Ein Steuer- und/oder Regelhalbleiterelement 6 ist an der inneren Leitung 1c unter Verwendung eines elektrisch leitfähigen Haftmittels befestigt. Zum Fügen zwischen dem Leistungshalbleiterelement 5 und dem Kontaktplättchen 3 kann ein elektrisch leitfähiges Fügematerial, wie beispielsweise das elektrisch leitfähige Haftmittel, nicht eingeschränkt auf Lot, verwendet werden.
  • Eine Emitter-Elektrode und eine Gate-Elektrode sind an einer Oberseite des Leistungshalbleiterelements 5 vorhanden. Ein AI-Draht 7a verbindet die Emitter-Elektrode und die innere Leitung 1b; ein Au-Draht 7b verbindet die Gate-Elektrode und das Steuer- und/oder Regelhalbleiterelement 6; und ein Au-Draht 7c verbindet das Steuer- und/oder Regelhalbleiterelement 6 und die innere Leitung 1c. Ein Cu-Draht kann statt des AI-Drahts oder des Au-Drahts verwendet werden.
  • Eine Metallplatte 8 ist an einer Unterseite des Kontaktplättchens 3 befestigt, mit einer dazwischen angeordneten Isolationsschicht 9 mit hoher Wärmeableitung. Die Metallplatte 8 ist aus einem Werkstoff, wie beispielsweise Cu oder AI, hergestellt, der eine hohe Wärmeleitungseigenschaft aufweist. Der Werkstoff der Isolationsschicht 9 ist eine Mischung aus einem Kunstharz und einem thermisch leitfähigen Füllstoff. Irgendeiner von thermoplastischen und wärmehärtenden Kunstharzen ist als das Kunstharz der Isolationsschicht 9 geeignet, wenn er zum Verbinden geeignet ist. Ein Werkstoff, wie beispielsweise SiO2, Al2O3 oder BN, der sowohl eine elektrische Isolationseigenschaft als auch eine hohe Wärmeleitfähigkeit hat, kann als der Füllstoff dienen.
  • Die inneren Leitungen 1a, 1 b und 1c, das Kontaktplättchen 3, das Leistungshalbleiterelement 5, die Isolationsschicht 9, der AI-Draht 7a, die Au-Drähte 7b und 7c und die Metallplatte 8 sind verkapselt mit einem Kapselungs- bzw. Vergusskapselungskunstharz 10. Eine Unterseite der Metallplatte 8 ist an einer Unterseite des Kapselungskunstharzes 10 freigelegt. Die äußeren Leitungen 2a, 2b und 2c stehen jeweils von entgegengesetzten Enden der Anordnung hervor. Ein abgestufter Abschnitt 11 ist an einer Unterseite des Kapselungskunstharzes 10 unterhalb der inneren Leitungen 1a und 1b vorhanden. Die Höhe h1 der Unterseite des Kapselungskunstharzes 10 in dem abgestuften Abschnitt 11 ist größer als die Höhe h2 der Oberseite des Leistungshalbleiterelements 5.
  • Ein Verfahren zum Herstellen der Leistungshalbleiteranordnung gemäß dem vorliegenden Ausführungsbeispiel wird nachfolgend beschrieben. 5 ist eine Schnittdarstellung, die das Verfahren zum Herstellen der Leistungshalbleiteranordnung gemäß Ausführungsbeispiel 1 der vorliegenden Erfindung zeigt. 6 ist eine Draufsicht, die das Verfahren zum Herstellen der Leistungshalbleiteranordnung gemäß Ausführungsbeispiel 1 der vorliegenden Erfindung zeigt.
  • Zuerst wird die Leiterplatine bereitgestellt. Das Leistungshalbleiterelement 5 wird an dem Kontaktplättchen 3 der Leiterplatine unter Verwendung eines Pb-freien Lots befestigt, und das Steuer- und/oder Regelhalbleiterelement 6 wird an der inneren Leitung 1c unter Verwendung eines elektrisch leitfähigen Haftmittels befestigt. Die Emitter-Elektrode des Leistungshalbleiterelements 5 und die innere Leitung 1a sind durch den AI-Draht 7a miteinander verbunden; die Gate-Elektrode des Leistungshalbleiterelements 5 und das Steuer- und/oder Regelhalbleiterelement 6 sind durch den Au-Draht 7b miteinander verbunden; und das Steuer- und/oder Regelhalbleiterelement 6 und die innere Leitung 1c sind durch den Au-Draht 7c miteinander verbunden.
  • Die Isolationsschicht 9 in einem halb ausgehärteten Zustand mit der vorab daran angebrachten Metallplatte 8 wird zeitweilig durch Wärme-Druck-Verbinden mit der Unterseite des Kontaktplättchens 3 verbunden. „Halb ausgehärteter Zustand“ bezieht sich auf einen Zustand, bei dem der Werkstoff, der bei normaler Temperatur fest ist, sich im Zuge der Aushärtung in Richtung eines vollständig ausgehärteten Zustands befindet, nachdem er zeitweilig bei einer hohen Temperatur aufgeschmolzen worden ist, aber nicht vollständig ausgehärtet ist.
  • Als Nächstes werden, wie den 5 und 6 gezeigt, die Bauteile aufweisend die inneren Leitungen 1a, 1b und 1c, das Kontaktplättchen 3, das Leistungshalbleiterelement 5, der AI-Draht 7a, die Au-Drähte 7b, 7c, die Metallplatte 8 und die Isolationsschicht 9 in einer Kavität 13 zwischen einer unteren Gießform 12a und einer oberen Gießform 12b angeordnet. Zu diesem Zeitpunkt sind die Metallplatte 8 und die Isolationsschicht 9 an einer Bodenfläche der Kavität 13 durch von der unteren Gießform 12a vorstehende bewegliche Stifte 12c zum Positionieren positioniert. Nach einem Formschließen wird das Kapselungskunstharz 10 von einem Einspritztor zwischen den äußeren Leitungen 2a und 2b in die Kavität 13 gepresst, wodurch mit dem Kapselungskunstharz 10 verkapselt wird (Spritzpressen). Durch den Einpressdruck des Kapselungskunstharzes 10 wird die Isolationsschicht 9 vollständig wärmedruckverbunden, während der Kapselungskörper geformt wird.
  • Beim Kunstharzeinpressen wird das Kapselungskunstharz 10 veranlasst, von der Seite der inneren Leitung 1a/1b in Richtung der Seite der inneren Steuer- und/oder Regelleitung 1c zu fließen, mit dem Ziel einer Reduzierung des Fließwiderstands des Kapselungskunstharzes 10 gegen den Au-Draht 7c an der inneren Steuer- und/oder Regelleitung 1c. Während des Einpressens werden die beweglichen Stifte 12c zum Positionieren zurückgezogen und ein hydrostatischer Druck wird in der Form angelegt. Nachdem das Kapselungskunstharz 10 ausgehärtet ist, wird die Pressform durch Entfernen der Gießformen befreit.
  • Die untere Gießform 12a hat einen abgestuften Abschnitt 14, der an einer Bodenfläche der Kavität 13 unterhalb der inneren Leitung 1a vorhanden ist. Die Höhe h1 einer Oberseite des abgestuften Abschnitts 14 ist größer als die Höhe h2 der Oberseite des in der Kavität 13 angeordneten Leistungshalbleiterelements 5. Wenn das Kapselungskunstharz 10 in die Kavität 13 eingepresst wird, ist die Unterseite der Metallplatte 8 in Kontakt mit der Bodenfläche der Kavität 13, und das Kapselungskunstharz 10 wird veranlasst, von oberhalb des abgestuften Abschnitts 14 nach unten in Richtung der Oberfläche des Leistungshalbleiterelements 5 zu fließen.
  • Das Kapselungskunstharz 10, das nach dem Spritzpressen an dem Einpresstor zwischen den äußeren Leitungen 2a und 2b verbleibt, wird von dem Kapselungskörper abgeschnitten. Eine Torkunstharzentfernungsspur 15, die, wie beispielsweise in 4 gezeigt, eine Oberflächenrauheit (Rz) gleich oder höher als 20 µm hat, verbleibt an einer Seitenfläche des Kapselungskörpers. Danach wird eine Nachbearbeitung, wie beispielsweise eine Konservierungsbehandlung, an den äußeren Leitungen 2a, 2b und 2c durchgeführt, und der Kapselungskörper wird in die vorgegebene äußere Form gebracht.
  • Die Effekte des vorliegenden Ausführungsbeispiels werden im Vergleich mit einem vergleichenden Beispiel beschrieben. 7 ist eine vergrößerte Schnittdarstellung, die das Verfahren zum Herstellen der Leistungshalbleiteranordnung gemäß Ausführungsbeispiel 1 der vorliegenden Erfindung zeigt. 8 ist eine vergrößerte Schnittdarstellung, die das Verfahren zum Herstellen einer Leistungshalbleiteranordnung gemäß einem vergleichenden Beispiel zeigt. Bei dem vorliegenden Ausführungsbeispiel ist der abgestufte Abschnitt 14 an der Bodenfläche der Kavität 13 unterhalb der inneren Leitung 1a vorhanden. Bei dem vergleichenden Beispiel ist der abgestufte Abschnitt 14 nicht vorhanden.
  • Bei dem vergleichenden Beispiel fließt das eingepresste Kapselungskunstharz 10 mit Bezug auf die Isolationsschicht 9 und das Kontaktplättchen 3 in der horizontalen Richtung (Hobelrichtung), da der abgestufte Abschnitt 14 nicht vorhanden ist. Dementsprechend erhält der gebogene Abschnitt 14 einen Fließwiderstand nach oben von dem Kapselungskunstharz 10, so dass eine Kraft, durch die das Kontaktplättchen 3 von der Isolationsschicht 8 abgerissen werden kann, ununterbrochen während des Kunstharzeinpressens angelegt wird, was eine Instabilität der Verbindung zwischen der Isolationsschicht 9 und dem Kontaktplättchen 3 verursacht. Zudem wird die Flächenpressung an dem Leistungshalbleiterelement 5 reduziert und die Stärke der Verbindung zwischen dem Leistungshalbleiterelement und dem Kontaktplättchen 3 reduziert. Das horizontal fließende Kapselungskunstharz 10 tritt in den Spalt zwischen der Unterseite der Metallplatte 8 und der unteren Gießform ein, um eine Kunstharzgießnaht zu erzeugen.
  • Auf der anderen Seite wird das Kapselungskunstharz 10 bei dem vorliegenden Ausführungsbeispiel veranlasst, von oberhalb des abgestuften Abschnitts 14 nach unten in Richtung der Oberseite des Leistungshalbleiterelements 5 zu fließen und dadurch das Kontaktplättchen 3 nach unten zu drücken. Zudem wird der Fließwiderstand zu dem gebogenen Abschnitt 4 als ein Ergebnis des Vorhandenseins des abgestuften Abschnitts 14 reduziert. Die Verbindung zwischen der Isolationsschicht 9 und dem Kontaktplättchen 3 wird dadurch stabilisiert, wodurch die dielektrische Spannungsfestigkeit verbessert wird. Des Weiteren wird auch das Leistungshalbleiterelement 5 gepresst und die Flächenpressung darauf wird vergrößert, wodurch die Stärke der Verbindung zwischen dem Leistungshalbleiterelement 5 und dem Kontaktplättchen 3 verbessert wird, wodurch eine Verbesserung bezüglich des Gewinns erzielt wird.
  • Auch der Fluss des Kapselungskunstharzes 10 in der horizontalen Richtung, bevor das Kapselungskunstharz 10 die Metallplatte 8 während des Kunstharzeinpressens erreicht, wird als ein Ergebnis des Vorhandenseins des abgestuften Abschnitts 14 reduziert, so dass das Kapselungskunstharz 10 nicht einfach in den Spalt zwischen der Metallplatte 8 und der unteren Gießform 12a eintreten kann. Die Isolationsschicht 9 und die Metallplatte 8 werden ebenso nach unten gedrückt, um das Verziehen der Metallplatte 8 zu verhindern, was es noch schwieriger für das Kapselungskunstharz 10 macht, in den Spalt zwischen der Metallplatte 8 und der unteren Gießform 12a einzutreten. Als ein Ergebnis wird die Erzeugung einer Kunstharzgießnaht entlang der Unterseite der Metallplatte 8 gehemmt. Die Wärmeabgabe wird verbessert, da keine Kunstharzgießnaht dazwischenkommt, wenn eine externe Kühleinrichtung, wie beispielsweise eine gerippte, angebracht wird.
  • Bei dem vorliegenden Ausführungsbeispiel ist der abgestufte Abschnitt 11 auch an der Unterseite des Kapselungskunstharzes 10 unterhalb der inneren Leitung 1a vorhanden. Die Kriechstrecke zwischen den äußeren Leitungen 2a und 2b und der Metallplatte 8 wird durch den abgestuften Abschnitt 11 vergrößert, wodurch die Leistungshalbleiteranordnung vergrößert werden kann.
  • Bei Ausführungsbeispiel 1 besteht ein Erfordernis, den abgestuften Abschnitt 14 und die Metallplatte 8 um einen bestimmten Abstand (0,5 bis 3 mm) voneinander zu beabstanden, um den Bereich sicherzustellen, in dem die beweglichen Stifte 12c an der unteren Gießform 12a vorhanden sind. Es ist daher notwendig, dass die hergestellte Anordnung eine Bodenseite mit einer bestimmten Breite hat, die aus dem Kapselungskunstharz 10 zwischen dem abgestuften Abschnitt 11 und der Metallplatte 8 ausgebildet ist.
  • Ausführungsbeispiel 2
  • 9 ist eine Untersicht einer Leistungshalbleiteranordnung gemäß Ausführungsbeispiel 2 der vorliegenden Erfindung. 10 ist eine Schnittdarstellung, genommen entlang Linie I-II in 9. 11 ist eine Schnittdarstellung, die ein Verfahren zum Herstellen der Leistungshalbleiteranordnung gemäß Ausführungsbeispiel 2 der vorliegenden Erfindung zeigt.
  • Zwei Vorsprünge 6, deren Höhe niedriger als der abgestufte Abschnitt 14 ist, sind an der Bodenfläche der Kavität 13 zwischen dem abgestuften Abschnitt 14 und der Metallplatte 8 vorhanden. Durch Übertragung der Vorsprünge 16 der unteren Gießform 12a sind zwei Vertiefungen 17, die in ihrer Tiefe flacher als der abgestufte Abschnitt 11 sind, an der Unterseite des Kapselungskunstharzes 10 zwischen dem abgestuften Abschnitt 11 und der Metallplatte 8 vorhanden. Es ist erstrebenswert, dass die Höhe der Vertiefungen 7 kleiner als ist die Gesamtdicke der Metallplatte 8 und der Isolationsschicht 9.
  • Die Metallplatte 8 kann durch ihre Positionierung entlang der Vorsprünge 16 der unteren Gießform 12a platziert werden. Die bei Ausführungsbeispiel 1 verwendeten bewegbaren Stifte 12c können daher weggelassen werden. Da der Bereich an der unteren Gießform 12a, in dem die bewegbaren Stifte 12c vorhanden sind, weggelassen werden kann, kann die Breite der Bodenfläche des Kapselungskunstharzes 10 reduziert werden und die Leistungshalbleiteranordnung kann kleiner hergestellt werden.
  • Da die Vorsprünge 16 eine weitere Reduzierung des Abstands zwischen einer Seitenfläche der Metallplatte 8 und der unteren Gießform 12a ermöglichen, wird der Fließwiderstand zu dem gebogenen Abschnitt 4 weiter reduziert und die Verbindung zwischen der Isolationsschicht 9 und dem Kontaktplättchen 3 weiter stabilisiert. Zudem wird es schwieriger für das Kapselungskunstharz 10, in den Spalt zwischen der Unterseite der Metallplatte 8 und der Bodenfläche der unteren Gießform 12a einzutreten.
  • Wenn der Abstand zwischen der Seitenfläche der Metallplatte 8 und dem abgestuften Abschnitt 14 der unteren Gießform 12a von Ort zu Ort variiert, ist der Fluss in der horizontalen Richtung zu der Metallplatte 8 nicht einheitlich; der Weg, entlang dem eine Kunstharzgießnaht erzeugt wird, variiert. Es ist daher bevorzugt, zwei oder mehrere Vorsprünge 16 vorzusehen. Wenn die Metallplatte 8 und die Isolationsschicht 9 an der unteren Gießform 12a platziert werden, ermöglichen die Vorsprünge 16, dass die Metallplatte 8 und die Isolationsschicht 9 stabil positioniert und fixiert sind, ohne gedreht zu sein. Als ein Ergebnis ist der Abstand zwischen der Seitenfläche der Metallplatte 8 und dem abgestuften Abschnitt 14 der unteren Gießform 12a einheitlich hergestellt und Herstellungsvariationen sind daher reduziert. In einem Fall, bei dem zwei oder mehrere Vorsprünge 16 vorhanden sind, sind zwei oder mehrere Vertiefungen 17 in der Unterseite des Kapselungskunstharzes 10 an der hergestellten Anordnung vorhanden.
  • Bei Ausführungsbeispiel 2 kann der Bereich an der unteren Gießform 12a, in dem die bewegbaren Stifte 12c anzuordnen sind, weggelassen werden. Die Breite der Bodenfläche des Kapselungskunstharzes 10 an der hergestellten Anordnung kann daher reduziert werden, wodurch ermöglicht wird, dass das Produkt kleiner hergestellt werden kann.
  • Ausführungsbeispiel 3
  • 12 ist eine Untersicht einer Leistungshalbleiteranordnung gemäß Ausführungsbeispiel 3 der vorliegenden Erfindung. 13 ist eine Schnittdarstellung, genommen entlang Linie I-II in 12. 14 ist eine Schnittdarstellung, die ein Verfahren zum Herstellen der Leistungshalbleiteranordnung gemäß Ausführungsbeispiel 3 der vorliegenden Erfindung zeigt.
  • Ein kleiner abgestufter Abschnitt 18, der in seiner Höhe niedriger als der abgestufte Abschnitt 14 ist, ist an der Bodenfläche der Kavität 13 zwischen dem abgestuften Abschnitt 11 und der Metallplatte 8 statt der Vorsprünge 16 von Ausführungsbeispiel 2 vorhanden. Durch Übertragen des kleinen abgestuften Abschnitts 18 der unteren Gießform 12a ist ein kleiner abgestufter Abschnitt 19, der in seiner Tiefe flacher als der abgestufte Abschnitt 11 ist, an der Unterseite des Kapselungskunstharzes 10 zwischen dem abgestuften Abschnitt 11 und der Metallplatte 8 vorhanden. Der kleine abgestufte Abschnitt 18 ist in seiner Struktur einfacher als die Vertiefungen 17 und hat eine geradlinige Form, so dass die Gießform einfacher zu reinigen ist und in ihrer Wartungsfreundlichkeit verbessert ist. Es ist erstrebenswert, dass die Höhe des kleinen abgestuften Abschnitts 18 kleiner ist als die Gesamtdicke der Metallplatte 8 und der Isolationsschicht 9.
  • 15 ist eine Untersicht eines abgewandelten Beispiels der Leistungshalbleiteranordnung gemäß Ausführungsbeispiel 3 der vorliegenden Erfindung. 16 ist eine Schnittdarstellung, genommen entlang Linie I-II in 15. Die geneigten Flächen des abgestuften Abschnitts 11 und des kleinen abgestuften Abschnitts 18 sind miteinander verbunden, um als Ganzes eine einzelne Neigung zu bilden, und diese Neigung ist verlängert zu einer Position in der Nähe der Metallplatte 8. Der Vorteil von Ausführungsbeispiel 3 kann auch in diesem Fall erhalten werden.
  • Ausführungsbeispiel 4
  • 17 ist eine Untersicht einer Leistungshalbleiteranordnung gemäß Ausführungsbeispiel 4 der vorliegenden Erfindung. 18 ist eine Schnittdarstellung, die ein Verfahren zum Herstellen der Leistungshalbleiteranordnung gemäß Ausführungsbeispiel 4 der vorliegenden Erfindung zeigt. 18 entspricht einem Schnitt der Anordnung, genommen entlang Linie I-II in 17.
  • Ein abgestufter Abschnitt 11 ist entlang der längeren Seite der Metallplatte 8 vorhanden, wie der in Ausführungsbeispiel 1. Zusätzlich ist ein Vorsprung 20 an der Bodenfläche der Kavität 13 an der unteren Gießform 12a entlang der kürzeren Seite der Metallplatte 8 vorhanden. Durch Übertragen des Vorsprungs 20 der unteren Gießform 12a ist eine Vertiefung 21 an der Unterseite des Kapselungskunstharzes 10 entlang der kürzeren Seite der Metallplatte 8 in der Nähe eines Schraublochs vorhanden.
  • Der Fluss des Kapselungskunstharzes 10 in der horizontalen Richtung wird auch an der kürzeren Seite durch den Vorsprung 20 reduziert, so dass die Erzeugung einer Kunstharzgießnaht ebenso bezüglich eines Verzugs in einer Richtung entlang der kürzeren Seite der Metallplatte 8 gehemmt wird. Es ist erstrebenswert, dass die Höhe des Vorsprungs 20 (die Tiefe der Vertiefung 21) größer ist als die Dicke der Metallplatte 8.
  • Ausführungsbeispiel 5
  • 19 ist eine Untersicht einer Leistungshalbleiteranordnung gemäß Ausführungsbeispiel 5 der vorliegenden Erfindung. 20 ist eine Schnittdarstellung, genommen entlang Linie I-II in 19. Bei dem vorliegenden Ausführungsbeispiel ist ein abgestufter Abschnitt 14 beispielsweise entsprechend dem von Ausführungsbeispiel 1 vorhanden, um den Rand der Metallplatte 8 zu umgeben. Durch Übertragen des abgestuften Abschnitts 14 der unteren Gießform 12a ist der abgestufte Abschnitt 11 an der Unterseite des Kapselungs- bzw. Vergusskapselungskunstharzes 10 vorhanden, um den Rand der Metallplatte 8 zu umgeben. Ein Kunstharzeinpresstor bzw. -öffnung ist an einer kürzeren Seite der Metallplatte 8 vorhanden. Auch in einem Fall, bei dem ein Kunstharzeinpresstor in einer Richtung vorhanden ist, die sich von der Richtung der Seite der Anschlussleitungen, wie oben beschrieben, unterscheidet, kann eine Stabilisierung der Verbindung zwischen der Isolationsschicht 9 und dem Kontaktplättchen 3 und eine Hemmung der Erzeugung einer Kunstharzgießnaht an der Rückseite der Metallplatte erreicht werden durch Bereitstellen des abgestuften Abschnitts 14 derart, dass der abgestufte Abschnitt 14 den Rand der Metallplatte 8 umgibt.
  • Das Leistungshalbleiterelement 5 ist nicht auf ein aus Silicium hergestelltes eingeschränkt. Das Leistungshalbleiterelement 5 kann aus einem Halbleiter mit breiter Bandlücke hergestellt sein, der eine Bandlücke hat, die größer als die von Silicium ist. Der Halbleiter mit breiter Bandlücke ist beispielsweise Siliciumcarbid, ein Galliumnitrid-basierter Werkstoff oder Diamant. Das aus einem solchen Halbleiter mit breiter Bandlücke hergestellte Leistungshalbleiterelement 5 hat eine höhere Spannungsfestigkeitseigenschaft und eine höhere zulässige Stromdichte und kann daher kleiner hergestellt werden. Durch Verwendung des kleiner hergestellten Elements kann ebenso die das Element enthaltende Leistungshalbleiteranordnung kleiner hergestellt werden. Da die Wärmebeständigkeit des Elements hoch ist, können Wärmeabstrahlungsrippen einer Wärmesenke in ihrer Größe reduziert werden und ein Wasserkühlungsteil kann ersetzt werden durch ein Luftkühlungsteil, was es möglich macht, das Halbleitermodul weiter in seiner Größe zu reduzieren. Da das Element einen reduzierten Energieverlust und eine hohe Effizienz hat, kann zudem die Effizienz der Leistungshalbleiteranordnung verbessert werden.
  • Bezugszeichenliste
  • 1a innere Leitung, 2a äußere Leitung, 3 Kontaktplättchen, 4 abgewinkelter Abschnitt, 5 Leistungshalbleiterelement, 8 Metallplatte, 9 Isolationsschicht, 10 Kapselungskunstharz, 12a untere Gießform, 12b obere Gießform, 13 Kavität, 14 abgestufter Abschnitt, 16 Vorsprung, 17, Vertiefung, 18 kleiner abgestufter Abschnitt, 19 kleiner abgestufter Abschnitt, 20 Vorsprung, 21 Vertiefung

Claims (8)

  1. Verfahren zum Herstellen einer Leistungshalbleiteranordnung, aufweisend: - Bereitstellen einer Leiterplatine, die eine innere Leitung (1a), eine mit der inneren Leitung (1a) verbundene äußere Leitung (2), ein Kontaktplättchen (3), das an einer Position angeordnet ist, die niedriger als diejenige der inneren Leitung (1a) ist, und einen gebogenen Abschnitt (4), der die innere Leitung (1a) und das Kontaktplättchen (3) verbindet; - Befestigen eines Leistungshalbleiterelements (5) an dem Kontaktplättchen (3); - Verbinden einer Metallplatte (8) mit einer Unterseite des Kontaktplättchens (3) über eine Isolationsschicht (9); und - Verkapseln der inneren Leitung (1a), des Kontaktplättchens (3), des Leistungshalbleiterelements (5), der Isolationsschicht (9) und der Metallplatte (8) mit einem Kapselungskunstharz (10) in einer Kavität (13) zwischen einer unteren Gießform (12a) und einer oberen Gießform (12b), wobei - die untere Gießform (12a) einen abgestuften Abschnitt (14) hat, der an einer Bodenfläche der Kavität (13) unterhalb der inneren Leitung (1a) vorhanden ist, - eine Höhe (h1) einer Oberseite des abgestuften Abschnitts (14) größer ist als eine Höhe (h2) einer Oberseite des in der Kavität (13) angeordneten Leistungshalbleiterelements (5), und, - wenn das Kapselungskunstharz (10) in die Kavität (13) eingepresst wird, eine Unterseite der Metallplatte (8) in Kontakt mit der Bodenfläche der Kavität (13) steht und das Kapselungskunstharz (10) veranlasst wird, von oberhalb des abgestuften Abschnitts (14) nach unten in Richtung der Oberseite des Leistungshalbleiterelements (5) zu fließen.
  2. Verfahren nach Anspruch 1, wobei die untere Gießform (12a) einen Vorsprung (16, 20) aufweist, der in seiner Höhe niedriger ist als der abgestufte Abschnitt (14) und an der Bodenfläche der Kavität (13) zwischen dem abgestuften Abschnitt (14) und der Metallplatte (8) vorhanden ist.
  3. Verfahren nach Anspruch 1, wobei die untere Gießform (12a) einen kleinen abgestuften Abschnitt (18) aufweist, der in seiner Höhe niedriger ist als der abgestufte Abschnitt (14) und an der Bodenfläche der Kavität (13) zwischen dem abgestuften Abschnitt (14) und der Metallplatte (8) vorhanden ist.
  4. Verfahren nach einem der Ansprüche 1 bis 3, wobei - der abgestufte Abschnitt (14) entlang einer längeren Seite der Metallplatte (8) vorhanden ist und - die untere Gießform (12a) einen Vorsprung (20) aufweist, der an einer Bodenfläche der Kavität (13) entlang der kürzeren Seite der Metallplatte (8) vorhanden ist.
  5. Verfahren nach einem der Ansprüche 1 bis 3, wobei der abgestufte Abschnitt (14) vorhanden ist, um einen Rand der Metallplatte (8) zu umgeben.
  6. Leistungshalbleiteranordnung, aufweisend: - eine Leiterplatine, die eine innere Leitung (1a), eine mit der inneren Leitung (1a) verbundene äußere Leitung (2a), ein Kontaktplättchen (3), die an einer Position angeordnet ist, die niedriger als diejenige der inneren Leitung (1a) ist, und einen gebogenen Abschnitt (4), der die innere Leitung (1a) und das Kontaktplättchen (3) verbindet; - ein Leistungshalbleiterelement (5), das an dem Kontaktplättchen (3) befestigt ist; - eine Metallplatte (8), die mit einer Unterseite des Kontaktplättchens (3) über eine Isolationsschicht (9) verbunden ist; und - ein Kapselungskunstharz (10), das die innere Leitung (1a), das Kontaktplättchen (3), das Leistungshalbleiterelement (5), die Isolationsschicht (9) und die Metallplatte (8) kapselt, wobei: - eine Unterseite der Metallplatte (8) an einer Unterseite des Kapselungskunstharzes (10) freigelegt ist - ein abgestufter Abschnitt (11) an der Unterseite des Kapselungskunstharzes (10) unterhalb der inneren Leitung (1a) vorhanden ist, - eine Höhe (h1) der Unterseite des Kapselungskunstharzes (10) an dem abgestuften Abschnitt (11) größer ist als eine Höhe (h2) einer Oberseite des Leistungshalbleiterelements (5), und - eine Vertiefung (17), die in ihrer Tiefe flacher ist als der abgestufte Abschnitt (11), an einer Unterseite des Kapselungskunstharzes (10) zwischen dem abgestuften Abschnitt (11) und der Metallplatte (8) vorhanden ist.
  7. Leistungshalbleiteranordnung nach Anspruch 6, wobei die Vertiefung (17) aus mehreren einzelnen Vertiefungen besteht.
  8. Leistungshalbleiteranordnung, aufweisend: - eine Leiterplatine, die eine innere Leitung (1a), eine mit der inneren Leitung (1a) verbundene äußere Leitung (2a), ein Kontaktplättchen (3), die an einer Position angeordnet ist, die niedriger als diejenige der inneren Leitung (1a) ist, und einen gebogenen Abschnitt (4), der die innere Leitung (1a) und das Kontaktplättchen (3) verbindet; - ein Leistungshalbleiterelement (5), das an dem Kontaktplättchen (3) befestigt ist; - eine Metallplatte (8), die mit einer Unterseite des Kontaktplättchens (3) über eine Isolationsschicht (9) verbunden ist; und - ein Kapselungskunstharz (10), das die innere Leitung (1a), das Kontaktplättchen (3), das Leistungshalbleiterelement (5), die Isolationsschicht (9) und die Metallplatte (8) kapselt, wobei: - eine Unterseite der Metallplatte (8) an einer Unterseite des Kapselungskunstharzes (10) freigelegt ist - ein abgestufter Abschnitt (11) an der Unterseite des Kapselungskunstharzes (10) unterhalb der inneren Leitung (1a) vorhanden ist, - eine Höhe (h1) der Unterseite des Kapselungskunstharzes (10) an dem abgestuften Abschnitt (11) größer ist als eine Höhe (h2) einer Oberseite des Leistungshalbleiterelements (5), und - ein kleiner abgestufter Abschnitt (19), der in seiner Tiefe flacher ist als der abgestufte Abschnitt (11), an einer Unterseite des Kapselungskunstharzes (10) zwischen dem abgestuften Abschnitt (11) und der Metallplatte (8) vorhanden ist.
DE112014006660.5T 2014-05-12 2014-05-12 Leistungshalbleiteranordnung und Verfahren zum Herstellen derselben Active DE112014006660B4 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2014/062608 WO2015173862A1 (ja) 2014-05-12 2014-05-12 電力用半導体装置及びその製造方法

Publications (2)

Publication Number Publication Date
DE112014006660T5 DE112014006660T5 (de) 2017-01-19
DE112014006660B4 true DE112014006660B4 (de) 2019-10-31

Family

ID=54479436

Family Applications (1)

Application Number Title Priority Date Filing Date
DE112014006660.5T Active DE112014006660B4 (de) 2014-05-12 2014-05-12 Leistungshalbleiteranordnung und Verfahren zum Herstellen derselben

Country Status (6)

Country Link
US (1) US9716072B2 (de)
JP (1) JP6195019B2 (de)
KR (1) KR101915873B1 (de)
CN (1) CN106463420B (de)
DE (1) DE112014006660B4 (de)
WO (1) WO2015173862A1 (de)

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6546892B2 (ja) * 2016-09-26 2019-07-17 株式会社 日立パワーデバイス 半導体装置
US10483178B2 (en) * 2017-01-03 2019-11-19 Infineon Technologies Ag Semiconductor device including an encapsulation material defining notches
CN110998812B (zh) 2017-08-23 2023-08-18 三菱电机株式会社 半导体装置的制造方法
CN109637983B (zh) * 2017-10-06 2021-10-08 财团法人工业技术研究院 芯片封装
JP7030481B2 (ja) * 2017-11-10 2022-03-07 エイブリック株式会社 樹脂封止金型および半導体装置の製造方法
JP7040032B2 (ja) * 2018-01-17 2022-03-23 株式会社デンソー 半導体装置
US20200031661A1 (en) * 2018-07-24 2020-01-30 Invensense, Inc. Liquid proof pressure sensor
WO2020148879A1 (ja) * 2019-01-18 2020-07-23 三菱電機株式会社 半導体装置、半導体装置の製造方法及び電力変換装置
JP7090579B2 (ja) * 2019-05-08 2022-06-24 三菱電機株式会社 半導体装置およびその製造方法
JP7459465B2 (ja) * 2019-08-28 2024-04-02 富士電機株式会社 半導体装置及び半導体装置の製造方法
JP7196815B2 (ja) * 2019-10-23 2022-12-27 三菱電機株式会社 半導体モジュール及び電力変換装置
JP2021145036A (ja) * 2020-03-12 2021-09-24 富士電機株式会社 半導体装置の製造方法及び半導体装置
CN115280496A (zh) * 2020-03-13 2022-11-01 三菱电机株式会社 半导体装置以及电力变换装置
US11765528B2 (en) * 2020-09-28 2023-09-19 Lite-On Singapore Pte. Ltd. Sensing device and method for packaging the same
JP7479771B2 (ja) * 2020-10-01 2024-05-09 三菱電機株式会社 半導体装置、半導体装置の製造方法及び電力変換装置
US11764209B2 (en) 2020-10-19 2023-09-19 MW RF Semiconductors, LLC Power semiconductor device with forced carrier extraction and method of manufacture
WO2023058437A1 (ja) * 2021-10-08 2023-04-13 三菱電機株式会社 半導体装置、電力変換装置、および、半導体装置の製造方法
EP4369394A1 (de) * 2022-11-10 2024-05-15 Infineon Technologies Austria AG Leistungshalbleitergehäuse und verfahren zu seiner herstellung
WO2024103986A1 (zh) * 2022-11-17 2024-05-23 海信家电集团股份有限公司 功率模块和设备
CN116247049B (zh) * 2023-02-28 2024-01-23 海信家电集团股份有限公司 功率模块及具有其的电子设备

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20120206196A1 (en) * 2011-02-14 2012-08-16 Mitsubishi Electric Corporation Semiconductor module
JP2013074035A (ja) * 2011-09-27 2013-04-22 Mitsubishi Electric Corp 半導体装置の製造方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02152260A (ja) * 1988-12-05 1990-06-12 Fujitsu Ltd 樹脂封止半導体装置およびそれの製造に用いる金型
JP2771838B2 (ja) * 1989-03-31 1998-07-02 ポリプラスチックス株式会社 電子部品の樹脂封止方法、樹脂封止用成形金型及び電子部品封止成形品
JPH09129661A (ja) * 1995-10-31 1997-05-16 Hitachi Ltd 成形装置および成形方法
JP4073559B2 (ja) * 1998-10-30 2008-04-09 三菱電機株式会社 半導体装置
JP4277168B2 (ja) 2002-11-18 2009-06-10 サンケン電気株式会社 樹脂封止型半導体装置及びその製法
JP2005109100A (ja) * 2003-09-30 2005-04-21 Mitsubishi Electric Corp 半導体装置およびその製造方法
JP3854957B2 (ja) * 2003-10-20 2006-12-06 三菱電機株式会社 半導体装置の製造方法および半導体装置
JP4463146B2 (ja) 2005-05-18 2010-05-12 三菱電機株式会社 半導体装置の製造方法
JP4422094B2 (ja) * 2005-12-12 2010-02-24 三菱電機株式会社 半導体装置
KR101489325B1 (ko) * 2007-03-12 2015-02-06 페어차일드코리아반도체 주식회사 플립-칩 방식의 적층형 파워 모듈 및 그 파워 모듈의제조방법
JP5876669B2 (ja) * 2010-08-09 2016-03-02 ルネサスエレクトロニクス株式会社 半導体装置
JP5598189B2 (ja) * 2010-09-08 2014-10-01 株式会社デンソー 半導体装置の製造方法
JP5680011B2 (ja) * 2012-03-26 2015-03-04 三菱電機株式会社 電力用半導体装置および電力用半導体装置の製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20120206196A1 (en) * 2011-02-14 2012-08-16 Mitsubishi Electric Corporation Semiconductor module
JP2013074035A (ja) * 2011-09-27 2013-04-22 Mitsubishi Electric Corp 半導体装置の製造方法

Also Published As

Publication number Publication date
JP6195019B2 (ja) 2017-09-13
CN106463420A (zh) 2017-02-22
KR20160143802A (ko) 2016-12-14
JPWO2015173862A1 (ja) 2017-04-20
CN106463420B (zh) 2019-07-26
US20160343644A1 (en) 2016-11-24
KR101915873B1 (ko) 2018-11-06
US9716072B2 (en) 2017-07-25
WO2015173862A1 (ja) 2015-11-19
DE112014006660T5 (de) 2017-01-19

Similar Documents

Publication Publication Date Title
DE112014006660B4 (de) Leistungshalbleiteranordnung und Verfahren zum Herstellen derselben
DE112014007140B4 (de) Leistungshalbleiteranordnung und Verfahren zum Herstellen derselben
DE102014212376B4 (de) Halbleitervorrichtung
DE112016006381B4 (de) Leistungshalbleitervorrichtung und herstellungsverfahren dafür
DE102004060378B4 (de) Verfahren zur Herstellung einer Halbleitervorrichtung
DE102009061178B3 (de) Leistungshalbleitervorrichtung
DE102014221636B4 (de) Halbleitermodul und Verfahren zum Herstellen desselben
DE112014006653B4 (de) Verfahren zum Herstellen einer Halbleiteranordnung
DE102019132837B4 (de) Doppelseitiges Kühlleistungsmodul und Verfahren zu dessen Herstellung
DE102014105462B4 (de) Halbleiterleistungsbauelement mit einer wärmesenke und verfahren zum herstellen
DE112005003614T5 (de) Halbleiterbaugruppe für ein Schaltnetzteil und Verfahren zu dessen Montage
DE102011113269A1 (de) Halbleitermodul und Verfahren zu seiner Herstellung
EP3794641B1 (de) Entwärmungsanordnung für ein halbleiterleistungsmodul
DE10236455A1 (de) Halbleiterbauelement
DE102015101146B4 (de) Halbleitervorrichtung mit mehreren Kontaktclips, Multiclip-Verbindungselement und Verfahren zum Herstellen derselben
DE102018208437B4 (de) Halbleitervorrichtung
DE112016007464B4 (de) Halbleitervorrichtung
DE102013225135B4 (de) Halbleitervorrichtung und Verfahren zu deren Herstellung
DE102009001722A1 (de) Verfahren zum Aufbringen eines Wärmeleitmediums auf eine Wärmeableitfläche
DE102018213859A1 (de) Leistungshalbleitermodul
DE102014111786A1 (de) Kühlplatte, Bauelement, das eine Kühlplatte umfasst, und Verfahren zum Herstellen einer Kühlplatte
DE102010061573B4 (de) Verfahren zur Herstellung eines Halbleiterbauelements
DE102018203228A1 (de) Leistungshalbleitervorrichtung und Verfahren zur Fertigung derselben, und Leistungskonvertierungsvorrichtung
DE102017207727A1 (de) Halbleiteranordnung
DE112012005459T5 (de) Halbleitervorrichtung

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R084 Declaration of willingness to licence
R016 Response to examination communication
R079 Amendment of ipc main class

Free format text: PREVIOUS MAIN CLASS: H01L0021600000

Ipc: H01L0021560000

R018 Grant decision by examination section/examining division
R020 Patent grant now final