DE112014006567T5 - Verfahren zum Herstellen einer Siliciumcarbid-Halbleitervorrichtung sowie Siliciumcarbid-Halbleitervorrichtung - Google Patents

Verfahren zum Herstellen einer Siliciumcarbid-Halbleitervorrichtung sowie Siliciumcarbid-Halbleitervorrichtung Download PDF

Info

Publication number
DE112014006567T5
DE112014006567T5 DE112014006567.6T DE112014006567T DE112014006567T5 DE 112014006567 T5 DE112014006567 T5 DE 112014006567T5 DE 112014006567 T DE112014006567 T DE 112014006567T DE 112014006567 T5 DE112014006567 T5 DE 112014006567T5
Authority
DE
Germany
Prior art keywords
layer
metal
silicon carbide
semiconductor device
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE112014006567.6T
Other languages
English (en)
Other versions
DE112014006567B4 (de
Inventor
Yosuke Nakanishi
Hiroaki Okabe
Kazuyuki Sugahara
Takaaki TOMINAGA
Motoru YOSHIDA
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of DE112014006567T5 publication Critical patent/DE112014006567T5/de
Application granted granted Critical
Publication of DE112014006567B4 publication Critical patent/DE112014006567B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/268—Bombardment with radiation with high-energy radiation using electromagnetic radiation, e.g. laser radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02529—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/048—Making electrodes
    • H01L21/0485—Ohmic electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/47—Schottky barrier electrodes
    • H01L29/475—Schottky barrier electrodes on AIII-BV compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/6606—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/6609—Diodes
    • H01L29/66143—Schottky diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/872—Schottky diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
    • H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
    • H01L2224/02163—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body on the bonding area
    • H01L2224/02165—Reinforcing structures
    • H01L2224/02166—Collar structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05624—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1027—IV
    • H01L2924/10272—Silicon Carbide [SiC]

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Electromagnetism (AREA)
  • Optics & Photonics (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

Es wird ein Verfahren zum Herstellen einer Siliciumcarbid-Halbleitervorrichtung angegeben, mit welchem der Anstieg der Anzahl von Herstellungsschritten unterbunden wird, und welches dazu imstande ist, die Verschlechterung der ohmschen Eigenschaften einer Legierungsschicht in Bezug auf ein Halbleitersubtrat zu unterbinden. Das Verfahren zum Herstellen einer Siliciumcarbid-Halbleitervorrichtung weist die folgenden Schritte auf: Ausbilden einer Metallschicht (30), die aus einem ersten Metall gebildet ist, auf einem Halbleitersubtrat (11), das aus Siliciumcarbid gebildet ist; Ausbilden einer Metallnitridschicht (40) auf der Metallschicht (30), wobei die Metallnitridschicht (40) erhalten wird, indem ein zweites Metall nitriert wird; Lenken von Laserlicht durch die Metallnitridschicht (40), um eine Schicht (31) einer Legierung aus dem Siliciumcarbid in dem Halbleitersubtrat (11) und dem ersten Metall in der Metallschicht (30) auszubilden; und Ausbilden einer Elektrode (20) auf der Metallnitridschicht (40).

Description

  • Technisches Gebiet
  • Die vorliegende Erfindung betrifft ein Verfahren zum Herstellen einer Siliciumcarbid-Halbleitervorrichtung sowie eine Siliciumcarbid-Halbleitervorrichtung.
  • Stand der Technik
  • Bei einer Siliciumcarbid-Halbleitervorrichtung, in welcher sich im Betrieb Ladungsträger in der vertikalen Richtung durch ein Siliciumcarbid-Substrat bewegen, wird der Vorrichtungs-Widerstand gesenkt, indem die Dicke des Substrats verringert wird. Für eine weitere Senkung des Widerstands wird bislang eine Siliciumcarbid-Halbleitervorrichtung benötigt, die unter Verwendung eines Substrats in der Form einer dünnen Platte hergestellt wird.
  • Bei dem Verfahren zum Herstellen einer Siliciumcarbid-Halbleitervorrichtung, welches einen Schritt beinhaltet, in welchem ein Substrat in der Form einer dünnen Platte bereitgestellt wird, ist es wünschenswert, dass eine Rückflächenstruktur der Halbleitervorrichtung ausgebildet wird, nachdem deren Vorderflächenstruktur ausgebildet worden ist, und dass das Substrat während des Ausbildens der Rückflächenstruktur dünner gemacht wird, und zwar zu dem Zweck, die Anzahl von Schritten für das dünne Substrat zu verringern. Aus diesem Grund wird die Rückflächenstruktur ausgebildet, nachdem die Vorderflächenstruktur ausgebildet worden ist. Bei dem Schritt, in welchem die Rückflächenstruktur der Siliciumcarbid-Halbleitervorrichtung ausgebildet wird, ist es jedoch notwendig, dass ein Tempern nur auf der Rückfläche der Siliciumcarbid-Halbleitervorrichtung durchgeführt wird, und zwar bei einer hohen Temperatur von ungefähr 1000°C, um eine ohmsche Elektrode auszubilden, wobei deren Vorderfläche auf einer niedrigen Temperatur gehalten wird.
  • Ein Verfahren zum Ausbilden einer ohmschen Elektrode auf einem Siliciumcarbid-Halbleitersubtrat mittels Laser-Temperns ist beispielsweise in der Patentliteratur 1 offenbart. Bei einem solchen Herstellungsverfahren wird eine Metallschicht auf einem Halbleitersubtrat abgeschieden, das aus Siliciumcarbid hergestellt ist, und danach wird sie mit Laserlicht bestrahlt, so dass die Metallschicht erwärmt wird.
  • Dadurch wird eine Schicht einer Legierung der Metallschicht und dem Halbleitersubtrat an einer dazwischenliegenden Grenzfläche ausgebildet. Die Legierungsschicht, die auf diese Weise ausgebildet wird, hat ausgezeichnete ohmsche Eigenschaften hinsichtlich des Halbleitersubtrats, und ist daher zu erwarten, dass sie als die ohmsche Elektrode verwendet wird.
  • Wenn Sauerstoff in einer Laserlicht-Bestrahlungsatmosphäre vorhanden ist, wird unglücklicherweise die Metallschicht während der Bestrahlung mit dem Laserlicht oxidiert, so dass eine gute Legierungsschicht nicht ausgebildet werden kann. Im Ergebnis verschlechtern sich die ohmschen Eigenschaften der Legierungsschicht in Bezug auf das Halbleitersubtrat. Um ein solches Problem zu lösen, hat man ein Herstellungsverfahren vorgeschlagen, bei welchem eine durchlässige Schicht von SiO2, CaF2, ITO und dergleichen auf der Metallschicht abgeschieden wird, die auf dem Halbleitersubtrat ausgebildet ist, und bei welchem elektromagnetische Wellen, wie z. B. ein Laser durch die durchlässige Schicht auf die Metallschicht geführt werden, um die Metallschicht zu erwärmen.
  • Dadurch wird die Legierungsschicht ausgebildet (siehe z. B. Patentliteratur 2). Auf diese Weise unterbindet das Laser-Tempern durch die durchlässige Schicht hindurch die Oxidierung der Metallschicht durch den umgebenden Sauerstoff während der Bestrahlung mit dem Laserlicht.
  • Literaturverzeichnis
  • Patentliteratur
    • Patentliteratur 1: Japanische ungeprüfte Patentanmeldungs-Veröffentlichung (Übersetzung der PCT-Anmeldung) Nr. 2007-534143
    • Patentliteratur 2: Japanische Patentanmeldungs-Offenlegungsschrift JP 2012-069 798 A
  • Zusammenfassung der Erfindung
  • Technisches Problem
  • Bei einem solchen Verfahren zum Herstellen einer Siliciumcarbid-Halbleitervorrichtung ist es notwendig, dass der Schritt zum Entfernen der durchlässigen Schicht zusätzlich zu dem Schritt zum Abscheiden der durchlässigen Schicht vorgesehen sein muss. Insbesondere dann, wenn die durchlässige Schicht nicht elektrisch leitend ist, wird es unumgänglich, die durchlässige Schicht zu entfernen. Dies verursacht ein dahingehendes Problem, dass die Anzahl von Herstellungsschritten vergrößert wird. Wenn ein Oxid für die durchlässige Schicht verwendet wird, besteht immer noch die Gefahr, dass die Metallschicht oxidiert wird, und zwar wegen des Einflusses der Austauschdiffusion in dem Fall, in welchem die durchlässige Schicht eine hohe Temperatur während der Laser-Bestrahlung erreicht. Dies verursacht das Problem, dass sich die ohmschen Eigenschaften der Legierungsschicht in Bezug auf das Halbleitersubtrat verschlechtern.
  • Die vorliegende Erfindung wurde konzipiert, um die vorgenannten Probleme zu lösen. Es ist daher Aufgabe der vorliegenden Erfindung, ein Verfahren zum Herstellen einer Siliciumcarbid-Halbleitervorrichtung anzugeben, bei welchem der Anstieg der Anzahl von Herstellungsschritten unterbunden wird, und welches dazu imstande ist, die Verschlechterung der ohmschen Eigenschaften einer Legierungsschicht in Bezug auf ein Halbleitersubtrat zu unterbinden.
  • Lösung des Problems
  • Ein Verfahren zum Herstellen einer Siliciumcarbid-Halbleitervorrichtung gemäß der vorliegenden Erfindung weist folgende Schritte auf: Ausbilden einer Metallschicht, die aus einem ersten Metall gebildet ist, auf einem Halbleitersubtrat, das aus Siliciumcarbid gebildet ist; Ausbilden einer Metallnitridschicht auf der Metallschicht, wobei die Metallnitridschicht erhalten wird, indem ein zweites Metall nitriert wird; Lenken von Laserlicht durch die Metallnitridschicht, um eine Schicht einer Legierung aus dem Siliciumcarbid in dem Halbleitersubtrat und dem ersten Metall in der Metallschicht auszubilden; und Ausbilden einer Elektrode auf der Metallnitridschicht.
  • Vorteilhafte Wirkungen der Erfindung
  • Gemäß dem Verfahren zum Herstellen einer Siliciumcarbid-Halbleitervorrichtung gemäß der vorliegenden Erfindung beseitigt die Verwendung einer elektrisch leitenden Metallnitridschicht als eine durchlässige Schicht die Notwendigkeit, den Schritt zum Entfernen der durchlässigen Schicht während der Ausbildung einer Rückflächenstruktur der Siliciumcarbid-Halbleitervorrichtung vorzusehen. Dadurch wird eine Zunahme der Anzahl von Herstellungsschritten unterbunden. Ferner enthält die Metallnitridschicht keine Sauerstoff-Atome. Dies verringert die Gefahr, dass die Metallschicht während der Laser-Bestrahlung oxidiert wird, um die Verschlechterung der ohmschen Eigenschaften der Legierungsschicht in Bezug auf das Halbleitersubtrat zu unterbinden.
  • Kurze Beschreibung der Zeichnungen
  • 1 ist eine schematische Schnittansicht, die eine Siliciumcarbid-Halbleitervorrichtung gemäß einer ersten Ausführungsform der vorliegenden Erfindung zeigt.
  • 2A–2F sind schematische Schnittansichten, die Herstellungsschritte in einem Verfahren zum Herstellen einer Siliciumcarbid-Halbleitervorrichtung gemäß der ersten Ausführungsform der vorliegenden Erfindung zeigen.
  • 3 ist ein Graph, der die Behandlungsgeschwindigkeit im Temperbehandlungsschritt in dem Verfahren zum Herstellen einer Siliciumcarbid-Halbleitervorrichtung zeigt.
  • 4 ist ein Graph, der experimentelle Ergebnisse zeigt, die erhalten werden, indem die Flächenreflektivität für Laserlicht gemessen wird, welches eine Mehrzahl von Wellenlängen enthält.
  • 5 ist ein Graph, der Berechnungsergebnisse für Veränderungen der Grenzflächen-Temperatur infolge der thermischen Diffusion zeigt, wenn die Dicke einer durchlässigen Schicht verändert wird.
  • 6A–6B sind Graphen, die das Verhältnis zwischen der Flächenreflektivität und der Dicke der durchlässigen Schicht der Siliciumcarbid-Halbleitervorrichtung gemäß der ersten Ausführungsform der vorliegenden Erfindung zeigen.
  • 7 ist eine schematische Ansicht, die die Wirkung von Antireflexion gemäß der ersten Ausführungsform der vorliegenden Erfindung zeigt.
  • 8 ist eine schematische Schnittansicht, die eine Siliciumcarbid-Halbleitervorrichtung gemäß einer zweiten Ausführungsform der vorliegenden Erfindung zeigt.
  • 9 ist eine schematische Schnittansicht, die einen Schritt in dem Verfahren zum Herstellen einer Siliciumcarbid-Halbleitervorrichtung gemäß der zweiten Ausführungsform der vorliegenden Erfindung zeigt.
  • 10 zeigt ein SEM-Schnittbild (Secondary Electron Microscope, Sekundär-Elektronenmikroskop) der Siliciumcarbid-Halbleitervorrichtung gemäß der ersten Ausführungsform der vorliegenden Erfindung.
  • 11 zeigt ein SEM-Schnittbild der Siliciumcarbid-Halbleitervorrichtung gemäß der zweiten Ausführungsform der vorliegenden Erfindung.
  • Beschreibung der Ausführungsformen
  • Erste Ausführungsform
  • Zunächst wird die Konfiguration einer Siliciumcarbid-Halbleitervorrichtung gemäß einer ersten Ausführungsform der vorliegenden Erfindung beschrieben. 1 ist eine schematische Schnittansicht, die eine Siliciumcarbid-Halbleitervorrichtung 1 gemäß der ersten Ausführungsform der vorliegenden Erfindung zeigt. Obwohl eine Schottky-Diode (nachfolgend als „SBD” bezeichnet”) vom Vertikaltyp als ein Beispiel für die Beschreibung verwendet wird, ist die vorliegende Erfindung darauf nicht beschränkt. Eine Halbleitervorrichtung, wie z. B. ein Feldeffekt-Transistor (MOSFET: Metalloxid-Halbleiter-Feldeffekt-Transistor) kann auch verwendet werden. Ferner wird Siliciumcarbid nachfolgend als „SiC” abgekürzt.
  • Unter Bezugnahme auf 1 gilt Folgendes: Die SiC-Halbleitervorrichtung 1, die eine SBD ist, weist einen SiC-Halbleiter-Basiskörper 10, eine Vorderflächenstruktur 2 und eine Rückflächenstruktur 3 auf. Der SiC-Halbleiter-Basiskörper 10 soll eine Kombination aus Folgendem bezeichnen: einem SiC-Halbleitersubtrat 11 vom n+-Typ, das einen 4H-Polytyp hat und eine erste Hauptfläche 13 mit einer Flächenorientierung von 4° oder 8° Versatz von der (0001)-Siliciumfläche besitzt, und einer SiC-Driftschicht 12 vom n-Typ, die auf der ersten Hauptfläche 13 des SiC-Halbleitersubtrats 11 ausgebildet ist. Die SiC-Driftschicht 12 hat eine Konzentration und eine Dicke, die in Abhängigkeit von der zu verwendenden Durchbruchspannung variieren, wobei beispielsweise angenommen wird, dass sie 5 × 1015 cm–3 und 10 μm sind.
  • Ein Ionen-Implantationsbereich 15 vom p-Typ, der Aluminium (Al) als Störstellen vom p-Typ enthält, ist in Bereichen ausgebildet, die um eine gewisse Breite voneinander entfernt sind, und zwar auf der Vorderflächenseite der SiC-Driftschicht 12. Der Ionen-Implantationsbereich 15 hat die Form eines Rings mit einer gewissen Breite bei Betrachtung aus der Draufsicht. Ein Beispiel für eine Al-Ionen-Implementierungsdosis ist 5 × 1017 cm–3. In manchen Fällen ist ein ringförmiger JTE-Bereich (Junction Termination Extension) außerhalb des Ionen-Implantationsbereichs 15 vorgesehen, um die Durchbruchspannung der SiC-Halbleitervorrichtung 1 sicherzustellen. Der JTE-Bereich ist in 1 nicht dargestellt.
  • Die Vorderflächenstruktur 2 ist auf Seiten der ersten Hauptfläche 13 vorgesehen, d. h. auf der Vorderflächenseite des SiC-Halbleitersubtrats 11. Die Vorderflächenstruktur 2 weist eine Schottky-Elektrode 17, eine Verbindungselektrode 18 und eine Schutzschicht 19 auf. Die Schottky-Elektrode 17 ist auf einem Schottky-Bereich 16 auf der Vorderflächenseite der SiC-Driftschicht 12 ausgebildet, die von dem Ionen-Implantationsbereich 15 umgeben ist. Die Peripherie der Schottky-Elektrode 17 ist so ausgebildet, dass sie auf den Ionen-Implantationsbereich 15 verläuft.
  • Ein Beispiel für das für die Schottky-Elektrode 17 verwendete Material beinhaltet Ti. Die Verbindungselektrode 18 ist auf der oberen Fläche der Schottky-Elektrode 17 ausgebildet. Ein Beispiel für das für die Verbindungselektrode 18 verwendete Material beinhaltet Al. Um die Durchbruchspannung der SiC-Halbleitervorrichtung 1 sicherzustellen, ist die Schutzschicht 19, die beispielsweise aus Polyimid hergestellt ist, auf der SiC-Driftschicht 12 ausgebildet, so dass sie die Schottky-Elektrode 17, die Enden der Verbindungselektrode 18 und den Ionen-Implantationsbereich 15 bedeckt.
  • Die Rückflächenstruktur 3 ist auf Seiten einer zweiten Hauptfläche 14 ausgebildet, d. h. auf der Rückflächenseite des SiC-Halbleitersubtrats 11. Die Rückflächenstruktur 3 besitzt eine Legierungsschicht 31, eine durchlässige Schicht 40 und eine Rückflächenelektrode 20. Die Legierungsschicht 31 ist aus einer Legierung aus SiC und einem Metall gebildet, das irgendeines der Elemente aus der Gruppe aufweist, die aus Ni, Ti, Mo, W und Ta besteht, und sie hat ausgezeichnete ohmsche Eigenschaften in Bezug auf das SiC-Halbleitersubtrat 11.
  • Das heißt, diese Legierungsschicht 31 ist als eine ohmsche Elektrode ausgebildet. In der vorliegenden Ausführungsform soll die Legierungsschicht 31 aus einer Legierung aus Ni und SiC hergestellt sein. Ferner ist die durchlässige Schicht 40, die elektrisch leitend ist, auf einer Fläche der Legierungsschicht 31 ausgebildet, die dem SiC-Halbleiter-Basiskörper 10 gegenüberliegt. Ein Beispiel für das Material der durchlässigen Schicht 40 beinhaltet eine Metallnitridschicht, wie z. B. TiN, und die Metallnitridschicht ist elektrisch leitend.
  • Die Rückflächenelektrode 20 ist auf einer Fläche der durchlässigen Schicht 40 ausgebildet, welche der Legierungsschicht 31 gegenüberliegt. Beispiele für die Rückflächenelektrode 20 umfassen eine Elektrode, die eine Zweischicht-Struktur hat, die aus Ni und Au gebildet ist, und eine Cu-Elektrode. Die Rückflächenelektrode 20 in der vorliegenden Ausführungsform soll eine Elektrode sein, die eine Zweischicht-Struktur hat, die aus Ni und Au gebildet ist.
  • Nachfolgend wird ein Verfahren zum Herstellen der SiC-Halbleitervorrichtung 1 gemäß der ersten Ausführungsform der vorliegenden Erfindung beschrieben. 2A bis 2F sind schematische Schnittansichten, die Herstellungsschritte in dem Verfahren zum Herstellen der SiC-Halbleitervorrichtung 1 gemäß der ersten Ausführungsform der vorliegenden Erfindung zeigen.
  • In dem Schritt, der in 2A gezeigt ist, wird die SiC-Driftschicht 12 epitaxial auf der ersten Hauptfläche 13 des SiC-Halbleitersubtrats 11 vom n+-Typ aufgewachsen. Folglich wird der SiC-Halbleiter-Basiskörper 10 ausgebildet.
  • In dem in 2B gezeigten Schritt gilt Folgendes: Nachdem eine Maske, die aus einer Oxidschicht und dergleichen gebildet ist, auf der SiC-Driftschicht 12 ausgebildet worden ist, wird eine Maske zur Ionen-Implantation durch Fotolitographie und Ätzen ausgebildet. Diese Maske ist in 2B nicht dargestellt. Eine selektive Ionen-Implantation wird von der Oberseite der Maske aus zur Ionen-Implantation durchgeführt, um den Ionen-Implantationsbereich 15 zu bilden. Danach wird die Maske für die Ionen-Implantation entfernt. Danach wird eine Wärmebehandlung bei 1700°C für 30 Minuten in einer Argon-Atmosphäre durchgeführt, um die implantierten Al-Ionen zu aktivieren.
  • Dieser Wärmebehandlungs-Schritt bildet den Ionen-Implantationsbereich 15 vom p-Typ aus. Nach dem Wärmebehandlungs-Schritt werden eine Schicht mit verminderter Schichtqualität und Unebenheiten, die durch einen Bunching-Schritt mit einer Höhe von nicht weniger als 30 nm verursacht werden, an der Vorderfläche der SiC-Driftschicht 12 erzeugt. Folglich wird Kohlenwasserstoff-Gas thermisch zersetzt, um eine nicht dargestellte Kohlenstoff-Schutzschicht auf der Vorderfläche der SiC-Driftschicht 12 auszubilden. Dadurch wird verhindert, dass sogenanntes Bunching im Wärmebehandlungs-Schritt auftritt.
  • In dem in 2C gezeigten Schritt wird die Schottky-Elektrode 17, die beispielsweise aus Ti gebildet ist, auf der Vorderfläche der SiC-Driftschicht 12 ausgebildet. Danach wird die Verbindungselektrode 18, die beispielsweise aus Al gebildet ist, auf der Schottky-Elektrode 17 ausgebildet. Ferner wird die Schutzschicht 19 ausgebildet, die beispielsweise aus Polyimid hergestellt ist, um die Durchbruchspannung sicherzustellen.
  • Vor der Ausbildung der Schottky-Elektrode 17 kann der SiC-Halbleiter-Basiskörper 10 einer Nassbehandlung unter Verwendung einer Schwefelsäure-Wasserstoffperoxid-Mischung, einer Ammoniak-Wasserstoffperoxid-Mischung und von Fluorwasserstoffsäure unterzogen werden, und zwar in der genannten Reihenfolge. Auch kann die Vorderfläche der SiC-Driftschicht 12 durch eine Behandlung mit Fluorwasserstoffsäure gereinigt werden, nachdem eine Opferoxidation darauf durchgeführt worden ist. Die Peripherie der Schottky-Elektrode 17 ist so ausgebildet, dass sie auf den Ionen-Implantationsbereich 15 verläuft. Die Schutzschicht 19, die aus Polyimid hergestellt ist, ist so ausgebildet, dass sie die Schottky-Elektrode 17, die Enden der Verbindungselektrode 18 und den Ionen-Implantationsbereich 15 bedeckt.
  • In dem in 2D gezeigten Schritt wird die zweite Hauptfläche 14 des SiC-Halbleitersubtrats 11 mechanisch geschliffen und poliert, so dass die Dicke des SiC-Halbleiter-Basiskörpers 10 eine angemessene Dicke erreicht, und zwar um die Eigenschaften der SBD zu verbessern (den Widerstand zu verringern, der mit den Vorwärtseigenschaften zusammenhängt). Beispielsweise wird das Schleifen durchgeführt, bis die Dicke des SiC-Halbleiter-Basiskörpers 10 einen Wert von 200 μm erreicht. Während des Schleifens wird die Seite der ersten Hauptfläche 13, wo die Vorrichtungsstruktur ausgebildet wird, dadurch geschützt, indem darauf ein Schutzband befestigt wird, oder indem die Seite der ersten Hauptfläche 13 auf einer Stützplatte befestigt wird.
  • In dem in 2E gezeigten Schritt wird eine Metallschicht 30 zur Ausbildung einer Silicid-Schicht (einer Legierungsschicht 31) mit SiC auf der zweiten Hauptfläche 14 des SiC-Halbleitersubtrats 11 abgeschieden, die einem Schleifen unterzogen wird. Obwohl Ni für die Metallschicht 30 in der vorliegenden Ausführungsform verwendet wird, kann auch ein Metall verwendet werden, das irgendeines der Elemente aus der Gruppe aufweist, die aus Ti, Mo, W und Ta besteht. Die Metallschicht 30 kann beispielsweise eine Dicke von 100 nm haben.
  • Danach wird die durchlässige Schicht 40 auf der Metallschicht 30 abgeschieden. Die durchlässige Schicht 40 ist eine Metallnitridschicht, und sie soll in der vorliegenden Ausführungsform eine TiN-Schicht sein. Eine Laser-Temperbehandlung, welche Laserlicht 50 durch die durchlässige Schicht 40 lenkt, wird durchgeführt, um zu veranlassen, dass das Metall in der Metallschicht 30 und das SiC in dem SiC-Halbleitersubtrat 11 miteinander reagieren. Dadurch wird die Legierungsschicht 31 ausgebildet.
  • Obwohl die Laser-Temperbehandlung durchgeführt wird, so dass die Gesamtheit der Metallschicht 30 im Wesentlichen siliciert wird, um die Legierungsschicht 31 zu bilden, kann auch ein Teil der Metallschicht 30 im nicht-reagierten Zustand belassen werden, und zwar in Abhängigkeit der Dicke der Metallschicht 30 und dergleichen.
  • Wenn beispielsweise ein YAG-Laser verwendet wird, kann die Wellenlänge des gelenkten Laserlichts 50 einen Wert von 355 nm haben, der der dritten Harmonischen entspricht, oder einen Wert von 532 nm haben, der der zweiten Harmonischen entspricht. Das Tempern wird durchgeführt, während ein Intertgas, wie z. B. Stickstoff auf eine Fläche geblasen wird, die mit dem Laserlicht bestrahlt wird, und zwar während der Laserlicht-Bestrahlung. Das Laserlicht 50 mit einer Wellenlänge von 355 nm soll hierbei verwendet werden. Die durchlässige Schicht 40 kann eine Dicke von beispielsweise 30 nm haben, welche später detailliert beschrieben wird.
  • Die Art des zum Laser-Tempern verwendeten Laserlichts 50 kann einen Excimer-Laser, einen YVO4-Laser, einen YLF-Laser und dergleichen aufweisen, zusätzlich zu dem YAG-Laser. Es ist nur notwendig, dass die Bedingung für den Laser, der zur Silicierung der Metallschicht 30 verwendet wird, die auf dem SiC-Halbleiter-Basiskörper 10 abgeschieden wird, derartig ist, dass das Laserlicht 50 durch die durchlässige Schicht 40 hindurch transmittiert wird. Beispielsweise kann ein Laser vom Puls-Oszillationstyp von einigen zehn Nanosekunden bei einer Wellenlänge von 355 nm verwendet werden.
  • In dem in 2F gezeigten Schritt wird die Rückflächenelektrode 20 auf der durchlässigen Schicht 40 ausgebildet, die in dem in 2E gezeigten Schritt ausgebildet worden ist. Wenn die Gefahr besteht, dass eine Oxidschicht oder dergleichen auf der Vorderfläche der durchlässigen Schicht 40 während der Laser-Temperbehandlung ausgebildet wird, kann ein Ätzen unter Verwendung von Ar+-Ionen und dergleichen vor der Ausbildung der Rückflächenelektrode 20 durchgeführt werden. Das Material der Rückflächenelektrode 20 soll eine Elektrode sein, die eine Zweischicht-Struktur hat, die aus Ni und Au gebildet ist. Eine Cu-Elektrode kann als Rückflächenelektrode 20 verwendet werden, wenn beispielsweise eine Maßnahme für auf einen Betrieb bei höherer Temperatur benötigt wird.
  • Die erste Ausführungsform gemäß der vorliegenden Erfindung mit der vorgenannten Konfiguration hat die Wirkungen, die nachstehend beschrieben werden.
  • In der vorliegenden Ausführungsform beseitigt die Verwendung der elektrisch leitenden Metallnitridschicht als durchlässige Schicht 40 die Notwendigkeit, den Schritt zum Entfernen der durchlässigen Schicht 40 während der Erzeugung der Rückflächenstruktur 3 der SiC-Halbleitervorrichtung 1 vorzusehen, und sie ermöglicht die Ausbildung der Rückflächenelektrode 20 auf der durchlässigen Schicht 40.
  • Dies unterbindet die Zunahme der Anzahl von Herstellungsschritten während der Ausbildung der Rückflächenstruktur 3. Auch enthält die Metallnitridschicht, die als durchlässige Schicht 40 verwendet wird, keine Sauerstoff-Atome. Dies verringert die Gefahr, dass die Metallschicht 30 während der Laser-Bestrahlung für die Ausbildung der Legierungsschicht 31 oxidiert wird, um eine Verschlechterung der ohmschen Eigenschaften der Legierungsschicht 31 in Bezug auf das SiC-Halbleitersubtrat 11 zu unterbinden.
  • Bei dem Verfahren zum Herstellen einer Siliciumcarbid-Halbleitervorrichtung ist eine Behandlung bei einer hohen Temperatur in der Größenordnung von 1000°C erforderlich, um die Legierungsschicht 31 aus Metall, wie z. B. Ni und SiC während der Ausbildung der ohmschen Elektrode auszubilden. Aus diesem Grund hat das Verfahren zum Herstellen einer Siliciumcarbid-Halbleitervorrichtung ein dahingehendes Problem, dass die Zeit, die für den Wärmebehandlungs-Schritt während der Ausbildung der ohmschen Elektrode benötigt wird, im Vergleich zu einem Verfahren zum Herstellen anderer Halbleitervorrichtungen erhöht wird, die aus Si und dergleichen hergestellt sind.
  • Die Zeit, die für die Laser-Temperbehandlung eines einzelnen SiC-Halbleitersubtrats benötigt wird, hängt von der zu bestrahlenden Fläche und dem Strahldurchmesser ab. 3 zeigt die Behandlungsgeschwindigkeit F (Ordinate) bei der Laser-Temperbehandlung gegenüber dem Substrat-Durchmesser D (Abszisse). In 3 bezeichnen ausgefüllte Kreise (•) die Werte für große Strahldurchmesser, und unausgefüllte Kreise (o) bezeichnen die Werte für kleine Strahldurchmesser. Es zeigt sich, dass je größer der Substrat-Durchmesser ist (je größer die bestrahlte Fläche ist) oder je kleiner der Strahldurchmesser ist, desto langsamer ist die Behandlungsgeschwindigkeit F. Es ist daher eine Herausforderung, die Behandlungsgeschwindigkeit bei der Laser-Temperbehandlung zu verbessern, wenn der Durchmesser des SiC-Halbleitersubtrats zunimmt und die bestrahlte Fläche in der Zukunft zunimmt.
  • Zur Verbesserung der Behandlungsgeschwindigkeit der Laser-Temperbehandlung ist es notwendig, den Strahldurchmesser zu vergrößern, ohne die Energiedichte des Laserlichts zu verringern. Wenn jedoch das Laserlicht, das eine Wellenlänge von 355 nm hat, verwendet wird, ist das Formen des Strahls schwierig. Es ist demzufolge auch schwierig, den Strahldurchmesser zu vergrößern, ohne die Energiedichte des Laserlichts zu verringern. In der vorliegenden Ausführungsform wird das Laserlicht durch die durchlässige Schicht 40 hindurch geleitet, und zwar während der Laser-Temperbehandlung.
  • Dies verringert den Wert des reflektierten Laserlichts, da die Flächenreflektivität der durchlässigen Schicht 40 niedriger ist als die Flächenreflektivität der Metallschicht 30. Mit anderen Worten: Der Wert des von der Metallschicht 30 absorbierten Laserlichts wird vergrößert. Im Ergebnis wird die von der Seite der Metallschicht 30 absorbierte Wärmeenergie vergrößert, ohne den Strahldurchmesser des Laserlichts zu vergrößern. Dadurch wird die Verbesserung der Behandlungsgeschwindigkeit bei der Laser-Temperbehandlung erreicht.
  • 4 ist ein Graph, der Ergebnisse zeigt, die erhalten werden, indem die Flächenreflektivität R gemessen wird, wenn die Vorderfläche aus N (Schichtdicke von 100 nm) allein und die Vorderfläche aus TaN (Schichtdicke von 50 nm) oder TiN (50 nm) gebildet auf Ni (Schichtdicke von 100 nm) mit dem Laserlicht bestrahlt werden, das eine Mehrzahl von Wellenlängen hat. In 4 zeigt die Abszisse eine Wellenlänge W, und die Ordinate zeigt die Flächenreflektivität R.
  • Die unterbrochene Linie zeigt die experimentellen Ergebnisse für Ni (Schichtdicke von 100 nm) allein; die dünne durchgezogene Linie zeigt die experimentellen Ergebnisse für TaN (Schichtdicke von 50 nm)/Ni; und die dicke durchgezogene Linie zeigt die experimentellen Ergebnisse für TiN (50 nm)/Ni. Die Messungen wurden unter Verwendung eines UV-sichtbaren/Nah-Infrarot-Spektrophotometers (Modellname V670) gemacht, das von der JASCO Corporation verfügbar ist.
  • Wie in 4 gezeigt, hat man herausgefunden, dass das Vorsehen der durchlässigen Schicht 40, die eine Metallnitridschicht, wie z. B. TiN ist, die Flächenreflektivität bei der Mehrzahl von Wellenlängen des Laserlichts verringert, und zwar im Vergleich mit dem Fall, in welchem nur Ni vorgesehen ist, d. h. in welchem die durchlässige Schicht 40 nicht vorgesehen ist. Daher wird der Wert des von der Seite der Metallschicht 30 absorbierten Laserlichts vergrößert. Dadurch wird eine Verbesserung der Behandlungsgeschwindigkeit bei der Laser-Temperbehandlung erzielt, ohne den Strahldurchmesser des Laserlichts zu vergrößern.
  • 5 ist ein Graph, der Berechnungsergebnisse für die Veränderungen der Temperatur einer Grenzfläche zwischen der durchlässigen Schicht 40 und der Metallschicht 30 sowie der Temperatur einer Grenzfläche zwischen dem Halbleitersubtrat 11 und der Metallschicht 30 zeigt, und zwar infolge einer thermischen Diffusion, wenn die Dicke der durchlässigen Schicht 40 verändert wird. In 5 zeigt die Abszisse die Zeit t [nsec], und die Ordinate zeigt die Temperatur T [°C]. Der obere linke Teil des Graphen zeigt die Grenzflächen-Temperatur für den Fall, dass die durchlässige Schicht 40 nicht vorgesehen ist.
  • Der obere rechte Teil des Graphen zeigt die Grenzflächen-Temperatur für den Fall, dass die durchlässige Schicht 40 eine Dicke von 50 nm hat. Der untere linke Teil des Graphen zeigt die Grenzflächen-Temperatur für den Fall, dass die durchlässige Schicht 40 eine Dicke von 500 nm hat. Der untere rechte Teil des Graphen zeigt die Grenzflächen-Temperatur für den Fall, dass die durchlässige Schicht 40 eine Dicke von 1000 nm hat. In jedem Teil des Graphen geben die durchgezogenen Linien Veränderungen der Temperatur der Grenzfläche zwischen der durchlässigen Schicht 40 aus TiN und der Metallschicht 30 aus Ni an, und die unterbrochenen Linien geben Veränderungen der Temperatur der Grenzfläche zwischen der Metallschicht 30 aus Ni und dem Halbleitersubtrat 11 aus SiC an.
  • Die Metallschicht 30 soll eine Dicke von 100 nm haben. Die Energiedichte des Laserlichts 50 wird um einen vorbestimmten Wert höher gemacht, im Hinblick auf die große Flächenreflexion des Laserlichts 50 nur in dem Fall, in welchem die durchlässige Schicht 40 nicht vorgesehen ist.
  • Wie oben erwähnt, wird durch das Vorsehen der durchlässigen Schicht 40 eine Verbesserung der Behandlungsgeschwindigkeit bei der Laser-Temperbehandlung erzielt. Falls jedoch die durchlässige Schicht 40 zu dick ist, dann erreicht das Laserlicht 50 die Grenzfläche zwischen der durchlässigen Schicht 40 und der Metallschicht 30 nicht, sondern es wird von der durchlässigen Schicht 40 absorbiert.
  • Für die Silicierung der Metallschicht 30 unterhalb der durchlässigen Schicht 40 durch eine Reaktion mit dem SiC in dem Halbleitersubtrat 11 besteht in einem solchen Fall die Notwendigkeit, dass die in der durchlässigen Schicht 40 durch Absorption des Laserlichts 50 erzeugte Wärme die Metallschicht 30 infolge von thermischer Diffusion erreicht. Dadurch wird die Temperatur der Metallschicht 30 auf bis zu 1000°C erhöht.
  • Wie in 5 gezeigt, hat man herausgefunden, dass die Temperatur von jeder der Grenzflächen nicht 1000°C erreicht, wenn die Dicke der durchlässigen Schicht 40 nicht niedriger ist als 500 nm. Man hat andererseits auch herausgefunden, dass die Temperatur von jeder der Grenzflächen 1000°C erreicht und eine ausreichende thermische Diffusion auftritt, wenn die Dicke der durchlässigen Schicht 40 gleich 50 nm ist.
  • Wenn die Dicke der durchlässigen Schicht 40 nicht geringer als 500 nm ist, schreitet die Silicierung der Metallschicht 30 infolge der unzureichenden thermischen Diffusion nicht ausreichend fort, so dass es schwierig ist, die Behandlungsgeschwindigkeit bei der Temperbehandlung zu verbessern. Es ist also wünschenswert, dass die Dicke der durchlässigen Schicht 40 nicht größer ist als 500 nm.
  • 6A ist ein Graph, der die Ergebnisse der Berechnung eines Verhältnisses zwischen der Flächenreflektivität R (Ordinate) der durchlässigen Schicht 40 (TiN-Schicht) zeigt, die auf der Metallschicht 30 (Ni-Schicht) ausgebildet ist, und deren Dicke d (Abszisse) während der Bestrahlung mit Licht, das eine Wellenlänge von 355 nm hat, wobei die Berechnung unter Verwendung der Fresnel-Gleichungen vorgenommen wird.
  • In 6A gibt die Flächenreflektivität R, die erhalten wird, wenn die Dicke d der durchlässigen Schicht 40 gleich 0 ist, die Flächenreflektivität R der Ni-Schicht selbst an, auf welcher die durchlässige Schicht 40 nicht ausgebildet ist (das gleiche gilt für 6B). 7 ist eine schematische Ansicht, die die Antireflexions-Wirkung der durchlässigen Schicht 40 zeigt, die eine vorbestimmte Dicke hat.
  • Wie oben erwähnt, gilt Folgendes: Wenn die Dicke der durchlässigen Schicht 40 größer ist als 0 nm und nicht größer ist als 500 nm, dann ist die Flächenreflektivität der durchlässigen Schicht 40 niedriger als diejenige der Ni-Schicht selbst. Dadurch wird die Verbesserung der Behandlungsgeschwindigkeit bei der Laser-Temperbehandlung erreicht. Es ist jedoch wünschenswert, dass die Dicke der durchlässigen Schicht 40 insbesondere im Bereich von 20 bis 30 nm liegt, und zwar aus den nachstehend beschriebenen Gründen.
  • Wie in 6A gezeigt, nimmt die Flächenreflektivität ab, wenn die Dicke der TiN-Schicht zunimmt. Man hat insbesondere herausgefunden, dass die Flächenreflektivität signifikant abnimmt, wenn die Dicke der TiN-Schicht im Bereich von 20 bis 30 nm liegt. Dies ist daher der Fall, weil die Amplituden der Wellenfronten, die von der Vorderfläche der TiN-Schicht und der TiN-Ni-Grenzfläche reflektiert werden, einander auslöschen, so dass sich die Antireflexions-Wirkung manifestiert.
  • Die Antireflexion bezeichnet das Phänomen, bei welchem die Wellenfront 100A, die von der Vorderfläche einer ersten Schicht 100 reflektiert wird, und die Wellenfront 101B, die von der Grenzfläche zwischen der ersten Schicht 100 und der zweiten Schicht 101 reflektiert wird, um 180° zueinander phasenverschoben sind, und bei welchem die reflektierte Lichtintensität einer Wellenfront 103 verringert wird, wie in 7 gezeigt. Für eine solche Antireflexions-Wirkung ist die Dicke der durchlässigen Schicht 40 im Bereich von 20 bis 30 nm. Dadurch wird die Flächenreflektivität der durchlässigen Schicht 40 weiter verringert, um die Temper-Behandlungsgeschwindigkeit weiter zu verbessern.
  • Ferner wird eine hohe Temperatur von ungefähr 1000°C erreicht, wie oben beschrieben, und zwar in dem Schritt, in welchem die ohmsche Elektrode in dem Verfahren zum Herstellen der SiC-Halbleitervorrichtung 1 ausgebildet wird. Demzufolge ist es notwendig, dass die durchlässige Schicht 40 eine Wärmebeständigkeit für eine Temperatur von mindestens 1000°C oder höher hat. Das TiN, das für die durchlässige Schicht 40 in der vorliegenden Ausführungsform verwendet wird, hat jedoch einen Schmelzpunkt von ungefähr 3000°C, und demzufolge eine ausreichende Wärmebeständigkeit. Folglich treten keine Probleme unter dem Gesichtspunkt der Wärmebeständigkeit auf.
  • In der vorliegenden Ausführungsform wird die durchlässige Schicht 40 nicht vollständig entfernt, sondern sie wird belassen, so dass die Gefahr besteht, dass der Widerstand der gesamten SiC-Halbleitervorrichtung 1 erhöht wird. Der spezifische Widerstand des TiN, das für die durchlässige Schicht 40 verwendet wird, ist jedoch sehr niedrig, und zwar ungefähr 40 μΩcm. Dies minimiert den Anstieg des Widerstands der gesamten SiC-Halbleitervorrichtung 1.
  • Wenn die durchlässige Schicht 40 entfernt wird, tritt in manchen Fällen eine Austauschdiffusion zwischen dem Material auf, das für die Legierungsschicht 31 verwendet wird, und dem Material, das für die Rückflächenelektrode 20 verwendet wird. Wenn beispielsweise die Rückflächenelektrode 20 eine Elektrode ist, welche eine Zweilagenstruktur hat, die aus Ni und Au gebildet ist, dann gibt es Fälle, in welchen Si von der Ni-Silicid-Schicht diffundiert wird, welche die Legierungsschicht 31 ist, und zwar in Richtung der Rückflächenelektrode 20.
  • Wenn andererseits eine Cu-Elektrode als Rückflächenelektrode 20 verwendet wird, unter dem Gesichtspunkt, dass die Anforderungen an die hohe Temperatur erfüllt werden, dann gibt es Fälle, in welchen Cu in Richtung der Legierungsschicht 31 diffundiert wird. Die durchlässige Schicht 40 ist in der vorliegenden Ausführungsform jedoch zwischen der Legierungsschicht 31 und der Rückflächenelektrode 20 vorgesehen. Die durchlässige Schicht 40 fungiert als eine Sperrschicht, um die Diffusion von Si und Cu zu unterbinden.
  • Obwohl TiN als die Metallnitridschicht für die durchlässige Schicht 40 verwendet wird, ist die vorliegende Erfindung darauf nicht beschränkt. Beispielsweise kann ZrN (Zirconiumnitrid) oder HfN (Hafniumnitrid) als Metallnitridschicht für die durchlässige Schicht 40 verwendet werden. Der Fall, in welchem ZrN (Zirconiumnitrid) oder HfN (Hafniumnitrid) für die durchlässige Schicht 40 verwendet wird, wird nachstehend beschrieben.
  • 6B ist ein Graph, der das Verhältnis zwischen der Dicke d (Abszisse) der durchlässigen Schicht 40 aus ZrN oder HfN, die auf der Metallschicht 30 abgeschieden ist, und der Flächenreflektivität R (Ordinate) der durchlässigen Schicht 40 zeigt, und zwar während der Bestrahlung mit Laserlicht. In jedem Fall hat das einfallende Laserlicht eine Wellenlänge von 355 nm. In 6B zeigen ausgefüllte Quadrate (∎) experimentelle Ergebnisse für eine ZrN-Schicht, und offene Rauten (♢) zeigen experimentelle Ergebnisse für eine HfN-Schicht.
  • In 6B wird folgendes herausgefunden: Wenn die Dicke der ZrN-Schicht 70 nm beträgt, dann erreicht die Reflektivität von ZrN einen Minimalwert von 3,8%, so dass wiederum eine Verringerung von 39,2% im Vergleich zu der Reflektivität von 43% der Ni-Vorderfläche erzielt wird, auf welcher die durchlässige Schicht nicht abgeschieden ist. Es wird auch Folgendes herausgefunden: Wenn die Dicke der HfN-Schicht 70 nm beträgt, dann ist die Reflektivität von HfN 0,6%, so dass wiederum eine Verringerung von 42,4% im Vergleich zu der Reflektivität der Ni-Vorderfläche erzielt wird.
  • Folglich vergrößert die Verwendung dieser Materialien den Wert des Laserlichts, das von der Seite der Metallschicht 30 absorbiert wird, um die Laser-Energiedichte zu verringern, die zur Bildung der Legierungsschicht 31 benötigt wird, durch die Reaktion der Metallschicht 30 mit SiC in dem SiC-Halbleitersubtrat 11. Dadurch wird die Verbesserung der Behandlungsgeschwindigkeit bei der Laser-Temperbehandlung erreicht.
  • In 6B gilt Folgendes: Wenn die Dicke der durchlässigen Schicht 40 größer ist als 0 nm, dann wird die Behandlungsgeschwindigkeit der Laser-Temperbehandlung verbessert, da die Flächenreflektivität der durchlässigen Schicht 40 niedriger ist als diejenige der Ni-Schicht selbst. Wenn ZrN (Zirconiumnitrid) oder HfN (Hafniumnitrid) verwendet wird, wie in 6B gezeigt, verursacht jedoch die Dicke der durchlässigen Schicht 40 insbesondere im Bereich von 50 bis 100 nm eine weitere Abnahme der Flächenreflektivität. Dadurch wird die Behandlungsgeschwindigkeit der Laser-Temperbehandlung weiter verbessert.
  • In einem solchen Fall ist die durchlässige Schicht 40 auch elektrisch leitend, was wiederum die Notwendigkeit beseitigt, den Schritt zum Entfernen der durchlässigen Schicht 40 während der Ausbildung der Rückflächenstruktur 3 der SiC-Halbleitervorrichtung 1 vorzusehen. Dies unterbindet den Anstieg der Anzahl von Herstellungsschritten während der Ausbildung der Rückflächenstruktur 3. Die durchlässige Schicht 40 enthält auch keine Sauerstoff-Atome.
  • Dies verringert die Gefahr, dass die Metallschicht 30 während der Laser-Bestrahlung für die Ausbildung der Legierungsschicht 31 oxidiert wird, um die Verschlechterung der ohmschen Eigenschaften der Legierungsschicht 31 in Bezug auf das SiC-Halbleitersubtrat 11 zu unterbinden.
  • Ferner ist der Widerstand dieser Materialien niedriger als TiN, da ZrN einen spezifischen Widerstand von ungefähr 18 μΩcm hat und HfN einen spezifischen Widerstand von ungefähr 32 μΩcm hat. Aus diesem Grund gilt Folgendes: wenn die Rückflächenelektrode 20 ausgebildet wird, ohne die durchlässige Schicht 40 zu entfernen, nachdem die Legierungsschicht 31 durch die Bestrahlung mit Laserlicht ausgebildet worden ist, dann hat die durchlässige Schicht 40 einen ausreichen niedrigen Widerstand.
  • Dadurch wird der Anstieg des Widerstands der gesamten SiC-Halbleitervorrichtung unterbunden. Außerdem fungieren ZrN und HfN auf der durchlässigen Schicht 40 als eine Sperrschicht, um die Diffusion von Metallen verschiedener Art zu verhindern, und zwar auf die gleiche Weise wie TiN.
  • Zweite Ausführungsform
  • In der ersten Ausführungsform der vorliegenden Erfindung ist die durchlässige Schicht 40, die eine Metallnitridschicht ist, zwischen der Legierungsschicht 31 und der Rückflächenelektrode 20 vorgesehen. In einem solchen Fall besteht jedoch die Gefahr, dass die Zuverlässigkeit zwischen der Legierungsschicht 31 und der durchlässigen Schicht 40 abnimmt, und zwar in Abhängigkeit der Herstellungsbedingungen der Halbleitervorrichtung und dergleichen.
  • Es ist daher Aufgabe der zweiten Ausführungsform, eine SiC-Halbleitervorrichtung anzugeben, die dazu imstande ist, deren Zuverlässigkeit zu verbessern. Die SiC-Halbleitervorrichtung 5 gemäß der vorliegenden Ausführungsform unterscheidet sich von der SiC-Halbleitervorrichtung 1 gemäß der ersten Ausführungsform dahingehend, dass sie eine Diffusionsschicht 32 auf der Rückflächenseite der SiC-Halbleitervorrichtung aufweist. Nachstehend wird nur der Unterschied beschrieben.
  • Zunächst wird die Konfiguration der SiC-Halbleitervorrichtung 5 gemäß der zweiten Ausführungsform beschrieben. 8 ist eine schematische Schnittansicht, die die SiC-Halbleitervorrichtung 5 gemäß der zweiten Ausführungsform der vorliegenden Erfindung zeigt. Eine SBD wird als ein Beispiel zur Beschreibung verwendet, wie in der ersten Ausführungsform.
  • Unter Bezugnahme auf 8 ist eine Rückflächenstruktur 6 auf Seiten der zweiten Hauptfläche 14 (der Rückfläche) des SiC-Halbleitersubtrats 11 vorgesehen. Die Rückflächenstruktur 6 weist die Legierungsschicht 31, die Diffusionsschicht 32, die durchlässige Schicht 40 und die Rückflächenelektrode 20 auf. Es ist wünschenswert, dass die Diffusionsschicht 32 eine Schicht aus Metall ist, die eine Adhäsion sowohl zum Metall (Ni, Ti, Mo, W, Ta und dergleichen), das die Legierungsschicht 31 bildet), als auch zu der durchlässigen Schicht 40 (TiN, ZrN, HfN und dergleichen) zeigt.
  • Eine Metallschicht, die aus irgendeinem aus der Gruppe gewählt ist, die aus Ti, Zr, Hf und dergleichen besteht, kann für die Diffusionsschicht 32 verwendet werden. Beispielsweise wird vorzugsweise eine Ti-Schicht als Diffusionsschicht 32 verwendet, wenn die Legierungsschicht 31 aus einer Legierung aus Ni und SiC hergestellt ist und die durchlässige Schicht 40 aus TiN hergestellt ist.
  • Als nächstes wird ein Verfahren zum Herstellen der SiC-Halbleitervorrichtung 5 gemäß der zweiten Ausführungsform beschrieben. 9 ist eine schematische Querschnittsansicht, die den Schritt zeigt, der mit 2E in dem Verfahren zum Herstellen der SiC-Halbleitervorrichtung gemäß der ersten Ausführungsform korrespondiert. Es wird nachfolgend nur ein Verfahren zum Herstellen der Rückflächenstruktur 6 beschrieben, die einen Unterschied zu der ersten Ausführungsform bildet.
  • Wie in dem Schritt gemäß 2D beschrieben, wird bei der Beschreibung der ersten Ausführungsform die zweite Hauptfläche 14 des SiC-Halbleitersubtrats 11 mechanisch geschliffen und poliert, so dass die Dicke des SiC-Halbleitersubtrats 11 verringert wird. Danach wird die Rückflächenstruktur 6 auf der zweiten Hauptfläche 14 des SiC-Halbleitersubtrats 11 ausgebildet. Zunächst wird die Metallschicht 30 zum Ausbilden einer Silicid-Schicht (der Legierungsschicht 31) mit SiC auf der zweiten Hauptfläche 14 abgeschieden. Bei der vorliegenden Ausführungsform wird Ni für die Metallschicht 30 verwendet. Die Metallschicht soll eine Dicke von beispielsweise 100 nm haben, wie in der ersten Ausführungsform.
  • Danach wird die Diffusionsschicht 32 auf der Metallschicht 30 abgeschieden. In der vorliegenden Ausführungsform wird Ti für die Diffusionsschicht 32 verwendet. Es ist wünschenswert, dass die Dicke der Diffusionsschicht 32 größer als 10 nm ist, und dass sie beispielsweise 50 nm sein soll. Die durchlässige Schicht 40 wird auf der Diffusionsschicht 32 abgeschieden. Die durchlässige Schicht 40 ist eine Metallnitridschicht, und sie soll in der vorliegenden Ausführungsform eine TiN-Schicht sein. Es ist wünschenswert, dass die Dicke der durchlässigen Schicht 40 nicht größer als 500 nm ist, wie in der ersten Ausführungsform, und sie soll beispielsweise 50 nm betragen.
  • Wie in 9 gezeigt, wird danach eine Temperbehandlung durchgeführt, bei welcher das Laserlicht 50 durch die durchlässige Schicht 40 geleitet wird, um zu veranlassen, dass das Metall (Ni) in der Metallschicht 30 und das SiC in dem SiC-Halbleitersubtrat 11 miteinander reagieren, wodurch die Legierungsschicht 31 ausgebildet wird. Danach wird die Rückflächenelektrode 20 auf der durchlässigen Schicht 40 ausgebildet.
  • Die durch die vorgenannte Konfiguration erzielten Wirkungen gemäß der zweiten Ausführungsform der vorliegenden Erfindung werden beschrieben. 10 zeigt ein SEM-Schnittbild der Rückflächenstruktur, die erhalten wird, wenn die Temperbehandlung unter Verwendung des Laserlichts 50 durch die durchlässige Schicht 40 durchgeführt wird, ohne die Diffusionsschicht 32 vorzusehen. Die Legierungsschicht 31, die in 10 gezeigt ist, ist eine Silicid-Schicht, die aus Ni und SiC gebildet ist, und die durchlässige Schicht 40 ist aus TiN gebildet.
  • Es ergibt sich aus 10, dass Fehlstellen zwischen der Silicid-Schicht (der Legierungsschicht 31) und dem TiN (der durchlässigen Schicht 40) erzeugt werden. Dies rührt daher, dass Ni und SiC sehr schnell miteinander während des Temperns unter Verwendung des Laserlichts 50 reagieren, um eine Silicid-Schicht zu bilden, Ni und TiN aber nur wenig miteinander reagieren, im Vergleich zu der Silicierungs-Reaktion. Genauer gesagt: Die Reaktionsrate zwischen der Metallschicht 30 (Ni) und dem SiC-Halbleitersubtrat 11 (SiC) ist sehr viel höher als die Reaktionsrate zwischen der Metallschicht 30 (Ni) und der durchlässigen Schicht 40 (TiN). Der Unterschied der Reaktionsraten zwischen den Schichten, die über und unter der Metallschicht 30 liegen, bildet die Fehlstellen zwischen zwischen der Legierungsschicht 31 und der durchlässigen Schicht 40 aus, wo die Reaktionsrate niedriger ist.
  • Die Fehlstellen sind nicht problematisch, wenn es nicht so viele Bereiche gibt, in welchen die Fehlstellen erzeugt werden. Es besteht jedoch die Befürchtung, dass die Anzahl von Fehlstellen zunimmt, die an der Grenzfläche erzeugt werden, und zwar in Abhängigkeit von den Herstellungsbedingungen, wie z. B. der Bestrahlungszeit für das Laser-Tempern, was zu einer Verringerung der Adhäsion der TiN-Schicht führt, was wiederum zu dem Problem führt, dass die Schicht abgelöst wird.
  • In der vorliegenden Ausführungsform ist die Diffusionsschicht 32 zwischen der Legierungsschicht 31 und der durchlässigen Schicht 40 zu dem Zweck vorgesehen, dass das Ausbilden der vorgenannten Fehlstellen unterbunden wird, um die Zuverlässigkeit der SiC-Halbleitervorrichtung zu verbessern. 11 zeigt ein SEM-Schnittbild der SiC-Halbleitervorrichtung 5 gemäß der vorliegenden Ausführungsform.
  • 11 zeigt ein SEM-Schnittbild einer Probe, die hergestellt wurde, indem Ni mit einer Dicke von 100 nm auf der zweiten Hauptfläche 14 des SiC-Halbleitersubtrats 11 abgeschieden wurde, indem Ti mit einer Dicke von 50 nm darauf abgeschieden wurde, indem TiN mit einer Dicke von 50 nm darauf abgeschieden wurde, und indem dann das Laserlicht 50 darauf geleitet wurde. Es zeigte sich, dass die in 10 auftretenden Fehlstellen in 11 nicht ausgebildet werden. Die Erzeugung von Fehlstellen wird verifiziert, nachdem die Probe mit dem Laserlicht 50 bestrahlt worden ist, während die Dicke der Ti-Schicht variiert wurde, die als Diffusionsschicht 32 vorgesehen ist.
  • Als ein Ergebnis der Verifizierung hat man herausgefunden, dass das Unterbinden der Erzeugung der Fehlstellen ausgeprägt auftritt, wenn die Dicke der Diffusionsschicht 31 zunimmt, und dass insbesondere keine Fehlstellen ausgebildet werden, wenn die Dicke der Diffusionsschicht 32 größer ist als 50 nm. Obwohl kein Kontrast infolge von Ti der Diffusionsschicht 32 in 11 erkennbar ist, kann die Diffusionsschicht 32 nach dem Tempern unter Verwendung des Laserlichts 50 belassen werden.
  • Wie oben beschrieben, wird die Erzeugung von Fehlstellen unterbunden, indem die Diffusionsschicht 32 vorgesehen wird, und zwar aus dem folgenden Grund. Wenn Ni (Metallschicht 30) mit SiC reagiert, um die Silicid-Schicht (die Legierungsschicht 31) während des Temperns unter Verwendung des Laserlichts 50 zu bilden, ist die Reaktionsrate zwischen Ti und Ni höher als die Reaktionsrate zwischen TiN und Ni. Dies verringert die Differenz der Reaktionsrate zwischen den Schichten, die oberhalb und unterhalb der Metallschicht 30 liegen, um die Erzeugung der Fehlstellen zu unterbinden.
  • Obwohl Ti für die Diffusionsschicht 32 verwendet wird und TiN für die durchlässige Schicht 40 verwendet wird, wie in der vorliegenden Ausführungsform oben erwähnt, können auch andere Materialien verwendet werden. Die Verwendung von Ti für die Diffusionsschicht 32 und von TiN für die durchlässige Schicht 40, wie oben erwähnt, ermöglicht es jedoch, dass das gleiche Abscheidungsziel für die Abscheidung sowohl von der Diffusionsschicht 32, als auch der durchlässigen Schicht 40 verwendet wird.
  • Dadurch wird die Notwendigkeit zum Vergrößern der Anzahl von Schritten und der Verbesserung der Anlagen beseitigt. Wenn die durchlässige Schicht 40 beispielsweise aus ZrN oder HfN gebildet ist, ermöglicht ebenso die Verwendung von Zr bzw. Hf für die Diffusionsschicht 32, dass das gleiche Abscheidungsziel für die Abscheidung sowohl von der Diffusionsschicht 32, als auch von der durchlässigen Schicht 40 verwendet wird.
  • Die Ausführungsformen gemäß der vorliegenden Erfindung können beliebig kombiniert, modifiziert und weggelassen werden, wie angemessen, innerhalb des Umfangs der vorliegenden Erfindung.
  • Bezugszeichenliste
    • 1
    SiC-Halbleitervorrichtung
    2
    Vorderflächenstruktur
    3
    Rückflächenstruktur
    5
    SiC-Halbleitervorrichtung
    6
    Rückflächenstruktur
    10
    SiC Halbleiter-Basiskörper
    11
    SiC Halbleitersubtrat
    12
    Driftschicht
    13
    erste Hauptfläche
    14
    zweite Hauptfläche
    15
    Ionen-Implantationsbereich
    16
    Schottky-Bereich
    17
    Schottky-Elektrode
    18
    Verbindungselektrode
    19
    Schutzschicht
    20
    Rückflächenelektrode
    30
    Metallschicht
    31
    Legierungsschicht
    32
    Diffusionsschicht
    40
    durchlässige Schicht
    50
    Laserlicht
    100
    erste Schicht
    100A
    Wellenfront
    101
    zweite Schicht
    101B
    Wellenfront
    103
    reflektierte Wellenfront
    200
    Fehlstelle.

Claims (16)

  1. Verfahren zum Herstellen einer Siliciumcarbid-Halbleitervorrichtung, das die folgenden Schritte aufweist: Ausbilden einer Metallschicht, die aus einem ersten Metall gebildet ist, auf einem Halbleitersubtrat, das aus Siliciumcarbid gebildet ist; Ausbilden einer Metallnitridschicht auf der Metallschicht, wobei die Metallnitridschicht erhalten wird, indem ein zweites Metall nitriert wird; Lenken von Laserlicht durch die Metallnitridschicht, um eine Schicht einer Legierung aus dem Siliciumcarbid in dem Halbleitersubtrat und dem ersten Metall in der Metallschicht auszubilden; und Ausbilden einer Elektrode auf der Metallnitridschicht.
  2. Verfahren zum Herstellen einer Siliciumcarbid-Halbleitervorrichtung nach Anspruch 1, wobei die Metallnitridschicht aus Titannitrid gebildet ist.
  3. Verfahren zum Herstellen einer Siliciumcarbid-Halbleitervorrichtung, das die folgenden Schritte aufweist: Ausbilden einer Metallschicht, die aus einem ersten Metall gebildet ist, auf einem Halbleitersubtrat, das aus Siliciumcarbid gebildet ist; Ausbilden einer Diffusionsschicht, die aus einem zweiten Metall gebildet ist, auf der Metallschicht; Ausbilden einer Metallnitridschicht auf der zweiten Metallschicht, wobei die Metallnitridschicht erhalten wird, indem ein drittes Metall nitriert wird; Lenken von Laserlicht durch die Metallnitridschicht, um eine Schicht einer Legierung aus dem Siliciumcarbid in dem Halbleitersubtrat und dem ersten Metall in der Metallschicht auszubilden; und Ausbilden einer Elektrode auf der Metallnitridschicht.
  4. Verfahren zum Herstellen einer Siliciumcarbid-Halbleitervorrichtung nach Anspruch 3, wobei die Metallnitridschicht aus Titannitrid gebildet ist, und wobei die Diffusionsschicht aus Titan gebildet ist.
  5. Verfahren zum Herstellen einer Siliciumcarbid-Halbleitervorrichtung nach einem der Ansprüche 1 bis 4, wobei die Metallnitridschicht eine Flächenreflektivität hat, die niedriger ist als diejenige der Metallschicht.
  6. Verfahren zum Herstellen einer Siliciumcarbid-Halbleitervorrichtung nach einem der Ansprüche 1 bis 5, wobei das Halbleitersubtrat aus Siliciumcarbid vom n-Typ gebildet ist, und wobei das erste Metall Nickel ist.
  7. Verfahren zum Herstellen einer Siliciumcarbid-Halbleitervorrichtung nach einem der Ansprüche 1 bis 6, wobei die Metallnitridschicht eine Dicke von nicht größer als 500 nm hat.
  8. Verfahren zum Herstellen einer Siliciumcarbid-Halbleitervorrichtung nach Anspruch 7, wobei die Metallnitridschicht eine Dicke im Bereich von 20 bis 30 nm hat.
  9. Siliciumcarbid-Halbleitervorrichtung, die Folgendes aufweist: ein Halbleitersubtrat, das aus Siliciumcarbid gebildet ist; eine Legierungsschicht, die auf dem Halbleitersubtrat vorgesehen ist und aus einer Legierung von Siliciumcarbid und einem ersten Metall gebildet ist; eine Metallnitridschicht, die auf der Legierungsschicht ausgebildet ist und aus einem Nitrid eines zweiten Metalls gebildet ist; und eine Elektrode, die auf der Metallnitridschicht vorgesehen ist.
  10. Siliciumcarbid-Halbleitervorrichtung nach Anspruch 9, wobei die Metallnitridschicht aus Titannitrid gebildet ist.
  11. Siliciumcarbid-Halbleitervorrichtung, die Folgendes aufweist: ein Halbleitersubtrat, das aus Siliciumcarbid gebildet ist; eine Legierungsschicht, die auf dem Halbleitersubtrat vorgesehen ist und aus einer Legierung von Siliciumcarbid und einem ersten Metall gebildet ist; eine Metallnitridschicht, die auf der Legierungsschicht ausgebildet ist und aus einem Nitrid eines zweiten Metalls gebildet ist; eine Diffusionsschicht, die zwischen der Legierungsschicht und der Metallnitridschicht vorgesehen ist; und eine Elektrode, die auf der Metallnitridschicht vorgesehen ist.
  12. Siliciumcarbid-Halbleitervorrichtung nach Anspruch 11, wobei die Metallnitridschicht aus Titannitrid gebildet ist, und wobei die Diffusionsschicht aus Titan gebildet ist.
  13. Siliciumcarbid-Halbleitervorrichtung nach einem der Ansprüche 9 bis 12, wobei die Metallnitridschicht eine Flächenreflektivität hat, die niedriger ist als diejenige der Metallschicht.
  14. Siliciumcarbid-Halbleitervorrichtung nach einem der Ansprüche 9 bis 13, wobei das Halbleitersubtrat aus Siliciumcarbid vom n-Typ gebildet ist, und wobei das erste Metall Nickel ist.
  15. Siliciumcarbid-Halbleitervorrichtung nach einem der Ansprüche 9 bis 14, wobei die Metallnitridschicht eine Dicke von nicht größer als 500 nm hat.
  16. Siliciumcarbid-Halbleitervorrichtung nach Anspruch 15, wobei die Metallnitridschicht eine Dicke im Bereich von 20 bis 30 nm hat.
DE112014006567.6T 2014-04-09 2014-04-09 Verfahren zum Herstellen einer Siliciumcarbid-Halbleitervorrichtung Active DE112014006567B4 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2014/002053 WO2015155806A1 (ja) 2014-04-09 2014-04-09 炭化珪素半導体装置の製造方法及び炭化珪素半導体装置

Publications (2)

Publication Number Publication Date
DE112014006567T5 true DE112014006567T5 (de) 2017-02-16
DE112014006567B4 DE112014006567B4 (de) 2020-06-18

Family

ID=54287412

Family Applications (1)

Application Number Title Priority Date Filing Date
DE112014006567.6T Active DE112014006567B4 (de) 2014-04-09 2014-04-09 Verfahren zum Herstellen einer Siliciumcarbid-Halbleitervorrichtung

Country Status (5)

Country Link
US (1) US9842738B2 (de)
JP (1) JP6091703B2 (de)
CN (1) CN106165066A (de)
DE (1) DE112014006567B4 (de)
WO (1) WO2015155806A1 (de)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6785848B2 (ja) * 2015-12-30 2020-11-18 マトソン テクノロジー インコーポレイテッドＭａｔｔｓｏｎ Ｔｅｃｈｎｏｌｏｇｙ， Ｉｎｃ． ミリ秒アニールシステムのためのガスフロー制御
JP6737987B2 (ja) * 2016-11-28 2020-08-12 株式会社デンソー 半導体装置の製造方法
US10797137B2 (en) * 2017-06-30 2020-10-06 Taiwan Semiconductor Manufacturing Co., Ltd. Method for reducing Schottky barrier height and semiconductor device with reduced Schottky barrier height
CN109361904A (zh) * 2018-11-21 2019-02-19 佛山市云团科技有限公司 一种监控视频切片存储方法及***
WO2024116269A1 (ja) * 2022-11-29 2024-06-06 Ｊｓｗアクティナシステム株式会社 レーザ照射装置、レーザ照射方法、及び半導体デバイスの製造方法

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2611252B2 (ja) 1987-08-28 1997-05-21 日本電気株式会社 半導体装置の製造方法
US5124780A (en) 1991-06-10 1992-06-23 Micron Technology, Inc. Conductive contact plug and a method of forming a conductive contact plug in an integrated circuit using laser planarization
CN1131548C (zh) 1997-04-04 2003-12-17 松下电器产业株式会社 半导体装置
US6544674B2 (en) * 2000-08-28 2003-04-08 Boston Microsystems, Inc. Stable electrical contact for silicon carbide devices
JP4176362B2 (ja) * 2001-03-16 2008-11-05 株式会社半導体エネルギー研究所 半導体装置の作製方法
US7052943B2 (en) 2001-03-16 2006-05-30 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device
US20050104072A1 (en) 2003-08-14 2005-05-19 Slater David B.Jr. Localized annealing of metal-silicon carbide ohmic contacts and devices so formed
JP4699812B2 (ja) * 2005-06-07 2011-06-15 株式会社デンソー 半導体装置およびその製造方法
JP5309454B2 (ja) 2006-10-11 2013-10-09 富士通セミコンダクター株式会社 半導体装置の製造方法
JP2012253374A (ja) 2006-10-11 2012-12-20 Fujitsu Semiconductor Ltd 半導体装置の製造方法
JP2008153442A (ja) 2006-12-18 2008-07-03 Renesas Technology Corp 半導体装置の製造方法
US8866150B2 (en) * 2007-05-31 2014-10-21 Cree, Inc. Silicon carbide power devices including P-type epitaxial layers and direct ohmic contacts
US8237172B2 (en) * 2007-10-24 2012-08-07 Panasonic Corporation Semiconductor device having a silicon carbide substrate with an ohmic electrode layer in which a reaction layer is arranged in contact with the silicon carbide substrate
JP4924690B2 (ja) * 2009-10-20 2012-04-25 株式会社デンソー 炭化珪素半導体装置の製造方法
JP2011171551A (ja) * 2010-02-19 2011-09-01 Toyota Motor Corp 半導体装置の製造方法
JP2012069798A (ja) * 2010-09-24 2012-04-05 Toyota Motor Corp 半導体装置の製造方法
WO2012096010A1 (ja) * 2011-01-14 2012-07-19 三菱電機株式会社 半導体装置の製造方法
JP2012156390A (ja) 2011-01-27 2012-08-16 Sumitomo Heavy Ind Ltd レーザアニール方法及びレーザアニール装置
JP5886005B2 (ja) 2011-11-14 2016-03-16 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
JP6112699B2 (ja) * 2012-03-30 2017-04-12 富士電機株式会社 炭化珪素半導体装置の製造方法及び該方法により製造された炭化珪素半導体装置
JP5928101B2 (ja) * 2012-03-30 2016-06-01 富士電機株式会社 ＳｉＣ半導体デバイスの製造方法
EP4044213A3 (de) * 2012-06-06 2022-11-02 Rohm Co., Ltd. Halbleiterbauelement und verfahren zu dessen herstellung
CN102832238A (zh) * 2012-09-17 2012-12-19 东莞市天域半导体科技有限公司 一种具有欧姆接触保护层的碳化硅器件及其制作方法
CN103700580A (zh) * 2013-12-12 2014-04-02 上海师范大学 一种用紫外脉冲激光辐照制备SiC欧姆接触的方法
JP6323252B2 (ja) * 2014-08-20 2018-05-16 住友電気工業株式会社 炭化珪素半導体装置の製造方法

Also Published As

Publication number Publication date
JPWO2015155806A1 (ja) 2017-04-13
WO2015155806A1 (ja) 2015-10-15
DE112014006567B4 (de) 2020-06-18
CN106165066A (zh) 2016-11-23
US9842738B2 (en) 2017-12-12
US20170032968A1 (en) 2017-02-02
JP6091703B2 (ja) 2017-03-08

Similar Documents

Publication Publication Date Title
DE112015004093B4 (de) Siliciumcarbid-halbleitervorrichtung und verfahren zum herstellen einer siliciumcarbid-halbleitervorrichtung
DE112014006567B4 (de) Verfahren zum Herstellen einer Siliciumcarbid-Halbleitervorrichtung
DE3311635C2 (de)
DE112010005626B4 (de) Halbleitervorrichtung
DE102010042136B4 (de) Verfahren zur herstellung einer siliciumcarbidhalbleitervorrichtung und eine nach dem verfahren hergestellte halbleitervorrichtung
DE112013006438T5 (de) Siliziumkarbid-Halbleitervorrichtung
DE1614283B2 (de) Verfahren zum Herstellen einer Halbleiteranordnung
EP0046914B1 (de) Verfahren zum Herstellen von legierten Metallkontaktschichten auf kristallorientierten Halbleiteroberflächen mittels Energiepulsbestrahlung
DE102008047159B4 (de) Verfahren zur Herstellung einer Siliziumkarbid-Halbleitervorrichtung
DE112009004667B4 (de) Verfahren zum Herstellen einer Siliziumkarbid-Halbleitervorrichtung
DE10257902A1 (de) Siliziumkarbid-Halbleiterbauteil und sein Herstellverfahren
DE2258444B2 (de) Verfahren zur Herstellung von elektrisch isolierenden Zonen in einem Halbleiterkörper
DE102009018112B3 (de) Verfahren zur Herstellung eines Halbleiterbauelementes, insbesondere einer Solarzelle, mit einer lokal geöffneten Dielektrikumschicht sowie entsprechendes Halbleiterbauelement
DE112014004717T5 (de) Siliciumcarbid-Halbleitervorrichtung und Verfahren zum Herstellen einer Siliciumcarbid-Halbleitervorrichtung
DE112013001927T5 (de) Herstellungsverfahren für eine Siliziumcarbid-Halbleitervorrichtung
DE112015003862T5 (de) Verfahren zum Herstellen eines Halbleiterelements
DE112015000244T5 (de) Halbleitervorrichtung und Verfahren zum Herstellen einer Halbleitervorrichtung
DE1521396B1 (de) Verfahren und vorrichtung zum herstellen eines halbleiter bauelementes mit einer schottky sperrschicht
DE102012211105A1 (de) Verfahren zur herstellung eines rückwärts sperrenden bipolaren transistorsmit isoliertem gate
DE10152922B4 (de) Nitrid-basierendes Halbleiterbauelement
DE1814747C2 (de) Verfahren zum Herstellen von Feldefekttransistoren
DE10015884A1 (de) Schottky-Diode
DE2837762C2 (de) Verfahren zur Herstellung von Triacs
DE112020006629T5 (de) Siliciumcarbid-halbleitereinheit und verahren zur herstellung einer siliciumcarbid-halbleitereinheit
EP2073273B1 (de) Leistungsdiode mit grabenförmiger Feldringstruktur

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R084 Declaration of willingness to licence
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R130 Divisional application to

Ref document number: 112014007332

Country of ref document: DE

R020 Patent grant now final