DE102014107325B4 - Halbleiterbauelement und verfahren zum herstellen eines halbleiterbauelements - Google Patents

Halbleiterbauelement und verfahren zum herstellen eines halbleiterbauelements Download PDF

Info

Publication number
DE102014107325B4
DE102014107325B4 DE102014107325.8A DE102014107325A DE102014107325B4 DE 102014107325 B4 DE102014107325 B4 DE 102014107325B4 DE 102014107325 A DE102014107325 A DE 102014107325A DE 102014107325 B4 DE102014107325 B4 DE 102014107325B4
Authority
DE
Germany
Prior art keywords
region
trench
diode
thickness
sidewall
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
DE102014107325.8A
Other languages
English (en)
Other versions
DE102014107325A1 (de
Inventor
Ralf Siemieniec
Dethard Peters
Romain Esteve
Wolfgang Bergner
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE102014107325.8A priority Critical patent/DE102014107325B4/de
Priority to JP2015102532A priority patent/JP6119058B2/ja
Priority to US14/718,443 priority patent/US9478655B2/en
Priority to CN201510267326.5A priority patent/CN105097682B/zh
Priority to CN201910186229.1A priority patent/CN110265357B/zh
Publication of DE102014107325A1 publication Critical patent/DE102014107325A1/de
Priority to US15/291,168 priority patent/US9876103B2/en
Priority to US15/858,730 priority patent/US10038087B2/en
Priority to US16/024,589 priority patent/US20180315845A1/en
Priority to US16/598,115 priority patent/US10727330B2/en
Application granted granted Critical
Publication of DE102014107325B4 publication Critical patent/DE102014107325B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7803—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device
    • H01L29/7804—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device the other device being a pn-junction diode
    • H01L29/7805—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device the other device being a pn-junction diode in antiparallel, e.g. freewheel diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/0455—Making n or p doped regions or layers, e.g. using diffusion
    • H01L21/046—Making n or p doped regions or layers, e.g. using diffusion using ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8222—Bipolar technology
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H01L27/102—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration including bipolar components
    • H01L27/1022—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration including bipolar components including bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H01L27/105—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration including field-effect components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H01L29/045—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes by their particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/167—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table further characterised by the doping material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/66734—Vertical DMOS transistors, i.e. VDMOS transistors with a step of recessing the gate electrode, e.g. to form a trench gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7803—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device
    • H01L29/7804—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device the other device being a pn-junction diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0688—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions characterised by the particular shape of a junction between semiconductor regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
    • H01L29/42368—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity the thickness being non-uniform
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

Halbleiterbauelement, das einen Halbleiterkörper und wenigstens eine Bauelementzelle (101, 102), die in dem Halbleiterkörper integriert ist, aufweist, wobei die wenigstens eine Bauelementzelle aufweist:
ein Driftgebiet (11), ein Sourcegebiet (12) und ein Bodygebiet (13), das zwischen dem Sourcegebiet (12) und dem Driftgebiet (11) angeordnet ist; ein Diodengebiet (30) und einen pn-Übergang zwischen dem Diodengebiet (30) und dem Driftgebiet (11);
einen Graben mit einer ersten Seitenwand (1101), einer zweiten Seitenwand (1102) gegenüber der ersten Seitenwand (1101) und einen Boden (1103), wobei das Bodygebiet (13) an die erste Seitenwand angrenzt, das Diodengebiet (30) an die zweite Seitenwand (1102) angrenzt und der pn-Übergang an den Boden (1103) des Grabens (110) angrenzt;
eine Gateelektrode (21), die in dem Graben angeordnet ist und die durch ein Gatedielektrikum (22) gegenüber dem Bodygebiet (13), dem Diodengebiet (30) und dem Driftgebiet (11) isoliert ist;
wobei das Diodengebiet (30) ein unteres Diodengebiet, das unterhalb des Bodens (1103) des Grabens angeordnet ist, aufweist; und
wobei das untere Diodengebiet ein Maximum der Dotierungskonzentration beabstandet zu dem Boden des Grabens aufweist.

Description

  • TECHNISCHES GEBIET
  • Ausführungsbeispiele der vorliegenden Erfindung betreffen ein Halbleiterbauelement, insbesondere ein Halbleiterbauelement, das ein vertikales Transistorbauelement und eine parallel zu dem Transistorbauelement geschaltete Diode aufweist.
  • HINTERGRUND
  • Leistungstransistoren, das sind Transistoren mit hohen Sperrspannungen von bis zu einigen hundert Volt und mit einer hohen Strombelastbarkeit, können als vertikale MOS-Grabentransistoren (engl.: Vertical MOS Trench Transistors) ausgebildet sein. In diesem Fall kann eine Gateelektrode des Transistors in einem Graben ausgebildet sein, der sich in einer vertikalen Richtung des Halbleiterkörpers erstreckt. Die Gateelektrode ist dielektrisch gegenüber Source-, Body- und Driftgebieten des Transistors isoliert und ist in einer lateralen Richtung des Halbleiterkörpers benachbart zu dem Bodygebiet. Ein Draingebiet grenzt üblicherweise an Driftgebiet an, und eine Sourceelektrode ist an das Sourcegebiet angeschlossen.
  • Bei vielen Anwendungen ist es wünschenswert, dass eine Diode parallel zu der Laststrecke (Drain-Source-Strecke) des Transistors geschaltet ist. Eine integrierte Bodydiode des Transistors kann für diese Zwecke verwendet werden. Die Bodydiode ist durch einen pn-Übergang zwischen dem Bodygebiet und dem Driftgebiet gebildet. Um die Bodydiode parallel zu der Laststrecke des Transistors zu schalten, kann das Bodygebiet einfach elektrisch an die Sourceelektrode angeschlossen werden. Allerdings kann die Bodydiode eine Stromtragfähigkeit aufweisen, die bei einigen Anwendungen niedriger als gewünscht ist.
  • Leistungstransistoren können mit herkömmlichen Halbleitermaterialien realisiert werden, wie beispielsweise Silizium (Si) oder Siliziumkarbid (SiC). Aufgrund der spezifischen Eigenschaften von SiC, ermöglicht es die Verwendung von SiC Leistungstransistoren mit einer höheren Spannungsfestigkeit (bei einem gegebenen Einschaltwiderstand) als Si zu implementieren. Allerdings führen hohe Sperrspannungen zu hohen elektrischen Feldern in dem Halbleiterkörper, insbesondere an dem pn-Übergang zwischen dem Bodygebiet und dem Driftgebiet. Üblicherweise gibt es Abschnitte der Gateelektrode und des Gatedielektrikums, die nahe zu diesem pn-Übergang angeordnet sind. Probleme können auftreten, wenn die Spannungsfestigkeit des Gatedielektrikums für eine gewünschte Spannungsfestigkeit des Transistorbauelements nicht ausreichend ist. In diesem Fall kann das Gatedielektrikum vorzeitig durchbrechen.
  • Die nachveröffentlichte DE 10 2013 224 134 A1 beschreibt ein Halbleiterbauelement mit einer in einem Graben angeordneten Gateelektrode, einem an eine erste Seitenwand des Grabens angrenzenden Bodygebiet und einem an eine zweite Seitenwand des Grabens angrenzenden Diodengebiet. Dieses Diodengebiet reicht bis unterhalb des Grabens und bildet einen pn-Übergang mit einem Driftgebiet des Halbleiterbauelements.
  • Die DE 10 2012 211 221 A1 beschreibt einen vertikalen SiC-MOSFET mit einer in einem Graben angeordneten Gateelektrode, einem an eine erste Seitenwand des Grabens angrenzenden Bodygebiet und einem an eine zweite Seitenwand des Grabens angrenzenden Diodengebiet, das mit einem Driftgebiet einen pn- Übergang bildet. Die JP 2005-333068 A beschreibt einen vertikalen Superiunction-MOSFET, der eine in einem Graben angeordnete Gateelektrode und ein Kompensationsgebiet aufweist. Das Kompensationsgebiet ist in einem Diftgebiet angeordnet und besitzt einen Dotierungstyp, der zu einem Dotierungstyp des Driftgebiets komplementär ist.
  • Aufgabe der vorliegenden Erfindung ist es ein Halbleiterbauelement mit einem Transistorbauelement und einer Diode zur Verfügung zu stellen, bei dem eine Gateelektrode des Transistors gegenüber hohen elektrischen Feldern geschützt ist und bei dem die Diode eine hohe Strombelastbarkeit (engl.: high current rating) und niedrige Verluste aufweist.
  • Ein Ausführungsbeispiel betrifft ein Halbleiterbauelement. Das Halbleiterbauelement umfasst einen Halbleiterkörper und wenigstens eine Bauelementzelle, die in einem Halbleiterkörper integriert sind. Die wenigstens eine Bauelementzelle umfasst ein Driftgebiet, ein Sourcegebiet, ein Bodygebiet, das zwischen dem Sourcegebiet und dem Driftgebiet angeordnet ist, ein Diodengebiet und einen pn-Übergang zwischen dem Diodengebiet und dem Driftgebiet. Die wenigstens eine Bauelementzelle umfasst weiterhin einen Graben mit einer ersten Seitenwand, einer zweiten Seitenwand gegenüber der ersten Seitenwand und einem Boden, wobei das Bodygebiet an die erste Seitenwand angrenzt, das Diodengebiet an die zweite Seitenwand angrenzt und der pn-Übergang an den Boden des Grabens angrenzt. Eine Gateelektrode der wenigstens einen Bauelementzelle ist in dem Graben angeordnet und durch ein Gatedielektrikum dielektrisch gegenüber dem Bodygebiet, dem Diodengebiet und dem Driftgebiet isoliert. Das Diodengebiet umfasst ein unterhalb des Bodens des Grabens angeordnetes unteres Diodengebiet, das ein Maximum einer Dotierungskonzentration beabstandet zu dem Boden des Grabens aufweist.
  • Ein weiteres Ausführungsbeispiel betrifft ein Verfahren zum Herstellen eines Halbleiterbauelements. Das Verfahren umfasst das Bereitstellen eines Halbleiterkörpers mit einer Driftgebietschicht, einer Bodygebietschicht, die an die Driftgebietschicht angrenzt, und einer Sourcegebietschicht, die an die Bodygebietschicht angrenzt und die eine erste Oberfläche des Halbleiterkörpers bildet. Das Verfahren umfasst außerdem das Herstellen von wenigstens eines Diodengebiets derart, dass sich das Diodengebiet von der ersten Oberfläche durch die Sourcegebietschicht und die Bodygebietschicht in die Driftgebietschicht erstreckt, wobei das Diodengebiet und die Driftgebietschicht einen pn-Übergang bilden, das Herstellen wenigstens eines Grabens, der eine erste Seitenwand, eine zweite Seitenwand gegenüber der ersten Seitenwand und einen Boden aufweist, derart, dass der wenigstens eine Graben an die Bodygebietschicht an einer Seitenwand, ein Diodengebiet an der zweiten Seitenwand und einen pn-Übergang am Boden angrenzt. Eine Gateelektrode und ein Gatedielektrikum, das die Gateelektrode dielektrisch gegenüber dem Halbleiterkörper isoliert werden in dem wenigstens einen Graben hergestellt. Abschnitte der Sourcegebietschicht, die nach dem Herstellen des Diodengebiets verbleiben, bilden Sourcegebiete, und Abschnitte der Bodygebietschicht, die nach dem Herstellen des wenigstens eines Diodengebiets verbleiben, bilden ein Bodygebiet. Das Herstellen des wenigstens einen Diodengebiets umfasst das Herstellen eines unteren Diodengebiets unterhalb des Bodens des Grabens und das Herstellen eines Maximums einer Dotierungskonzentration des unteren Diodengebiets beabstandet zu dem Boden des Grabens.
  • Figurenliste
  • Beispiele werden nachfolgend anhand von Zeichnungen erläutert. Die Zeichnungen dienen zum Veranschaulichen des Grundprinzips, so dass nur solche Merkmale, die zum Verständnis des Grundprinzips notwendig sind, dargestellt sind. Die Zeichnungen sind nicht maßstabsgerecht. In den Zeichnungen bezeichnen dieselben Bezugszeichen gleiche Merkmale.
    • 1 veranschaulicht eine vertikale Querschnittsansicht eines Halbleiterbauelements gemäß einem ersten Ausführungsbeispiel;
    • 2 veranschaulicht eine horizontale Querschnittsansicht eines Ausführungsbeispiels des Halbleiterbauelements gemäß 1;
    • 3 veranschaulicht eine vertikale Querschnittsansicht des Halbleiterbauelements gemäß 2 in einer Schnittebene, die sich von der in 1 dargestellten Schnittebene unterscheidet;
    • 4 veranschaulicht ein Ausführungsbeispiel einer Dotierungskonzentration eines Diodengebiets des Halbleiterbauelements;
    • 5 veranschaulicht ein Ausführungsbeispiel einer Dotierungskonzentration eines Kanalgebiets und eines Driftgebiets des Halbeiterbauelements;
    • 6 (die 6A bis 6J umfasst) veranschaulicht ein Verfahren zum Herstellen eines Halbleiterbauelements gemäß einem Ausführungsbeispiel;
    • 7 (die 7A und 7B umfasst) veranschaulicht ein Ausführungsbeispiel eines Verfahrens zum Herstellen einer in 6B dargestellten Halbleiterbauelementstruktur;
    • 8 veranschaulicht eine vertikale Querschnittsansicht eines Halbleiterbauelements gemäß einem weiteren Ausführungsbeispiel;
    • 9 veranschaulicht eine vertikale Querschnittsansicht eines Halbleiterbauelements gemäß noch eines weiteren Ausführungsbeispiels;
    • 10A-10G veranschaulichen ein Ausführungsbeispiel eines Verfahrens zum Herstellen eines dickeren Gatedielektrikums an einem Boden und, optional, einer Seitenwand eines Grabens; und
    • 11A-11C veranschaulichen ein weiteres Ausführungsbeispiel eines Verfahrens zum Herstellen eines dickeren Gatedielektrikums an einen Boden und, optional, einer Seitenwand eines Grabens.
  • DETAILLIERTE BESCHREIBUNG
  • In der nachfolgenden detaillierten Beschreibung wird auf die beigefügten Zeichnungen Bezug genommen, die einen Teil hiervon bilden und in denen zur Veranschaulichung spezielle Ausführungsbeispiele, wie die Erfindung realisiert werden kann, dargestellt sind.
  • 1 veranschaulicht eine vertikaler Querschnittsansicht eines Halbleiterbauelements, speziell eines vertikalen Halbleiterbauelements und, noch spezieller, eines vertikalen Transistorbauelements mit einer integrierten Diode. Das Halbleiterbauelement umfasst einen Halbleiterkörper 100 mit einer ersten Oberfläche 101. 1 zeigt einen Abschnitt des Halbleiterbauelements in einer vertikalen Schnittebene, welche eine Schnittebene senkrecht zu der ersten Oberfläche ist. Der Halbleiterkörper 100 erstreckt sich vertikal, das heißt in einer Richtung senkrecht zu der ersten Oberfläche 101, und horizontal, das heißt in Richtungen parallel zu der ersten Oberfläche 101.
  • Bezugnehmend auf 1 umfasst das Halbleiterbauelement wenigstens eine Bauelementzelle 101, 102, die in dem Halbeiterkörper 100 integriert ist. Die Bauelementzelle wird nachfolgend auch als Transistorzelle bezeichnet. In 1 sind zwei Bauelementzellen 101, 102 dargestellt. Allerdings kann das Halbleiterbauelement mehr als zwei Bauelementzellen umfassen, wie beispielsweise einige zehn, einige hundert, einige tausend, einige zehntausend, einige hunderttausend oder sogar einige millionen Bauelementzellen, die in einem Halbleiterkörper 100 integriert sind.
  • In 1 sind die zwei Bauelementzellen 101, 102 mit verschiedenen Bezugszeichen bezeichnet, während gleiche Merkmale der einzelnen Bauelementzellen 101, 102 mit gleichen Bezugszeichen bezeichnet sind. Bezug nehmend auf 1 umfasst jede Transistorzelle 101, 102 ein Driftgebiet 11, ein Sourcegebiet 12 und ein Bodygebiet 13. Das Bodygebiet 13 ist zwischen dem Sourcegebiet 12 und dem Driftgebiet 11 angeordnet. Jede Bauelementzelle 101, 102 umfasst außerdem ein Diodengebiet 30 und einen pn-Übergang, der zwischen dem Diodengebiet 30 und dem Driftgebiet 11 gebildet ist. Bei dem Ausführungsbeispiel gemäß 1 teilen sich die einzelnen Bauelementzellen 101, 102 das Driftgebiet 11. Das heißt, die einzelnen Bauelementzellen 101, 102 haben ein Driftgebiet 11 gemeinsam.
  • Bezug nehmend auf 1 umfasst jede Bauelement 101, 102 außerdem eine Gateelektrode 21, die in einem Graben angeordnet ist und die die durch ein Gatedielektrikum dielektrisch gegenüber dem Bodygebiet 13, dem Diodengebiet 30 und dem Driftgebiet 11 isoliert ist. Der Graben mit der Gateelektrode 21 jeder Bauelementzelle 101, 102 besitzt eine erste Seitenwand 1101, eine zweite Seitenwand 1102 gegenüber der ersten Seitenwand 1101 und einen Boden 1103. Das Bodygebiet 13 jeder Bauelementzelle 101, 102 grenzt an eine erste Seitenwand 1101 des zugehörigen Grabens an, das Diodengebiet 30 grenzt an die zweite Seitenwand 1102 des zugehörigen Grabens an und der pn-Übergang zwischen dem Driftgebiet und dem Diodengebiet 30 grenzt an den Boden 1103 des zugehörigen Grabens an.
  • Bezug nehmend auf 1 erstreckt sich das Diodengebiet 30 einer Bauelementzelle, wie beispielsweise der Bauelementzelle 101, von einer ersten Oberfläche 101 des Halbleiterkörpers 100 benachbart zu dem Sourcegebiet 12 und dem Bodygebiet 13 einer benachbarten Bauelementzelle, wie beispielsweise der Bauelementzelle 102, in das Driftgebiet 11, wo der pn-Übergang gebildet ist. Eine elektrisch isolierende Schicht (Isolationsschicht) 51 deckt die erste Oberfläche 101 und die Gateelektroden 21. Die Isolationsschicht 51 besitzt Kontaktöffnungen 52, in denen die Isolationsschicht 51 die Diodengebiete 32 und die Sourcegebiete 12 der einzelnen Bauelementzellen 101, 102 frei lässt. Eine Sourceelektrode 41 ist auf der Isolationsschicht 51 und in den Kontaktöffnungen 52 gebildet. Die Sourceelektrode 41 ist durch die Isolationsschicht 51 elektrisch gegenüber den Gateelektroden 21 isoliert und schließt die einzelnen Diodengebiete 30 und die einzelnen Sourcegebiete 12 elektrisch an einen Sourceanschluss S (in 1 nur schematisch dargestellt) an oder bildet den Sourceanschluss S. Optional umfasst die Sourceelektrode 41 eine erste Sourceelektrodenschicht 411, die die Diodengebiete 30 und die Sourcegebiete 12 elektrisch kontaktiert und eine zweite Sourceelektrodenschicht 412, die die erste Sourceelektrodenschicht 411 elektrisch anschließt. Die zweite Sourceelektrodenschicht 412 ist an den Sourceanschluss S angeschlossen oder bildet den Sourceanschluss S des Halbleiterbauelements. Die erste Elektrodenschicht 411 umfasst beispielsweise Titan (Ti), Platin (Pt), Nickellegierungen oder ähnliches. Die zweite Elektrodenschicht 412 umfasst beispielsweise Aluminium (AI), Kupfer (Cu) oder ähnliches. Bei dem in 1 gezeigten Ausführungsbeispiel ist die Sourceelektrode 41 eine planare Elektrode, die das Sourcegebiet 12 und das Diodengebiet 30 an der ersten Oberfläche 101 kontaktiert. Optional umfasst der Halbeiterkörper 100 einen Kontaktgraben (nicht dargestellt), der sich von der ersten Oberfläche 101 wenigstens in die Diodengebiete erstreckt. Bei diesem Ausführungsbeispiel erstreckt sich die Sourceelektrode 41 in den Graben hinein.
  • Bezug nehmend auf 1 umfasst das Halbleiterbauelement außerdem ein Draingebiet 14, das an das Driftgebiet 11 angrenzt. Optional ist ein Feldstoppgebiet (nicht dargestellt) des zweiten Dotierungstyps wie das Driftgebiet 11, jedoch höher dotiert, in dem Driftgebiet 11 zwischen dem Driftgebiet 11 und dem Draingebiet 14 angeordnet. Das Draingebiet 14 ist elektrisch an einen Drainanschluss D (in 1 nur schematisch dargestellt) angeschlossen. Die einzelnen Bauelementzellen 101, 102 teilen sich ein Draingebiet 14. Das heißt, ein Draingebiet 14 ist den einzelnen Bauelementzellen 101, 102 gemeinsam.
  • Die einzelnen Bauelementzellen 101, 102 sind dadurch parallel geschaltet, dass die Sourcegebiete 12 über die Sourceelektrode 41 an den Sourceanschluss S angeschlossen sind, dass sie sich das Draingebiet 14 teilen und dass das Draingebiet 14 an den Drainanschluss D angeschlossen ist und dass die Gateelektroden 21 elektrisch an einen gemeinsamen Gateanschluss G angeschlossen sind. Das Anschließen der Gateelektroden 21 an den Gateanschluss G ist in 1 nur schematisch dargestellt. Ein möglicher Weg, die Gateelektroden 21 an den Gateanschluss D anzuschließen ist nachfolgend anhand der 2 und 3 erläutert.
  • Das in 1 gezeigte Halbleiterbauelement gemäß ist ein MOS-Transistorbauelement mit einer integrierten Diode. Das Transistorbauelement kann als n-leitendes Bauelement oder als p-leitendes Bauelement ausgebildet sein. Bei einem n-leitenden Bauelement sind die Sourcegebiete und das Driftgebiet 11 n-dotiert, während das Bodygebiet 13 p-dotiert ist. Bei einem p-leitenden Bauelement sind die Sourcegebiete 12 und das Driftgebiet 11 p-dotiert, während die Bodygebiete 13 n-dotiert sind. Das Transistorbauelement kann als ein Anreicherungs-(selbstsperrendes)-Bauelement oder als Verarmungs-(selbstleitendes)-Bauelement ausgebildet sein. Bei einem Anreicherungs-Bauelement grenzen die Bodygebiete 13 der einzelnen Bauelementzellen 101, 102 an das Gatedielektrikum 22 an. Bei einem Verarmungs-Bauelement gibt es Kanalgebiete 15 (in 1 in gestrichelten Linien dargestellt) desselben Dotierungstyps wie die Sourcegebiete 12 und das Driftgebiet 11 entlang des Gatedielektrikums 22. Das Kanalgebiet 15 jeder Bauelementzelle 101, 102 erstreckt sich von dem zugehörigen Sourcegebiet 12 zu dem Driftgebiet 11 entlang des Gatedielektrikums 22 und ist an Ladungsträgern verarmt, wenn das Transistorbauelement ausgeschaltet ist. Alternativ weist das Gatedielektrikum 22 feste Ladungen auf, die die Erzeugung eines leitenden Kanals in dem Bodygebiet 13 entlang des Gatedielektrikums 22 bewirken, wenn die Gate-Ansteuerspannung (Gate-Source-Spannung) Null ist.
  • Außerdem kann das Transistorbauelement als MOSFET oder als IGBT ausgebildet sein. Bei einem MOSFET besitzt das Draingebiet 14 denselben Dotierungstyp wie die Sourcegebiete 12 und das Driftgebiet 11, während bei einem IGBT das Draingebiet 14 einen Dotierungstyp komplementär zu dem Dotierungstyp der Sourcegebiete 12 und des Driftgebiets 11 aufweist. Bei einem IGBT wird das Draingebiet 14 auch als Kollektorgebiet bezeichnet.
  • Die Diodengebiete 30 besitzen denselben Dotierungstyp wie die Bodygebiete 13, dies ist ein Dotierungstyp komplementär zu dem Dotierungstyp des Driftgebiets 11. Da das Diodengebiet 30 einer Bauelementzelle, wie beispielsweise der Bauelementzelle 101 in 1, an das Bodygebiet 13 einer benachbarten Bauelementzelle, wie beispielsweise der Bauelementzelle 102 in 1, angrenzt, ist das Bodygebiet 13 jeder Bauelementzelle über das Diodengebiet 30 einer benachbarten Bauelementzelle elektrisch an die Sourceelektrode 41 angeschlossen. Optional umfasst jedes Diodengebiet 30 zwei unterschiedlich dotierte Halbleitergebiete, nämlich ein erstes Gebiet 31, das an das Driftgebiet 11 angrenzt und das mit dem Driftgebiet 11 den pn-Übergang bildet, und ein zweites Gebiet 32, das das erste Gebiet 31 elektrisch an die Sourceelektrode 41 anschließt. Das zweite Gebiet 32, das nachfolgend auch als Kontaktgebiet bezeichnet wird, kann eine höhere Dotierungskonzentration als das erste Gebiet 31 besitzen. Bei dem in 1 gezeigten Ausführungsbeispiel grenzt das Kontaktgebiet 32 einer Bauelementzelle, wie beispielsweise der Bauelementzelle 101 in 1, an die zweite Seitenwand des zugehörigen Grabens an und schließt das Bodygebiet 13 der benachbarten Bauelementzelle, wie beispielsweise der Bauelementzelle 102 in 1, an die Sourceelektrode 41 an.
  • Das Diodengebiet 30 jeder Bauelementzelle 101, 102 bildet eine Bipolardiode mit dem Driftgebiet 11 und dem Draingebiet 14. Ein Schaltsymbol dieser Bipolardiode ist in 1 ebenfalls dargestellt (die Polung des in 1 dargestellten Schaltsymbols betrifft ein n-leitendes Halbleiterbauelement; bei einem p-leitenden Bauelement ist die Polung vertauscht). Die zwischen den Diodengebieten 30 der einzelnen Bauelementzellen 101, 102 und dem Driftgebiet 11 gebildeten Dioden sind parallel geschaltet und sind parallel zu einer Laststrecke (Drain-Source-Strecke) des MOS-Transistors geschaltet. Die Drain-Source-Strecke des MOS-Transistors ist eine interne Strecke zwischen dem Drainanschluss D und dem Sourceanschluss S. Die einzelnen Dioden sind rückwärtsgepolt (sperren), wenn eine Spannung mit einer ersten Polung zwischen die Drain- und Sourceanschlüsse D, S des MOS-Transistors angelegt wird, und die einzelnen Dioden sind vorwärtsgepolt (leiten), wenn eine Spannung mit einer zweiten Polung zwischen die Drain- und Sourceanschlüsse D, S angelegt wird. Bei einem n-leitenden Halbleiterbauelement sind die Dioden rückwärtsgepolt, wenn eine positive Spannung zwischen die Drain- und Sourceanschlüsse D, S angelegt wird, und die Dioden sind vorwärtsgepolt, wenn eine negative Spannung zwischen die Drain- und Sourceanschlüsse D, S angelegt wird (dies ist eine positive Spannung zwischen den Source- und Drainanschlüssen S, D). Die einzelnen Dioden sind parallel zu den Bodydioden der Transistorzellen. Die Bodydioden sind die Dioden, die durch die Bodygebiete 13 und das Driftgebiet 11 der einzelnen Bauelementzellen 101, 102 gebildet sind. Allerdings können, anders als bei den Bodydioden, die Eigenschaften der Dioden zwischen dem Diodengebiet 30 und dem Driftgebiet 11 weitgehend unabhängig von den Eigenschaften des MOS-Transistors eingestellt werden. Insbesondere können die Dioden zwischen den Diodengebieten 30 und dem Driftgebiet 11 so realisiert werden, dass sie eine hohe Strombelastbarkeit besitzen, indem das Diodengebiet 30 so realisiert wird, dass der pn-Übergang zwischen dem Diodengebiet 30 und dem Driftgebiet 11 eine relativ große Fläche besitzt.
  • Das Halbleiterbauelement gemäß 1 kann wie ein herkömmlicher MOS-Transistor betrieben werden durch Anlegen einer Lastspannung zwischen die Drain- und Sourceanschlüsse D, S und durch Anlegen eines Ansteuerpotenzials an die Gateelektrode G. Eine Betriebsart wird anhand eines n-leitenden Halbleiterbauelements kurz erläutert. Dieses Funktionsprinzip gilt jedoch auch für ein p-leitendes Bauelement, wobei bei einem p-leitenden Bauelement die Polaritäten der nachfolgend erläuterten Spannungen invertiert sind. Das Halbleiterbauelement ist in einem Vorwärtsbetriebszustand, wenn eine Lastspannung zwischen die Drain- und Sourceanschlüsse D, S angelegt wird, die die Bodydioden und die zusätzlichen Dioden (die Dioden zwischen den Diodengebieten 30 und dem Driftgebiet 11) der einzelnen Bauelementzellen 101, 102 rückwärts polen. Diese Spannung ist eine positive Spannung bei einem n-leitenden Bauelement. Im Vorwärtsbetriebszustand kann der MOS-Transistor über das an den Gateanschluss D angelegte Ansteuerpotenzial ein- und ausgeschaltet werden. Der MOS-Transistor ist eingeschaltet (in einem Ein-Zustand), wenn das an den Gateanschluss G angelegte Ansteuerpotenzial leitende Kanäle in den Bodygebieten 13 zwischen den Sourcegebieten 12 und dem Driftgebiet 11 erzeugt, und der MOS-Transistor ist ausgeschaltet (in einem Aus-Zustand), wenn die leitenden Kanäle in den Bodygebieten 13 unterbrochen sind. Der Betrag des Ansteuerpotenzial, das das Transistorbauelement ein- oder ausschaltet, ist abhängig von dem speziellen Typ des Transistorbauelements (Anreicherungsbauelement oder Verarmungsbauelement).
  • Das Halbleiterbauelement ist in einem Rückwärtsbetriebszustand, wenn eine Spannung zwischen die Drain- und Sourceanschlüsse D, S angelegt wird, die die Bodydioden und die zusätzlichen Dioden vorwärts polt. In diesem Betriebszustand kann das Halbleiterbauelement nur durch die Polarität der Lastspannung gesteuert werden, jedoch nicht über das an den Gateanschluss G angelegte Ansteuerpotenzial.
  • Wenn das Halbleiterbauelement im Vorwärtsbetriebszustand ist und wenn das Halbleiterbauelement ausgeschaltet ist, sind die pn-Übergänge zwischen den Diodengebieten 30 und dem Driftgebiet 11 und die pn-Übergänge zwischen den Bodygebieten 30 und dem Driftgebiet 11 rückwärtsgepolt, so dass sich ausgehend von den pn-Übergängen ein Verarmungsgebiet in dem Driftgebiet 11 ausbreitet. Wenn die Lastspannung ansteigt, bereitet sich das Verarmungsgebiet tiefer in Richtung des Draingebiets 14 in dem Driftgebiet 11 aus. Wenn die Lastspannung ansteigt und sich das Verarmungsgebiet tiefer in das Driftgebiet 11 ausbreitet, nimmt auch die elektrische Feldstärke an den pn-Übergängen zu.
  • Da die pn-Übergänge zwischen den Bodygebieten 13 und dem Driftgebiet 11 nahe an dem Gatedielektrikum 22 sind, kann das Gatedielektrikum 22 beschädigt werden, wenn hohe Lastspannungen angelegt werden, das heißt, wenn hohe Feldstärken auftreten. Bei dem Halbleiterbauelement gemäß 1 funktionieren die Diodengebiete 30 von zwei benachbarten Bauelementzellen 101, 102 zusammen mit dem Driftgebiet 11 jedoch wie ein JFET (Junction Field-Effect Transistor). Dieser JFET besitzt Kanalgebiete 111 zwischen zwei benachbarten Diodengebieten 30. Wenn die Lastspannung zunimmt und wenn das elektrische Potenzial des Driftgebiets 11 zunimmt, schnürt der JFET die Kanalgebiete 111 ab und verhindert, dass eine Feldstärke eines elektrischen Felds an den pn-Übergängen zwischen den Bodygebieten 13 und dem Driftgebiet 11 weiter zunimmt, wenn die Lastspannung weiter zunimmt.
  • Die Lastspannung, bei der die Kanäle 111 des JFET abschnüren, ist beispielsweise abhängig von einem Abstand zwischen zwei benachbarten Diodengebieten 30 in einer lateralen Richtung des Halbleiterkörpers 100. Die „laterale Richtung“ des Halbleiterkörpers 100 ist senkrecht zu der vertikalen Richtung (in der das Draingebiet 14 von den Bodygebieten 13 und den Diodengebieten 30 beabstandet ist) und ist im Wesentlichen parallel zu der ersten Oberfläche 101. Dieser laterale Abstand zwischen zwei benachbarten Diodengebieten 30 ist beispielsweise zwischen 0,5 µm (Mikrometer) und 2 µm (Mikrometer) oder zwischen dem 0,25-fachen und 1,5-fachen der Breite der Gräben, die die Gateelektroden 21 aufnehmen. Die „Breite“ der Gräben ist der Abstand zwischen den ersten und zweiten Seitenwänden 1101, 1102. Wenn die Gräben abgeschrägt sind, wie bei dem Ausführungsbeispiel gemäß 1 dargestellt ist, ist die Breite entweder der größte Abstand zwischen den ersten und zweiten Seitenwänden 1101, 1102 oder der Durchschnitt der Breite. Gemäß einem weiteren Ausführungsbeispiel ist der laterale Abstand zwischen zwei benachbarten Diodengebieten 30 zwischen 30% und 60% einer Abmessung (Breite) der Diodengebiete 30 in der lateralen Richtung des Driftgebiets 11 unterhalb der Gräben 110. Wenn die Diodengebiete eine variierende Breite in dem Driftgebiet 11 aufweisen, ist die Breite entweder die maximale Breite oder die durchschnittliche Breite.
  • Jede Bauelementzelle 101, 102 umfasst ein Kanalgebiet, dies ist ein Gebiet des Bodygebiets 13 entlang des Gatedielektrikums 22 oder ist das optionale Kanalgebiet 15 (in 1 in gestrichelten Linien dargestellt). Das Kanalgebiet entlang des Gatedielektrikums 22 ermöglicht Ladungsträgern von den Sourcegebieten 12 zu den Driftgebieten 11 zu fließen, wenn das Transistorbauelement im Ein-Zustand ist. Das Diodengebiet 30 jeder Bauelementzelle 101, 102 überlappt das Kanalgebiet nicht. Das heißt, die pn-Übergänge zwischen den Diodengebieten 30 und dem Driftgebiet 11 grenzen an die Böden 1103 der einzelnen Gategräben an und erstrecken sich nicht in Richtung der Kanalgebiete über die Gategräben hinaus. Damit beschränken die Diodengebiete 30 einen Ladungsträgerfluss von den Kanalgebieten 30 zu dem Draingebiet 14 nicht.
  • Die Sperrspannungsfestigkeit des Halbleiterbauelements ist unter anderem abhängig von einem Abstand zwischen den Diodengebieten 30 und dem Draingebiet 14. Dieser Abstand kann während des Herstellungsprozesses entsprechend einer gewünschten Sperrspannungsfestigkeit eingestellt werden. Als Daumenregel gilt bei einem SiC-Halbleiterkörper 100, dass der Abstand zwischen dem Draingebiet 14 und dem Diodengebiet 30 pro 100 V Sperrspannungsfestigkeit zwischen 0,8 Mikrometer und 1,0 Mikrometer beträgt.
  • Der Halbleiterkörper 100 kann ein herkömmliches Halbleitermaterial aufweisen, insbesondere ein Halbleitermaterial mit weitem Bandabstand (engl.: wide bandgap semiconductor material), wie beispielsweise Siliziumkarbid (SiC) oder ähnliches. Die in 1 dargestellte Bauelementtopologie ist insbesondere geeignet für Halbleiterbauelemente, die in SiC-Technologie realisiert sind. Wenn der Halbleiterkörper 100 beispielsweise SiC aufweist, kann das Gatedielektrikum 22 als ein Siliziumoxid (SiO2) realisiert sein. Ein Gatedielektrikum 22 aus SiO2 kann unter einer Degradation leiden, wenn es hohen elektrischen Feldstärken ausgesetzt ist, die bei Hochspannungsbauelementen auftreten können. Bei solchen Bauelementen schützt der durch die Diodengebiete 30 und das Driftgebiet 11 gebildete JFET das Gatedielektrikum 22 effektiv, wenn das Halbleiterbauelement ausgeschaltet wird und eine hohe Lastspannung zwischen die Drain- und Sourceanschlüsse D, S angelegt wird. Im Rückwärtsbetriebszustand ist die zusätzliche Diode, die direkt an die Sourceelektrode 41 angeschlossen ist, eine hoch effiziente Diode mit niedrigen Verlusten, die parallel zu der Laststrecke des MOS-Transistors geschaltet ist.
  • Die Dotierungskonzentration des Driftgebiets 11 ist beispielsweise zwischen 1E14 cm-3 und 1E17 cm-3. Die Dotierungskonzentration der Bodygebiete 13 ist beispielsweise zwischen 5E16 cm-3 und 5E17 cm-3. Die Dotierungskonzentrationen der Source- und Draingebiete 12, 14 sind beispielsweise höher als 1E19 cm-3. Die Dotierungskonzentration der Diodengebiete 30 ist beispielsweise zwischen 1E18 cm-3 und 1E19 cm-3.
  • Bezug nehmend auf 1 grenzt das Bodygebiet 13 jeder Bauelementzelle 101, 102 an den zugehörigen Gategraben an der ersten Seitenwand 1101 an. Insbesondere, wenn die Gategräben abgeschrägte Seitenwände besitzen, können die ersten und zweiten Seitenwände 1101, 1102 unterschiedlichen Kristallebenen eines Kristallgitters des Halbleiterkörpers 100 entsprechen. Gemäß einem Ausführungsbeispiel umfasst der Halbleiterkörper 100 einen hexagonalen SiC-Kristall und die Gategräben besitzen abgeschrägte Seitenwände, so dass die erste Seitenwand 1101 der 11-20-Ebene in dem SiC-Kristall entspricht. In diesem Fall besitzen die einzelnen Kanalgebiete einen relativ geringen Widerstand. Bei diesem Ausführungsbeispiel ist die erste Seitenwand 1101 auf die c-Achse des Kristalles des SiC-Halbleiterkörpers ausgerichtet. Die c-Achse (hexagonale Hauptachse) ist senkrecht zu der Wachstumsebene (0001-Ebene) des SiC-Kristalls. Diese Wachstumsebene ist in 1 nicht dargestellt. Der Boden 1103 des Grabens ist im Wesentlichen parallel zu der ersten Oberfläche 101.
  • Ein Winkel α (alpha) zwischen der ersten Seitenwand 1101 und der ersten Oberfläche 101 des Grabens 110 ist abhängig von einer Orientierung der ersten Oberfläche relativ zu der Wachstumsebene (0001-Ebene). Gemäß einem Ausführungsbeispiel ist die erste Oberfläche 101 relativ zu der Wachstumsebene geneigt, wobei ein Winkel zwischen der ersten Oberfläche 101 und der Wachstumsebene zwischen 1° und 10°, insbesondere zwischen 2° und 8°. In diesem Fall ist α zwischen 80° (90° - 10°) und 89° (90° -1°) und insbesondere zwischen 82° (90° - 8°) und 88° (90° - 2°). Gemäß einem speziellen Ausführungsbeispiel ist der Winkel zwischen der ersten Oberfläche 101 und der Wachstumsebene 4°, so dass der Winkel α zwischen der ersten Oberfläche 101 und der ersten Seitenwand 1101 des Grabens 110 86° ist. In dem SiC-Kristall entlang der 11-20-Ebene (die auch als (1 1 -2 0)-Ebene geschrieben werden kann) ist eine hohe Ladungsträgermobilität vorhanden, so dass die Ausrichtung der ersten Seitenwand auf c-Achse zu einem niedrigen Widerstand in dem Kanalgebiet entlang des Gatedielektrikums 22 in dem Bodygebiet 13 führt.
  • Die Gategräben können langgestreckte Gräben sein, wobei die Gateelektrode 21 an Positionen, die in der vertikalen Schnittebene gemäß 1 außerhalb der Darstellung sind, an die Gateanschlusselektrode angeschlossen sein können. 2 zeigt eine horizontale Querschnittsansicht eines Ausführungsbeispiels des Halbleiterbauelements gemäß 1, das langgestreckte Gategräben aufweist. 2 zeigt Merkmale des Halbleiterbauelements in drei unterschiedlichen horizontalen Schichten des Halbleiterkörpers 100. In 2 sind die Gateelektroden 21 und die Gatedielektrika 22 in gepunkteten Linien dargestellt. Wie anhand von 2 ersichtlich ist, sind die Gategräben mit den Gateelektroden 21 und den Gatedielektrika 22 langgestreckte Gräben. Die Sourcegebiete 12 und die Diodengebiete 30 mit den optionalen Kontaktgebieten 32 verlaufen parallel zu den Gategräben. 2 veranschaulicht weiterhin (in gestrichelten Linien) Kontaktöffnungen 52, 53 der Isolationsschicht 51. Bezug nehmend auf 2 sind erste Kontaktöffnungen 52 oberhalb der Sourcegebiete 12 und der Diodengebiete 30, insbesondere der Kontaktgebiete 32 der Diodengebiete, und zweite Kontaktöffnungen 52 oberhalb der Gateelektroden 21 vorhanden. Die zweiten Öffnungen 53 sind in einer ersten lateralen Richtung x des Halbleiterkörpers 100 beabstandet zu den ersten Öffnungen 52. Die einzelnen Gategräben und die einzelnen Diodengebiete 30 sind in einer zweiten lateralen Richtung y, die senkrecht zu der ersten lateralen Richtung x ist, in dem vorliegenden Ausführungsbeispiel beabstandet. Bezug nehmend auf die 1 und 2 überdeckt die Sourceelektrode 41 die Isolationsschicht 51 in solchen Gebieten, in denen die ersten Kontaktöffnungen 52 angeordnet sind und ist in den ersten Kontaktöffnungen 52 elektrisch an die Kontaktgebiete 32 und die Sourcegebiete 12 angeschlossen.
  • Eine Gateanschlusselektrode (gate runner) 42 ist in der ersten lateralen Richtung x beabstandet zu der Sourceelektrode 41 und überdeckt die Isolationsschicht 51 in solchen Gebieten, in denen die zweiten Kontaktöffnungen 52 angeordnet sind. Die Gateanschlusselektrode 42 ist elektrisch in den zweiten Kontaktöffnungen 53 an die Gateelektroden 21 angeschlossen. Bezug nehmend auf 2 können die Sourceelektrode 41 und die Gateanschlusselektrode 42 im Wesentlichen parallel sein.
  • Die vertikale Querschnittsansicht, die in 1 dargestellt ist, entspricht einer vertikalen Querschnittsansicht in Schnittebene A-A, die in 2 dargestellt ist. 3 veranschaulicht eine vertikale Querschnittsansicht in Schnittebene B-B, die in 2 dargestellt ist, wobei die Schnittebene B-B durch die Gateanschlusselektrode 42 und die zweiten Kontaktöffnungen 53 schneidet. Bezug nehmend auf 3 trennt die Isolationsschicht 51 die Diodengebiete 30 und die Sourcegebiete 12 von der Gateanschlusselektrode 42, und die Gateanschlusselektrode 42 ist über die zweiten Kontaktöffnungen 53 elektrisch an die Gateelektroden 21 angeschlossen.
  • Gemäß einem Ausführungsbeispiel umfasst das Halbleiterbauelement eine Sourceelektrode 41, die an den Sourceanschluss S angeschlossen ist, und eine Gateanschlusselektrode 42, die an den Gateanschluss G angeschlossen ist. Gemäß einem weiteren Ausführungsbeispiel (nicht dargestellt) umfasst das Halbleiterbauelement mehrere Gateanschlusselektroden 42, die jeweils an den Gateanschluss G angeschlossen sind, und mehrere Sourceelektroden 41, die jeweils an den Sourceanschluss S angeschlossen sind, wobei die Gateanschlusselektroden 42 und die Sourceelektroden 41 im Wesentlichen parallel und in der ersten lateralen Richtung x abwechselnd angeordnet sind.
  • Bezugnehmend auf die 1 und 2 umfasst das Diodengebiet 30 ein Gebiet, dass in der vertikalen Richtung des Halbleiterkörpers 100 unterhalb des Bodens 1103 des Grabens angeordnet ist. Die „vertikale Richtung“ des Halbleiterkörpers 100 ist die Richtung senkrecht zu der ersten Oberfläche 101 des Halbleiterkörpers 100. Dieses Gebiet des Diodengebiets 30 unterhalb des Bodens 1103 wird nachfolgend als „unteres Diodengebiet“ bezeichnet. Bei einem Ausführungsbeispiel, bei dem das Diodengebiet 30 ein erstes Diodengebiet 31 und ein zweites Diodengebiet 32 aufweist, kann das untere Diodengebiet Abschnitte des ersten Diodengebiets 31 und des zweiten Diodengebiets 32 aufweisen.
  • Gemäß einem Ausführungsbeispiel weist das untere Diodengebiet in der vertikalen Richtung eine variierende Dotierungskonzentration derart auf, dass ein Gebiet, wo das untere Diodengebiet eine maximale Dotierungskonzentration aufweist, vom Boden 1103 des Grabens beabstandet ist. Dies ist unten anhand von 4 erläutert.
  • 4 veranschaulicht die Dotierungskonzentration N30 des Diodengebiets 30 entlang einer in 1 dargestellten Linie I-I. in 4 repräsentiert x den Abstand zwischen der ersten Oberfläche 101 und den einzelnen Positionen für welche die Dotierungskonzentrationen in 4 veranschaulicht sind. x0 bezeichnet die Position der ersten Oberfläche 101 und x1 bezeichnet die Position des Grabenbodens 1103 und x2 bezeichnet ein unteres Ende des Diodengebiets 30, wo das Diodengebiet 30 den pn-Übergang mit dem Driftgebiet bildet. In 4 sind nur die Dotierungskonzentrationen der Dotierstoffe, die das Diodengebiet 30 bilden, veranschaulicht. Wie oben erläutert ist, sind diese Dotierstoffe in einem n-leitenden Transistorbauelement p-Dotierstoffe und in einem p-leitenden Transistorbauelement n-Dotierstoffe. Bezugnehmend auf 4 weist die Dotierungskonzentration des Diodengebiets 30 ein Maximum in dem unteren Diodengebiet 20 an einer Position auf, die beabstandet zu Grabenboden 1103 ist. Ein kürzester Abstand b zwischen dem Grabenboden 1103 und der Position x3 des Maximums ist beispielsweise zwischen 200 Nanometer (nm) und 1 Mikrometer (µm), insbesondere zwischen 250 nm und 500 nm. Gemäß einem Ausführungsbeispiel ist diese maximale Dotierungskonzentration in dem unteren Diodengebiet zwischen 1E18 cm-3 und 5E18 cm-3.
  • Bezugnehmend auf 4 kann das Maximum der Dotierungskonzentration in dem unteren Diodengebiet ein lokales Maximum des gesamten Diodengebiets 30 sein. Das heißt, das Diodengebiet kann ein absolutes Maximum der Dotierungskonzentration oder weitere lokale Maxima der Dotierungskonzentration aufweisen, die außerhalb des unteren Diodengebiets liegen und höher sind als die maximale Dotierungskonzentration in dem unteren Diodengebiet 30. Bei dem in 4 gezeigten Ausführungsbeispiel weist das Diodengebiet 30 ein absolutes Maximum der Dotierungskonzentration nahe der ersten Oberfläche 101 auf. Dieses Gebiet, welches das absolute Maximum der Dotierungskonzentration aufweist, dient als Kontaktgebiet, in dem die Sourceelektrode 1 elektrisch an das Diodengebiet 30 angeschlossen ist. Die maximale Dotierungskonzentration in diesem Gebiet ist beispielsweise zwischen 1E19 cm-3 und 1E20 cm-3. Gemäß einem Ausführungsbeispiel gibt es ein (lokales) Minimum der Dotierungskonzentration zwischen dem Grabenboden 1103 und der Position x3 mit der (lokalen) maximalen Dotierungskonzentration. Diese minimale Dotierungskonzentration ist gemäß einem Ausführungsbeispiel in einem Gebiet benachbart zu dem Grabenbogen. Gemäß einem Ausführungsbeispiel beträgt diese minimale Dotierungskonzentration zwischen 5E17 cm-3 und 1E18 cm-3
  • Das Realisieren des Diodengebiets 30 mit einem lokalen Maximum der Dotierungskonzentration des unteren Diodengebiets beabstandet zu dem Grabenbogen 1103 hilft, das Gatedielektrikum 22 effektiv vor hohen elektrischen Feldern zu schützen, wenn das Halbleiterbauelement sperrt.
  • Gemäß einem Ausführungsbeispiel weist das Driftgebiet 11 eine lokal erhöhte Dotierungskonzentration in dem Kanalgebiet 111 auf. Dies ist nachfolgend anhand von 5 erläutert. 5 zeigt die Dotierungskonzentration entlang einer Linie II-II, die in 1 gezeigt ist. In 5 sind die Dotierungskonzentrationen N12 des Sourcegebiets 12, N13 des Bodygebiets 13 und N11 des Driftgebiets 11 dargestellt. Wie in 4 bezeichnet x0 die Position der ersten Oberfläche 101, x1 bezeichnet die Position des Grabenbodens 1103 und x2 bezeichnet eine Position des unteren Endes des Diodengebiets 30. Bezugnehmend auf 5 weist das Driftgebiet 11 in einem Gebiet, das an das Bodygebiet 13 angrenzt, eine höhere Dotierungskonzentration auf als in Gebieten, die in dem Driftgebiet 11 in Richtung des Draingebiets 14 weiter unten liegen. Das heißt, das Driftgebiet 11 weist ein Maximum der Dotierungskonzentration in einem Gebiet zwischen dem pn-Übergang an der Grenze zwischen dem Bodygebiet 13 und dem Driftgebiet 11 und einer vertikalen Position, die der vertikalen Position des unteren Endes des Diodengebiets 30 entspricht, auf. Eine Länge dieses Gebiets mit einer erhöhten Dotierungskonzentration ist beispielsweise zwischen 200 Nanometer und 1 Mikrometer. Die Dotierungskonzentration in diesem Gebiet ist beispielsweise wenigstens das Zweifache der Dotierungskonzentration außerhalb des Kanalgebiets 111. Gemäß einem Ausführungsbeispiel ist die Dotierungskonzentration in dem höher dotierten Abschnitts des Kanalgebiets 111 zwischen 5E16 cm-3 und 1E17 cm-3. Außerhalb des Kanalgebiets 111 ist die Dotierungskonzentration des Driftgebiets 11 beispielsweise unterhalb von 2E16 cm-3. Die höhere Dotierung des Kanalgebiets 111 hilft, den Einschaltwiderstand des Halbleiterbauelements, welches der elektrische Widerstand im Ein-Zustand des Halbleiterbauelements ist, zu reduzieren. Gemäß einem Ausführungsbeispiel überdeckt der höher dotierte Abschnitt des Kanalgebiets 111 die vertikale Position x3, wo das untere Diodengebiet das Dotierungsmaximum aufweist.
  • Gemäß einem weiteren Ausführungsbeispiel umfasst das Driftgebiet 11 ein weiteres höher dotiertes Gebiet 112 unterhalb des Diodengebiets 30. Dieses weitere höher dotierte Gebiet 112 kann an das Diodengebiet 30 angrenzen und sich in einer lateralen Richtung in Richtung des Kanalgebiets 111 über das Diodengebiet 30 hinaus erstrecken. Die Dotierungskonzentration dieses weiteren höher dotierten Gebiets 112 kann der Dotierungskonzentration des höher dotierten Gebiets in dem Kanalgebiet 111 entsprechen. Dieses weitere höher dotierte Gebiet 112 kann von dem höher dotierten Gebiet in den Kanalgebiet 111 beabstandet sein.
    Ein Ausführungsbeispiel eines Verfahrens zum Herstellen eines zuvor erläuterten Halbleiterbauelements ist nachfolgend anhand der 6A bis 6J erläutert. Jede dieser Figuren zeigt eine vertikale Querschnittsansicht des Halbleiterkörpers 100 während einzelner Verfahrensschritte des Verfahrens.
  • Bezug nehmend auf 6A umfasst das Verfahren das Bereitstellen eines Halbleiterkörpers 100 mit einer Driftgebietschicht 111, einer Bodygebietschicht 113, die an die Driftgebietschicht 111 angrenzt, und einer Sourcegebietschicht 112, die an die Bodygebietschicht 113 angrenzt. Die Sourcegebietschicht 112 bildet eine erste Oberfläche 101 des Halbleiterkörpers 100. Der Halbleiterkörper 100 umfasst außerdem eine Draingebietschicht 114, die entgegengesetzt der Bodygebietschicht 113 an die Driftgebietschicht 111 angrenzt. Optional ist eine Feldstoppgebietschicht (nicht dargestellt) des selben Dotierungstyps wie die Driftgebietschicht 111, jedoch höher dotiert als die Driftgebietschicht 111, zwischen der Draingebietschicht 114 und der Driftgebietschicht 111 angeordnet. Die Driftgebietschicht 111 bildet das Driftgebiet 11, die Bodygebietschicht 113 bildet die Bodygebiete 13, die Sourcegebietschicht 113 bildet die Sourcegebiete 12 und die Draingebietschicht 114 bildet das Draingebiet 14 des fertiggestellten Halbleiterbauelements. Die Dotierungstypen und die Dotierungskonzentrationen der einzelnen Halbleiterschichten 111-114 entsprechen den Dotierungstypen und Dotierungskonzentrationen der durch die einzelnen Halbleiterschichten gebildeten Bauelementgebiete. Diese Dotierungstypen und die Dotierungskonzentrationen der einzelnen Bauelementgebiete wurden zuvor erläutert.
  • Der Halbleiterkörper 100 gemäß 6A kann unter Verwendung herkömmlicher Verfahren zum Herstellen eines Halbleiterkörpers mit unterschiedlich dotierten Halbleiterschichten hergestellt werden. Gemäß einem Ausführungsbeispiel umfasst das Herstellen des Halbleiterkörpers 100 das Bereitstellen eines Halbleitersubstrats, das die Draingebietschicht 114 bildet, das Wachsen der Driftgebietschicht 111 als eine erste Epitaxieschicht auf der Draingebietschicht 114, das Wachsen der Bodygebietschicht 113 als zweite Epitaxieschicht auf der Driftgebietschicht 111 und das Wachsen der Sourcegebietschicht 112 als eine dritte Epitaxieschicht auf der Bodygebietschicht 113. Die einzelnen Epitaxieschichten können während der einzelnen Epitaxieprozesse in-situ dotiert werden.
  • Gemäß einem zweiten Ausführungsbeispiel wird ein Halbleitersubstrat bereitgestellt, das eine Dotierungskonzentration entsprechend der Dotierungskonzentration der Driftgebietschicht 111 aufweist. Durch Implantationsprozesse werden Dotierstoffatome durch die erste Oberfläche 101 in dieses Substrat implantiert, um die Bodygebietschicht 113 und die Sourcegebietschicht 112 herzustellen.
  • Zusätzliche Dotierstoffatome werden durch eine der ersten Oberfläche 101 entgegengesetzte zweite Oberfläche 102 in das Substrat implantiert, um die Draingebietschicht 114 herzustellen.
  • Gemäß einem dritten Ausführungsbeispiel wird ein Halbleitersubstrat bereitgestellt, das die Draingebietschicht 114 bildet. Eine Epitaxieschicht wird auf der Draingebietschicht 114 gewachsen, wobei die Epitaxieschicht eine Dotierungskonzentration entsprechend der Dotierungskonzentration der Driftgebietschicht 111 aufweist. Diese Epitaxieschicht bildet die erste Oberfläche 101 des Halbleiterkörpers. Abschließend werden Dotierstoffatome durch die erste Oberfläche 101 in die Epitaxieschicht implantiert, um die Bodygebietschicht 113 und die Sourcegebietschicht 112 herzustellen.
  • Bezug nehmend auf 6B werden Diodengebiete 30, die in der zweiten lateralen Richtung y des Halbleiterkörpers 100 beabstandet sind, hergestellt. Das Herstellen der Diodengebiete 30 kann das Herstellen eines ersten Diodengebiets 31 in der Driftgebietschicht 111 und das Herstellen eines zweiten Diodengebiets (Kontaktgebiet) 32 umfassen, wobei sich das Kontaktgebiet 32 von der ersten Oberfläche 101 durch die Sourcegebietschicht 112 und die Bodygebietschicht 113 in das erste Diodengebiet 31 erstreckt. Das Herstellen der ersten und zweiten Diodengebiete 31, 32 kann herkömmliche Implantationsprozesse umfassen. Ein Ausführungsbeispiel eines Verfahrens zum Herstellen der Diodengebiete 30 ist weiter unten anhand der 7A und 7B erläutert.
  • Bezug nehmend auf 6C umfasst das Verfahren weiterhin das Herstellen von Gräben in der ersten Oberfläche 101 des Halbleiterkörpers 100. Die Gräben umfassen jeweils eine erste Seitenwand 1101, eine zweite Seitenwand 1102 gegenüber der ersten Seitenwand 1101 und einen Boden 1103. Die Gräben unterteilen die Bodygebietschicht 113 und die Sourcegebietschicht 112 in mehrere Abschnitte, wobei solche Gebiete, die vor dem Herstellen der Diodengebiete 30 die Dotierungskonzentration der Bodygebietschicht 113 aufweisen, die Bodygebiete 13 bilden, und solche Gebiete, die vor dem Herstellen der Diodengebiete 30 die Dotierungskonzentration der Sourcegebietschicht 112 aufweisen, die Sourcegebiete 12 des Halbleiterbauelements bilden. Bezugnehmend auf 6C werden die Gräben 110 so hergestellt, dass die erste Seitenwand 1101 jedes Grabens an ein Sourcegebiet 12 und ein Bodygebiet 13 angrenzt und das die zweiten Seitenwand 1102 jedes Grabens an ein Diodengebiet 30, insbesondere das Kontaktgebiet 32 des Diodengebiets 30 angrenzt. In diesem Fall grenzt ein pn-Übergang, der zwischen dem Diodengebiet 30 und dem Driftgebiet 11 gebildet ist, an den Boden 1103 jedes Grabens 110 an. Das Herstellen der Gräben 110 kann herkömmliche Ätzprozesse unter Verwendung einer Ätzmaske 210 umfassen.
  • Optional gibt es eine Nachbehandlung der Gräben 110, in der Ecken zwischen den Seitenwänden 1101, 1102 und dem Boden 1103 der einzelnen Gräben abgerundet werden. Das Ergebnis eines solchen Abrundungsprozesses ist in 6D dargestellt. Der Abrundungsprozess kann eine thermische Behandlung in einer Wasserstoff enthaltenden Atmosphäre umfassen. Eine Temperatur bei dieser thermischen Behandlung ist beispielsweise zwischen 1200 °C und 1700 °C, die Dauer ist beispielsweise zwischen 1 Minute und 60 Minuten. Gemäß einem Ausführungsbeispiel werden die Ecken zwischen den Seitenwänden 1101, 1102 und dem Boden 1103 mit einem Radius hergestellt, der wenigstens das Zweifache der Dicke oder wenigstens das Vierfache der Dicke das das Gatedielektrikum 22 entlang der ersten Oberfläche 1101 hat. Das Gatedielektrikum wird in nächsten Verfahrensschritten hergestellt, die nachfolgend erläutert sind. Gemäß einem Ausführungsbeispiel ist ein Radius der Ecken wenigstens 300 Nanometer (nm). Dieser Prozess rundet nicht nur die Ecken am Boden des Grabens, sondern auch die Ecken zwischen der ersten Oberfläche 101 und den Seitenwänden 1101, 1102 ab.
  • Gemäß einem Ausführungsbeispiel werden die Gräben 110 mit abgeschrägten Seitenwänden hergestellt. Gemäß einem Ausführungsbeispiel umfasst der Halbleiterkörper 100 SiC und die Gräben 110 werden derart mit abgeschrägten Seitenwänden hergestellt, dass die ersten Seitenwände 1101 auf die c-Achse des SiC-Halbleiterkristalls ausgerichtet sind.
  • Das Herstellen von Gräben mit abgeschrägten Seitenwänden kann einen Ätzprozess umfassen, der den Halbleiterkörper in der vertikalen Richtung bei einer ersten Ätzrate und in der lateralen Richtung bei einer zweiten Ätzrate, die geringer ist als die erste Ätzrate, ätzt. Da die Seitenwände 1101, 1102 des Grabens näher an der ersten Oberfläche 101 den Ätzmitteln länger ausgesetzt sind als Abschnitte näher am Boden 1103, wird der Graben an der ersten Oberfläche 101 weiter als am Boden 1103. Abhängig von der Genauigkeit des Ätzprozesses, abhängig davon, wie exakt die erste Oberfläche 101 des Halbleiterkörpers 100 auf eine gewünschte Kristallebene ausgerichtet ist, und abhängig davon wie exakt der Halbleiterkörper 100 auf die Ätzmaske (nicht dargestellt) im Ätzprozess ausgerichtet ist, kann die erste Seitenwand 1101 exakt mit der Kristallebene übereinstimmen, in der die Realisierung des Kanalgebiets gewünscht ist, oder nicht.
  • Gemäß einem Ausführungsbeispiel umfasst das Herstellen der Gräben einen Einstellprozess, der dazu dient, die erste Seitenwand 1101 auf die oben erläuterte Kristallebene auszurichten, d. h., die 11-20-Ebene. Dieser Prozess kann nach dem Herstellen der Gräben eine thermische Behandlung in einer wasserstoffhaltigen Atmosphäre umfassen. Während der thermischen Behandlung ist eine Temperatur beispielsweise zwischen 1200°C und 1700°C, und die Dauer ist beispielsweise zwischen 1 Minute und 60 Minuten. Gemäß einem Ausführungsbeispiel wird dieselbe thermische Behandlung zum Abrunden der Ecken der Gräben und zum Feinjustieren der Ausrichtung der ersten Seitenwand 1101 verwendet.
  • In nächsten Verfahrensschritten, die in 6E dargestellt sind, wird das Gatedielektrikum 22 an den Seitenwänden 1101, 1102 und dem Boden 1103 der Gräben 110 hergestellt. Optional wird das Gatedielektrikum 22 auch auf der ersten Oberfläche 101 des Halbleiterkörpers 100 hergestellt. Gemäß einem Ausführungsbeispiel umfasst der Halbleiterkörper 100 SiC und das Gatedielektrikum 22 umfasst Siliziumdioxid (SiO2). Das Herstellen des Gatedielektrikums 22 kann einen Oxidationsprozess, einen Abscheideprozess oder eine Kombination eines Abscheideprozesses und eines Oxidationsprozesses umfassen.
  • Bezug nehmend auf 6F wird eine Elektrodenschicht 21' in den Gräben 110 und oberhalb der ersten Oberfläche 101 des Halbleiterkörpers 100 hergestellt. Solche Abschnitte der Elektrodenschicht 21', die in den Gräben 110 angeordnet sind, bilden die Gateelektroden 21 der einzelnen Bauelementzellen. Die Elektrodenschicht 21' umfasst beispielsweise ein hochdotiertes polykristallines Halbleitermaterial, wie beispielsweise Polysilizium, oder ein Silizid.
  • Bezug nehmend auf 6G wird die Elektrodenschicht 21' von der ersten Oberfläche 101 entfernt, verbleibt jedoch in den Gräben 110, wo sie die Gateelektroden 21 bildet. Das Entfernen der Elektrodenschicht 21' oberhalb der ersten Oberfläche 101 kann einen Ätzprozess umfassen, wie beispielsweise einen Trockenätzprozess.
  • Bezug nehmend auf 6H wird die Isolationsschicht 51 oberhalb der ersten Oberfläche 101 und der Gateelektroden 21 hergestellt. Die Isolationsschicht 42 kann eine herkömmliche elektrisch isolierende Schicht sein, wie beispielsweise ein Oxid. Das Herstellen der Isolationsschicht 51 kann eine chemische Dampfabscheidung (Chemical Vapor Deposition, CVD) umfassen.
  • Bezug nehmend auf 6I werden Kontaktlöcher 52 in der Isolationsschicht 51 hergestellt. Das Herstellen der Kontaktlöcher kann herkömmliche Ätzprozesse unter Verwendung von Ätzmasken umfassen. 6I veranschaulicht das Herstellen der ersten Kontaktlöcher 52 oberhalb der Diodengebiete 30 und der Sourcegebiete 12. Entsprechend werden zweite Kontaktlöcher 53 oberhalb der Gateelektroden 21 in solchen Gebieten hergestellt, die in dem vertikalen Querschnitt gemäß 6I außerhalb der Darstellung sind.
  • Abschließend wird die Sourceelektrode 41 hergestellt. Die Sourceelektrode 41 kontaktiert elektrisch die Diodengebiete 30 und die Sourcegebiete 12 in den ersten Kontaktöffnungen 43. Optional umfasst die Sourceelektrode 41 die zwei Unterschichten 411, 412, die zuvor erläutert wurden. Das Herstellen der Sourceelektrode 41 kann einen Metallabscheidprozess umfassen, wie beispielsweise einen CVD-Prozess, einen Evaporationsprozess, einen galvanischen Prozess und einen Sputterprozess. Die Sourceelektrode 41 umfasst ein elektrisch leitendes Material, wie beispielsweise ein Metall oder ein Silizid. Entsprechend wird die Gateanschlusselektrode 42 in Gebieten hergestellt, die in 6J außerhalb der Darstellung sind und die Gateelektrode 21 in den zweiten Kontaktöffnungen 53 kontaktiert.
  • In dem zuvor erläuterten Verfahren kann die vertikale Position x3 (vgl. 4) und die Dotierungskonzentration des Dotierungsmaximums in dem unteren Diodengebiet 30 in dem anhand von 6B erläuterten Implantationsprozess eingestellt werden. Insbesondere die vertikale Position kann durch Einstellen der Implantationsenergie solcher Ionen, die implantiert werden, um das Dotierungsmaximum zu bilden, eingestellt werden, und die Dotierungskonzentration kann eingestellt werden durch Einstellen der Implantationsdosis. Es sei erwähnt, dass das Herstellen eines Diodengebiets 30 mehrere Implantationsprozesse umfassen kann, die hinsichtlich der Implantationsenergie und der Implantationsdosis unterschiedlich sein können, um ein Diodengebiet 30 mit einer Dotierungskonzentration herzustellen, die in der vertikalen Richtung des Halbleiterkörpers variiert.
  • Die 7A und 7B veranschaulichen ein Ausführungsbeispiel eines Verfahrens zum Herstellen der Diodengebiete 30. Bei dem in den 7A und 7B gezeigten Verfahren werden die Diodengebiete 30 mit einem ersten Diodengebiet 31 und einem zweiten Diodengebiet 32 hergestellt. Bezug nehmend auf 7A kann das Herstellen des ersten Diodengebiets 31 wenigstens einen Implantationsprozess unter Verwendung einer Implantationsmaske 210 umfassen. Die Implantationsenergie dieses Implantationsprozesses ist so eingestellt, dass die Dotierstoffatome in die Driftgebietschicht 111 implantiert werden.
  • Bezug nehmend auf 7B umfasst das Herstellen der zweiten Diodengebiete (Kontaktgebiete) 32 wenigstens einen weiteren Implantationsprozess unter Verwendung einer weiteren Implantationsmaske. Eine weitere Implantationsmaske kann erhalten werden durch Herstellen von Spacern 220 entlang der Seitenwände der Öffnungen der ersten Implantationsmaske 210. Das Herstellen des Kontaktgebiets 32 kann mehrere aufeinanderfolgende Implantationsprozesse mit unterschiedlichen Implantationsenergien umfassen. Außerdem umfasst jeder Implantationsprozess, auch die zuvor anhand der 6A bis 6J erläuterten Implantationsprozesse, eine thermische Behandlung zum Aktivieren der implantierten Dotierstoffatome.
  • Die Implantationsenergien und die Implantationsdosen in dem wenigstens einen Implantationsprozess und dem wenigstens einen weiteren Implantationsprozess sind derart gewählt, dass das untere Diodengebiet des fertigen Bauelements ein Maximum der Dotierungskonzentration an der gewünschten vertikalen Position x3 (vgl. 4) besitzt. Gemäß einem Ausführungsbeispiel werden die Position und die Dotierungskonzentration des Maximums in dem Prozess definiert, der das erste Diodengebiet 31 bildet. Gemäß einem weiteren Ausführungsbeispiel definieren sowohl der Prozess zum Herstellen des ersten Diodengebiets 31 als auch der Prozess zum Herstellen des zweiten Diodengebiets 32 die Position und Dotierungskonzentration des Dotierungsmaximums.
  • Bei dem in dem 7A-7B gezeigten Ausführungsbeispiel erstreckt sich das zweite Diodengebiet 32 tief (mehr als 50% einer vertikalen Abmessung des ersten Diodengebiets 31) in das erste Diodengebiet 31. Dies ist jedoch nur ein Beispiel. Gemäß einem weiteren Ausführungsbeispiel erstreckt sich das zweite Diodengebiet 32 weniger als 50% oder sogar weniger als 25% der vertikalen Abmessung des ersten Diodengebiets 31 in das erste Diodengebiet 31.
  • Außerdem ist das Herstellen des ersten Diodengebiets 31 und des zweiten Diodengebiets 32 mit unterschiedlichen lateralen Abmessungen, d. h., unter Verwendung von zwei unterschiedlichen Implantationsmasken zum Herstellen dieser ersten und zweiten Diodengebiete 331, 32, optional. Gemäß einem Ausführungsbeispiel wird nur eine Maske, wie beispielsweise die in 7A gezeigte Maske 210, dazu verwendet, sowohl das erste Diodengebiet 31 in dem Driftgebiet 11, als auch das zweite Diodengebiet 32, das das erste Diodengebiet 31 in dem fertigen Bauelement an die Sourceelektrode anschließt, herzustellen.
  • Bezugnehmend auf 5 kann das Kanalgebiet 111 ein Gebiet mit einer höheren Dotierungskonzentration als andere Abschnitte des Driftgebiets 11 aufweisen. Die höhere Dotierungskonzentration des Kanalgebiets kann erhalten werden durch Implantieren von Dotierstoffatomen über die erste Oberfläche 101 in den Halbleiterkörper 100. Eine Implantationsmaske kann verwendet werden, um die Dotierstoffatome nur in solche Gebiete zu implantieren, wo das fertige Bauelement das Kanalgebiet 111 aufweist. Die vertikale Position eines Abschnitts des Kanalgebiets 111 mit der höheren Dotierungskonzentration und die Dotierungskonzentration kann eingestellt werden durch geeignetes Einstellen der Implantationsenergie und der Implantationsdosis in diesem Prozess. Das weitere höher dotierte Gebiet 112 (vgl. 1) kann hergestellt werden durch implantieren von Dotierstoffatomen in den Halbleiterkörper 100 über den Boden 1103 des Grabens nach den oben anhand von 6D erläuterten Prozessschritten.
  • 8 veranschaulicht eine vertikale Querschnittsansicht eines Halbleiterbauelements gemäß einem weiteren Ausführungsbeispiel. Bei diesem Ausführungsbeispiel ist das Gatedielektrikum 22 dicker am Grabenboden 1103 als an der ersten Seitenwand 1101. D. h., das Gatedielektrikum 22 besitzt eine erste Dicke an der ersten Seitenwand 1101 und eine zweite Dicke am Boden 1103, wobei die zweite Dicke größer ist als die erste Dicke. Gemäß einem Ausführungsbeispiel ist die zweite Dicke wenigstens das 1,5-fache der ersten Dicke, wenigstens das 2-fache der ersten Dicke, oder sogar wenigstens das 3-fache der ersten Dicke. Aufgrund von Variationen oder Ungenauigkeiten im Herstellungsprozess kann die Dicke des Gatedielektrikums 22 entlang der ersten Seitenwand 1101 und des Bodens 1103 variieren. Daher wird unter der „Dicke“ des Gatedielektrikums 22 an einer der Seitenwände 1101, 1102 bzw. dem Boden 1103 die durchschnittliche Dicke oder die minimale Dicke des Gatedielektrikums 22 an der jeweiligen Seitenwand/Boden verstanden.
  • Gemäß einem weiteren Ausführungsbeispiel, das in 9 gezeigt ist, ist das Gatedielektrikum 22 nicht nur am Boden 1103 des Grabens, sondern auch an der zweiten Seitenwand 1102 dicker als an der ersten Seitenwand 1101. D. h., das Gatedielektrikum 22 besitzt eine dritte Dicke an der zweiten Seitenwand 1103, die größer ist als die erste Dicke an der ersten Seitenwand 1101. Gemäß einem Ausführungsbeispiel ist die dritte Dicke wenigstens das 1,5-fache der ersten Dicke, wenigstens das 2-fache der ersten Dicke, oder sogar wenigstens das 3-fache der ersten Dicke. Die dritte Dicke kann im Wesentlichen gleich der zweiten Dicke am Boden 1103 sein oder kann sich von der zweiten Dicke unterscheiden. Gemäß einem Ausführungsbeispiel ist die erste Dicke zwischen 40 Nanometern und 100 Nanometern. Die zweite Dicke bzw. die dritte Dicke ist beispielsweise zwischen 60 Nanometern und 300 Nanometern.
  • Die 10A-10D veranschaulichen ein Ausführungsbeispiel eines Verfahrens zum Herstellen eines dickeren Gatedielektrikums 22 am Boden 1103 und, optional, der zweiten Seitenwand 1102 des Grabens 110. Die 10A-1 0C zeigen eine vertikale Querschnittsansicht des Halbleiterkörpers 100 während/nach verschiedenen Prozessabfolgen des Verfahrens. Das anhand der 10A-10C erläuterte Verfahren beginnt nach Herstellen des Grabens 110 in dem Halbleiterkörper 100, d. h., nach der zuvor anhand der 6A-6D erläuterten Prozessabfolge.
  • Bezugnehmend auf 10A umfasst das Verfahren das Herstellen einer ersten Dielektrikumsschicht 221 an den Seitenwänden 1101, 1102 und dem Boden 1103 des Grabens 110. Optional wird diese Dielektrikumsschicht 221 auch auf der ersten Oberfläche 101 hergestellt. Die erste Dielektrikumsschicht 221 kann ein Oxid umfassen. Das Herstellen dieser Dielektrikumsschicht 221 kann einen Oxidationsprozess, einen Abscheideprozess oder eine Kombination eines Oxidationsprozesses und eines Abscheideprozesses umfassen. Der Abscheideprozess umfasst beispielsweise einen CVD-(Chemical Vapor Deposition)-Prozess.
  • Bezugnehmend auf 10B umfasst das Verfahren weiterhin das Füllen des Grabens 110 mit einer ersten Schutzschicht 301. Die Schutzschicht 301 umfasst beispielsweise ein polykristallines oder amorphes Halbleitermaterial, wie beispielsweise polykristallines oder amorphes Silizium. Optional wird eine zweite Schutzschicht 302 derart oberhalb der ersten Schutzschicht 301 und der ersten Oberfläche 101 hergestellt, dass die zweite Schutzschicht 302 oberhalb des Abschnitts der ersten Dielektrikumsschicht 221 angeordnet ist, der die zweite Seitenwand 1102 überdeckt. Die zweite Schutzschicht 302 ist optional und kann bei solchen Ausführungsbeispielen weggelassen werden, bei denen ein dickeres Gatedielektrikum 22 nur am Boden 1103 hergestellt werden soll. Die zweite Schutzschicht 302 kann ein polykristallines oder amorphes Halbleitermaterial, einen Fotolack oder ähnliches aufweisen.
  • Das Verfahren umfasst außerdem das Ätzen der ersten Dielektrikumsschicht 221 selektiv gegenüber dem Halbleiterkörper 100, der ersten Schutzschicht 301 und der optionalen zweiten Schutzschicht 302. In diesem Prozess schützt die erste Schutzschicht 201 die erste Dielektrikumsschicht 221 am Boden 1103 davor, geätzt zu werden, während die erste Dielektrikumsschicht 221 auf der ersten Oberfläche 101 und entlang der ersten Seitenwand 1101 geätzt werden kann. Wenn die zweite Schutzschicht 302 weggelassen wird, wird die erste Dielektrikumsschicht 221 entlang der zweiten Seitenwand 1102 ebenfalls geätzt, so dass nach dem Ätzprozess nur die erste Dielektrikumsschicht 221 am Boden 1103 verbleibt. Wenn es nur die zweite Schutzschicht 302 oberhalb der zweiten Seitenwand 1102 gibt, verbleibt nicht nur die erste Dielektrikumsschicht 221 am Boden 1103, sondern verbleibt auch die erste Dielektrikumsschicht 221 entlang der zweiten Seitenwand 1102.
  • 10C zeigt den Halbleiterkörper 100 nach diesen Prozessschritten und nach Entfernen der ersten Schutzschicht 301 und der optionalen zweiten Schutzschicht 302. In 10C ist die erste Dielektrikumsschicht 221 entlang der zweiten Seitenwand 1102 in gestrichelten Linien dargestellt, da dieser Teil der ersten Dielektrikumsschicht 221 optional ist und nur verbleibt, wenn die zweite Schutzschicht 302 hergestellt wird.
  • Bezugnehmend auf 10D umfasst das Verfahren außerdem das Herstellen einer zweiten Dielektrikumsschicht 222 an den Seitenwänden 1101, 1102 und dem Boden 1103 des Grabens 110. In dem Graben 110 ist diese zweite Dielektrikumsschicht 222 zusätzlich zu der ersten Dielektrikumsschicht 221 vorhanden. Die erste Dielektrikumsschicht 221 und die zweite Dielektrikumsschicht 222 bilden das Gatedielektrikum 22. Das Gatedielektrikum 22 ist dicker an der ersten Seitenwand 1101, wo nur die zweite Dielektrikumsschicht 222 hergestellt wird, ist dicker am Boden 1103, wo die erste Dielektrikumsschicht 221 und die zweite Dielektrikumsschicht 222 hergestellt werden, und kann dicker an der zweiten Seitenwand 1102 sein, wo die zweite Dielektrikumsschicht 222 und, optional, die erste Dielektrikumsschicht 221 hergestellt wird. Die weiteren Verfahrensschritte zum Herstellen des Halbleiterbauelements können den zuvor anhand der 6F-6J erläuterten Verfahrensschritten entsprechen.
  • Die 11A-11C veranschaulichen ein Verfahren zum Herstellen des Gatedielektrikums 22 gemäß einem weiteren Ausführungsbeispiel. Bezugnehmend auf 11A umfasst das Verfahren das Herstellen einer ersten Dielektrikumsschicht 221 an den Seitenwänden 1101, 1102 und dem Boden 1103 des Grabens 110. Die erste Dielektrikumsschicht 221 kann wie zuvor anhand von 10A erläutert hergestellt werden.
  • Das Verfahren umfasst außerdem das Entfernen der ersten Dielektrikumsschicht 221 wenigstens entlang der ersten Seitenwand 1101. Optional wird die erste Dielektrikumsschicht 221 auch entlang der zweiten Seitenwand 1102 entfernt. Das Entfernen der ersten Dielektrikumsschicht 221 entlang der ersten Seitenwand 1101 kann das Herstellen einer Maskenschicht auf der ersten Dielektrikumsschicht 221 oberhalb des Bodens und, optional, oberhalb der zweiten Seitenwand 1102 umfassen.
  • Bezugnehmend auf 11B kann das Herstellen dieser Maskenschicht das Herstellen einer Opferschicht 224 oberhalb der ersten Dielektrikumsschicht 221 umfassen. Gemäß einem Ausführungsbeispiel umfasst diese Opferschicht 224 ein polykristallines Halbleitermaterial, wie beispielsweise Polysilizium. Bezugnehmend auf 11B wird diese Opferschicht 224 in den Bereichen, in denen das Entfernen der Opferschicht 224 erwünscht ist, einer Schädigungsimplantation ausgesetzt. Bezugnehmend auf 11B kann die Opferschicht 224 entlang der ersten Oberfläche 101 und entlang der ersten Seitenwand 1101 der Schädigungsimplantation ausgesetzt werden. Eine Schrägimplantation (engl.: tilted implantation) kann verwendet werden, um die Opferschicht 224 am Boden 1103 und an der zweiten Seitenwand 1102 davor zu schützen, implantiert zu werden. Beispiele von Ionen, die in dem Schädigungsimplantationsprozess verwendet werden, umfassen Edelgasionen, wie beispielsweise Argon oder Xenonionen.
  • In den nächsten Prozessschritten werden solche Abschnitte der Opferschicht 224, die schädigungsimplantiert wurden, in einem Ätzprozess entfernt, der geschädigte Abschnitte der Opferschicht gegenüber nicht-geschädigten Abschnitten der Opferschicht selektiv ätzt. 11C zeigt die Opferschicht 224 nach diesem selektiven Ätzprozess. Die verbleibenden Abschnitte der Opferschicht 224 werden dann als Ätzmaske zum Ätzen solcher Abschnitte der e4rsten Dielektrikumsschicht 221 verwendet die nicht durch die Opferschicht 224 bedeckt sind. Das Ergebnis hiervon ist in 11 D veranschaulicht.
  • Bezugnehmend auf 11 D verbleibt die erste Dielektrikumsschicht 221 am Boden 1103 und der zweiten Seitenwand 1102 des Grabens 110. Diese Struktur entspricht der zuvor anhand von 10C beschriebenen Struktur. Damit können die weiteren Prozessschritte zum Herstellen des Gatedielektrikums 22 wie zuvor anhand von 10D beschriebenen Prozessschritten entsprechen.
  • Basierend auf dem anhand der 11A-11D erläuterten Verfahren wird ein dickeres Gatedielektrikum 22 am Boden 1103 und der zweiten Seitenwand 1102 hergestellt, da die erste Dielektrikumsschicht 221 in diesem Verfahren am Boden 1103 und der zweiten Seitenwand 1102 verbleibt. Allerdings kann dieses Verfahren leicht modifiziert werden, um die erste Dielektrikumsschicht 221 nur am Boden 1103 des Grabens 110 herzustellen. Das modifizierte Verfahren umfasst einen weiteren Schädigungsimplantationsprozess, der derart gewählt ist, dass die Opferschicht 224 nicht nur oberhalb der ersten Seitenwand 1101 schädigungsimplantiert wird, sondern auch oberhalb der zweiten Seitenwand 1102. Eine Schrägimplantation, die einen Implantationswinkel verwendet, der sich von dem Implantationswinkel in den in 11B gezeigten Verfahren unterscheidet, kann verwendet werden. Zum Beispiel sei β (beta), bei dem in 11B gezeigten Verfahren der Implantationswinkel relativ zu der ersten Oberfläche 101 sein, dann ist der in dem modifizierten Verfahren zusätzlich verwendete Implantationswinkel - β (in 11B in gepunkteten Linien dargestellt).
  • Allerdings wird bei dem modifizierten Verfahren die Opferschicht 224 am Boden 1103 nicht schädigungsimplantiert. Wenn die Opferschicht 224 oberhalb der zweiten Seitenwand 1102 schädigungsimplantiert wird, ätzt der anhand von 11C erläuterte Ätzprozess die Opferschicht 224 auch oberhalb der zweiten Seitenwand 1102, so dass die Opferschicht 224 als Maskenschicht nur oberhalb des Bodens 1103 verbleibt. Folglich belässt der Ätzprozess, der die erste Dielektrikumsschicht 221 ätzt, die erste Dielektrikumsschicht 221 nur am Boden 1103des Grabens 110.
  • Selbstverständlich können Merkmale der verschiedenen hierin beschriebenen Ausführungsbeispiele miteinander kombiniert werden, sofern nichts anderes angegeben ist.

Claims (30)

  1. Halbleiterbauelement, das einen Halbleiterkörper und wenigstens eine Bauelementzelle (101, 102), die in dem Halbleiterkörper integriert ist, aufweist, wobei die wenigstens eine Bauelementzelle aufweist: ein Driftgebiet (11), ein Sourcegebiet (12) und ein Bodygebiet (13), das zwischen dem Sourcegebiet (12) und dem Driftgebiet (11) angeordnet ist; ein Diodengebiet (30) und einen pn-Übergang zwischen dem Diodengebiet (30) und dem Driftgebiet (11); einen Graben mit einer ersten Seitenwand (1101), einer zweiten Seitenwand (1102) gegenüber der ersten Seitenwand (1101) und einen Boden (1103), wobei das Bodygebiet (13) an die erste Seitenwand angrenzt, das Diodengebiet (30) an die zweite Seitenwand (1102) angrenzt und der pn-Übergang an den Boden (1103) des Grabens (110) angrenzt; eine Gateelektrode (21), die in dem Graben angeordnet ist und die durch ein Gatedielektrikum (22) gegenüber dem Bodygebiet (13), dem Diodengebiet (30) und dem Driftgebiet (11) isoliert ist; wobei das Diodengebiet (30) ein unteres Diodengebiet, das unterhalb des Bodens (1103) des Grabens angeordnet ist, aufweist; und wobei das untere Diodengebiet ein Maximum der Dotierungskonzentration beabstandet zu dem Boden des Grabens aufweist.
  2. Halbleiterbauelement nach Anspruch 1, das wenigstens zwei Bauelementzellen aufweist, wobei die Diodengebiete (30) der wenigstens zwei Bauelementzellen (101, 102) in einer lateralen Richtung des Halbleiterkörpers (100) beabstandet sind.
  3. Halbleiterbauelement nach Anspruch 2, bei dem ein Abstand zwischen dem Diodengebiet (30) der wenigstens zwei Bauelementzellen (101, 102) aus einer Gruppe ausgewählt ist, die besteht aus: zwischen 0,5 µm und 2 µm; zwischen dem 0,25-fachen und dem 1,5-fachen einer Breite des Grabens; und zwischen 30% und 60% einer lateralen Breite des Diodengebiets (30) in dem Driftgebiet (11) unterhalb des Grabens.
  4. Halbleiterbauelement nach einem der vorangehenden Ansprüche, bei dem ein Abstand zwischen dem Boden des Grabens (1103) und einer Position des Maximums der Dotierungskonzentration zwischen 200 Nanometern und 1 Mikrometer beträgt.
  5. Halbleiterbauelement nach Anspruch 4, bei dem ein Abstand zwischen dem Boden des Grabens (1103) und einer Position des Maximums der Dotierungskonzentration zwischen 250 Nanometern und 500 Nanometern beträgt.
  6. Halbleiterbauelement nach einem der vorangehenden Ansprüche, bei dem die maximale Dotierungskonzentration zwischen 1E18 cm-3 und 5E18 cm-3 ist.
  7. Halbleiterbauelement nach einem der vorangehenden Ansprüche, bei dem das Diodengebiet (30) weiterhin ein lokales Minimum der Dotierungskonzentration zwischen einer Position der maximalen Dotierungskonzentration und dem Boden (1103) des Grabens aufweist.
  8. Halbleiterbauelement nach Anspruch 7, bei dem die lokale minimale Dotierungskonzentration zwischen 5E17 cm-3 und 1E18 cm-3 ist.
  9. Halbleiterbauelement nach einem der Ansprüche 1 bis 8, bei dem das Gatedielektrikum (22) eine erste Dicke an der ersten Seitenwand (1101) des Grabens und eine zweite Dicke an der zweiten Seitenwand (1102) des Grabens aufweist, wobei die zweite Dicke größer ist als die erste Dicke.
  10. Halbleiterbauelement nach Anspruch 9, bei dem die zweite Dicke wenigstens das 1,5-fache der ersten Dicke ist.
  11. Halbleiterbauelement nach einem der Ansprüche 1 bis 8, bei dem das Gatedielektrikum (22) eine erste Dicke an der ersten Seitenwand (1101) des Grabens und eine dritte Dicke am Boden (1103) des Grabens aufweist, wobei die dritte Dicke größer ist als die erste Dicke.
  12. Halbleiterbauelement nach Anspruch 11, bei dem die dritte Dicke wenigstens das 1,5-fache der ersten Dicke ist.
  13. Halbleiterbauelement nach einem der vorangehenden Ansprüche, bei dem der Graben eine abgerundete Ecke zwischen der ersten Seitenwand (1101) und dem Boden (1103) aufweist und bei dem ein Radius der abgerundeten Ecke wenigstens das 2-fache einer Dicke des Gatedielektrikums (22) an der ersten Seitenwand (1101) ist.
  14. Halbleiterbauelement nach einem der Ansprüche 2 bis 13, bei dem das Driftgebiet ein lokales Maximum der Dotierungskonzentration zwischen den Diodengebieten (30) von zwei benachbarten Bauelementzellen der wenigstens zwei Bauelementzellen aufweist.
  15. Halbleiterbauelement nach einem der vorangehenden Ansprüche, das weiterhin aufweist: eine Sourceelektrode (41), die elektrisch an das Sourcegebiet (12) und das Diodengebiet (30) jeder Bauelementzelle angeschlossen ist.
  16. Halbleiterbauelement nach einem der vorangehenden Ansprüche, bei dem jedes Diodengebiet (30) aufweist: ein erstes Diodengebiet (31), das den pn-Übergang mit dem Driftgebiet (11) bildet; ein zweites Diodengebiet (32), das höher dotiert ist als das erste Diodengebiet (31) und das an die Sourceelektrode (41) angeschlossen ist.
  17. Halbleiterbauelement nach Anspruch 16, bei dem das zweite Diodengebiet (32) an die zweite Seitenwand des Grabens angrenzt.
  18. Halbleiterbauelement nach einem der Ansprüche 2 bis 17, bei dem die wenigstens zwei Bauelementzellen benachbart sind und bei dem das Diodengebiet (30) einer Bauelementzelle an das Bodygebiet (13) der anderen Bauelementzelle angrenzt.
  19. Halbleiterbauelement nach einem der vorangehenden Ansprüche, bei dem der Halbleiterkörper (100) einen SiC-Kristall aufweist und bei dem die erste Seitenwand des Grabens auf eine c-Achse des SiC-Kristalls ausgerichtet ist.
  20. Halbleiterbauelement nach Anspruch 19, bei dem ein Winkel zwischen der ersten Oberfläche (101) des ersten Halbleiterkörpers (100) und der ersten Seitenwand (1101) zwischen 80° und 89° ist.
  21. Verfahren zum Herstellen eines Halbleiterbauelements, wobei das Verfahren aufweist: Bereitstellen eines Halbleiterkörpers, der eine Driftgebietschicht (111), eine Bodygebietschicht (113), die an die Driftgebietschicht (111) angrenzt, und eine Sourcegebietschicht (112), die an die Bodygebietschicht (113) angrenzt, und die eine erste Oberfläche (101) des Halbleiterkörpers (100) bildet, aufweist; Herstellen wenigstens eines Diodengebiets (30) derart, dass sich das Diodengebiet (30) von der ersten Oberfläche (101) durch die Sourcegebietschicht (112) und die Bodygebietschicht (113) in die Driftgebietschicht erstreckt, wobei das Diodengebiet (30) und die Driftgebietschicht (111) einen pn-Übergang bilden; Herstellen wenigstens eines Grabens (110), der eine erste Seitenwand (1101) und eine zweite Seitenwand (1102) gegenüber der ersten Seitenwand (1101) und einen Boden (1103) aufweist, derart, dass der wenigstens eine Graben (110) an die Bodygebietschicht (113) an einer Seitenwand, das Diodengebiet (30) an der zweiten Seitenwand und den pn-Übergang am Boden (1103) angrenzt; Herstellen einer Gateelektrode (21) und eines Gatedielektrikums (22), das die Gateelektrode (21) dielektrisch gegenüber dem Halbleiterkörper (100) isoliert, in dem wenigstens einen Graben, wobei Abschnitte der Sourcegebietschicht (112), die nach dem Herstellen der Diodengebiete (30) verbleiben, Sourcegebiete (12) bilden, und wobei Abschnitte der Bodygebietschicht (113), die nach dem Herstellen des wenigstens einen Diodengebiets (30) verbleiben, Bodygebiete (13) bilden, und wobei das Herstellen des wenigstens einen Diodengebiets (30) das Herstellen eines unteren Diodengebiets unterhalb des Bodens (1103) des Grabens und das Herstellen eines Maximums einer Dotierungskonzentration des unteren Diodengebiets beabstandet zu dem Boden (1103) des Grabens aufweist.
  22. Verfahren nach Anspruch 21, das weiterhin aufweist: Herstellen einer Isolationsschicht (51) auf der ersten Oberfläche (101); Herstellen einer ersten Kontaktöffnung (52) in der Isolationsschicht (51) oberhalb jedes Diodengebiets (30) und jedes Sourcegebiets (12); und Herstellen einer Sourceelektrode (41), die elektrisch an das Sourcegebiet (12) und das Diodengebiet (30) angeschlossen ist, in jeder ersten Kontaktöffnung (52).
  23. Verfahren nach Anspruch 22, das weiterhin aufweist: Herstellen einer zweiten Kontaktöffnung (53) in der Isolationsschicht (51) oberhalb jeder Gateelektrode (22); und Herstellen einer Gateanschlusselektrode (42), die elektrisch an die Gateelektrode (22) angeschlossen ist, in jeder zweiten Kontaktöffnung (52).
  24. Verfahren nach einem der Ansprüche 21 bis 23, bei dem der Halbleiterkörper (100) einen SiC-Kristall aufweist, und bei dem der Graben so hergestellt wird, dass die erste Seitenwand des Grabens auf die c-Achse des SiC-Kristalls ausgerichtet ist.
  25. Verfahren nach Anspruch 24, bei dem der erste Graben so hergestellt wird, dass ein Winkel zwischen der ersten Oberfläche (101) des Halbleiterkörpers (100) und der ersten Seitenwand (1101) zwischen 80° und 89° beträgt.
  26. Verfahren nach einem der Ansprüche 21 bis 25, bei dem das Herstellen des Gatedielektrikums (22) das Herstellen des Gatedielektrikums (22) mit einer ersten Dicke an der ersten Seitenwand (1101) des Grabens und einer zweiten Dicke an der zweiten Seitenwand (1102) des Grabens aufweist, wobei die zweite Dicke größer als die erste Dicke ist.
  27. Verfahren nach Anspruch 26, bei dem die zweite Dicke wenigstens das 1,5-fache der ersten Dicke ist.
  28. Verfahren nach einem der Ansprüche 21 bis 25, bei dem das Herstellen des Gatedielektrikums (22) das Herstellen des Gatedielektrikums (22) mit einer ersten Dicke an der ersten Seitenwand (1101) des Grabens und einer dritten Dicke am Boden (1103) des Grabens aufweist, wobei die dritte Dicke größer ist als die erste Dicke.
  29. Verfahren nach Anspruch 28, bei dem die dritte Dicke wenigstens das 1,5-fache der ersten Dicke ist.
  30. Verfahren nach einem der Ansprüche 21 bis 29, das weiterhin aufweist: nach Herstellen des Grabens (110), Unterziehen des Halbleiterkörpers einer thermischen Behandlung in einer Wasserstoffatmosphäre.
DE102014107325.8A 2014-05-23 2014-05-23 Halbleiterbauelement und verfahren zum herstellen eines halbleiterbauelements Active DE102014107325B4 (de)

Priority Applications (9)

Application Number Priority Date Filing Date Title
DE102014107325.8A DE102014107325B4 (de) 2014-05-23 2014-05-23 Halbleiterbauelement und verfahren zum herstellen eines halbleiterbauelements
JP2015102532A JP6119058B2 (ja) 2014-05-23 2015-05-20 半導体装置
US14/718,443 US9478655B2 (en) 2014-05-23 2015-05-21 Semiconductor device having a lower diode region arranged below a trench
CN201910186229.1A CN110265357B (zh) 2014-05-23 2015-05-22 半导体器件
CN201510267326.5A CN105097682B (zh) 2014-05-23 2015-05-22 半导体器件
US15/291,168 US9876103B2 (en) 2014-05-23 2016-10-12 Semiconductor device and transistor cell having a diode region
US15/858,730 US10038087B2 (en) 2014-05-23 2017-12-29 Semiconductor device and transistor cell having a diode region
US16/024,589 US20180315845A1 (en) 2014-05-23 2018-06-29 Semiconductor Device and Transistor Cell Having a Diode Region
US16/598,115 US10727330B2 (en) 2014-05-23 2019-10-10 Semiconductor device with diode region

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102014107325.8A DE102014107325B4 (de) 2014-05-23 2014-05-23 Halbleiterbauelement und verfahren zum herstellen eines halbleiterbauelements

Publications (2)

Publication Number Publication Date
DE102014107325A1 DE102014107325A1 (de) 2015-11-26
DE102014107325B4 true DE102014107325B4 (de) 2023-08-10

Family

ID=54431618

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102014107325.8A Active DE102014107325B4 (de) 2014-05-23 2014-05-23 Halbleiterbauelement und verfahren zum herstellen eines halbleiterbauelements

Country Status (4)

Country Link
US (5) US9478655B2 (de)
JP (1) JP6119058B2 (de)
CN (2) CN110265357B (de)
DE (1) DE102014107325B4 (de)

Families Citing this family (46)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9268605B2 (en) * 2012-09-12 2016-02-23 Salesforce.Com, Inc. Mechanism for facilitating sliding window resource tracking in message queues for fair management of resources for application servers in an on-demand services environment
CN104871320B (zh) * 2012-12-28 2017-08-11 三菱电机株式会社 碳化硅半导体装置及其制造方法
DE102014107325B4 (de) * 2014-05-23 2023-08-10 Infineon Technologies Ag Halbleiterbauelement und verfahren zum herstellen eines halbleiterbauelements
JP6108037B2 (ja) 2014-07-31 2017-04-05 三菱電機株式会社 半導体装置の製造方法
WO2016080322A1 (ja) * 2014-11-18 2016-05-26 ローム株式会社 半導体装置および半導体装置の製造方法
DE102014117780B4 (de) * 2014-12-03 2018-06-21 Infineon Technologies Ag Halbleiterbauelement mit einer Grabenelektrode und Verfahren zur Herstellung
DE102014119465B3 (de) 2014-12-22 2016-05-25 Infineon Technologies Ag Halbleitervorrichtung mit streifenförmigen trenchgatestrukturen, transistormesas und diodenmesas
US9893176B2 (en) 2014-12-26 2018-02-13 Fairchild Semiconductor Corporation Silicon-carbide trench gate MOSFETs
JP2016213419A (ja) 2015-05-13 2016-12-15 住友電気工業株式会社 炭化珪素半導体装置
DE102016226237A1 (de) 2016-02-01 2017-08-03 Fuji Electric Co., Ltd. Siliziumcarbid-halbleitervorrichtung und verfahren zum herstellen einer siliziumcarbid-halbleitervorrichtung
JP6115678B1 (ja) * 2016-02-01 2017-04-19 富士電機株式会社 炭化珪素半導体装置および炭化珪素半導体装置の製造方法
JP6606007B2 (ja) * 2016-04-18 2019-11-13 トヨタ自動車株式会社 スイッチング素子
US20170345905A1 (en) 2016-05-24 2017-11-30 Infineon Technologies Ag Wide-Bandgap Semiconductor Device with Trench Gate Structures
US9716165B1 (en) * 2016-06-21 2017-07-25 United Microelectronics Corporation Field-effect transistor and method of making the same
DE102016116019B4 (de) 2016-08-29 2023-11-23 Infineon Technologies Ag Verfahren zum Bilden eines Halbleiterbauelements
DE102017108738B4 (de) 2017-04-24 2022-01-27 Infineon Technologies Ag SiC-HALBLEITERVORRICHTUNG MIT EINEM VERSATZ IN EINEM GRABENBODEN UND HERSTELLUNGSVERFAHREN HIERFÜR
US10269951B2 (en) 2017-05-16 2019-04-23 General Electric Company Semiconductor device layout and method for forming same
JP6871058B2 (ja) 2017-05-22 2021-05-12 株式会社東芝 半導体装置、インバータ回路、駆動装置、車両、及び、昇降機
US10431465B2 (en) * 2017-09-18 2019-10-01 Vanguard International Semiconductor Corporation Semiconductor structures and methods of forming the same
EP3474314A1 (de) * 2017-10-20 2019-04-24 Infineon Technologies Austria AG Halbleiterbauelement und verfahren zur herstellung eines halbleiterverfahrens
JP6896593B2 (ja) 2017-11-22 2021-06-30 株式会社東芝 半導体装置、半導体装置の製造方法、インバータ回路、駆動装置、車両、及び、昇降機
DE102017128633A1 (de) 2017-12-01 2019-06-06 Infineon Technologies Ag Siliziumcarbid-halbleiterbauelement mit grabengatestrukturen und abschirmgebieten
CN108183131A (zh) * 2017-12-05 2018-06-19 中国电子科技集团公司第五十五研究所 一种集成sbd结构的单侧mos型器件制备方法
JP7151076B2 (ja) 2017-12-11 2022-10-12 富士電機株式会社 絶縁ゲート型半導体装置
JP7384236B2 (ja) * 2017-12-11 2023-11-21 富士電機株式会社 絶縁ゲート型半導体装置
JP7166053B2 (ja) 2017-12-21 2022-11-07 株式会社東芝 半導体装置、インバータ回路、駆動装置、車両、及び、昇降機
DE102018103973B4 (de) 2018-02-22 2020-12-03 Infineon Technologies Ag Siliziumcarbid-halbleiterbauelement
DE102019111308A1 (de) 2018-05-07 2019-11-07 Infineon Technologies Ag Siliziumcarbid halbleiterbauelement
DE102018114591B4 (de) * 2018-06-18 2021-09-02 Infineon Technologies Ag Transistorbauelement
DE102018115728B4 (de) 2018-06-29 2021-09-23 Infineon Technologies Ag Halbleitervorrichtung, die einen Siliziumcarbidkörper und Transistorzellen enthält
JP7210182B2 (ja) * 2018-07-26 2023-01-23 株式会社東芝 半導体装置、インバータ回路、駆動装置、車両、及び、昇降機
IT201800007780A1 (it) * 2018-08-02 2020-02-02 St Microelectronics Srl Dispositivo mosfet in carburo di silicio e relativo metodo di fabbricazione
DE102018124740A1 (de) 2018-10-08 2020-04-09 Infineon Technologies Ag Halbleiterbauelement mit einem sic halbleiterkörper und verfahren zur herstellung eines halbleiterbauelements
US10586845B1 (en) 2018-11-16 2020-03-10 Infineon Technologies Ag SiC trench transistor device and methods of manufacturing thereof
US10985248B2 (en) 2018-11-16 2021-04-20 Infineon Technologies Ag SiC power semiconductor device with integrated Schottky junction
US10903322B2 (en) 2018-11-16 2021-01-26 Infineon Technologies Ag SiC power semiconductor device with integrated body diode
DE102019008556A1 (de) * 2019-03-14 2020-09-17 Semiconductor Components Industries, Llc Feldeffekttransistorstruktur mit isoliertem Gate mit abgeschirmter Quelle und Verfahren
DE102019119121B3 (de) * 2019-07-15 2020-09-03 Infineon Technologies Ag Graben-kontaktstruktur enthaltende halbleitervorrichtung und herstellungsverfahren
DE102019129412A1 (de) 2019-10-31 2021-05-06 Infineon Technologies Ag Siliziumcarbid-vorrichtung mit graben-gatestruktur und herstellungsverfahren
EP3944742A1 (de) * 2020-06-18 2022-02-02 Dynex Semiconductor Limited Sic-mosfet mit asymmetrischem grabenoxid und verfahren zur herstellung
EP3930006A1 (de) * 2020-06-24 2021-12-29 Infineon Technologies AG Halbleiterbauelement mit trench-gate-struktur und eingelassener abschirmungsregion und verfahren zur herstellung
US11664434B2 (en) * 2020-11-13 2023-05-30 Wolfspeed, Inc. Semiconductor power devices having multiple gate trenches and methods of forming such devices
CN116325173A (zh) * 2021-06-15 2023-06-23 英诺赛科(苏州)科技有限公司 基于氮化物的半导体器件和其制造方法
CN115172445B (zh) * 2022-09-02 2022-11-29 深圳芯能半导体技术有限公司 快恢复功率器件的结构、制造方法及电子设备
CN115513061A (zh) * 2022-11-22 2022-12-23 广东芯粤能半导体有限公司 半导体结构的制备方法及半导体结构
CN116190451B (zh) * 2023-04-18 2024-05-03 杭州芯迈半导体技术有限公司 栅源结构及制造方法、非对称沟槽型mosfet及制造方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005333068A (ja) 2004-05-21 2005-12-02 Toshiba Corp 半導体装置
DE102012211221A1 (de) 2011-06-29 2013-01-03 Denso Corporation Siliciumcarbid-Halbleitervorrichtung
DE102013224134A1 (de) 2012-11-26 2014-05-28 Infineon Technologies Austria Ag Halbleiterbauelement

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09260650A (ja) * 1996-03-22 1997-10-03 Fuji Electric Co Ltd 炭化ケイ素トレンチｆｅｔおよびその製造方法
JP2011035410A (ja) * 1997-10-31 2011-02-17 Siliconix Inc 保護用ダイオードを備えるトレンチゲート形パワーｍｏｓｆｅｔ
JP5002148B2 (ja) * 2005-11-24 2012-08-15 株式会社東芝 半導体装置
CN101689562B (zh) * 2007-01-09 2013-05-15 威力半导体有限公司 半导体器件
US7880200B2 (en) * 2007-09-28 2011-02-01 Infineon Technologies Austria Ag Semiconductor device including a free wheeling diode
US8203181B2 (en) * 2008-09-30 2012-06-19 Infineon Technologies Austria Ag Trench MOSFET semiconductor device and manufacturing method therefor
JP5588671B2 (ja) * 2008-12-25 2014-09-10 ローム株式会社 半導体装置の製造方法
JP2011199041A (ja) * 2010-03-19 2011-10-06 Toshiba Corp 半導体装置
DE102010039258B4 (de) * 2010-08-12 2018-03-15 Infineon Technologies Austria Ag Transistorbauelement mit reduziertem Kurzschlussstrom
US8435853B2 (en) * 2010-08-30 2013-05-07 Infineon Technologies Ag Method for forming a semiconductor device, and a semiconductor with an integrated poly-diode
US8384151B2 (en) * 2011-01-17 2013-02-26 Infineon Technologies Austria Ag Semiconductor device and a reverse conducting IGBT
US9018699B2 (en) * 2011-09-22 2015-04-28 Panasonic Intellectual Property Management Co., Ltd. Silicon carbide semiconductor element and method for fabricating the same
US8637922B1 (en) * 2012-07-19 2014-01-28 Infineon Technologies Ag Semiconductor device
DE102014107325B4 (de) * 2014-05-23 2023-08-10 Infineon Technologies Ag Halbleiterbauelement und verfahren zum herstellen eines halbleiterbauelements

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005333068A (ja) 2004-05-21 2005-12-02 Toshiba Corp 半導体装置
DE102012211221A1 (de) 2011-06-29 2013-01-03 Denso Corporation Siliciumcarbid-Halbleitervorrichtung
DE102013224134A1 (de) 2012-11-26 2014-05-28 Infineon Technologies Austria Ag Halbleiterbauelement

Also Published As

Publication number Publication date
JP2015226060A (ja) 2015-12-14
DE102014107325A1 (de) 2015-11-26
US20180315845A1 (en) 2018-11-01
US20150340487A1 (en) 2015-11-26
US9876103B2 (en) 2018-01-23
US20170033212A1 (en) 2017-02-02
CN105097682A (zh) 2015-11-25
CN110265357A (zh) 2019-09-20
US20180122931A1 (en) 2018-05-03
US20200044076A1 (en) 2020-02-06
CN105097682B (zh) 2019-04-12
US10727330B2 (en) 2020-07-28
US10038087B2 (en) 2018-07-31
US9478655B2 (en) 2016-10-25
JP6119058B2 (ja) 2017-04-26
CN110265357B (zh) 2023-07-14

Similar Documents

Publication Publication Date Title
DE102014107325B4 (de) Halbleiterbauelement und verfahren zum herstellen eines halbleiterbauelements
DE102014117780B4 (de) Halbleiterbauelement mit einer Grabenelektrode und Verfahren zur Herstellung
DE102013224134B4 (de) Halbleiterbauelement und Verfahren zu seiner Herstellung
DE102013214196B4 (de) Halbleiterbauelement und Verfahren zu seiner Herstellung
DE102015121532B4 (de) Verfahren zum Herstellen eines Siliziumkarbidbauelements mit einem abgeschirmten Gate
DE102013113284B4 (de) Halbleitervorrichtung und Verfahren zum Herstellen einer Halbleitervorrichtung
DE102012206605B4 (de) Transistoranordnung mit einem mosfet und herstellungsverfahren
DE102014113946B4 (de) Integrierte Schaltung und Verfahren zum Herstellen einer integrierten Schaltung
DE102013113286B4 (de) Halbleitervorrichtung und Verfahren zum Herstellen einer Halbleitervorrichtung
DE102013204252B4 (de) Halbleiterbauelement
DE102016101679B4 (de) Halbleitervorrichtung mit einem lateralen Transistor
DE102016107714B4 (de) Halbleitervorrichtung mit einer Transistorzelle, die einen Sourcekontakt in einem Graben umfasst, Verfahren zum Herstellen der Halbleitervorrichtung und integrierte Schaltung
DE112013005770B4 (de) Halbleitervorrichtung, integrierte Schaltung und Verfahren zum Herstellen einer Halbleitervorrichtung
DE102014107295B4 (de) Halbleitervorrichtung, verfahren zum herstellen einer halbleitervorrichtung und integrierte schaltung
DE102019111308A1 (de) Siliziumcarbid halbleiterbauelement
DE102014109846A1 (de) Leistungs-MOSFET und Verfahren zum Herstellen eines Leistungs-MOSFET
DE102015105679B4 (de) Halbleitervorrichtung, integrierte schaltung und verfahren zum herstellen der halbleitervorrichtung
DE102019108062B4 (de) Siliziumcarbid-vorrichtung mit graben-gatestruktur und herstellungsverfahren
DE112017003957T5 (de) Halbleiterelement
DE102014119603A1 (de) Verfahren zum herstellen einer halbleitervorrichtung und halbleitervorrichtung
DE102019109368B4 (de) Halbleitervorrichtung mit siliziumcarbidkörper und herstellungsverfahren
DE102013111375A1 (de) Transistorbauelement und verfahren zum herstellen einestransistorbauelements
DE102016104757B4 (de) Halbleitertransistor und Verfahren zum Bilden des Halbleitertransistors
DE102014119608A1 (de) Verfahren zum Herstellen einer Halbleitervorrichtung mit vergrabener Kanal/Bodyzone und Halbleitervorrichtung
DE102018123164B3 (de) Halbleitervorrichtung, die eine graben-gatestruktur enthält, und herstellungsverfahren

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R016 Response to examination communication
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R130 Divisional application to

Ref document number: 102014020134

Country of ref document: DE

R020 Patent grant now final
R082 Change of representative