DE112009000535B4 - Siliziumkarbid-Halbleitervorrichtung und Verfahren zu deren Herstellung - Google Patents

Siliziumkarbid-Halbleitervorrichtung und Verfahren zu deren Herstellung Download PDF

Info

Publication number
DE112009000535B4
DE112009000535B4 DE112009000535T DE112009000535T DE112009000535B4 DE 112009000535 B4 DE112009000535 B4 DE 112009000535B4 DE 112009000535 T DE112009000535 T DE 112009000535T DE 112009000535 T DE112009000535 T DE 112009000535T DE 112009000535 B4 DE112009000535 B4 DE 112009000535B4
Authority
DE
Germany
Prior art keywords
silicon carbide
regions
drift layer
pair
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
DE112009000535T
Other languages
English (en)
Other versions
DE112009000535T5 (de
Inventor
Shoyu Watanabe
Shuhei Nakata
Kenichi Ohtsuka
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of DE112009000535T5 publication Critical patent/DE112009000535T5/de
Application granted granted Critical
Publication of DE112009000535B4 publication Critical patent/DE112009000535B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/0455—Making n or p doped regions or layers, e.g. using diffusion
    • H01L21/046—Making n or p doped regions or layers, e.g. using diffusion using ion implantation
    • H01L21/047—Making n or p doped regions or layers, e.g. using diffusion using ion implantation characterised by the angle between the ion beam and the crystal planes or the main crystal surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
    • H01L29/0873—Drain regions
    • H01L29/0878—Impurity concentration or distribution
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/30—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface
    • H01L29/32—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface the imperfections being within the semiconductor body

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

Siliziumkarbid-Halbleitervorrichtung, welche enthält:
ein Siliziumkarbid-Substrat (10) eines ersten Leitfähigkeitstyps;
eine Siliziumkarbid-Drift-Schicht (20) eines ersten Leitfähigkeitstyps, welche an einer Hauptoberfläche des Siliziumkarbid-Substrats (10) bereitgestellt ist;
ein Paar von Basis-Regionen (30), welche in einem Oberflächen-Schichtabschnitt von der Siliziumkarbid-Drift-Schicht (20) bereitgestellt sind, während sie voneinander getrennt sind, und welche einen zweiten Leitfähigkeitstyp darlegen;
ein Paar von Source-Regionen (40), welche im Inneren von Oberflächen-Schichtabschnitten von dem Paar von Basis-Regionen (30) bereitgestellt sind, und welche einen ersten Leitfähigkeitstyp darlegen;
ein Paar von Siliziumkarbid-Halbisolations-Regionen (90), welche zwischen dem Siliziumkarbid-Substrat (10) und dem Paar von Basis-Regionen (30) bereitgestellt sind;
eine Gate-Elektrode (60), welche auf einer Oberfläche von der Siliziumkarbid-Drift-Schicht (20) über einen Gate-Isolations-Film (50) bereitgestellt ist;
eine Source-Elektrode (70), welche derart bereitgestellt ist, dass sie an den Source-Regionen (40) und den Basis-Regionen (30) angrenzt; und
eine Drain-Elektrode (80), welche an einer Oberfläche von dem Siliziumkarbid-Substrat (10), gegenüberliegend zu der Hauptoberfläche davon, bereitgestellt ist.

Description

  • Technisches Gebiet
  • Die vorliegende Erfindung bezieht sich auf eine Hochleistungs-Halbleitervorrichtung unter Verwendung von Siliziumkarbid, und genauer gesagt auf einen MOSFET unter Verwendung von Siliziumkarbid, und ein Verfahren zu deren Herstellung.
  • Stand der Technik
  • Aus dem Stand der Technik bekannte Halbleitervorrichtungen werden beispielsweise in der US 5900648 A und in der US 2003/0094649 A1 beschrieben.
  • Es tritt manchmal eine Umschaltstörung zum Zeitpunkt eines Umschaltbetriebes eines Leistungs-Halbleiters, wie beispielsweise ein MOSFET (Metalloxid-Halbleiter-Feldeffekttransistor), auf. Ein MOSFET-Aufbau, welcher angesichts der Verhinderung eines Auftretens von einer Umschaltstörung vorgeschlagen ist, erhöht eine Differenz zwischen einer Gate-zu-Drain-Kapazität, welche in einem aktivierten Zustand erzielt wird, und einer Gate-zu-Drain-Kapazität, welche in einem deaktivierten Zustand erzielt wird, wodurch eine Sprungspannung von einer Drain-Spannung verringert wird (siehe beispielsweise Patentdokument 1).
  • Darüber hinaus erfordert ein Siliziumkarbid-MOSFET eine Spannungsfestigkeit, welche es einem MOSFET ermöglicht, einer Spannung im Bereich von 1000 V zu widerstehen, wobei aus diesem Grund ein Aufbau, bei welchem eine Hochspannung in einer Rückwärts-Vorspannungsrichtung an eine p-Typ Basis-Schicht und eine n-Typ Drift-Schicht, welche vergleichsweise geringe Konzentrationspegel hat, angelegt wird, für den Siliziumkarbid-MOSFET verwendet wird, und es hat sich gezeigt, dass die Spannungsfestigkeit durch eine Verarmungsschicht bestimmt wird, welche in einer p-n Kontaktstelle ausgebildet ist (siehe beispielsweise Patentdokument 2).
  • Ferner wird eine Halbleitervorrichtung beschrieben, welche Siliziumkarbid verwendet, in welcher eine Siliziumkarbid-Schicht halbisolierend erstellt wird, indem Protonen und He2+-Ionen in die Schicht implantiert werden (siehe beispielsweise Patentdokument 3).
    • Patentdokument 1: JP 2004-6598 A (Seiten 16 und 17)
    • Patentdokument 2: WO 2004/36655 A1 (Seiten 5 und 6)
    • Patentdokument 3: JP H09 511103 A (Seiten 13 bis 15)
  • Beschreibung der Erfindung
  • Problem, welches durch die Erfindung zu lösen ist
  • Jedoch fließt bei dem MOSFET aus dem Stand der Technik, wie in Patentdokument 1 beschrieben, bei welchem der Auftritt einer hohen Differenz zwischen einer Gate-zu-Drain-Kapazität, welche im aktivierten Zustand erzielt wird, und der Gate-zu-Drain-Kapazität, welche im deaktivierten Zustand erzielt wird, einbezogen ist, ein Ladestrom in eine parasitäre Kapazität, welche in einer Verarmungsschicht ausgebildet ist, wenn der MOSFET von einem deaktivierten Zustand zu einem aktivierten Zustand umgeschaltet wird, wodurch ein Überschwingen eines Drain-Stroms auftritt, und wobei das Überschwingen manchmal einen Nenn-Drain-Strom übersteigt, wodurch der MOSFET zerstört wird.
  • Ein solches Überschwingen des Drain-Stroms ist nicht auf den MOSFET beschränkt, wie beispielsweise jener, welcher im Patentdokument 1 beschrieben ist, welcher eine p-Schicht in einer Kanal-Region hat, und welcher eine hohe Differenz zwischen der Gate-zu-Drain-Kapazität, welche im aktivierten Zustand erzielt wird, und der Gate-zu-Drain-Kapazität, welche im deaktivierten Zustand erzielt wird, einschließt, sondern tritt ebenfalls bei einem herkömmlichen MOSFET auf, welcher keine p-Schicht im Kanal-Bereich hat, wodurch der MOSFET somit zerstört wird.
  • In dem MOSFET ist es, um das Auftreten der Überschwingung des Drain-Stroms, wie beispielsweise zuvor beschrieben, zu verhindern, wesentlich, die Source-zu-Drain-Kapazität geringer zu erstellen und ein Ausmaß von der Verarmungsschicht zu reduzieren, welche zwischen der p-Typ Basis-Schicht und der n-Typ Drift-Schicht ausgebildet ist, um jedoch das Ausmaß von der Verarmungsschicht zu reduzieren, indem eine Konzentration von Störstellen in der p-Typ Basis-Schicht und der n-Typ Drift-Schicht erhöht wird, wird es schwierig, eine Spannungsfestigkeit zwischen der Source und dem Drain sicherzustellen, wie im Patentdokument 2 beschrieben.
  • Es ist eine Aufgabe der vorliegenden Erfindung, die Nachteile zu lösen, und es ist ein Ziel, einen Siliziumkarbid-MOSFET bereitzustellen, welcher die Sicherstellung von einer Source-zu-Drain-Spannungsfestigkeit ermöglicht, und welcher ein Überschwingen des Drain-Stroms unterdrückt.
  • Mittel zum Lösen des Problems
  • Eine Siliziumkarbid-Halbleitervorrichtung der vorliegenden Erfindung enthält: ein Siliziumkarbid-Substrat eines ersten Leitfähigkeitstyps, eine Siliziumkarbid-Drift-Schicht eines ersten Leitfähigkeitstyps, welche an einer Hauptoberfläche des Siliziumkarbid-Substrats bereitgestellt ist; ein Paar von Basis-Regionen, welche in einem Oberflächen-Schichtabschnitt von der Siliziumkarbid-Drift-Schicht bereitgestellt sind, während sie voneinander getrennt sind, und welche einen zweiten Leitfähigkeitstyp darlegen; ein Paar von Source-Regionen, welche im Inneren von Oberflächen-Schichtabschnitten von dem Paar von Basis-Regionen bereitgestellt sind, und welche einen ersten Leitfähigkeitstyp darlegen; ein Paar von Halbisolations-Regionen, welche zwischen dem Siliziumkarbid-Substrat und dem Paar von Basis-Regionen bereitgestellt sind; eine Gate-Elektrode, welche auf einer Oberfläche von der Siliziumkarbid-Drift-Schicht über einen Gate-Isolations-Film bereitgestellt ist; eine Source-Elektrode, welche derart bereitgestellt ist, dass sie an den Source-Regionen und den Basis-Regionen angrenzt; und eine Drain-Elektrode, welche an einer Oberfläche von dem Siliziumkarbid-Substrat, gegenüberliegend zu der Hauptoberfläche davon, bereitgestellt ist.
  • Ein Verfahren zum Herstellen von einer Siliziumkarbid-Halbleitervorrichtung gemäß der vorliegenden Erfindung enthält: Ausbilden von einer ersten Siliziumkarbid-Drift-Schicht eines ersten Leitfähigkeitstyps auf einem Siliziumkarbid-Substrat; Implantieren von Störstellen-Ionen, um eine Halbisolations-Eigenschaft darzulegen, in Abschnitten von einer Oberflächenschicht von der ersten Siliziumkarbid-Drift-Schicht mit einem vorbestimmten Abstand dazwischen; Ausbilden von einer zweiten Siliziumkarbid-Drift-Schicht auf der ersten Siliziumkarbid-Drift-Schicht; Implantieren von Störstellen-Ionen eines zweiten Leitfähigkeitstyps in einem Abschnitt von einer Oberflächenschicht von der zweiten Siliziumkarbid-Drift-Schicht; und Implantieren von Störstellen-Ionen eines ersten Leitfähigkeitstyps in einen Abschnitt von der Oberflächenschicht von der zweiten Siliziumkarbid-Drift-Schicht.
  • Vorteile der Erfindung
  • Gemäß der vorliegenden Erfindung ist es möglich, eine Siliziumkarbid-Halbleitervorrichtung zu erlangen, welche eine hohe Source-zu-Drain-Spannungsfestigkeit darlegt, und welche ein Überschwingen des Drain-Stroms unterdrückt, indem Schwankungen in der Source-zu-Drain-Kapazität reduziert werden, welche auftreten, wenn ein Umschalten von einem deaktivierten Zustand zu einem aktivierten Zustand stattfindet.
  • Zusätzlich ist es gemäß der vorliegenden Erfindung ebenfalls möglich, eine Siliziumkarbid-Halbleitervorrichtung herzustellen, welche eine hohe Source-zu-Drain-Spannungsfestigkeit darlegt und welche das Auftreten eines Überschwingens des Drain-Stroms unterdrückt, indem Schwankungen in der Source-zu-Drain-Kapazität reduziert werden, welche auftreten, wenn das Umschalten von einem deaktivierten Zustand zu einem aktivierten Zustand stattfindet.
  • Bester Modus zur Implementierung der Erfindung
  • 1. Ausführungsform
  • 1 ist eine schematische Schnittansicht, welche einen Siliziumkarbid-MOSFET anzeigt, welcher eine Siliziumkarbid-Halbleitervorrichtung von einer ersten Ausführungsform der vorliegenden Erfindung ist. Die vorliegende Ausführungsform wird unter jener Betrachtung beschrieben, dass ein erster Leitfähigkeitstyp ein n-Typ ist, und dass ein zweiter Leitfähigkeitstyp ein p-Typ ist.
  • In 1 ist eine n-Typ Siliziumkarbid-Drift-Schicht 20 oberhalb von einer ersten Hauptoberfläche eines Siliziumkarbid-Substrats mit einem geringen Widerstand 10 ausgebildet, dessen erste Hauptoberfläche eine Oberflächenorientierung (0001) hat, und dessen 4H-Polytyp vom n-Typ ist. Ein Paar von p-Typ Basis-Regionen 30, welche Aluminium (Al) als p-Typ Störstelle enthalten, ist in einem Bereich auf einer Vorderseite von der Siliziumkarbid-Drift-Schicht 20 ausgebildet, welche Abstände einer bestimmten Breite enthalten. Ein Paar von n-Typ Source-Regionen 40, welche Stickstoff (N) als eine n-Typ Störstelle enthalten, ist in inneren Oberflächenschichtabschnitten des jeweiligen Paares von Basis-Regionen 30 in ihren Querschnittsrichtungen ausgebildet, derart, dass sie schmaler als die jeweiligen Basis-Regionen 30 werden. Ferner ist ein Paar von Halbleiterregionen 90, welche Vanadium (V) als eine Störstelle enthalten, in der Siliziumkarbid-Drift-Schicht 20 ausgebildet, welche zwischen den p-Typ Basis-Regionen 30 und dem Siliziumkarbid-Substrat 10 positioniert sind, während sie bei einem Intervall voneinander beabstandet sind, welches größer als der Abstand zwischen den Basis-Regionen 30 ist und kleiner als der Abstand zwischen den Source-Regionen 40 ist, während sie an den jeweiligen Basis-Regionen 30 anliegen. Bezogen auf die Siliziumkarbid-Drift-Schicht 20 wird eine Region, welche sich von den Basis-Regionen 30, den Source-Regionen 40 und den Halbleiter-Regionen 90 unterscheidet, im Folgenden als eine JFET-Region 201 bezeichnet.
  • Ein Isolationsfilm 50, welcher aus Siliziumkarbid ausgebildet ist, ist auf der Vorderseite von der Siliziumkarbid-Drift-Schicht 20 ausgebildet, welche die Basis-Regionen 30 und die Source-Regionen 40 enthält, mit Ausnahme von Abschnitten von Vorderseiten von den Basis-Regionen 30 und Abschnitten von Vorderseiten von den Source-Regionen 40. Darüber hinaus ist eine Gate-Elektrode 60 im Querschnittsinneren des Isolationsfilms 50 ausgebildet, welcher an einer Position positioniert ist, welche dem Abstand zwischen dem Paar von Source-Regionen 40 gegenüberliegt. Eine Source-Elektrode 70 ist jeweils auf oberen Oberflächen von den Basis-Regionen 30 und oberen Oberflächen von den Source-Regionen 40 ausgebildet, an denen der Isolationsfilm 50 nicht ausgebildet ist, und eine Drain-Elektrode ist auf einer zweiten Grundoberfläche von dem Siliziumkarbid-Substrat 10, gegenüberliegend zu seiner ersten Grundoberfläche, ausgebildet, nämlich an einer unteren Seite von dem Siliziumkarbid-Substrat.
  • In 1 sind Bereiche in den Basis-Regionen 30, welche der Gate-Elektrode 60 über dem Isolationsfilm 50 gegenüberliegen, und in welchen eine Inversionsschicht während der Aktivierung ausgebildet wird, als Kanal-Regionen bezeichnet. In der Siliziumkarbid-Halbleitervorrichtung der vorliegenden Ausführungsform ist der Abstand zwischen dem Paar von Halbleiter-Regionen 90 größer erstellt als der Abstand zwischen dem Paar von Basis-Regionen 30, und somit kann ein EIN-Strom Kanal, welcher sich von einer Position unmittelbar unterhalb der JFET-Region 201, welche zwischen dem Paar von Basis-Regionen 30 positioniert ist und welche sich von den Kanal-Regionen aus erstreckt, ausdehnt, und über die JFET-Region 201 von der Siliziumkarbid-Drift-Schicht 20 und dem Siliziumkarbid-Substrat 10 mit der Drain-Elektrode 80 verbunden ist, keine Halbleitereigenschaften darlegen, und wodurch eine ausreichende Größe eines EIN-Stroms fließen kann. Ferner, indem der Abstand zwischen dem Paar von Halbleiter-Regionen 90 kleiner als der Abstand zwischen dem Paar von Source-Regionen 40 erstellt wird, sind die Halbleiter-Regionen 90 unmittelbar unterhalb von den Source-Regionen 40 bereitgestellt, an welchen zumindest innerhalb von einer deaktivierten Zeitperiode eine hohe Spannung angelegt wird, so dass die Spannungsfestigkeit zwischen der Source und dem Drain erhöht werden kann.
  • Die Halbisolations-Regionen 90 werden nun detailliert beschrieben. Wenn eine Siliziumkarbid-Schicht mit einem Übergangsmetall, wie beispielsweise V, implantiert wird, wird ein tiefer Pegel im Bereich von 0,2 bis 1,0 eV von einem Leitungsband entwickelt. Da Träger in dem tiefen Pegel eingefangen werden, legt die Siliziumkarbid-Schicht eine Halbisolations-Eigenschaft im Bereich von 1 × 108 Ωcm dar.
  • Es wird nun ein Betrieb des MOSFET kurz beschrieben, welcher die Siliziumkarbid-Halbleitervorrichtung von der vorliegenden Ausführungsform ist. Wenn eine positive Spannung, welche eine Schwellwertspannung oder darüber hinaus ist, an die Gate-Elektrode 60 des in 1 angezeigten MOSFET angelegt wird, wird ein Inversionskanal in der Kanal-Region ausgebildet, und wird ein Kanal, durch welchen Elektroden fließen, welche als Träger dienen, zwischen den n-Typ Source-Regionen 40 und der n-Typ Siliziumkarbid-Drift-Schicht 20 ausgebildet. Die Elektronen, welche von den Source-Regionen 40 in die Siliziumkarbid-Drift-Schicht 20 fließen, erreichen die Drain-Elektrode 80 durch die Siliziumkarbid-Drift-Schicht 20 und das Siliziumkarbid-Substrat 10, und zwar gemäß eines elektrischen Feldes, welches durch die positive Spannung erzeugt wird, welche an die Drain-Elektrode 80 angelegt wird. Daher fließt ein elektrischer Strom von der Drain-Elektrode 80 zu der Source-Elektrode 70, indem die positive Spannung an die Gate-Elektrode 60 angelegt wird. Dieser Zustand wird ein aktivierter Zustand genannt.
  • Im Falle des aktivierten Zustands wird keine Hochspannung an einem Bereich zwischen der Source-Elektrode 70 und der Drain-Elektrode 80 angelegt. Da jene Regionen, welche unterhalb von den Basis-Regionen 30 der vorliegenden Ausführungsform angrenzen, die Halbisolations-Regionen 90 sind, entwickelt sich ferner eine Kapazität zwischen den Basis-Regionen 30 und dem Siliziumkarbid-Substrat 10.
  • Im Gegensatz dazu, wenn eine Spannung, welche eine Schwellwertspannung oder darunter ist, an die Gate-Elektrode 60 angelegt wird, wird kein invertierender Kanal in der Kanal-Region ausgebildet, und somit fließt kein elektrischer Strom von der Drain-Elektrode 80 zu der Source-Elektrode 70. Dieser Zustand wird ein deaktivierter Zustand genannt. Obwohl zu diesem Zeitpunkt eine positive Spannung an die Drain-Elektrode 80 angelegt wird, wird, weil Bereiche, welche unterhalb von den Basis-Regionen 30 angrenzen, gleich die Halbisolations-Regionen 90 sind, eine Kapazität, welche sich im deaktivierten Zustand entwickelt, gleich einer Summe der Kapazität von den Halbisolations-Regionen 90 und einer Kapazität von einer Verarmungsschicht, welche sich im Inneren von den Basis-Regionen 30 erstreckt. Obwohl die Hochspannung, welche an einem Bereich zwischen den Basis-Regionen 30 und dem Siliziumkarbid-Substrat 10 angelegt wird, hauptsächlich an die Halbisolations-Regionen 90 angelegt wird, legen die Halbisolations-Regionen 90 eine Halbisolations-Eigenschaft dar, und wird somit eine Spannungsfestigkeit erhöht, und tritt kein dielektrischer Zusammenbruch auf.
  • Wie oben erwähnt, erreicht bei dem MOSFET, welcher die Siliziumkarbid-Halbleitervorrichtung der ersten Ausführungsform gemäß der vorliegenden Erfindung ist, eine Source-zu-Drain-Kapazitäts-Differenz, welche auftritt, wenn ein Umschalten von dem deaktivierten Zustand zu dem aktivierten Zustand stattfindet, eine Kapazität entsprechend der Kapazität von der erweiterten Verarmungsschicht in den Basis-Regionen 30, welche in deaktiviertem Zustand auftritt, und somit können Kapazitätsschwankungen ausgelöscht werden, und kann das Auftreten eines Überschwingens des Drain-Stroms unterdrückt werden. Daher kann, wenn ein Umschalten von einem deaktivierten Zustand zu einem aktivierten Zustand stattfindet, der Fluss eines Drain-Stroms, welcher einen Nenn-Strom übersteigt, verhindert werden, so dass die Zuverlässigkeit verbessert werden kann. Da die Halbisolations-Regionen 90 bereitgestellt sind, kann darüber hinaus eine ausreichend hohe Drain-zu-Source-Spannungsfestigkeit im deaktiviertem Zustand sichergestellt werden.
  • Ein Verfahren zum Herstellen des MOSFET, welcher die Siliziumkarbid-Halbleitervorrichtung gemäß der ersten Ausführungsform ist, wird im Ablauf unter Bezugnahme auf 2 bis 9 beschrieben. 2 bis 9 sind schematische Schnittansichten, welche bei jeweiligen Abläufen zum Herstellen des MOSFET erlangt sind.
  • Zunächst, wie in 2 gezeigt, wird eine erste Siliziumkarbid-Drift-Schicht 21, welche eine n-Typ Störstellenkonzentration von 1 × 1015 cm–3 bis 1 × 1017 cm–3 und eine Dicke von 5 bis 30 μm hat, durch Epitaxialwachstum auf der Oberfläche von dem Siliziumkarbid-Substrat 10 mittels chemischer Dampfablagerung (CVD) ausgebildet.
  • Als Nächstes, wie in 3 gezeigt, wird eine erste Implantierungsmaske 100, welche aus Polykristallin-Silizium erstellt ist, auf einer Oberfläche von der Siliziumkarbid-Drift-Schicht 21 ausgebildet, und wird ein Übergangsmetall V, welches eine Störstelle ist, in die Siliziumkarbid-Drift-Schicht 21 auf der Oberfläche, auf welcher die erste Implantierungsmaske 100 ausgebildet ist, ionenimplantiert. Eine Tiefe, auf welche V-Ionen zu implantieren sind, wird darauf folgend auf eine Dicke von der Siliziumkarbid-Drift-Schicht 21 eingestellt. Eine Störstellenkonzentration des ionenimplantierten V wird auf ungefähr 4 × 1015 cm–3 eingestellt. In der ersten Siliziumkarbid-Drift-Schicht 21 tritt ein Bereich, welcher mit V-Ionen implantiert ist, in die Halbisolations-Bereiche 90 ein.
  • Die erste Implantierungsmaske 100 wird darauf folgend entfernt, wie in 4 gezeigt.
  • Wie in 5 gezeigt, wird eine zweite Siliziumkarbid-Drift-Schicht 22, welche mit der ersten Siliziumkarbid-Drift-Schicht 21 hinsichtlich der Störstellenkonzentration identisch ist, durch Epitaxialwachstum auf Oberflächen von den Halbisolations-Bereichen 90, welche durch V-Ionen implantiert sind, und einer Oberfläche von der Siliziumkarbid-Drift-Schicht 21, welche nicht durch V-Ionen implantiert ist, mittels CVD ausgebildet. Eine Dicke von der zweiten Siliziumkarbid-Drift-Schicht 22 wird auf ungefähr 1 bis 5 μm eingestellt.
  • Als Nächstes wird, nachdem eine zweite Implantierungsmaske 101 auf einer Oberfläche von der zweiten Siliziumkarbid-Drift-Schicht 22 ausgebildet wurde, wie in 6 gezeigt, eine zweite Siliziumkarbid-Drift-Schicht 22 mit Al-Ionen implantiert, welche eine p-Typ Störstelle sind, und zwar mittels einer Ionenimplantation, so dass eine Konzentration von ungefähr 2 × 1018 cm–3 erzielt wird. Die Tiefe der Implantation wird im Wesentlichen gleich der Tiefe von der zweiten Siliziumkarbid-Drift-Schicht 22 erstellt, und die Ionen werden derart implantiert, dass ein kastenförmiges Profil ausgebildet wird. Von dem Bereich in der zweiten Siliziumkarbid-Drift-Schicht 22, welche mit Al-Ionen implantiert ist, tritt ein Bereich, welcher p-Typ darlegt, in die Basis-Regionen 30 ein. Hier werden die erste Siliziumkarbid-Drift-Schicht 21 und die zweite Siliziumkarbid-Drift-Schicht 22 in Kombination als die Siliziumkarbid-Drift-Schicht 20 angenommen.
  • Nach dem Entfernen von der zweiten Implantierungsmaske 101 wird eine dritte Implantierungsmaske 102 auf einer Oberfläche von der zweiten Siliziumkarbid-Drift-Schicht 22 und der Oberfläche von der Basis-Region 30 ausgebildet, so dass eine Öffnung in einem Abschnitt von der Oberfläche von der Basis-Region 30 ausgebildet wird. Wie in 7 gezeigt, wird die Basis-Region 30 dann mit N-Ionen implantiert, welche eine n-Typ Störstelle sind, und zwar mit einer Konzentration von ungefähr 3 × 1019 cm–3. Eine Tiefe der Implantation wird geringer erstellt als die Tiefe von der Basis-Region 30, und die Implantation wird derart durchgeführt, so dass ein kastenförmiges Profil ausgebildet wird. Von einem Bereich in der Basis-Region 30, welche mit N-Ionen implantiert ist, tritt ein Bereich, welcher einen n-Typ darlegt, in die Source-Region 40 ein.
  • Nach dem Entfernen von der dritten Implantierungsmaske 102 wird das Substrat in einer in Inertgas-Atmosphäre, wie beispielsweise Argon(Ar)-Gas, bei einer Temperatur von 1300 bis 1900°C innerhalb von 30 Sekunden bis einer Stunde mittels eines Wärmebehandlungs-Equipments geglüht. Die implantierten Ionen V, N und Al werden mittels der Verglühung aktiviert.
  • Nachfolgend, wie in 8 gezeigt, wird die Oberfläche von der Siliziumkarbid-Drift-Schicht 20, welche die Source-Regionen 40 und die Basis-Regionen 30 enthält, thermisch oxidiert, wodurch ein Gate-Isolationsfilm 51 erzeugt wird, welcher eine gewünschte Dicke hat.
  • Ein Polykristallin-Siliziumfilm, welcher eine Leitfähigkeit darlegt, wird auf dem Gate-Isolationsfilm 51 mittels einer Niedrigdruck-CVD ausgebildet, und der Polykristallin-Siliziumfilm wird gemustert, um somit die Gate-Elektrode 60 zu erzeugen. Wie in 9 gezeigt, wird ein Zwischenschicht-Isolationsfilm 52, welcher aus Silizium-Dioxid erstellt ist, auf dem Gate-Isolationsfilm 51 und der Gate-Elektrode 60 ausgebildet, und werden der Gate-Isolationsfilm 51 und der Zwischenschicht-Isolationsfilm 52 geöffnet.
  • Schließlich wird die Source-Elektrode 70, welche elektrisch mit den Source-Regionen 40 und den Basis-Regionen 30 verbunden ist, ausgebildet, und wird die Drain-Elektrode 80 auf einer Rückseite von dem Siliziumkarbid-Substrat 10 ausgebildet, woraufhin ein MOSFET (1) vollendet ist. Eine Al-Legierung oder dergleichen wird als ein Material für die Source-Elektrode 70 und die Drain-Elektrode 80 erwähnt.
  • Wie in 1 gezeigt, stellt die vorliegende Ausführungsform ein Beispiel bereit, bei welchem Halbisolations-Regionen 90 oberhalb der gesamten Siliziumkarbid-Drift-Schicht 20 in ihrer Tiefenrichtung zwischen den Basis-Regionen 30 und dem Siliziumkarbid-Substrat 10 bereitgestellt sind. Die Halbisolations-Regionen 90 können ebenfalls lediglich auf dem oberen Abschnitt von der Siliziumkarbid-Drift-Schicht 20 zwischen den Basis-Regionen 30 und dem Siliziumkarbid-Substrat 10 bereitgestellt sein, wie in 10 gezeigt, solange es die Dicke von den Halbisolations-Regionen 90 ermöglicht, eine Source-zu-Drain-Spannungsfestigkeit sicherzustellen.
  • In der Ausführungsform wird eine Störstelle, welche in die Halbisolations-Regionen 90 implantiert ist, als V angenommen, und wird die Implantierungs-Konzentration von V auf ungefähr 4 × 1015 cm–3 eingestellt. Die Störstelle ist nicht auf V beschränkt, solange es die Störstelle ermöglicht, die Siliziumkarbid-Schicht halbleitend zu erstellen, und es können ebenfalls Übergangsmetalle verwendet werden, wie beispielsweise Chrom (Cr) und Titan (Ti) oder Protonen, usw. Ferner ist es vorteilhaft, eine Störstellenkonzentration gemäß einem Typ der Störstelle auszuwählen, solange die Störstellen-Konzentration eine Siliziumkarbid-Schicht halbleitend erstellt.
  • Darüber hinaus ist es erforderlich, dass die Störstelle, welche implantiert ist, um die Basis-Regionen 30 zu erstellen, eine p-Typ Störstelle ist, und es können ebenfalls Bor(B)-Ionen usw., welche sich von den Al-Ionen unterscheiden, verwendet werden. Die implantierte Störstelle zur Erstellung der Source-Regionen muss erforderlicherweise eine p-Typ Störstelle sein, und es können ebenfalls Phosphor(P)-Ionen, usw., welche sich von N-Ionen unterscheiden, verwendet werden. Die Konzentrationen der implantierten Störstellen, welche hier bereitgestellt sind, sind lediglich darstellhaft und nicht auf die dargestellten Störstellen-Konzentrationen beschränkt.
  • Eine thermisch oxidierte Siliziumkarbid-Drift-Schicht ist als Gate-Isolationsfilm 51 erwähnt. Jedoch ist der Gate-Isolationsfilm nicht auf die thermisch oxidierte Siliziumkarbid-Drift-Schicht beschränkt, und es kann ebenfalls ein Siliziumoxid-Ablagerungsfilm oder es können weitere Ablagerungsfilme verwendet werden. Ferner kann ein Material für die Gate-Elektrode 60 ein Metall sein, welches durch Sputtern, wie beispielsweise Aluminium und Titan, erstellt ist. Zusätzlich können ein Material für die Source-Elektrode 70 und ein Material für die Drain-Elektrode 80 ebenfalls Titan, Gold, usw. sein.
  • 2. Ausführungsform
  • 11 ist eine schematische Schnittansicht, welche einen Siliziumkarbid-MOSFET anzeigt, welcher eine Siliziumkarbid-Halbleitervorrichtung einer zweiten Ausführungsform gemäß der vorliegenden Erfindung ist. Die vorliegende Ausführungsform wird ebenfalls in Anbetracht dessen, dass ein erster Leitfähigkeitstyp ein n-Typ ist und dass ein zweiter Leitfähigkeitstyp ein p-Typ ist, beschrieben.
  • In 11 ist die Siliziumkarbid-Halbleitervorrichtung der vorliegenden Ausführungsform identisch mit der Siliziumkarbid-Halbleitervorrichtung, welche in der ersten Ausführungsform beschrieben ist, mit Ausnahme, dass der Abstand zwischen dem Paar von Halbisolations-Regionen 90 an unteren Enden davon größer als ein Abstand zwischen dem Paar von Halbisolations-Regionen an oberen Enden davon ist, dass seitliche Enden von den jeweiligen Halbisolations-Regionen 90 derart ausgebildet sind, dass sie mit Bezug auf die Oberfläche von dem Siliziumkarbid-Substrat 10 geneigt sind, und dass der Abstand zwischen dem Paar von Halbisolations-Regionen 90 an oberen Enden davon derart eingestellt ist, dass er größer als der Abstand zwischen dem Paar von Basis-Regionen 30 ist, und daraus folgend wird die Erläuterung der Siliziumkarbid-Halbleitervorrichtung der vorliegenden Ausführungsform ausgelassen.
  • Es wird nun ein Verfahren zum Herstellen der Siliziumkarbid-Halbleitervorrichtung der vorliegenden Ausführungsform beschrieben. Das Verfahren zum Herstellen eines MOSFET, welcher die Siliziumkarbid-Halbleitervorrichtung der vorliegenden Ausführungsform ist, ist identisch mit dem Verfahren zum Herstellen des MOSFET der ersten Ausführungsform, mit Ausnahme des Folgenden. In der ersten Ausführungsform werden nämlich V-Ionen im Wesentlichen senkrecht zum Substrat in das Substrat implantiert, während die erste Implantierungsmaske 100 ausgebildet wird. Anstelle der ersten Implantierungsmaske 100 wird jedoch eine vierte Implantierungsmaske 110 ausgebildet, welche eine schmalere Breite als jene von der ersten Implantierungsmaske 100 hat. Zusätzlich werden V-Ionen in einer geneigten Richtung mit Bezug auf das Substrat implantiert. Im Folgenden werden Abläufe beschrieben, welche sich von jenen der ersten Ausführungsform unterscheiden.
  • Wie im Fall von 2 der ersten Ausführungsform, wird die erste Siliziumkarbid-Drift-Schicht 21 auf der Oberfläche des Siliziumkarbid-Substrats 10 durch Epitaxialwachstum ausgebildet, und wie in 12 gezeigt, wird nachfolgend die vierte Implantierungsmaske 110, welche aus einem polykristallinen Silizium erstellt ist, auf der Oberfläche von der Siliziumkarbid-Drift-Schicht 20 ausgebildet, und werden V-Ionen, welche eine Störstelle sind, bei einem geneigten Winkel von 30 Grad in die Siliziumkarbid-Drift-Schicht 20 auf der Oberfläche, auf welcher die vierte Implantierungsmaske 110 ausgebildet ist, implantiert. Eine Stelle, an welcher die vierte Implantierungsmaske 110 auszubilden ist, wird zu jenem Zeitpunkt in Anbetracht des geneigten Winkels der Ionen-Implantation und einer Dicke von der vierten Implantierungsmaske 110 bestimmt. Die vierte Implantierungsmaske 110 wird dann beseitigt.
  • Wie in 13 gezeigt, werden, nachdem eine fünfte Implantierungsmaske 111 ausgebildet ist, V-Ionen bei einem geneigten Winkel von 30 Grad in das Substrat implantiert, während das Substrat um 180 Grad umdreht wird. Nach der Beseitigung von der fünften Implantierungsmaske 111 sind die Abläufe ähnlich zu jenen wie in 4 bis 10 der ersten Ausführungsform gezeigt.
  • In 14 und 15 sind schematische Ansichten bereitgestellt, welche erlangt werden, indem das Substrat in den in 12 und 13 gezeigten Abläufen von oben herab betrachtet wird. Wie in 14 und 15 gezeigt, werden die Halbisolations-Regionen 90, wenn die Gate-Elektrode 60 rechteckig ist, unterhalb von jeweiligen zwei langen Seiten der Gate-Elektrode 60 bereitgestellt.
  • Im Übrigen können V-Ionen, wenn die längs gerichteten und seitlichen Längen von der Gate-Elektrode 60 zueinander im Wesentlichen gleich sind, von vier Richtungen aus in die Gate-Elektrode implantiert werden, während das Substrat um alle 90 Grad umdreht wird, wie in 16 gezeigt. In diesem Fall kann der EIN-Strom, da der EIN-Stromflusskanal in der Siliziumkarbid-Drift-Schicht ausreichend sichergestellt werden kann, weiter erhöht werden.
  • Obwohl die Ausführungsform ein Beispiel bereitstellt, bei welchem die V-Ionen bei dem geneigten Winkel von 30 Grad implantiert werden, ist der Winkel nicht auf einen Wert von 30 Grad beschränkt und kann er ebenfalls einen Wert zwischen 15 Grad bis 60 Grad einnehmen.
  • Obwohl die vorliegende Ausführungsform jenen Fall bereitstellt, bei welchem sich die Halbisolations-Regionen 90 bis in das Siliziumkarbid-Substrat 10 erstrecken, wie in 17 gezeigt, wird darüber hinaus sogar dann, wenn die Halbisolations-Regionen 90 das Siliziumkarbid-Substrat 10 nicht erreichen und gänzlich innerhalb von der Siliziumkarbid-Drift-Schicht 20 ausgebildet werden, ein ähnlicher Vorteil erzielt.
  • Obwohl der erste Leitfähigkeitstyp als n-Typ angenommen wird, und der zweite Leitfähigkeitstyp als ein p-Typ angenommen wird, und zwar sowohl in der ersten als auch in der zweiten Ausführungsform, können die Leitfähigkeitstypen umgekehrt sein.
  • Kurze Beschreibung der Zeichnung
  • 1 ist eine schematische Schnittansicht, welche eine Siliziumkarbid-Halbleitervorrichtung einer ersten Ausführungsform gemäß der vorliegenden Erfindung zeigt.
  • 2 ist eine schematische Schnittansicht, welche ein Verfahren zum Herstellen der Siliziumkarbid-Halbleitervorrichtung der ersten Ausführungsform gemäß der vorliegenden Erfindung zeigt.
  • 4 ist eine schematische Schnittansicht, welche das Verfahren zum Herstellen der Siliziumkarbid-Halbleitervorrichtung der ersten Ausführungsform gemäß der vorliegenden Erfindung zeigt.
  • 5 ist eine schematische Schnittansicht, welche das Verfahren zum Herstellen der Siliziumkarbid-Halbleitervorrichtung der ersten Ausführungsform gemäß der vorliegenden Erfindung zeigt.
  • 6 ist eine schematische Schnittansicht, welche das Verfahren zum Herstellen der Siliziumkarbid-Halbleitervorrichtung der ersten Ausführungsform gemäß der vorliegenden Erfindung zeigt.
  • 7 ist eine schematische Schnittansicht, welche das Verfahren zum Herstellen der Siliziumkarbid-Halbleitervorrichtung der ersten Ausführungsform gemäß der vorliegenden Erfindung zeigt.
  • 8 ist eine schematische Schnittansicht, welche das Verfahren zum Herstellen der Siliziumkarbid-Halbleitervorrichtung der ersten Ausführungsform gemäß der vorliegenden Erfindung zeigt.
  • 9 ist eine schematische Schnittansicht, welche das Verfahren zum Herstellen der Siliziumkarbid-Halbleitervorrichtung der ersten Ausführungsform gemäß der vorliegenden Erfindung zeigt.
  • 10 ist eine schematische Schnittansicht, welche das Verfahren zum Herstellen der Siliziumkarbid-Halbleitervorrichtung der ersten Ausführungsform gemäß der vorliegenden Erfindung zeigt.
  • 11 ist eine schematische Schnittansicht, welche die Siliziumkarbid-Halbleitervorrichtung einer zweiten Ausführungsform gemäß der vorliegenden Erfindung zeigt.
  • 12 ist eine schematische Schnittansicht, welche ein Verfahren zum Herstellen der Siliziumkarbid-Halbleitervorrichtung der zweiten Ausführungsform gemäß der vorliegenden Erfindung zeigt.
  • 13 ist eine schematische Schnittansicht, welche das Verfahren zum Herstellen der Siliziumkarbid-Halbleitervorrichtung der zweiten Ausführungsform gemäß der vorliegenden Erfindung zeigt.
  • 14 ist eine schematische Schnittansicht, welche das Verfahren zum Herstellen der Siliziumkarbid-Halbleitervorrichtung der zweiten Ausführungsform gemäß der vorliegenden Erfindung zeigt.
  • 15 ist eine schematische Schnittansicht, welche das Verfahren zum Herstellen der Siliziumkarbid-Halbleitervorrichtung der zweiten Ausführungsform gemäß der vorliegenden Erfindung zeigt.
  • 16 ist eine schematische Draufsicht, welche das Verfahren zum Herstellen der Siliziumkarbid-Halbleitervorrichtung der zweiten Ausführungsform gemäß der vorliegenden Erfindung von oben aus betrachtet zeigt.
  • 17 ist eine schematische Draufsicht, welche die Siliziumkarbid-Halbleitervorrichtung der zweiten Ausführungsform gemäß der vorliegenden Erfindung zeigt.
  • Beschreibungen der Bezugszeichen und Symbole
    • 10 SILIZIUMKARBID-SUBSTRAT, 20 SILIZIUMKARBID-DRIFTSCHICHT, 30 BASIS-REGION, 40 SOURCE-REGION, 50 ISOLATIONSFILM, 60 GATE-ELEKTRODE, 70 SOURCE-ELEKTRODE, 80 DRAIN-ELEKTRODE, 100 BIS 111 IMPLANTIERUNGSMASKE

Claims (5)

  1. Siliziumkarbid-Halbleitervorrichtung, welche enthält: ein Siliziumkarbid-Substrat (10) eines ersten Leitfähigkeitstyps; eine Siliziumkarbid-Drift-Schicht (20) eines ersten Leitfähigkeitstyps, welche an einer Hauptoberfläche des Siliziumkarbid-Substrats (10) bereitgestellt ist; ein Paar von Basis-Regionen (30), welche in einem Oberflächen-Schichtabschnitt von der Siliziumkarbid-Drift-Schicht (20) bereitgestellt sind, während sie voneinander getrennt sind, und welche einen zweiten Leitfähigkeitstyp darlegen; ein Paar von Source-Regionen (40), welche im Inneren von Oberflächen-Schichtabschnitten von dem Paar von Basis-Regionen (30) bereitgestellt sind, und welche einen ersten Leitfähigkeitstyp darlegen; ein Paar von Siliziumkarbid-Halbisolations-Regionen (90), welche zwischen dem Siliziumkarbid-Substrat (10) und dem Paar von Basis-Regionen (30) bereitgestellt sind; eine Gate-Elektrode (60), welche auf einer Oberfläche von der Siliziumkarbid-Drift-Schicht (20) über einen Gate-Isolations-Film (50) bereitgestellt ist; eine Source-Elektrode (70), welche derart bereitgestellt ist, dass sie an den Source-Regionen (40) und den Basis-Regionen (30) angrenzt; und eine Drain-Elektrode (80), welche an einer Oberfläche von dem Siliziumkarbid-Substrat (10), gegenüberliegend zu der Hauptoberfläche davon, bereitgestellt ist.
  2. Siliziumkarbid-Halbleitervorrichtung nach Anspruch 1, bei welcher der Abstand zwischen dem Paar von Siliziumkarbid-Halbisolations-Regionen (90) an unteren Enden davon größer als der Abstand zwischen dem Paar von Siliziumkarbid-Halbisolations-Regionen (90) an oberen Enden davon ist.
  3. Siliziumkarbid-Halbleitervorrichtung nach Anspruch 1 oder 2, bei welcher der Abstand zwischen dem Paar von Siliziumkarbid-Halbisolations-Regionen (90) an oberen Enden davon größer als der Abstand zwischen dem Paar von Basis-Regionen (30) und kleiner als der Abstand zwischen dem Paar von Source-Regionen (40) ist.
  4. Verfahren zum Herstellen einer Siliziumkarbid-Halbleitervorrichtung, wobei das Verfahren enthält: Ausbilden von einer ersten Siliziumkarbid-Drift-Schicht (21) eines ersten Leitfähigkeitstyps auf einem Siliziumkarbid-Substrat (10); Implantieren von Störstellen-Ionen, um eine Halbisolations-Eigenschaft darzulegen, in Abschnitten von einer Oberflächenschicht von der ersten Siliziumkarbid-Drift-Schicht (21), mit einem vorbestimmten Abstand dazwischen; Ausbilden von einer zweiten Siliziumkarbid-Drift-Schicht (22) auf den Abschnitten von der ersten Siliziumkarbid-Drift-Schicht (21), wobei die Störstellen-Ionen zum Darlegen der Halbisolations-Eigenschaft auf und an Abschnitten von der ersten Siliziumkarbid-Drift-Schicht (21) implantiert werden, wobei die Störstellen-Ionen zum Darlegen der Halbisolations-Eigenschaft nicht durch Epitaxialwachstum implantiert werden; Implantieren von Störstellen-Ionen eines zweiten Leitfähigkeitstyps in einem Abschnitt von einer Oberflächenschicht von der zweiten Siliziumkarbid-Drift-Schicht (22); und Implantieren von Störstellen-Ionen eines ersten Leitfähigkeitstyps in einen Abschnitt von der Oberflächenschicht von der zweiten Siliziumkarbid-Drift-Schicht (20)
  5. Verfahren zum Herstellen einer Siliziumkarbid-Halbleitervorrichtung nach Anspruch 4, bei welchem beim Implantieren der Störstellen-Ionen zum Darlegen einer Halbisolations-Eigenschaft die Störstellen-Ionen mit Bezug auf eine Oberfläche von dem Siliziumkarbid-Substrat (10) in einer geneigten Richtung implantiert werden.
DE112009000535T 2008-03-07 2009-03-04 Siliziumkarbid-Halbleitervorrichtung und Verfahren zu deren Herstellung Active DE112009000535B4 (de)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2008057696 2008-03-07
JP2008-057696 2008-03-07
PCT/JP2009/000965 WO2009110229A1 (ja) 2008-03-07 2009-03-04 炭化珪素半導体装置およびその製造方法

Publications (2)

Publication Number Publication Date
DE112009000535T5 DE112009000535T5 (de) 2011-01-20
DE112009000535B4 true DE112009000535B4 (de) 2013-08-01

Family

ID=41055794

Family Applications (1)

Application Number Title Priority Date Filing Date
DE112009000535T Active DE112009000535B4 (de) 2008-03-07 2009-03-04 Siliziumkarbid-Halbleitervorrichtung und Verfahren zu deren Herstellung

Country Status (5)

Country Link
US (1) US8350270B2 (de)
JP (1) JP5182359B2 (de)
CN (1) CN101960606B (de)
DE (1) DE112009000535B4 (de)
WO (1) WO2009110229A1 (de)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012104568A (ja) * 2010-11-08 2012-05-31 Sumitomo Electric Ind Ltd 半導体装置およびその製造方法
JP2012169384A (ja) * 2011-02-11 2012-09-06 Denso Corp 炭化珪素半導体装置およびその製造方法
JP5699055B2 (ja) * 2011-08-16 2015-04-08 新電元工業株式会社 炭化珪素半導体装置
US9257283B2 (en) * 2012-08-06 2016-02-09 General Electric Company Device having reduced bias temperature instability (BTI)
SE1430022A1 (sv) * 2013-07-01 2015-01-02 Billiga semi-isolerande SiC-substrat
CN107112325B (zh) * 2015-01-07 2020-09-22 三菱电机株式会社 碳化硅半导体装置及其制造方法
WO2017090285A1 (ja) * 2015-11-24 2017-06-01 住友電気工業株式会社 炭化珪素エピタキシャル基板および炭化珪素半導体装置の製造方法
CN106960877A (zh) * 2017-01-26 2017-07-18 电子科技大学 耐压功率mos器件
CN108417624B (zh) * 2018-05-11 2021-02-02 安徽工业大学 一种提高短路鲁棒性的igbt及其制备方法
CN108682684B (zh) * 2018-05-11 2021-02-26 安徽工业大学 一种含半绝缘区的槽栅功率mos晶体管及其制备方法
CN108417623B (zh) * 2018-05-11 2021-02-02 安徽工业大学 含半绝缘区的igbt及其制备方法
CN108417638B (zh) * 2018-05-11 2021-02-02 安徽工业大学 含半绝缘区的mosfet及其制备方法
CN108649064B (zh) * 2018-05-11 2021-03-16 安徽工业大学 一种提高uis雪崩耐量的mosfet及其制备方法
DE102019120692A1 (de) * 2019-07-31 2021-02-04 Infineon Technologies Ag Leistungshalbleitervorrichtung und Verfahren
EP4231358B1 (de) * 2022-02-17 2024-05-22 Hitachi Energy Ltd Transistor, leistungselektronische schaltvorrichtung und verfahren zur herstellung eines transistors
CN116598203A (zh) * 2023-06-20 2023-08-15 中国科学院上海微***与信息技术研究所 一种氮化镓hemt器件及其制备方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5900648A (en) * 1994-12-22 1999-05-04 Abb Research Ltd. Semiconductor device having an insulated gate
DE69601981T2 (de) * 1995-01-18 1999-12-02 Abb Research Ltd., Zuerich Herstellungsverfahren einer halbleiteranordnung aus siliziumkarbid
US20030094649A1 (en) * 2001-11-16 2003-05-22 Koninklijke Philips Electronics Field effect transistor semiconductor device
JP2004006598A (ja) * 2002-04-26 2004-01-08 Toshiba Corp 絶縁ゲート型半導体装置
WO2004036655A1 (ja) * 2002-10-18 2004-04-29 National Institute Of Advanced Industrial Science And Technology 炭化ケイ素半導体装置及びその製造方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6068621A (ja) * 1983-09-26 1985-04-19 Toshiba Corp 半導体装置の製造方法
JPH06334503A (ja) * 1993-05-24 1994-12-02 Nippondenso Co Ltd 縦型ｍｉｓトランジスタ
JP3859969B2 (ja) 1998-11-27 2006-12-20 インフィネオン テクノロジース アクチエンゲゼルシャフト 補助電極を有するｍｏｓ電界効果トランジスタ
JP2000164855A (ja) * 1998-11-30 2000-06-16 Nippon Telegr & Teleph Corp <Ntt> 絶縁ゲート型半導体装置及びその製法
JP2000208757A (ja) * 1999-01-08 2000-07-28 Nippon Telegr & Teleph Corp <Ntt> 絶縁ゲ―ト型半導体装置及びその製法
JP3518427B2 (ja) * 1999-07-01 2004-04-12 トヨタ自動車株式会社 半導体装置
US6635544B2 (en) * 2001-09-07 2003-10-21 Power Intergrations, Inc. Method of fabricating a high-voltage transistor with a multi-layered extended drain structure
JP4096569B2 (ja) 2002-01-31 2008-06-04 株式会社デンソー 炭化珪素半導体装置とその製造方法
JP2006140169A (ja) 2004-11-10 2006-06-01 Toshiba Corp 半導体装置及びその製造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5900648A (en) * 1994-12-22 1999-05-04 Abb Research Ltd. Semiconductor device having an insulated gate
DE69601981T2 (de) * 1995-01-18 1999-12-02 Abb Research Ltd., Zuerich Herstellungsverfahren einer halbleiteranordnung aus siliziumkarbid
US20030094649A1 (en) * 2001-11-16 2003-05-22 Koninklijke Philips Electronics Field effect transistor semiconductor device
JP2004006598A (ja) * 2002-04-26 2004-01-08 Toshiba Corp 絶縁ゲート型半導体装置
WO2004036655A1 (ja) * 2002-10-18 2004-04-29 National Institute Of Advanced Industrial Science And Technology 炭化ケイ素半導体装置及びその製造方法

Also Published As

Publication number Publication date
JPWO2009110229A1 (ja) 2011-07-14
CN101960606A (zh) 2011-01-26
DE112009000535T5 (de) 2011-01-20
US20110012133A1 (en) 2011-01-20
JP5182359B2 (ja) 2013-04-17
WO2009110229A1 (ja) 2009-09-11
US8350270B2 (en) 2013-01-08
CN101960606B (zh) 2013-12-04

Similar Documents

Publication Publication Date Title
DE112009000535B4 (de) Siliziumkarbid-Halbleitervorrichtung und Verfahren zu deren Herstellung
DE112013004362B4 (de) Halbleitervorrichtung
DE112015004093B4 (de) Siliciumcarbid-halbleitervorrichtung und verfahren zum herstellen einer siliciumcarbid-halbleitervorrichtung
DE102009014583B4 (de) Siliziumcarbid-MOS-Halbleitervorrichtung
DE112014000679B4 (de) Isolierschichtsiliciumcarbidhalbleiterbauteil und Verfahren zu dessen Herstellung
DE102018103973B4 (de) Siliziumcarbid-halbleiterbauelement
DE112015004515B4 (de) Halbleitervorrichtungen
DE102012204420B4 (de) Halbleitervorrichtung
DE112011103469B4 (de) Halbleitervorrichtung
DE112012004043B4 (de) Halbleitereinrichtung
DE102007037858B4 (de) Halbleiterbauelement mit verbessertem dynamischen Verhalten
DE19539541B4 (de) Lateraler Trench-MISFET und Verfahren zu seiner Herstellung
DE112013004981B4 (de) Halbleiterbauteil und Verfahren zu dessen Herstellung
DE102018215257B4 (de) Halbleitervorrichtung
DE102011086500B4 (de) Siliziumcarbid-Halbleitervorrichtung und deren Herstellungsverfahren
DE112013006303B4 (de) Siliciumcarbid-Halbleitervorrichtung und Verfahren zum Herstellen derselben
DE112011104322T5 (de) Halbleitervorrichtung und Verfahren zur Herstellung einer Halbleitervorrichtung
DE102005035029A1 (de) Halbleiterbauteil und Verfahren zu seiner Herstellung
DE112012000748T5 (de) Siliziumcarbid-Halbleitervorrichtung und Verfahren zu deren Fertigung
DE112009004744T5 (de) Halbleiterbauelement und Verfahren zu dessen Herstellung
DE112010005980T5 (de) Halbleiterelement
DE112016006723T5 (de) Halbleitereinrichtung
DE102018127797A1 (de) Einen siliziumcarbid-körper enthaltende halbleitervorrichtung und herstellungsverfahren
DE112018007354T5 (de) Siliciumcarbid-halbleitereinheit und herstellungsverfahren für dieselbe
DE102012219510A1 (de) Halbleiterbauelement

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final

Effective date: 20131105

R084 Declaration of willingness to licence