JP3859969B2 - 補助電極を有するmos電界効果トランジスタ - Google Patents
補助電極を有するmos電界効果トランジスタ Download PDFInfo
- Publication number
- JP3859969B2 JP3859969B2 JP2000585937A JP2000585937A JP3859969B2 JP 3859969 B2 JP3859969 B2 JP 3859969B2 JP 2000585937 A JP2000585937 A JP 2000585937A JP 2000585937 A JP2000585937 A JP 2000585937A JP 3859969 B2 JP3859969 B2 JP 3859969B2
- Authority
- JP
- Japan
- Prior art keywords
- effect transistor
- field effect
- mos field
- semiconductor
- zone
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 230000005669 field effect Effects 0.000 title claims description 22
- 239000004065 semiconductor Substances 0.000 claims description 70
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 18
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 16
- 235000012239 silicon dioxide Nutrition 0.000 claims description 9
- 239000000377 silicon dioxide Substances 0.000 claims description 9
- 238000005530 etching Methods 0.000 claims description 2
- 239000002800 charge carrier Substances 0.000 description 5
- 239000000463 material Substances 0.000 description 4
- 229910052581 Si3N4 Inorganic materials 0.000 description 3
- 230000015556 catabolic process Effects 0.000 description 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 230000005684 electric field Effects 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- -1 silicon nitride Chemical compound 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/402—Field plates
- H01L29/407—Recessed field plates, e.g. trench field plates, buried field plates
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Electrodes Of Semiconductors (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Description
本発明は、MOS電界効果トランジスタであって、
・第1の主表面及び第2の主表面を有する1つの伝導形の半導体ボディを有し、半導体ボディはこの1つの伝導形のゾーンを形成し、半導体ボディにおいて第1の主表面の側に第1の伝導形とは正反対の他の伝導形の少なくとも1つの第1の半導体ゾーンが埋め込まれており、
・1つの伝導形の少なくとも1つの第2の半導体ゾーンを有し、第2の半導体ゾーンは第1の半導体ゾーンに設けられており、
・第2の半導体ゾーンと半導体ボディとの間の第1の半導体ゾーンの少なくとも上方の領域にゲート電極を有し、
・半導体ボディに第2の主表面において1つの伝導形の高濃度ドープされたコンタクトゾーンを介して接続する第1の電極を有し、及び、少なくとも第2の半導体ゾーンに接続する第2の電極を有する、MOS電界効果トランジスタに関する。
【0002】
周知のように以前から特にパワーMOS電界効果トランジスタ(FET)のオン抵抗Ronを低減する可能性が研究されてきた。例えばUS5216275には冒頭に挙げたように原理的に構成されているパワー半導体装置が記述されている。この半導体装置のドリフト区間にはいわゆる「電圧サステイニング層(Voltage sustaining layer)」が設けられている。この電圧サステイニング層は互いに相並んだ垂直のp形領域及びn形領域から成り、これらのp形領域及びn形領域は互いに交互に配置され、これらのp形領域とn形領域との間には二酸化シリコンから成る絶縁層が設けられている。このような通常の半導体装置の例として図4にMOSFETが示されている。
【0003】
この公知のMOSFETはn+形ドレインコンタクトゾーン2、交互に配置されたn形半導体ゾーン及びp形半導体ゾーン3乃至は4、p形半導体ゾーン(「ボディ」ゾーン)6及びこのゾーン6に埋め込まれたn形半導体ゾーン7を有する半導体ボディ1から成る。n形半導体ゾーンとp形半導体ゾーン3乃至は4は例えば二酸化シリコンから成る絶縁層5によって相互に分離されている。
【0004】
半導体ボディ1には、場合によっては他の材料も使用できるが、通常はシリコンが使用される。また場合によっては上記の伝導形を正反対にすることもできる。
【0005】
ドープされた多結晶シリコンから成るゲート電極9は例えば二酸化シリコン又は窒化シリコンから成る絶縁層8に埋め込まれており、接続端子Gが設けられている。例えばアルミニウムから成る金属層10はn形ゾーン7に接続し、アースされるソース端子Sが設けられている。ドレイン端子Dが設けられているn+形半導体層2にはドレイン電圧+UDが印加される。
【0006】
電圧+UDが印加されると、ゾーン3及び4は相互に電荷担体によって空乏化される。半導体ボディ1の2つの主表面の間に柱状に延在するこれらのゾーン3、4においてnドーピング及びpドーピングの総量がほぼ同じである場合、又は、降伏が発生する前にこれらのゾーン3、4が完全に電荷担体によって空乏化されるほどにこれらのゾーン3、4においてnドーピング及びpドーピングの総量が僅少な場合、このようなMOSFETは高い電圧を遮断することができ、しかもそれにもかかわらず小さいオン抵抗Ronを有する。この場合、n形ゾーン3とp形ゾーン4との間の絶縁層5のために、これらのゾーンが電荷担体によって完全には空乏化されていない場合には、ゾーン6の下に設けられたp形ゾーン4がn形ゾーン3に対するアースされたフィールドプレートとして使用される。
【0007】
図4に示された構造を有するMOSFETはその製造において比較的コスト高であり、これはとりわけn形半導体ボディ1の中の絶縁層5及びこの絶縁層5によって周囲を囲まれたp形ゾーン4に起因する。
【0008】
従って、本発明の課題は、この既存のMOSFETのような小さいオン抵抗を持ちながらも、はるかに簡単に製造できるMOSFETを提供することである。
【0009】
上記課題は、冒頭に挙げたようなMOSFETにおいて、本発明により、半導体ボディには絶縁層によって被覆された少なくとも1つの補助電極が設けられており、この補助電極は、半導体ボディの第1の主表面と第2の主表面との間の方向において第1の半導体ゾーンから1つの伝導形のゾーンを貫いて延在しており、第1の半導体ゾーンに電気的に接続されていることによって解決される。
【0010】
この場合、複数のこのような補助電極を各々の第1の半導体ゾーンの下に設けることも可能である。これらの補助電極は「棒状に」形成されている。補助電極は第2の主表面の領域の1つの伝導形の高濃度ドープされた層にまで、すなわち、ドレインコンタクトゾーンの近傍にまで延在しうる。しかし、補助電極が1つの伝導形の低濃度ドープされた層にまでしか到達しておらず、この低濃度ドープされた層が半導体ボディと第1の電極に接続された高濃度ドープされた1つの伝導形の半導体層との間に設けられていることも可能である。
【0011】
補助電極自体は有利には高濃度ドープされた多結晶シリコンから成り、他方で絶縁層には有利には二酸化シリコンが使用される。
【0012】
補助電極の深さは例えば5μmと40μmとの間であり、他方でこの補助電極の幅は1〜5μmのオーダである。補助電極の多結晶シリコン上の絶縁層の厚さは0.1μmと1μmとの間である。この絶縁層の厚さは第2の主表面の方向に向かって増大してゆくか又は2つの主表面の間の補助電極の中央部に至るまで増大してゆく。
【0013】
本発明のMOSFETはとりわけ簡単なやり方で製造できる。すなわち、例えばn形半導体ボディにトレンチが例えばエッチングによって設けられる。これらのトレンチの壁面及び底部に絶縁層を設ける。これは酸化によって行われる。この結果、シリコンから成る半導体ボディにおいて絶縁層として二酸化シリコン層が形成される。次いで、これらのトレンチをn+形の又はp+形の多結晶シリコンで充填する。これは全く問題を生じない。
【0014】
この場合、補助電極の多結晶シリコンにはp+ドーピングが有利である:つまり、絶縁層に孔が存在している場合には、p形拡散の後でこの孔によってn形半導体ボディにおいて遮断pn接合部が生じる。これに対して、補助電極の多結晶シリコンに対するn+ドーピングの場合には、このような孔によってn形半導体ボディへの短絡が喚起されてしまう。
【0015】
補助電極自体は、柱状、格子状又はストリップ状か又は他の形状を有することができる。
【0016】
また、n形半導体ゾーンは、補助電極が互いに近接して配置されればされるほど、まずます高濃度ドープされる。しかし、この場合、次のことが考慮される。すなわち、補助電極が互いにパラレルに延在している場合、n形半導体ゾーンの側面の表面電荷は降伏電荷の2倍に相応するドーピング材料量を上回ってはならない。
【0017】
補助電極の多結晶シリコンのn+ドーピング又はp+ドーピングは均一である必要はない。むしろ、この場合、ドーピング濃度の変動が許容される。また、補助電極の深さ乃至はトレンチの深さは重要ではない:これらは高濃度ドープされたドレインコンタクトゾーンにまで到達してもよいが、これはする必要があるわけではない。
【0018】
例えばn形半導体ボディの代わりに、この半導体ボディに対して異なるドーピングを有する層を設けることもできる。
【0019】
次に本発明を図面に基づいて詳しく記述する。
【0020】
図1は本発明の第1の実施例のMOSFETの断面図である。
【0021】
図2は本発明の第2の実施例のMOSFETの断面図である。
【0022】
図3は本発明の第3の実施例のMOSFETの断面図である。
【0023】
図4は既存のMOSFETの断面図である。
【0024】
図4は既に冒頭で説明した。図1から図3までには、互いに対応する部分に対して図4と同一の参照符号が使用されている。また、図4と同じように、それぞれ記載されている伝導形は正反対でもよい。
【0025】
図1は本発明のMOSFETの実施例を示す。図4の従来のMOSFETとは異なり、ここでは絶縁層5によって周囲を囲まれたp形ゾーン4が設けられていない。むしろ、図1の実施例のMOSFETには補助電極11が設けられており、これらの補助電極11はそれぞれn+ドープ又はp+ドープされた多結晶シリコン12から成り、絶縁層5によって周囲を囲まれている。多結晶シリコンの代わりに、場合によっては他に相応に導電性を有する材料も使用できる。また、絶縁層5は二酸化シリコンとは別の材料、例えば窒化シリコンから、又は、例えば二酸化シリコン又は窒化シリコンのような様々な絶縁フィルムからも構成されうる。
【0026】
これらの補助電極は、図4の従来のMOSFETにおけるp形ゾーン4に類似の効果を有する。すなわち、ドレイン電圧+UDがドレイン端子Dに印加されると、n形ソーン3が電荷担体によって空乏化される。この場合、絶縁層5においては図4の従来の構造を有するMOSFETの場合よりも大きな電界の電界強度が発生する。しかし、これは電荷担体によって行われる空乏化になんら影響を与えない。
【0027】
本発明の重要な利点は、図1のMOSFETは図4のMOSFETよりもはるかに簡単に製造できることである。すなわち、幅が約1〜5μmで深さが約5〜40μmのトレンチ13をほぼ層2に至るまで半導体ボディ1にエッチングしさえすればよく、次いでトレンチ13の壁面を酸化によって0.1〜1μmの層厚を有する二酸化シリコンから成る絶縁層5で被覆する。この場合、絶縁層5の厚さは特に重要ではない。むしろ、この厚さはトレンチ13において上部から下部へと又は中央部まで増大してもよい。
【0028】
続いて、これらのトレンチはp+ドープされた又はn+ドープされた多結晶シリコン12によって充填される。しかし、有利には補助電極11に対するp+ドーピングの方が選ばれるべきである。なぜなら、可能性として絶縁層5に存在するかもしれない孔を顧慮すると、このp+ドーピングの方が、既に説明したように、より大きな歩留まりを生じるからである。
【0029】
補助電極11の配置は個々の半導体セルの配置と一致する必要はない。むしろ、補助電極11は柱状に、格子状に又はストリップ状に又はその他の形状で設けられる。
【0030】
n形ゾーン3は、有利には、補助電極11が互いに近接すればするほど、ますます高濃度ドープされる。重要なことは、補助電極11が互いにパラレルに延在する場合、n形ゾーン3の側面の表面電荷が降伏電荷に相応するドーピング材料量の2倍を上回らないことだけである。
【0031】
n形ゾーン3(乃至は半導体ボディ1)の代わりに、異なるドーピングを有する複数の層を設けることもできる。さらに、n+形ゾーン2はn-p+層構造又はn+-p+層構造によって置き換えることもでき、これは図1において破線15によって示されている。この場合には、IGBTとなる(IGBT=絶縁ゲートを有するバイポーラトランジスタ)。
【0032】
最終的に、補助電極11の多結晶シリコン12のドーピングは均一である必要はない。
【0033】
図2は本発明の他の実施例を示しており、この実施例では、図1の実施例とは異なり、2つの補助電極11が各セルに割り当てられている。当然、場合によっては3つの又は複数の補助電極11を各セル毎に設けることもできる。
【0034】
最終的には、補助電極11がドレイン端子Dの側の高濃度ドープされたn+形層2にまで到達することも必要ない。同様に、これらの補助電極11がn+形層2とn形ゾーン3との間に設けられているn-形層14で終わることも可能である。
【0035】
本発明はこのように簡単なやり方で製造できるMOSFETを可能にする。このMOSFETはトレンチの形成の際の半導体技術における通常のステップを必要とするだけであり、それにもかかわらず小さいオン抵抗Ronを保障する。
【0036】
上記の実施例では本発明のMOS電界効果トランジスタの垂直構造が記述された。当然、本発明は、横方向構造にも適用可能であり、この横方向構造の場合には補助電極11が半導体ボディにおいて横方向に延在する。
【図面の簡単な説明】
【図1】 本発明の第1の実施例のMOSFETの断面図である。
【図2】 本発明の第2の実施例のMOSFETの断面図である。
【図3】 本発明の第3の実施例のMOSFETの断面図である。
【図4】 既存のMOSFETの断面図である。
【符号の説明】
1 半導体ボディ
2 n+形ドレインコンタクトゾーン
3 n形半導体ゾーン
4 p形半導体ゾーン
5 絶縁層
6 p形半導体ゾーン(「ボディ」ゾーン)
9 ゲート電極
G 接続端子
10 金属層
S ソース端子
D ドレイン端子
+UD ドレイン電圧
11 補助電極
12 多結晶シリコン
13 トレンチ
15 破線
14 n-形層
Claims (14)
- MOS電界効果トランジスタであって、
第1の主表面及び第2の主表面を有する1つの伝導形の半導体ボディ(1)を有し、該半導体ボディ(1)はこの1つの伝導形のゾーン(3)を形成し、前記半導体ボディ(1)において前記第1の主表面の側に第1の伝導形とは正反対の他の伝導形の少なくとも1つの第1の半導体ゾーン(6)が埋め込まれており、
前記1つの伝導形の少なくとも1つの第2の半導体ゾーン(7)を有し、該第2の半導体ゾーン(7)は前記第1の半導体ゾーン(6)に設けられており、
前記第2の半導体ゾーン(7)と前記半導体ボディ(1)との間の前記第1の半導体ゾーン(6)の少なくとも上方の領域にゲート電極(9)を有し、
前記半導体ボディ(1)に前記第2の主表面において1つの伝導形の高濃度ドープされたコンタクトゾーン(2)を介して接続する第1の電極(D)を有し、及び、少なくとも前記第2の半導体ゾーン(7)に接続する第2の電極(10;S)を有する、MOS電界効果トランジスタにおいて、
前記半導体ボディ(1)には、絶縁層(5)によって被覆された少なくとも1つの補助電極(11)が設けられており、該補助電極(11)は前記半導体ボディ(1)の前記第1の主表面と第2の主表面との間の方向において前記第1の半導体ゾーン(6)から前記1つの伝導形のゾーン(3)を貫いて延在しており、前記第1の半導体ゾーン(6)に電気的に接続されていることを特徴とする、MOS電界効果トランジスタ。 - 各々の第1の半導体ゾーン(6)のすぐ下に1つ又は複数の補助電極(11)が設けられていることを特徴とする請求項1記載のMOS電界効果トランジスタ。
- 補助電極は棒状に形成されていることを特徴とする請求項1又は2記載のMOS電界効果トランジスタ。
- 補助電極(11)は第2の主表面の領域の1つの伝導形の高濃度ドープされた層(2)にまで到達していることを特徴とする請求項1から3のうちの1項記載のMOS電界効果トランジスタ。
- 補助電極(11)は1つの伝導形の低濃度ドープされた層(14)にまで到達しており、前記層(14)は半導体ボディ(1)と第1の電極(D)に接続された高濃度ドープされた前記1つの伝導形の半導体層(2)との間に設けられていることを特徴とする請求項1から3のうちの1項記載のMOS電界効果トランジスタ。
- 補助電極は高濃度ドープされた多結晶シリコン(12)から成り、該多結晶シリコン(12)は二酸化シリコンから成る絶縁層(5)によって周囲を囲まれていることを特徴とする請求項1から5のうちの1項記載のMOS電界効果トランジスタ。
- 補助電極(11)の深さは5〜40μmであることを特徴とする請求項1から6のうちの1項記載のMOS電界効果トランジスタ。
- 補助電極(11)の幅は1〜5μmであることを特徴とする請求項1から7のうちの1項記載のMOS電界効果トランジスタ。
- 絶縁層の厚さは0.1μmと1μmとの間であることを特徴とする請求項1から8のうちの1項記載のMOS電界効果トランジスタ。
- 絶縁層(5)の厚さは第2の主表面の方向に向かって増大してゆくことを特徴とする請求項1から9のうちの1項記載のMOS電界効果トランジスタ。
- 絶縁層(5)の厚さは補助電極(11)の中央部に至るまで増大してゆくことを特徴とする請求項1から9のうちの1項記載のMOS電界効果トランジスタ。
- 補助電極(11)は、トレンチ(13)をエッチングすること及び前記トレンチ(13)を絶縁層(5)及び多結晶シリコン(12)で充填することによって製造されることを特徴とする請求項1から11のうちの1項記載のMOS電界効果トランジスタ。
- 多結晶シリコン(12)は均一にはドープされていないことを特徴とする請求項6記載のMOS電界効果トランジスタ。
- 第2の主表面の領域の半導体ボディ(1)において、1つの伝導形の高濃度ドープされた層がコンタクトゾーン(2)として設けられていることを特徴とする請求項1から13のうちの1項記載のMOS電界効果トランジスタ。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE19854915.6 | 1998-11-27 | ||
DE19854915A DE19854915C2 (de) | 1998-11-27 | 1998-11-27 | MOS-Feldeffekttransistor mit Hilfselektrode |
PCT/DE1999/003542 WO2000033385A1 (de) | 1998-11-27 | 1999-11-04 | Mos-feldeffekttransistor mit hilfselektrode |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2002531952A JP2002531952A (ja) | 2002-09-24 |
JP3859969B2 true JP3859969B2 (ja) | 2006-12-20 |
Family
ID=7889314
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2000585937A Expired - Fee Related JP3859969B2 (ja) | 1998-11-27 | 1999-11-04 | 補助電極を有するmos電界効果トランジスタ |
Country Status (4)
Country | Link |
---|---|
JP (1) | JP3859969B2 (ja) |
KR (1) | KR100401278B1 (ja) |
AT (1) | ATE419651T1 (ja) |
DE (1) | DE59914942D1 (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6677641B2 (en) * | 2001-10-17 | 2004-01-13 | Fairchild Semiconductor Corporation | Semiconductor structure with improved smaller forward voltage loss and higher blocking capability |
US7368777B2 (en) | 2003-12-30 | 2008-05-06 | Fairchild Semiconductor Corporation | Accumulation device with charge balance structure and method of forming the same |
JP5182359B2 (ja) * | 2008-03-07 | 2013-04-17 | 三菱電機株式会社 | 炭化珪素半導体装置 |
-
1999
- 1999-11-04 JP JP2000585937A patent/JP3859969B2/ja not_active Expired - Fee Related
- 1999-11-04 DE DE59914942T patent/DE59914942D1/de not_active Expired - Lifetime
- 1999-11-04 KR KR10-2000-7008206A patent/KR100401278B1/ko not_active IP Right Cessation
- 1999-11-04 AT AT99963211T patent/ATE419651T1/de not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
KR100401278B1 (ko) | 2003-10-17 |
KR20010034433A (ko) | 2001-04-25 |
JP2002531952A (ja) | 2002-09-24 |
ATE419651T1 (de) | 2009-01-15 |
DE59914942D1 (de) | 2009-02-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6362505B1 (en) | MOS field-effect transistor with auxiliary electrode | |
US9450091B2 (en) | Semiconductor device with enhanced mobility and method | |
TWI417965B (zh) | 具有自我偏壓電極的橫向功率裝置 | |
EP1033759B1 (en) | MOS-gated device having a buried gate and process for forming same | |
US7462908B2 (en) | Dynamic deep depletion field effect transistor | |
JP3899231B2 (ja) | 半導体装置 | |
US6700141B2 (en) | Semiconductor device | |
JP4168049B2 (ja) | 上面ドレインmosゲートデバイスおよびそのための製造方法 | |
US6600194B2 (en) | Field-effect semiconductor devices | |
JP3721172B2 (ja) | 半導体装置 | |
JPH1098188A (ja) | 絶縁ゲート半導体装置 | |
US6787872B2 (en) | Lateral conduction superjunction semiconductor device | |
JP2002314080A (ja) | 半導体装置およびその製造方法 | |
JP2001244461A (ja) | 縦型半導体装置 | |
JP2006310735A (ja) | 一体型本体短絡を有する上部ドレインfet | |
JP2004134597A (ja) | 半導体素子 | |
KR100566599B1 (ko) | 깊은 주입 접합부를 구비한 파워 mosfet | |
JP2008504697A (ja) | ソースフィールド電極を有するmosゲートが設けられているパワー半導体デバイス | |
US20050173741A1 (en) | Top drain MOSFET with thickened oxide at trench top | |
US20070132016A1 (en) | Trench ld structure | |
JP3827954B2 (ja) | Pn分離層をもつigbt | |
JP2020031167A (ja) | 半導体装置およびその製造方法 | |
JP2022143238A (ja) | 半導体装置 | |
KR19990029884A (ko) | 반도체 장치 | |
JP2941823B2 (ja) | 半導体装置及びその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050706 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20051005 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060823 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060920 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100929 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100929 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110929 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110929 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120929 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120929 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130929 Year of fee payment: 7 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |