DE112004002514T5 - Ein Apparat zum Verringern des Stromverbrauchs eines PFC-PWM-Stromrichters - Google Patents

Ein Apparat zum Verringern des Stromverbrauchs eines PFC-PWM-Stromrichters Download PDF

Info

Publication number
DE112004002514T5
DE112004002514T5 DE112004002514T DE112004002514T DE112004002514T5 DE 112004002514 T5 DE112004002514 T5 DE 112004002514T5 DE 112004002514 T DE112004002514 T DE 112004002514T DE 112004002514 T DE112004002514 T DE 112004002514T DE 112004002514 T5 DE112004002514 T5 DE 112004002514T5
Authority
DE
Germany
Prior art keywords
pfc
voltage
pwm
input
terminal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE112004002514T
Other languages
English (en)
Inventor
Ta-Yung Yang
Cheng-Chi Hsueh
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fairchild Taiwan Corp
Original Assignee
System General Corp Taiwan
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by System General Corp Taiwan filed Critical System General Corp Taiwan
Publication of DE112004002514T5 publication Critical patent/DE112004002514T5/de
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/42—Circuits or arrangements for compensating for or adjusting power factor in converters or inverters
    • H02M1/4208—Arrangements for improving power factor of AC input
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/0003—Details of control, feedback or regulation circuits
    • H02M1/0025—Arrangements for modifying reference values, feedback values or error values in the control loop of a converter
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/0003—Details of control, feedback or regulation circuits
    • H02M1/0032—Control circuits allowing low power mode operation, e.g. in standby mode
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
    • Y02B70/00—Technologies for an efficient end-user side electric power management and consumption
    • Y02B70/10—Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P80/00—Climate change mitigation technologies for sector-wide applications
    • Y02P80/10—Efficient use of energy, e.g. using compressed air or pressurized fluid as energy carrier

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Dc-Dc Converters (AREA)

Abstract

Ein Apparat zum Verringern des Stromverbrauchs eines PFC-PWM-Stromrichters, der folgendes umfasst:
einen Steueranschluss zum Erfassen einer Netz-Eingangsspannung, wobei eine Spannung an dem Steueranschluss verwendet wird, um ein PFC-Signal zu steuern, wobei das PFC-Signal verwendet wird, um Schaltvorrichtungen eines PFC-Aufwärtswandlers des PFC-PWM-Stromrichters anzutreiben;
einen ersten Widerstand mit einem ersten Anschluss, der mit der Netz-Eingangsspannung versorgt wird;
einen zweiten Widerstand mit einem zweiten Anschluss, der mit einem Massebezug verbunden ist, wobei ein erster Anschluss des zweiten Widerstands und ein zweiter Anschluss des ersten Widerstands mit dem Steueranschluss verbunden sind;
einen PFC-Power-Manager einer PFC-Steuerung mit einem PFC-Steueranschluss, der mit dem Steueranschluss verbunden ist; wobei der PFC-Power-Manager eine PFC-Bezugsspannung für einen Fehlerverstärker der PFC-Steuerung als Antwort auf die Spannung an dem Steueranschluss bestimmt; wobei der PFC-Power-Manager das PFC-Signal während einem Sperr-Modus abschaltet; wobei der Sperr-Modus angeschaltet wird, wenn ein Niederspannungs-Zustand länger als eine Sperr-Verzögerungszeit anhält; wobei der Niederspannungs-Zustand bedeutet, dass...

Description

  • GEBIET DER ERFINDUNG
  • Die vorliegende Erfindung bezieht sich allgemein auf das Gebiet der Stromrichter mit Schaltmodus. Insbesondere bezieht sich die vorliegende Erfindung auf PFC-PWM-Stromrichter.
  • HINTERGRUND DER ERFINDUNG
  • Viele Stromrichter verwenden Blindstromkompensation (PFC = power factor correction), um den Netzstrom zu kompensieren, und erzeugen anschließend eine sinusförmige Eingangsstrom-Wellenform, die mit der Netzspannung in Phase ist. Das Hinzufügen eines PFC-Schaltkreises and das Vorderende eines DC-zu-DC-Stromrichters kann das Auftreten eines unnötigen Stromverlusts und Wärmeableitung in dem Stromverteilungssystem vermeiden.
  • Leider verbrauchen herkömmliche PFC-Schaltungen intern beträchtliche Mengen an Strom. Das ist besonders unter Leichtlast- und Nullast-Zuständen signifikant. Deshalb erfüllen herkömmliche Stromrichter oft nicht die staatlich vorgeschriebenen Stromsparerfordernisse.
  • Die Aufgabe der vorliegenden Erfindung besteht in der Bereitstellung eines Apparats zum Verringern des Stromverbrauchs eines PFC-PWM-Stromrichters unter Vollast- und Leichtlast-Zuständen. Außerdem schaltet der Apparat gemäß der vorliegenden Erfindung den Stromrichter während Spannungsabfall-Zuständen ab, um den PFC-Schaltkreis vor einem Überlastungsvorgang zu schützen und den Stromverbrauch weiter zu verringern.
  • ZUSAMMENFASSUNG DER ERFINDUNG
  • Die vorliegende Erfindung stellt einen Apparat zum Verringern des Stromverbrauchs eines PFC-PWM-Stromrichters bereit. Der Apparat gemäß der vorliegenden Erfindung schließt einen PFC-Power-Manager und einen PWM-Power-Manager ein. Der Apparat schließt ferner einen Steueranschluss ein, der zum Erfassen der Netz-Eingangsspannung und zum Steuern eines PFC-Signals und eines PWM-Signals verwendet wird.
  • Der PFC-Power-Manager erzeugt eine PFC-Bezugsspannung für einen Fehlerverstärker der PFC-Steuerung als Antwort auf die Spannung an dem Steueranschluss. Der PFC-Power-Manager schaltet das PFC-Signal ab, wann immer die Spannung an dem Steueranschluss unter einen Niederspannungs-Grenzwert fällt.
  • Der PWM-Power-Manager schaltet das PWM-Signal ab, wann immer die Spannung an dem Steueranschluss unter eine programmierbare Grenzwertspannung fällt. Eine Rückführspannung der PWM-Steuerung nimmt als Antwort auf die Abnahme der Last des Stromrichters ab. Wann immer die Rückführspannung der PWM-Steuerung unter einen Niederlast-Grenzwert fällt, zieht der PWM-Power-Manager die Spannung an dem Steueranschluss runter. Das schaltet das PFC-Signal ab.
  • Der PFC-Power-Manager steuert die Ausgangsspannung des PFC-Aufwärtswandlers als Antwort auf den Spannungsbereich des Netzeingangs. Das gestattet der PFC-PWM-Steuerung, die Effizienz des PFC-Aufwärtswandlers zu optimieren und den Stromverbrauch unter Vollast-Zuständen zu verringern.
  • Während Netzeingangs-Zuständen mit Niederspannung, wie Spannungsabfälle, schalten der PFC-Power-Manager und der PWM-Power-Manager den PFC-Aufwärtswandler und den DC-zu-DC-Stromrichter ab. Das schützt den PFC-Schaltkreis vor einem Überlastungsvorgang und spart Strom. Zusätzlich schaltet der PWM-Power-Manager den PFC- Aufwärtswandler während Niederlast-Zuständen ab, um weiter den Stromverbrauch des Stromrichters zu verringern.
  • Es soll verstanden werden, dass sowohl die vorangehende allgemeine Beschreibung als auch die folgende detaillierte Beschreibung beispielhaft sind und eine weitere Erläuterung der Erfindung, wie sie beansprucht ist, bereitstellen sollen.
  • KURZE BESCHREIBUNG DER ZEICHNUNGEN
  • Die begleitenden Zeichnungen sind eingefügt, um ein weiteres Verständnis der Erfindung bereitzustellen, und sind in diese Spezifikation inkorporiert und bilden einen Teil davon. Die Zeichnungen stellen Ausführungsformen der Erfindung dar und dienen zusammen mit der Beschreibung, um die Prinzipien der Erfindung zu erläutern.
  • 1 zeigt eine schematische Schaltung eines PFC-PWM-Stromrichters gemäß einer bevorzugten Ausführungsform der vorliegenden Erfindung.
  • 2 zeigt eine PFC-Steuerung gemäß einer bevorzugten Ausführungsform der vorliegenden Erfindung.
  • 3 zeigt eine PFC-Steuerung gemäß einer weiteren bevorzugten Ausführungsform der vorliegenden Erfindung.
  • 4 zeigt eine PWM-Steuerung gemäß einer bevorzugten Ausführungsform der vorliegenden Erfindung.
  • 5 zeigt einen Timer gemäß einer bevorzugten Ausführungsform der vorliegenden Erfindung.
  • BESCHREIBUNG DER BEVORZUGTEN AUSFÜHRUNGSFORMEN
  • 1 zeigt ein schematisches Schaltungsdiagramm eines PFC-PWM-Stromrichters gemäß einer bevorzugten Ausführungsform der vorliegenden Erfindung. Gemäß der vorliegenden Erfindung ist ein Apparat 100 zum Verringern des Stromverbrauchs des PFC-PWM-Stromrichters eingeschlossen. Der PFC-PWM-Stromrichter schließt eine PFC-Steuerung 10 ein. Die PFC-Steuerung 10 schließt einen Netzspannungs-Eingangsanschluss VIN, einen Netzstrom-Eingangsanschluss IIN, einen PFC-Steueranschluss CT1, einen Kompensationsanschluss VEA, einen PFC-Ausgangsanschluss OP1 und einen Rückführungs-Eingangsanschluss PFC_FB ein. Die Netzspannungs-Eingangsanschluss VIN wird verwendet, um die Information der Netz-Eingangsspannung zu erfassen. Der Netzstrom-Eingangsanschluss IIN wird verwendet, um die Information des Netz-Eingangsstroms zu erfassen.
  • Der PFC-PWM-Stromrichter schließt einen PFC-Aufwärtswandler ein. Der PFC-Aufwärtswandler umfasst einen Induktor 70, einen Gleichrichter 35, eine Schaltvorrichtung 31 und einen Kondensator 40. Der PFC-Aufwärtswandler erzeugt eine PFC-Ausgangsspannung über den Kondensator 40. Der PFC-Aufwärtswandler schließt ferner einen Spannungsteiler ein, der zwischen einer Kathode des Gleichrichters 35 und einem Massebezug angeschlossen ist. Der Spannungsteiler besteht aus einem Widerstand 53 und einem Widerstand 54, die in Reihe geschaltet sind. Der Spannungsteiler erzeugt eine PFC-Rückführschleife zum Bereitstellen einer PFC-Rückführspannung VFB1 an den Rückführ-Eingangsanschluss PFC_FB der PFC-Steuerung 10.
  • Der PFC-Aufwärtswandler schließt ferner einen Kondensator 41 ein, der mit einem Kompensationsanschluss VEA verbunden ist. Der Kompensationsanschluss VEA ist mit einem Ausgang eines Fehlerverstärkers 131 (gezeigt in 2) der PFC-Steuerung 10 verbunden. Das geschieht, um eine Frequenzkompensation für die PFC-Rückführschleife bereitzustellen. Die PFC-Steuerung 10 erzeugt ferner ein PFC-Signal VPFC über den PFC-Ausgangsanschluss OP1, um die Schaltvorrichtung 31 anzutreiben. Die Schaltvorrichtung 31 wird verwendet, um die PFC-Ausgangsspannung zu regulieren und eine sinusförmige Eingangsstrom-Wellenform zu erzeugen, die mit der Netz-Eingangsspannung in Phase ist.
  • Der PFC-PWM-Stromrichter schließt ferner einen Rücklauf-DC-zu-DC-Stromrichter ein. Der Rücklauf-DC-zu-DC-Stromrichter schließt einen Wandler 75, eine Schaltvorrichtung 32, einen Gleichrichter 36 und einen Kondensator 45 ein. Der Rücklauf-DC-zu-DC-Stromrichter schließt ferner einen Widerstand 55, einen Widerstand 56 und einen Fehlerverstärker 60 ein. Diese zwei Widerstände 55 und 56 werden verwendet, um eine Ausgangsspannung VO des Rücklauf-DC-zu-DC-Stromrichters zu fühlen.
  • Ein negativer Eingang des Fehlerverstärkers 60 ist mit einem Anschlussstück der zwei Widerstände 55 und 56 verbunden. Der Fehlerverstärker 60 schließt ferner einen positiven Eingang ein, der mit einer Bezugsspannung VR zum Regulieren der Ausgangsspannung VO versorgt wird. Die Widerstände 55 und 56 sind mit dem Fehlerverstärker 60 und einem optischen Koppler 65 gekoppelt, um eine PWM-Rückführschleife zu bilden. Ein Widerstand 58 ist mit einem Kondensator 49 verbunden, um eine Frequenzkompensation für die PWM-Rückführschleife bereitzustellen. Der PFC-PWM-Stromrichter schließt ferner eine PWM-Steuerung 20 ein. Die PWM-Steuerung 20 schließt einen Rückführ-Eingangsanschluss PWM_FB, einen PWM-Steueranschluss CT2 und einen PWM-Ausgangsanschluss OP2 ein. Ein Ausgang des optischen Kopplers 65 stellt eine PWM-Rückführspannung VFB2 an den Rückführ-Eingangsanschluss PWM_FB der PWM-Steuerung 20 bereit. Als Antwort auf die PWM-Rückführspannung VFB2 erzeugt die PWM-Steuerung 20 ein PWM-Signal VPWM über den PWM-Ausgangsanschluss OP2, um die Schaltvorrichtung 32 anzutreiben. Das geschieht, um die Ausgangsspannung VO des Rücklauf-DC-zu-DC-Stromrichters zu regulieren.
  • Die PWM-Rückführspannung VFB2 wird als Antwort auf die Lastabnahme in dem Rücklauf-DC-zu-DC-Stromrichter abgesenkt. Der PFC-PWM-Stromrichter schließt ferner einen Steueranschluss CTL ein. Der Steueranschluss CTL wird verwendet, um die Netz-Eingangsspannung zu erfassen und das PFC-Signal VPFC zu steuern. Ein erster Anschluss eines Widerstands 51 ist mit einem Ausgang eines Brückengleichrichters 30 verbunden. Auf diese Weise wird eine Netz-Eingangsspannung VIN an den ersten Anschluss des Widerstands 51 geliefert. Ein zweiter Anschluss eines Widerstands 52 ist mit dem Massebezug verbunden. Ein zweiter Anschluss des Widerstands 51 und ein erster Anschluss des Widerstands 52 sind mit dem Steueranschluss CTL verbunden.
  • Die PFC-Steuerung 10 schließt einen PFC-Power-Manager 15 ein. Ein Eingang des PFC-Power-Managers 15 ist mit dem PFC-Steueranschluss CT1 der PFC-Steuerung 10 verbunden. Der PFC-Steueranschluss CT1 der PFC-Steuerung 10 ist ferner mit dem Steueranschluss CTL verbunden. Der PFC-Power-Manager 15 liefert eine PFC-Bezugsspannung an den Fehlerverstärker 131 der PFC-Steuerung 10. Die PFC-Bezugsspannung wird als Antwort auf die Spannung an dem Steueranschluss CTL bestimmt. Der PFC-Power-Manager 15 schaltet das PFC-Signal VPFC während einem Sperr-Modus ab. Der Sperr-Modus wird angeschaltet, wann immer ein Niederspannungs-Zustand länger als eine Sperr-Verzögerungszeit anhält. Der Niederspannungs-Zustand bedeutet, dass die Spannung an dem Steueranschluss CTL niedriger als eine Niederspannungs-Grenzwertspannung VR2 ist.
  • Die PWM-Steuerung 20 schließt einen PWM-Power-Manager 25 ein. Ein Eingang des PWM-Power-Managers 25 ist mit dem PWM-Steueranschluss CT2 der PWM-Steuerung 20 verbunden. Der PWM-Steueranschluss CT2 der PWM-Steuerung 20 ist ferner mit dem Steueranschluss CTL verbunden. Der PWM-Power-Manager 25 zieht die Spannung an dem Steueranschluss CTL während einem Standby-Modus runter. Der Standby-Modus wird angeschaltet, wann immer ein Niederlast-Zustand länger als eine Standby-Verzögerungszeit anhält. Der Niederlast-Zustand zeigt an, dass die PWM-Rückführspannung VFB2 niedriger als eine Niederlast-Grenzwertspannung VR5 ist.
  • Außerdem schaltet der PWM-Power-Manager 25 das PWM-Signal VPWM während einem Stopp-Modus ab. Der Stopp-Modus wird angeschaltet, wann immer ein Spannungsabfall-Zustand länger als eine Stopp-Verzögerungszeit anhält. Der Spannungsabfall-Zustand erscheint, wann immer die Spannung an dem Steueranschluss CTL niedriger als eine programmierbare Grenzwertspannung ist. Wenn der Standby-Modus angeschaltet oder abgeschaltet wird, wird eine spezifische Grenzwertspannung als die programmierbare Grenzwertspannung bestimmt.
  • 2 zeigt die PFC-Steuerung 10 gemäß einer bevorzugten Ausführungsform der vorliegenden Erfindung. Die PFC-Steuerung 10 schließt einen Vergleicher 111, einen Vergleicher 112, einen Hochspannungs-Verzögerungstimer 115, einen Sperr-Verzögerungstimer 116, einen Schalter 118, einen Schalter 119, einen PFC-Prozessor 132, ein NAND-Gatter 133, ein SR-Flip-Flop 135 und den Fehlerverstärker 131 ein.
  • Der PFC-Prozessor 132 wird verwendet, um ein Schaltsignal zu erzeugen. Das Schaltsignal setzt/löscht das PFC-Signal VPFC als Antwort auf ein Ausgangssignal des Fehlerverstärkers 131, der Netz-Eingangsspannung VIN und eines Netz-Eingangsstroms IIN. Ein Setzeingang des S-R-Flip-Flops 135 ist mit einem ersten Ausgang des PFC-Prozessors 132 verbunden. Ein Löscheingang des S-R-Flip-Flops 135 ist mit einem Ausgang des NAND-Gatters 133 verbunden. Ein Eingang des SR-Flip-Flops 135 ist mit dem PFC-Ausgangsanschluss OP1 der PFC-Steuerung 10 zum Liefern des PFC-Signals VPFC verbunden. Ein erster Eingang des NAND-Gatters 133 ist mit einem zweiten Ausgang des PFC-Prozessors 132 verbunden. Ein negativer Eingang des Fehlerverstärkers 131 ist mit dem Rückführ-Eingangsanschluss PFC_FB verbunden. Der Ausgang des Fehlerverstärkers 131 ist mit dem Kompensationsanschluss VEA verbunden. Der Rückführ-Eingangsanschluss PFC_FB ist mit einem Anschlussteil des in der 1 gezeigten Widerstands 53 und des Widerstands 54 verbunden.
  • Der Vergleicher 111 wird zum Erzeugen eines Hochspannungs-Zustands als Antwort auf die Spannung an dem Steueranschluss CTL verwendet. Ein positiver Eingang des Vergleichers 111 ist mit dem PWM-Steueranschluss CT1 verbunden. Ein negativer Eingang des Vergleichers 111 wird mit einer Bereichs-Grenzwertspannung VR1 versorgt. Ein Vergleicher 112 wird verwendet, um das Vorhandensein eines Niederspannungs-Zustands als Antwort auf die Spannung an dem Steueranschluss CTL anzuzeigen. Ein positiver Eingang des Vergleichers 112 wird mit der Niederspannungs-Grenzwertspannung VR2 versorgt. Ein negativer Eingang des Vergleichens 112 ist mit dem PFC-Steueranschluss CT1 verbunden.
  • Der Hochspannungs-Verzögerungstimer 115 erzeugt eine Hochspannungs-Verzögerungszeit. Wann immer die Spannung an dem PFC-Steueranschluss CT1 die Bereichs-Grenzwertspannung VR1 übersteigt, wird der Hochspannungs-Zustand erzeugt. Der Hochspannungs-Verzögerungstimer 115 wird verwendet, um sicherzustellen, dass der Hochspannungs-Zustand länger als die Hochspannungs-Verzögerungszeit anhält. Ein Eingang des Hochspannungs-Verzögerungstimers 115 ist mit einem Ausgang des Vergleichers 111 verbunden.
  • Der Sperr-Verzögerungstimer 116 erzeugt die Sperr-Verzögerungszeit. Wann immer die Spannung an dem PFC-Steueranschluss CT1 unter die Niederspannungs-Grenzwertspannung VR2 fällt, wird der Niederspannungs-Zustand erzeugt. Der Sperr-Verzögerungstimer 116 wird verwendet, um sicherzustellen, dass der Niederspannungs-Zustand länger als die Sperr-Verzögerungszeit anhält. Ein Eingang des Sperr-Verzögerungstimers 116 ist mit einem Ausgang des Vergleichers 112 verbunden. Die Löscheingänge des Hochspannungs-Verzögerungstimers 115 und des Sperr-Verzögerungstimers 116 werden beide von einem Stromanschalt-/Löschsignal RST angetrieben. Ein negativer Ausgang des Sperr-Verzögerungstimers 116 erzeugt ein Sperr-Signal. Das Sperr-Signal wird an einen zweiten Eingang des NAND-Gatters 133 geliefert, um das PFC-Signal VPFC abzuschalten.
  • Zwei Schalter 118 und 119 werden verwendet, um die PFC-Bezugsspannung an den Fehlerverstärker 131 zu liefern. Die Eingangsanschlüsse der Schalter 118 und 119 werden jeweils mit einer Bezugsspannung VR3 und einer Bezugsspannung VR4 versorgt. Die Ausgangsanschlüsse der Schalter 118 und 119 sind beide mit einem positiven Eingang des Fehlerverstärkers 131 verbunden. Ein Steueranschluss des Schalters 118 ist mit einem positiven Ausgang des Hochspannungs-Verzögerungstimers 115 verbunden. Ein Steueranschluss des Schalters 119 ist mit einem negativen Ausgang des Hochspannungs-Verzögerungstimers 115 verbunden.
  • 3 zeigt die PFC-Steuerung gemäß einer weiteren bevorzugten Ausführungsform der vorliegenden Erfindung, wobei die PFC-Steuerung gemäß dieser Ausführungsform zu der in 2 gezeigten PFC-Steuerung 10 mit der Ausnahme ähnlich ist, dass die beiden Schalter 118 und 119 durch einen Transistor 113 und einen Widerstand 117 ersetzt sind. Als Antwort auf die Spannung an dem PFC-Steueranschluss CT1 variiert der PFC-Power-Manager 15 der PFC-Steuerung 10 den Widerstand eines negativen Eingangs des Fehlerverstärkers 131. Der negative Eingang des Fehlerverstärkers 131 ist mit dem Rückfuhr-Eingangsanschluss PFC_FB verbunden. Ein positiver Eingang des Fehlerverstärkers 131 wird mit einer Bezugsspannung VR9 versorgt.
  • Der PFC-Power-Manager 15 schließt den Transistor 113 und den Widerstand 117 ein, um den Widerstand des negativen Eingangs des Fehlerverstärkers 131 zu steuern. Ein Gatter des Transistors 113 wird von einem positiven Ausgang des Hochspannungs-Verzögerungstimers 115 angetrieben. Eine Source des Transistors 113 ist mit dem Massebezug verbunden. Ein Drain des Transistors 113 ist mit dem negativen Eingang des Fehlerverstärkers 131 über den Widerstand 117 verbunden. Wenn der Netzeingang in dem Hochspannungsbereich arbeitet, erniedrigt der PFC-Power-Manager 15 den Widerstand des Spannungsteilers. Das erhöht die PFC-Ausgangsspannung des PFC-Aufwärtswandlers.
  • 4 zeigt die PWM-Steuerung 20 gemäß einer bevorzugten Ausführungsform der vorliegenden Erfindung. Die PWM-Steuerung 20 schließt den PWM-Power-Manager 25, einen Oszillator 192, einen Vergleicher 191, ein NAND-Gatter 193 und ein SR-Flip-Flop 195 ein. Der Oszillator 192 erzeugt ein Taktsignal CLK. Das Taktsignal CLK wird an einen Setzeingang des SR-Flip-Flops 195 geliefert, um einen Schaltzyklus zu initiieren. Ein positiver Eingang des Vergleichers 191 ist mit dem Rückführ-Eingangsanschluss PWM_FB gekoppelt. Der Oszillator 192 erzeugt ferner ein Rampensignal RMP. Das Rampensignal RMP wird an einen negativen Eingang des Vergleichers 191 geliefert. Wenn das Spannungsniveau des Rampensignals RMP die PWM-Rückführspannung VFB2 übersteigt, liefert der Vergleicher 191 ein logisches Niedersignal an einen ersten Eingang des NAND-Gatters 193. Das löscht den SR-Flip-Flop 195 und schaltet das PWM-Signal VPWM ab.
  • Der PWM-Power-Manager 25 hat den PWM-Steueranschluss CT2 mit dem Steueranschluss CTL verbunden. Der PWM-Power-Manager 25 schließt einen Vergleicher 152 ein. Dieser wird zum Anzeigen des Vorhandenseins eines Niederlast-Zustands als Antwort auf die PWM-Rückführspannung VFB2 verwendet. Ein negativer Eingang des Vergleichers 152 ist mit dem Rückführ-Eingangsanschluss PWM_FB verbunden. Ein positiver Eingang des Vergleichers 152 wird mit der Niederlast-Grenzwertspannung VR5 versorgt.
  • Ein Vergleicher 151 wird zum Anzeigen des Spannungsabfall-Zustands als Antwort auf die Spannung an dem Steueranschluss CTL verwendet. Ein positiver Eingang des Vergleichers 151 wird mit der programmierbaren Grenzwertspannung versorgt. Ein negativer Eingang des Vergleichers 151 ist mit dem PWM-Steueranschluss CT2 verbunden.
  • Ein Stopp-Verzögerungstimer 155 hat eine Stopp-Verzögerungszeit, um sicherzustellen, dass der Spannungsabfall-Zustand länger als die Stopp-Verzögerungszeit anhält. Ein Eingang des Stopp-Verzögerungstimers 155 ist mit einem Ausgang des Vergleichers 151 verbunden. Ein negativer Ausgang des Stopp-Verzögerungstimers 155 ist mit einem zweiten Eingang des NAND-Gatters 193 verbunden.
  • Ein Standby-Verzögerungstimer 156 hat die Standby-Verzögerungszeit, um sicherzustellen, dass der Niederlast-Zustand länger als die Standby-Verzögerungszeit anhält. Ein Eingang des Standby-Verzögerungstimers 156 ist mit einem Ausgang des Vergleichers 152 verbunden. Die Löscheingänge des Stopp-Verzögerungstimers 155 und des Standby-Verzögerungstimers 156 werden beide von dem Stromanschalt-/Löschsignal RST angetrieben.
  • Die Eingangsanschlüsse der Schalter 158 und 159 werden mit einer Bezugsspannung VR7 bzw. einer Bezugsspannung VR6 versorgt. Die Ausgangsanschlüsse der Schalter 158 und 159 sind mit dem positiven Eingang des Vergleichers 151 verbunden. Ein Steueranschluss des Schalters 158 ist mit einem positiven Ausgang des Standby-Verzögerungstimers 156 verbunden. Ein Steueranschluss des Schalters 159 ist mit einem negativen Ausgang des Standby-Verzögerungstimers 156 verbunden. Ein Gatter eines Transistors 180 ist mit dem positiven Ausgang des Standby-Verzögerungstimers 156 verbunden. Eine Source des Transistors 180 ist mit dem Massebezug verbunden. Ein Drain des Transistors 180 ist mit dem PWM-Steueranschluss CT2 über einen Widerstand 185 verbunden. Der PWM-Steueranschluss CT2 ist ferner mit dem Steueranschluss CTL verbunden.
  • 5 zeigt einen Timer zum Erzeugen einer Verzögerungszeit gemäß einer bevorzugten Ausführungsform der vorliegenden Erfindung. Das zeigt eine mögliche Implementierung des Hochspannungs-Verzögerungstimers 115, des Sperr-Verzögerungstimers 116, des Stopp-Verzögerungstimers 155 und des Standby-Verzögerungstimers 156. Der Timer schließt eine Entprellungs-Stufe und eine Verzögerungs-Stufe ein, die in Reihe geschaltet sind. Das schützt den Timer vor Rauschinterferenz und stellt sicher, dass das Eingangssignal länger als die Verzögerungszeit anhält.
  • Die Entprellungs-Stufe schließt ferner mehrere D-Flip-Flops ein, die in Reihe geschaltet sind. Die Takteingänge dieser D-Flip-Flops werden mit einem Taktsignal CK1 versorgt. Die Löscheingänge dieser D-Flip-Flops werden in der Entprellungs-Stufe mit dem Stromanschalt-/Löschsignal RST versorgt. Ein Ausgang der Entprellungs-Stufe ist mit einem Eingang der Verzögerungs-Stufe verbunden. Die Verzögerungs-Stufe schließt ebenfalls mehrere D-Flip-Flops, die in Reihe geschaltet sind, als einen Binärzähler ein. Die Löscheingänge dieser D-Flip-Flops sind in der Verzögerungs-Stufe jedoch mit dem Eingang der Verzögerungs-Stufe verbunden. Der Eingang der Verzögerungs-Stufe verbindet mit einem D-Eingang eines ersten D-Flip-Flops 145 der Verzögerungs-Stufe. Ein Takteingang des ersten D-Flip-Flops 145 wird mit einem Taktsignal CK2 versorgt.
  • Der PFC-Power-Manager 15 steuert die PFC-Ausgangsspannung des PFC-Aufwärtswandlers als Antwort auf die Spannung des Netzeingangs. Er erzeugt zum Beispiel einen 250 V DC-Ausgang, wenn die Netz-Eingangsspannung-Source VAC in dem Bereich von 90 V AC ~ 180 V AC ist. Der PFC-Power-Manager 15 erzeugt einen 380 V DC-Ausgang, wenn die Netz-Eingangsspannung-Source VAC zwischen 180 V AC ~ 265 V AC ist. Weil die PFC-Ausgangsspannung des PFC-Aufwärtswandlers als Antwort auf die Netz-Eingangsspannung bestimmt wird, kann der Stromverbrauch des Stromrichters unter Vollast-Zuständen verringert werden. Während Netz-Eingangszuständen mit Niederspannung (z.B. Spannungsabfälle) schalten außerdem der PFC-Power-Manager 15 und der PWM-Power-Manager 25 den PFC-Aufwärtswandler und den DC-zu-DC-Stromrichter ab. Das kann den PFC-Schaltkreis vor einem Überlastungsvorgang schützen während der Stromverbrauch verringert wird. Zusätzlich schaltet der PWM-Power-Manager 25 den PFC-Aufwärtswandler während Niederspannungs-Zuständen ab. Das verringert ferner den Gesamtstromverbrauch des Stromrichters. Sämtliche dieser Maßnahmen tragen zu einem effizienteren Vorgang seitens des Stromrichters bei.
  • Es ist dem Fachmann ersichtlich, dass mehrere Modifikationen und Variationen an der Struktur der vorliegenden Erfindung vorgenommen werden können, ohne von dem Schutzumfang oder Geist der vorliegenden Erfindung abzuweichen. Angesichts des vorangegangenen soll die vorliegende Erfindung Modifikationen und Variationen dieser Erfindung unter der Voraussetzung abdecken, dass sie in den Schutzumfang der folgenden Ansprüche und ihrer Äquivalente fallen.
  • ZUSAMMENFASSUNG
  • Ein Apparat zum Verringern des Stromverbrauchs eines PFC-PWM-Stromrichters wird beschrieben. Der Apparat schließt einen Steueranschluss ein, der zum Erfassen einer Netz-Eingangsspannung und zum Steuern eines PFC-Signals und eines PWM-Signals verwendet wird. Der Apparat schließt ferner einen PFC-Power-Manager und einen PWM-Power-Manager ein. Der PFC-Power-Manager der PFC-Steuerung bestimmt eine PFC-Bezugsspannung für einen Fehlerverstärker der PFC-Steuerung. Die PFC-Bezugsspannung wird als Antwort auf die Spannung an dem Steueranschluss erzeugt. Der PFC-Power-Manager schaltet das PFC-Signal ab, wann immer die Spannung an dem Steueranschluss unter eine Niederspannungs-Grenzwertspannung fällt. Der PWM-Power-Manager schaltet das PWM-Signal ab, wann immer die Spannung an dem Steueranschluss unter eine programmierbare Grenzwertspannung fällt. Außerdem zieht der PWM-Power-Manager die Spannung an dem Steueranschluss runter, um den PFC-Schaltkreis während Leichtlast- und Nullast-Zuständen abzuschalten.

Claims (6)

  1. Ein Apparat zum Verringern des Stromverbrauchs eines PFC-PWM-Stromrichters, der folgendes umfasst: einen Steueranschluss zum Erfassen einer Netz-Eingangsspannung, wobei eine Spannung an dem Steueranschluss verwendet wird, um ein PFC-Signal zu steuern, wobei das PFC-Signal verwendet wird, um Schaltvorrichtungen eines PFC-Aufwärtswandlers des PFC-PWM-Stromrichters anzutreiben; einen ersten Widerstand mit einem ersten Anschluss, der mit der Netz-Eingangsspannung versorgt wird; einen zweiten Widerstand mit einem zweiten Anschluss, der mit einem Massebezug verbunden ist, wobei ein erster Anschluss des zweiten Widerstands und ein zweiter Anschluss des ersten Widerstands mit dem Steueranschluss verbunden sind; einen PFC-Power-Manager einer PFC-Steuerung mit einem PFC-Steueranschluss, der mit dem Steueranschluss verbunden ist; wobei der PFC-Power-Manager eine PFC-Bezugsspannung für einen Fehlerverstärker der PFC-Steuerung als Antwort auf die Spannung an dem Steueranschluss bestimmt; wobei der PFC-Power-Manager das PFC-Signal während einem Sperr-Modus abschaltet; wobei der Sperr-Modus angeschaltet wird, wenn ein Niederspannungs-Zustand länger als eine Sperr-Verzögerungszeit anhält; wobei der Niederspannungs-Zustand bedeutet, dass eine Spannung an dem PFC-Steueranschluss niedriger als eine Niederspannungs-Grenzwertspannung ist; und einen PWM-Power-Manager einer PWM-Steuerung mit einem PWM-Steueranschluss, der mit dem Steueranschluss verbunden ist; wobei der PWM-Power-Manager die Spannung an dem Steueranschluss unter einem Standby-Modus runter zieht; wobei der Standby-Modus angeschaltet wird, wenn ein Niederlast-Zustand länger als eine Standby-Verzögerungszeit anhält; wobei der Niederlast-Zustand bedeutet, dass eine Rückführspannung der PWM-Steuerung niedriger als eine Niederlast-Grenzwertspannung ist; wobei die Rückführspannung der PWM-Steuerung abnimmt, wann immer eine Last des PFC-PWM-Stromrichters abnimmt.
  2. Der Apparat für den PFC-PWM-Stromrichter wie in Anspruch 1 beansprucht, wobei der PWM-Power-Manager ein PWM-Signal während einem Stopp-Modus abschaltet, wobei der Stopp-Modus angeschaltet wird, wenn ein Spannungsabfall-Zustand länger als eine Stopp-Verzögerungszeit anhält; wobei der Spannungsabfall-Zustand bedeutet, dass die Spannung an dem Steueranschluss niedriger als eine programmierbare Grenzwertspannung ist; wobei ein Anschalten oder Abschalten des Standby-Modus die programmierbare Grenzwertspannung bestimmt; wobei das PWM-Signal verwendet wird, um Schaltvorrichtungen eines DC-zu-DC-Stromrichters des PFC-PWM-Stromrichters anzutreiben.
  3. Der Apparat für den PFC-PWM-Stromrichter wie in Anspruch 1 beansprucht, wobei der PFC-Power-Manager folgendes umfasst: einen Bereichs-Vergleicher zum Erzeugen eines Hochspannungs-Zustands als Antwort auf die Spannung an dem Steueranschluss; wobei ein positiver Eingang des Bereichs-Vergleichers mit dem PFC-Steueranschluss verbunden ist; wobei ein negativer Eingang des Bereichs-Vergleichers mit einer Bereichs-Grenzwertspannung versorgt wird; einen Niederspannungs-Vergleicher zum Erzeugen des Niederspannungs-Zustands als Antwort auf die Spannung an dem Steueranschluss; wobei ein positiver Eingang des Niederspannungs-Vergleichers mit der Niederspannungs-Grenzwertspannung versorgt wird; wobei ein negativer Eingang des Niederspannungs-Vergleichers mit dem PFC-Steueranschluss verbunden ist; einen Hochspannungs-Verzögerungstimer zum Erzeugen einer Hochspannungs-Verzögerungszeit, wobei der Hochspannungs-Verzögerungstimer sicherstellt, dass der Hochspannungs-Zustand länger als die Hochspannungs-Verzögerungszeit anhält, wobei ein Eingang des Hochspannungs-Verzögerungstimers mit einem Ausgang des Bereichs-Vergleichers verbunden ist; einen Sperr-Verzögerungstimer zum Erzeugen der Sperr-Verzögerungszeit, wobei der Sperr-Verzögerungstimer sicherstellt, dass der Niederspannungs-Zustand länger als die Sperr-Verzögerungszeit anhält, wobei ein Eingang des Sperr-Verzögerungstimers mit einem Ausgang des Niederspannungs-Vergleichers verbunden ist; wobei ein negativer Ausgang des Sperr-Verzögerungstimers ein Sperr-Signal erzeugt, um das PFC-Signal abzuschalten; und einen ersten PFC-Schalter und einen zweiten PFC-Schalter, wobei ein Eingangsanschluss des ersten PFC-Schalters mit einer ersten PFC-Bezugsspannung versorgt wird, wobei ein Eingangsanschluss des zweiten PFC-Schalters mit einer zweiten PFC-Bezugsspannung versorgt wird; wobei ein Ausgangsanschluss des ersten PFC-Schalters und ein Ausgangsanschluss des zweiten PFC-Schalters mit einem positiven Eingang des Fehlerverstärkers der PFC-Steuerung verbunden sind; wobei der erste PFC-Schalter von einem positiven Ausgang des Hochspannungs-Verzögerungstimers gesteuert wird, wobei der zweite PFC-Schalter von einem negativen Ausgang des Hochspannungs-Verzögerungstimers gesteuert wird.
  4. Der Apparat für den PFC-PWM-Stromrichter wie in Anspruch 1 beansprucht, wobei der PWM-Power-Manager folgendes umfasst: einen Niederlast-Vergleicher zum Erzeugen des Niederlast-Zustands als Antwort auf die Rückführspannung der PWM-Steuerung; wobei ein negativer Eingang des Niederlast-Vergleichers mit der Rückführspannung der PWM-Steuerung versorgt wird; wobei ein positiver Eingang des Niederlast-Vergleichers mit der Niederlast-Grenzwertspannung versorgt wird; einen Spannungsabfall-Vergleicher zum Erzeugen des Spannungsabfall-Zustands als Antwort auf die Spannung an dem Steueranschluss; wobei ein positiver Eingang des Spannungsabfall-Vergleichers mit der programmierbaren Grenzwertspannung versorgt wird; wobei ein negativer Eingang des Spannungsabfall-Vergleichers mit dem PWM-Steueranschluss verbunden ist; einen Stopp-Verzögerungstimer zum Erzeugen einer Stopp-Verzögerungszeit, wobei der Stopp-Verzögerungstimer sicherstellt, dass der Spannungsabfall-Zustand länger als die Stopp-Verzögerungszeit anhält, wobei ein Eingang des Stopp-Verzögerungstimers mit einem Ausgang des Spannungsabfall-Vergleichers verbunden ist; einen Standby-Verzögerungstimer zum Erzeugen einer Standby-Verzögerungszeit, wobei der Standby-Verzögerungstimer sicherstellt, dass der Niederlast-Zustand länger als die Standby-Verzögerungszeit anhält, wobei ein Eingang des Standby-Verzögerungstimers mit einem Ausgang des Niederlast-Vergleichers verbunden ist; einen ersten PWM-Schalter und einen zweiten PWM-Schalter, wobei ein Eingangsanschluss des ersten PWM-Schalters mit einer ersten PWM-Bezugsspannung versorgt wird, wobei ein Eingangsanschluss des zweiten PWM-Schalters mit einer zweiten PWM-Bezugsspannung versorgt wird; wobei ein Ausgangsanschluss des ersten PWM-Schalters und ein Ausgangsanschluss des zweiten PWM-Schalters mit dem positiven Eingang des Spannungsabfall-Vergleichers zum Bereitstellen der programmierbaren Grenzwertspannung verbunden sind; wobei der erste PWM-Schalter von einem positiven Ausgang des Standby-Verzögerungstimers gesteuert wird, wobei der zweite PWM-Schalter von einem negativen Ausgang des Standby-Verzögerungstimers gesteuert wird; und einen Standby-Transistor und einen Standby-Widerstand, wobei ein Gatter des Standby-Transistors mit dem positiven Ausgang des Standby-Verzögerungstimers verbunden ist; wobei eine Source des Standby-Transistors mit dem Massebezug verbunden ist; wobei ein Drain des Standby-Transistors mit dem PWM-Steueranschluss über den Standby-Widerstand verbunden ist.
  5. Ein Apparat zum Verringern des Stromverbrauchs eines PFC-PWM-Stromrichters, der folgendes umfasst: einen Steueranschluss zum Erfassen einer Netz-Eingangsspannung, wobei eine Spannung an dem Steueranschluss verwendet wird, um ein PFC-Signal zu steuern, wobei das PFC-Signal verwendet wird, um Schaltvorrichtungen eines PFC-Aufwärtswandlers des PFC-PWM-Stromrichters anzutreiben; einen ersten Widerstand mit einem ersten Anschluss, der mit der Netz-Eingangsspannung versorgt wird; einen zweiten Widerstand mit einem zweiten Anschluss, der mit einem Massebezug verbunden ist, wobei ein erster Anschluss des zweiten Widerstands und ein zweiter Anschluss des ersten Widerstands mit dem Steueranschluss verbunden sind; einen PFC-Power-Manager einer PFC-Steuerung mit einem PFC-Steueranschluss, der mit dem Steueranschluss verbunden ist; wobei der PFC-Power-Manager den Widerstand in einem negativen Eingang eines Fehlerverstärkers der PFC-Steuerung als Antwort auf die Spannung an dem Steueranschluss variiert; wobei der PFC-Power-Manager das PFC-Signal während einem Sperr-Modus abschaltet; wobei der Sperr-Modus angeschaltet wird, wenn ein Niederspannungs-Zustand länger als eine Sperr-Verzögerungszeit anhält; wobei der Niederspannungs-Zustand bedeutet, dass eine Spannung an dem PFC-Steueranschluss niedriger als eine Niederspannungs-Grenzwertspannung ist; und einen PWM-Power-Manager einer PWM-Steuerung mit einem PWM-Steueranschluss, der mit dem Steueranschluss verbunden ist; wobei der PWM-Power-Manager die Spannung an dem Steueranschluss unter einem Standby-Modus runter zieht; wobei der Standby-Modus angeschaltet wird, wenn ein Niederlast-Zustand länger als eine Standby-Verzögerungszeit anhält; wobei der Niederlast-Zustand bedeutet, dass eine Rückführspannung der PWM-Steuerung niedriger als eine Niederlast-Grenzwertspannung ist; wobei die Rückführspannung der PWM-Steuerung abnimmt, wann immer eine Last des PFC-PWM-Stromrichters abnimmt.
  6. Der Apparat für eine PFC-PWM-Steuerung wie in Anspruch 5 beansprucht, wobei der PFC-Power-Manager folgendes umfasst: einen Bereichs-Vergleicher zum Erzeugen eines Hochspannungs-Zustands als Antwort auf die Spannung an dem Steueranschluss; wobei ein positiver Eingang des Bereichs-Vergleichers mit dem PFC-Steueranschluss verbunden ist; wobei ein negativer Eingang des Bereichs-Vergleichers mit einer Bereichs-Grenzwertspannung versorgt wird; einen Niederspannungs-Vergleicher zum Erzeugen des Niederspannungs-Zustands als Antwort auf die Spannung an dem Steueranschluss; wobei ein positiver Eingang des Niederspannungs-Vergleichers mit der Niederspannungs-Grenzwertspannung versorgt wird; wobei ein negativer Eingang des Niederspannungs-Vergleichers mit dem PFC-Steueranschluss verbunden ist; einen Hochspannungs-Verzögerungstimer zum Erzeugen einer Hochspannungs-Verzögerungszeit, wobei der Hochspannungs-Verzögerungstimer sicherstellt, dass der Hochspannungs-Zustand länger als die Hochspannungs-Verzögerungszeit anhält, wobei ein Eingang des Hochspannungs-Verzögerungstimers mit einem Ausgang des Bereichs-Vergleichers verbunden ist; einen Sperr-Verzögerungstimer zum Erzeugen der Sperr-Verzögerungszeit, wobei der Sperr-Verzögerungstimer sicherstellt, dass der Niederspannungs-Zustand länger als die Sperr-Verzögerungszeit anhält, wobei ein Eingang des Sperr-Verzögerungstimers mit einem Ausgang des Niederspannungs-Vergleichers verbunden ist; wobei ein negativer Ausgang des Sperr-Verzögerungstimers ein Sperr-Signal erzeugt, um das PFC-Signal abzuschalten; und einen Bereichs-Transistor und einen Bereichs-Widerstand, wobei ein Gatter des Bereichs-Transistors mit einem positiven Ausgang des Hochspannungs-Verzögerungstimers verbunden ist; wobei eine Source des Bereichs-Transistors mit dem Massebezug verbunden ist; wobei ein Drain des Bereichs-Transistors mit dem negativen Eingang des Fehlerverstärkers der PFC-Steuerung über den Bereichs-Transistor verbunden ist.
DE112004002514T 2003-12-15 2004-05-26 Ein Apparat zum Verringern des Stromverbrauchs eines PFC-PWM-Stromrichters Withdrawn DE112004002514T5 (de)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US10/737,557 US6967851B2 (en) 2003-12-15 2003-12-15 Apparatus for reducing the power consumption of a PFC-PWM power converter
US10/737,557 2003-12-15
PCT/CN2004/000542 WO2005057767A1 (en) 2003-12-15 2004-05-26 An apparatus for reducing the power consumption of a pfc-pwm power converter

Publications (1)

Publication Number Publication Date
DE112004002514T5 true DE112004002514T5 (de) 2006-11-02

Family

ID=34654155

Family Applications (1)

Application Number Title Priority Date Filing Date
DE112004002514T Withdrawn DE112004002514T5 (de) 2003-12-15 2004-05-26 Ein Apparat zum Verringern des Stromverbrauchs eines PFC-PWM-Stromrichters

Country Status (5)

Country Link
US (1) US6967851B2 (de)
JP (1) JP4871135B2 (de)
CN (1) CN1890865B (de)
DE (1) DE112004002514T5 (de)
WO (1) WO2005057767A1 (de)

Families Citing this family (65)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4206969B2 (ja) * 2004-05-31 2009-01-14 ソニー株式会社 電源装置
KR100693528B1 (ko) * 2004-10-29 2007-03-14 주식회사 팬택 전원 지연 인가 기능을 가지는 무선통신 단말기
JP4400426B2 (ja) * 2004-11-19 2010-01-20 サンケン電気株式会社 スイッチング電源装置
GB0500183D0 (en) * 2005-01-07 2005-02-16 Koninkl Philips Electronics Nv Switched mode power supply
US7539028B2 (en) * 2005-07-01 2009-05-26 Power Integrations, Inc. Method and apparatus for fault detection in a switching power supply
KR100671208B1 (ko) * 2005-08-19 2007-01-19 삼성전자주식회사 전자장치 및 그 제어방법
US7323851B2 (en) * 2005-09-22 2008-01-29 Artesyn Technologies, Inc. Digital power factor correction controller and AC-to-DC power supply including same
JP4774987B2 (ja) * 2005-12-28 2011-09-21 サンケン電気株式会社 スイッチング電源装置
US7339356B1 (en) * 2006-06-30 2008-03-04 Texas Instruments Incorporated Apparatus and method for controlling a power converter device
US7535734B2 (en) * 2006-10-19 2009-05-19 Heng-Yi Li High power-factor AC/DC converter with parallel power processing
WO2008054653A2 (en) * 2006-10-20 2008-05-08 International Rectifier Corporation One cycle control pfc circuit with dynamic gain modulation
US7847532B2 (en) 2007-01-19 2010-12-07 Astec International Limited Centralized controller and power manager for on-board power systems
KR101176179B1 (ko) * 2007-03-14 2012-08-22 삼성전자주식회사 전압 변환 모드 제어 장치 및 그 제어 방법
KR101329620B1 (ko) * 2007-07-27 2013-11-15 삼성전자주식회사 영상표시장치의 전원공급회로
TW200906041A (en) * 2007-07-30 2009-02-01 Zhong-Fu Zhou Power converter with winding voltage sampling control
US8950206B2 (en) 2007-10-05 2015-02-10 Emerson Climate Technologies, Inc. Compressor assembly having electronics cooling system and method
US7895003B2 (en) * 2007-10-05 2011-02-22 Emerson Climate Technologies, Inc. Vibration protection in a variable speed compressor
US20090241592A1 (en) * 2007-10-05 2009-10-01 Emerson Climate Technologies, Inc. Compressor assembly having electronics cooling system and method
US8418483B2 (en) * 2007-10-08 2013-04-16 Emerson Climate Technologies, Inc. System and method for calculating parameters for a refrigeration system with a variable speed compressor
US8448459B2 (en) * 2007-10-08 2013-05-28 Emerson Climate Technologies, Inc. System and method for evaluating parameters for a refrigeration system with a variable speed compressor
US8539786B2 (en) * 2007-10-08 2013-09-24 Emerson Climate Technologies, Inc. System and method for monitoring overheat of a compressor
US8459053B2 (en) 2007-10-08 2013-06-11 Emerson Climate Technologies, Inc. Variable speed compressor protection system and method
US9541907B2 (en) * 2007-10-08 2017-01-10 Emerson Climate Technologies, Inc. System and method for calibrating parameters for a refrigeration system with a variable speed compressor
US20090092501A1 (en) * 2007-10-08 2009-04-09 Emerson Climate Technologies, Inc. Compressor protection system and method
US8354805B2 (en) * 2007-11-05 2013-01-15 Koninklijke Philips Electronics N.V. Device for driving a load
JP5050799B2 (ja) * 2007-11-16 2012-10-17 富士電機株式会社 スイッチング制御回路および該スイッチング制御回路を用いるａｃ／ｄｃコンバータ
WO2009066486A1 (ja) * 2007-11-20 2009-05-28 Murata Manufacturing Co., Ltd. 絶縁型ｄｃ－ｄｃコンバータ
US8072203B2 (en) * 2007-12-13 2011-12-06 Marcellus Chen Method and apparatus for regulating electrical power from a non-perpetual power source
US8576589B2 (en) * 2008-01-30 2013-11-05 Cirrus Logic, Inc. Switch state controller with a sense current generated operating voltage
US7995359B2 (en) * 2009-02-05 2011-08-09 Power Integrations, Inc. Method and apparatus for implementing an unregulated dormant mode with an event counter in a power converter
US8279628B2 (en) * 2008-07-25 2012-10-02 Cirrus Logic, Inc. Audible noise suppression in a resonant switching power converter
TWI452749B (zh) * 2008-09-05 2014-09-11 Fih Hong Kong Ltd 電源裝置及其放電方法
US7923973B2 (en) * 2008-09-15 2011-04-12 Power Integrations, Inc. Method and apparatus to reduce line current harmonics from a power supply
TW201017396A (en) * 2008-10-31 2010-05-01 Ampower Technology Co Ltd Power device with low standby power
US8040114B2 (en) 2008-11-07 2011-10-18 Power Integrations, Inc. Method and apparatus to increase efficiency in a power factor correction circuit
US8004262B2 (en) 2008-11-07 2011-08-23 Power Integrations, Inc. Method and apparatus to control a power factor correction circuit
TWI384354B (zh) * 2008-11-14 2013-02-01 Ampower Technology Co Ltd 具有低待機功率的電源裝置
KR20100066603A (ko) * 2008-12-10 2010-06-18 삼성전자주식회사 전원장치 및 그 제어방법
US7977816B2 (en) * 2008-12-19 2011-07-12 Silicon Laboratories Inc. DC/DC boost converter with bypass feature
CN102308462B (zh) 2009-03-24 2014-07-02 株式会社村田制作所 开关电源装置
US8988048B2 (en) * 2009-04-28 2015-03-24 Semiconductor Components Industries, Llc Circuit for generating a clock signal for interleaved PFC stages and method thereof
CN101741261B (zh) * 2009-09-29 2012-05-23 杭州士兰微电子股份有限公司 插频模式级联离线pfc-pwm开关电源转换器控制***及控制方法
CN102118114A (zh) * 2010-01-06 2011-07-06 宏碁股份有限公司 电源供应装置及其电源控制方法
EP2385747A3 (de) 2010-05-08 2012-05-16 EMD Technologies, Inc. LED-Beleuchtungssysteme
US8698474B2 (en) * 2010-06-11 2014-04-15 System General Corp. Start-up circuit with low standby power loss for power converters
TWI506385B (zh) * 2010-11-09 2015-11-01 Zentr Mikroelekt Dresden Gmbh 脈寬調變功率轉換器及控制方法
TWI424664B (zh) * 2011-08-24 2014-01-21 Richtek Technology Corp 電源供應器、其控制器與其控制方法
EP2566024B1 (de) * 2011-09-01 2016-11-09 Nxp B.V. Ansteuerschaltung und Steuerverfahren für einen Wechselstrom-Gleichstrom-Wandler mit zuschaltbarer PFC-Schaltung
KR101288227B1 (ko) 2011-12-26 2013-07-19 한국과학기술원 전원 모듈 및 이를 갖는 분산 전원 공급 장치
CN102629828B (zh) * 2012-03-29 2015-05-06 武汉市康达电气有限公司 一种电压线性上升的高压电源
JP5920075B2 (ja) * 2012-07-13 2016-05-18 富士電機株式会社 スイッチング電源装置
WO2014073567A1 (ja) * 2012-11-08 2014-05-15 ダイキン工業株式会社 スイッチング電源回路制御方法
TWI495236B (zh) * 2012-12-21 2015-08-01 System General Corp 控制電路及控制方法
US9236806B2 (en) * 2013-01-15 2016-01-12 System General Corp. Method and apparatus for controlling programmable power converter with low standby power loss
KR101889108B1 (ko) * 2013-06-28 2018-08-17 매그나칩 반도체 유한회사 대기전력소모를 감소시키는 전력변환장치
TWI495974B (zh) * 2013-09-17 2015-08-11 Upi Semiconductor Corp 斜波信號產生方法與其產生器、以及脈寬調變信號產生器
TWI597927B (zh) * 2015-05-20 2017-09-01 全漢企業股份有限公司 電源供應器的管理電路以及電源供應器的管理方法
CN105007666A (zh) * 2015-07-31 2015-10-28 上海环东光电科技股份有限公司 无频闪高功率因数led驱动电源
CN105656292B (zh) * 2016-03-24 2018-05-04 深圳市核达中远通电源技术股份有限公司 一种pfc电压跟随输出电压微调的电路
CN107528462B (zh) * 2016-06-21 2020-11-24 台达电子工业股份有限公司 供电装置与其控制方法
TWI608691B (zh) 2016-06-21 2017-12-11 台達電子工業股份有限公司 供電裝置與其控制方法
TWI656720B (zh) * 2017-11-06 2019-04-11 立錡科技股份有限公司 切換式電源供應器及其控制電路
CN108834280B (zh) * 2018-07-04 2023-10-13 赛尔富电子有限公司 一种用于照明***的待机功耗控制装置及方法
US11206743B2 (en) 2019-07-25 2021-12-21 Emerson Climate Technolgies, Inc. Electronics enclosure with heat-transfer element
EP4131750A1 (de) * 2021-08-06 2023-02-08 Infineon Technologies Austria AG Leistungswandlersteuerung, leistungswandler und verfahren zum betreiben eines leistungswandlers

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5313381A (en) * 1992-09-01 1994-05-17 Power Integrations, Inc. Three-terminal switched mode power supply integrated circuit
US5565761A (en) * 1994-09-02 1996-10-15 Micro Linear Corp Synchronous switching cascade connected offline PFC-PWM combination power converter controller
US5903138A (en) * 1995-03-30 1999-05-11 Micro Linear Corporation Two-stage switching regulator having low power modes responsive to load power consumption
GB9608832D0 (en) * 1996-04-30 1996-07-03 Switched Reluctance Drives Ltd Power factor correction circuit
CN2282288Y (zh) * 1996-12-11 1998-05-20 彭端 高亮度金属卤化物灯用的高频开关电源
JPH10210742A (ja) * 1997-01-24 1998-08-07 Isao Takahashi スイッチング電源
JP2000333453A (ja) * 1999-05-20 2000-11-30 Pfu Ltd 直流電源装置
JP2000333543A (ja) * 1999-05-27 2000-12-05 Binshiyoo:Kk 樹木に使う補修．保護材の製造法
JP2001157450A (ja) * 1999-11-19 2001-06-08 Sanken Electric Co Ltd 直流電源装置
US6233161B1 (en) * 2000-03-02 2001-05-15 Power Integrations, Inc. Switched mode power supply responsive to voltage across energy transfer element
JP2001333573A (ja) * 2000-05-22 2001-11-30 Matsushita Electric Ind Co Ltd 力率改善電源の減電圧保護回路
US6307361B1 (en) * 2001-04-25 2001-10-23 Green Power Technologies Ltd. Method and apparatus for regulating the input impedance of PWM converters
US6597159B2 (en) * 2001-08-15 2003-07-22 System General Corp. Pulse width modulation controller having frequency modulation for power converter
CN1452308A (zh) * 2002-04-18 2003-10-29 姜涛 绿色开关电源
US6556462B1 (en) * 2002-06-28 2003-04-29 General Electric Company High power factor converter with a boost circuit having continuous/discontinuous modes

Also Published As

Publication number Publication date
JP2007514395A (ja) 2007-05-31
WO2005057767A1 (en) 2005-06-23
JP4871135B2 (ja) 2012-02-08
US20050128773A1 (en) 2005-06-16
CN1890865A (zh) 2007-01-03
CN1890865B (zh) 2010-05-05
US6967851B2 (en) 2005-11-22

Similar Documents

Publication Publication Date Title
DE112004002514T5 (de) Ein Apparat zum Verringern des Stromverbrauchs eines PFC-PWM-Stromrichters
DE102012104072B4 (de) Wandler
DE69810625T2 (de) Leistungsübertragungssteueurung in Sperrwandler durch lastabhängige Austastmodulation
DE60215442T2 (de) Schaltnetzteil
DE102016109657B4 (de) Verfahren zur Erholung von Stromregelkreisinstabilität nach Zyklus-für-Zyklus-Stromgrenzeninvervention bei Spitzenstrommodussteuerung
DE69229407T2 (de) Schaltnetzteil-Eingangsstromkontrolle
DE69434449T2 (de) Leistungsschaltung
DE3783684T2 (de) Steuerschaltung fuer induktorstrom.
DE69614953T2 (de) Schaltungsanordnung
DE102015119830A1 (de) System und Verfahren für eine getaktete Leistungsversorgung
DE102018112088A1 (de) Pwm-gesteuerter resonanzwandler
DE102016124994A1 (de) System und verfahren für eine schaltschaltung
DE69531521T2 (de) Vorschaltgerät mit hohem Leistungsfaktor und niedriger Verzerrung
DE10032846A1 (de) Leistungsfaktor-Korrektursteuerschaltung
DE102018113402B4 (de) Verfahren zum betreiben einer leistungsversorgung mit einem niedrigleistung-standbybetrieb, leistungsversorgung und controller
DE102014111109A1 (de) Leistungsfaktorkorrekturschaltung und -verfahren
DE102016109092A1 (de) Interimsleistungsquellen-System und -Verfahren
DE112004001850T5 (de) Mit Einzyklussteuerung geregelte Hochsetz-Topologie ohne Brücke (BLB) zur Leistungsfaktorkorrektur
DE112009001290T5 (de) Stromversorgungsvorrichtung, Leuchte und Fahrzeug
DE112004002213T5 (de) Leistungswandler mit verbesserter Steuerung/Regelung
DE112009000740T5 (de) Stromgesteuerter selbstschwingender Sperrwandler mit zwei Transistoren
DE69733679T2 (de) Schaltnetzteil
DE102018102639A1 (de) Integrierte Steuerung und Leistungsstufe für ein Schaltnetzteil, Schaltnetzteil und entsprechende Verfahren
DE102017124301A1 (de) Spannungswandlerregler, Spannungsregler und entsprechende Verfahren
DE112010005789T5 (de) Leistungswandler

Legal Events

Date Code Title Description
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee

Effective date: 20111201