DE10334531B4

DE10334531B4 - Speichermodul und Speichersystem, geeignet für einen Hochgeschwindigkeitsbetrieb

Info

Publication number: DE10334531B4
Application number: DE10334531A
Authority: DE
Inventors: Kayoko Shibata; Yoji Nishio; Seiji Funaba
Original assignee: Elpida Memory Inc
Current assignee: PS4 Luxco SARL
Priority date: 2002-07-29
Filing date: 2003-07-29
Publication date: 2009-07-09
Anticipated expiration: 2023-07-30
Also published as: JP3886425B2; KR20040011366A; KR100923825B1; JP2004062530A; US20040019758A1; US7016212B2; DE10334531A1

Abstract

Speichermodul, um in irgendeines von Anschlussstücken eingefügt zu werden, die auf einer Hauptplatine ausgebildet sind, welches Modul folgendes aufweist:
einen Speicherchip;
einen Anschlussstift, um an das Anschlussstück angeschlossen zu werden;
einen Bus zum Anschließen des Speicherchips an den Anschlussstift;
einen Abschlusswiderstand, der an ein Ende des Busses angeschlossen ist, und
einen Stichleitungswiderstand (stub resistor), der zwischen dem Anschlussstift und dem anderen Ende des Busses angeschlossen ist,
dadurch gekennzeichnet, dass
die Anschlussstücke an eine Speichersteuerung auf eine Art eines Stichleitungsanschlusses (stub connection) angeschlossen sind, wobei der Stichleitungswiderstand und der Abschlusswiderstand jeweils einen Stichleitungswiderstandswert Rs und einen Abschlusswiderstandswert Rterm haben, wobei
der Stichleitungswiderstandswert Rs und der Abschlusswiderstandswert Rterm gegeben sind durch: Rs = (N – 1) × Zeffdimm/N, und Rterm = Zeffdimmwobei N die Anzahl der Anschlussstücke darstellt; und Zeffdimm eine effektive Impedanz eines Speicherchip-Anordnungs, der aus dem Bus und dem Speicherchip besteht,...

Description

HINTERGRUND DER ERFINDUNG:
Diese Erfindung betrifft ein Speichermodul und ein Speichersystem, insbesondere ein Speichersystem mit einer Vielzahl von Speichermodulen, die an eine Speichersteuerung angeschlossen sind, und die insbesondere über einen Stichleitungsanschluss (stub connection) angeschlossen sind.
Ein zugehöriges Speichersystem bzw. ein Speichersystem nach dem Stand der Technik weist eine Vielzahl von Speichermodulen und eine Speichersteuerung zum Steuern der Speichermodule auf. Die Speichersteuerung ist an einer Hauptplatine zusammen mit Anschlussstücken zum Aufnehmen der Speichermodule angebracht. Die Anschlussstücke sind einzeln an die Speichersteuerung angeschlossen, wobei Hauptplatinen-Übertragungsbusleitungen auf der Hauptplatine ausgebildet sind. Jedes der Speichermodule ist teilweise in irgendeines der Anschlussstücke eingefügt, um durch die Speichersteuerung gesteuert zu werden.
Beim zugehörigen Speichersystem sind die Hauptplatinen-Übertragungsbusleitungen bezüglich einer Anzahl gleich den Anschlussstücken. Demgemäß hat das Speichersystem einen derartigen Nachteil, dass die Übertragungsbusleitungen eine lange Gesamtlänge und einen komplizierten Aufbau haben. Somit ist diese Art von Speichersystem in einem solchen Fall schwer zu entwickeln, in welchem es mehrere Anschlussstücke hat.
Ein weiteres zugehöriges Speichersystem mit einer Vielzahl von Speichermodulen, das RIMM (Rambus Inline Memory Module = RAM-Bus-Reihenanschluss-Speichermodul) genannt wird, hat keine Verzweigung zwischen den Speichermodulen und einer Speichersteuerung zum Speichern der Steuermodule. Das bedeutet, dass die Speichermodule durch Hauptplatinen-Übertragungsbusleitungen zueinander in Reihe geschaltet sind. Daher hat das Speichersystem nicht den oben angegebenen Nachteil des komplizierten Aufbaus.
Jedoch hat das Speichersystem einen anderen derartigen Nachteil, dass die Hauptplatinen-Übertragungsbusleitungen eine enge Busbreite haben.
Aus dem Stand der Technik bekannte Speichermodul und Speichersysteme sind beispielsweise in den Druckschriften US 6,411,539 A , EP 306 849 A2 und US 2001/0050858 A1 offenbart.
ZUSAMMENFASSUNG DER ERFINDUNG:
Es ist daher eine Aufgabe dieser Erfindung, ein Speichermodul und ein Speichersystem der eingangs genannten Art zu schaffen, die eine Verdrahtung einer Hauptplatine für ein Speichersystem vereinfachen und dabei insbesondere für einen Hochgeschwindigkeitsbetrieb geeignet sind.
Erfindungsgemäß wird ein Speichermodul mit den Merkmalen des unabhängigen Patentanspruchs 1 und ein Speichersystem mit den Merkmalen des unabhängigen Patentanspruchs 7 bereitgestellt.
Gemäß einem ersten Aspekt dieser Erfindung ist es möglich, dass ein Speichermodul in irgendeines von Anschlussstücken eingefügt wird, die auf einer Hauptplatine ausgebildet sind. Das Speichermodul ist ein Speicherchip. Ein Pin bzw. Anschlussstift ist an das Anschlussstück anschließbar. Ein Bus verbindet den Speicherchip mit dem Anschlussstift. Ein Abschlusswiderstand ist an ein Ende des Busses angeschlossen. Ein Stichleitungswiderstand (stub resistor) ist zwischen dem Anschlussstift und dem anderen Ende des Busses angeschlossen.
In einem Fall, in welchem die Anschlussstücke in einem Stichleitungsanschluss (stub connection) an eine Speichersteuerung angeschlossen sind, haben der Stichleitungswiderstand und der Abschlusswiderstand jeweils einen Stichleitungswiderstandswert Rs und einen Abschlusswiderstandswert Rterm. Der Stichleitungswiderstandswert Rs und der Abschlusswiderstandswert Rterm sind gegeben durch: Rs = (N – 1) × Zeffdimm/N, und Rterm = Zeffdimmwobei N die Anzahl der Anschlussstücke darstellt; und Zeffdimm eine effektive Impedanz eines Speicherchip-Anordnungsteils, der aus dem Bus und dem Speicherchip besteht.
Gemäß einem zweiten Aspekt dieser Erfindung enthält ein Speichersystem eine Vielzahl von Speichermodulen, die in Anschlussstücken eingefügt sind, die auf einer Hauptplatine ausgebildet sind. Jedes der Speichermodule weist einen Speicherchip auf. Ein Pin bzw. Anschlussstift ist an eines der Anschlussstücke angeschlossen. Ein Bus verbindet den Speicherchip mit dem Anschlussstift. Ein Abschlusswiderstand ist an einem Ende des Busses angeschlossen. Ein Stichleitungswiderstand ist zwischen dem Anschlussstift und dem anderen Ende des Busses angeschlossen.
Beim Speichersystem sind die Anschlussstücke in einem Stichleitungsanschluss an eine Speichersteuerung angeschlossen. Der Stichleitungswiderstand und der Abschlusswiderstand haben jeweils einen Stichleitungswiderstandswert Rs und einen Abschlusswiderstandswert Rterm. Der Stichleitungswiderstandswert Rs und der Abschlusswiderstandswert Rterm sind gegeben durch: Rs = (N – 1) × Zeffdim/N, und Rterm = Zeffdimmwobei N die Zahl der Speichermodule darstellt; und Zeffdimm eine effektive Impedanz eines Speicherchip-Anordnungsteils, der aus dem Bus und dem Speicherchip besteht. Die Hauptplatine hat eine Verdrahtungsimpedanz Zmb, die dargestellt ist durch: Zmb = (2N – 1) × Zeffdimm/N2.
KURZE BESCHREIBUNG DER ZEICHNUNG:
1 ist ein schematisches Diagramm eines zugehörigen Speichermoduls bzw. eines Speichermoduls nach dem Stand der Technik;
2 ist ein schematisches Diagramm eines Speichersystems, das zwei der Speichermodule der 1 verwendet;
3 ist ein Ersatzschaltbild zum Beschreiben eines derartigen Zustands, dass an einer Sternschaltung keine Signalreflexion auftritt;
4 ist ein Ersatzschaltbild zum Beschreiben einer Anwendung der Theorie der 3 auf ein Speichersystem;
5 ist ein schematisches Diagramm eines Speichermoduls gemäß einem bevorzugten Ausführungsbeispiel dieser Erfindung;
6 ist ein schematisches Diagramm eines Speichersystems, das zwei der Speichermodule der 5 enthält;
7 ist ein schematisches Diagramm eines Speichersystems, das drei der Speichermodule der 5 enthält;
8 ist ein Ersatzschaltbild des Speichersystems der 6;
9 ist ein Ersatzschaltbild des Speichersystems der 7;
10 ist ein schematisches Diagramm einer Modifikation der 6;
11 ist ein schematisches Diagramm einer Modifikation der 7;
12 ist ein schematisches Diagramm einer Modifikation der 5;
13 ist ein schematisches Diagramm eines Speichermoduls gemäß einem weiteren Ausführungsbeispiel dieser Erfindung;
14 ist ein schematisches Diagramm eines Speichersystems, das drei der Speichermodule der 13 enthält;
15 ist ein schematisches Diagramm eines Speichersystems, das vier der Speichermodule der 13 enthält; und
16 ist ein Beispiel für ein Abschließen einer Modul-Übertragungsbusleitung im Speichermodul der 5, 12 oder 13.
BESCHREIBUNG DES BEVORZUGTEN AUSFÜHRUNGSBEISPIELS
Unter Bezugnahme auf die 1 und 2 wird die Beschreibung für ein besseres Verstehen dieser Erfindung zuerst auf ein Speichermodul nach dem Stand der Technik und ein Speichersystem nach dem Stand der Technik unter Verwendung des Speichermoduls gerichtet werden.
1 ist eine schematische Vorderansicht eines Speichermoduls 10 nach dem Stand der Technik. Das Speichermodul 10 weist eine Speicherkarte 11, eine Vielzahl von Speicherchips 12, eine Modul-Übertragungsbusleitung 13, eine Vielzahl von Pins bzw. Anschlussstiften 14 und einen Abschlusswiderstand (Rterm) 15 auf.
Die Speicherkarte 11 ist eine Leiterplatte. Die Speicherchips 12 sind auf der Speicherkarte 11 angebracht und in regelmäßigen Intervallen angeordnet. Die Modul-Übertragungsbusleitung 13 ist auf der Speicherkarte 11 ausgebildet, um die Speicherchips 12 an spezifische der Anschlussstifte 14 gemeinsam anzuschließen. Das bedeutet, dass der spezifische Anschlussstift an einem Ende der Modul-Übertragungsbusleitung 13 angeschlossen ist. Die Anschlussstifte 14 sind an Anschlüsse eines Anschlussstücks anschließbar, das auf einer Hauptplatine angebracht ist. Der Abschlusswiderstand 15 ist an seinem einen Ende am anderen Ende der Modul-Übertragungsbusleitung 13 angeschlossen und wird an seinem anderen Ende mit einem vorbestimmten Spannungspegel von Vterm versorgt.
Das Speichermodul 10 ist ein DIMM (Dual Inline Memory Module = duales Reihenanschluss-Speichermodul) und hat eine Rückseite mit derselben Struktur wie der in 1 gezeigten Vorderseite.
2 zeigt ein Speichersystem, das zwei der Speichermodule 10 der 1 enthält.
In 2 weist das Speichersystem eine Speichersteuerung 21 auf, die auf einer Hauptplatine (nicht gezeigt) angebracht ist. Eine Vielzahl von Anschlussstücken 22 ist auf der Hauptplatine angebracht und an die Speichersteuerung 21 mit jeweiligen Hauptplatinen-Übertragungsbusleitungen 23 angeschlossen, die auf der Hauptplatine ausgebildet sind. Ein derartiges Speichersystem ist in der japanischen ungeprüften Patentveröffentlichung Nr. 2002-23901 offenbart.
Die Struktur der 2 benötigt dieselbe Anzahl von Hauptplatinen-Übertragungsbusleitungen 23 wie die Anschlussstücke 22. Dies ist deshalb so, weil die Anschlussstücke 22 mit den Hauptplatinen-Übertragungsbusleitungen 23 einzeln an die Speichersteuerung 21 angeschlossen sind, wie es oben angegeben ist. Demgemäß wird die Gesamtlänge der Hauptplatinen-Übertragungsbusleitungen 23 ungefähr proportional zu der Anzahl der Anschlussstücke 22 groß. Weiterhin wird eine Anordnung der Hauptplatinen-Übertragungsbusleitungen 23 mit einem Erhöhen ihrer Gesamtlänge schwierig. Somit ist es schwer, ein Speichersystem mit mehreren Anschlussstücken (und Speichermodulen) zu entwickeln bzw. zu entwerfen.
Bei einem anderen Speichersystem nach dem Stand der Technik mit einer Vielzahl von Speichermodulen, das RIMM (Rambus Inline Memory Module = RAM-Bus-Reihenanschluss-Speichermodul) genannt wird, sind die Speichermodule durch Speicher-Übertragungsbusleitungen ohne Verzweigung aneinander angeschlossen. Daher hat das Speichersystem nicht den oben angegebenen Nachteil. Jedoch hat das Speichersystem einen anderen derartigen Nachteil, dass die Hauptplatinen-Übertragungsbusleitungen eine schmale Busbreite haben.
Wenn die Speichermodule, wie sie in 1 gezeigt sind, mit einer gemeinsamen Übertragungsbusleitung in einem Stichleitungsanschluss (stub connection) an die Speichersteuerung angeschlossen sind, hat das Speichersystem einen einfachen Verdrahtungsaufbau. Zusätzlich ist es möglich, eine Busbreite der gemeinsamen Übertragungsbusleitungen auszuweiten.
Jedoch hat der Stichleitungsanschluss einige oder viele Verzweigungsstellen. Demgemäß ist es einfach, eine Reflexion eines Übertragungssignals an jeder der Verzweigungsstellen auf der gemeinsamen Übertragungsbusleitung zu verursachen. Die reflektierten Signale werden dann beachtlich, wenn eine Übertragungsrate bzw. -geschwindigkeit des Übertragungssignals hoch wird. Somit begrenzt der Stichleitungsanschluss eine Betriebs- bzw. Operationsgeschwindigkeit des Speichersystems, das die Speichermodule verwendet, wie sie in 1 gezeigt sind.
Unter Bezugnahme auf 3 wird ein präventives Verfahren zum Verhindern, dass ein reflektiertes Signal an einer Sternschaltung verursacht wird, beschrieben, um ein besseres Verstehen dieser Erfindung zu fördern.
In 3 sind vier Übertragungsleitungen, von welchen jede eine Verdrahtungsimpedanz Z0 hat, bei einer Verzweigungsstelle über jeweilige Stichleitungswiderstände (stub resistors) aneinander angeschlossen, von welchen jeder einen Widerstandswert Rs hat. Wenn man eine der Übertragungsleitungen betrachtet, werden die übrigen drei Übertragungsleitungen als Verzweigungen angesehen, die von der betrachteten Übertragungsleitung abgezweigt sind. Das bedeutet, dass die Sternschaltung der 3 eine Übertragungsleitung mit 3 (N = 3) Zweigen aufweist.
Eine notwendige und hinreichende Bedingung für keine Reflexion bei einer Stelle A ist gegeben durch: Z0 = Rs + (Rs + Z0)/3 (1)
Die Gleichung (1) wird wie nachfolgend verallgemeinert: Z0 = Rs + (Rs + Z0)/N (2)
Aus der Gleichung (2) wird der Widerstandswert Rs wie nachfolgend gefunden: Rs = (N – 1) × Z0/(N + 1) (3)
Im Fall der 3 ist der Widerstandswert Rs gleich Z0/2, weil N = 3 gilt.
Somit wird bei der Sternschaltung der 3 ein von irgendeiner Richtung gesendetes Signal dann bei der Verzweigungsstelle nicht reflektiert, wenn der Widerstandswert Rs der Stichleitungswiderstände die Gleichung (3) erfüllt. Das bedeutet, dass die Übertragungsleitung mit N Zweigen unter Annahme des Widerstandswertes Rs ausgebildet werden kann, der unter Verwendung der Gleichung (3) gefunden wird.
Zusätzlich offenbart die japanische ungeprüfte Patentveröffentlichung Nr. 2001-84070 ein Verfahren zum Finden eines Widerstandswertes von zwei Stichleitungswiderständen (N = 2) in einer Übertragungsleitung mit zwei Zweigen. Jedoch ist das Verfahren nicht auf einen Fall anwendbar, in welchem die Anzahl von Zweigen gleich drei oder größer ist (N ≧ 3). Weiterhin dient das Verfahren für eine Flüssigkristallanzeigetafel und schlägt die Veröffentlichung nicht vor, dass es auf ein Speichersystem, insbesondere auf ein Hochgeschwindigkeits-Speichersystem, anwendbar ist. Das Verfahren gilt unter der Bedingung, dass keine Abschlusswiderstände an Enden der Drähte angeschlossen sind und dass eine Reflexion an den Enden der Drähte auftritt. Weiterhin ist es unmöglich, dass das Verfahren auf das Speichersystem angewendet wird, weil es zuerst eine charakteristische Impedanz von einem der Drähte festlegt und dann über charakteristische Impedanzen der übrigen zwei Drähte und Widerstände entscheidet.
Nun wird angenommen, dass das oben angegebene präventive Verfahren zum Verhindern, dass ein reflektiertes Signal bei der Sternschaltung auftritt, auf ein Speichersystem mit einer Vielzahl von Speichermodulen angewendet wird, die in einem Stichleitungsanschluss an eine Speichersteuerung angeschlossen sind. Beispielsweise wird das präventive Verfahren für eine IO-Busleitung im Speichersystem verwendet.
Bei der Anwendung ist es unerwünscht, dass Stichleitungswiderstände auf einer Hauptplatine vorgesehen sind. Dies ist deshalb so, weil der Hersteller der Hauptplatine allgemein Änderungen an der Hauptplatine verbietet. Das bedeutet, dass es dann, wenn die Stichleitungswiderstände auf der Hauptplatine ausgebildet sind, unmöglich ist, sie gegen andere Widerstände auszutauschen. Es gibt eine Vielfalt von Notwendigkeiten für Anwender bezüglich der Anzahl der Speichermodule. Um diese Notwendigkeiten zu erfüllen, ist es nötig, einen Widerstandswert von jedem Stichleitungswiderstand gemäß der Anzahl der Speichermodule (oder Zweige) ändern zu können.
Zusätzlich ist die Anzahl von Elementen auf der Hauptplatine kleiner und wird eine Signaldämpfung auf der Hauptplatine unterdrückt, wenn die Stichleitungswiderstände nicht auf der Hauptplatine ausgebildet sind.
Daher ist es nötig, die Signalreflexion im Speichersystem ohne Vorsehen der Stichleistungswiderstände auf der Hauptplatine zu unterdrücken. Dies wird durch dasselbe Verfahren wie demjenigen zum Unterdrücken der Signalreflexion bei einer Sternschaltung erreicht, die in 4 dargestellt ist. Das bedeutet, dass ein Zustand, dass es keine Signalreflexion an beiden Stellen A und B der 4 gibt, gefunden werden sollte.
In 4 stellen Zmb, Zdimm und Rs jeweils eine charakteristische Impedanz der Leiterplatte, eine Verdrahtungsimpedanz von jedem Speichermodul und einen Widerstandswert von einem jeweiligen Stichleitungswiderstand dar. Eine notwendige und hinreichende Bedingung für keine Signalreflexion bei der Stelle A ist gegeben durch: Zmb = (Rs + Zdimm)/N (4)wobei N die Anzahl von Zweigen darstellt. Andererseits ist eine notwendige und hinreichende Bedingung für keine Signalreflexion bei der Stelle B gegeben durch: Zdimm = Rs + {Zmb × (Rs + Zdimm)} /{(Rs + Zdimm) + Zmb × (n – 1)} (5)
Wenn die Gleichung (4) in die Gleichung (5) eingesetzt wird, wird die charakteristische Impedanz Zmb wie nachfolgend eliminiert: Rs = (N – 1) × Zdimm/N (6)
Weiterhin wird dann, wenn die Gleichung (6) in die Gleichung (4) eingesetzt wird, der Widerstandswert Rs wie nachfolgend eliminiert: Zmb = (2N – 1) × Zdimm/N2 (7)
Wie es aus den oben angegebenen Gleichungen (6) und (7) verstanden wird, kann über den Widerstandswert Rs und die charakteristische Impedanz Zmb auf der Basis der Verdrahtungsimpedanz Zdimm und der Anzahl der Speichermodule entschieden werden. Durch die Verwendung des Widerstandswertes Rs und der charakteristischen Impedanz Zmb, über die entschieden wird, wie es oben angegeben ist, kann eine bidirektionale Übertragung zwischen der Hauptplatine und jedem Speichermodul, die aneinander angeschlossen sind, wie es in 4 dargestellt ist, ohne die Signalreflexion ausgeführt werden.
Die Sternschaltung, die die Gleichungen (6) und (7) erfüllt, ist auf einen unidirektionalen Bus, wie einen Befehlsadressenbus, im Speichersystem anwendbar. Jedoch ist es unnötig, in einem solchen Fall die Gleichung (5) zu erfüllen. Das bedeutet, dass für den unidirektionalen Bus lediglich die Gleichung (4) erfüllt sein sollte.
Unter Bezugnahme auf die 5 bis 7 wird die Beschreibung zu einem Speichermodul gemäß einem bevorzugten Ausführungsbeispiel dieser Erfindung und zu Speichersystemen, die die Speichermodule verwenden, fortschreiten.
In 5 weist das Speichermodul 50 eine Speicherkarte 51, neun Speicherchips 52, eine Modul-Übertragungsbusleitung 53, eine Vielzahl von Pins bzw. Anschlussstiften 54, einen Abschlusswiderstand (Rterm) 55 und einen Stichleitungswiderstand (Rs) 56 auf.
Die Speicherkarte 51 ist eine Leiterplatte. Die Speicherchips 52 sind auf der Speicherkarte 51 in regelmäßigen Intervallen angebracht und gemeinsam an die Modul-Übertragungsbusleitung 53 zwischen ihren beiden Enden angeschlossen. Die Anschlussstifte 54 sind an einem Rand der Speicherkarte 51 ausgebildet, um in einen Schlitz eines Anschlussstücks (siehe 6), das auf einer Hauptplatine (nicht gezeigt) ausgebildet ist, eingefügt und durch ihn gehalten zu werden. Wenn die Anschlussstifte 54 in den Schlitz des Anschlussstücks eingefügt sind, sind sie elektrisch an Anschlüsse des Anschlussstücks angeschlossen. Der Abschlusswiderstand 55 ist an seinem einen Ende an einem Ende der Modul-Übertragungsbusleitung 53 angeschlossen und wird an seinem anderen Ende mit einem vorbestimmten Abschluss-Spannungspegel Vterm versorgt. Der Stichleitungswiderstand 56 ist zwischen dem anderen Ende der Modul-Übertragungsbusleitung 53 und einem der Anschlussstifte 54 angeschlossen.
6 zeigt eines der Speichersysteme mit zwei Speichermodulen 50 der 5, während 7 das andere von Speichersystemen mit drei Speichermodulen 50 der 5 zeigt.
In 6 weist das Speichersystem 60 eine Hauptplatine (nicht gezeigt), eine Speichersteuerung 61, zwei Anschlussstücke 62 und eine Hauptplatinen-Übertragungsbusleitung 63 auf. Die Speichersteuerung 61 und die Anschlussstücke 62 sind auf der Hauptplatine angebracht. Die Anschlussstücke 62 werden zum Aufnehmen der Speichermodule 50 verwendet. Die Hauptplatinen-Übertragungsbusleitung 63 ist auf der Hauptplatine ausgebildet, um die Anschlussstücke 62 mit der Speichersteuerung 61 in einem Stichleitungsanschluss zu verbinden. Die Hauptplatinen-Übertragungsbusleitung 63 hat zwei Verzweigungsstellen BP1 und BP2, die an die Anschlussstücke 62 angeschlossen sind.
Gleichermaßen weist das Speichersystem 70 der 7 eine Hauptplatine (nicht gezeigt), eine Speichersteuerung 71, drei Anschlussstücke 72 und eine Hauptplatinen-Übertragungsbusleitung 73 auf. Die Speichersteuerung 71 und die Anschlussstücke 72 sind auf der Hauptplatine angebracht, während die Hauptplatinen-Übertragungsbusleitung 73 auf der Hauptplatine ausgebildet ist, um die Anschlussstücke 72 in einem Stichleitungsanschluss an die Speichersteuerung 71 anzuschließen. Die Hauptplatinen-Übertragungsbusleitung 73 hat drei Verzweigungsstellen BP1, BP2 und BP3, die an die Anschlussstücke 72 angeschlossen sind.
In jedem der Speichersysteme 60 und 70 werden die Modul-Übertragungsbusleitungen 53 und die Hauptplatinen-Übertragungsbusleitung 63 oder 73 für eine IO-Busleitung (oder einen bidirektionalen Bus) verwendet. Jeder der Speicherchips 51 weist einen Treiber und einen Empfänger auf, die an die IO-Busleitung angeschlossen sind. Jede der Speichersteuerungen 61 und 71 weist gleichermaßen einen Treiber und einen Empfänger auf, die an die IO-Busleitung angeschlossen sind. In 6 sind zwei Gruppen aus dem Treiber und dem Empfänger durch kleine Dreiecke in der Speichersteuerung 61 und einem der Spei cherchips 52 bezeichnet. Gleichermaßen zeigt die 7 weitere zwei Gruppen aus dem Treiber und dem Empfänger mit kleinen Dreiecken.
Das Speichermodul 50 hat einen Speicherchip-Anordnungsteil, der aus den Speicherchips 52 und den Modul-Übertragungsbusleitungen 53 besteht. Der Speicherchip-Anordnungsteil hat eine effektive Impedanz Zeffdimm (entsprechend Zdimm der 4). Hier ist angenommen, dass die Modul-Übertragungsbusleitung 53 eine Verdrahtungsimpedanz von Z0 (= √L/C) [Ω] hat, dass ein Intervall zwischen benachbarten zwei Speicherchips 52 durch X [m] dargestellt ist und dass eine Eingangskapazität durch Cin [F] dargestellt ist. Dann ist die effektive Impedanz Zeffdimm des Speicherchip-Anordnungsteils gegeben durch: Zeffdimm = √L/(C + Cin/X).
Beispielsweise ist die effektive Impedanz Zeffdimm näherungsweise gleich 39,3 [Ω], wenn Z0 = 60 [Ω] (L = 3,6 × 10^–7 [H/m], c = 1,0 × 10^–10 [F/m], X = 12 × 10^–3 [m] und Cin = 1,6 × 10¹² [F] gilt. Darüber hinaus ist die effektive Impedanz Zeffdimm näherungsweise gleich 43,3 [Ω], wenn Z0 = 60 [Ω] (L = 3,6 × 10^–7 [H/m], c = 1,0 × 10^–10 [F/m]), X = 13 × 10^-3 [m] und Cin = 1,2 × 10^–12 [F] gilt.
Der Abschlusswiderstand 55 im Speichermodul 50 hat einen Widerstandswert Rterm, über den entschieden wird, dass er äquivalent der effektiven Impedanz Zeffdimm ist.
Der Stichleitungswiderstand 56 hat den Widerstandswert Rs, der durch dieselbe Gleichung wie die Gleichung (6) gegeben ist. Das bedeutet, dass der Widerstandswert Rs des Widerstandes 56 gegeben ist durch: Rs = {(N – 1)/N} × Zeffdimm.
Beispielsweise ist der Widerstands Rs wie folgt, wenn N = 2 und Zeffdimm = 39,3 [Ω] gilt. Rs = {(N – 1)/N} × Zeffdimm = (1/2) × 39,3 = 19,7 [Ω]
In diesem Fall ist die Verdrahtungsimpedanz Zmb der Hauptplatine durch dieselbe Gleichung wie die Gleichung (7) gegeben. Das bedeutet, dass die Verdrahtungsimpedanz Zmb gegeben ist durch: Zmb = (2N – 1) Zeffdimm/N2 = 3 × 39,3/4 = 29,5 [Ω].
8 zeigt ein schematisches Diagramm des Speichersystems mit der charakteristischen Impedanz Zeffdimm, dem Widerstandswert Rs und der Verdrahtungsimpedanz Zmb, über die entschieden wird, wie es oben angegeben ist.
In Bezug auf das Speichersystem der 7 werden der Widerstandswert Rs des Stichleitungswiderstandes 56 und die Verdrahtungsimpedanz Zmb der Hauptplatine auf gleiche Weise gefunden. Beispielsweise gilt Rs = 28,9 [Ω] und Zmb = 24,1 [Ω], wenn N = 3 und Zeffdimm = 43,3 [Ω] gilt. Dies ist in 9 dargestellt.
Die in den 6 und 7 gezeigten Speichersysteme können schneller als ein existierendes Speichersystem, das DDR-I (Doppeldatenraten-Speicher mit einer Betriebsfrequenz von: 133 MHz) oder DDR-II (Betriebsfrequenz: 266 MHz) genannt wird, stabil arbeiten. Beispielsweise arbeiten die Speichersysteme oberhalb einer Betriebsfrequenz von 300 MHz. Dies ist deshalb so, weil überhaupt keine Signalreflexion bei den Verzweigungsstellen und den Endteilen auftritt.
Weiterhin benötigt keines der Speichersysteme der 6 und 7 einen Stichleitungswiderstand auf der Hauptplatine. Demgemäß hat die Hauptplatine eine geringe Anzahl von Elementen und breite Räume für eine Verdrahtung. Zusätzlich gibt es keine Dämpfung eines Übertragungssignals auf den Hauptplatinen in den Speichersystemen der 6 und 7. Zusätzlich lässt die Struktur der Speichersysteme der 6 und 7 zu, dass ein Mehrfachschlitzsystem ohne großen Zuwachs an Drähten auf der Hauptplatine ausgebildet wird.
Obwohl die Beschreibung in Bezug auf ein Anwenden dieser Erfindung auf den bidirektionalen Bus als den IO-Bus des Speichersystems durchgeführt ist, ist diese Erfindung auf einen unidirektionalen Bus, wie einen Befehlsadressenbus, des Speichersystems anwendbar, wie es in 10 oder 11 dargestellt ist. In einem solchen Fall können die Verdrahtungsimpedanz Zmb der Hauptplatine, der Stichleitungswiderstandswert Rs und die effektive Impedanz Zeffdimm durch die Verwendung der Gleichungen (6) und (7) gefunden werden. Jedoch können sie durch die Verwendung der Gleichung (4) gefunden werden.
Beispielsweise wird angenommen, dass Zeffdimm = 39,3 [Ω] und Zmb = 30 [Ω] für das Speichersystem der 10 gilt. Aus der Gleichung (4) ist der Stichleitungswiderstandswert Rs gegeben durch: Rs = N × Zmb – Zeffdimm = 2 × 30 – 39,3 = 20,7 [Ω].
Andererseits wird angenommen, dass Zeffdimm = 43,3 [Ω] und Zmb = 30 [Ω] für das Speichersystem der 11 gilt. Der Stichleitungswiderstandswert ist gegeben durch: Rs = 3 × 30 – 43,3 = 46,7 [Ω].
Obwohl der Abschlusswiderstand 55 an der Außenseite der Speicherchips 52 auf der Speicherkarte 51 ausgebildet ist, kann der Abschlusswiderstand 55A in einem der Speicherchips 32A ausgebildet sein, wie es in 12 dargestellt ist. Dies ist als Technik bekannt, die "On Die Termination" (= Abschluss auf dem Chip) genannt wird.
Als Nächstes werden unter Bezugnahme auf die 13 bis 15 ein Speichermodul gemäß einem weiteren Ausführungsbeispiel dieser Erfindung und Speichersysteme, die die Speichermodule verwenden, beschrieben.
In 13 weist das Speichermodul 130 eine Speicherkarte 131, neun Speicherchips 132, Modul-IO-Busleitungen 133, Abschlusswiderstände 143, Stichleitungswiderstände 135 und Pins bzw. Anschlussstifte 136 auf.
Die Speicherkarte 131 ist eine Leiterplatte. Die Speicherchips 132 sind auf der Speicherkarte 131 in regelmäßigen Intervallen angebracht. Die Modul-IO-Busleitungen 133 sind auf der Speicherkarte 131 ausgebildet, um jeweils an die Speicherchips 132 angeschlossen zu werden. Die Abschlusswiderstände 134 sind in den Speicherchips 132 ausgebildet und an Enden der jeweiligen Speicherbusleitungen 133 angeschlossen. Die Stichleitungswiderstände 135 sind auf der Speicherkarte ausgebildet, um an jeweiligen anderen Enden der Modul-IO-Busleitungen 133 angeschlossen zu werden. Die Anschlussstifte 136 sind am Rand auf der Speicherkarte 131 ausgebildet. Jeder der Stichleitungswiderstände 135 ist auch an einen entsprechenden der Anschlussstifte 136 angeschlossen.
14 zeigt das Speichersystem, das drei Speichermodule 130 der 13 verwendet, während 15 das Speichersystem zeigt, das vier Speichermodule 130 der 13 verwendet.
In 14 weist das Speichersystem eine Hauptplatine (nicht gezeigt), eine Speichersteuerung 141, drei Anschlussstücke 142 und neun Hauptplatinen-IO-Busleitungen 143 auf.
Die Speichersteuerung 141 ist auf der Hauptplatine ausgebildet. Die Anschluss stücke 142 sind auf der Hauptplatine angebracht, um die Speichermodule der 13 aufzunehmen. Die Hauptplatinen-IO-Busleitungen 143 sind auf der Hauptplatine ausgebildet, um an die Anschlussstücke 142 angeschlossen zu werden. Die Hauptplatinen-IO-Busleitungen 143 entsprechen jeweils den Speicherchips 133 jedes Speichermoduls 130. Jede der Hauptplatinen-IO-Busleitungen 143 verbindet entsprechende Speicherchips an den Speichermodulen 130 miteinander. Das bedeutet, dass gemäß diesem Ausführungsbeispiel nicht Speichermodule, sondern Speicherchips in einem Stichleitungsanschluss miteinander verbunden sind.
Bei diesem Ausführungsbeispiel kann eine bidirektionale Übertragung ohne Signalreflexion zwischen der Speichersteuerung und jedem Speicherchip ausgeführt werden, wenn ein Widerstandswert der Abschlusswiderstände 134 und der Stichleitungswiderstände 135 durch die Verwendung der Gleichungen (6) und (7) gefunden wird. Jedoch hängt die effektive Impedanz Zeffdimm von dem Speicherchip 134 und der am Speicherchip 134 angeschlossenen Modul-IO-Busleitung 133 ab.
Das Speichersystem der 15 ist gleich demjenigen der 14, außer bezüglich der Anzahl der Speichermodule 130. Das bedeutet, dass das Speichersystem eine Speichersteuerung 151, vier Anschlussstücke 152 und neun Hauptplatinen-IO-Busleitungen 153 aufweist.
Weil sich die Speichersysteme der 14 und 15 bezüglich der Anzahl der Speichermodule 130 unterscheiden, unterscheiden sie sich auch bezüglich des Stichleitungswiderstandswertes Rs.
Die in den 14 und 15 gezeigten Speichersysteme können, wie die Speichersysteme der 6 und 7, schneller als das existierende Speichersystem stabil arbeiten. Weiterhin ist es notwendig, einen Stichleitungswiderstand auf jeder Hauptplatine der Speichersysteme der 14 und 15 auszubilden.
Bei jedem der oben angegebenen Ausführungsbeispiele sind die Abschlusswiderstände an den vorbestimmten Spannungspegel Vterm angeschlossen. Der vorbestimmte Spannungspegel kann durch Aufteilen einer Leistungsversorgungsspannung VDD erhalten werden wie es in 16 gezeigt ist.
Während diese Erfindung bislang in Zusammenhang mit ihren wenigen Ausführungsbeispielen beschrieben worden ist, wird es für Fachleute auf dem Gebiet ohne weiteres möglich sein, diese Erfindung auf verschiedene andere Arten auszuführen. Beispielsweise kann die Anzahl der Anschlussstücke auf der Hauptplatine größer als vier sein.

Claims

Speichermodul, um in irgendeines von Anschlussstücken eingefügt zu werden, die auf einer Hauptplatine ausgebildet sind, welches Modul folgendes aufweist: einen Speicherchip; einen Anschlussstift, um an das Anschlussstück angeschlossen zu werden; einen Bus zum Anschließen des Speicherchips an den Anschlussstift; einen Abschlusswiderstand, der an ein Ende des Busses angeschlossen ist, und einen Stichleitungswiderstand (stub resistor), der zwischen dem Anschlussstift und dem anderen Ende des Busses angeschlossen ist, dadurch gekennzeichnet, dass die Anschlussstücke an eine Speichersteuerung auf eine Art eines Stichleitungsanschlusses (stub connection) angeschlossen sind, wobei der Stichleitungswiderstand und der Abschlusswiderstand jeweils einen Stichleitungswiderstandswert Rs und einen Abschlusswiderstandswert Rterm haben, wobei der Stichleitungswiderstandswert Rs und der Abschlusswiderstandswert Rterm gegeben sind durch: Rs = (N – 1) × Zeffdimm/N, und Rterm = Zeffdimmwobei N die Anzahl der Anschlussstücke darstellt; und Zeffdimm eine effektive Impedanz eines Speicherchip-Anordnungs, der aus dem Bus und dem Speicherchip besteht, ist.
Speichermodul nach Anspruch 1, das weiterhin andere Speicherchips aufweist, wobei der Bus an alle Speicherchips gemeinsam angeschlossen ist.
Speichermodul nach einem der Ansprüche 1 oder 2, das weiterhin weitere Speicherchips, weitere Anschlussstifte jeweils entsprechend den weiteren Chips und weitere Busse zum einzelnen Anschließen der Speicherchips an die weiteren Anschlussstifte aufweist.
Speichermodul nach einem der Ansprüche 1 bis 3, wobei der Bus ein bidirektionaler Bus ist.
Speichermodul nach einem der Ansprüche 1 bis 4, wobei der Bus ein unidirektionaler Bus ist.
Speichermodul nach einem der Ansprüche 1 bis 5, wobei der Abschlusswiderstand im Speicherchip ausgebildet ist.
Speichersystem, das eine Vielzahl von Speichermodulen enthält, die in Anschlussstücken eingefügt sind, die auf einer Hauptplatine ausgebildet sind, wobei jedes Speichermodul folgendes aufweist: einen Speicherchip; einen Anschlussstift, um an eines der Anschlussstücke angeschlossen zu werden; einen Bus zum Anschließen des Speicherchips an den Anschlussstift; einen Abschlusswiderstand, der an ein Ende des Busses angeschlossen ist, und einen Stichleitungswiderstand (stub resistor), der zwischen dem Anschlussstift und dem anderen Ende des Busses angeschlossen ist, dadurch gekennzeichnet, dass die Anschlussstücke an eine Speichersteuerung auf eine Art eines Stichleitungsanschlusses (stub connection) auf einer Hauptplatine angeschlossen sind, wobei der Stichleitungswiderstand und der Abschlusswiderstand jeweils einen Stichleitungswiderstandswert Rs und einen Abschlusswiderstandswert Rterm haben, wobei der Stichleitungswiderstandswert Rs und der Abschlusswiderstandswert Rterm gegeben sind durch: Rs = (N – 1) × Zeffdimm/N, und Rterm = Zeffdimm wobei N die Anzahl der Speichermodule darstellt; und Zeffdimm eine effektive Impedanz eines Speicherchip-Anordnungs, der aus dem Bus und dem Speicherchip besteht, ist, und wobei die Hauptplatine eine Verdrahtungsimpedanz Zmb hat, die dargestellt ist durch: Zmb = (2N – 1) × Zeffdimm/N2.
Speichersystem nach Anspruch 7, wobei jedes der Speichermodule weiterhin weitere Speicherchips aufweist, wobei der Bus an alle Speicherchips in jedem der Speichermodule gemeinsam angeschlossen ist.
Speichersystem nach einem der Ansprüche 7 oder 8, wobei jedes der Speichermodule weiterhin weiter Speicherchips, weitere Anschlussstifte jeweils entsprechend den weiteren Speicherchips und weitere Busse zum einzelnen Anschließen der Speicherchips an die weiteren Anschlussstifte aufweist.
Speichersystem nach einem der Ansprüche 7 bis 9, wobei der Bus ein bidirektionaler Bus ist.
Speichersystem nach einem der Ansprüche 7 bis 10, wobei der Bus ein unidirektionaler Bus ist.
Speichersystem nach Anspruch 11, wobei die Anschlussstücke auf eine Art eines Stichleitungsanschlusses an die Speichersteuerung angeschlossen sind, wobei der Stichleitungswiderstand und der Abschlusswiderstand jeweils einen Stichleitungswiderstandswert Rs und einen Abschlusswiderstandswert Rterm haben, wobei der Stichleitungswiderstandswert Rs und der Abschlusswiderstandswert Rterm die Gleichung Zmb = (Rs + Zeffdimm)/Nerfüllen, wobei Zmb eine Verdrahtungsimpedanz der Hauptplatine darstellt; Zeffdimm eine effektive Impedanz eines Speicherchip-Anordnungs, der aus dem Bus und dem Speicherchip besteht; und N die Anzahl des Speichermoduls.
Speichersystem nach einem der Ansprüche 7 bis 12, wobei der Abschlusswiderstand im Speicherchip ausgebildet ist.