DE10331819A1 - Verfahren zum Bilden einer Substratdurchgangsverbindung - Google Patents

Verfahren zum Bilden einer Substratdurchgangsverbindung Download PDF

Info

Publication number
DE10331819A1
DE10331819A1 DE10331819A DE10331819A DE10331819A1 DE 10331819 A1 DE10331819 A1 DE 10331819A1 DE 10331819 A DE10331819 A DE 10331819A DE 10331819 A DE10331819 A DE 10331819A DE 10331819 A1 DE10331819 A1 DE 10331819A1
Authority
DE
Germany
Prior art keywords
layer
substrate
parylene
trench
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
DE10331819A
Other languages
English (en)
Inventor
Ariang Corvallis Fartash
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hewlett Packard Development Co LP
Original Assignee
Hewlett Packard Development Co LP
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hewlett Packard Development Co LP filed Critical Hewlett Packard Development Co LP
Publication of DE10331819A1 publication Critical patent/DE10331819A1/de
Ceased legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481Internal lead connections, e.g. via connections, feedthrough structures
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Particle Formation And Scattering Control In Inkjet Printers (AREA)

Abstract

Verfahren zum Herstellen einer Substratdurchgangsverbindung für ein Mikroelektronikbauelement sind offenbart, wobei das Bauelement ein Substrat umfaßt, das eine Vorderseite und eine Rückseite umfaßt. Bestimmte Ausführungsbeispiele der Verfahren umfassen das Bilden eines Schaltungselements auf der Vorderseite des Substrats, das Bilden eines Grabens in der Rückseite des Substrats, der sich hin zu dem Schaltungselement erstreckt, das Bilden einer Schicht aus einem isolierenden Polymermaterial in dem Graben, das Entfernen von ausreichend Polymermaterial von der Schicht des isolierenden Polymermaterials, um das Schaltungselement zumindest teilweise freizulegen, und das Bilden einer elektrisch leitfähigen Verbindungsschicht in dem Graben, wobei die Verbindungsschicht in elektrischer Kommunikation mit dem Schaltungselement steht.

Description

  • Da es möglich wird, mehr und mehr Schaltungselemente auf ein einzelnes Substrat zu passen, kann eine entsprechend größere Anzahl von Verbindungen auf dem Substrat hergestellt werden, um die Schaltungselemente zu einer Schaltungsanordnung außerhalb des Substrats zu verbinden. Herkömmliche Verbindungen werden häufig auf derselben Seite des Substrats gebildet wie die Schaltungselemente (der „Vorderseite" des Substrats), und enden an Kontaktanschlußflächen, die um den Umfang der Substratvorderseite gebildet sind. Mit der sich erhöhenden Anzahl von Schaltungselementen auf einem einzelnen Substrat werden die Kontaktanschlußflächen und Verbindungen häufig um den Umfang des Substrats überlastet. Manchmal wird die Größe der Verbindungen reduziert, um dieselben in den verfügbaren Raum zu quetschen. Die reduzierte Verbindungsgröße kann zu verschiedenen Problemen führen, wie z. B. einem hohen Verbindungswiderstand, der durch den geringen Querschnittsbereich der Verbindungen verursacht wird, sowie zu erhöhten Herstellungskosten aufgrund der erhöhten Miniaturisierung.
  • Bei bestimmten verschiedenen Ausführungsbeispielen kann die Plazierung von Verbindungen an der Substratvorderseite ferner andere Probleme verursachen. Verbindungen z. B., die die Abfeuermechanismen in einem Druckvorrichtungs-Druckkopfchip mit der externen Schaltungsanordnung verbinden, werden häufig auf derselben Seite des Substrats gebildet wie die Fluidausstoßdüsen. Somit können diese Verbindungen während der Druckkopfverwendung freiliegend für Druckfluide sein, die die Verbindungen beschädigen können und zu dem möglichen Ausfall der Druckköpfe führen können. Ferner, aufgrund der Dicke der Einkapselkügelchen, die verwendet werden, um die Verbindungen elektrisch zu isolie ren und zu schützen, kann der Druckkopf in einer solchen Distanz von einem Druckmedium positioniert sein, daß sich Tropfen von Druckfluid, das aus dem Druckkopf ausgestoßen wird, mit einem unvorteilhaften Betrag vor dem Erreichen des Druckmediums verbreiten können. Ein übermäßiges Verbreiten von Druckfluidtröpfchen kann ein Präzisionsdrukken schwieriger machen.
  • Es ist die Aufgabe der vorliegenden Erfindung, ein Verfahren zum Herstellen einer Substratdurchgangsverbindung, ein Mikroelektronikbauelement und eine Fluidausstoßvorrichtung mit verbesserten Charakteristika zu schaffen.
  • Diese Aufgabe wird durch ein Verfahren zum Herstellen einer Substratdurchgangsverbindung gemäß Anspruch 1 oder 21, ein Mikroelektronikbauelement gemäß Anspruch 39 und eine Fluidausstoßvorrichtung gemäß Anspruch 50 gelöst.
  • Bestimmte Ausführungsbeispiele schaffen ein Verfahren zum Herstellen einer Substratdurchgangsverbindung für ein Mikroelektronikbauelement, wobei das Bauelement ein Substrat umfaßt, das eine Vorderseite und eine Rückseite aufweist. Das Verfahren umfaßt das Bilden eines Schaltungselements auf der Vorderseite des Substrats, das Bilden eines Grabens in der Rückseite des Substrats, der sich zu dem Schaltungselement erstreckt, das Bilden einer Schicht eines isolierenden Polymermaterials in dem Graben, das Entfernen von ausreichend Polymermaterial von der Schicht des isolierenden Polymermaterials, um das Schaltungselement zumindest teilweise freizulegen, und das Bilden einer elektrisch leitfähigen Verbindungsschicht in dem Graben, wobei die Verbindungsschicht in elektrischer Kommunikation mit dem Schaltungselement steht.
  • Bevorzugte Ausführungsbeispiele der vorliegenden Erfindung werden nachfolgend bezugnehmend auf die beiliegenden Zeichnungen näher erläutert. Es zeigen:
  • 1 ein Flußdiagramm eines ersten Verfahrens zum Bilden einer Substratdurchgangsverbindung gemäß der vorliegenden Erfindung;
  • 2 eine Querschnittansicht eines Substrats nach dem Bilden einer Isolierschicht und eines Schaltungselements auf der Substratvorderseite gemäß einer ersten exemplarischen Implementierung des Verfahrens aus 1;
  • 3 eine Querschnittansicht des Substrats aus 2 nach dem Bilden eines Grabens in der Substratrückseite;
  • 4 eine Querschnittansicht des Substrats aus 3 nach dem Bilden einer isolierenden Polymerschicht in dem Graben;
  • 5 eine Querschnittansicht des Substrats aus 4 nach dem Entfernen eines Abschnitts der isolierenden Polymerschicht aus dem Graben;
  • 5A eine Querschnittansicht des Substrats aus 5 nach dem Bilden einer Diffusionsbarriereschicht über der isolierenden Polymerschicht gemäß einer alternativen Implementierung des Ausführungsbeispiels aus 1;
  • 6 eine Querschnittansicht des Substrats aus 5 nach dem Bilden einer elektrisch leitfähigen Verbindungsschicht über der isolierenden Polymerschicht;
  • 7 eine Querschnittansicht des Substrats aus 6 nach dem teilweisen Bilden einer Füllerschicht über der elektrisch leitfähigen Schicht;
  • 8 eine Querschnittansicht des Substrats aus 7 im wesentlichen nach dem vollständigen Bilden der Füllerschicht über der elektrisch leitfähigen Schicht;
  • 9 eine Querschnittansicht des Substrats aus 4 nach dem Bilden einer Öffnung in dem Schaltungselement und der Isolierschicht, um die isolierende Polymerschicht gemäß einer anderen exemplarischen Implementierung des Ausführungsbeispiels aus 1 freizulegen;
  • 10 eine Querschnittansicht des Substrats aus 9 nach dem Entfernen eines Abschnitts der isolierenden Polymerschicht;
  • 11 eine Querschnittansicht des Substrats aus 10 nach dem Bilden einer elektrisch leitfähigen Verbindungsschicht über der isolierenden Polymerschicht;
  • 12 eine Querschnittansicht des Substrats aus 11 nach dem Bilden einer Füllerschicht über der elektrisch leitfähigen Verbindungsschicht; und
  • 13 eine Druckvorrichtung, die eine Struktur einlagert, die gemäß einem Ausführungsbeispiel der vorliegenden Erfindung aufgebaut ist.
  • Ein Ausführungsbeispiel der vorliegenden Erfindung ist allgemein bei 10 in 1 gezeigt, als ein Verfahren zum Bilden einer Substratdurchgangsverbindung für ein Mikroelektronikbauelement. Das Verfahren 10 umfaßt bei 12 das Bilden eines Schaltungselements auf der Vorderseite eines Substrats. Als nächstes umfaßt das Verfahren 10 bei 14 das Bilden eines Grabens in dem Substrat von der Rückseite des Substrats, der sich weit genug in das Substrat erstreckt, um das Schaltungselement freizulegen. Nach dem Bilden des Grabens in der Rückseite des Substrats, bei 14, wird bei 16 eine Schicht eines isolierenden Polymermaterials in dem Graben gebildet. Als nächstes wird ein ausreichender Betrag des isolierenden Polymermaterials bei 18 entfernt, um das Schaltungselement freizulegen. Schließlich wird eine elektrisch leitfähige Schicht in dem Graben bei 20 gebildet, derart, daß die elektrisch leitfähige Verbindungsschicht in elektrischer Kommunikation mit dem Schaltungselement steht. Die elektrisch leitfähige Verbindungsschicht, die bei 20 gebildet wird, kann ferner elektrisch mit einer Kontaktanschlußfläche verbunden sein, die an der Rückseite des Substrats gebildet ist. Dies ermöglicht, daß die Kontaktanschlußfläche mit einem komplementären Kontakt verbunden wird, der an der Substratbefestigung gebildet ist (häufig ein Fluidausstoßkopfwagen oder eine Fluidkassette). Somit liegen bei diesem Ausführungsbeispiel keine externen Anschlußleitungen vor, die mit der Substratvorderseite verbunden sind.
  • Eine Substratdurchgangsverbindung gemäß der vorliegenden Erfindung kann andere potentielle Verwendungen aufweisen, neben der Verbindung eines Schaltungselements an der Vorderseite eines Substrats mit einer Kontaktanschlußfläche an der Rückseite des Substrats. Die Verbindungen können z. B. ferner verwendet werden, um die Schaltungselemente, die an der Rückseite eines Substrats gebildet sind, mit Schaltungselementen zu verbinden, die an der Vorderseite des Substrats gebildet sind, und können somit ermöglichen, daß beide Seiten des Substrats für die Herstellung von Schaltungselementen verwendet werden.
  • Die allgemeinen Schritte, die in dem Verfahren 10 dargestellt sind, können auf eine gewünschte Weise implementiert werden. Eine erste exemplarische Implementierung des Verfahrens 10 ist in den 28 dargestellt, die Querschnittansichten eines Substrats 30 nach dem Durchführen von ausgewählten Schritten der Implementierung zeigen.
  • Bezugnehmend auf 2 werden zuerst eine isolierende Schicht 32 und ein elektrisch leitfähiges Schaltungselement 34 an der Vorderseite des Substrats 30 gebildet. Die isolierende Schicht 32 isoliert das Schaltungselement 34 elektrisch von dem Substratvolumen bzw. der Substratmasse 36 und kann ferner als eine Diffusionsbarriere und eine Getterschicht dienen, um zu verhindern, daß Material aus dem Schaltungselement in das Substratvolumen diffundiert. Eine zusätzliche Diffusionsbarriereschicht (nicht gezeigt) kann entweder über oder unter der Isolierschicht 32 gebildet sein. Ferner kann die Isolierschicht 32 falls erwünscht auch weggelassen werden. Die Isolierschicht 32 kann aus einem geeigneten Isoliermaterial gebildet sein. Wenn das Substrat 30 z. B. aus Silizium gebildet ist, kann Siliziumoxyd für die Isolierschicht 32 verwendet werden. Bei bestimmten Ausführungsbeispielen der Erfindung können weniger Bedenken im Hinblick auf das Lecken von Strom zwischen Schaltungselement 34 und Substratvolumen 36 bestehen, oder es besteht weniger Gefahr der Verschmutzung des Substratvolumens durch das Material, das verwendet wird, um das Schaltungselement 34 zu bilden. Bei diesen Ausführungsbeispielen kann das Schaltungselement 34 direkt auf dem Substrat 30 gebildet sein, ohne die Verwendung einer isolierenden Schicht 32.
  • Das Schaltungselement 34 kann eine geeignete Form annehmen. Bei dem Ausführungsbeispiel, das in 2 gezeigt ist, ist das Schaltungselement 34 allgemein als eine elektrisch leitfähige Schicht zum Leiten von Strom zu und/oder von anderen Schaltungselementen gezeigt, die auf der Substratvorderseite gebildet sind. Es wird jedoch darauf hingewiesen, daß das Schaltungselement eine komplexere Struktur aufweisen kann und aus einer größeren Anzahl von individuellen Materialschichten gebildet sein kann als der dargestellten einzelnen Leiterschicht.
  • Bezugnehmend als nächstes aus 3 wird an einem späteren Punkt in dem Gesamtbauelementherstellungsprozeß ein Graben 38 in der Rückseite des Substrats 30 gebildet, der sich weit genug in die Rückseite des Substrats 30 erstreckt, um die Isolierschicht 32 freizulegen (oder, wo die Isolierschicht nicht verwendet wird, das Schaltungselement 34 freizulegen). Ein geeignetes Verfahren kann verwendet werden, um einen Graben 38 zu bilden. Geeignete Verfahren umfassen jene, die in der Lage sind, Merkmale mit relativ hohen Aspektverhältnissen zu bilden, da die Tiefe des Grabens 38 beträchtlich größer sein kann als die Breite des Grabens. Beispiele von geeigneten Verfahren umfassen, sind jedoch nicht beschränkt auf, Laserablation und Tiefreaktivionenätzen.
  • Nach dem Bilden des Grabens 38 werden die Wände des Grabens mit einer geeigneten Isolierenden Polymerschicht beschichtet, gezeigt bei 40 in 4, nach dem Bilden des Grabens. Die Beschichtung der Wände des Grabens 38 mit einer geeigneten Isolierenden Polymerschicht kann helfen, eine Rauhigkeit in den Wänden des Grabens 30 zu glätten und Risse und/oder Vorsprünge abzudecken.
  • Geeignete isolierende Polymermaterialien können eines aus einer Anzahl von gewünschten physischen Eigenschaften umfassen. Zum Beispiel können geeignete isolierende Polymermaterialien jene mit relativ hohen dielektrischen Durchschlagfestigkeiten wegen ihrer guten isolierenden Eigenschaften und/oder jene mit relativ niedrigeren dielektrischen Konstanten zum Verhindern von elektrischen Verlusten bei Hochfrequenzanwendungen umfassen. Ferner können geeignete Polymermaterialien thermoplastische Materialien umfassen, die nach der Aufbringung zum Glätten von Oberflächenunregelmäßigkeiten erwärmt werden können. Dies kann dabei helfen, zu verhindern, daß die Rauhigkeit der Wände des Grabens 38 auf die Oberfläche der Isolierschicht 40 übertragen wird. Ferner können geeignete Polymerisoliermaterialien jene umfassen, die über Dampfphasenreaktionen aufgebracht werden, und jene, die mit relativ hohen Aufbringungsraten aufgebracht werden, um das Verarbeiten des Substrats 30 auf eine handelsüblich durchführbare Weise zu ermöglichen. Es wird darauf hingewiesen, daß geeignete Polymermaterialien eine dieser Eigenschaften, eine Kombination dieser Eigenschaften und/oder beliebige andere vorteilhafte physische Eigenschaften umfassen können, die hierin nicht ausgeführt sind.
  • Ein Beispiel einer Klasse von geeigneten Polymermaterialien ist die Gruppe von Parylenpolymeren. Parylenpolymere sind Polymere basierend auf Poly(p-xylylen), und können als ein Film aus Festphasen-Dimer-Di-p-xylylen durch einen Dampfphasenprozeß aufgebracht werden. Das Di-p-xylylen wird zuerst erwärmt, um das Dimer zu sublimieren, und dann pyrolisiert, bei einer höheren Temperatur, um ein Dampfphasen-p-xylylene-monomer zu bilden. Das Monomer wird dann zu einer Raumtemperatur-Aufbringungskammer transportiert, die ein Substrat enthält, wo dasselbe an der Oberfläche des Substrats adsorbiert und polymerisiert, um einen Parylenfilm zu bilden. Die Aufbringung tritt nur bei einem moderaten Vakuum auf, so daß eine konforme, im wesentlichen porenfreie Beschichtung des Polymers ohne Abschattung über ein relativ schnelles und einfaches Verfahren bei diesen Ausführungsbeispielen erhalten werden kann. Ferner können Parylenfilme mit wesentlich größeren Aufbringungsraten aufgebracht werden als Oxid- oder Nitrid-Filme. Ferner, da Parylenpolymere thermoplastisch sind, können dieselben nach der Aufbringung erwärmt werden, um die Oberfläche der Polymerschicht zu glätten. Zusätzlich dazu weisen Parylenfilme im Größenbereich von nur wenigen Mikrometern Dicke häufig dielektrische Durchschlagspannungen im Größenbereich von Hunderten von Volts Gleichstrom auf und weisen dielektrische Konstanten auf, die niedrig genug sind (ungefähr 2,5 bis 3,2), um dieselben geeignet für Hochfrequenzanwendungen zu machen. Ferner wachsen Parylenfilme häufig spannungsfrei und sind geeigneter als Nitrid- oder Oxidfilme und sind somit weniger anfällig für eine Beschädigung durch thermisch induzierte Spannungen. Ferner, da die Parylenpolymerisierungsreaktion bei oder annähernd bei Raumtempera tur durchgeführt werden kann, besteht ein minimales Risiko, eine thermische Verschlechterung oder Beschädigung an anderen Bauelementschichten während der Verarbeitung zu verursachen, bei Ausführungsbeispielen, bei denen Raumtemperaturaufbringungen durchgeführt werden.
  • Da sich Parylen gut mit Silizium verbinden kann, kann es bei bestimmten Ausführungsbeispielen geeignet für eine Verwendung mit Siliziumsubstraten sein. Viele Niedrigwiderstandsmetalle, wie z. B. Silber, Kupfer und Aluminium können sich ferner gut mit Parylen verbinden, wodurch eine Auswahl von Materialien für eine später aufgebrachte elektrisch leitfähige Schicht ermöglicht wird. Ferner ist Parylen photodefinierbar und kann bei bestimmten Ausführungsbeispielen selektiv unter Verwendung von Excimerlasern und/oder Sauerstoffplasmaätzen verwendet werden. Ferner können Parylenpolymerfilme hydrophobisch und feuchtigkeitsresistent sein und können somit in Zuständen von hoher Feuchtigkeit und Temperatur wenig oder keinen Leckstrom weiterleiten.
  • Ein geeignetes Parylenpolymer kann verwendet werden, um eine Isolierende Polymerschicht 40 zu bilden. Beispiele von geeigneten Parylenpolymeren umfassen, sind jedoch nicht beschränkt auf Parylen-N, Parylen-C und Parylen-D. Ferner kann die Parylenschicht, die verwendet wird, um eine Polymerschicht 40 zu bilden, eine geeignete Dicke aufweisen. Um eine glatte, konforme Beschichtung zu erreichen, kann ein Parylenfilm mit einer Dicke von ungefähr ein bis vier Mal der Größe der Defekte auf der Oberflächen des Grabens 38 oder mit sogar einer größeren Dichte aufgebracht werden, um alle Defekte auf der Grabenoberflächen abzudecken. Wenn z. 8. relativ hohe Ätz-/Ablations-Raten verwendet werden, um den Graben 38 zu bilden, können die Wände des Grabens eine Rauhigkeit in einem Bereich von ungefähr 5 Mikrometern aufweisen. In dieser Situation kann ein Parylenfilm mit einer Dicke von ungefähr fünfzehn bis fünfundzwanzig Mikrometern verwendet werden, abhängig von Faktoren wie z. B. dem Durchmesser des Grabens 38. Es wird darauf hingewiesen, daß eine Isolierparylenschicht 40 eine andere geeignete Dicke aufweisen kann, egal ob dicker oder dünner als diese Abmessungen, die ausreichend ist, um die Wände des Grabens 38 konform zu beschichten und zu glätten.
  • Bei bestimmten Ausführungsbeispielen kann die Parylenschicht 40 kurz durch Erwärmen auf ungefähr 300 Grad Celsius wärmebehandelt werden, um eine glattere Oberfläche zu bilden, auf die Schichten anderer Materialien aufgebracht werden können. Ein Wärmebehandeln der Parylenschicht 40 kann ferner die Bildung einer äußeren Diffusionsbarriereregion in dem Parylen benachbart zu der Oberfläche der Parylenschicht verursachen. Bei Ausführungsbeispielen, bei denen die Parylenschicht 40 nicht wärmebehandelt wird, kann eine Diffusionsbarriereschicht (häufig ein Metall-Oxid oder -Nitrid) vor dem Aufbringen von elektrisch leitfähigen Schichten über dem Parylen aufgebracht werden, um zu verhindern, daß Kupfer in die darunterliegenden Materialien diffundiert. Bei Ausführungsbeispielen jedoch, bei denen die Parylenschicht 40 nach der Aufbringung erwärmt wird, kann die resultierende Diffusionsbarriereschicht, die in der Oberflächenregion des Parylens gebildet ist, einen ausreichenden Schutz liefern, um zu ermöglichen, daß der Schritt des Aufbringens einer zusätzlichen Diffusionsbarriereschicht weggelassen wird. Der Grund dafür ist, daß die äußere Parylendiffusionsbarriereregion der Parylenschicht 40 bei diesen Ausführungsbeispielen für eine Kupferdiffusion bei Temperaturen von bis zu Zweihundertundfünfzig Grad Celsius impermeabel sein kann. Es wird darauf hingewiesen, daß eine zusätzliche Diffusionsbarriereschicht, gezeigt bei 41 in 5A, auf der Parylenschicht 40 gebildet sein kann, um ein zusätzliches Maß an Schutz gegen die Diffusion von Unreinheiten in die Parylenschicht 40 und das Substratvolumen 36 bereitzustellen, falls erwünscht. Beispiele von geeigneten Materialien zum Bilden einer zusätzlichen Diffusionsbarriereschicht 41 umfassen, sind jedoch nicht beschränkt auf Tantalum, Tantalumnitrid, Titan, Titannitrid, Tantalum/Tantalum-Nitrid-Doppelschichten und Titan/Titan-Nitrid-Doppelschichten.
  • Nach dem Bilden der Isolierenden Polymerschicht 40 kann zumindest ein Abschnitt der Isolierenden Polymerschicht 40 und der elektrisch isolierenden Schicht 32 benachbart zu dem Abschnitt der Polymerschicht von dem Graben 38 entfernt werden, um die Rückseite des Schaltungselements freizulegen, wie bei dem Ausführungsbeispiel aus 5 gezeigt ist. Der Abschnitt der Polymerschicht benachbart zu dem Schaltungselement 34 kann durch ein geeignetes Verfahren entfernt werden. Beispiele von geeigneten Verfahren umfassen, sind jedoch nicht beschränkt auf, Laserablation und Sauerstoffplasmaätzen. Die Verwendung von Laserablation zum Entfernen des Abschnitts der Isolierenden Polymerschicht 40 benachbart zu dem Schaltungselement 34 kann bei bestimmten Ausführungsbeispielen eine größere Selektivität und Präzision gegenüber Sauerstoffplasmaätzen ermöglichen.
  • Bezug nehmend als nächstes auf 6 wird nach dem Entfernen des Abschnitts der isolierenden Polymerschicht 40, die benachbart zu dem Schaltungselement 34 ist, eine elektrisch leitfähige Verbindungsschicht 42 auf der Oberfläche der isolierenden Polymerschicht 40 und dem freiliegenden Abschnitt des Schaltungselements 34 gebildet, um einen elektrisch leitfähigen Weg durch das Substrat 30 zu dem Schaltungselement zu vervollständigen. Die Verbindungsschicht kann eine geeignete Struktur aufweisen. Die exemplarische elektrisch leitfähige Schicht 42, die in 6 gezeigt ist, umfaßt eine elektrisch leitfähige Keimschicht 42a, die auf der Oberfläche der isolierenden Polymerschicht 40 gebildet ist, und eine etwas dickere, elektrisch leitfähige Deckschicht 42b, die auf der Keimschicht gebildet ist.
  • Bei diesem Ausführungsbeispiel ist die Keimschicht 42a auf solche Weise gebildet, um fest mit der isolierenden Polymerschicht 40 verbunden zu sein, und um eine Oberfläche zu liefern, die geeignet zum Aufwachsen einer dickeren Deck schicht 42b ist. Die Keimschicht 42a kann aus einem geeigneten Material gebildet sein. Geeignete Materialien umfassen, sind jedoch nicht beschränkt auf, elektrisch leitfähige Metalle, wie z. B. Aluminium, Silber, Gold und Kupfer.
  • Die Keimschicht 42a kann durch ein geeignetes Verfahren gebildet werden. Geeignete Verfahren umfassen jene, die eine feste Verbindung zwischen der isolierenden Polymerschicht 40 und der Keimschicht 42a bilden, und jene, die verwendet werden können, um Merkmale mit großem Tiefen-Seiten-Verhältnis abzudecken. Ein Beispiel eines geeigneten Verfahrens zum Bilden einer Keimschicht 42a ist eine ionisierte physische Dampfaufbringung (I-PVD). I-PVD ist in der Lage, Merkmale mit großem Tiefen-Seiten-Verhältnis zu beschichten, wie z. B. den Graben 38. Ferner kann die Verwendung von I-PVD zum Aufbringen von Materialien, wie z. B. Aluminium, Silber, Gold und Kupfer auf Parylen verursachen, daß die Metallschicht fest an der zugrunde liegenden Parylenschicht haftet, aufgrund einer höheren Auftreffenergie. Bei bestimmten Ausführungsbeispielen können die I-PVD-Aufbringraten für diese Materialien jedoch etwas niedriger sein als die Raten für andere Aufbringungstechniken. Daher, sobald die Keimschicht 42a aufgebracht wurde, kann eine dickere Deckschicht 42b über ein Verfahren mit einer schnelleren Aufbringungsrate aufgebracht werden. Beispiele von Verfahren, die verwendet werden können, um die Deckschicht 42b zu bilden, umfassen Elektroplattieren oder stromlose Plattierung. Die Deckschicht 42b kann aus einem oder mehreren geeigneten Materialien gebildet werden und kann entweder aus demselben Material oder aus unterschiedlichen Materialien zu der Keimschicht 42a gebildet werden. Beispiele von geeigneten Materialien für die Keimschicht 42a und die Deckschicht 42b umfassen, sind jedoch nicht beschränkt auf, elektrisch leitfähige Metalle, wie z. B. Aluminium, Silber, Gold und Kupfer.
  • Sobald die Verbindungsschicht 42 gebildet wurde, kann der Graben 38 im wesentlichen mit einer Füllerschicht gefüllt werden, die bei 44 in 7 und 8 angezeigt ist. Die Füllerschicht 44 kann konfiguriert sein, um eine von verschiedenen Funktionen auszuführen. Zum Beispiel kann die Füllerschicht 44 verwendet werden, um dabei zu helfen, einen Schaden an der Verbindungsschicht 42 durch Verschmutzungen oder spätere Verarbeitungsschritte zu verhindern. Ferner kann die Füllerschicht 44 dabei helfen, die Rückseite des Substrats 30 zu glätten, durch Füllen von verbleibendem Raum in dem Graben 3B, und kann somit die Herstellung von zusätzlichen Strukturen auf der Rückseite des Substrats ermöglichen, wie z. B. Kontaktanschlußflächen oder Schaltungselementen.
  • Die Füllerschicht 44 kann aus einem oder mehreren geeigneten Materialien gebildet sein. Zum Beispiel kann die Füllerschicht 44 bei bestimmten Ausführungsbeispielen aus einem elektrisch leitfähigen Material gebildet sein, wie z. B. Kupfer. Das Bilden der Füllerschicht 44 aus einem elektrisch leitfähigen Material kann dabei helfen, den Betrag von Strom zu erhöhen, der zu dem Schaltungselement 34 geliefert werden kann. Alternativ dazu kann die Füllerschicht 44 aus einem elektrisch isolierenden Material gebildet sein, wie z. B. einem Oxid- oder Nitrid-Material. Auf ähnliche Weise kann die Füllerschicht 44 aus einem isolierenden Polymermaterial gebildet sein, wie z. B. einem Parylenpolymer. Aufgrund der relativ hohen Raten, mit denen Parylenfilme aufwachsen können, kann ein Bilden der Füllerschicht 44 aus einem Parylenpolymer dabei helfen, den Zeitbetrag zu verringern, der benötigt wird, um die Füllerschicht zu bilden. Ferner, da Parylenfilme Oberflächen konform beschichten, kann die Verwendung eines Parylenpolymers zum Bilden der Füllerschicht 44 dabei helfen, die Bildung von Fehlstellen in der Füllerschicht 44 zu verhindern.
  • 78 stellen ein Ausführungsbeispiel des Aufwachsens einer Parylenfüllerschicht 44 dar. Zuerst zeigt 7 eine Ansicht einer teilweise gebildeten Füllerschicht 44. Da Parylen auf einer Oberfläche auf eine ebene Weise aufgebracht wird, erhöht sich die Dicke der Parylenschicht mit einer einheitlichen Rate auf allen Oberflächen der Verbindungsschicht 42, wodurch ein Verhindern der Bildung von Fehlstellen unterstützt wird. Das Aufwachsen der Füllerschicht 44 wird gleichmäßig in allen Richtungen fortgesetzt, wie in 8 gezeigt ist, und füllt den Graben 38 schließlich im wesentlichen vollständig.
  • Während der Bildung der Füllerschicht 44 kann ein Füllermaterial (nicht gezeigt) auf die Rückseite des Substrats 30 in den Regionen aufgebracht werden, die den Graben 38 umgeben. Bei bestimmten Ausführungsbeispielen, bei denen das Füllermaterial ein Metall, ein Oxid oder ein Nitrid ist, kann das überschüssige Füllermaterial durch einen geeigneten Naß- oder Trocken-Ätzprozeß entfernt werden. Wenn das Füllermaterial ein Parylenpolymer ist, kann das überschüssige Parylen durch mechanisches Polieren entfernt werden. Es wird darauf hingewiesen, daß es wünschenswert sein kann, wenn das Füllermaterial elektrisch leitfähig ist, so viel von dem überschüssigen Füller auf der Substratrückseite zu entfernen wie möglich, um die Bildung von Kurzschlüssen zwischen benachbarten Verbindungen zu verhindern. Bei Ausführungsbeispielen jedoch, bei denen das Füllermaterial elektrisch isolierend ist, verursacht ein Füllermaterial, das auf der Rückseite des Substrats 30 verbleibt, keine Bildung von Kurzschlüssen zwischen benachbarten Verbindungen auf der Rückseite des Substrats 30.
  • 912 zeigen eine zweite exemplarische Implementierung des Verfahrens 10, bei der der Abschnitt der isolierenden Polymerschicht benachbart zu dem Schaltungselement von der Substratvorderseite und nicht der Substratrückseite entfernt wird. Zuerst zeigt 9 ein Substrat 130 ähnlich zu dem aus 4, außer daß eine Öffnung 150 durch eine Isolierschicht 132 und ein Schaltungselement 134 auf der Vorderseite des Substrats gebildet wurde, um einen Abschnitt einer isolierenden Polymerschicht 140 von der Substratvorderseite freizulegen. Die Öffnung 150 kann auf eine geeignete Weise gebildet sein. Beispiele umfassen, sind jedoch nicht beschränkt auf, allgemeine Naßätz- und Trockenätz-Prozesse.
  • Nach dem Bilden der Öffnung 150 kann der Abschnitt der isolierenden Polymerschicht 140, die freiliegend ist, dann entfernt werden, um ein Kontaktloch durch das Substrat 130 von der Vorderseite des Substrats zu öffnen, wie in 10 gezeigt ist. Ein geeignetes Verfahren kann verwendet werden, um den Abschnitt der isolierenden Polymerschicht 140 zu entfernen, der benachbart zu dem Schaltungselement 134 ist. Beispiele umfassen Sauerstoffplasmaätzen und Laserablation.
  • Sobald der Abschnitt der isolierenden Polymerschicht 140 benachbart zu dem Schaltungselement 134 entfernt wurde, kann eine elektrisch leitfähige Verbindungsschicht 142 auf der Oberfläche der isolierenden Polymerschicht 140 gebildet werden, wie in 11 gezeigt ist. Die Verbindungsschicht 142 kann eine geeignete Struktur aufweisen. Die dargestellte Verbindungsschicht 142 umfaßt eine Keimschicht 142a und eine dickere elektrisch leitfähige Deckschicht 142b, die über der Keimschicht gebildet ist. Die Materialien und Bildungsverfahren für die Schichten 142a und 142b können ähnlich zu den Schichten 42a und 42b sein, wie oben für die Implementierung aus 28 beschrieben ist. Die Verbindungsschicht 142 kontaktiert das Schaltungselement 134 an der Kante der Öffnung 150, wodurch ermöglicht wird, daß ein elektrischer Strom von der Verbindungsschicht zu dem Schaltungselement fließt.
  • Als nächstes kann unter Bezugnahme auf 12, nach dem Bilden einer Verbindungsschicht 142, eine Füllerschicht 144 über (oder innerhalb) der Verbindungsschicht 142 gebildet sein. Wie oben für die Schicht 44 der Implementierung aus 28 beschrieben ist, kann bei bestimmten Ausführungsbeispielen entweder eine leitfähige oder eine isolie rende Füllerschicht 144 verwendet werden, abhängig von den elektrischen Charakteristika, die für die Füllerschicht gewünscht sind. Wenn ein isolierendes Polymer, wie z. B. Parylen verwendet wird, um die Füllerschicht 144 zu bilden, kann ein überschüssiges Material, das auf der Vorderseite oder der Rückseite des Substrats 130 aufgebracht ist, durch Polieren entfernt werden, vor dem Bilden von zusätzlichen Strukturen auf diesen Oberflächen.
  • Es wird darauf hingewiesen, daß die hierin offenbarten Verfahren zum Bilden einer Substratdurchgangsverbindung eines geeigneten Abmessungs- und/oder eines Aspekt-Verhältnisses relativ zu anderen Merkmalen gebildet sein kann, die auf dem Substrat 30 gebildet sind. Z. B. kann der Graben 38 einen Durchmesser von wenigen Mikrometern bis mehreren Hundert Mikrometern Durchmesser umfassen (üblicherweise mit einem Aspektverhältnis von zwanzig oder weniger), die Parylenschicht 40 kann eine Dicke von einem Teilmikrometer bis mehreren zehn Mikrometern aufweisen und die elektrisch leitfähige Schicht 42 kann eine Dicke von einem Teilmikrometer bis mehreren zehn Mikrometern aufweisen (oder größer, um das Durchgangsloch zu füllen). Es wird ferner darauf hingewiesen, daß diese Bereiche ausschließlich exemplarisch sind, und daß diese Strukturen Abmessungen außerhalb dieser Bereiche aufweisen können.
  • Eine Substratdurchgangsverbindung, die gemäß einem Verfahren der vorliegenden Erfindung aufgebaut ist, kann in einer Anzahl von unterschiedlichen Typen von elektronischen Vorrichtungen implementiert sein, z. B. in Massenspeicherungsvorrichtungen und Festzustand-Speichervorrichtungen. Andere Beispiele umfassen Detektor- oder Emitter-Arrays, mikromechanische Bauelemente, optische Schalter und Fluidausstoßköpfe für Fluidausstoßvorrichtungen, wie z. B. Druckvorrichtungen. Eine exemplarische Druckvorrichtung ist allgemein bei 210 in 13 gezeigt, und eine Fluidausstoßkassette ist schematisch bei 212 angezeigt. Während die Druckvorrichtung 210 als ein Desktop-Drucker gezeigt ist, wird darauf hingewiesen, daß eine Fluidausstoßkassette, die gemäß der vorliegenden Erfindung aufgebaut ist, ferner in einer anderen Druckvorrichtung verwendet werden kann, wie z. B. einer Faxmaschine oder einem Kopierer. Ferner kann die Druckvorrichtung 210 eine gewünschte Größe aufweisen, Groß- oder Klein-Format.
  • Die Fluidausstoßkassette 212 umfaßt einen Fluidausstoßkopf 214, an dem eine Mehrzahl von Fluidausstoßvorrichtungen (nicht gezeigt) gebildet sind. Die Fluidausstoßvorrichtungen können konfiguriert sein, um Fluid auf ein Fluidaufnahmemedium auszustoßen, das unter der Fluidausstoßkassette 212 positioniert ist. Wie oben beschrieben ist, erstrecken sich die Verbindungen des Fluidaustoßkopfs 214 durch das Substrat zu den Kontaktanschlußflächen, die auf der Rückseite des Substrats gebildet sind. Somit kann der Fluidausstoßkopf 212 näher an einem Fluidaufnahmemedium positioniert sein als herkömmliche Druckköpfe, und somit ein Drucken mit höherer Auflösung ermöglichen. Ferner sind die Verbindungen für die Fluide nicht freiliegend und können somit eine längere Lebensdauer aufweisen. Ferner, da die Verbindungen ermöglichen, daß Kontaktanschlußflächen an der Rückseite eines Fluidaustoßkopfs 214 plaziert werden, werden Anschlußleitungen, die für Fluide freiliegend sind, minimiert und können somit im Vergleich zu herkömmlichen Fluidausstoßköpfen weniger anfällig gegenüber Ausfall sein, der durch eine Verschmutzung von Anschlußleitungen durch Fluide verursacht wird.

Claims (52)

  1. Verfahren (10) zum Herstellen einer Substratdurchgangsverbindung (42) für ein Mikroelektronikbauelement, wobei das Bauelement ein Substrat (30) umfaßt, das eine Vorderseite und eine Rückseite aufweist, wobei das Verfahren folgende Schritte aufweist: Bilden eines Schaltungselements (34) an der Vorderseite des Substrats (30); Bilden eines Grabens (38) in der Rückseite des Substrats, der sich zu dem Schaltungselement (34) erstreckt; Bilden einer Schicht (40) aus einem isolierenden Polymermaterial in dem Graben (38); Entfernen von ausreichend Polymermaterial von der Schicht (40) des isolierenden Polymermaterials, um das Schaltungselement (34) zumindest teilweise freizulegen; und Bilden einer elektrisch leitfähigen Verbindungsschicht (42) in dem Graben (38), wobei die elektrisch leitfähige Verbindungsschicht (42) in elektrischer Kommunikation mit dem Schaltungselement (34) steht.
  2. Verfahren (10) gemäß Anspruch 1, bei dem das Bilden des Grabens (38) in der Rückseite des Substrats (30) das Bilden des Grabens (38) über eine Technik umfaßt, die aus der Gruppe bestehend aus Laserablation und Tiefreaktivionenätzen ausgewählt ist.
  3. Verfahren (10) gemäß Anspruch 1 oder 2, bei dem die Schicht (40) aus isolierendem Polymermaterial durch eine Dampfphasenaufbringungstechnik gebildet ist.
  4. Verfahren (10) gemäß einem der Ansprüche 1 bis 3, bei dem die Schicht des isolierenden Polymermaterials eine Dicke von ungefähr 20 Mikrometern oder weniger aufweist.
  5. Verfahren gemäß einem der Ansprüche 1 bis 4, bei dem das Bilden der Schicht (40) des isolierenden Polymermaterials in dem Graben (38) das Bilden einer Schicht aus Parylen in dem Graben umfaßt.
  6. Verfahren gemäß Anspruch 5, das ferner das Erwärmen des Substrats (30) auf ungefähr 300 Grad Celsius aufweist, nach dem Bilden der Schicht aus Parylen in dem Graben (38), um eine Diffusionsbarriereschicht in einer äußeren Region der Schicht aus Parylen zu bilden.
  7. Verfahren gemäß einem der Ansprüche 1 bis 6, bei dem das Entfernen von ausreichend Polymermaterial von der Schicht (40) aus isolierendem Polymermaterial, um das Schaltungselement zumindest teilweise freizulegen, das Entfernen von Polymermaterial benachbart zu dem Schaltungselement durch Laserabaltion von der Rückseite des Substrats (30) umfaßt.
  8. Verfahren gemäß einem der Ansprüche 1 bis 7, bei dem das Entfernen von ausreichend Polymermaterial von der Schicht (40) aus isolierendem Polymermaterial, um das Schaltungselement zumindest teilweise freizulegen, das Bilden einer Öffnung in dem Schaltungselement, um die Schicht aus isolierendem Polymermaterial freizulegen, von der Vorderseite des Substrats (30) umfaßt und dann das Entfernen des Polymermaterials von der Vorderseite des Substrats (30).
  9. Verfahren gemäß Anspruch 8, bei dem das Entfernen von Polymermaterial benachbart zu der Öffnung von der Vorderseite des Substrats (30) das Entfernen des Polymer materials über Laserablation von der Vorderseite des Substrats umfaßt.
  10. Verfahren gemäß Anspruch 8 oder 9, bei dem das Entfernen von Polymermaterial benachbart zu der Öffnung von der Vorderseite des Substrats (30) das Entfernen von Polymermaterial über Sauerstoffplasmaätzen umfaßt.
  11. Verfahren gemäß einem der Ansprüche 1 bis 10, das ferner das Bilden einer Füllerschicht in dem Graben (38) über der elektrisch leitfähigen Verbindungsschicht aufweist.
  12. Verfahren gemäß Anspruch 11, bei dem die Füllerschicht aus Parylen gebildet ist.
  13. Verfahren gemäß Anspruch 11 oder 12, bei dem die Füllerschicht aus einem elektrisch leitfähigen Material gebildet ist.
  14. Verfahren gemäß einem der Ansprüche 1 bis 13, bei dem das Bilden der elektrisch leitfähigen Verbindungsschicht das Aufbringen einer Keimschicht (42a) und dann das Aufbringen einer dickeren Deckschicht (42b) umfaßt.
  15. Verfahren gemäß Anspruch 14, bei dem die Keimschicht (42a) durch ionisierte physische Dampfaufbringung aufgebracht wird.
  16. Verfahren gemäß Anspruch 14 oder 15, bei dem die Deckschicht (42b) durch Elektroplattieren aufgebracht wird.
  17. Verfahren gemäß einem der Ansprüche 14 bis 16, bei dem die Deckschicht (42b) durch stromlose Plattierung aufgebracht wird.
  18. Verfahren gemäß einem der Ansprüche 14 bis 17, bei dem die elektrisch leitfähige Verbindungsschicht aus Kupfer gebildet ist.
  19. Verfahren gemäß einem der Ansprüche 1 bis 18, das ferner das Bilden einer Diffusionsbarriereschicht über der Schicht (40) des isolierenden Polymermaterials vor dem Bilden der Verbindungsschicht aufweist.
  20. Verfahren gemäß Anspruch 19, bei dem die Diffusionsbarriere zumindest teilweise aus einem Material gebildet ist, das aus der Gruppe bestehend aus Tantalum, Tantalum-Nitrid, Titan und Titan-Nitrid ausgewählt ist.
  21. Verfahren (10) zum Herstellen einer Substratdurchgangsverbindung für ein Mikroelektronikbauelement, wobei das Bauelement ein Substrat (30) aufweist, das eine Vorderseite und eine Rückseite aufweist, wobei das Verfahren folgende Schritte aufweist: Bilden eines elektrisch leitfähigen Schaltungselements (34) auf der Vorderseite des Substrats; Bilden eines Grabens (38) in der Rückseite des Substrats, wobei der Graben (38) eine innere Oberfläche umfaßt, wobei sich der Graben (38) hin zu dem Schaltungselement (34) erstreckt; Bilden einer Schicht aus Parylen (40) auf der inneren Oberfläche des Grabens (38), derart, daß zumindest ein Abschnitt des Schaltungselements (34) durch den Graben (38) freigelegt wird; und Bilden einer elektrisch leitfähigen Verbindungsschicht (42) innerhalb der Schicht aus Parylen (40), wobei die Verbindungsschicht (42) in elektrischer Kommunikation mit dem Schaltungselement (34) steht.
  22. Verfahren gemäß Anspruch 21, bei dem das Bilden einer Schicht aus Parylen in dem Graben (38) das Bilden einer Schicht aus Parylen mit einer Dicke von ungefähr 20 Mikrometern oder weniger umfaßt.
  23. Verfahren gemäß Anspruch 22, das ferner das Erwärmen des Substrats auf ungefähr 300 Grad Celsius nach dem Bilden der Schicht aus Parylen in dem Graben (38) aufweist, um eine Diffusionsbarriereschicht in einem äußeren Abschnitt der Schicht aus Parylen zu bilden.
  24. Verfahren gemäß einem der Ansprüche 21 bis 23, bei dem das Bilden einer Schicht aus Parylen auf der inneren Oberfläche des Grabens (38), derart, daß zumindest ein Abschnitt des Schaltungselements (34) freiliegend ist, zuerst das Aufbringen einer Schicht aus Parylen auf die innere Oberfläche des Grabens (38) und dann das Entfernen eines Abschnitts der Schicht aus Parylen benachbart zu dem Schaltungselement (34) durch Laserablation von der Rückseite des Substrats (30) umfaßt.
  25. Verfahren gemäß einem der Ansprüche 21 bis 24, bei dem das Bilden einer Schicht aus Parylen auf der inneren Oberfläche des Grabens (38), derart, daß zumindest ein Abschnitt des Schaltungselements (34) freigelegt wird, ein Aufbringen einer Schicht aus Parylen auf die innere Oberfläche des Grabens (38), dann ein Durchätzen eines Abschnitts des Schaltungselements (34) zum Bilden einer Öffnung in dem Schaltungselement und dann ein Entfernen von Parylen benachbart zu der Öffnung aus der Vorderseite des Substrats (30) umfaßt.
  26. Verfahren gemäß Anspruch 25, bei dem das Entfernen von Parylen benachbart zu der Öffnung von der Vorderseite des Substrats das Entfernen des Parylens über Laserablation umfaßt.
  27. Verfahren gemäß Anspruch 25 oder 26, bei dem das Entfernen von Parylen benachbart zu der Öffnung von der Vorderseite des Substrats (30) das Entfernen des Parylens über Sauerstoffplasmaätzen umfaßt.
  28. Verfahren gemäß einem der Ansprüche 21 bis 27, das ferner das Bilden einer Diffusionsbarriereschicht über der Parylenschicht vor dem Bilden der Verbindungsschicht aufweist.
  29. Verfahren gemäß Anspruch 28, bei dem die Diffusionsbarriere zumindest teilweise aus einem Material gebildet ist, das aus der Gruppe bestehend aus Tantalum, Tantalum-Nitrid, Titan und Titan-Nitrid ausgewählt ist.
  30. Verfahren gemäß Anspruch 29, bei dem die Diffusionsbarriere durch ionisierte physische Dampfaufbringung gebildet wird.
  31. Verfahren gemäß Anspruch 29 oder 30, bei dem die Diffusionsbarriere eine Doppelschichtstruktur umfaßt, die aus der Gruppe bestehend aus Tantalum/Tantalum-Nitrid- und Titan/Titan-Nitrid-Doppelschichten ausgewählt ist.
  32. Verfahren gemäß einem der Ansprüche 21 bis 31, bei dem das Bilden des Grabens (38) in der Rückseite des Substrats (30) das Bilden des Grabens (38) über eine Technik umfaßt, die aus der Gruppe bestehend aus Laserablation und Tiefreaktivionenätzen ausgewählt ist.
  33. Verfahren gemäß einem der Ansprüche 21 bis 32, bei dem das Bilden der Verbindungsschicht das Aufbringen einer Keimschicht (42a) durch ionisierte physische Dampfaufbringung und dann das Aufbringen einer Deckschicht (42b) durch ein Verfahren umfaßt, das aus der Gruppe bestehend aus Elektroplattieren und stromlosem Plattieren ausgewählt ist.
  34. Verfahren gemäß einem der Ansprüche 21 bis 33, bei dem die Verbindungsschicht aus Kupfer gebildet ist.
  35. Verfahren gemäß einem der Ansprüche 21 bis 34, das ferner das Bilden einer Füllerschicht über der Verbindungsschicht aufweist.
  36. Verfahren gemäß Anspruch 35, bei dem die Füllerschicht aus Parylen gebildet ist.
  37. Verfahren gemäß Anspruch 35 oder 36, bei dem die Füllerschicht aus Kupfer gebildet ist.
  38. Verfahren gemäß einem der Ansprüche 35 bis 37, bei dem überschüssiges Parylen auf die Wafer-Rückseite während der Bildung der Füllerschicht aufgebracht wird, wobei das Verfahren ferner das Entfernen des überschüssigen Parylens von der Wafer-Rückseite durch mechanisches Polieren aufweist.
  39. Mikroelektronikbauelement, das folgende Merkmale aufweist: ein Substrat (30), das eine Vorderseite, eine Rückseite und eine Volumenregion (36) aufweist; ein Schaltungselement (34), das auf der Vorderseite des Substrats (30) gebildet ist; und eine Substratdurchgangsverbindung (42), die sich durch die Volumenregion (36) des Substrats (30) von der Rückseite des Substrats (30) zu der Vorderseite des Substrats (30) erstreckt, wobei die Substratdurchgangsverbindung (42) eine elektrisch leitfähige Verbindungsschicht (42) umfaßt, die von der Volumenregion (36) des Substrats (30) durch eine dielektrische Polymerschicht (40) getrennt ist.
  40. Mikroelektronikbauelement gemäß Anspruch 39, bei dem die dielektrische Polymerschicht zumindest teilweise aus einem Parylenpolymer gebildet ist.
  41. Mikroelektronikbauelement gemäß Anspruch 39 oder 40, bei dem die dielektrische Polymerschicht eine Dicke von ungefähr 20 Mikrometern oder weniger aufweist.
  42. Mikroelektronikbauelement gemäß einem der Ansprüche 39 bis 41, das ferner eine Diffusionsbarriereschicht aufweist, die über der dielektrischen Polymerschicht und unter der elektrisch leitfähigen Verbindungsschicht gebildet ist.
  43. Mikroelektronikbauelement gemäß Anspruch 42, bei dem die Diffusionsbarriereschicht aus einem Material gebildet ist, das aus der Gruppe bestehend aus Tantalum, Tantalum-Nitrid, Titan und Titan-Nitrid ausgewählt ist.
  44. Mikroelektronikbauelement gemäß Anspruch 42 oder 43, bei dem die Diffusionsbarriereschicht in einem äußeren Abschnitt der dielektrischen Polymerschicht gebildet ist.
  45. Mikroelektronikbauelement gemäß einem der Ansprüche 39 bis 44, bei dem die Verbindungsschicht zwischen zwei dielektrischen Polymerschichten angeordnet ist.
  46. Mikroelektronikbauelement gemäß Anspruch 45, bei dem die zwei dielektrischen Polymerschichten aus einem Parylenpolymer gebildet sind.
  47. Mikroelektronikbauelement gemäß einem der Ansprüche 39 bis 46, bei dem die Verbindungsschicht zumindest teil weise aus einem Material gebildet ist, das aus der Gruppe bestehend aus Kupfer, Silber und Aluminium ausgewählt ist.
  48. Mikroelektronikbauelement gemäß einem der Ansprüche 39 bis 47, bei dem die Verbindungsschicht eine Keimschicht (42a), die auf der dielektrischen Polymerschicht gebildet ist, und eine elektrisch leitfähige Deckschicht (42b) umfaßt, die auf der Keimschicht gebildet ist.
  49. Mikroelektronikbauelement gemäß einem der Ansprüche 39 bis 48, wobei das Bauelement in einen Fluidausstoßkopf für eine Fluidausstoßvorrichtung eingelagert ist.
  50. Fluidausstoßvorrichtung (210), die einen Fluidausstoßkopf (214) aufweist, der konfiguriert ist, um ein Fluid auf ein Fluidaufnahmemedium auszustoßen, wobei der Fluidausstoßkopf (214) ein Substrat (30) umfaßt, das eine Vorderseite, eine Rückseite und eine Substratdurchgangsverbindung (42) aufweist, die konfiguriert ist, um elektrischen Strom von der Rückseite des Substrats (30) durch das Substrat (30) zu einem Schaltungselement (34) zu leiten, das an der Vorderseite des Substrats (30) gebildet ist, wobei die Substratdurchgangsverbindung (42) einen Graben (38), der sich durch das Substrat (30) erstreckt, eine Schicht aus dielektrischem Polymermaterial (40), das innerhalb des Grabens (38) gebildet ist, und eine Schicht aus einem elektrischen Leiter (42) umfaßt, der innerhalb des Grabens (38) über der Schicht aus dielektrischem Polymermaterial (40) gebildet ist, wobei die Schicht aus elektrischem Leiter (42) in elektrischer Kommunikation mit dem Schaltungselement (34) steht.
  51. Fluidausstoßvorrichtung gemäß Anspruch 50, bei der das dielektrische Polymermaterial aus einem Parylenpolymer gebildet ist.
  52. Fluidausstoßvorrichtung gemäß Anspruch 50 oder 51, bei dem die Schicht aus dem dielektrischen Polymermaterial eine erste Schicht des dielektrischen Polymermaterials ist, die ferner eine zweite Schicht des dielektrischen Polymermaterials aufweist, die innerhalb des Grabens (38) über der Schicht des elektrischen Leiters gebildet ist.
DE10331819A 2002-10-31 2003-07-14 Verfahren zum Bilden einer Substratdurchgangsverbindung Ceased DE10331819A1 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US10/286,060 2002-10-31
US10/286,060 US6790775B2 (en) 2002-10-31 2002-10-31 Method of forming a through-substrate interconnect

Publications (1)

Publication Number Publication Date
DE10331819A1 true DE10331819A1 (de) 2004-05-27

Family

ID=32175332

Family Applications (1)

Application Number Title Priority Date Filing Date
DE10331819A Ceased DE10331819A1 (de) 2002-10-31 2003-07-14 Verfahren zum Bilden einer Substratdurchgangsverbindung

Country Status (5)

Country Link
US (1) US6790775B2 (de)
JP (2) JP2004153269A (de)
CN (1) CN100345275C (de)
DE (1) DE10331819A1 (de)
TW (1) TWI260737B (de)

Families Citing this family (67)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
AU2001292884A1 (en) * 2000-09-20 2002-04-02 Molecular Reflections Microfabricated ultrasound array for use as resonant sensors
US6902872B2 (en) * 2002-07-29 2005-06-07 Hewlett-Packard Development Company, L.P. Method of forming a through-substrate interconnect
JP2004095849A (ja) * 2002-08-30 2004-03-25 Fujikura Ltd 貫通電極付き半導体基板の製造方法、貫通電極付き半導体デバイスの製造方法
US7880305B2 (en) * 2002-11-07 2011-02-01 International Business Machines Corporation Technology for fabrication of packaging interface substrate wafers with fully metallized vias through the substrate wafer
US7091124B2 (en) 2003-11-13 2006-08-15 Micron Technology, Inc. Methods for forming vias in microelectronic devices, and methods for packaging microelectronic devices
US8084866B2 (en) 2003-12-10 2011-12-27 Micron Technology, Inc. Microelectronic devices and methods for filling vias in microelectronic devices
US20050247894A1 (en) 2004-05-05 2005-11-10 Watkins Charles M Systems and methods for forming apertures in microfeature workpieces
US7232754B2 (en) 2004-06-29 2007-06-19 Micron Technology, Inc. Microelectronic devices and methods for forming interconnects in microelectronic devices
US7083425B2 (en) 2004-08-27 2006-08-01 Micron Technology, Inc. Slanted vias for electrical circuits on circuit boards and other substrates
US7300857B2 (en) 2004-09-02 2007-11-27 Micron Technology, Inc. Through-wafer interconnects for photoimager and memory wafers
JP4139803B2 (ja) * 2004-09-28 2008-08-27 シャープ株式会社 半導体装置の製造方法
US7271482B2 (en) 2004-12-30 2007-09-18 Micron Technology, Inc. Methods for forming interconnects in microelectronic workpieces and microelectronic workpieces formed using such methods
US20060177999A1 (en) * 2005-02-10 2006-08-10 Micron Technology, Inc. Microelectronic workpieces and methods for forming interconnects in microelectronic workpieces
JP5048230B2 (ja) * 2005-03-30 2012-10-17 オンセミコンダクター・トレーディング・リミテッド 半導体装置およびその製造方法
US7749445B2 (en) 2005-05-02 2010-07-06 Bioscale, Inc. Method and apparatus for analyzing bioprocess fluids
US7648844B2 (en) 2005-05-02 2010-01-19 Bioscale, Inc. Method and apparatus for detection of analyte using an acoustic device
US20060290001A1 (en) * 2005-06-28 2006-12-28 Micron Technology, Inc. Interconnect vias and associated methods of formation
US7795134B2 (en) 2005-06-28 2010-09-14 Micron Technology, Inc. Conductive interconnect structures and formation methods using supercritical fluids
JP5134194B2 (ja) * 2005-07-19 2013-01-30 ナミックス株式会社 部品内蔵デバイス及び製造方法
US7863187B2 (en) 2005-09-01 2011-01-04 Micron Technology, Inc. Microfeature workpieces and methods for forming interconnects in microfeature workpieces
US7262134B2 (en) 2005-09-01 2007-08-28 Micron Technology, Inc. Microfeature workpieces and methods for forming interconnects in microfeature workpieces
JP4593427B2 (ja) * 2005-09-30 2010-12-08 株式会社フジクラ 半導体装置及び半導体装置の製造方法
US7594845B2 (en) * 2005-10-20 2009-09-29 3M Innovative Properties Company Abrasive article and method of modifying the surface of a workpiece
US20070116423A1 (en) * 2005-11-22 2007-05-24 3M Innovative Properties Company Arrays of optical elements and method of manufacturing same
US7892972B2 (en) * 2006-02-03 2011-02-22 Micron Technology, Inc. Methods for fabricating and filling conductive vias and conductive vias so formed
US8004021B2 (en) * 2006-04-21 2011-08-23 Bioscale, Inc. Microfabricated devices and method for fabricating microfabricated devices
US7755466B2 (en) * 2006-04-26 2010-07-13 Honeywell International Inc. Flip-chip flow sensor
US7955946B2 (en) * 2006-05-22 2011-06-07 Micron Technology, Inc. Methods of determining x-y spatial orientation of a semiconductor substrate comprising an integrated circuit, methods of positioning a semiconductor substrate comprising an integrated circuit, methods of processing a semiconductor substrate, and semiconductor devices
US7749899B2 (en) 2006-06-01 2010-07-06 Micron Technology, Inc. Microelectronic workpieces and methods and systems for forming interconnects in microelectronic workpieces
US7626269B2 (en) * 2006-07-06 2009-12-01 Micron Technology, Inc. Semiconductor constructions and assemblies, and electronic systems
US7629249B2 (en) 2006-08-28 2009-12-08 Micron Technology, Inc. Microfeature workpieces having conductive interconnect structures formed by chemically reactive processes, and associated systems and methods
US7902643B2 (en) 2006-08-31 2011-03-08 Micron Technology, Inc. Microfeature workpieces having interconnects and conductive backplanes, and associated systems and methods
WO2008048925A2 (en) * 2006-10-17 2008-04-24 Cufer Asset Ltd. L.L.C. Wafer via formation
US20080118402A1 (en) * 2006-11-21 2008-05-22 David Brancazio Method and apparatus for analyte processing
US8202491B2 (en) 2006-11-21 2012-06-19 Bioscale, Inc. Apparatus for analyte processing
US7999440B2 (en) * 2006-11-27 2011-08-16 Bioscale, Inc. Micro-fabricated devices having a suspended membrane or plate structure
US20080121042A1 (en) * 2006-11-27 2008-05-29 Bioscale, Inc. Fluid paths in etchable materials
US8367471B2 (en) 2007-06-15 2013-02-05 Micron Technology, Inc. Semiconductor assemblies, stacked semiconductor devices, and methods of manufacturing semiconductor assemblies and stacked semiconductor devices
SG150410A1 (en) 2007-08-31 2009-03-30 Micron Technology Inc Partitioned through-layer via and associated systems and methods
WO2009033056A1 (en) 2007-09-06 2009-03-12 Bioscale, Inc. Reusable detection surfaces and methods of using same
JP5237607B2 (ja) * 2007-10-25 2013-07-17 新光電気工業株式会社 基板の製造方法
US7884015B2 (en) 2007-12-06 2011-02-08 Micron Technology, Inc. Methods for forming interconnects in microelectronic workpieces and microelectronic workpieces formed using such methods
US7741156B2 (en) 2008-05-27 2010-06-22 Stats Chippac, Ltd. Semiconductor device and method of forming through vias with reflowed conductive material
US20100092790A1 (en) * 2008-10-14 2010-04-15 Gm Global Technology Operations, Inc. Molded or extruded combinations of light metal alloys and high-temperature polymers
WO2010057095A2 (en) * 2008-11-14 2010-05-20 The Regents Of The University Of Michigan Method for manufacturing an implantable electronic device
DE102008058001A1 (de) * 2008-11-19 2010-05-27 Austriamicrosystems Ag Verfahren zur Herstellung eines Halbleiterbauelementes und Halbleiterbauelement
JP5596919B2 (ja) * 2008-11-26 2014-09-24 キヤノン株式会社 半導体装置の製造方法
JP5553504B2 (ja) * 2008-12-26 2014-07-16 キヤノン株式会社 半導体装置の製造方法及び半導体装置
JP5330863B2 (ja) * 2009-03-04 2013-10-30 パナソニック株式会社 半導体装置の製造方法
JP5606213B2 (ja) * 2009-09-04 2014-10-15 キヤノン株式会社 液体吐出ヘッド用基板の製造方法
US20110207323A1 (en) * 2010-02-25 2011-08-25 Robert Ditizio Method of forming and patterning conformal insulation layer in vias and etched structures
US8148824B2 (en) 2010-04-16 2012-04-03 Nanya Technology Corp. Semiconductor device with through substrate via
US8519538B2 (en) * 2010-04-28 2013-08-27 Taiwan Semiconductor Manufacturing Company, Ltd. Laser etch via formation
US8847380B2 (en) * 2010-09-17 2014-09-30 Tessera, Inc. Staged via formation from both sides of chip
US8487425B2 (en) * 2011-06-23 2013-07-16 International Business Machines Corporation Optimized annular copper TSV
CN104053628B (zh) * 2012-01-13 2017-10-13 Asml荷兰有限公司 可自组聚合物及其在光刻中的使用方法
KR20130104728A (ko) * 2012-03-15 2013-09-25 에스케이하이닉스 주식회사 반도체 칩 및 이를 갖는 적층 반도체 패키지
US20150145144A1 (en) * 2012-06-07 2015-05-28 Rensselaer Polytechnic Institute Use of a conformal coating elastic cushion to reduce through silicon vias (tsv) stress in 3-dimensional integration
US9236328B1 (en) * 2014-10-27 2016-01-12 International Business Machines Corporation Electrical and optical through-silicon-via (TSV)
US10232613B2 (en) 2015-01-30 2019-03-19 Hewlett-Packard Development Company, L.P. Atomic layer deposition passivation for via
US10107662B2 (en) 2015-01-30 2018-10-23 Honeywell International Inc. Sensor assembly
JP2016213247A (ja) * 2015-04-30 2016-12-15 国立研究開発法人産業技術総合研究所 貫通電極及びその製造方法、並びに半導体装置及びその製造方法
US9807867B2 (en) * 2016-02-04 2017-10-31 Taiwan Semiconductor Manufacturing Co., Ltd. Interconnect structure and method of manufacturing the same
US9786593B1 (en) 2016-04-11 2017-10-10 Nanya Technology Corporation Semiconductor device and method for forming the same
US10770374B2 (en) 2019-01-23 2020-09-08 Globalfoundries Inc. Through-silicon vias for heterogeneous integration of semiconductor device structures
EP3939080A4 (de) * 2019-03-11 2023-01-11 HRL Laboratories, LLC Verfahren zum schutz einer matrize während eines metallgekapselten chipaufbauverfahrens (meca)
WO2023043608A1 (en) * 2021-09-14 2023-03-23 Corning Incorporated Methods and apparatus for manufacturing an electronic apparatus

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62202740A (ja) * 1986-03-04 1987-09-07 Toshiba Corp インクジエツト記録装置
US5425816A (en) * 1991-08-19 1995-06-20 Spectrolab, Inc. Electrical feedthrough structure and fabrication method
JPH06216488A (ja) * 1993-01-19 1994-08-05 Canon Inc プリント配線板及びその加工方法
US5373627A (en) 1993-11-23 1994-12-20 Grebe; Kurt R. Method of forming multi-chip module with high density interconnections
JP3199006B2 (ja) * 1997-11-18 2001-08-13 日本電気株式会社 層間絶縁膜の形成方法および絶縁膜形成装置
US6107109A (en) * 1997-12-18 2000-08-22 Micron Technology, Inc. Method for fabricating a semiconductor interconnect with laser machined electrical paths through substrate
JP3189781B2 (ja) * 1998-04-08 2001-07-16 日本電気株式会社 半導体装置の製造方法
JP3918350B2 (ja) * 1999-03-05 2007-05-23 セイコーエプソン株式会社 半導体装置の製造方法
JP2000311982A (ja) * 1999-04-26 2000-11-07 Toshiba Corp 半導体装置と半導体モジュールおよびそれらの製造方法
JP3287408B2 (ja) * 1999-06-16 2002-06-04 日本電気株式会社 半導体装置および半導体基板貫通導体の形成方法
JP3687435B2 (ja) * 1999-08-27 2005-08-24 セイコーエプソン株式会社 半導体チップおよびその製造方法、半導体装置、コンピュータ、回路基板ならびに電子機器
JP4212739B2 (ja) * 1999-12-07 2009-01-21 日本特殊陶業株式会社 プリント配線板
JP3858545B2 (ja) * 1999-12-27 2006-12-13 セイコーエプソン株式会社 半導体モジュール及び電子機器
JP3548536B2 (ja) * 2000-02-15 2004-07-28 キヤノン株式会社 液体吐出ヘッドの製造方法
JP3979791B2 (ja) * 2000-03-08 2007-09-19 株式会社ルネサステクノロジ 半導体装置およびその製造方法
JP2001267323A (ja) * 2000-03-21 2001-09-28 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法
JP2001308109A (ja) * 2000-04-21 2001-11-02 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法
JP2002094082A (ja) * 2000-07-11 2002-03-29 Seiko Epson Corp 光素子及びその製造方法並びに電子機器
US6395632B1 (en) 2000-08-31 2002-05-28 Micron Technology, Inc. Etch stop in damascene interconnect structure and method of making
JP3433193B2 (ja) * 2000-10-23 2003-08-04 松下電器産業株式会社 半導体チップおよびその製造方法
US6701593B2 (en) * 2001-01-08 2004-03-09 Nanodynamics, Inc. Process for producing inkjet printhead
JP2002359347A (ja) * 2001-03-28 2002-12-13 Seiko Epson Corp 半導体装置及びその製造方法、回路基板並びに電子機器
US6679587B2 (en) * 2001-10-31 2004-01-20 Hewlett-Packard Development Company, L.P. Fluid ejection device with a composite substrate
US7030010B2 (en) * 2002-08-29 2006-04-18 Micron Technology, Inc. Methods for creating electrophoretically insulated vias in semiconductive substrates and resulting structures
JP2004119659A (ja) * 2002-09-26 2004-04-15 Fujitsu Ltd 半導体装置の製造方法

Also Published As

Publication number Publication date
JP2011187992A (ja) 2011-09-22
JP5548162B2 (ja) 2014-07-16
CN100345275C (zh) 2007-10-24
CN1499607A (zh) 2004-05-26
JP2004153269A (ja) 2004-05-27
TW200406872A (en) 2004-05-01
US20040087126A1 (en) 2004-05-06
US6790775B2 (en) 2004-09-14
TWI260737B (en) 2006-08-21

Similar Documents

Publication Publication Date Title
DE10331819A1 (de) Verfahren zum Bilden einer Substratdurchgangsverbindung
DE102004012845B4 (de) Verfahren zur Herstellung einer Halbleitervorrichtung, Halbleitervorrichtung, Schaltungssubstrat und elektronischer Apparat
DE102006035864B4 (de) Verfahren zur Herstellung einer elektrischen Durchkontaktierung
DE102013018192B4 (de) Vergrabene, für Entkopplungskondensatoren verwendete TSV
DE69519967T2 (de) Halbleiteranordnung mit zwei Halbleitersubstrate
DE3781247T2 (de) Verfahren zum herstellen einer halbleiteranordnung mit mindestens zwei halbleiterchips.
DE69330630T2 (de) Nichtleitende randschicht für integrierten stapel von ic chips
DE69532951T2 (de) Struktur mit kavitäten und herstellungsverfahren für solch eine struktur
EP2287916A2 (de) Verfahren zum Kontaktieren und Gehäusen von integrierten Schaltungen
DE112006001506T5 (de) Platinenstruktur und Verfahren zu ihrer Herstellung
DE112018005956B4 (de) Integrierte heizung und herstellungsverfahren
DE102006013812A1 (de) Dünnfilmkondensator und Verfahren zur Herstellung desselben, elektronische Anordnung und Leiterplatte
DE2810054A1 (de) Elektronische schaltungsvorrichtung und verfahren zu deren herstellung
DE102019200811B4 (de) Reduktion eines übersprechens in wlcsp durch laserbohrtechnik
DE19853703A1 (de) Verfahren zur Herstellung eines beidseitig prozessierten integrierten Schaltkreises
DE102010060272A1 (de) Bauelement und Verfahren zur Herstellung eines Bauelements mittels eines Elektroplattierungsprozesses
DE19614164C2 (de) Verfahren zum Bilden einer Mehrschichtverbindung
EP1508166A2 (de) Elektronisches bauteil mit usseren fl chenkontakten un d verfahren zu seiner herstellung
EP0549791B1 (de) Mehrlagenleiterplatte und verfahren zu ihrer herstellung
DE4023776C2 (de) Mehrschichtige Halbleiterstruktur, insbesondere Wandler und Verfahren zur Bildung von Kontaktflächen an Halbleiterbereichen solcher mehrschichtiger Halbleiterstrukturen
DE10046296C2 (de) Elektronisches Chipbauteil mit einer integrierten Schaltung und Verfahren zu seiner Herstellung
DE69735919T2 (de) Ein verfahren zur herstellung einer monolithischen mikrowellenschaltung mit dicken leitern
DE10244077B4 (de) Verfahren zur Herstellung von Halbleiterbauteilen mit Durchkontaktierung
DE112019002610B4 (de) Verfahren zur herstellung eines heizgeräts
DE69001733T2 (de) Verfahren zur ablagerung einer isolierenden schicht auf einer leitenden schicht des mehrschichtigen netzes einer gedruckten schaltung mit leiterbahnen hoher dichte und eine dadurch erhaltene leiterplatte.

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8131 Rejection