JP5553504B2 - 半導体装置の製造方法及び半導体装置 - Google Patents
半導体装置の製造方法及び半導体装置 Download PDFInfo
- Publication number
- JP5553504B2 JP5553504B2 JP2008333866A JP2008333866A JP5553504B2 JP 5553504 B2 JP5553504 B2 JP 5553504B2 JP 2008333866 A JP2008333866 A JP 2008333866A JP 2008333866 A JP2008333866 A JP 2008333866A JP 5553504 B2 JP5553504 B2 JP 5553504B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- plating
- hole
- metal
- metal layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/12—Passive devices, e.g. 2 terminal devices
- H01L2924/1204—Optical Diode
- H01L2924/12044—OLED
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Electrodes Of Semiconductors (AREA)
Description
まず、図2に示すような半導体基板1を用意する。この半導体基板1は、例えば厚み200μm程度の、シリコン、ゲルマニウム、セレン等の単一元素や、酸化物、硫化物、セレン化物、テルル化物、アンチモン化合物、ヒ素化合物、リン化合物等の化合物を主成分とした基板を用いることができる。半導体基板1の表面(半導体基板1にシリコン熱酸化膜6が施されている場合は、シリコン熱酸化膜6表面)にはあらかじめ半導体基板表面に形成された電極パッド7が設けられている。さらに、電極パッド7には配線を介して半導体素子が設けられていてもよい(不図示)。また、電極パッド7上には樹脂層を介して支持体を形成してもよい(不図示)。この支持体は、後の工程において除去するか、もしくは除去せずに残しておいてもよい。半導体基板1上であって、電極パッド7に対応する位置の、半導体基板1の裏面側から半導体基板1を貫通する貫通孔をあけて、半導体基板1に貫通孔を形成し、貫通孔底部に電極パッド7を露出させる。貫通孔を形成するために、まず、レジスト10をコーティングした後、貫通孔の開口形状をフォトリソによりパターニングを行なう。
次に図4に示すように、貫通孔12の開口内部に、絶縁層2を形成する。半導体基板1の裏面表面にも形成する。ここで絶縁層2は、パリレン成膜によって形成される有機絶縁膜が好ましい。このパリレン膜厚は、約1μm〜3μmであることが望ましい。パリレン成膜は、低圧の反応室内において、成膜材料のガスの供給が貫通孔2内で過剰とならない状態で、長時間にわたり成膜が行われる条件を選定するとより均一に絶縁層を成膜することが出来る。絶縁層には、パリレンの他、ポリイミド樹脂、マレイミド樹脂、ポリアミド樹脂、ポリイミドアミド樹脂、ポリエステル樹脂、ポリエーテル樹脂、ビスフェノール樹脂、変成エポキシ樹脂、変性アクリル樹脂、シリコン樹脂、フッ素樹脂、メラミン樹脂等の各種樹脂又はこれらを適宜組み合わせてなる樹脂を用いることができる。
次に図5に示すように、貫通孔12と電極パッド7を電気的に接続するために、貫通孔底部11の絶縁層2をエッチング除去する。これにより、貫通孔2の底部で電極パッド7が露出する。エッチング除去の方法としては、例えば、貫通孔12の開口形状に合わせたパリレンボトムエッチング用のマスク13をドライフィルムレジストを用いて形成することにより、絶縁層2をエッチング除去する。マスク13の材料は、Tiなどの金属膜を蒸着しても良いし、ドライフィルムレジストを用いても良い。絶縁層2をエッチング除去した後、マスク13は除去する。
次に図6に示すように、第一の金属層3を形成する。密着層としての役割を持つ。例えばパリレンからなる絶縁層2への無機材料密着性は悪く、例えばAuは特に剥がれやすい。そこで、第一の金属層3として例えばTi層を形成して、その上に例えばAu等の金属層を形成する。第一の金属層3は、絶縁層2とAu等の金属層の密着層として機能する。また、密着層としてだけでなく、バリア層としての役割も同時に持つ。貫通穴12の底は電極パッド7であるが、この上に直接Au等の金属層が形成されると腐食が起こる。この腐食防止のために、貫通孔12底部にも第一の金属層3を形成し、電極パッド7とAu等の金属層の間にバリア層として第一の金属層3を形成する。ここで、第一の金属層3の形成方法について述べる。プロセス温度の制約のない基板であれば、CVDやスパッタなどの方法を用いて、貫通孔12内への蒸着が可能である。
第一の金属層3が例えばTiからなる層であった場合、単体でも電気的に高抵抗である上に大気中で酸化することでさらに高抵抗となり、メッキ層(例えばAuメッキ)が付かない。そこで第一の金属層3と同様の方式で、第二の金属層4(例えばAuからなる層)を蒸着する。第二の金属層は例えば4200Å程度の厚みで蒸着すればよい。図7にその状態図を示す。第一の金属層3または第二の金属層4は、貫通孔12内にAu等の金属層をメッキするための、メッキ・シード層の役割を持つ。
次に図8に示すように、第一の金属層形成工程で形成した第一の金属層をシードとして、第一のメッキ層5をメッキ処理により形成する。
次に図9に示すように、開口部の第一のメッキ層5上に、これ以上余分にメッキされないように、第一のメッキ層よりも電気伝導度が低いメッキ抑制層8を形成する。このメッキ抑制層8は、第一の金属層3、第2の金属層4と同様の方法等で形成することができる。例えば、イオンプレーティング法と呼ばれる蒸着法を用いることができる。これは、真空中で処理基板を冷却しながら、蒸着金属のるつぼを電子ビームで加熱し、高周波プラズマとバイアスを掛けることによって、直進性のある低温蒸着が可能となるものである。半導体基板1を傾斜回転させ、第一のメッキ層5の一部が露出するように傾斜角度を調整して蒸着することにより、次に成膜する第二のメッキ層9と物理的に且つ電気的に接続することができる。第一のメッキ層5の一部が貫通孔内部に、メッキが継続できる2μm以上、好ましくは5μm以上露出させればよい。2μmより少ないと第一のメッキ層5と次に成膜する第二のメッキ層9が電気的に接続されづらくなり、つまり導電層に電気が流れにくくなり、貫通電極として機能しなくなってしまう。このメッキ抑制層8には、第一のメッキ層よりも電気伝導度が低い材料であれば用いることができる。例えば、Ti、Cr、Ni、W等の金属を用いることができる。また、樹脂材料等を用いてもよい。チタンを用いた場合、Ti表面は大気中で酸化し、更に電気的に高抵抗となるため、次に成膜する第二のメッキ層9が付きにくくなる。
次に図10に示すように、第二のメッキ層9をメッキ処理により形成する。メッキ抑制層8を形成したことにより、メッキ抑制層8上にはほとんどメッキされず、貫通孔12底部に効率よくメッキすることができる。貫通孔底部にも1μm程度のメッキ厚が得られた状態で導電層形成プロセスは終了する。
図11は、本発明の半導体装置の第二の実施形態である、開口部を貫通孔12の両側に有する半導体基板1に導電層が形成された半導体装置を示す模式断面図である。図1に示す半導体装置は、貫通孔の表面に電極パッドを配し、電極パッドと導電層を接続することにより半導体基板の表面と裏面を電気的に接続した。本実施形態では、裏面から表面にかけて導電層を形成し、この導電層によって表面と裏面を電気的に接続するものである。
メッキ抑制層8に樹脂材料を用いた第三の実施形態について説明する。第一のメッキ層5を形成した後、ドライフィルムレジストをラミネートする。ラミネートは熱と圧力を加えながら基板表面に貼り付けていき、貫通孔内部にも埋め込まれる。埋め込んだ後、露光マスクを貫通孔壁側の1μm程度露光されるように開口させ、ドライフィルムレジストを露光硬化させることにより樹脂材料からなるメッキ抑制層8を形成する。これにより蒸着工程を用いることなくメッキ抑制層8を形成することができるためより簡便にメッキ抑制を行なうことができる。本実施形態は、貫通孔内に充填されたドライフィルムレジストを用いることから比較的開口径の大きな貫通孔に最適に用いることが可能である。
2 絶縁層
3 第一の金属層
4 第二の金属層
5 第一のメッキ層
6 シリコン熱酸化膜
7 電極パッド
8 メッキ抑制層
9 第二のメッキ層
10 レジスト
11 貫通孔底部
12 貫通孔
13 マスク
Claims (12)
- 半導体基板を貫通する貫通孔を形成する貫通孔形成工程と、
前記貫通孔の内部に絶縁層を形成する絶縁層形成工程と、
前記絶縁層の上に金属層を形成する金属層形成工程と、
前記金属層をシードとして、メッキにより、前記金属層の上に第一のメッキ層を形成する第一のメッキ工程と、
前記第一のメッキ層の上であって前記貫通孔の開口部に、前記第一のメッキ層よりも電気伝導度が低いメッキ抑制層を、前記貫通孔の内部に前記第一のメッキ層の一部が露出するように形成するメッキ抑制層形成工程と、
前記メッキ抑制層形成工程の後、前記貫通孔の底部にメッキにより、前記露出させた第一のメッキ層の上に重なるように第二のメッキ層を形成する第二のメッキ工程と、を有し、
前記メッキ抑制層は、Ti、Cr、NiまたはWの金属であることを特徴とする半導体装置の製造方法。 - 前記第一のメッキ層または前記第二のメッキ層は金であることを特徴とする請求項1記載の半導体装置の製造方法。
- 前記第一のメッキ層と前記第二のメッキ層は同じ材料であることを特徴とする請求項1または2記載の半導体装置の製造方法。
- 前記絶縁層は有機絶縁膜であることを特徴とする請求項1乃至3いずれか一項記載の半導体装置の製造方法。
- 貫通孔形成工程は、前記貫通孔底部に電極パッドを露出させ、前記金属層形成工程は、前記金属層を前記電極パッド上にも形成することを特徴とする請求項1乃至4いずれか一項記載の半導体装置の製造方法。
- 前記金属層形成工程は、チタン、クロム、タングステン、チタンタングステン、チタンナイトライド、またはタンタルナイトライドの金属により第一の金属層を形成する工程と、前記第一の金属層の上に、金による第二の金属層を形成する工程とを含むことを特徴とする請求項1乃至5いずれか一項記載の半導体装置の製造方法。
- 半導体基板を貫通する貫通孔の内部に形成された絶縁層と、
前記絶縁層の上に形成された金属層と、
前記金属層の上に形成された第一のメッキ層と、
前記第一のメッキ層の上であって前記貫通孔の開口部に形成された、前記第一のメッキ層よりも電気伝導度が低い層と、
前記第一のメッキ層よりも電気伝導度が低い層の上および前記第一のメッキ層の上であって、貫通孔の底部に形成された第二のメッキ層と、を有し、
前記第一のメッキ層よりも電気伝導度が低い層は、Ti、Cr、NiまたはWの金属であることを特徴とする半導体装置。 - 前記第一のメッキ層または前記第二のメッキ層は金であることを特徴とする請求項7記載の半導体装置。
- 前記第一のメッキ層と前記第二のメッキ層は同じ材料であることを特徴とする請求項7または8記載の半導体装置。
- 前記絶縁層は有機絶縁膜であることを特徴とする請求項7乃至9いずれか一項記載の半導体装置。
- 前記貫通孔の底部には電極パッドを有し、前記金属層は、前記電極パッドの上にも形成されていることを特徴とする請求項7乃至10いずれか一項記載の半導体装置。
- 前記金属層は、チタン、クロム、タングステン、チタンタングステン、チタンナイトライド、またはタンタルナイトライドの金属から形成される第一の金属層と、前記第一の金属層の上に形成された金による第二の金属層とから形成されることを特徴とする請求項7乃至11いずれか一項記載の半導体装置。
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008333866A JP5553504B2 (ja) | 2008-12-26 | 2008-12-26 | 半導体装置の製造方法及び半導体装置 |
US12/634,619 US8173542B2 (en) | 2008-12-26 | 2009-12-09 | Method of forming conductive layer and semiconductor device |
CN200910262255.4A CN101770963B (zh) | 2008-12-26 | 2009-12-22 | 形成导电层的方法及半导体器件 |
US13/438,786 US8273656B2 (en) | 2008-12-26 | 2012-04-03 | Method of forming conductive layer and semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008333866A JP5553504B2 (ja) | 2008-12-26 | 2008-12-26 | 半導体装置の製造方法及び半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2010157552A JP2010157552A (ja) | 2010-07-15 |
JP5553504B2 true JP5553504B2 (ja) | 2014-07-16 |
Family
ID=42283908
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008333866A Expired - Fee Related JP5553504B2 (ja) | 2008-12-26 | 2008-12-26 | 半導体装置の製造方法及び半導体装置 |
Country Status (3)
Country | Link |
---|---|
US (2) | US8173542B2 (ja) |
JP (1) | JP5553504B2 (ja) |
CN (1) | CN101770963B (ja) |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
FR2914783A1 (fr) | 2007-04-03 | 2008-10-10 | St Microelectronics Sa | Procede de fabrication d'un dispositif a gradient de concentration et dispositif correspondant. |
JP5455538B2 (ja) * | 2008-10-21 | 2014-03-26 | キヤノン株式会社 | 半導体装置及びその製造方法 |
JP5553504B2 (ja) * | 2008-12-26 | 2014-07-16 | キヤノン株式会社 | 半導体装置の製造方法及び半導体装置 |
JP5766432B2 (ja) * | 2010-11-30 | 2015-08-19 | ルネサスエレクトロニクス株式会社 | メッキ金属膜基板とその製造方法、及び半導体装置 |
US8810012B2 (en) * | 2011-11-15 | 2014-08-19 | Xintec Inc. | Chip package, method for forming the same, and package wafer |
JP6277693B2 (ja) | 2013-11-29 | 2018-02-14 | 三菱電機株式会社 | 半導体装置 |
US10669033B2 (en) * | 2017-12-21 | 2020-06-02 | The Boeing Company | Integrated lightning protection and electrical de-icing for aerodynamic structures |
Family Cites Families (19)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE68917231T2 (de) * | 1988-05-18 | 1994-12-15 | Canon Kk | Sondenkarte, Verfahren zur Messung eines zu messenden Teiles mit derselben und elektrischer Schaltungsteil. |
US5379515A (en) * | 1989-12-11 | 1995-01-10 | Canon Kabushiki Kaisha | Process for preparing electrical connecting member |
US5145552A (en) * | 1989-12-21 | 1992-09-08 | Canon Kabushiki Kaisha | Process for preparing electrical connecting member |
JP3253069B2 (ja) * | 1990-07-25 | 2002-02-04 | キヤノン株式会社 | 電気的接続部材を用いた被測定部品の検査方法 |
DE69232606T2 (de) * | 1991-02-25 | 2004-08-05 | Canon K.K. | Elektrischer Verbindungskörper und Herstellungsverfahren dafür |
DE69216658T2 (de) * | 1991-02-25 | 1997-08-07 | Canon Kk | Vorrichtung und Verfahren zur Verbindung elektrischer Bauelemente |
JP3724110B2 (ja) * | 1997-04-24 | 2005-12-07 | 三菱電機株式会社 | 半導体装置の製造方法 |
JP2003328180A (ja) * | 2002-05-17 | 2003-11-19 | Denso Corp | 有底孔のめっき充填方法 |
US6790775B2 (en) * | 2002-10-31 | 2004-09-14 | Hewlett-Packard Development Company, L.P. | Method of forming a through-substrate interconnect |
JP2004315889A (ja) * | 2003-04-16 | 2004-11-11 | Ebara Corp | 半導体基板のめっき方法 |
KR100558002B1 (ko) * | 2003-09-26 | 2006-03-06 | 삼성전자주식회사 | 선택적 전기도금 공정을 이용한 금속패턴 형성방법 |
JP2007009247A (ja) * | 2005-06-28 | 2007-01-18 | Ebara Corp | 基板処理装置及び基板処理方法 |
US7368379B2 (en) * | 2005-08-04 | 2008-05-06 | Taiwan Semiconductor Manufacturing Company, Ltd. | Multi-layer interconnect structure for semiconductor devices |
JP4694305B2 (ja) * | 2005-08-16 | 2011-06-08 | ルネサスエレクトロニクス株式会社 | 半導体ウエハの製造方法 |
JP2007149824A (ja) * | 2005-11-25 | 2007-06-14 | Ebara Corp | 成膜方法及び成膜装置 |
JP2007150176A (ja) * | 2005-11-30 | 2007-06-14 | Sharp Corp | 半導体装置及びその製造方法 |
CN100495665C (zh) * | 2006-08-18 | 2009-06-03 | 日月光半导体制造股份有限公司 | 电路板制造方法 |
JP2008053568A (ja) * | 2006-08-25 | 2008-03-06 | Nec Electronics Corp | 半導体装置および半導体装置の製造方法 |
JP5553504B2 (ja) * | 2008-12-26 | 2014-07-16 | キヤノン株式会社 | 半導体装置の製造方法及び半導体装置 |
-
2008
- 2008-12-26 JP JP2008333866A patent/JP5553504B2/ja not_active Expired - Fee Related
-
2009
- 2009-12-09 US US12/634,619 patent/US8173542B2/en not_active Expired - Fee Related
- 2009-12-22 CN CN200910262255.4A patent/CN101770963B/zh not_active Expired - Fee Related
-
2012
- 2012-04-03 US US13/438,786 patent/US8273656B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
CN101770963A (zh) | 2010-07-07 |
US8173542B2 (en) | 2012-05-08 |
US8273656B2 (en) | 2012-09-25 |
JP2010157552A (ja) | 2010-07-15 |
US20120189781A1 (en) | 2012-07-26 |
US20100164122A1 (en) | 2010-07-01 |
CN101770963B (zh) | 2012-06-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5553504B2 (ja) | 半導体装置の製造方法及び半導体装置 | |
US9324669B2 (en) | Use of electrolytic plating to control solder wetting | |
JP5596919B2 (ja) | 半導体装置の製造方法 | |
JP6118015B2 (ja) | シリコンボードにおけるシリコン貫通配線(tsv)の形成 | |
US6294467B1 (en) | Process for forming fine wiring | |
US9913378B2 (en) | Electronic sub-assembly, a method for manufacturing the same, and a printed circuit board with electronic sub-assembly | |
US20090121344A1 (en) | Silicon interposer and semiconductor device package and semiconductor device incorporating the same | |
JP4589787B2 (ja) | 半導体装置 | |
CN102034787A (zh) | 包括无电镀镍层的金属配线结构及其制造方法 | |
JP4604641B2 (ja) | 半導体装置 | |
JP2007201188A (ja) | 構造体および配線基板並びに配線付き構造体の製造方法 | |
US11270934B2 (en) | Semiconductor device and method for manufacturing same | |
JP2016151060A (ja) | 電子デバイス及びその製造方法 | |
JP2007258714A (ja) | 高温工程に適した絶縁構造体及びその製造方法 | |
JPH0758201A (ja) | 多層配線基板の製造方法 | |
US20140264865A1 (en) | Semiconductor device and manufacturing method thereof | |
JP5631281B2 (ja) | 配線基板の製造方法及びその実装構造体の製造方法 | |
KR100744419B1 (ko) | 반도체 소자 및 반도체 소자의 제조 방법 | |
US11842958B2 (en) | Conductive structure including copper-phosphorous alloy and a method of manufacturing conductive structure | |
CN209571414U (zh) | 互连结构 | |
JP2012146784A (ja) | 半導体装置、スタックドパッケージ型半導体装置および半導体装置の製造方法 | |
KR102178158B1 (ko) | 관통공이 매립된 Si 기판의 제조방법 | |
TW571372B (en) | Substrate with plated metal layer over pads thereon, and method for fabricating the same | |
JP2003229668A (ja) | 多層配線装置の製造方法 | |
KR101345962B1 (ko) | 반도체 장치의 배선의 형성 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20100630 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20111222 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130722 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130730 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130930 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20140107 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140407 |
|
A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20140414 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140430 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140527 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 5553504 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
LAPS | Cancellation because of no payment of annual fees |