DE10302650B4 - RAM-Speicher und Steuerungsverfahren dafür - Google Patents
RAM-Speicher und Steuerungsverfahren dafür Download PDFInfo
- Publication number
- DE10302650B4 DE10302650B4 DE10302650A DE10302650A DE10302650B4 DE 10302650 B4 DE10302650 B4 DE 10302650B4 DE 10302650 A DE10302650 A DE 10302650A DE 10302650 A DE10302650 A DE 10302650A DE 10302650 B4 DE10302650 B4 DE 10302650B4
- Authority
- DE
- Germany
- Prior art keywords
- bit line
- sense amplifier
- short
- control signal
- line pairs
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/18—Bit line organisation; Bit line lay-out
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
- G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
- G11C11/409—Read-write [R-W] circuits
- G11C11/4094—Bit-line management or control circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
- G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
- G11C11/409—Read-write [R-W] circuits
- G11C11/4097—Bit-line organisation, e.g. bit-line layout, folded bit lines
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/12—Bit line control circuits, e.g. drivers, boosters, pull-up circuits, pull-down circuits, precharging circuits, equalising circuits, for bit lines
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C2207/00—Indexing scheme relating to arrangements for writing information into, or reading information out from, a digital store
- G11C2207/12—Equalization of bit lines
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Dram (AREA)
Abstract
RAM-Speicher
mit Shared-SA-Struktur, bei dem
– in SA-Streifen (10) zwischen jeweils zwei benachbarten Zellenblöcken angeordnete Senseverstärker (SA) von mehreren Bitleitungspaaren (21, 22; 21–24) von den benachbarten Zellenblöcken genutzt werden,
– den Bitleitungspaaren (21, 22; 21–24) einzeln jeweils Ladungsausgleichsschaltungen (4, 5) zugeordnet sind, um in einer Prechargephase einen Ladungsausgleich zwischen den Bitleitungshälften der Bitleitungspaare (21, 22; 21–24) auszuführen, und
– ein Kurzschlusstransistor (30) vorgesehen ist, welcher auf ein Steuersignal (EQLx) hin die Bitleitungshälften (BLT, BLC) der in der Prechargephase befindlichen Bitleitungspaare (21, 22; 21–24) miteinander verbindet,
dadurch gekennzeichnet,
dass der Kurzschlusstransistor (30) gemeinsam für alle mit einem jeweiligen Senseverstärker (SA) verbindbaren Bitleitungspaare (21, 22; 21–24) im bzw. am jeweiligen Senseverstärker (SA) angeordnet und über eine eigene Steuerleitung (9) durch ein separates Kurzschlusssteuersignal (EQLx) schaltbar ist.
– in SA-Streifen (10) zwischen jeweils zwei benachbarten Zellenblöcken angeordnete Senseverstärker (SA) von mehreren Bitleitungspaaren (21, 22; 21–24) von den benachbarten Zellenblöcken genutzt werden,
– den Bitleitungspaaren (21, 22; 21–24) einzeln jeweils Ladungsausgleichsschaltungen (4, 5) zugeordnet sind, um in einer Prechargephase einen Ladungsausgleich zwischen den Bitleitungshälften der Bitleitungspaare (21, 22; 21–24) auszuführen, und
– ein Kurzschlusstransistor (30) vorgesehen ist, welcher auf ein Steuersignal (EQLx) hin die Bitleitungshälften (BLT, BLC) der in der Prechargephase befindlichen Bitleitungspaare (21, 22; 21–24) miteinander verbindet,
dadurch gekennzeichnet,
dass der Kurzschlusstransistor (30) gemeinsam für alle mit einem jeweiligen Senseverstärker (SA) verbindbaren Bitleitungspaare (21, 22; 21–24) im bzw. am jeweiligen Senseverstärker (SA) angeordnet und über eine eigene Steuerleitung (9) durch ein separates Kurzschlusssteuersignal (EQLx) schaltbar ist.
Description
- Die Erfindung betrifft einen RAM-Speicher mit Shared-SA-Struktur gemäß dem Oberbegriff des Patentanspruchs 1 sowie ein Steuerungsverfahren für einen derartigen RAM-Speicher gemäß dem Oberbegriff des unabhängigen Anspruchs 5.
- In dynamischen Halbleiterspeicherbausteinen (DRAMs) werden für die Bewertung der Bitleitungs(BL)-Signale Senseverstärker (SAs) eingesetzt, die rechts und links an ein Bitleitungspaar angeschlossen sind. Durch dieses so genannte "Shared-SA"-Konzept entsteht in einem zwischen zwei benachbarten Zellenblöcken liegenden Senseverstärkerstreifen ein flächenoptimiertes Senseverstärkerraster, das üblicherweise die halbe Wiederholfrequenz gegenüber den Bitleitungspaaren hat.
- Bezug nehmend auf die beiliegenden
1 und2 wird eine bislang übliche Schaltungsanordnung für die Verbindung zweier Bitleitungspaare11 ,12 , die jeweils aus komplementären Bitleitungshälften (BLT, BLC) bestehen, mit einem in einem Senseverstärkerstreifen10 zwischen den Zellenblöcken liegenden Senseverstärker SA und die Schaltungsanordnung für einen in einer Prechargephase für die Bitleitungshälften BLT, BLC auszuführenden Ladungsausgleich sowie die oben erwähnte Shared-SR-Struktur beschrieben. Zunächst zeigt1 die Anord nung der Steuerungselemente für ein Bitleitungspaar11 ,12 . Ein Isolationstransistorpaar1 ,2 wird durch ein über eine Iso-Leitung60 zugeführtes Verbindungssteuersignal (ISO) durchgeschaltet, um ein jeweiliges Bitleitungspaar mit dem Senseverstärker SA zu verbinden. Eine Ladungsausgleichsschaltung weist zwei Driftausgleichstransistoren4 ,5 und einen Kurzschlusstransistor3 auf. In Reaktion auf ein über eine Steuerleitung7 zugeführtes Ladungsausgleichssignal EQL schließt zum einen der Kurzschlusstransistor3 die beiden Bitleitungshälften BLT und BLC kurz und zum anderen verbinden die Driftausgleichstransistoren die beiden Bitleitungshälften BLT und BLC mit einem vorbestimmten Mittenpegel Vmitte (lokal). Dieser lokale Mittenpegel Vmittel (lokal) wird von einem Spannungsgenerator Vmitte (global) über einen Strombegrenzer6 und eine Speiseleitung8 geliefert, deren Zweck später erläutert wird. - Wie
2 zeigt, sind die in1 gezeigten Schaltungs- und Steuerungselemente für jedes Bitleitungspaar individuell vorhanden und steuerbar. Dazu sind in2 die Ladungsausgleichssteuersignale der beiden mit dem Senseverstärker SA verbundenen Bitleitungspaare11 und12 jeweils mit EQL1 (Leitung71 ) und EQL2 (Leitung72 ) bezeichnet. Gleichermaßen haben die Verbindungssteuersignale für das linke Bitleitungspaar11 und das rechte Bitleitungspaar12 die Bezeichnungen ISO1 und ISO2 (Leitungen61 bzw.62 ). - Der Mittenpegel Vmitte (lokal) auf den Speiseleitungen
81 und82 ist die Spannung, die sich nach dem durch den Kurzschlusstransistor3 bewirkten Kurzschließen der gespreizten bzw. bewerteten Bitleitungshälften BLT, BLC einstellt. Die Driftausgleichstransistoren4 ,5 sorgen dafür, dass infolge von eventuell vorhandenen Leckpfaden das Mittenpotential auf beiden Bitleitungshälften BLT und BLC erhalten bleibt. Da die Driftausgleichstransistoren4 ,5 also lediglich Leckströme kompensieren, sind sie in aller Regel deutlich kleiner ausge legt als der die Bitleitungshälften BLT, BLC kurzschließende Transistor3 . Dagegen wird die Prechargezeitdauer im Wesentlichen durch den Kurzschlusstransistor3 und damit durch dessen Größe und Stromergiebigkeit bestimmt. - Nun wird Bezug auf die gleichzeitig eingereichte Patentanmeldung derselben Anmelderin mit dem Titel "RAM-Speicher" (Anwaltsakte 12366; Amtliches Aktenzeichen noch unbekannt) genommen, bei dem ein SA vier Bitleitungspaare nutzt.
- Ein derartiges Shared-SA-Konzept ist schematisch in der beiliegenden
3 dargestellt. Wie ersichtlich, können dabei durch die den Isolationstransistorpaaren1 ,2 über die Leitungen61 –64 zugeführten Verbindungssteuersignale (ISO1, ISO2, ISO3, ISO4) vier Bitleitungspaare11 ,12 und13 ,14 mit einem Senseverstärker SA verbunden werden. Die Schaltungsstruktur für die einzelnen Bitleitungspaare11 –14 kann die oben erläuterte in1 gezeigte Anordnung haben. Wie ersichtlich, sind in3 die zu den Kurzschlusstransistoren3 und den Driftausgleichstransistoren4 ,5 der einzelnen Bitleitungspaare11 ,14 führenden Steuersignale mit EQL1–EQL4 (Steuerleitungen71 –74 ) und die den Mittenpegel Vmitte zuführenden Speiseleitungen mit81 und82 bezeichnet. - Weiterhin besitzen heutige DRAM-Halbleiterspeicherbausteine redundante Speicherelemente, die defekte Bitleitungen (oder Wortleitungen) ersetzen können, um die Ausbeute solcher DRAM-Halbleiterspeicherbausteine zu optimieren. Speziell bei der Bitleitungsreparatur sind heutige Reparaturkonzepte so ausgelegt, dass ein Bitleitungspaar (zum Beispiel
11 ) des Senseverstärkers repariert, das heißt durch ein redundantes Bitleitungspaar ersetzt werden kann, indem mit dieser Bitleitungsadresse auf ein redundantes Element im gleichen Wortleitungsaktivierungsblock zugegriffen wird, während die anderen Bitleitungspaare, zum Beispiel12 –14 desselben Senseverstärkers SA nach wie vor verwendet werden. - Hat nun ein Bitleitungspaar beispielsweise einen Kurzschluss zu einem festen Potential (zum Beispiel VSS) und wird aus diesem Grund durch ein funktionsfähiges redundantes Bitleitungspaar ersetzt, können dadurch die weiteren Bitleitungspaare des Senseverstärkers, an dem sich das ersetzte und nach wie vor nach VSS kurzgeschlossene Bitleitungspaar befindet, in Mitleidenschaft gezogen werden. Da bei dem in der Prechargephase aktivierten Ladungsausgleich jede Bitleitung, auch reparierte, an denselben Mittenpegelgenerator Vmitte (global) angeschlossen sind, muss sichergestellt sein, dass ein Bitleitungspaar, das durch einen Kurzschluss zum Beispiel auf VSS (0 Volt) geklemmt ist, auch nach seinem Ersetzen durch ein redundantes Bitleitungspaar den Mittenpegelgenerator Vmitte nicht unnötig belastet oder sogar dessen Spannung beeinflusst. Aus diesem Grund sind, wie
1 zeigt, für jede individuelle Bitleitungsreparatureinheit die Strombegrenzer6 in die Mittenpegelversorgung eingebaut. Die Strombegrenzer6 erzeugen somit pro Bitleitungsreparatureinheit (zum Beispiel ein Bitleitungspaar) den lokalen Mittenpegel Vmitte (lokal), der im Normalfall dem normalen Mittenpegel Vmitte (global) entspricht. Für den Fall einer zum Beispiel auf VSS geklemmten defekten und daher ersetzten Bitleitung koppelt der Strombegrenzer6 die lokale Mittenspannung Vmitte (lokal) vom globalen Netz ab und verhindert dessen Überlastung. - Ein Problem entsteht bei der üblichen DRAM-Halbleiterspeicherstruktur, dass ein auf VSS geklemmtes und repariertes Bitleitungspaar während der Prechargephase in anderer Form Einfluss auf die Leistungsfähigkeit der weiteren am selben Senseverstärker SA hängenden nicht reparierten Bitleitungspaare nimmt. In der Prechargephase findet trotz entkoppeltem lokalen Mittenpegel für das defekte und das intakte Bitleitungspaar eine Beeinflussung des Mittenpegels über die im Prechargefall durchgeschalteten Isolationstransistoren
1 ,2 statt. Das heißt, dass das ursprünglich auf Mittenpegel be findliche Bitleitungspaar (z. B.11 ) über die Isolationstransistoren der beiden Bitleitungspaare mit dem Pegel des defekten Bitleitungspaars verbunden wird, der leider nicht den korrekten Mittenpegel hat. Zwar wird durch den Strombegrenzer6 des intakten Bitleitungspaars11 eine Rückkopplung ins Mittenpegelnetz verhindert, dennoch aber alle am lokalen Mittenpegel Vmitte (lokal) des intakten Bitleitungspaars befindlichen weiteren Bitleitungspaare in derselben Weise vom defekten Bitleitungspaar beeinflusst. - Nun sei angenommen, dass in einer darauf folgenden Phase eine am intakten Bitleitungspaar (zum Beispiel
11 ) befindliche Speicherzelle durch eine Wortleitung ausgewählt wird. Aufgrund des durch die defekte Bitleitung zu VSS hin verschobenen Mittenpegel am intakten Bitleitungspaar (zum Beispiel11 ) wird der Signalhub für eine mit VSS ("0") geladene Speicherzelle, die an das intakte Bitleitungspaar11 geschalten wird, zunehmend geringer, und das korrekte Erkennen der Information in der Speicherzelle durch den Senseverstärker wird erschwert. Analog wird die Erkennung einer "1" bei einem zu VCC hin verschobenen Mittenpegel erschwert. Zusätzlich arbeitet der Senseverstärker nicht in seinem regulären Arbeitspunkt, was zu einem langsameren Erkennen der Information oder zu einer verringerten Empfindlichkeit des Senseverstärkers führen kann. - US 2002/0051393A1 beschreibt eine Halbleiterspeicherschaltung, die in shared-SA-Struktur gestaltet ist und bei der ein gemeinsamer Senseverstärker von zwei Bitleitungspaaren jeweils benachbarter Zellenblöcke nutzbar ist. Hier befindet sich ein Kurzschlusstransistor zum Kurzschließen der Bitleitungshälften der beiden Bitleitungspaare in einer Ladungsausgleichsschaltung, durch die ein Ladungsausgleich bewirkt und eine Mittenspannung den beiden Bitleitungshälften angelegt wird. Dieser Kurzschlusstransistor wird jedoch nicht über eine eigenständige Steuerleitung durch ein separat zugeführtes Kurzschlusssteuersignal geschaltet, sondern gemeinsam mit den den Ladungsausgleich bewirkenden Transistoren der Ladungsausgleichsschaltung. In einer aus US 2001/0015928A1 bekannten Halbleiterspeicherschaltung befindet sich ein Kurzschlusstransistor, wie bei der eingangs anhand der
1 und2 beschriebenen bekannten Halbleiterspeicherschaltung jeweils im Bitleitungspaar der benachbarten Zellenblöcke. - Nach dem oben Gesagten ist es Aufgabe der Erfindung, einen RAM-Speicher mit Shared-SA-Struktur zu schaffen, bei dem Schaltungsfläche für die Kurzschlusstransistoren eingespart wird und der dadurch dichter gepackt werden kann und bei dem das oben beschriebene Problem der Beeinflussung intakter an einem gemeinsamen Senseverstärker hängender Bitleitungspaare von einem defekten und durch ein redundantes Bitleitungspaar ersetztes Bitleitungspaar vermieden ist, sowie ein dafür geeignetes Steuerungsverfahren anzugeben.
- Diese Aufgabe wird anspruchsgemäß gelöst.
- Gemäß einem ersten wesentlichen Aspekt ist ein erfindungsgemäßer RAM-Speicher mit Shared-SA-Struktur, bei dem in SA-Streifen zwischen jeweils zwei benachbarten Zellenblöcken angeordnete Senseverstärker von mehreren Bitleitungspaaren von den benachbarten Zellenblöcken genutzt werden, den Bitleitungspaaren einzeln jeweils Ladungsausgleichsschaltungen zugeordnet sind, um in einer Prechargephase einen Ladungsausgleich zwischen den Bitleitungshälften der Bitleitungspaare auszuführen, wobei ein Kurzschlusstransistor vorgesehen ist, welcher auf ein Steuersignal hin die Bitleitungshälften der in der Prechargephase befindlichen Bitleitungspaare miteinander verbindet, dadurch gekennzeichnet,
dass der Kurzschlusstransistor gemeinsam für alle mit einem jeweiligen Senseverstärker verbindbaren Bitleitungspaare im bzw. am jeweiligen Senseverstärker angeordnet und über eine eigene Steuerleitung durch ein separates Kurzschlusssteuersignal schaltbar ist. - Gemäß einem zweiten wesentlichen Aspekt ist ein die obige Aufgabe lösendes Verfahren zur Steuerung eines in Shared-SA-Struktur aufgebauten RAM-Speichers, bei dem in SA-Streifen zwischen jeweils zwei benachbarten Zellenblöcken angeordnete Senseverstärker jeweils von mehreren Bitleitungspaaren von den benachbarten Zellenblöcken genutzt werden, mit folgenden Schritten: Erzeugung eines Verbindungssteuersignals separat für jedes der demselben Senseverstärker zugeordneten Bitleitungspaare, um den Senseverstärker jeweils mit dem vom Verbindungssteuersignal angesteuerten Bitleitungspaar zu verbinden; und Erzeugung eines Prechargesteuersignals, um in einer Prechargephase einen Ladungsausgleich zwischen den Bitleitungshälften der demselben Senseverstärker zugeordneten Bitleitungspaare auszuführen, dadurch gekennzeichnet, dass die Bitleitungshälften der demselben Senseverstärker zugeordneten Bitleitungspaare, wenn diese durch das ihnen zugeführte Prechargesteuersignal in der Prechargephase sind, mittels eines in oder an jedem Senseverstärker angeordneten Kurzschlusstransistors kurzgeschlossen werden und dafür diesem Kurzschlusstransistor ein eigenes Kurzschlusssteuersignal zugeführt wird.
- Eine Ausführungsform dieses Steuerungsverfahrens ist dadurch gekennzeichnet, dass in der Aktivierungsphase für ein bestimmtes Bitleitungspaar dessen Prechargesteuersignal und das dem Kurzschlusstransistor im/am Senseverstärker zugeführte Kurzschlusssteuersignal deaktiviert und nur das Verbindungssteuersignal für dieses Bitleitungspaar aktiviert werden und dass in der dieser Aktivierungsphase unmittelbar folgenden Prechargephase, in der keines der dem Senseverstärker zugeordneten Bitleitungspaare aktiviert ist, die Verbindungssteuersignale zur Verbindung der Bitleitungshälften aller diesem Senseverstärker zugeordneten Bitleitungspaare erzeugt und dem Kurzschlusstransistor das Kurzschlusssteuersignal und den Bitleitungshälften aller dieser Bitleitungspaare ein Mittenpegel zugeführt wird.
- In einer zweiten alternativen Ausführungsform ist das erfindungsgemäße Steuerungsverfahren dadurch gekennzeichnet, dass für ein Redundanzkonzept, bei dem ein defektes Bitleitungspaar durch ein redundantes Bitleitungspaar ersetzt wird, in der Aktivierungsphase für ein intaktes Bitleitungspaar unter den demselben Senseverstärker zugeordneten Bitleitungspaaren sowohl das Prechargesteuersignal für das intakte Bitleitungspaar als auch das dem Kurzschlusstransistor im Senseverstärker zugeführte Kurzschlusssteuersignal deaktiviert und nur das Verbindungssteuersignal für dieses intakte Bitleitungspaar aktiviert wird und in der der Aktivierungsphase folgenden Prechargephase, in der keines der diesem Senseverstärker zugeordneten Bitleitungspaare aktiviert ist, das Verbindungssteuersignal ausschließlich für das zuvor aktivierte, intakte Bitleitungspaar bis zum nächsten Aktivierungsbefehl auf der gleichen Bank, das Kurzschlusssteuersignal für den Kurzschlusstransistor und die Prechargesteuersignale aktiviert werden.
- Wie schon erwähnt, kann bei einem Ausführungsbeispiel jeweils ein Bitleitungspaar von einem linken und rechten benachbarten Zellenblock, das heißt insgesamt zwei Bitleitungspaare auf denselben Senseverstärker aufgeschaltet werden. Bei einem alternativen Ausführungsbeispiel können jeweils zwei Bitleitungspaare von einem linken und rechten benachbarten Zellenblock, das heißt insgesamt vier Bitleitungspaare demselben Senseverstärker aufgeschaltet werden. Bei einem Zweifach- Shared-Senseverstärker hat ein erfindungsgemäßer RAM-Speicher die Einsparung der Fläche eines Kurzschlusstransistors und bei einem Vierfach-Shared-Senseverstärker bringt die Erfindung den Vorteil einer Einsparung von drei Kurzschlusstransistoren. Allerdings ist bei dem erfindungsgemäßen RAM-Speicher die zusätzliche Steuerleitung im Senseverstärkerstreifen geführt, die mit dem separaten Kurzschlusssteuersignal alle Kurzschlusstransistoren eines SA-Streifens schaltet.
- Die obigen und weitere vorteilhafte Merkmale eines erfindungsgemäßen RAM-Speichers und Steuerungsverfahrens dafür werden in der nachfolgenden Beschreibung anhand von Ausführungsbeispielen näher erläutert, die Bezug auf die beiliegenden Figuren nehmen.
- Die Zeichnungsfiguren zeigen im Einzelnen:
-
1 schematisch eine eingangs bereits beschriebene Steuerschaltung für ein Bitleitungspaar; -
2 ein schematisches Blockdiagramm einer Shared-SA-Struktur, bei der zwei Bitleitungspaare auf denselben Senseverstärker aufschaltbar sind (eingangs bereits beschrieben); -
3 ein schematisches Blockdiagramm einer Shared-SA-Struktur, bei der vier Bitleitungspaare von zwei benachbarten Zellenblöcken auf einen einzigen Senseverstärker aufschaltbar sind; -
4 schematisch eine erfindungsgemäße Steuerungsschaltung für ein jeweiliges Bitleitungspaar; -
5 ein schematisches Blockdiagramm einer Shared-SA-Struktur anhand eines Abschnitts eines ersten Ausführungsbeispiel eines erfindungsgemäßen RAM-Speichers, bei dem zwei Bitleitungspaare von be nachbarten Zellenblöcken einen gemeinsamen Senseverstärker nutzen; -
6 schematisch ein Blockdiagramm eines Abschnitts eines zweiten Ausführungsbeispiels eines erfindungsgemäßen RAM-Speichers mit Shared-SA-Struktur, bei dem vier Bitleitungspaare von zwei benachbarten Zellenblöcken einen gemeinsamen Senseverstärker nutzen; -
7A ,7B ,7C drei Signalzeitdiagramme zur Erläuterung eines ersten Ausführungsbeispiels eines Steuerungsverfahrens für einen erfindungsgemäßen RAM-Speicher gemäß5 oder6 ; -
8A ,8B ,8C drei Signalzeitdiagramme zur Erläuterung von Problemen, die bei der Aufschaltung mehrerer Bitleitungspaare auf einen gemeinsamen Senseverstärker bei einem mit redundanten Bitleitungspaaren versehenen herkömmlichen DRAM-Speicher auftreten, und -
9A ,9B ,9C drei Signalzeitdiagramme zur Erläuterung eines zweiten Ausführungsbeispiels eines erfindungsgemäßen Steuerungsverfahrens für einen mit einer Redundanzfunktion für defekte Bitleitungen ausgestatteten erfindungsgemäßen RAM-Speicher gemäß der5 oder6 . - In der in
4 gezeigten Steuerschaltung für Bitleitungspaare21 –24 (vgl.5 und6 ) ist der zuvor erläuterte und in1 gezeigte Kurzschlusstransistor3 nicht mehr vorhanden. Die sonstigen Steuerungselemente, nämlich die Isolationstransistoren1 ,2 , die das Verbindungssteuersignal ISO zuführende Steuerleitung60 , die Driftausgleichstransistoren4 ,5 , die für jede Bitleitungshälfte BLT, BLC eines Bitleitungspaars21 –24 angeordnet sind, die das Prechargesteuersignal EQL zuführende Steuerleitung7 und die den Mittenpegel Vmitte (lokal) zuführende Speiseleitung8 sowie der Strombegrenzer6 sind dieselben wie in1 . - In
5 ist ein Abschnitt eines ersten Ausführungsbeispiels eines erfindungsgemäßen RAM-Speichers dargestellt, bei dem zwei Bitleitungspaare21 und22 die gemäß4 gesteuert sind, den gemeinsamen im Senseverstärkerstreifen10 liegenden Senseverstärker SA nutzen. Anders als in bislang üblichen RAM-Speichern (vgl. die eingangs beschriebenen1 bis3 ) ist nun der Kurzschlusstransistor30 im bzw. am Senseverstärker SA angeordnet, der durch ein separates über eine im SA-Streifen geführte Leitung9 angelegtes Kurzschlusssteuersignal EQLx gesteuert wird. - Verbindungssteuersignale ISO1, ISO2, Prechargesteuersignale EQL1, EQL2 und die Mittenspannung Vmitte (lokal) werden jeweils durch Steuerungs- bzw. Speiseleitungen
61 ,71 ,81 für das Bitleitungspaar21 sowie62 ,72 und82 für das Bitleitungspaar22 zugeführt. Die Bitleitungshälften des Bitleitungspaars21 sind mit BLT1 und BLC1 und die für das Bitleitungspaar22 mit BLT2 und BLC2 bezeichnet. -
6 zeigt einen Abschnitt eines zweiten Ausführungsbeispiels eines erfindungsgemäßen RAM-Speichers, bei dem vier Bitleitungspaare21 –24 denselben im Senseverstärker10 liegenden Senseverstärker SA nutzen, der ebenso, wie zuvor anhand der5 beschrieben, den Kurzschlusstransistor30 aufweist bzw. enthält. Für die beiden Bitleitungspaare21 ,23 des linken Zellenblocks werden die Verbindungssteuersignale ISO1, ISO3 jeweils über Steuerleitungen61 ,63 und die Prechargesteuersignale EQL1 und EQL3 jeweils über Steuerleitungen71 und73 zugeführt, während das Mittenpotential Vmitte (lokal) über die Speiseleitung81 zugeführt wird. - Gleichermaßen erhalten die beiden Bitleitungspaare
22 ,24 im rechten Zellenblock jeweils über Steuerleitungen62 und64 die Verbindungssteuersignale ISO2 und ISO4 und über Steuerleitungen72 und74 jeweils die Prechargesteuersignale EQL2 und EQL4, während das Mittenpotential Vmitte (lokal) über eine Speiseleitung82 zugeführt wird. Die Bitleitungshälften der vier Bitleitungspaare21 –24 sind jeweils mit BLT1, BLC1; BLT2, BLC2; BLT3, BLC3 und BLT4, BLC4 bezeichnet. - Bei dem in
5 gezeigten ersten Ausführungsbeispiel erzielt die Erfindung eine Einsparung eines Kurzschlusstransistors für jeweils zwei Bitleitungspaare, während bei dem in6 gezeigten Ausführungsbeispiel drei Kurzschlusstransistoren für jeweils vier Bitleitungspaare eingespart werden. Beiden oben anhand der4 bis6 beschriebenen Ausführungsbeispielen eines erfindungsgemäßen RAM-Speichers wird zum Schalten aller Kurzschlusstransistoren30 in allen SAs eines SA-Streifens10 ein separates Kurzschlusssteuersignal EQLx über eine Steuerleitung9 zugeführt. Somit schaltet das Kurzschlusssteuersignal EQLx alle Kurzschlusstransistoren30 eines SA-Streifens10 . - Die
7A ,7B und7C zeigen in drei Signalzeitdiagrammen ein erfindungsgemäßes Steuerungsverfahren für einen gemäß den4 bis6 gestalteten erfindungsgemäßen RAM-Speicher über drei Phasen ➀, ➁, ➂, die einen Aktivierungs- und einen darauf folgenden Prechargebefehl beispielhaft für das Bitleitungspaar21 umfassen. Es ist zu bemerken, dass die Phase ➀ der Phase ➂ entspricht. Eine X1-Aktivierung (Wortleitungsaktivierung) einer auf dem Bitleitungspaar21 befindlichen Speicherzelle ist in Phase ➁ dargestellt. - Phase ➀: Keine der im Bereich des Senseverstärkers befindlichen X-Adressen ist aktiviert. Alle Isolationstransistorpaare
1 ,2 der Bitleitungspaare21 ,22 (5 ) oder21 –24 (6 ) sind durch das ihnen angelegte Steuersignal ISO1, ISO2 oder ISO1–ISO4 durchgesteuert; da der Kurzschlusstransistor durch das Signal EQLx geschlossen ist, kann er auf alle Bitleitungspaare21 ,22 oder21 –24 wirken; weiterhin verbinden die Driftausgleichstransistoren4 ,5 durch die ihnen anliegenden Prechargesteuersignale EQL1, 2 oder EQL1–4 alle Bitleitungspaare mit dem Mittenpegelgenerator (über den Strombegrenzer6 ). - Phase ➁: Durch die Aktivierung X1 einer Wortleitung wird eine an dem Bitleitungspaar
21 liegende Speicherzelle ausgewählt. Durch das entaktivierte Prechargesteuersignal EQL1 wird das Bitleitungspaar21 vom Mittenpegelgenerator getrennt. Das andere Bitleitungspaar22 bzw. die anderen Bitleitungspaare22 –24 bleiben durch die den jeweiligen Driftausgleichstransistoren4 ,5 anliegenden Prechargesteuersignale EQL2 oder EQL2–4 mit dem Mittenpegelgenerator verbunden, wodurch auch weiterhin ein Absinken des Mittenpegels auf den Bitleitungspaaren22 oder22 –24 durch eventuelle Leckströme verhindert wird. Durch die Entaktivierung der Verbindungssteuersignale ISO2 oder ISO2–4 trennen die Isolationstransistoren das zweite Bitleitungspaar22 oder das zweite bis vierte Bitleitungspaar22 –24 vom Senseverstärker SA. Für das Bitleitungspaar21 bleiben die Isolationstransistoren durch das Verbindungssteuersignal ISO1 eingeschalten; der Kurzschlusstransistor wird durch das tiefliegende EQLx ausgeschaltet, so dass das Bitleitungspaar21 vom Senseverstärker SA bewertet werden kann. - Phase ➂: Nach dem Prechargekommando für X1 werden die Driftausgleichstransistoren
4 ,5 für das Bitleitungspaar21 durch das Prechargesteuersignal EQL1 wieder an den Mittenpegelgenerator geschalten. Gleichzeitig schaltet der niederohmige Kurzschlusstransistor durch die Ansteuerung mit dem Signal EQLx das Bitleitungspaar21 kurz. Die dabei noch auf Mittenpegel befindlichen anderen Bitleitungspaare22 oder22 –24 werden über die Isolationstransistoren1 ,2 des zweiten Bit leitungspaars22 oder der zweiten bis vierten Bitleitungspaare22 –24 (ISO2–4) ebenfalls wieder mit dem Senseverstärker verbunden und beschleunigen ihrerseits den Ladungsausgleich (Precharge) für das Bitleitungspaar21 . - Oben wurde bezogen auf die
7A ,7B und7C ein erstes Ausführungsbeispiel eines erfindungsgemäßen Steuerungsverfahrens für einen gemäß den4 und5 oder4 und6 mit Shared-SA-Struktur angeordneten erfindungsgemäßen RAM-Speicher beschrieben. - Anhand der
8A ,8B und8C , die schematisch drei Signalzeitdiagramme von Precharge- und Verbindungssteuersignalen einer herkömmlichen DRAM-Halbleiterspeicherschaltung in Shared-SA-Struktur gemäß den1 bis3 zeigen, wird nun die Beeinflussung des Mittenpegels durch eine defekte und durch eine redundante Bitleitung ersetzte Bitleitung näher erläutert. Dabei soll bemerkt werden, dass die Signalzeitdiagramme der8A und8B mit den oben beschriebenen Signalzeitdiagrammen der7A und7B identisch sind. Somit wird primär auf8C Bezug genommen. Bereits in der Prechargephase ➀ wird deutlich, dass trotz dem durch den Strombegrenzer6 entkoppelten lokalen Mittenpegel VMitte der einen einzigen Senseverstärker SA nutzenden Bitleitungspaare21 ,22 oder21 –24 eine Beeinflussung des Mittenpegels über die in der Prechargephase ➀ durchgeschalteten Isolationstransistoren1 ,2 stattfindet. Vorausgesetzt sei ein intaktes Bitleitungspaar (beispielsweise11 ) und ein defektes durch ein redundantes Bitleitungspaar ersetztes Bitleitungspaar (zum Beispiel12 oder13 oder14 ), welche durch einen Kurzschluss auf den Pegel VSS (0 Volt) geklemmt sein soll. Das ursprünglich auf dem Mittenpegel VMitte befindliche intakte Bitleitungspaar11 wird über die Isolationstransistoren1 ,2 entweder des defekten Bitleitungspaars12 oder eines defekten Bitleitungspaars12 ,13 ,14 mit dem falschen Pegel des defekten Bitleitungspaars verbunden. Zwar wird über den Strombegrenzer6 des intakten Bitleitungspaars11 eine Rückkopplung ins Mittenpegelnetz verhindert, dennoch aber alle am lokalen Mittenpegel des Bitleitungspaars11 befindlichen Bitleitungspaare in der gleichen Weise von dem defekten Bitleitungspaar (zum Beispiel12 ) beeinflusst. - Aktivierungsphase ➁: In dieser Phase wird nun beispielhaft eine am intakten Bitleitungspaar
11 befindliche Speicherzelle durch die Wortleitung X1 aufgrund des Aktivierungsbefehls ausgewählt. Durch den zu VSS (0 Volt) hin verschobenen Mittenpegel des Bitleitungspaars11 wird der Signalhub für eine mit VSS ("0") geladene Zelle, die an das Bitleitungspaar11 geschalten wird, zunehmend geringer, und das korrekte Erkennen der Zellinformation durch den Senseverstärker SA wird erschwert oder unmöglich. Analog wäre die Erkennung einer "1" bei zu VCC hin verschobenem Mittenpegel erschwert oder unmöglich. Außerdem arbeitet der Senseverstärker SA nicht in seinem regulären Arbeitspunkt, was zu langsamerem Sensing oder zu geringerer Senseempfindlichkeit führen kann. - Phase ➂ zeigt einen erneuten Precharge, bei dem der Kurzschlusstransistor
3 (1 ) des Bitleitungspaars11 anfänglich das gespreizte Bitleitungspaar11 auf den Mittenpegel ausgleicht. Danach wird das Bitleitungspaar11 über die Isolationstransistoren1 ,2 wieder auf das feste VSS-Potential (0 Volt) der defekten Bitleitung (zum Beispiel12 ) gezogen. - Der erfindungsgemäße RAM-Speicher, bei dem sich der Kurzschlusstransistor
30 nicht an den einzelnen Bitleitungspaaren sondern statt dessen im oder am Senseverstärker SA befindet und durch ein separates Kurzschlusssteuersignal EQLx über die im SA-Streifen10 geführte Steuerleitung9 angesteuert wird, schafft für das obige Problem Abhilfe. Dies wird nun anhand der drei in9A ,9B und9C schematisch dargestellten Signalzeitdiagramme erläutert, die ein zweites Ausführungsbeispiel eines erfindungsgemäßen Steuerverfahrens repräsen tieren. Die zeitliche Folge der Prechargesteuersignale EQL1, EQL2, EQL3, EQL4 und des Kurzschlusssteuersignals EQLx, wie sie9A zeigt, ist genauso wie bei dem oben anhand der7 erläuterten ersten Ausführungsbeispiel des erfindungsgemäßen Steuerverfahrens. -
9B zeigt, dass abweichend von dem in7B gezeigten ersten Ausführungsbeispiel des RAM-Speichersteuerverfahrens die Isolationstransistoren1 ,2 nie gemeinsam geöffnet sind. Das betreffende, intakte Bitleitungspaar, zum Beispiel21 wird nur während der Aktivierungsphase ➁, also während eines Sensingvorgangs und des nachfolgenden Prechargevorgangs gemäß Phase ➂ bis zum nächsten Aktivierungsbefehl auf der gleichen Bank gemäß Phase ➃ von den entsprechenden Isolationstransistoren1 und2 an den Senseverstärker SA durchgeschaltet. Das im Beispiel nicht angesprochene, durch ein redundantes Bitleitungspaar reparierte Bitleitungspaar, zum Beispiel22 , wird durch die entaktivierten Isolationstransistoren1 ,2 derselben nicht über den Senseverstärker SA an das intakte Bitleitungspaar, z. B.21 geschaltet und kann dieses somit nicht beeinflussen. Auch in einer unmittelbar aufeinander folgenden Aktivierung von dem reparierten Bitleitungspaar z. B.22 und dem intakten Bitleitungspaar21 wirkt der verschobene Mittenpegel des defekten Bitleitungspaars, z B.22 nicht auf das intakte Bitleitungspaar, z. B.21 zurück, da die Isolationstransistoren1 ,2 beider Bitleitungspaare nie gemeinsam geöffnet sind. - Da die kritische Prechargezeit, wie auch bisher schon, durch eine erneute Aktivierung auf die zuletzt gespreizten Bitleitungen bestimmt wird, wird die kritische Prechargezeit des Chips durch den oben erläuterten und in den
4 bis6 gezeigten erfindungsgemäßen RAM-Speicher nicht verschlechtert. Auf die positive Unterstützung des zweiten, sich bereits im Precharge befindlichen Bitleitungspaars (über die geschalteten Isolationstransistoren1 ,2 ) in der Prechar gephase wird bei dem zweiten Ausführungsbeispiel des Steuerungsverfahrens bewusst verzichtet. Dieser Effekt könnte das tRP des erfindungsgemäßen RAM-Speichers gegenüber den bisherigen RAM-Speichern geringfügig verschlechtern. Allerdings gibt es auch bei bisherigen RAM-Speichern Senseverstärker im Randbereich des Chips, die diese Unterstützung nicht erfahren und daher ein vergleichbares kritisches tRP wie beim erfindungsgemäßen RAM-Speicher aufweisen. - Es muss noch erwähnt werden, dass bei der obigen Beschreibung des zweiten Ausführungsbeispiels des erfindungsgemäßen Steuerungsverfahrens in
9 beispielhaft von einem intakten Bitleitungspaar (z. B.21 ) und einem durch ein redundantes Bitleitungspaar reparierten defekten Bitleitungspaar (zum Beispiel22 ) ausgegangen wurde. - Selbstverständlich können die anhand der
9A ,9B und9C für zwei einen gemeinsamen Senseverstärker SA nutzende Bitleitungspaare beschriebenen Verfahrensschritte auch auf die in6 gezeigte Shared-SA-Struktur ausgedehnt werden, bei der vier Bitleitungspaare einen gemeinsamen Senseverstärker SA nutzen. -
- 1, 2
- Isolationstransistorpaar
- 3, 30
- Kurzschlusstransistor
- 4, 5
- Driftausgleichstransistoren
- 6
- Strombegrenzer
- 7, 71–74
- Prechargesteuerleitung EQL, EQL1–EQL4
- 8, 81, 82
- Potentialleitung für Mittenpotential Vmitte (lokal)
- 9
- Kurzschlusssteuerleitung für EQLx
- 10
- SA-Streifen
- 11–14; 21–24
- Bitleitungspaare
- BLT, BLC
- komplementäre Bitleitungshälften
- 60; 61–64
- Steuerleitungen für Verbindungssteuersignal ISO, ISO1–ISO4
- WLX1
- Wortleitung mit der X-Adresse X1
Claims (9)
- RAM-Speicher mit Shared-SA-Struktur, bei dem – in SA-Streifen (
10 ) zwischen jeweils zwei benachbarten Zellenblöcken angeordnete Senseverstärker (SA) von mehreren Bitleitungspaaren (21 ,22 ;21 –24 ) von den benachbarten Zellenblöcken genutzt werden, – den Bitleitungspaaren (21 ,22 ;21 –24 ) einzeln jeweils Ladungsausgleichsschaltungen (4 ,5 ) zugeordnet sind, um in einer Prechargephase einen Ladungsausgleich zwischen den Bitleitungshälften der Bitleitungspaare (21 ,22 ;21 –24 ) auszuführen, und – ein Kurzschlusstransistor (30 ) vorgesehen ist, welcher auf ein Steuersignal (EQLx) hin die Bitleitungshälften (BLT, BLC) der in der Prechargephase befindlichen Bitleitungspaare (21 ,22 ;21 –24 ) miteinander verbindet, dadurch gekennzeichnet, dass der Kurzschlusstransistor (30 ) gemeinsam für alle mit einem jeweiligen Senseverstärker (SA) verbindbaren Bitleitungspaare (21 ,22 ;21 –24 ) im bzw. am jeweiligen Senseverstärker (SA) angeordnet und über eine eigene Steuerleitung (9 ) durch ein separates Kurzschlusssteuersignal (EQLx) schaltbar ist. - RAM-Speicher nach Anspruch 1, dadurch gekennzeichnet, dass ein jeweiliger Senseverstärker (SA) mit jeweils einem von zwei Bitleitungspaaren (
21 ,22 ) von einem linken und rechten benachbarten Zellenblock verbindbar ist. - RAM-Speicher nach Anspruch 1, dadurch gekennzeichnet, dass ein jeweiliger Senseverstärker (SA) mit jeweils einem von vier Bitleitungspaaren (
21 ,23 und22 ,24 ) von einem linken und rechten benachbarten Zellenblock verbindbar ist. - RAM-Speicher nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet, dass das über die den Kurzschlusstransistoren (
30 ) eigene Steuerleitung (9 ) zugeführte separate Kurzschlusssteuersignal (EQLx) alle Kurzschlusstransistoren (30 ) eines SA-Streifens (10 ) schaltet. - Verfahren zur Steuerung eines in Shared-SA-Struktur aufgebauten RAM-Speichers, bei dem in SA-Streifen (
10 ) zwischen jeweils zwei benachbarten Zellenblöcken angeordnete Senseverstärker (SA) jeweils von mehreren Bitleitungspaaren (21 ,22 ;21 –24 ) von den benachbarten Zellenblöcken genutzt werden, mit folgenden Schritten: – Erzeugung eines Verbindungssteuersignals (ISO) separat für jedes der demselben Senseverstärker (SA) zugeordneten Bitleitungspaare, um den Senseverstärker (SA) jeweils mit dem vom Verbindungssteuersignal (ISO) angesteuerten Bitleitungspaar (21 ,22 ;21 –24 ) zu verbinden; und – Erzeugung eines Prechargesteuersignals (EQL), um in einer Prechargephase einen Ladungsausgleich zwischen den Bitleitungshälften (BLT, BLC) der demselben Senseverstärker (SA) zugeordneten Bitleitungspaare (21 ,22 ;21 –24 ) auszuführen, dadurch gekennzeichnet, dass die Bitleitungshälften (BLT, BLC) der demselben Senseverstärker (SA) zugeordneten Bitleitungspaare (21 ,22 ;21 –24 ), wenn diese durch das ihnen zugeführte Prechargesteuersignal (EQL) in der Prechargephase sind, mittels eines in oder an jedem Senseverstärker (SA) angeordneten Kurzschlusstransistors (30 ) kurzgeschlossen werden und dafür diesem Kurzschlusstransistor (30 ) ein eigenes Kurzschlusssteuersignal (EQLx) zugeführt wird. - Steuerverfahren für einen RAM-Speicher nach Anspruch 5, dadurch gekennzeichnet, dass in der Aktivierungsphase für ein bestimmtes Bitleitungspaar (z. B.
21 ) dessen Prechargesteuersignal (EQL) und das dem Kurzschlusstransistor (30 ) zugeführte Kurzschlusssteuersignal (EQLx) deaktiviert und nur das Verbindungssteuersignal (ISO1) für dieses Bitleitungspaar aktiviert werden und dass in der dieser Aktivierungsphase unmittelbar folgenden Prechargephase (1 ,3 ), in der keines der dem Senseverstärker (SA) zugeordneten Bitleitungspaare (21 ,22 ;21 –24 ) aktiviert ist, die Verbindungssteuersignale (ISO) zur Verbindung der Bitleitungshälften (BLT, BLC) aller diesem Senseverstärker (SA) zugeordneten Bitleitungspaare (21 ,22 ;21 –24 ) erzeugt und dem Kurzschlusstransistor (30 ) das Kurzschlusssteuersignal (EQLx) und den Bitleitungshälften (BLT, BLC) aller dieser Bitleitungspaare (21 ,22 ;21 –24 ) ein Mittenpegel (Vmitte (lokal)) zugeführt wird. - Steuerverfahren für einen RAM-Speicher nach Anspruch 5, dadurch gekennzeichnet, dass für ein Redundanzkonzept, bei dem ein defektes Bitleitungspaar (z. B.
22 ) durch ein redundantes Bitleitungspaar ersetzt wird, in der Aktivierungsphase für ein intaktes Bitleitungspaar (z. B.21 ) unter den demselben Senseverstärker (SA) zugeordneten Bitleitungspaaren sowohl das Prechargesteuersignal (z. B. EQL1) für das intakte Bitleitungspaar (z. B.21 ) als auch das dem Kurzschlusstransistor (30 ) zugeführte Kurzschlusssteuersignal (EQLx) deaktiviert und nur das Verbindungssteuersignal (z. B. ISO1 für dieses intakte Bitleitungspaar z. B.21 ) aktiviert wird in der dieser Aktivierungsphase folgenden Prechargephase, in der keines der diesem Senseverstärker (SA) zugeordneten Bitleitungspaare (21 ,22 ;21 –24 ) aktiviert ist, das Verbindungssteuersignal (z. B. ISO1) ausschließlich für das zuvor aktivierte, intakte Bitleitungspaar (z. B.21 ) bis zum nächsten Aktivierungsbefehl auf der gleichen Bank, das Kurzschlusssteuersignal (EQLx) für den Kurzschlusstransistor (30 ) aktiviert und die Bitleitungshälften (BLT, BLC) aller diesem Senseverstärker (SA) zugeordneten Bitleitungspaare (21 ,22 ;21 –24 ) mit dem Mittenpegel beaufschlagt werden. - Steuerverfahren für einen RAM-Speicher nach einem der Ansprüche 5 bis 7, dadurch gekennzeichnet, dass durch das Verbindungssteuersignal (ISO) in einer Bitleitungsbewertungsphase jeweils eines von zwei Bitleitungspaaren (
21 ,22 ) von den benachbarten Zellenblöcken dem jeweiligen Senseverstärker (SA) aufgeschaltet wird. - Steuerverfahren für einen RAM-Speicher nach einem der Ansprüche 5 bis 7, dadurch gekennzeichnet, dass durch das Verbindungssteuersignal (ISO) in einer Bitleitungsbewertungsphase jeweils eines von vier Bitleitungspaaren (
21 ,23 ;22 ,24 ) von den benachbarten Zellenblöcken dem jeweiligen Senseverstärker (SA) aufgeschaltet wird.
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE10302650A DE10302650B4 (de) | 2003-01-23 | 2003-01-23 | RAM-Speicher und Steuerungsverfahren dafür |
US10/762,280 US7110310B2 (en) | 2003-01-23 | 2004-01-23 | RAM store and control method therefor |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE10302650A DE10302650B4 (de) | 2003-01-23 | 2003-01-23 | RAM-Speicher und Steuerungsverfahren dafür |
Publications (2)
Publication Number | Publication Date |
---|---|
DE10302650A1 DE10302650A1 (de) | 2004-08-12 |
DE10302650B4 true DE10302650B4 (de) | 2007-08-30 |
Family
ID=32694940
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE10302650A Expired - Fee Related DE10302650B4 (de) | 2003-01-23 | 2003-01-23 | RAM-Speicher und Steuerungsverfahren dafür |
Country Status (2)
Country | Link |
---|---|
US (1) | US7110310B2 (de) |
DE (1) | DE10302650B4 (de) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4422558B2 (ja) * | 2004-06-10 | 2010-02-24 | 富士通マイクロエレクトロニクス株式会社 | メモリ装置 |
US20080043544A1 (en) * | 2006-08-21 | 2008-02-21 | Corvin Liaw | Memory device and method of improving the reliability of a memory device |
KR100794312B1 (ko) * | 2006-12-27 | 2008-01-11 | 삼성전자주식회사 | 명령어 자동 처리 유니트를 포함한 메모리 컨트롤러 및그를 포함한 메모리 시스템 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20010015928A1 (en) * | 1998-09-24 | 2001-08-23 | Shinya Fujioka | Memory device with faster reset operation |
US20020051393A1 (en) * | 2000-10-30 | 2002-05-02 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor memory provided with data-line equalizing circuit |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5719813A (en) * | 1995-06-06 | 1998-02-17 | Micron Technology, Inc. | Cell plate referencing for DRAM sensing |
US6301175B1 (en) * | 2000-07-26 | 2001-10-09 | Micron Technology, Inc. | Memory device with single-ended sensing and low voltage pre-charge |
US6504777B1 (en) * | 2001-08-08 | 2003-01-07 | International Business Machines Corporation | Enhanced bitline equalization for hierarchical bitline architecture |
-
2003
- 2003-01-23 DE DE10302650A patent/DE10302650B4/de not_active Expired - Fee Related
-
2004
- 2004-01-23 US US10/762,280 patent/US7110310B2/en not_active Expired - Fee Related
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20010015928A1 (en) * | 1998-09-24 | 2001-08-23 | Shinya Fujioka | Memory device with faster reset operation |
US20020051393A1 (en) * | 2000-10-30 | 2002-05-02 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor memory provided with data-line equalizing circuit |
Also Published As
Publication number | Publication date |
---|---|
US7110310B2 (en) | 2006-09-19 |
US20040233747A1 (en) | 2004-11-25 |
DE10302650A1 (de) | 2004-08-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP0636258B1 (de) | Integrierter halbleiterspeicher mit redundanzeinrichtung | |
DE69822800T2 (de) | Ladungs- und vorladungsbitleitungsstruktur eines sram-speichers | |
DE3884022T2 (de) | Halbleiterspeicheranordnung. | |
DE3525575C2 (de) | ||
DE102006013194B3 (de) | Verfahren zum Erzeugen einer Referenzspannung und zum Auslesen einer Speicherzelle und Schaltkreis-Anordnungen, mittels welcher die Verfahren implementiert sind | |
DE69119208T2 (de) | Halbleiter-Speichereinrichtung mit Möglichkeit zum direkten Einlesen des Potentials von Bit-Lines | |
DE60119995T2 (de) | System und verfahren zum frühen schreiben in speicher durch halten der bitleitung auf festem potential | |
DE19756929B4 (de) | Zellenarray und Leseverstärkerstruktur mit verbesserten Rauscheigenschaften und verringerter Größe | |
DE102006036602B4 (de) | Halbleiterspeichervorrichtung mit einer Offen-Bitleitung-Architektur sowie Verfahren zum Steuern der Bitleitungen einer solchen Halbleiterspeichervorrichtung | |
DE3650359T2 (de) | Asynchrone reihen- und spaltensteuerung. | |
DE102005049204A1 (de) | Halbleiterspeicher | |
DE69936119T2 (de) | Verschachtelte Bewerterschaltung mit einseitiger Vorladungsschaltung | |
EP0170727B1 (de) | Integrierter Schreib-Lesespeicher | |
DE102007033053A1 (de) | Speicherschaltung, Speicherbauteil, Datenverarbeitungssystem und Verfahren zum Testen einer Speicherschaltung | |
DE102008011091A1 (de) | Verfahren und Vorrichtung zur Steuerung eines Speicherzugriffs sowie entsprechend ausgestalteter Halbleiterspeicher | |
DE10302650B4 (de) | RAM-Speicher und Steuerungsverfahren dafür | |
DE10302649B3 (de) | RAM-Speicher mit Shared-SA-Struktur | |
DE4124895C2 (de) | Verfahren zum Vorladen der Eingabe/Ausgabeleitungen einer Speichervorrichtung | |
DE10238363A1 (de) | Schaltung und Verfahren zum Vorladen von Speichervorrichtungen mit gemeinsam genutzten Leseverstärkern | |
DE102007019577A1 (de) | Separater Leseverstärker-Vorladeknoten in einem Halbleiterspeicherbauelement | |
DE19962509B4 (de) | Bitleitungsleseverstärker für eine Halbleiterspeicher-Vorrichtung | |
DE10107314C2 (de) | Verfahren zum Lesen einer Speicherzelle eines Halbleiterspeichers und Halbleiterspeicher | |
DE102007007565A1 (de) | Halbleiter-Speicherbauelement mit umschaltbarem Substratpotential, und Verfahren zum Betrieb eines Halbleiter-Speicherbauelements | |
DE102008048629B4 (de) | Leseverstärkerschaltung für eine Speichervorrichtung mit einer offenen Bitleitungsarchitektur | |
DE102007060205A1 (de) | Verzögerte Leseverstärker-Multiplexer-Isolation |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OP8 | Request for examination as to paragraph 44 patent law | ||
8327 | Change in the person/name/address of the patent owner |
Owner name: QIMONDA AG, 81739 MUENCHEN, DE |
|
8364 | No opposition during term of opposition | ||
8339 | Ceased/non-payment of the annual fee |