DE10301130B4 - Taktwiederherstellungsschaltungsanordnung - Google Patents
Taktwiederherstellungsschaltungsanordnung Download PDFInfo
- Publication number
- DE10301130B4 DE10301130B4 DE10301130A DE10301130A DE10301130B4 DE 10301130 B4 DE10301130 B4 DE 10301130B4 DE 10301130 A DE10301130 A DE 10301130A DE 10301130 A DE10301130 A DE 10301130A DE 10301130 B4 DE10301130 B4 DE 10301130B4
- Authority
- DE
- Germany
- Prior art keywords
- phase
- signal
- clock
- data
- data signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000011084 recovery Methods 0.000 title claims abstract description 48
- 238000005070 sampling Methods 0.000 claims abstract description 37
- 238000001514 detection method Methods 0.000 claims abstract description 8
- 230000004044 response Effects 0.000 claims abstract description 6
- 238000001914 filtration Methods 0.000 claims abstract description 4
- 230000007704 transition Effects 0.000 claims description 6
- 238000000034 method Methods 0.000 claims description 5
- 230000002028 premature Effects 0.000 description 5
- 230000008859 change Effects 0.000 description 4
- 238000004891 communication Methods 0.000 description 4
- 230000003111 delayed effect Effects 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- 230000007246 mechanism Effects 0.000 description 3
- 230000001360 synchronised effect Effects 0.000 description 3
- 230000005540 biological transmission Effects 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 206010044565 Tremor Diseases 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 230000000737 periodic effect Effects 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
- H04L7/033—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop
- H04L7/0337—Selecting between two or more discretely delayed clocks or selecting between two or more discretely delayed received code signals
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
- H04L7/033—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/04—Speed or phase control by synchronisation signals
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/0004—Initialisation of the receiver
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
- H04L7/033—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop
- H04L7/0331—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop with a digital phase-locked loop [PLL] processing binary samples, e.g. add/subtract logic for correction of receiver clock
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
ein Abtastmittel zum Abtasten des Datensignals an einer Vielzahl von Abtastpunkten;
ein Bitumkehrungsdetektionsmittel zum Bestimmen eines Abtastpunktes, an dem das Datensignal den Zustand verändert;
ein Selektionsmittel zum Selektieren einer Phase von einer Vielzahl von in Frage kommenden Phasen auf der Basis eines Abtastpunktes, an dem bestimmt wird, daß das Datensignal den Zustand verändert;
ein Einstellmittel zum Einstellen der Phase des Taktsignals in Abhängigkeit von der selektierten Phase;
einen Phasendetektor zum Bestimmen einer Differenz zwischen der Phase des Taktsignals und der Phase des Datensignals;
einen Filter zum Filtern der Ausgabe des Phasendetektors, um ein Steuersignal zu erzeugen; und
ein Steuersignalselektionsmittel zum selektiven Zuführen entweder des Steuersignals von dem Filter oder der selektierten Phase von dem Selektionsmittel zu dem Einstellmittel, um die Phase des Taktsignals einzustellen.
Description
- Die Erfindung betrifft eine Taktwiederherstellungsschaltungsanordnung zum Wiederherstellen eines Taktsignals von einem Datensignal.
- Wenn ein asynchrones Datensignal empfangen wird, wird ein Taktsignal gewöhnlich von dem empfangenen Datensignal wiederhergestellt und verwendet, um das Datensignal abzutasten. Bei bekannten Taktwiederherstellungsschaltungen wird eine Phasenregelschleife (PLL) verwendet, um die Phase eines Referenztaktes mit der Phase des empfangenen Datensignals zu synchronisieren, um ein Taktsignal wiederherzustellen.
- Eine Taktwiederherstellungsschaltungsanordnung ist aus der
US 4 672 639 A bekannt. - Ein Problem in bekannten Taktwiederherstellungsschaltungen liegt darin, daß die Phasenregelschleife viele Taktzyklen benötigen kann, um sich auf das Datensignal aufzusynchronisieren, besonders dann, wenn Hochgeschwindigkeitsdatensignale empfangen werden. Falls Daten in Bündeln empfangen werden, kann es sein, daß sich die Phasenregelschleife auf jedes Datenbündel separat aufsynchronisieren muß, was dazu führen kann, daß ein relativ großer Anteil der Gesamtübertragungszeit zur Taktwiederherstellung verwendet wird.
- Um die Geschwindigkeit zu erhöhen, mit der sich eine Phasenregelschleife auf ein Datensignal aufsynchronisiert, ist es möglich, die Schleifenverstärkung der Phasenregelschleife zu erhöhen. Dies kann jedoch den Effekt haben, daß das Zittern in dem wiederhergestellten Taktsignal zunimmt. Ferner kann es bei Hochgeschwindigkeitsdatensignalen dennoch viele Taktzyklen dauern, bevor sich die Phasenregelschleife auf das Datensignal aufsynchronisiert hat.
- Eine erfindungsgemäße Taktwiederherstellungsschaltungsanordnung ist durch die Merkmale des Anspruchs 1 gelöst.
- Die Taktwiederherstellungsschaltungsanordnung der vorliegenden Erfindung kann es ermöglichen, die Phase des Taktsignals in einer kurzen Zeitperiode, wie zum Beispiel innerhalb von 16 Bits, einzustellen, um ihrem gewünschten Wert nahe zu sein. Deshalb kann das Taktsignal verwendet werden, um das Datensignal ohne die lange Verzögerung wiederherzustellen, die eine Phasenregelschleife benötigen könnte, um sich auf das Datensignal aufzusynchronisieren.
- Das Abtastmittel kann ein Mittel zum Abtasten des Datensignals mit einer Vielzahl von Abtasttaktssignalen umfassen, die im wesentlichen dieselbe Frequenz, aber verschiedene Phasen haben. In diesem Fall entspricht jeder Abtastpunkt einem Taktsignal, das eine besondere Phase hat. Die Taktsignale haben vorzugsweise die Frequenz des Datensignals oder solch eine, die dieser sehr nahe kommt (zum Beispiel innerhalb von 1 % oder 0,1 %), oder ein gewisses Vielfaches oder einen Bruchteil der Frequenz des Datensignals. Die Taktwiederherstellungsschaltungsanordnung kann ferner einen Mehrphasentaktgenerator zum Erzeugen der Vielzahl von Abtasttaktsignalen umfassen.
- Vorzugsweise beträgt die Anzahl von Abtasttaktsignalen wenigstens drei, so daß der Abtastpunkt, an dem bestimmt wird, daß das Datensignal den Zustand verändert hat, dem tatsächlichen Punkt, an dem die Daten den Zustand veränderten, so nahe wie möglich ist. Zum Beispiel können 4, 8, 16 oder irgendeine andere Anzahl von Abtasttaktsignalen verwendet werden. Vorzugsweise haben die Abtasttaktsignale ungefähr in gleichmäßigen Abständen angeordnete Phasen, obwohl auch Abtasttaktsignale verwendet werden können, die in ungleichmäßigen Abständen angeordnete Phasen haben.
- Das Bitumkehrungsdetektionsmittel kann ein Mittel umfassen zum Vergleichen der Daten, die an einem Abtastpunkt abgetastet wurden, mit den Daten, die an einem vorhergehenden Abtastpunkt abgetastet wurden, um dadurch einen Abtastpunkt zu bestimmen, an dem das Datensignal den Zustand verändert. Das Bitumkehrungsdetektionsmittel kann angeordnet sein, um einen Abtastpunkt zu bestimmen, an dem das Datensignal den Zustand bei einer Vielzahl von Datenübergängen verändert.
- In einer Ausführungsform der Erfindung wird der jüngste Abtastpunkt, an dem bestimmt wurde, daß das Datensignal den Zustand verändert hat, verwendet, um die Phase zu selektieren. Somit kann ein Signal, das den Abtastpunkt angibt, an dem bestimmt wird, daß das Datensignal den Zustand verändert hat, von dem Bitumkehrungsdetektionsmittel dem Selektionsmittel zugeführt werden, zum Bestimmen dessen, welche Phase durch das Selektionsmittel selektiert wird. Sobald in dieser Ausführungsform die Schaltung initialisiert ist (zum Beispiel zu Beginn eines Datenbündels oder zu irgendeiner vorbestimmten Zeit nach Beginn eines Datenbündels), wird der erste Abtastpunkt, an dem die abgetasteten Daten den Zustand verändern, zum Selektieren einer Phase verwendet. Dies kann es dem Einstellmittel ermöglichen, die Phase des Taktsignals in der kürzestmöglichen Zeit einzustellen.
- In einer alternativen Ausführungsform wird eine Phase auf der Basis von zusätzlichen Kriterien selektiert. Daher kann die Phasenwiederherstellungsschaltungsanordnung ferner ein Selektionssteuermittel zum Erzeugen eines Selektionssteuersignals umfassen, zum Bestimmen dessen, welche Phase durch das Selektionsmittel selektiert wird. Das Selektionssteuermittel kann angeordnet sein, um eine Vielzahl von Signalen zu empfangen, wobei jedes Signal den Abtastpunkt angibt, an dem bestimmt wird, daß das Datensignal den Zustand bei einem besonderen Datenübergang verändert hat, und um daraus ein Signal zur Ausgabe an das Selektionsmittel zu erzeugen.
- Wenn zum Beispiel angenommen wird, daß die Abtastpunkte periodisch auftreten, kann das Selektionssteuersignal ein Signal sein, das angibt, an welchem Abtastpunkt bestimmt wird, daß das Datensignal am häufigsten die Zustände verändert hat. Dadurch kann es ermöglicht werden, die Phase des Taktsignals mit größerer Genauigkeit einzustellen, als wenn ein einzelner Datenübergang verwendet würde. Als Alternative könnte der durchschnittliche Abtastpunkt auf der Basis aller Abtastpunkte bestimmt werden, an denen bestimmt wird, daß das Datensignal die Zustände verändert hat.
- Alternativ kann das Selektionssteuermittel angeordnet sein, um den Wert des Selektionssteuersignals in Schritten von vorbestimmter Größe zu verändern. In diesem Fall kann die gegenwärtig selektierte Phase schrittweise hin zu der Phase bewegt werden, die dem jüngsten Abtastpunkt entspricht, an dem bestimmt wird, daß das Datensignal den Zustand verändert hat. Die Größe der Schritte kann zum Beispiel eine Phase oder mehr betragen. Dadurch kann eine Phase schnell selektiert werden, während der Effekt von falsch detektierten Datenflanken reduziert wird.
- Das Selektionsmittel kann angeordnet sein, um von der Vielzahl von in Frage kommenden Phasen eine Phase zu selektieren, die eine erforderliche Versetzung von der Phase des Datensignals aufweist. Dadurch kann das Taktsignal das Datensignal entfernt von den Datenflanken abtasten. Das Taktsignal kann das Datensignal zum Beispiel in der Mitte des Datenauges oder an einem gewissen Punkt vor oder hinter der Mitte des Datenauges abtasten, in Abhängigkeit von der Form des Datenauges. Die Versetzung kann entweder voreingestellt sein oder vom Anwender gesteuert werden.
- Die Taktwiederherstellungsschaltungsanordnung kann ferner einen Phasendetektor umfassen, zum Bestimmen einer Differenz zwischen der Phase des Taktsignals und der Phase des Datensignals, ein Filter zum Filtern der Ausgabe des Phasendetektors, um ein Steuersignal zu erzeugen, und ein Steuersignalselektionsmittel zum selektiven Zuführen entweder des Steuersignals von dem Filter oder der selektierten Phase von dem Selektionsmittel zu dem Einstellmittel, um die Phase des Taktsignals einzustellen. Der Phasendetektor, das Filter und das Phaseneinstellmittel können eine Phasenregelschleife wie z. B. eine digitale Phasenregelschleife bilden.
- Durch die obige Anordnung kann die Schaltung in einem von zwei Modi arbeiten, in Abhängigkeit von dem Signal, das durch das Steuersignalselektionsmittel selektiert wird. Im ersten Modus wird die Phase des Taktsignals eingestellt, um die Phase zu sein, die durch das Selektionsmittel selektiert wurde. In diesem Modus kann ein Schätzwert der gewünschten Phase des Taktsignals in einer kurzen Zeitperiode erzeugt werden, und somit kann das Taktsignal schnell hin zu seiner gewünschten Phase geführt werden. Im zweiten Modus wird die Phase des Taktsignals durch das Filter eingestellt. In diesem Modus kann die Schaltung als Phasenregelschleife fungieren. Dies kann ein akkurateres Synchronisieren der Phase des Taktsignals mit der Phase des Datensignals vorsehen.
- Die Taktwiederherstellungsschaltungsanordnung kann ferner ein Steuermittel zum Steuern des Steuersignalselektionsmittels umfassen, um zu steuern, ob und zu welcher Zeit die selektierte Phase dem Einstellmittel zugeführt wird. Das Steuermittel kann angeordnet sein, um die selektierte Phase von dem Selektionsmittel dem Einstellmittel während eines ersten Teils eines Datenbündels zuzuführen, zum Beispiel während ein Kopf des Datenbündels empfangen wird. Sobald die selektierte Phase dem Einstellmittel zugeführt worden ist, kann das Steuermittel angeordnet sein, um das Steuersignal von dem Filter dem Einstellmittel zuzuführen. Auf diese Weise kann die Phase des Taktsignals während des ersten Teils eines Datenbündels schnell in einen Beinahe-Synchronisationszustand versetzt werden, und dann kann die Phasenregelschleife verwendet werden, um die endgültige Synchronisation zu erreichen.
- Das Steuermittel kann alternativ oder zusätzlich angeordnet sein, um die selektierte Phase von dem Selektionsmittel dem Einstellmittel zu anderen Zeiten zuzuführen, wie etwa zu der Zeit, zu der die Phasenregelschleife die Synchronisation verliert, oder wenn ein gewisser Datentyp empfangen wird. Falls gewünscht, kann das Steuermittel angeordnet sein, um die selektierte Phase dem Einstellmittel während eines gesamten Datenbündels zuzuführen.
- Das Steuersignal, das durch das Filter ausgegeben wird, ist vorzugsweise ein digitales Signal, das eine Phase von einer vorbestimmten Anzahl von Phasen angibt. Die Anzahl von vorbestimmten Phasen kann sich von der Anzahl von zur Selektion durch das Selektionsmittel in Frage kommenden Phasen unterscheiden, da die Phasenregelschleife mehr Gradationen als das Selektionsmittel haben kann. In diesem Fall kann eine Ausgabe des Selektionsmittels jedoch ein digitales Signal sein, das eine Phase von einer vorbestimmten Anzahl von Phasen angibt. Falls die Anzahl von vorbestimmten Phasen zum Beispiel vierundsechzig beträgt und die Anzahl von in Frage kommenden Phasen acht ist, kann das Selektionsmittel eines von acht Signalen ausgeben, von denen jedes ein Signal ist, das eine von vierundsechzig möglichen Phasen angibt. Auf diese Weise kann die Ausgabe des Selektionsmittels in demselben Format wie die Ausgabe des Filters erfolgen. Dadurch kann die Ausgabe des Selektionsmittels die Ausgabe des Filters direkt ersetzen, wodurch das Umschalten zwischen den Modi erleichtert wird.
- Das Einstellmittel kann einen Phaseninterpolator umfassen, der angeordnet ist, um eine Vielzahl von Taktsignalen zu empfangen, die verschiedene Phasen haben, und um das Taktsignal von der Vielzahl von Taktsignalen zu erzeugen. Die Vielzahl von Taktsignalen kann durch einen Mehrphasentaktgenerator erzeugt werden, der derselbe wie der Mehrphasentaktgenerator sein kann, der verwendet wird, um die Abtasttaktsignale zur Verwendung durch das Abtastmittel zu erzeugen, oder ein verschiedener.
- Ein erfindungsgemäßes Verfahren zum Wiederherstellen eines Taktsignals von einem Datensignal ist durch die Merkmale des Anspruchs 20 gelöst.
- Gemäß einem dritten Aspekt der Erfindung ist eine Taktwiederherstellungsschaltungsanordnung vorgesehen, die angeordnet ist, um ein Taktsignal von einem Datensignal wiederherzustellen, die umfaßt:
einen Abtaster, der das Datensignal an einer Vielzahl von Abtastpunkten abtastet;
einen Bitumkehrungsdetektor, der einen Abtastpunkt bestimmt, an dem das Datensignal den Zustand verändert;
einen Selektor, der eine Phase von einer Vielzahl von in Frage kommenden Phasen auf der Basis eines Abtastpunktes selektiert, an dem bestimmt wird, daß das Datensignal den Zustand verändert; und
eine Phaseneinstelleinheit, die die Phase des Taktsignals in Abhängigkeit von der selektierten Phase einstellt. - Merkmale eines Aspektes der Erfindung können auf jeden anderen Aspekt angewendet werden; die Vorrichtungsmerkmale können auf den Verfahrensaspekt angewendet werden und umgekehrt.
- Bevorzugte Merkmale der vorliegenden Erfindung werden nun, lediglich als Beispiel, unter Bezugnahme auf die beiliegenden Zeichnungen beschrieben, in denen:
-
1 Teile eines Kommunikationssystems zeigt, mit dem die vorliegende Erfindung verwendet werden kann; -
2 das Format von Datenbündeln in dem Kommunikationssystem von1 zeigt; -
3 Teile einer zuvor erwogenen Takt- und Datenwiederherstellungsschaltung zeigt; -
4 Teile einer Taktwiederherstellungsschaltung gemäß einer ersten Ausführungsform der vorliegenden Erfindung zeigt; -
5 die Hauptteile von einer Ausführungsform des Phasenschätzers zeigt; -
6 Teile des Phasenschätzers von5 , detaillierter zeigt; -
7 die Operation des Phasenschätzers der5 und6 zeigt; -
8 Teile von einer anderen Ausführungsform des Phasenschätzers zeigt; -
9 Teile einer weiteren Ausführungsform des Phasenschätzers zeigt; und -
10 Teile einer Taktwiederherstellungsschaltung gemäß einer zweiten Ausführungsform der vorliegenden Erfindung zeigt. -
1 zeigt Teile eines Beispielkommunikationssystems, mit dem die vorliegende Erfindung verwendet werden kann. In1 senden drei Sender10 ,12 ,14 jeweils ein serielles Datensignal. Die Sender arbeiten auf Zeitmultiplexbasis, wobei jedem Sender ein Fenster zugeordnet ist, in dem er ein Datenbündel senden kann. Die verschiedenen Datensignale werden in einem Multiplexer16 kombiniert, über einen Übertragungskanal18 übertragen und durch einen Empfänger20 empfangen. - Die Sender
10 ,12 ,14 sind so angeordnet, daß jeder Sender ein Datensignal mit derselben Frequenz wie die anderen Sender sendet. Auf Grund von Differenzen in der Weglänge zwischen den Sendern und dem Empfänger wird jedoch jedes Datensignal durch den Empfänger mit einer Differenzphase empfangen. In dem Empfänger ist eine Takt- und Datenwiederherstellungsschaltung [clock and data recovery (CDR) cir cuit] vorgesehen, die ein Taktsignal von jedem Datenbündel wiederherstellt und das Taktsignal verwendet, um die Daten wiederherzustellen. -
2 zeigt ein Beispiel für das Format der Datenbündel, die durch die Sender10 ,12 ,14 gesendet werden. Bei diesem Beispiel umfaßt jedes Datenbündel einen Vier-Byte-Kopf und eine 53-Byte-Nutzinformation, die die nützlichen Daten enthält. Der Kopf umfaßt ein Schutzbyte, zwei Bytes mit einem vorbestimmten Muster und ein Begrenzerbyte. Das vorbestimmte Muster ist aus alternierenden Einsen und Nullen gebildet und wird verwendet, um das Taktsignal wiederherzustellen. - In dem Kommunikationssystem, das in den
1 und2 gezeigt ist, muß sich die Takt- und Datenwiederherstellungsschaltung auf jedes neue Datenbündel aufsynchronisieren, wenn es ankommt. Dies muß während des Kopfes erfolgen, um zu gewährleisten, daß keine Daten von der Nutzinformation verlorengehen. Es ist deshalb erforderlich, daß sich die Schaltung zum Beispiel innerhalb von sechzehn Bitperioden (d. h., innerhalb der Länge des vorbestimmten Musters in dem Kopf) auf das Datensignal aufsynchronisiert. -
3 zeigt Teile einer zuvor erwogenen Takt- und Datenwiederherstellungsschaltung. Die Schaltung ist eine digitale Phasenregelschleife, die verwendet wird, um die Phase eines Taktsignals mit der Phase eines ankommenden Datensignals zu synchronisieren. - Unter Bezugnahme auf
3 umfaßt die Takt- und Datenwiederherstellungsschaltung einen Phasendetektor22 , ein digitales Schleifenfilter24 , einen Referenztaktgenerator25 , einen Mehrphasentaktgenerator26 und einen Phaseninterpolator28 . Bei Betrieb erzeugt der Referenztaktgenerator25 ein Referenztaktsignal, das eine Frequenz hat, die dieselbe wie die Frequenz des ankommenden Datensignals ist oder sehr dicht bei ihr liegt. Die Ausgabe des Referenztaktgenerators25 wird dem Mehrphasentaktgenerator26 zugeführt. Der Mehrphasentaktgenerator26 erzeugt vier Mehrphasentaktsignale, die alle dieselbe Frequenz haben, aber mit Phasen, die um 90° versetzt sind. Die vier Mehrphasentaktsignale werden dem Phaseninterpolator26 zugeführt. - Der Phaseninterpolator
26 empfängt die vier Mehrphasentaktsignale und ein Abgriffsignal von dem digitalen Schleifenfilter24 . Das Abgriffsignal ist ein Sechs-Bit-Signal, das eine gewünschte Phase eines Taktsignals angibt (d. h., eine von vierundsechzig möglichen Phasen des Taktsignals). Der Phaseninterpolator26 mischt die vier Mehrphasentaktsignale gemäß dem Abgriffsignal, um ein Ausgangstaktsignal mit derselben Frequenz wie das Referenztaktsignal zu erzeugen, aber mit einer Phase, die durch das Abgriffsignal bestimmt wird. Das so erzeugte Taktsignal wird dem Phasendetektor22 zugeführt. - Der Phasendetektor
22 empfängt das Taktsignal und das ankommende Datensignal und erzeugt ein Verfrüht/Verspätet-Signal, das angibt, ob das Taktsignal bezüglich des Datensignals verfrüht oder verspätet ist. Das Verfrüht/Verspätet-Signal wird dem digitalen Schleifenfilter24 zugeführt, welches das Verfrüht/Verspätet-Signal über eine Anzahl von Bitperioden integriert und das Abgriffsignal aktualisiert, um die nächste Phase des Taktsignals anzugeben. Das Abgriffsignal wird dem Phaseninterpolator26 zugeführt, der die Phase des Taktsignals in Abhängigkeit davon einstellt. Auf diese Weise wird die Phase des Taktsignals mit der Phase des Datensignals synchronisiert. - Der Phasendetektor
22 in3 erhält das Verfrüht/Verspätet-Signal durch das Abtasten des Datensignals unter Verwendung von verschiedenen Versionen des Taktsignals. Eines von diesen abgetasteten Datensignalen wird durch den Phasendetektor als wiederhergestelltes Datensignal ausgegeben. Somit ist es in der in3 gezeigten Schaltung nicht erforderlich, eine separate Verriegelung zum Abtasten des Datensignals vorzusehen. - Ein Problem bei der in
3 gezeigten Schaltung liegt darin, daß die digitale Phasenregelschleife eine große Anzahl von Zyklen benötigen kann, um sich auf den ankommenden Datenstrom aufzusynchronisieren. Falls der ankommende Datenstrom zum Beispiel eine Frequenz von 622 MHz hat, kann es Hunderte oder Tausende Taktzyklen dauern, bevor eine Synchronisierung erreicht ist. Dies ist hauptsächlich der Latenz der Schleife zuzuschreiben, im besonderen dem digitalen Schleifenfilter, das mehrere Registerstufen haben kann und mit einer niedrigeren Frequenz (zum Beispiel 78 MHz) als der Datenstrom arbeiten kann. -
4 zeigt Teile einer Taktwiederherstellungsschaltung gemäß einer ersten Ausführungsform der vorliegenden Erfindung. Unter Bezugnahme auf4 umfaßt die Taktwiederherstellungsschaltung einen Phasendetektor30 , ein digitales Schleifenfilter32 , einen Referenztaktgenerator34 , einen Mehrphasentaktgenerator36 , einen Phaseninterpolator38 , einen Phasenschätzer40 , einen Schalter42 und eine Steuereinheit44 . Der Phasendetektor30 , das digitale Schleifenfilter32 , der Referenztaktgenerator34 , der Mehrphasentaktgenerator36 und der Phaseninterpolator38 haben im wesentlichen dieselbe Funktion wie die entsprechenden Teile von3 , jedoch mit gewissen Abwandlungen, wie sie aus der folgenden Beschreibung ersichtlich sind. - Bei Betrieb empfängt der Mehrphasentaktgenerator
36 ein Referenztaktsignal von dem Referenztaktgenerator34 und erzeugt insgesamt acht Mehrphasentaktsignale, die untereinander jeweils dieselbe Frequenz haben, aber in gleichmäßigen Abständen angeordnete Phasen. Vier Taktsignale mit in gleichmäßigen Abständen angeordneten Phasen (d. h., in Abständen von 90°) werden dem Phaseninterpolator38 zur Verwendung beim Erzeugen eines Taktsignals mit einer Phase zugeführt, die durch das Abgriffsignal an seinem Eingang bestimmt wird. Acht Taktsignale mit in gleichmäßigen Abständen angeordneten Phasen (d. h., in Abständen von 45°) werden dem Phasenschätzer40 zugeführt. Der Phasenschätzer40 verwendet, wie noch erläutert wird, die acht Taktsignale an seinem Eingang zusammen mit dem ankommenden Datensignal, um einen Schätzwert der gewünschten Phase des Taktsignals zu erhalten. - Die Taktwiederherstellungsschaltung von
4 ist in einem von zwei Operationsmodi betriebsfähig, nämlich dem schnellen Modus und dem kontinuierlichen Modus, in Abhängigkeit von einem Selektionssignal, das durch die Steuereinheit44 ausgegeben wird. Im kontinuierlichen Modus selektiert der Schalter42 das Abgriffsignal, das von dem digitalen Schleifenfilter32 ausgegeben wird, und führt es dem Phaseninterpolator38 zu. In diesem Modus funktioniert die Taktwiederherstellungsschaltung genauso wie die oben unter Bezugnahme auf3 beschriebene Taktwiederherstellungsschaltung. - Wenn die Taktwiederherstellungsschaltung im schnellen Modus arbeitet, wird durch den Phasenschätzer
40 ein Schätzwert der gewünschten Phase des Taktsignals erzeugt, und dieser Schätzwert wird durch den Schalter42 selektiert und dem Phaseninterpolator38 zugeführt. Der Schätzwert wird auch dem digitalen Schleifenfilter32 zugeführt, um das Abgriffsignal zu aktualisieren, das durch das. Filter erzeugt wird. Der Phasenschätzer40 ist dazu in der Lage, in einer relativ kurzen Zeitperiode einen Schätzwert der gewünschten Phase des Taktsignals zu erzeugen, im Vergleich zu der durchschnittlichen Zeit, die die digitale Phasenregelschleife benötigt, um sich auf das Datensignal aufzusynchro nisieren. Indem ein Anfangsschätzwert der gewünschten Phase des Taktsignals vorgesehen wird und dieser Wert der digitalen Phasenregelschleife zugeführt wird, kann daher die digitale Phasenregelschleife schnell in einen Beinahe-Synchronisationszustand versetzt werden. Sobald der Anfangsschätzwert der Phasenregelschleife zugeführt worden ist, wird die Schaltung auf den kontinuierlichen Modus umgeschaltet und eine endgültige Synchronisation erreicht. - Der schnelle Modus wird normalerweise selektiert, wenn ein neues Datenbündel zuerst empfangen wird, und der kontinuierliche Modus wird normalerweise selektiert, sobald der Anfangsschätzwert der digitalen Phasenregelschleife zugeführt worden ist. Der schnelle Modus könnte jedoch auch unter anderen Umständen selektiert werden, wie zum Beispiel dann, wenn die digitale Phasenregelschleife die Synchronisation auf dem Weg durch ein Datenbündel aus irgendeinem Grund verloren hat, oder in Abhängigkeit von dem Datensignaltyp.
- In der vorliegenden Ausführungsform ist das Abgriffsignal, das durch das digitale Schleifenfilter
32 ausgegeben wird, ein digitales Sechs-Bit-Signal, das angibt, welche von64 möglichen Phasen das Taktsignal am Ausgang des Phaseninterpolators haben sollte. Die Ausgabe des Phasenschätzers40 ist auch ein digitales Sechs-Bit-Signal, welches die Ausgabe des digitalen Schleifenfilters direkt ersetzen kann. -
5 zeigt die Hauptteile des Phasenschätzers40 . Der Phasenschätzer40 umfaßt einen Acht-Wege-Abtaster46 , einen Bitumkehrungsdetektor48 und einen Selektor50 . Bei Betrieb empfängt der Acht-Wege-Abtaster46 die acht Mehrphasentaktsignale und verwendet sie, um das ankommende Datensignal an jeweiligen Abtastpunkten abzutasten, um acht abgetastete Datensignale zu erzeugen. Die acht abgetasteten Datensignale werden dem Bitumkehrungsdetektor48 zugeführt, der jedes der acht abgetasteten Datensignale überwacht und detektiert, wenn ein abgetastetes Datensignal seinen Zustand im Vergleich zu dem Datensignal verändert, das an dem vorherigen Abtastpunkt abgetastet wurde. Auf diese Weise wird bestimmt, an welchem Abtastpunkt eine Bitumkehrung auftritt. Der Bitumkehrungsdetektor48 gibt ein Signal aus, das den Abtastpunkt angibt, an dem das Auftreten einer Bitumkehrung bestimmt wurde. Dieses Signal kann entweder eine Zustandsveränderung auf einer von acht Ausgangsleitungen sein, wie in5 gezeigt, oder ein binäres Drei-Bit-Signal. - Die Ausgabe des Bitumkehrungsdetektors
48 wird dem Selektor50 zugeführt, der auch acht Sechs-Bit-Abgriffsignale empfängt. Der Selektor50 selektiert eines der acht Abgriffsignale in Abhängigkeit davon, an welchem Abtastpunkt eine Bitumkehrung bestimmt wurde. Jedes der acht Abgriffsignale ist angeordnet, um eine Phase darzustellen, die ungefähr die korrekte Phase für das Taktsignal wäre, falls eine Bitumkehrung an dem entsprechenden Abtastpunkt auftreten würde. Das selektierte Abgriffsignal wird dann dem Schalter42 und dem digitalen Schleifenfilter32 in4 zugeführt. -
6 zeigt Teile des Phasenschätzers40 eingehender. Unter Bezugnahme auf6 umfaßt der Acht-Wege-Abtaster acht Register601 bis608 , und der Bitumkehrungsdetektor umfaßt acht EXKLUSIV-ODER-Gatter621 bis628 . Jedes der acht Register601 bis608 empfängt ein jeweiliges der acht Mehrphasentaktsignale an seinem Takteingang und das Datensignal an seinem Dateneingang. Auf diese Weise tastet jedes der Register601 bis608 das Datensignal an einem Abtastpunkt ab, der von jenem des benachbarten Registers versetzt ist. - Die Ausgabe von jedem Register
601 bis608 wird einem entsprechenden EXKLUSIV-ODER-Gatter621 bis628 zugeführt. Jedes EXKLUSIV-ODER-Gatter621 bis628 empfängt auch die Ausgabe von dem Register mit dem vorherigen Abtastpunkt. Wenn ein Register dieselbe Ausgabe wie das Register mit dem vorherigen Abtastpunkt hat, ist die Ausgabe des entsprechenden EXKLUSIV-ODER-Gatters logisch Null. Falls ein Register jedoch eine Ausgabe hat, die sich von jener des Registers mit dem vorherigen Abtastpunkt unterscheidet, ist die Ausgabe des entsprechenden EXKLUSIV-ODER-Gatters dann logisch Eins. Auf diese Weise geben die Ausgaben der EXKLUSIV-ODER-Gatter an, welches der acht Register seinen Zustand im Vergleich zu dem Register verändert hat, das den vorherigen Abtastpunkt hat. - Die Signale von den jeweiligen EXKLUSIV-ODER-Gattern
621 bis628 werden den Steuereingängen des Selektors50 zugeführt. Der Selektor50 empfängt auch die acht Abgriffsignale, von denen jedes ein Eins-aus-Vierundsechzig-Abgriffsignal in demselben Format wie das Abgriffsignal ist, das durch das digitale Schleifenfilter32 in4 ausgegeben wird. Der Selektor50 selektiert eines der acht Abgriffsignale in Abhängigkeit davon, welches der Signale von den EXKLUSIV-ODER-Gattern logisch Eins ist. Falls bei dem in6 gezeigten Beispiel die Ausgabe des EXKLUSIV-ODER-Gatters621 logisch Eins ist, wird dann das Abgriffsignal Nummer32 (d. h., Phasennummer32 von64 ) durch den Selektor50 selektiert; falls die Ausgabe des EXKLUSIV-ODER-Gatters622 logisch Eins ist, wird dann das Abgriffsignal Nummer40 durch den Selektor50 selektiert; und so weiter. - In der vorliegenden Ausführungsform wird angenommen, daß ein Abtastpunkt, an dem eine Bitumkehrung auftritt, an einer Datenflanke liegt, und das Zentrum des Datenauges wird auf etwa die Hälfte einer Bitperiode davon entfernt festgelegt. Wenn angenommen wird, daß das Taktsignal seine ansteigende Flanke im Zentrum des Datenauges haben müßte, kann ein Schätzwert der gewünschten Phase des Datensignals erhalten werden, indem eine halbe Bitperiode zu dem Abtastpunkt addiert wird, an dem die Bitumkehrung auftrat. Die acht Abgriffsignale, die dem Selektor
50 eingegeben werden, sind so gewählt, um die erforderliche Versetzung (z. B. eine halbe Bitperiode) von dem Abtastpunkt zu haben, an dem die Bitumkehrung auftrat, so daß ein Schätzwert der gewünschten Phase des Taktsignals am Ausgang des Selektors50 erzeugt wird. Dieselbe Versetzung wird auch durch die Phasenregelschleife verwendet, wenn die Schaltung im kontinuierlichen Modus arbeitet. - Unter Bezugnahme auf
7 wird nun ein Beispiel für die Operation des Phasendetektors beschrieben.7 zeigt ein ankommendes serielles Datensignal (serielle RX-Daten), das am Anfang eines Datenbündels existiert. Das Datensignal wird durch acht Mehrphasentaktsignale abgetastet, um die gezeigten abgetasteten Werte zu ergeben. Auf Grund ihrer versetzten Phasen tasten die acht Taktsignale die Daten in regelmäßigen Intervallen während einer Bitperiode ab, wie es durch die Abtastpunkte 0 bis 7 gezeigt ist.7 zeigt auch ein Selektionssignal, das den Schalter42 in4 steuert. - Unter Bezugnahme auf
7 starten die verschiedenen Taktsignale zu der Zeit T = 0 das Abtasten des ankommenden Datensignals. Die Daten sind anfangs auf dem L-Pegel, und daher sind die Abtastwerte anfangs logisch Null. Bei T = 1 beginnen sich die Abtastwerte von logisch Null auf logisch Eins zu verändern. Dies geschieht am Abtastpunkt1 , und so wird der Abtastpunkt1 als Abtastpunkt bestimmt, an dem eine Bitumkehrung auftrat. Der Selektor50 in den5 und6 selektiert deshalb das zweite der acht Abgriffsignale an seinem Eingang. Das so selektierte Abgriffsignal wird durch den Schalter42 in4 dem Phaseninterpolator38 zur Verwendung als Anfangsschätzwert der gewünschten Phase des Taktsignals zugeführt. - Bei T = 2 verändert das Selektionssignal den Zustand, und die Schaltung wird auf den kontinuierlichen Modus umgeschaltet. In diesem Modus wird das Abgriffsignal von dem digitalen Schleifenfilter
32 in4 dem Phaseninterpolator38 zugeführt, und die Phasenregelschleife synchronisiert sich auf das Datensignal auf. -
8 zeigt Teile einer alternativen Implementierung des Phasenschätzers40 . Der in8 gezeigte Phasenschätzer umfaßt acht Register601 bis608 und acht EXKLUSIV-ODER-Gatter621 bis628 , die dieselben wie die entsprechenden Teile in6 sind. Der Phasenschätzer von8 umfaßt auch einen Zähler64 , der die Anzahl der Male zählt, wie oft jedes der EXKLUSIV-ODER-Gatter ein Signal logisch Eins erzeugt. Bei dieser Implementierung erzeugt der Zähler64 ein Drei-Bit-Signal, das angibt, welches der acht EXKLUSIV-ODER-Gatter die meisten Signale logisch Eins erzeugte. Dieses Drei-Bit-Signal wird dem Selektor66 zugeführt, der eines von acht Abgriffsignalen in Abhängigkeit von dem Wert des Drei-Bit-Signals selektiert. - Der in
8 gezeigte Phasenschätzer profitiert von der Tatsache, daß eine Anzahl von Datenflanken zum Synchronisieren des Taktsignals mit den ankommenden Daten verfügbar sein kann. Falls zum Beispiel das in2 gezeigte Datenformat verwendet wird, können bis zu sechzehn Datenübergänge verfügbar sein. Indem die Anzahl von Bitumkehrungen gezählt wird, die jedem Abtastpunkt zugeordnet sind, und bestimmt wird, welcher Abtastpunkt die meisten Bitumkehrungen aufweist, kann ein besserer Schätzwert der korrekten Phase des Taktsignals erhalten werden, und falsche Resultate können vermieden werden. - Der Zähler
64 kann über eine vorbestimmte Anzahl von Zyklen hinweg arbeiten, in welchem Fall seine Ausgabe angibt, welches der EXKLUSIV-ODER-Gatter ein Signal logisch Eins während jener Zyklen am häufigsten erzeugte. Alternativ kann der Zähler angeordnet sein, um ein Signal auszugeben, sobald eines der EXKLUSIV-ODER-Gatter eine vorbestimmte Anzahl von Signalen logisch Eins erzeugt hat. In jedem Fall ist der Selektor66 angeordnet, um eines der acht Abgriffsignale zu selektieren, sobald die endgültige Ausgabe von dem Zähler64 erzeugt ist. - Der Zähler
64 kann auch angeordnet sein, um eine "laufende Summe" auszugeben, die angibt, welches der EXKLUSIV-ODER-Gatter zum Beispiel seit dem Start eines Datenbündels ein Signal logisch Eins am häufigsten erzeugt hat. Dadurch kann ein Anfangsschätzwert der gewünschten Phase des Taktsignals zur Verfügung stehen, sobald die erste Datenflanke detektiert worden ist, und kann dieser Schätzwert aktualisiert werden, wenn mehr Datenflanken detektiert werden. - Sobald eine gewisse Anzahl von Datenflanken detektiert worden ist, kann der Zähler als "Schiebefenster" arbeiten, in dem alte Resultate ausgesondert werden. Bei dieser Implementierung kann die Ausgabe des Zählers
64 angeben, welches der EXKLUSIV-ODER-Gatter zum Beispiel während einer vorbestimmten Anzahl von Taktzyklen oder auf der Basis einer vorbestimmten Anzahl von detektierten Datenflanken ein Signal logisch Eins am häufigsten erzeugt hat. - Bei einer weiteren Implementierung ist der Zähler
64 angeordnet, um ein Signal auszugeben, das auf einem Durchschnitt der Signale logisch Eins basiert, die an seinen Eingängen erscheinen. -
9 zeigt Teile einer anderen möglichen Implementierung des Phasenschätzers40 . Der in9 gezeigte Phasenschätzer umfaßt acht Register601 bis608 und acht EXKLUSIV-ODER-Gatter621 bis628 , die dieselben wie die entsprechenden Teile in den6 und8 sind. Der Phasenschätzer bei dieser Implementierung umfaßt auch ein Schrittschaltwerk68 und einen Selektor70 . Das Schrittschaltwerk68 empfängt die acht Eingangssignale von den EXKLUSIV-ODER-Gattern621 bis628 und gibt ein Drei-Bit-Signal aus, das einen Wert entsprechend einem der acht Eingangssignale hat. Das Drei-Bit-Signal, das durch das Schrittschaltwerk68 ausgegeben wird, wird verwendet, um eines von acht Abgriffsignalen zu selektieren, die dem Selektor70 eingegeben werden. - Falls bei Betrieb die Ausgabe des Schrittschaltwerkes
68 nicht der Eingabe entspricht, die gegenwärtig auf logisch Eins ist, verändert das Schrittschaltwerk68 dann seine Ausgabe, um zu dem Wert zu schreiten, der der Eingabe entspricht, die gegenwärtig auf logisch Eins ist. Das Schrittschaltwerk68 kann seine Ausgabe um zum Beispiel einen Wert bei jedem Taktzyklus oder um mehr als einen Wert fortschreiten lassen. Diese Anordnung kann das schnelle Erzeugen eines Schätzwertes der gewünschten Phase des Taktsignals ermöglichen, während die Effekte von falsch detektierten Datenflanken reduziert werden können. - Wenn der Phasenschätzer zuerst initialisiert wird, hat das Schrittschaltwerk
68 eine Ausgabe, die einem beliebigen der acht Eingangssignale entspricht. Falls gewünscht, kann im Anschluß an die Initialisierung die Ausgabe des Schrittschaltwerkes zuerst eingestellt werden, um der Eingabe zu entsprechen, die auf logisch Eins ist, sobald die erste Datenflanke detektiert worden ist. Alternativ kann die Ausgabe des Schrittschaltwerkes zu allen Zeiten einfach zu seiner Eingabe schreiten. Wenn angenommen wird, daß eine Eingabe für das Schrittschaltwerk konstant bleibt und die Ausgabe des Schrittschaltwerkes um einen Wert bei jedem Taktzyklus fortschreitet, werden dann maximal vier Taktzyklen benötigt, bis die Ausgabe der Eingabe entspricht. -
10 zeigt Teile einer Taktwiederherstellungsschaltung gemäß einer anderen Ausführungsform der vorliegenden Erfindung. Die Taktwiederherstellungsschaltung in dieser Ausführungsform umfaßt einen Referenztaktgenerator80 , einen Mehrphasentaktgenerator82 , einen Phaseninterpolator84 , einen Phasenschätzer86 und eine Verriegelung88 . - Die in
10 gezeigte Taktwiederherstellungsschaltung unterscheidet sich von jener von4 darin, daß keine digitale Phasenregelschleife vorgesehen ist. Statt dessen wird der Phasenschätzer86 verwendet, um die Phase des Taktsignals fortwährend einzustellen, das durch den Phaseninterpolator84 ausgegeben wird. Das so erzeugte Taktsignal verriegelt das Datensignal in der Verriegelung88 , um das wiederhergestellte Datensignal zu erzeugen. - Der Phasenschätzer
86 kann irgendeine der oben unter Bezugnahme auf die erste Ausführungsform beschriebenen Formen haben. Da die Anzahl von möglichen Phasen vielmehr jedoch durch den Phasenschätzer selbst bestimmt wird, als durch das digitale Schleifenfilter32 von4 , ist die Ausgabe des Phasenschätzers ein 1-aus-n-Signal, wobei n die Anzahl von Mehrphasentaktsignalen ist, die dem Phasenschätzer eingegeben werden. Daher werden die Eingaben für den Selektor (wie für den Selektor50 in6 oder den Selektor66 in8 oder den Selektor70 in9 ) entsprechend gewählt. Bei dem in10 gezeigten Beispiel werden dem Phasenschätzer86 acht Mehrphasentaktsignale eingegeben, und die Ausgabe des Phasenschätzers ist ein Drei-Bit-(1-aus-8)-Signal. Der Phasenschätzer könnte jedoch eine größere Anzahl von Mehrphasentaktsignalen verwenden, falls gewünscht, um die Phase des Taktsignals mit kleineren Gradationen einzustellen. - Es versteht sich, daß die vorliegende Erfindung oben lediglich beispielhaft beschrieben worden ist und daß inner halb des Schutzumfangs der Erfindung einzelne Abwandlungen vorgenommen werden können. Während der Phasenschätzer in den oben beschriebenen Ausführungsformen zum Beispiel acht Referenztaktsignale verwendet, um die Daten abzutasten, könnte jede gewünschte Anzahl von Referenztaktsignalen mit im zweckmäßigen Abstand angeordneten Phasen verwendet werden, und die Phasen brauchen nicht in gleichmäßigen Abständen angeordnet zu sein. Ähnlich könnten andere Abgriffsignale als die 1-aus-64-Abgriffsignale verwendet werden. Die Abgriffsignale können zum Beispiel unter Verwendung der Gray-Codierung oder Thermometercodierung oder irgendeiner anderen geeigneten Codierungsform codiert werden. Wenn es zweckmäßig ist, kann der Codierer in der Schaltungsanordnung enthalten sein, um die erforderliche Codierung zu erzeugen.
- In den oben beschriebenen Ausführungsformen wird ein Phaseninterpolator verwendet, um das Taktsignal zu erzeugen, aber es versteht sich, daß irgendeine andere geeignete Technik zum Erzeugen des Taktsignals zum Einsatz kommen könnte. Zum Beispiel könnten vierundsechzig Mehrphasentaktsignale (oder irgendeine andere Anzahl, in Abhängigkeit von der Anzahl von möglichen Werten des Abgriffsignals) erzeugt werden, und eines jener Signale könnte als Taktsignal selektiert werden.
- Das Taktsignal kann irgendeine geeignete Phasenversetzung bezüglich des Datensignals aufweisen, und diese kann voreingestellt oder einstellbar sein. Eine separate Verriegelung kann zum Abtasten des Datensignals vorgesehen sein, und das Taktsignal, das auf jene Verriegelung. angewendet wird, kann eine einstellbare Versetzung haben.
Claims (20)
- Taktwiederherstellungsschaltungsanordnung zum Wiederherstellen eines Taktsignals von einem Datensignal, die umfaßt: ein Abtastmittel zum Abtasten des Datensignals an einer Vielzahl von Abtastpunkten; ein Bitumkehrungsdetektionsmittel zum Bestimmen eines Abtastpunktes, an dem das Datensignal den Zustand verändert; ein Selektionsmittel zum Selektieren einer Phase von einer Vielzahl von in Frage kommenden Phasen auf der Basis eines Abtastpunktes, an dem bestimmt wird, daß das Datensignal den Zustand verändert; ein Einstellmittel zum Einstellen der Phase des Taktsignals in Abhängigkeit von der selektierten Phase; einen Phasendetektor zum Bestimmen einer Differenz zwischen der Phase des Taktsignals und der Phase des Datensignals; einen Filter zum Filtern der Ausgabe des Phasendetektors, um ein Steuersignal zu erzeugen; und ein Steuersignalselektionsmittel zum selektiven Zuführen entweder des Steuersignals von dem Filter oder der selektierten Phase von dem Selektionsmittel zu dem Einstellmittel, um die Phase des Taktsignals einzustellen.
- Taktwiederherstellungsschaltungsanordnung nach Anspruch 1, bei der das Abtastmittel ein Mittel zum Abtasten des Datensignals mit einer Vielzahl von Abtasttaktsignalen umfaßt, die im wesentlichen dieselbe Frequenz, aber verschiedene Phasen haben.
- Taktwiederherstellungsschaltungsanordnung nach Anspruch 2, ferner mit einem Mehrphasentaktgenerator zum Erzeugen der Vielzahl von Abtasttaktsignalen.
- Taktwiederherstellungsschaltungsanordnung nach irgendeinem der vorhergehenden Ansprüche, bei der die Anzahl von in Frage kommenden Phasen wenigstens drei beträgt.
- Taktwiederherstellungsschaltungsanordnung nach irgendeinem der vorhergehenden Ansprüche, bei der das Bitumkehrungsdetektionsmittel ein Mittel umfaßt zum Vergleichen der Daten, die an einem Abtastpunkt abgetastet wurden, mit den Daten, die an einem vorhergehenden Abtastpunkt abgetastet wurden, um dadurch einen Abtastpunkt zu bestimmen, an dem das Datensignal den Zustand verändert.
- Taktwiederherstellungsschaltungsanordnung nach irgendeinem der vorhergehenden Ansprüche, bei der das Bitumkehrungsdetektionsmittel angeordnet ist, um einen Abtastpunkt zu bestimmen, an dem das Datensignal den Zustand bei einer Vielzahl von Datenübergängen verändert.
- Taktwiederherstellungsschaltungsanordnung nach irgendeinem der vorhergehenden Ansprüche, bei der ein Signal, das den Abtastpunkt angibt, an dem bestimmt wird, daß das Datensignal den Zustand verändert hat, von dem Bitumkehrungsdetektionsmittel dem Selektionsmittel zugeführt wird, zum Bestimmen dessen, welche Phase durch das Selektionsmittel selektiert wird.
- Taktwiederherstellungsschaltungsanordnung nach irgendeinem der Ansprüche 1 bis 6, ferner mit einem Selektionssteuermittel zum Erzeugen eines Selektionssteuersignals zum Bestimmen dessen, welche Phase durch das Selektionsmittel selektiert wird.
- Taktwiederherstellungsschaltungsanordnung nach Anspruch 8, bei der das Selektionssteuermittel angeordnet ist, um eine Vielzahl von Signalen zu empfangen, wobei jedes Signal einen Abtastpunkt angibt, an dem bestimmt wird, daß das Datensignal den Zustand bei einem besonderen Datenübergang verändert hat, und um daraus ein Signal zur Ausgabe an das Selektionsmittel zu erzeugen.
- Taktwiederherstellungsschaltungsanordnung nach Anspruch 9, bei der Abtastpunkte periodisch auftreten und das Selektionssteuersignal ein Signal ist, das angibt, an welchem Abtastpunkt bestimmt wird, daß das Datensignal Zustände am häufigsten verändert hat.
- Taktwiederherstellungsschaltungsanordnung nach Anspruch 9, bei der das Selektionssteuermittel angeordnet ist, um den Wert des Selektionssteuersignals in Schritten von vorbestimmter Größe zu verändern.
- Taktwiederherstellungsschaltungsanordnung nach Anspruch 11, bei der die gegenwärtig selektierte Phase schrittweise hin zu der Phase bewegt wird, die dem jüngsten Abtastpunkt entspricht, an dem bestimmt wird, daß das Datensignal den Zustand verändert hat.
- Taktwiederherstellungsschaltungsanordnung nach irgendeinem der vorhergehenden Ansprüche, bei der das Selektionsmittel angeordnet ist, um von der Vielzahl von in Frage kommenden Phasen eine Phase zu selektieren, die eine erforderliche Versetzung von der Phase des Datensignals aufweist.
- Taktwiederherstellungsschaltungsanordnung nach Anspruch 1, bei der der Phasendetektor, das Filter und das Phaseneinstellmittel eine Phasenregelschleife bilden.
- Taktwiederherstellungsschaltungsanordnung nach Anspruch 1 oder 14, ferner mit einem Steuermittel zum Steuern des Steuersignalselektionsmittels.
- Taktwiederherstellungsschaltungsanordnung nach Anspruch 15, bei der das Steuermittel angeordnet ist, um die selektierte Phase von dem Selektionsmittel dem Einstellmittel während eines ersten Teils eines Datenbündels zuzuführen.
- Taktwiederherstellungsschaltungsanordnung nach irgendeinem der Ansprüche 1 oder 14 bis 16, bei der das Steuersignal ein digitales Signal ist, das eine Phase von einer vorbestimmten Anzahl von Phasen angibt.
- Taktwiederherstellungsschaltungsanordnung nach Anspruch 17, bei der sich die Anzahl von vorbestimmten Phasen von der Anzahl von in Frage kommenden Phasen zur Selektion durch das Selektionsmittel unterscheidet und eine Ausgabe des Selektionsmittels ein digitales Signal ist, das eine Phase von der vorbestimmten Anzahl von Phasen angibt.
- Taktwiederherstellungsschaltungsanordnung nach irgendeinem der vorhergehenden Ansprüche, bei der das Einstellmittel einen Phaseninterpolator umfaßt, der angeordnet ist, um eine Vielzahl von Taktsignalen mit verschiedenen Phasen zu empfangen und das Taktsignal von der Vielzahl von Taktsignalen zu erzeugen.
- Verfahren zum Wiederherstellen eines Taktsignals von einem Datensignal, welches Verfahren die folgenden Schritte umfaßt: Abtasten des Datensignals an einer Vielzahl von Abtastpunkten; Bestimmen eines Abtastpunktes, an dem das Datensignal den Zustand verändert; Selektieren einer Phase von einer Vielzahl von in Frage kommenden Phasen auf der Basis eines Abtastpunktes, an dem bestimmt wird, daß das Datensignal den Zustand verändert; und Einstellen der Phase des Taktsignals in Abhängigkeit von der selektierten Phase; Verwenden eines Phasendetektors zum Bestimmen einer Differenz zwischen der Phase des Taktsignals und der Phase des Datensignals; Filtern der Ausgabe des Phasendetektors, um ein Steuersignal zu erzeugen; und selektives Einstellen der Phase des Taktsignals entweder in Abhängigkeit von dem Steuersignals, oder in Abhängigkeit von der selektierten Phase.
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
GB0204497A GB2385728B (en) | 2002-02-26 | 2002-02-26 | Clock recovery circuitry |
GB02044972 | 2002-02-26 |
Publications (2)
Publication Number | Publication Date |
---|---|
DE10301130A1 DE10301130A1 (de) | 2003-09-18 |
DE10301130B4 true DE10301130B4 (de) | 2006-11-02 |
Family
ID=9931817
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE10301130A Expired - Fee Related DE10301130B4 (de) | 2002-02-26 | 2003-01-14 | Taktwiederherstellungsschaltungsanordnung |
Country Status (4)
Country | Link |
---|---|
US (1) | US7577226B2 (de) |
JP (1) | JP3955824B2 (de) |
DE (1) | DE10301130B4 (de) |
GB (1) | GB2385728B (de) |
Families Citing this family (37)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6944247B2 (en) * | 1999-11-19 | 2005-09-13 | Texas Instruments Incorporated | Plural circuit selection using role reversing control inputs |
US8155236B1 (en) | 2002-06-21 | 2012-04-10 | Netlogic Microsystems, Inc. | Methods and apparatus for clock and data recovery using transmission lines |
US7231008B2 (en) * | 2002-11-15 | 2007-06-12 | Vitesse Semiconductor Corporation | Fast locking clock and data recovery unit |
WO2004098120A1 (ja) * | 2003-05-01 | 2004-11-11 | Mitsubishi Denki Kabushiki Kaisha | クロックデータリカバリー回路 |
US20040223567A1 (en) * | 2003-05-09 | 2004-11-11 | Ming-Kang Liu | Clock recovery system |
US20040223568A1 (en) * | 2003-05-09 | 2004-11-11 | Ming-Kang Liu | Phase sampling determination system |
TWI226774B (en) * | 2003-10-15 | 2005-01-11 | Via Tech Inc | Clock and data recovery circuit |
ATE358925T1 (de) * | 2004-01-19 | 2007-04-15 | Vitesse Semiconductor Corp | Schnell verriegelnde takt- und datenrückgewinnungseinheit |
WO2005122460A1 (en) * | 2004-06-04 | 2005-12-22 | Opelcomm, Inc. | Clock recovery system and phase sampling determination system |
DE602004026195D1 (de) * | 2004-10-21 | 2010-05-06 | Hewlett Packard Development Co | Serielles Bussystem |
US7532697B1 (en) | 2005-01-27 | 2009-05-12 | Net Logic Microsystems, Inc. | Methods and apparatus for clock and data recovery using a single source |
US7693243B2 (en) * | 2005-09-26 | 2010-04-06 | Via Technologies, Inc. | Method and circuit for timing recovery |
US7432750B1 (en) * | 2005-12-07 | 2008-10-07 | Netlogic Microsystems, Inc. | Methods and apparatus for frequency synthesis with feedback interpolation |
US7724857B2 (en) * | 2006-03-15 | 2010-05-25 | Agere Systems Inc. | Method and apparatus for improving linearity in clock and data recovery systems |
DE102006020107B3 (de) * | 2006-04-29 | 2007-10-25 | Infineon Technologies Ag | Datenempfänger mit Taktrückgewinnungsschaltung |
JP5269387B2 (ja) * | 2006-09-25 | 2013-08-21 | シリコン イメージ,インコーポレイテッド | シリアルクロック及びデータリカバリのための信号インタリービング |
US8243869B2 (en) * | 2006-11-28 | 2012-08-14 | Broadlight Ltd. | Burst mode clock and data recovery circuit and method |
US7925156B2 (en) * | 2007-01-16 | 2011-04-12 | Broadlight, Ltd. | Apparatus and method for measuring the quality of burst signals and performing optical line diagnostics |
JP4425945B2 (ja) * | 2007-03-20 | 2010-03-03 | 富士通株式会社 | トランスポンダユニット、トランスポンダユニット制御装置、トランスポンダユニット制御方法およびトランスポンダユニット制御プログラム |
US7728636B2 (en) * | 2007-08-14 | 2010-06-01 | Qimonda Ag | Clock signal synchronizing device with inherent duty-cycle correction capability |
US7532135B1 (en) * | 2007-11-26 | 2009-05-12 | Broadcom Corporation | Dual purpose serializer/de-serializer for point-to-point and point-to-multipoint communication |
US7929644B2 (en) * | 2008-02-01 | 2011-04-19 | Panasonic Corporation | Instant-acquisition clock and data recovery systems and methods for serial communications links |
GB0806157D0 (en) * | 2008-04-04 | 2008-05-14 | Nxp Bv | Improved clock recovery of serial data signal |
TWI358906B (en) * | 2008-08-15 | 2012-02-21 | Ind Tech Res Inst | Burst-mode clock and data recovery circuit using p |
US8638896B2 (en) * | 2010-03-19 | 2014-01-28 | Netlogic Microsystems, Inc. | Repeate architecture with single clock multiplier unit |
US8520744B2 (en) | 2010-03-19 | 2013-08-27 | Netlogic Microsystems, Inc. | Multi-value logic signaling in multi-functional circuits |
US8423814B2 (en) | 2010-03-19 | 2013-04-16 | Netlogic Microsystems, Inc. | Programmable drive strength in memory signaling |
US8494377B1 (en) | 2010-06-30 | 2013-07-23 | Netlogic Microsystems, Inc. | Systems, circuits and methods for conditioning signals for transmission on a physical medium |
US8537949B1 (en) | 2010-06-30 | 2013-09-17 | Netlogic Microsystems, Inc. | Systems, circuits and methods for filtering signals to compensate for channel effects |
US8619755B2 (en) * | 2010-09-10 | 2013-12-31 | Broadcom Corporation | Systems and methods for providing a dual-master mode in a synchronous ethernet environment |
US8483344B2 (en) | 2011-06-13 | 2013-07-09 | Stephen C. Dillinger | Fast lock serializer-deserializer (SERDES) architecture |
WO2013085923A1 (en) * | 2011-12-06 | 2013-06-13 | The Board Of Trustees Of The Leland Stanford Junior University | Time-based digitizer for pet photodetector |
US9036729B2 (en) | 2013-02-19 | 2015-05-19 | Avago Technologies General Ip (Singapore) Pte. Ltd. | Code forwarding and clock generation for transmitter repeaters |
TWI486780B (zh) * | 2013-08-13 | 2015-06-01 | Phison Electronics Corp | 連接介面單元與記憶體儲存裝置 |
CN104363016B (zh) * | 2014-10-17 | 2018-03-13 | 青岛歌尔声学科技有限公司 | 一种时钟数据恢复电路和时钟数据恢复方法 |
KR102368864B1 (ko) * | 2015-10-22 | 2022-03-03 | 삼성전자주식회사 | 위상 고정 루프의 출력의 락을 감지하는 클록 및 데이터 복원 회로 |
US11736268B2 (en) | 2021-11-04 | 2023-08-22 | L3Harris Technologies, Inc. | Clock recovery |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4672639A (en) * | 1984-05-24 | 1987-06-09 | Kabushiki Kaisha Toshiba | Sampling clock pulse generator |
US20010026179A1 (en) * | 2000-03-24 | 2001-10-04 | Takanori Saeki | Clock control circuit and clock control method |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4630283A (en) * | 1985-07-17 | 1986-12-16 | Rca Corporation | Fast acquisition burst mode spread spectrum communications system with pilot carrier |
GB2240241A (en) * | 1990-01-18 | 1991-07-24 | Plessey Co Plc | Data transmission systems |
US5187479A (en) | 1991-09-30 | 1993-02-16 | Am International Incorporated | Backlash compensation circuit for use with an incremental encoder |
JP3136742B2 (ja) | 1992-02-14 | 2001-02-19 | 日産自動車株式会社 | 通信装置 |
JPH08330950A (ja) * | 1995-05-31 | 1996-12-13 | Nec Corp | クロック再生回路 |
US6125157A (en) * | 1997-02-06 | 2000-09-26 | Rambus, Inc. | Delay-locked loop circuitry for clock delay adjustment |
US6247138B1 (en) * | 1997-06-12 | 2001-06-12 | Fujitsu Limited | Timing signal generating circuit, semiconductor integrated circuit device and semiconductor integrated circuit system to which the timing signal generating circuit is applied, and signal transmission system |
US5977822A (en) | 1998-04-04 | 1999-11-02 | Sigmatel, Inc. | Method and apparatus of pulse position demodulation |
FR2778044B1 (fr) * | 1998-04-23 | 2000-06-16 | Thomson Multimedia Sa | Procede de recuperation d'horloge lors de l'echantillonnage des signaux de type informatique |
-
2002
- 2002-02-26 GB GB0204497A patent/GB2385728B/en not_active Expired - Fee Related
- 2002-12-10 US US10/315,088 patent/US7577226B2/en not_active Expired - Fee Related
-
2003
- 2003-01-14 DE DE10301130A patent/DE10301130B4/de not_active Expired - Fee Related
- 2003-01-17 JP JP2003009751A patent/JP3955824B2/ja not_active Expired - Fee Related
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4672639A (en) * | 1984-05-24 | 1987-06-09 | Kabushiki Kaisha Toshiba | Sampling clock pulse generator |
US20010026179A1 (en) * | 2000-03-24 | 2001-10-04 | Takanori Saeki | Clock control circuit and clock control method |
Also Published As
Publication number | Publication date |
---|---|
US20030161430A1 (en) | 2003-08-28 |
DE10301130A1 (de) | 2003-09-18 |
JP3955824B2 (ja) | 2007-08-08 |
GB0204497D0 (en) | 2002-04-10 |
US7577226B2 (en) | 2009-08-18 |
GB2385728B (en) | 2006-07-12 |
GB2385728A (en) | 2003-08-27 |
JP2003258782A (ja) | 2003-09-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE10301130B4 (de) | Taktwiederherstellungsschaltungsanordnung | |
DE3888927T2 (de) | Taktwiedergewinnungsanordnung. | |
DE3788457T2 (de) | Rahmensynchronisationsanordnung. | |
DE60215573T2 (de) | Programmierbare Logikschaltung mit einer seriellen Hochgeschwindigkeitsschnittstelle | |
DE60200564T2 (de) | Datenkommunikationssystem mit Selbsttestfähigkeit | |
EP0102598B1 (de) | Vorrichtung zur Phasensynchronisierung | |
DE69922972T2 (de) | System und verfahren zum senden und empfängen von datensignalen über eine taktsignalleitung | |
DE69724779T2 (de) | Anordnung und verfahren für verzögerungsdifferenztolerante mehrkanal-hochgeschwindigkeitsdatenübertragung | |
DE69016634T2 (de) | Inverse Multiplexer- und Demultiplexerverfahren. | |
DE60122072T2 (de) | Datentaktrückgewinnungsschaltung | |
DE68911134T2 (de) | Rahmen-demultiplexer für digitale signale hoher schrittgeschwindigkeit. | |
DE60212012T2 (de) | Taktschaltung, die während einer Umschaltung von Aktivtakt auf Bereitschafstakt die Phasenverschiebung unterdrücken kann | |
DE3586255T2 (de) | Kommunikationssystem fuer bidirektionale digitalsignale. | |
DE102014107585A1 (de) | Modale PAM2/PAM4 geteilt durch N (Div-N) automatische Korrelationsmaschine (ACE) für einen Empfänger | |
DE60211684T2 (de) | Verfahren und Einrichtung für die parallele Synchronisation von mehreren seriellen Datenströmen | |
DE60213443T2 (de) | Speicherschaltung und schaltung zur erkennung eines gültigen überganges | |
DE3688410T2 (de) | Verfahren, System und Schaltung zur Anpassung der Verzögerungszeit. | |
DE2855185A1 (de) | Synchronisierschaltung fuer eine digitale einrichtung | |
DE19704299C2 (de) | Vorrichtung zur Gewinnung eines Taktsignals aus einem Datensignal und Bitratenerkennungseinrichtung zur Ermittlung einer Bitrate | |
DE3902529C2 (de) | ||
DE60206567T2 (de) | Verfahren und Vorrichtung zur Taktrückgewinnung aus einem Datensignal | |
DE60219157T2 (de) | Verfahren und Einrichtung für die parallele Synchronisation von mehreren seriellen Datenströmen | |
DE60206150T2 (de) | Eingangsschaltung für einen Multiplexer mit einem DLL Phasendetektor | |
DE102015106755B4 (de) | Phasendetektor | |
DE3750096T2 (de) | Bitsynchronisierungsschaltung. |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OP8 | Request for examination as to paragraph 44 patent law | ||
8364 | No opposition during term of opposition | ||
8327 | Change in the person/name/address of the patent owner |
Owner name: FUJITSU MICROELECTRONICS LTD., TOKYO, JP |
|
8327 | Change in the person/name/address of the patent owner |
Owner name: FUJITSU SEMICONDUCTOR LTD., YOKOHAMA, KANAGAWA, JP |
|
8328 | Change in the person/name/address of the agent |
Representative=s name: SEEGER SEEGER LINDNER PARTNERSCHAFT PATENTANWAELTE |
|
R082 | Change of representative |
Representative=s name: REICHERT & LINDNER PARTNERSCHAFT PATENTANWAELT, DE |
|
R081 | Change of applicant/patentee |
Owner name: SOCIONEXT INC., YOKOHAMA-SHI, JP Free format text: FORMER OWNER: FUJITSU SEMICONDUCTOR LTD., YOKOHAMA, KANAGAWA, JP Effective date: 20150512 |
|
R082 | Change of representative |
Representative=s name: REICHERT & LINDNER PARTNERSCHAFT PATENTANWAELT, DE Effective date: 20150512 |
|
R119 | Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee |