DE10243765A1

DE10243765A1 - Halbleitervorrichtung mit Verzögerungskorrekturfunktion

Info

Publication number: DE10243765A1
Application number: DE10243765A
Authority: DE
Inventors: Minobu Yazawa; Shinichi Nakagawa; Yasushi Wada
Original assignee: Mitsubishi Electric Corp
Current assignee: Mitsubishi Electric Corp
Priority date: 2002-01-18
Filing date: 2002-09-20
Publication date: 2003-07-31
Also published as: TW544992B; KR20030063077A; KR100434631B1; CN1433148A; US20030137330A1; JP2003216269A; US6720811B2

Abstract

Eine Halbleitervorrichtung umfasst eine Verzögerungsbetragsmesseinheit (5, 6 und 7), vielfache Verzögerungsabschnitte (8) und eine Korrektursignalerzeugungseinheit (9). Die Verzögerungsbetragsmesseinheit (5, 6 und 7) dient zur Messung eines tatsächlichen Verzögerungsbetrags, der einem Nennverzögerungsbetrag entspricht, durch Zuführen eines Taktsignals mit einer bekannten Periode zu vielfachen 1-ns-Verzögerungskettengliedern (4) mit einem vorher zugewiesenen Verzögerungsbetrag und durch Erfassen von Phasenschwankungen des Taktsignals durch die 1-ns-Verzögerungskettenglieder. Die Verzögerungsabschnitte (8) weisen ein Verzögerungskettenglied auf, die eine Verbindungsanzahl seiner Verzögerungselemente frei anpassen kann. Die Korrektursignalerzeugungseinheit (9) erzeugt ein Korrektursignal zur Aktivierung jeder der Verzögerungsabschnitte, um die Verbindungsanzahl der Verzögerungskettenglieder derartig zu korrigieren, dass jeder Verzögerungsabschnitt einen gewünschten Verzögerungsbetrag aufweist, gemäß dem tatsächlichen Verzögerungsbetrag, der dem Nennverzögerungsbetrag entspricht und von der Verzögerungsmesseinheit gemessen wird.

Description

Die Erfindung bezieht sich auf eine Halbleitervorrichtung, die in der Lage ist, einen Verzögerungsbetrag mit hoher Genauigkeit anzupassen.
Fig. 12 ist ein schematisches Schaltbild zur Veranschaulichung eines durch den Versatz eines Taktsignals bei der herkömmlichen Datenübertragung zwischen zwei oder mehr Flip-Flops verursachten Problems. Fig. 13A ist ein Zeitablaufdiagramm zur Veranschaulichung des Normalfalls, und Fig. 13B ist ein Zeitablaufdiagramm zur Veranschaulichung des Problemfalls.
In Fig. 12 erreicht die Ausgabe eines Flip-Flops das nächste Flip-Flop mit einem kleinen Verzögerungsbetrag. Beispielsweise treten in Fig. 12 zwischen Q und Q1 5 ns auf. Wenn wie in Fig. 13A veranschaulicht die den beiden Flip-Flops zugeführten Taktsignale CK1 und CK2 zum genau gleichen Zeitpunkt wechseln, ändert sich der Ausgang Q2 des zweiten Flip-Flops einen Zyklus nach dem Ausgang Q1 des ersten Flip-Flops.
Im Gegensatz dazu ändert sich der Ausgang Q2 des zweiten Flip-Flops ungefähr zum gleichen Zeitpunkt wie die Ausgabe Q1 des ersten Flip-Flops, wenn die beiden Taktsignale CK1 und CK2 wie in Fig. 13B veranschaulicht zu verschiedenen Zeitpunkten wechseln, beispielsweise, wenn das Taktsignal CK2 um 7 ns gegenüber dem Taktsignal CK1 verzögert ist, dass heißt, wenn die Verzögerung des Taktsignals CK2 größer ist, als die Datenverzögerung von 5 ns.
In einem derartigen Fall können verschiedene Arten von Fehlfunktionen bei der Halbleitervorrichtung auftreten. Beispielsweise kann ein Zeitsteuerungssignal zum inkorrekten Zeitpunkt erzeugt werden, ein einzelnes Bit eines aus einer Vielzahl von Bits bestehenden Datensignals kann seinen Zeitpunkt ändern, und so weiter.
Folglich kann der Versatz zwischen den den Flip-Flops zugeführten Taktsignalen in demselben Taktsignaldefinitionsbereich Fehlfunktionen bei Datenspeicherung oder Zeitsteuerung verursachen.
Zur Beseitigung des Problems wird ein derartiger Entwurf vorgenommen, dass der Versatz mittels der Taktbaumsynthese bzw. Clock Tree Synthesis (CTS) oder Maschentaktsignalerzeugung bzw. Mesh Clock Signal Generation unter der Datenverzögerung gehalten wird. Jedoch ist die CTS für alle die Flip-Flops in einem LSI-Baustein bei einem großen System aufgrund der Verarbeitungsleistung von EDA- (Elektronischen Entwurfsautomatisierungs-) Werkzeugen oder Schwankungen in der Genauigkeit des resultierenden Versatzes nicht immer vorteilhaft. Folglich werden sie in eine Vielzahl von Gruppen unterteilt, um die CTS oder Maschentaktsignalerzeugung für einzelne Gruppen durchzuführen.
In diesem Fall kann der Versatz jedoch zwischen den Taktsignaldefinitionsgruppen auftreten. Um den Versatz zwischen den Gruppen anzupassen, werden Verzögerungsschaltungen zum Ausgleich des Versatzes an den Wurzeln der jeweiligen Gruppen dazwischengeschaltet, um den bei der Übertragung zwischen den Flip-Flops einhergehenden Versatz zwischen den Gruppen zu entfernen.
Fig. 14 ist eine schematische Abbildung, die eine Anordnung zur Entfernung des Versatzes bei einer herkömmlichen Taktansteuerungseinrichtung veranschaulicht. Um den Versatz zwischen einer Gruppe A mit 3 ns Verzögerung und einer Gruppe B mit 7 ns Verzögerung auszugleichen, deren Verzögerungen als eine Folge der CTS auftreten, weist die Taktsteuereinrichtung der Gruppe A 5 ns zu und der Gruppe B 1 ns zu, so dass beide Gruppen über eine Verzögerung von 8 ns verfügen.
Mit einem derartigen Versatzbeseitigungsverfahren hat jedoch der absolute Wert der Verzögerung der Halbleitervorrichtung eine große Wirkung auf den normalen Betrieb der Vorrichtung. Werden beispielsweise die eingefügte Verzögerung von 5 ns und die eingefügte Verzögerung von 1 ns beide bei einer tatsächlichen Vorrichtung verdoppelt, ergeben sich die Gesamtverzögerungen jeweils zu 5 × 2 + 3 = 13 ns und 1 × 2 + 7 = 9 ns, wodurch der Versatz zwischen den beiden Taktpulsdefinitionsbereichen gleich 4 ns wird. Folglich wird die normale Übertragung zwischen Flip-Flops unmöglich.
Sind alle Verzögerungen dem gleichen Effekt ausgesetzt, ergeben sich die Verzögerungen in diesem Fall als (5 + 3) × 2 = 16 ns und (1 + 7) × 2 = 16 ns, und stellen die selbe Verzögerung zur Verfügung. Bei der Halbleitervorrichtung gibt es jedoch mannigfaltige Verzögerungsfaktoren, wie beispielsweise Verdrahtung, Zwischenschichtkapazität, Verzögerung aufgrund von Drain-Strom Ids von Transistoren und so weiter. Dementsprechend sind nicht alle Verzögerungen dem selben Effekt ausgesetzt. Als Folge davon kann ein spezieller Verzögerungsfaktor den Versatz mit sich bringen.
Fig. 15 ist ein Schaltbild, das eine Konfiguration einer herkömmlichen nicht überlappenden Zweiphasen-Taktsignalerzeugungsschaltung zeigt, und Fig. 16 ist ein Zeitablaufdiagramm, das herkömmliche nicht überlappende Zweiphasen-Taktsignale veranschaulicht.
Zum genauen Anpassen des Verzögerungsbetrags bei der herkömmlichen Halbleitervorrichtung ist beispielsweise die in Fig. 15 und Fig. 16 dargestellte nicht überlappende Zweiphasen-Taktsignalerzeugungsschaltung verfügbar.
Die Zweiphasen-Taktsignale werden als nichtüberlappend bezeichnet, da sie sich nie beide gleichzeitig auf hohem Pegel befinden. Um sowohl die steigende Flanke und die fallende Flanke der Zweiphasen-Taktsignale zu verwenden, wird die Länge des hohen Pegels manchmal absichtlich gesteuert. In Fig. 15 und Fig. 16 ist die Länge des hohen Pegels der Taktsignale unter Verwendung der Inverterverzögerungen auf 5 ns verkürzt.
Bereits ein in Reihe Schalten der Inverter zur Verwendung der Verzögerung der Transistoren kann jedoch unerwartete Verzögerungen mit sich bringen, wenn der Unterschied zwischen der Verzögerung aufgrund der Schaltungssimulation und der Verzögerung der tatsächlichen Vorrichtung zunimmt, wodurch Fehlfunktionen verursacht werden.
Beispielsweise ist es für die in Reihe geschalteten Verzögerungen sehr schwierig, die Taktsignallänge von 5-7 ns bei der Nichtüberlappungslänge von 1 ns zu ermöglichen. Dies kommt daher, dass die in Reihe geschalteten Verzögerungen den Fertigungsschwankungen der Halbleitervorrichtung unterliegen und folglich kaum die hochpräzise Steuerung der Länge des Taktsignals ausführen können.
Außerdem ist es für die Halbleitervorrichtung oft notwendig Taktsignale zu erzeugen, deren Phasen in einem System abgeglichen sind, das ein erstes Taktsignal und ein zweites Taktsignal mit unterschiedlichen Phasen aufweist, woi bei das erste Taktsignal eine Nennperiode aufweist, und das zweite Taktsignal eine identische Periode oder ein ganzzahliges Vielfaches der Periode des ersten Taktsignals aufweist.
Es ist jedoch nicht einfach die Taktsignale mit synchronisierten Phasen zu erzeugen.
Mit der zuvor beschriebenen Konfiguration kann die herkömmliche Halbleitervorrichtung den von den Fertigungsschwankungen der Halbleitervorrichtung verursachten Verzögerungsfehler durch das in Fig. 14 gezeigte Verfahren, das versucht den Versatz unter Verwendung der Taktansteuereinrichtung zu beseitigen, nicht angemessen entfernen. Daher hat sie das Problem, einer Beeinträchtigung des normalen Betriebs.
Zusätzlich weist die in Fig. 15 gezeigte nichtüberlappende Zweiphasen-Taktsignalerzeugungsschaltung ein Problem darin auf, dass in der Halbleitervorrichtung ein Verzögerungsfehler aufgrund der Fertigungsschwankungen verursacht wird, wodurch der normale Betrieb behindert wird.
Außerdem ist es für das System, das das erste Taktsignal mit der Nennperiode und das zweite Taktsignal mit der identischen Periode oder einem ganzzahligen Vielfachen der Periode des ersten Taktsignals aufweist, schwierig, die Taktsignale mit abgeglichenen Phasen zu erzeugen.
Die Erfindung soll die vorangehenden Probleme lösen. Es ist daher eine Aufgabe der Erfindung, eine Halbleitervorrichtung zur Verfügung zu stellen, die in der Lage ist, den von den Fertigungsschwankungen verursachten Verzögerungsfehler zu beseitigen, wodurch die Verzögerung auf einen gewünschten Verzögerungsbetrag korrigiert wird.
Eine andere Aufgabe der Erfindung ist es, eine Halbleitervorrichtung zur Verfügung zu stellen, die in der Lage ist, ein Taktsignal mit einer identischen Periode oder einem ganzzahligen Vielfachen der Periode eines Eingangstaktsignals zu erzeugen, wobei seine Phase mit dem Eingangstaktsignal abgeglichen ist.
Gemäß einer ersten Ausgestaltung der Erfindung wird eine Halbleitervorrichtung zur Verfügung gestellt mit: einer Verzögerungsbetragsmesseinrichtung zur Messung eines einem Nennverzögerungsbetrag entsprechenden tatsächlichen Verzögerungsbetrags durch Zuführen eines Taktsignals mit einer bekannten Periode zu einer Vielzahl von Verzögerungskettengliedern, die jeweils über einen im voraus festgelegten Verzögerungsbetrag verfügen; einer Vielzahl von Verzögerungsabschnitten, die jeweils ein Verzögerungskettenglied aufweisen, das in der Lage ist, ein Verbindungsanzahl ihrer Verzögerungselemente frei anzupassen; und einer Korrektursignalerzeugungseinrichtung zur Erzeugung eines Korrektursignals, um jeden der Verzögerungsabschnitte in die Lage zu versetzen, die Verbindungsanzahl der Verzögerungskettengliedern derartig zu korrigieren, dass jeder Verzögerungsabschnitt einen gewünschten Verzögerungsbetrag gemäß dem tatsächlichen Verzögerungsbetrag besitzt. Folglich bietet sie einen Vorteil darin, dass die Verzögerungsmesseinrichtung den Verzögerungsfehler aufgrund der Fertigungsschwankungen der Halbleitervorrichtung nach der Produktion erfassen kann, und dass die Korrektursignalerzeugungseinrichtung die Vielzahl von Verzögerungsabschnitten derartig korrigieren kann, dass sie über einen gewünschten Verzögerungsbetrag verfügen.
Gemäß einer zweiten Ausgestaltung der Erfindung wird eine Halbleitervorrichtung zur Verfügung gestellt, bei der die vorangehende Halbleitervorrichtung als ein Rückkopplungsverzögerungskettenglied einer nichtüberlappenden Zweiphasen-Taktsignalerzeugungsschaltung verwendet wird. Folglich bietet sie einen Vorteil darin, dass die Verzögerungsmesseinrichtung den Verzögerungsfehler aufgrund der Fertigungsschwankungen der Halbleitervorrichtung nach der Produktion erfassen kann, und dass die Korrektursignalerzeugungseinrichtung die Vielzahl von Verzögerungsabschnitten derartig korrigieren kann, dass sie über einen gewünschten Verzögerungsbetrag verfügen. Zusätzlich bietet sie einen Vorteil darin, dass sie in der Lage ist, frei von der Wirkung der Fertigungsschwankungen bei der Halbleitervorrichtung eine präzise Einstellung der nichtüberlappenden Länge zu erreichen.
Gemäß einer dritten Ausgestaltung der Erfindung wird eine Halbleitervorrichtung zur Verfügung gestellt, bei der die vorangehende Halbleitervorrichtung auf eine Zwischenzweitakt-Phasenanpassungsschaltung angewendet wird. Folglich bietet sie einen Vorteil darin, dass sie in der Lage ist, das Taktsignal auszuwählen und auszugeben, das die identische Phase wie das Eingangstaktsignal aufweist, und dessen Periode gleich oder ein ganzzahliges Vielfaches der Periode des Eingangstaktsignals ist.
Nachfolgend wird die Erfindung anhand von bevorzugten Ausführungsbeispielen unter Bezugnahme auf die beiliegende Zeichnung beschrieben. Es zeigen:
Fig. 1 ein Blockschaltbild, das eine Konfiguration einer Verzögerungsbetragsanpassungsschaltung eines ersten Ausführungsbeispiels gemäß der Erfindung zeigt;
Fig. 2 ein Schaltbild, das die Einzelheiten einer Wechselpunkterfassungsschaltung zeigt;
Fig. 3A und 3B Schaltbildern die jeweils die Einzelheiten eines Verzögerungskettenglieds zeigen;
Fig. 4 eine schematische Abbildung, die eine Theorie einer Verzögerungsbetragsmessschaltung veranschaulicht;
Fig. 5A eine schematische Abbildung, die eine Nachschlagetabelle veranschaulicht, die als ein Korrektursignalerzeugungsabschnitt des ersten Ausführungsbeispiels gemäß der Erfindung verwendet wird;
Fig. 5B eine schematische Abbildung, die einen theoretischen Verzögerungsbetrag für jeweilige Anzahlen von Elementen auf der Grundlage der Nachschlagetabelle veranschaulicht;
Fig. 6 ein Graph, der Eigenschaften des theoretischen Verzögerungsbetrags für verschiedene Anzahlen von Elementen veranschaulicht;
Fig. 7A eine schematische Abbildung, die eine Nachschlagetabelle veranschaulicht, die als ein Korrektursignalerzeugungsabschnitt eines zweiten Ausführungsbeispiels gemäß der Erfindung verwendet wird;
Fig. 7B eine schematische Abbildung, die einen theoretischen Verzögerungsbetrag für jeweilige Anzahlen von Elementen auf der Grundlage der Nachschlagetabelle veranschaulicht;
Fig. 8 ein Graph, der Eigenschaften des theoretischen Verzögerungsbetrags für verschiedene Anzahlen von Elementen veranschaulicht;
Fig. 9 ein Schaltbild, das eine Konfiguration eines dritten Ausführungsbeispiels gemäß der Erfindung zeigt, bei dem die Verzögerungsbetragsanpassungsschaltung auf eine nichtüberlappende Zweiphasen-Taktsignalerzeugungsschaltung angewendet wird;
Fig. 10 ein Schaltbild, das eine Konfiguration eines vierten Ausführungsbeispiels gemäß der Erfindung zeigt, bei der die Verzögerungsbetragsanpassungsschaltung an eine Zwischenzweitakt-Phasenanpassungsschaltung angewendet wird;
Fig. 11 ein Zeitablaufdiagramm, das den Betrieb der Zwischenzweitakt-Phasenanpassungsschaltung des vierten Ausführungsbeispiels gemäß der Erfindung zeigt;
Fig. 12 eine schematische Abbildung, die ein Problem veranschaulicht, das durch den Versatz eines Taktsignals bei herkömmlicher Datenübertragung zwischen zwei oder mehr Flip-Flops verursacht wird;
Fig. 13A ein Zeitablaufdiagramm, das eine normale Betriebsart der herkömmlichen Datenübertragung zwischen den beiden Flip-Flops veranschaulicht;
Fig. 13B ein Zeitablaufdiagramm, das einen Fall mit einem Problem der herkömmlichen Datenübertragung zwischen den beiden Flip-Flops veranschaulicht;
Fig. 14 eine schematische Abbildung, die eine Anordnung zur Entfernung des Versatzes bei einer herkömmlichen Taktansteuereinrichtung veranschaulicht;
Fig. 15 ein Schaltbild, das eine Konfiguration einer herkömmlichen nichtüberlappenden Zweiphasen-Taktsignalerzeugungsschaltung zeigt; und
Fig. 16 ein Zeitablaufdiagramm, das herkömmliche nichtüberlappende Zweiphasen-Taktsignale veranschaulicht.
Die Erfindung wird nun unter Bezugnahme auf die beiliegende Zeichnung beschrieben.

Erstes Ausführungsbeispiel

Fig. 1 ist ein Blockschaltbild, das eine Konfiguration einer Verzögerungsbetragsanpassungsschalung eines ersten Ausführungsbeispiels gemäß der Erfindung zeigt. In Fig. 1 bezeichnet das Bezugszeichen 1 ein Taktsignal CLK mit fixer Periode; und Bezugszeichen 2 und 3 bezeichnen jeweils eine Pufferzelle, zu der das Taktsignal CLK 1 zugeführt wird.
Das Bezugszeichen 4 bezeichnet ein 1-ns-Verzögerungskettenglied (Verzögerungskettenglied), das derartig entworfen ist, dass es einen Nennverzögerungsbetrag von 1 ns durch Anpassung der Anzahl von Elementen seiner Inverterkette besitzt.
Das Bezugszeichen 5 bezeichnet eine tatsächliche Verzögerungsmessschaltung (tatsächlicher Verzögerungsmessabschnitt), der aus einer Vielzahl von in Reihe geschalteten 1-ns-Verzögerungskettengliedern 4 zusammengesetzt ist, und dem über die Pufferzelle 2 das Taktsignal CLK 1 zugeführt wird, um die Phase des Taktsignals CLK 1 durch die 1-ns-Verzögerungskettenglieder 4 zu verändern.
Das Bezugszeichen 6 bezeichnet eine Messergebnishalteschaltung (Messergebnishalteeinrichtung), die aus einer Vielzahl von Flip-Flops mit Eins-zu-Eins-Entsprechung mit den 1-ns-Verzögerungskettengliedern 4 besteht. Sie tastet das Taktsignal als die Daten ab, deren Phase durch die einzelnen 1-ns-Verzögerungskettenglieder 4 verschoben sind, mit der Zeitvorgabe des durch die Pufferzelle 3 zugeführten Taktsignals CLK1 ab, und hält die Messergebnisse.
Das Bezugszeichen 7 bezeichnet eine Wechselpunkterfassungsschaltung (Wechselpunkterfassungseinrichtung) zum Laden der Ausgaben der einzelnen Flip-Flops der Messergebnishalteschaltung 6 und zum Erfassen eines Wechselpunktes, bei dem sich die Messergebnisse von "0" auf "1" ändert, beginnend mit den Messergebnissen mit der kleinsten Verzögerung. Hierbei bilden die tatsächliche Verzögerungsmessschaltung 5, die Messergebnishalteschaltung 6, die Wechselpunkterfassungsschaltung 7 eine Verzögerungsbetragsmesseinrichtung zur Messung des tatsächlichen Verzögerungsbetrags entsprechend des Nennverzögerungsbetrags.
Das Bezugszeichen 8 bezeichnet eine Vielzahl von Verzögerungskettengliedern, die jeweils eine variable Anzahl von in Reihe geschalteten Verzögerungselementen umfassen. Bei dem ersten Ausführungsbeispiel entsprechen sie einer Vielzahl von Verzögerungskettengliedern, die in die Wurzeln der einzelnen Taktsignalbäume eingefügt sind, wie in Fig. 14 in Verbindung mit der herkömmlichen Technik gezeigt.
Das Bezugszeichen 9 bezeichnet eine Korrektursignalerzeugungsschaltung (Korrektursignalerzeugungseinrichtung) zur Erzeugung eines Korrektursignals, um die Verbindungsanzahl der Verzögerungskettenglieder 8 derartig zu korrigieren, dass jedes von Ihnen ansprechend auf den von der Wechselpunkterfassungsschaltung 7 erfassten Wechselpunkt über einen gewünschten Verzögerungsbetrag verfügt, d. h. gemäß dem tatsächlichen Verzögerungsbetrag entsprechend dem theoretischen Nennverzögerungsbetrag. Die Korrektursignalerzeugungsschaltung 9 weist einen Korrektursignalerzeugungsabschnitt 10 und Korrektursignalauswahlabschnitte 11 auf. Der Korrektursignalerzeugungsabschnitt 10 erzeugt ansprechend auf den von der Wechselpunkterfassungsschaltung 7 erfassten Wechselpunkt ein Korrektursignal (die Verbindungsanzahl) entsprechend den gewünschten Verzögerungsbeträgen (0,2 ns Intervalle in dem Bereich von 0-3 ns) der einzelnen Verzögerungskettenglieder 8. Die Korrektursignalauswahlabschnitte 11 stehen mit den Verzögerungskettengliedern 8 in Zusammenhang, führen den einzelnen Verzögerungskettengliedern 8 ein Auswahlsignal zu, gefolgt von der Zuführung des Korrektursignals zu dem ausgewählten Verzögerungskettenglied 8.
Fig. 2 ist ein Schaltbild, das die Einzelheiten der Wechselpunkterfassungsschaltung zeigt. In Fig. 2 bezeichnet das Bezugszeichen 21 eine Maskierungsschaltung (Maskierungseinrichtung), die aus NAND-Schaltungen und ODER- Schaltungen zusammengesetzt ist. Die Maskierungsschaltung 21 maskiert beginnend mit der kleinsten Verzögerung unter den Messergebnissen alle Wechselpunkte außer des ersten Wechselpunktes, bei dem die von der Messergebnishalteschaltung 6 gehaltenen Messergebnisse zum ersten Mal wechseln.
Das Bezugszeichen 22 bezeichnet eine Glättungsschaltung (Glättungseinrichtung) zur Erfassung des Wechselpunktes durch Berücksichtigung des gegenwärtig erfassten Wechselpunktes und des zuvor erfassten Wechselpunktes. Die Glättungsschaltung 22 umfasst Flip-Flops 22a zum Halten unmittelbar vorangehender Ausgaben der Maskierungsschaltung 21; Flip-Flops 22b zum Halten von Mehrheitsentscheidungsergebnissen; Mehrheitslogikschaltungen 22c zum Treffen einer Mehrheitsentscheidung über die laufenden Ausgaben der Maskierungsschaltung 21, die Ausgaben der Flip-Flops 22a, die die unmittelbar vorausgehenden Ausgaben der Maskierungsschaltung 21 halten, und die Ausgaben der Flip- Flops 22b, die die Mehrheitsentscheidungsergebnisse halten; und Auswahleinrichtungen (Wechselpunktfestlegungseinrichtung) 22d zur Festlegung der Ausgaben der Flip- Flops 22b ansprechend auf ein zusätzliches MODUS-Signal außerhalb oder innerhalb eines Registers.
Fig. 3A und 3B zeigen jeweils Schaltbilder, die die Einzelheiten des Verzögerungskettenglieds 8 zeigen. Fig. 3A zeigt eine Konfiguration mit einer Vielzahl von Verzögerungskettengliedern, die jeweils über denselben Nennverzögerungsbetrag verfügen; und Fig. 3B zeigt eine Konfiguration mit einer Vielzahl von Verzögerungskettengliedern, die über den Nennverzögerungsbetrag einer Zweierpotenz verfügen.
In Fig. 3A bezeichnet Bezugszeichen 31a-31c eine Vielzahl von Verzögerungskettengliedern, die jeweils den selben Nennverzögerungsbetrag besitzen und beispielsweise aus einer Inverterkette zusammengesetzt sind. Bezugszeichen 32a-32c bezeichnen Auswahleinrichtungen (Verzögerungskettenglied-Verbindungseinrichtung), die zwischen den einzelnen Verzögerungskettengliedern 31a-31c angeschlossen sind, um zu entscheiden, ob die einzelnen Verzögerungskettengliedern 31a-31c ansprechend auf die Korrektursignale anzuschließen sind oder nicht.
In Fig. 3B bezeichnen die Bezugszeichen 33a-33d eine Vielzahl von Verzögerungskettengliedern, deren Nennverzögerungsbeträge mit Zweierpotenz ansteigen, wenn sie von einem kleineren zu einem größeren Wert fortschreiten. Bezugszeichan 34a-34d bezeichnen Auswahleinrichtungen (Verzögerungskettenglied-Verbindungseinrichtung), die zwischen den Verzögerungskettengliedern 33a-33d angeschlossen sind, um zu entscheiden, ob die einzelnen Verzögerungskettenglieder 33a-33d ansprechend auf die Korrektursignale anzuschließen sind oder nicht.
Fig. 4 ist eine schematische Abbildung, die die Grundlage einer Verzögerungsbetragsmesseinrichtung veranschaulicht.
Fig. 5A ist eine schematische Abbildung, die eine Nachschlagetabelle veranschaulicht, die als der Korrektursignalerzeugungsabschnitt des ersten Ausführungsbeispiels gemäß der Erfindung verwendet wird; Fig. 5B ist eine schematische Abbildung, die theoretische Verzögerungsbeträge für verschiedene Anzahlen von Elementen auf der Grundlage der Nachschlagetabelle veranschaulicht; und
Fig. 6 ist ein Graph, der Eigenschaften der theoretischen Verzögerungsbeträge für verschiedene Anzahlen von Elementen veranschaulicht.
Nachfolgend wird die Funktionsweise des ersten Ausführungsbeispiels beschrieben.
Das erste Ausführungsbeispiel ist beispielsweise auf eine Halbleitervorrichtung anwendbar, die den von den Fertigungsschwankungen der Halbleitervorrichtung verursachten Verzögerungsfehler bei der herkömmlichen Technik beseitigt, und die den Versatz unter Verwendung der Taktansteuereinrichtung wie in Fig. 14 gezeigt entfernt, wodurch der gewünschte Verzögerungsbetrag durch Korrektur ausgeführt wird. Als eine Vorbedingung der Anwendung wird bevorzugt, das das Verhältnis der tatsächlichen Verzögerungsbeträge (tatsächliche Verzögerungsbeträge aufgrund der Fertigungsschwankungen) zu den von der tatsächlichen Verzögerungsmessschaltung 5 und den Verzögerungskettengliedern 8 Nennverzögerungsbeträgen (Nennverzögerungsbeträge durch ihren Entwerfer) ungefähr konstant ist. Beispielsweise können die die einzelnen Verzögerungskettenglieder bildenden Transistoren aus einer Kopieschaltung bestehen, die aufgrund ihrer Herstellung mit der selben Größe und in dem selben Layout fast die selben Eigenschaften besitzt.
Bei Fig. 1 führt die Pufferzelle 2 bei Empfang des Taktsignals CLK1 dieses der Schaltung (5) zur Messung der tatsächlichen Verzögerung bzw. der tatsächliche-Verzögerungs-Messschaltung 5 zu und die Pufferzelle 3 führt es der Messergebnishalteschaltung 6 als ein Abtasttaktsignal zu.
Wie für das der Messergebnishalteschaltung 6 zusätzlich zu dem Taktsignal CLK1 zugeführte Taktsignal kann es ein Taktsignal sein mit der identischen Periode wie das Taktsignal CLK1, oder ein Taktsignal mit einer Periode eines ganzzahligen Vielfachen der Periode des Taktsignals CLK1.
Bei der Schaltung 5 zur Messung der tatsächlichen Verzögerung verzögern die 1-ns-Verzögerungskettenglieder 4, die alle so entworfen werden, das sie einen Nennverzögerungsbetrag von 1 ns aufweisen, das Taktsignal CLK1 nacheinander und geben die Taktsignale CLK1 mit ihren veränderten Phasen aus.
Bei der Messergebnishalteschaltung 6 tastet die den einzelnen 1-ns-Verzögerungskettenglieder 4 entsprechende Vielzahl von Flip-Flops die Taktsignale mit ihren durch die 1-ns-Verzögerungskettenglieder 4 veränderten Phasen durch die ansteigende Flanke des über die Pufferzelle 3 eingegebenen Taktsignals CLK1 ab und halten die Messergebnisse "Q" oder "1".
Fig. 4A-4B sind schematische Abbildungen, die die Grundlage der Verzögerungsbetragsmesseinrichtung veranschaulichen. Es sei hier angenommen, dass die Periode des Taktsignals CLK1 10 ns beträgt, und dass der Nennverzögerungsbetrag des einzelnen Verzögerungskettenglieds 1 ns beträgt. Fig. 4a-4C bezeichnen die einzelnen Kettenglieder, wenn ihr Verzögerungsbetrag jeweils 0,5 ns, 1 ns, 2 ns beträgt.
Die einzelnen 1-ns-Verzögerungskettenglieder 4 verzögern das Taktsignal CLK1, wodurch sie die in Fig. 4A-4C veranschaulichten Signalformen aufgrund der Fertigungsschwankungen der Halbleitervorrichtung zur Verfügung stellen. Die Messergebnishalteschaltung 6 tastet die Signalformen bei dem Zeitpunkt der ansteigenden Flanke des die Pufferzelle 3 durchlaufenden Taktsignals CLK1 ab, was in den Figuren durch fett gedruckte gestrichelte Linien angegeben ist. Folglich können die tatsächlichen Verzögerungsbeträge als die Messergebnisse für den Nennverzögerungsbetrag erlangt werden, wie in den Fig. 4A-4C mit "0" und "1" gezeigt.
Beispielsweise erscheint der Wechselpunkt von "0" auf "1" beim dreizehnten Zustand in Fig. 4A, sechsten Zustand in Fig. 4B und dritten Zustand in Fig. 4C.
Nun erfasst die Wechselpunkterfassungsschaltung 7 bei Empfang der Ausgaben der einzelnen Flip-Flops der Messergebnishalteschaltung 6 beginnend mit der kleinsten Verzögerung die Wechselpunkte, bei denen das Messergebnis zum ersten Mal von "0" auf "1" wechselt.
Bei der tatsächlichen Schaltung können die einzelnen Flip-Flops der Messergebnishalteschaltung 6 jedoch zwei oder mehr Wechselpunkte von "0" auf "1" besitzen. Beispielsweise können sie "00101" ausgeben. Unter Berücksichtigung davon umfasst die Wechselpunkterfassungsschaltung 7 eine in Fig. 2 gezeigte Maskierungsschaltung 21, um alle anderen Wechselpunkte als den ersten Wechselpunkt unter den von der Messergebnishalteschaltung 6 gehaltenen Messergebnissen zu maskieren. Folglich gibt es ein dem ersten Wechselpunkt entsprechendes Impulssignal bzw. One- Shot-Signal (ein Signal, das nur bei dem Punkt unterschiedlich ist) aus, wodurch die Stabilität des Betriebs der Wechselpunkterfassungsschaltung 7 erhöht wird.
Wenn der Abtastzeitpunkt des Taktsignals der Flip-Flops der Messergebnishalteschaltung 6 nahe bei dem Datenwechselzeitpunkt liegt, kann sich zusätzlich die Ausgabe der Messergebnishalteschaltung 6 aufgrund der Schwankungen der Eigenschaften der Halbleitervorrichtung, der Zwischenschicht-Kapazität von aneinander angrenzenden Signalen usw. von Zeit zu Zeit ändern. Beispielsweise kann sie abhängig von der Zeitsteuerung "00011" oder "00111" sein. Unter Berücksichtigung davon umfasst die Glättungsschaltung 22 die Mehrheitslogikschaltung 22c, um die Mehrheitsentscheidung über die gegenwärtige Ausgabe der Maskierungsschaltung 21, die Ausgabe der die unmittelbar vorangehende Ausgabe der Maskierungsschaltung 21 haltenden Flip-Flops 22a, und die Ausgabe der das Mehrheitsentscheidungsergebnis haltenden Flip-Flops 22b vorzunehmen, um die Variationen in den Wechselpunkten der einzelnen Erfassung zu glätten, wodurch das Erfassungsergebnis auf ein gemittelteres Ergebnis gebracht wird.
Da das Taktsignal ein wichtiges Signal ist, das mit dem Grundbetrieb der integrierten Vorrichtung im Zusammenhang steht, bringen außerdem dynamische Veränderungen des Signals gemäß den Messergebnissen eine Fehlfunktion mit sich. Folglich wird der tatsächlichen Halbleitervorrichtung vor einem Start ihres Hauptbetriebs ein externes MODUS-Signal zugeführt, um die Auswahl jeder Auswahleinrichtung 22d von A auf B umzuschalten, wobei A mit dem Ausgang einer der Mehrheitslogikschaltungen 22c verbunden ist und B mit dem Ausgang einer der das Mehrheitsentscheidungsergebnis haltenden Flip-Flops 22b verbunden ist, wodurch der Wechselpunkt fixiert wird und der Korrekturzustand des Verzögerungskettenglieds 8 aufrechterhalten bleibt.
Danach erzeugt der Korrektursignalerzeugungsabschnitt 10 der Korrektursignalerzeugungsschaltung 9 ansprechend auf den von der Wechselpunkterfassungsschaltung 7 erfassten Wechselpunkt das Korrektursignal, das mit dem gewünschten Verzögerungsbetrag des einzelnen Verzögerungskettenglieds 8 in Zusammenhang steht.
Theoretisch wird der tatsächliche Verzögerungsbetrag pro Zustand des 1-ns-Verzögerungskettenglieds 4 der Schaltung 5 zur Messung der tatsächlichen Verzögerung aus dem Wechselpunkt der Wechselpunkterfassungsschaltung 7 berechnet. Wenn beispielsweise die Periode des Taktsignals CLK1 10 ns beträgt und der Wechselpunkt von "0" auf "1" bei dem sechsten Zustand stattfindet, beträgt der tatsächliche Verzögerungsbetrag 1,0 ns/Zustand, d. h. der tatsächliche Verzögerungsbetrag ist entsprechend dem Entwurf gleich dem Nennverzögerungsbetrag. Erscheint der Wechselpunkt bei dem dreizehnten Zustand, beträgt der tatsächliche Verzögerungsbetrag 0,5 ns/Zustand, wobei er in diesem Fall verdoppelt werden muss, um den Nennverzögerungsbetrag zu erhalten. Erscheint der Wechselpunkt überdies bei dem dritten Zustand, beträgt der tatsächliche Verzögerungsbetrag 2,0 ns/Zustand, wobei er in diesem Fall halbiert werden muss, um den Nennverzögerungsbetrag zu erhalten.
Als Folge davon ist der Verzögerungsbetrag des Verzögerungskettenglieds 8 nach der Korrektur (von nun an als Korrekturbetrag bezeichnet), der erforderlich ist, um den gewünschten Verzögerungsbetrag durch das Verzögerungskettenglied 8 zu erhalten, durch den folgenden Ausdruck gegeben.
(Korrekturbetrag) = (gewünschter Verzögerungsbetrag des Verzögerungskettenglieds 8) × (Nennverzögerungsbetrag der Schaltung 5 zur Messung der tatsächlichen Verzögerung) /(tatsächlicher Verzögerungsbetrag der Schaltung 5 zur Messung der tatsächlichen Verzögerung)
Beträgt der tatsächliche Verzögerungsbetrag des 1-ns- Verzögerungskettenglieds 4 2,0 ns/Zustand und ist der gewünschte Verzögerungsbetrag des Verzögerungskettenglieds 8 3 ns, kann der gewünschte Verzögerungsbetrag durch die Hälfte der Anzahl der Verzögerungselemente erzielt werden, die bei dem Entwurf festgelegt ist, und der Korrekturbetrag ist durch den folgenden Ausdruck gegeben:
(Korrekturbetrag) = 3 ns × 1 ns/2,0 ns = 1,5
Verfügt eines der Verzögerungskettenglieder 8 beispielsweise über 15 Zustände und ist der gewünschte Verzögerungsbetrag 3 ns, und ist der berechnete Korrekturbetrag 1,5 ns, erkennt der Korrektursignalerzeugungsabschnitt 10, dass der gewünschte Verzögerungsbetrag durch die Hälfte der 15 Zustände erlangt wird. Folglich wird die am nächsten liegende ganze Zahl acht angenommen, und das dazu entsprechende Korrektursignal erzeugt. Bei diesem Fall gibt der Korrektursignalerzeugungsabschnitt 10, da der gewünschte Verzögerungsbetrag des Verzögerungskettenglieds 8 3 ns beträgt, das Korrektursignal als einen 3- ns-Verzögerungscode aus.
Beim Empfang des 3-ns-Verzögerungscodes als das Korrektursignal von dem Korrektursignalerzeugungsabschnitt 10 gibt der Korrektursignalauswahlabschnitt 11 ein Auswahlsignal aus, um eine oder mehr Verzögerungskettenglieder 8 mit dem gewünschten Verzögerungsbetrag von 3 ns aus einer Vielzahl von Verzögerungskettenglieder 8 auszuwählen, und gibt das der Acht-Zustands-Verbindung der ausgewählten Verzögerungskettenglieder 8 entsprechende Korrektursignal aus.
Auf diese Weise gibt die Korrektursignalerzeugungsschaltung 9 das Auswahlsignal entsprechend dem gewünschten Verzögerungsbetrag der Verzögerungskettenglieder 8 und das damit in Zusammenhang stehende Korrektursignal aus.
Fig. 3A zeigt ein Beispiel der Verzögerungskettenglieder 8 mit Verzögerungskettengliedern, die jeweils ausgeglichen einen Nennverzögerungsbetrag aufweisen. Es schaltet die Auswahleinheiten 32a-32c ansprechend auf die Korrektursignale S0-Sn, so dass die Anzahl der Elemente durch Verbinden der Verzögerungskettenglieder 31a-31c beispielsweise acht wird. Das Verzögerungskettenglied 8kann den Nennverzögerungsbetrag durch jeden festgelegten Schritt ansprechend auf das Korrektursignal erhöhen.
Andererseits zeigt Fig. 3B ein Beispiel des Verzögerungskettenglieds 8 mit Verzögerungskettengliedern, die jeweils einen Nennverzögerungsbetrag gemäß der Zweierpotenz aufweisen. Es schaltet die Auswahleinheiten 34a-34d ansprechend auf die Korrektursignale S0-S3, so dass die Anzahl der Elemente durch Verbinden der Verzögerungskettenglieder 33a-33d beispielsweise acht wird. Das Verzögerungskettenglied 8 kann die Anzahl der Auswahleinheiten reduzieren.
Wie zuvor beschrieben kann das erste Ausführungsbeispiel den Verzögerungsfehler aufgrund der Fertigungsschwankungen bei der Halbleitervorrichtung, nachdem sie produziert wurde, erfassen und die Vielzahl von Verzögerungskettengliedern 8 derartig korrigieren, dass jedes von ihnen über den gewünschten Verzögerungsbetrag verfügt.
Übrigens muss der Korrektursignalerzeugungsabschnitt 10 zur Berechnung des Korrekturbetrags eine Division ausführen. Eine aus einer Halbleitervorrichtung gebildete Divisionseinrichtung verfügt über ein großes Schaltungsausmaß und erfordert einige Taktschritte für eine einzige Funktion.
Unter Berücksichtigung davon kann der Korrektursignalerzeugungsabschnitt 10 unter Verwendung einer in Fig. 5A dargestellten Nachschlagetabelle konfiguriert werden. Eine derartige Nachschlagetabelle wird im voraus in einem Tabellenspeicher 10a des Korrektursignalerzeugungsabschnitts 10 gespeichert.
Die in Fig. 5A dargestellte Nachschlagetabelle basiert auf der Annahme, dass die Periode des Taktsignals CLK 1 10 ns beträgt, die 1-ns-Verzögerungskettenglieder 4 der Schaltung 5 zur Messung der tatsächlichen Verzögerung jeweils fünf Transistorelemente umfassen, die jeweils eine Verzögerung von 0,2 ns aufweisen, und die Verzögerungskettenglieder 8 jeweils fünfzehn Transistorelemente umfassen, die jeweils eine Verzögerung von 0,2 ns aufweisen, wodurch sie in der Lage sind, den Nennverzögerungsbetrag in dem Bereich von 0 ns bis 3 ns zu korrigieren.
Der Pfeil A zeigt den Fall an, bei dem die Anzahl der Zustände der Transistorelemente, die einem Zyklus des Taktsignals (10 ns) entsprechen, das an dem von der Wechselpunkterfassungsschaltung 7 erfassten Wechselpunkt erlangt wird, 50 beträgt. In diesem Fall ist die Verzögerung pro Transistorelement des 1-ns-Verzögerungskettenglieds 4 0,2 ns (= 10 ns/50). Folglich stellt jedes 1-ns-Verzögerungskettenglied 4 eine Verzögerung von 1 ns zur Verfügung, was bedeutet, dass es eine Verzögerung genau entsprechend dem Entwurf aufweist, was den Korrekturkoeffizient 1,00 ergibt und die Korrektur unnötig macht. Da die entworfene Anzahl von Zuständen der Transistorelemente ohne Veränderung verwendet werden kann, sind in diesem Fall die gewünschten Verzögerungsbeträge der Verzögerungskettenglieder 8 durch Setzen der Zustände 0-15 gemäß dem Nennverzögerungsbetrag erreichbar. Beispielsweise werden für den Nennverzögerungsbetrag von 0,4 ns zwei Zustände gesetzt und für den Nennverzögerungsbetrag 2,8 ns 14 Zustände.
Der Pfeil B zeigt den Fall an, bei dem die Anzahl der Zustände der Transistorelemente, die einem Zyklus des Taktsignals (10 ns) entsprechen, das an dem von der Wechselpunkterfassungsschaltung 7 erfassten Wechselpunkt erlangt wird, 20 beträgt. In diesem Fall ist die Verzögerung pro Transistorelement des 1-ns-Verzögerungskettenglieds 4 0,5 ns (= 10 ns/20). Folglich stellt jedes der 1-ns-Verzögerungskettenglieder 4 eine Verzögerung von 2,5 ns zur Verfügung. Dementsprechend werden zum Erreichen der gewünschten Verzögerungsbeträge der Verzögerungskettenglieder 8 0-6 Zustände (= 15 Zustände/2,5) gemäß der Nennverzögerungsbeträge eingestellt. Beispielsweise wird ein Zustand (0,5 ns) für den Nennverzögerungsbetrag von 0,4 ns eingestellt, und für den Nennverzögerungsbetrag von 2,8 ns werden sechs Zustände (3 ns) eingestellt. Auch wenn Fehler wie beispielsweise 0,4 ns-0,5 ns und 2,8 ns-3 ns zwischen den Nennverzögerungsbeträgen und den tatsächlichen Verzögerungsbeträgen auftreten, können sie nicht genauer angepasst werden, da die Verzögerung pro Transistor 0,5 ns beträgt. Ein derartiges Niveau von Fehlern kann zum Anpassen des Taktsignal-Versatzes, für den das erste Ausführungsbeispiel angewendet wird, akzeptabel sein.
Der Pfeil C zeigt den Fall an, bei dem die Anzahl der Zustände der Transistorelemente, die einem Zyklus des Taktsignals (10 ns) entsprechen, das an dem von der Wechselpunkterfassungsschaltung 7 erfassten Wechselpunkt erlangt wird, 100 beträgt. In diesem Fall ist die Verzögerung pro Transistorelement der 1-ns-Verzögerungskettenglieder 4 0,1 ns (= 10 ns/100) und jedes der 1-ns-Verzögerungskettenglieder 4 stellt eine Verzögerung von 0,5 ns zur Verfügung. Dementsprechend werden zum Erreichen der gewünschten Verzögerungsbeträge der Verzögerungskettenglieder 8 0-30 Zustände (= 15 Zustände × 2,0) gemäß der Nennverzögerungsbeträge eingestellt. Beispielsweise werden für den Nennverzögerungsbetrag von 0,4 ns vier Zustände (0,4 ns) eingestellt, und für den Nennverzögerungsbetrag von 2,8 ns werden 28 Zustände (2,8 ns) eingestellt.
Wie zuvor beschrieben kann die Nachschlagetabelle von Fig. 5A fast gleichzeitig verschiedene Korrektursignale mit einfacher Konfiguration ohne Division erzeugen.
Fig. 5B zeigt die theoretischen Verzögerungsbeträge für verschiedene Anzahlen von Elementen gemäß der Nachschlagetabelle und Fig. 6 ist ein Graph, der sie veranschaulicht.

Zweites Ausführungsbeispiel

Fig. 7A ist eine schematische Abbildung, die eine Nachschlagetabelle veranschaulicht, die als der Korrektursignalerzeugungsabschnitt 9 eines zweiten Ausführungsbeispiels gemäß der Erfindung verwendet wird; Fig. 7B ist eine schematische Abbildung, die theoretische Verzögerungsbeträge für verschiedene Anzahlen von Elementen auf der Grundlage der Nachschlagetabelle veranschaulicht; und
Fig. 8 zeigt einen Graph, der Eigenschaften des theoretischen Verzögerungsbetrags für verschiedene Anzahlen von Elementen veranschaulicht.
Wie in der Nachschlagetabelle aus Fig. 5A des vorangehenden ersten Ausführungsbeispiels beträgt die Verzögerung für jedes Transistorelement 0,2 ns, und die Transistorelemente sind in 22 Gruppen gemäß ihrer im Bereich von 20 bis 125 liegenden Gesamtzahl bei jedem fünften Zustandsintervall unterteilt, um das Korrektursignal für 0 ns-3 ns zu erzeugen. Die Tabelle zeigt die Anzahl der Zustände der Transistorelemente jedes bei dem Entwurf festgelegten Verzögerungskettenglieds 8, und die Anzahl der tatsächlich erforderlichen Transistorelemente. Bei dem Verfahren von Fig. 5A, das das Taktsignal bei jedem fixen Intervall der Transistorelemente abtastet, ist eine Schrittweite pro Zustand klein, wenn die Anzahl der Transistorelemente groß ist, und ist groß, wenn die Anzahl der Transistorelemente klein ist. Das bedeutet, dass wenn die Halbleitervorrichtung mit hoher Geschwindigkeit arbeitet (in der Richtung der ansteigenden Anzahl der Verzögerungszustände), sind redundante Verzögerungszustände vorhanden, während wenn sie bei niedriger Geschwindigkeit arbeitet, wahrscheinlich eine feinere Anpassung notwendig wird.
Unter Berücksichtigung davon ist die Schaltung 5 zur Messung der tatsächlichen Verzögerung des zweiten Ausführungsbeispiels derartig konfiguriert, dass der Nennverzögerungsbetrag klein gemacht wird, wie beispielsweise 0,2 ns in einem Bereich, in dem die Verzögerung klein ist, während sie groß gemacht wird, beispielsweise wie 3,4 ns in einem Bereich, in dem die Verzögerung groß ist, wodurch die Verzögerungskettenglieder durch Verbindung der Transistorelemente in Reihe mit der diesen Werten entsprechenden Anzahl gebildet werden. Mit der Konfiguration ist es für eine kleinere Anzahl von Verzögerungskettengliedern möglich, eine weitere Spanne von Verzögerungsanpassung zu erreichen.
Gemäß diesem Umstand wurde die in Fig. 7A gezeigten Nachschlagetabelle des zweiten Ausführungsbeispiels auf der Grundlage der Annahme gebildet, dass jedes der Transistorelemente eine Verzögerung von 0,2 ns aufweist, dass die Transistorelemente in 17 Gruppen gemäß ihrer Gesamtzahl im Bereich von 25 bis 100 unterteilt sind, und dass die Abweichungen in der Anzahl der Transistorelemente in dem Bereich, in dem die Verzögerung klein ist, klein sind und in dem Bereich groß sind, in dem die Verzögerung groß ist, wodurch die 0 ns bis 3 ns - Korrektursignale erzeugt werden.
Auch wenn die Halbleitervorrichtung mit hoher Geschwindigkeit arbeitet, erscheinen wie zuvor beschrieben die redundanten Verzögerungskettenglieder nicht in der Schaltung 5 zur Messung der tatsächlichen Verzögerung, und wenn sie mit einer niedrigen Geschwindigkeit arbeitet, wird die Feinanpassung möglich.
Fig. 7B zeigt die theoretischen Verzögerungsbeträge für verschiedene Anzahlen von Elementen gemäß der Nachschlagetabelle und Fig. 8 ist ein Graph, der sie veranschaulicht.

Drittes Ausführungsbeispiel

Fig. 9 ist ein Schaltbild, das eine Konfiguration einer nichtüberlappenden Zweiphasen-Taktsignalerzeugungsschaltung eines dritten Ausführungsbeispiels gemäß der Erfindung zeigt, bei dem die Verzögerungsbetragsanpassungsschaltung angewendet wird. In Fig. 9 bezeichnet das Bezugszeichen 40 eine nichtüberlappende Zweiphasen-Taktsignalerzeugungsschaltung (nichtüberlappende Zweiphasen- Taktsignalerzeugungseinrichtung). Die Bezugszeichen 41a-41j bezeichnen jeweils einen Inverter; 42a und 42b bezeichnen jeweils eine NAND-Schaltung; und 43a-43h bezeichnen jeweils eine Auswahleinrichtung (Verzögerungsabschnitt). Die Auswahleinrichtungen 43a-43h stehen als Rückkopplungsverzögerungskettenglieder der nicht-überlappenden Zweiphasen-Taktsignalerzeugungsschaltung 40 zur Verfügung, und ihre Verbindungsanzahlen sind variabel. Das Bezugszeichen 44 bezeichnet eine Decodierschaltung zur Decodierung des von der Korrektursignalerzeugungsschaltung 9 erzeugten Korrektursignals und schaltet die Auswahleinrichtungen 43a-43h. Die verbleibende Konfiguration ist identisch mit der von Fig. 1.
Nun wird die Funktionsweise des dritten Ausführungsbeispiels beschrieben.
Das dritte Ausführungsbeispiel ist ein Beispiel, bei dem die Verzögerungsbetragsanpassungsschaltung des vorangehenden ersten Ausführungsbeispiels auf die nicht-überlappende Zweiphasen-Taktsignalerzeugungsschaltung 40 angewendet wird.
In Fig. 9 werden die als die Rückkopplungsverzögerungskettenglieder der nicht-überlappenden Zweiphasen-Taktsignalerzeugungsschaltung 40 zur Verfügung gestellten Auswahleinrichtungen 43a-43d und 43e-43h ansprechend auf die Korrektursignale geschaltet, die von der Decodierschaltung 44 ausgegeben werden, die das von der Korrektursignalerzeugungsschaltung 9 zugeführte Korrektursignal decodiert.
Folglich kann das dritte Ausführungsbeispiel unabhängig von dem Fertigungsschwankungen der Halbleitervorrichtung eine genaue Nichtüberlappungslänge einrichten.

Viertes Ausführungsbeispiel

Fig. 10 ist ein Schaltbild, das eine Konfiguration einer Zwischenzweitakt-Phasenanpassungsschaltung eines vierten Ausführungsbeispiels gemäß der Erfindung zeigt, bei der die Verzögerungsbetragsanpassungsschaltung angewendet wird. In Fig. 10 bezeichnet das Bezugszeichen 6 eine Messergebnishalteschaltung (Messergebnishalteeinrichtung), die eine Vielzahl von den einzelnen Zuständen der 1-ns- Verzögerungskettenglieder 4 entsprechenden Flip-Flops aufweist. Unter Verwendung eines Taktsignals CLK 50 mit einer Periode, die gleich oder ein ganzzahliges Vielfaches der Periode des Taktsignals CLK 1 ist, tastet die Messergebnishalteschaltung 6 das Taktsignal, dessen Phasen von der Phase des Taktsignals CLK 1 um die den 1-ns- Verzögerungskettengliedern 4 der Schaltung 5 zur Messung der tatsächlichen Verzögerung entsprechenden Beträge verschoben sind, mit der Zeitsteuerung des Taktsignals CLK 50 ab, und hält die Abtastergebnisse als die Messergebnisse.
Das Bezugszeichen 51 bezeichnet eine Steuersignalerzeugungsschaltung (Taktsignalausgabeauswahleinrichtung) zur Erzeugung eines Steuersignals zur Auswahl eines der Taktsignale, dessen Phasen von den 1-ns-Verzögerungskettengliedern 4 der Schaltung 5 zur Messung der tatsächlichen Verzögerung ansprechend auf den von der Wechselpunkterfassungsschaltung 7 erfassten Wechselpunkt verschoben sind. Das Bezugszeichen 52 bezeichnet eine Taktsignalausgabeauswahlschaltung (Taktsignalausgabeauswahleinrichtung) mit Auswahleinrichtungen 53a-53c zur Auswahl des Taktsignals, dessen Phase ansprechend auf das Steuersignal geändert wird; und 54 bezeichnet eine Pufferzelle. Die verbleibende Konfiguration ist identisch mit der von Fig. 1.
Nun wird die Funktionsweise des vierten Ausführungsbeispiels unter Bezugnahme auf Fig. 11 beschrieben, das ein Zeitablaufdiagramm veranschaulicht, das den Betrieb der Zwischenzweitakt-Phasenanpassungsschaltung des vierten Ausführungsbeispiels gemäß der Erfindung zeigt.
Das vierte Ausführungsbeispiel ist ein Beispiel, bei dem die Verzögerungsbetragsanpassungsschaltung des vorangehenden ersten Ausführungsbeispiels auf die Zwischenzweitakt-Phasenanpassungsschaltung angewendet wird, um die Phasenanpassung zwischen dem Taktsignal CLK 1 und dem Taktsignal CLK 50 mit der Periode eines ganzzahligen Vielfachen des Taktsignals CLK 1 auszuführen.
In Fig. 10 tastet die Messergebnishalteschaltung 6 das Taktsignal CLK 1 der tatsächlichen Verzögerungsmessschaltung 5, und das Taktsignal, dessen Phasen von der des Taktsignals CLK 1 um die den 1-ns-Verzögerungskettengliedern 4 entsprechenden Beträge verschoben sind, bei dem Zeitpunkt der fallenden Flanke des Taktsignals CLK 50 mit derselben Periode wie der des Taktsignals CLK 1 aber mit einer unterschiedlichen Phase ab, und hält die Messergebnisse (der Zeitpunkt ist durch kleine Ellipsen angezeigt). Folglich hält die Messergebnishalteschaltung 6 die Messergebnisse "110000011" für das Taktsignal CLK 1 und die Verzögerungen 1-8 von Fig. 11.
Die Wechselpunkterfassungsschaltung 7 erfasst den Wechselpunkt von "0" auf "1". Da die fallende Flanke des Taktsignals CLK 1 mit der des Taktsignals CLK 50 bei dem erfassten Wechselpunkt (Verzögerung 7) abgeglichen ist, erzeugt die Steuersignalerzeugungsschaltung 51 das Steuersignal, um die Verzögerung 7 in die Lage zu versetzen als Ausgabe ausgewählt zu werden. Folglich werden die Auswahleinrichtungen 53a-53c der Taktsignalausgabeauswahlschaltung 52 ansprechend auf das Steuersignal geschaltet. Die Steuersignalausgabeauswahlschaltung 52 wählt das der Ausgabe der Verzögerung 7 der Schaltung 5 zur Messung der tatsächlichen Verzögerung entsprechende Taktsignal aus, damit es über die Pufferzelle 54 ausgegeben wird.
Wie zuvor beschrieben kann das vierte Ausführungsbeispiel das Taktsignal CLK 1 ausgeben, dessen fallende Flanke mit der fallenden Flanke des Taktsignals CLK 50 abgeglichen ist.
Hierbei kann es, wenn die Messergebnishalteschaltung 6 die Daten zu dem Zeitpunkt der steigenden Flanke des Taktsignals CLK 50 abtastet, das Taktsignal CLK 1 ausgeben, dessen steigende Flanke mit der steigenden Flanke des Taktsignals CLK 50 phasenabgestimmt ist.
Eine Halbleitervorrichtung umfasst eine Verzögerungsbetragsmesseinheit 5, 6, 7 vielfache Verzögerungsabschnitte 8 und eine Korrektursignalerzeugungseinheit 9. Die Verzögerungsbetragsmesseinheit 5, 6, 7 dient zur Messung eines tatsächlichen Verzögerungsbetrags, der einem Nennverzögerungsbetrag entspricht, durch Zuführen eines Taktsignals mit einer bekannten Periode zu vielfachen 1-ns-Verzögerungskettengliedern 4 mit einem vorher zugewiesenen Verzögerungsbetrag und durch Erfassen von Phasenschwankungen des Taktsignals durch die 1-ns-Verzögerungskettenglieder. Die Verzögerungsabschnitte 8 weisen ein Verzögerungskettenglied auf, das eine Verbindungsanzahl seiner Verzögerungselemente frei anpassen kann. Die Korrektursignalerzeugungseinheit 9 erzeugt ein Korrektursignal, um jeden der Verzögerungsabschnitte in die Lage zu versetzen, die Verbindungsanzahl der Verzögerungskettenglieder derartig zu korrigieren, dass jeder Verzögerungsabschnitt einen gewünschten Verzögerungsbetrag aufweist, gemäß dem tatsächlichen Verzögerungsbetrag, der dem Nennverzögerungsbetrag entspricht und von der Verzögerungsmesseinheit gemessen wird.

Claims

1. Halbleitervorrichtung mit,
einer Verzögerungsbetragmesseinrichtung (5, 6 und 7) zur Messung eines einem Nennverzögerungsbetrag entsprechenden tatsächlichen Verzögerungsbetrags durch Zuführen eines Taktsignals mit einer bekannten Periode zu einer Vielzahl von Verzögerungskettengliedern (4) und durch Erfassen von Phasenschwankungen des Taktsignals, die durch die Verzögerungskettenglieder erzeugt werden, die jeweils einen im voraus festgelegten Verzögerungsbetrag besitzen;
einer Vielzahl von Verzögerungsabschnitten (8), die jeweils ein Verzögerungskettenglied aufweisen, das in der Lage ist, eine Verbindungsanzahl seiner Verzögerungselemente frei anzupassen und
einer Korrektursignalerzeugungseinrichtung (9) zur Erzeugung eines Korrektursignals, um jeden der Verzögerungsabschnitte in die Lage zu versetzen, die Verbindungsanzahl der Verzögerungskettenglieder derartig zu korrigieren, dass jeder Verzögerungsabschnitt einen gewünschten Verzögerungsbetrag gemäß dem tatsächlichen Verzögerungsbetrag besitzt, der dem Nennverzögerungsbetrag entspricht und von der Verzögerungsmesseinrichtung gemessen wurde.

2. Halbleitervorrichtung nach Anspruch 1, wobei die Verzögerungsbetragsmesseinrichtung (5, 6 und 7) umfasst:
einen Abschnitt (5) zur Messung der tatsächlichen Verzögerung, der eine Vielzahl von in Reihe geschaltete Verzögerungskettengliedern umfasst, die einen Nennverzögerungsbetrag aufweisen, um Phasenschwankungen des Taktsignals mit bekannter Periode mit sich zu bringen;
eine Messergebnishalteeinrichtung (6) zur Abtastung des Taktsignals mit der Phasenschwankungsausgabe von den einzelnen Verzögerungskettengliedern des Abschnitts (5) zur Messung der tatsächlichen Verzögerung bei Zeitsteuerung durch ein abtastendes Taktsignal, und zum Halten von abgetasteten Ergebnissen als Messergebnisse, wobei das Abtasttaktsignal eine identische Periode und Phase wie das Eingangstaktsignal besitzt, oder eine identische Periode wie das Eingangstaktsignal besitzt, oder eine Periode eines ganzzahligen Vielfachen des Eingangstaktsignal besitzt; und
eine Wechselpunkterfassungseinrichtung (7) zur Erfassung eines ersten Wechselpunktes der Messergebnisse beginnend mit der kleinsten Verzögerung der in der Messergebnishalteeinrichtung gehaltenen Messergebnisse.

3. Halbleitervorrichtung nach Anspruch 2, wobei der Abschnitt (5) zur Messung der tatsächlichen Verzögerung eine Vielzahl von Verzögerungskettengliedern (4) aufweist, die einen selben Nennverzögerungsbetrag besitzen und in Reihe geschaltet sind.

4. Halbleitervorrichtung nach Anspruch 2, wobei die Wechselpunkterfassungseinrichtung (7) eine Maskierungseinrichtung (21) zur Maskierung von anderen Wechselpunkten als dem ersten Wechselpunkt der von der Messergebnishalteeinrichtung gehaltenen Messergebnisse aufweist.

5. Halbleitervorrichtung nach Anspruch 2, wobei die Wechselpunkterfassungseinrichtung (7) eine Glättungseinrichtung (22) zur Erfassung des Wechselpunktes unter Berücksichtigung eines gegenwärtig erfassten Wechselpunktes und eines zuvor erfassten Wechselpunktes umfasst.

6. Halbleitervorrichtung nach Anspruch 2, wobei die Wechselpunkterfassungseinrichtung (7) eine Wechselpunktfixiereinrichtung (22d) zum Fixieren des erfassten Wechselpunktes umfasst.

7. Halbleitervorrichtung nach Anspruch 1, wobei der Verzögerungsabschnitt (8) umfasst:
eine Vielzahl von Verzögerungskettengliedern (31a-31c), die jeweils einen selben Nennverzögerungsbetrag besitzen; und
eine Verzögerungskettenglied-Verbindungseinrichtung (32a-32c), die zwischen den Verzögerungskettengliedern zwischengeschaltet ist, um eine Verbindung zwischen den Verzögerungskettengliedern ansprechend auf das Korrektursignal einzeln schalten zu können.

8. Halbleitervorrichtung nach Anspruch 1, wobei der Verzögerungsabschnitt (8) umfasst:
eine Vielzahl von Verzögerungskettengliedern (33a-33d) mit Nennverzögerungsbeträgen besitzen, die mit Zweierpotenz zunehmen; und
eine Verzögerungskettenglied-Verbindungseinrichtung (34a-34d), die zwischen den Verzögerungskettengliedern zwischengeschaltet ist, um eine Verbindung zwischen den Verzögerungskettengliedern ansprechend auf das Korrektursignal einzeln schalten zu können.

9. Halbleitervorrichtung nach Anspruch 1, wobei die Korrektursignalerzeugungseinrichtung (9) das Korrektursignal gemäß einem Ausdruck (gewünschter Verzögerungsbetrag des Verzögerungsabschnitts) × (Nennverzögerungsbetrag)/ (tatsächlicher Verzögerungsbetrag) erzeugt.

10. Halbleitervorrichtung nach Anspruch 3, wobei die Korrektursignalerzeugungseinrichtung (9) einen Tabellenspeicher (10a) zur Speicherung einer Nachschlagetabelle aufweist, die im voraus Verbindungsanzahlen von Verzögerungselementen der Verzögerungsabschnitte (8) aufnimmt, um den Verzögerungsabschnitten gewünschte Verzögerungsbeträge zur Verfügung zu stellen, entsprechend einem Satz von gewünschten Verzögerungsbeträgen der Verzögerungsabschnitte und einer Anzahl von Verzögerungselementen des Abschnitts (5) zur Messung der tatsächlichen Verzögerung, der dem von der Wechselpunkterfassungseinrichtung erfassten Wechselpunkt entspricht, und wobei die Korrektursignalerzeugungseinrichtung das Korrektursignal gemäß den Verbindungsanzahlen der Verzögerungskettengliedern in der Nachschlagetabelle erzeugt.

11. Halbleitervorrichtung nach Anspruch 2, wobei die Vielzahl von Verzögerungskettengliedern (4) des Abschnitts (5) zur Messung der tatsächlichen Verzögerung kleine Nennverzögerungsbeträge in einem Bereich besitzen, in dem ihre Verzögerung klein ist und große Nennverzögerungsbeträge in einem Bereich besitzen, in dem ihre Verzögerung groß ist.

12. Halbleitervorrichtung nach Anspruch 11, wobei die Korrektursignalerzeugungseinrichtung (9) einen Tabellenspeicher (10a) zur Speicherung einer Nachschlagetabelle aufweist, die im voraus Verbindungsanzahlen von Verzögerungselementen der Verzögerungsabschnitte (8) aufnimmt, um den Verzögerungsabschnitten die gewünschten Verzögerungsbeträge zur Verfügung zu stellen, wobei die Verbindungsanzahlen einem Satz von gewünschten Verzögerungsbeträgen der Verzögerungsabschnitte und einer Anzahl von Verzögerungselementen des Abschnitts (5) zur Messung der tatsächlichen Verzögerung entspricht, der dem von der Wechselpunkterfassungseinrichtung erfassten Wechselpunkt entspricht, und wobei die Korrektursignalerzeugungseinrichtung das Korrektursignal gemäß den Verbindungsanzahlen der Verzögerungskettengliedern in der Nachschlagetabelle erzeugt.

13. Halbleitervorrichtung mit,
einer Verzögerungsbetragmesseinrichtung (5, 6 und 7) zur Messung eines einem Nennverzögerungsbetrag entsprechenden tatsächlichen Verzögerungsbetrags durch Zuführen eines Taktsignals mit einer bekannten Periode zu einer Vielzahl von Verzögerungskettengliedern (4) und durch Erfassen von Phasenschwankungen des Taktsignals, die durch die Verzögerungskettenglieder erzeugt werden, die jeweils einen im voraus festgelegten Verzögerungsbetrag besitzen;
zwei Verzögerungsabschnitten (43a-43h), die jeweils als ein Rückkopplungsverzögerungskettenglied einer nichtüberlappenden Zweiphasen-Taktsignalerzeugungsschaltung (40) zur Verfügung gestellt werden und in der Lage sind eine Verbindungsanzahl ihrer Verzögerungselemente frei anzupassen; und
einer Korrektursignalerzeugungseinrichtung (9) zur Erzeugung eines Korrektursignals, um jeden der Verzögerungsabschnitte in die Lage zu versetzen, die Verbindungsanzahl der Verzögerungsabschnitte derartig zu korrigieren, dass jeder Verzögerungsabschnitt einen gewünschten Verzögerungsbetrag gemäß dem tatsächlichen Verzögerungsbetrag besitzt, der dem Nennverzögerungsbetrag entspricht und von der Verzögerungsmesseinrichtung gemessen wird.

14. Halbleitervorrichtung, mit:
einem Abschnitt (5) zur Messung der tatsächlichen Verzögerung, der eine Vielzahl von in Reihe geschalteten Verzögerungskettengliedern umfasst, die einen Nennverzögerungsbetrag aufweisen, um Phasenschwankungen des Taktsignals mit der bekannten Periode mit sich zu bringen;
einer Messergebnishalteeinrichtung (6) zur Abtastung des Taktsignals mit der Phasenschwankungsausgabe von den einzelnen Verzögerungskettengliedern des Abschnitts (5) zur Messung der tatsächlichen Verzögerung bei Zeitsteuerung durch ein abtastendes Taktsignal, und zum Halten von abgetasteten Ergebnissen als Messergebnisse, wobei das Abtasttaktsignal eine identische Periode und Phase wie das Eingangstaktsignal besitzt, oder eine identische Periode wie das Eingangstaktsignal besitzt, oder eine Periode eines ganzzahligen Vielfachen des Eingangstaktsignal besitzt;
einer Wechselpunkterfassungseinrichtung (7) zur Erfassung eines ersten Wechselpunktes der Messergebnisse beginnend mit der kleinsten Verzögerung der in der Messergebnishalteeinrichtung gehaltenen Messergebnisse; und
einer Taktsignalausgabeauswahleinrichtung (51 und 52) zur Auswahl und Ausgabe eines der Taktsignale mit der Phasenschwankungsausgabe der Verzögerungskettenglieder des Abschnitts zur Messung der tatsächlichen Verzögerung ansprechend auf den von der Wechselpunkterfassungseinrichtung erfassten Wechselpunkt.