DE102007044131A1 - Speichersteuerung, Speicherschaltung und Speichersystem mit einer Speichersteuerung und einer Speicherschaltung - Google Patents
Speichersteuerung, Speicherschaltung und Speichersystem mit einer Speichersteuerung und einer Speicherschaltung Download PDFInfo
- Publication number
- DE102007044131A1 DE102007044131A1 DE102007044131A DE102007044131A DE102007044131A1 DE 102007044131 A1 DE102007044131 A1 DE 102007044131A1 DE 102007044131 A DE102007044131 A DE 102007044131A DE 102007044131 A DE102007044131 A DE 102007044131A DE 102007044131 A1 DE102007044131 A1 DE 102007044131A1
- Authority
- DE
- Germany
- Prior art keywords
- data
- circuit
- masking
- memory
- memory controller
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/16—Handling requests for interconnection or transfer for access to memory bus
- G06F13/1668—Details of memory controller
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
- G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
- G06F11/1004—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's to protect a block of data words, e.g. CRC or checksum
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Computer Security & Cryptography (AREA)
- Quality & Reliability (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Dram (AREA)
- Detection And Prevention Of Errors In Transmission (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Abstract
Verfahren und Vorrichtung zum Anpassen eines Phasenunterschieds zwischen Taktsignalen. Ein erstes Taktsignal an einer Speichersteuerung wird bezüglichhtung eingestellt. In einer Ausführungsform werden Daten gemäß dem ersten Taktsignal an die Speichervorrichtung übertragen, wobei das erste Taktsignal eine vorgegebene Phasenbeziehung mit dem zweiten Taktsignal hat. Die an der Speichervorrichtung empfangenen Daten werden gemäß einem zweiten Taktsignal an der Speichervorrichtung durchgemustert. Die Daten der Speichersteuerung und die von der Speicherschaltung empfangenen Daten werden analysiert. Auf Grundlage der Analyse kann die Phasenbeziehung eingestellt werden.
Description
- HINTERGRUND DER ERFINDUNG
- Gebiet der Erfindung
- Die vorliegende Erfindung betrifft eine Speichersteuerung, ein Speichersystem und ein Verfahren zum Einstellen einer Zeitposition bei einer Übertragung von Daten von einer Speichersteuerung zu einer Speicherschaltung.
- Beschreibung des Stands der Technik
- In Speichersystemen werden Daten von einer Speichersteuerung an eine Speicherschaltung übertragen. Um eine hohe Frequenz bei der Übertragung von Daten an die Speicherschaltung zu erreichen, ist es notwendig, die Phase der übermittelten Daten genau an den internen Empfangstakt der Speicherschaltung anzupassen. Wenn der interne Takt der Speicherschaltung und die Daten an einem Abtastpunkt der Speicherschaltung keine bestimmte Phasenbeziehung aufweisen, kann eine fehlerfreie Datenübertragung nicht gewährleistet werden. Verringerte Zeitfenster bei gleichzeitig höheren Datengeschwindigkeiten machen diese Anforderung an die Phasenanpassung noch härter.
- Ein automatischer Einstellungsmechanismus kann in herkömmlichen Verfahren die statischen Unausgeglichenheiten zwischen den Verbreitungspfaden des internen Takts der Speicherschaltung und jedem Datensignal individuell verringern. Sogar spannungs- und temperaturabhängige Verschiebungen können bis zu einem gewissen Grad durch kontinuierliche oder regelmäßige Wiederanpassung verringert werden. Damit ein solcher automatischer Arbeitsmechanismus funktioniert, ist die Kenntnis der tatsächlichen Phasenbeziehung des internen Takts und der Daten im DRAM erforderlich. Derzeitige DRAM-Standards stellen keinen Mechanismus zur Verfügung, um diese Information an die Speichersteuerung zurück zu leiten.
- Herkömmliche Speichersteuerungen lösen dieses Problem durch Durchführung einer Reihe funktionaler Tests im Hinblick auf die Speicherschaltung. Nach dem Einschreiben eines spezifischen Datenmusters mit unterschiedlich verdrehten Phasen in das Speicherarray der Speicherschaltung und dem Wiederauslesen wird das Datenphasenfenster mit einem fehlerfreien Übergang identifiziert und eine optimale Schreibphase wird ausgewählt. Um bei der Nachverfolgung von Abweichungen ein bestimmtes Niveau zu erreichen, muss diese Phasenausrichtung regelmäßig wiederholt werden.
- ZUSAMMENFASSUNG DER ERFINDUNG
- Ein Aspekt der Erfindung betrifft die Berücksichtigung nur eines Teils von Daten für eine Fehlerberechnung und die Verwendung des Ergebnisses der Fehlerberechnung zur Anpassung der Zeitposition bei einer Übertragung von Daten von einer ersten zu einer zweiten elektronischen Vorrichtung.
- Eine erste Ausführungsform der Erfindung betrifft eine Speichersteuerung mit einer Datenschnittstelle zum Übertragen von Daten an eine Speicherschaltung und zum Empfangen von Daten von der Speicherschaltung, sowie mit einer mit der Datenschnittstelle und mit einer Maskierungsschaltung verbundenen Schaltung zum Bereitstellen von Daten. Die Schaltung zum Bereitstellen von Daten überträgt dieselben Daten an die Datenschnittstelle und an die Maskierungsschaltung; die Datenschnittstelle gibt die Daten mit einer vorgegebenen Zeitposition bezüglich einer Zeitbasis aus. Die Maskierungsschaltung ist mit einer Fehlererfassungsschaltung verbunden, die mit einer Analyse-Vergleichs-Schaltung verbunden ist. Die Maskierungsschaltung maskiert Teile der Daten und überträgt mindestens einen nicht maskierten Teil der Daten an die Fehlererfassungsschaltung, die dann mit den empfangenen nicht mas kierten Daten ein erstes Fehlerergebnis berechnet und das erste Fehlerergebnis an die Analyse-Vergleichs-Schaltung überträgt. Die Analyse-Vergleichs-Schaltung ist mit der Schnittstelle verbunden und empfängt ein zweites Fehlerergebnis der Speicherschaltung von der Schnittstelle. Die Analyse-Vergleichs-Schaltung analysiert dann das erste und das zweite Fehlerergebnis und überträgt Korrelationsinformationen über das erste und das zweite Fehlerergebnis an eine Steuerschaltung. Die Steuerschaltung steuert die Zeitposition der über die Datenschnittstelle ausgegebenen Daten bezüglich der Zeitbasis in Abhängigkeit von der Korrelationsinformation.
- Eine weitere Ausführungsform der Erfindung betrifft eine Speicherschaltung mit Speicherelementen zum Speichern von Daten, die eine Datenschnittstelle zum Übertragen von Daten und zum Empfangen von Daten von einer Speichersteuerung aufweisen, wobei die Datenschnittstelle mit einer Maskierungsschaltung verbunden ist. Die Schnittstelle empfängt die Daten, puffert die Daten, tastet die gepufferten Daten gemäß einer Zeitbasis ab und überträgt die abgetasteten Daten an die Maskierungsschaltung. Die Maskierungsschaltung maskiert einen Teil der Daten und überträgt mindestens einen Teil der nicht maskierten Daten an eine weitere Fehlererfassungsschaltung. Die Fehlererfassungsschaltung ist mit der Datenschnittstelle verbunden und überträgt ein zweites Fehlerergebnis an die Datenschnittstelle. Die Datenschnittstelle überträgt das zweite Fehlerergebnis an die Speichersteuerung.
- Eine weitere Ausführungsform der Erfindung betrifft ein Speichersystem mit einer Speichersteuerung und einer Speicherschaltung mit Speicherelementen, wobei die Speichersteuerung eine Datenschnittstelle zum Übertragen von Daten zu einer Speicherschaltung und zum Empfangen von Daten von der Speicherschaltung aufweist. Eine Schaltung zum Bereitstellen von Daten ist mit der Datenschnittstelle und mit einer Maskierungsschaltung verbunden und gibt dieselben Daten mit einer vorgegebenen Zeitposition zu einer Zeitbasis an die Daten schnittstelle und an die Maskierungsschaltung aus. Die Maskierungsschaltung ist mit einer Fehlererfassungsschaltung verbunden, die mit einer Analyse-Vergleichs-Schaltung verbunden ist. Die Maskierungsschaltung maskiert Teile der Daten und überträgt mindestens einen Teil der nicht maskierten Daten an die Fehlererfassungsschaltung; die Fehlererfassungsschaltung berechnet mit den empfangenen, mindestens nicht maskierten Daten ein erstes Fehlerergebnis und überträgt das Fehlerergebnis an die Analyse-Vergleichs-Schaltung, die mit der Schnittstelle verbunden ist und ein zweites Fehlerergebnis von der Schnittstelle empfängt. Die Analyse-Vergleichs-Schaltung analysiert das erste und das zweite Fehlerergebnis und überträgt Korrelationsinformationen über das erste und das zweite Fehlerergebnis an eine Steuerschaltung. Auf Grundlage der Korrelationsinformation steuert die Steuerschaltung die Zeitposition der Daten, die von der ersten Schnittstelle bezüglich der Zeitbasis übertragen werden. Eine weitere Datenschnittstelle der Speicherschaltung ist zum Übertragen von Daten und zum Empfangen von Daten ausgebildet, und mit einer weiteren Maskierungsschaltung verbunden. Die weitere Schnittstelle empfängt die Daten, puffert die Daten, tastet die gepufferten Daten entsprechend einer Zeitbasis ab und überträgt die abgetasteten Daten an die weitere Maskierungsschaltung. Die weitere Maskierungsschaltung maskiert einen Teil der Daten und überträgt mindestens einen Teil der nicht maskierten Daten an eine weitere Fehlererfassungsschaltung, wobei die Fehlererfassungsschaltung mit der weiteren Schnittstelle verbunden ist und ein zweites Fehlerergebnis an die weitere Datenschnittstelle überträgt. Die weitere Datenschnittstelle überträgt dann das zweite Fehlerergebnis an die Speichersteuerung.
- Eine weitere Ausführungsform der Erfindung betrifft ein Verfahren zum Anpassen einer Zeitposition einer Datenübertragung von einer Speichersteuerung an eine Speicherschaltung, wobei zwei identische erste und zweite Daten zur Verfügung gestellt werden, wobei die ersten Daten zumindest teilweise maskiert sind. Die zweiten Daten werden mit einer vorgegebenen Zeitposition bezüglich einer Zeitbasis an die Speicherschaltung übertragen. Mindestens ein Teil der nicht maskierten ersten Daten wird zum Durchführen einer Fehlererfassungsberechnung in der Speichersteuerung, die ein erstes Fehlerergebnis erzeugt, verwendet. Ein zweites Fehlerergebnis wird von der Speicherschaltung empfangen, das auf Grundlage der zweiten Daten berechnet wurde. Das erste und das zweite Fehlerergebnis werden verglichen und in Abhängigkeit von dem Ergebnis des Vergleichs wird die Zeitposition der Übertragung der zweiten Daten verändert, um ein erstes und ein zweites Fehlerergebnis mit einer vorgegebenen Korrelation zu empfangen.
- KURZE BESCHREIBUNG DER FIGUREN
- Um ein detailliertes Verständnis der oben erwähnten Merkmale der vorliegenden Erfindung zu ermöglichen, wird nachfolgend eine genauere Beschreibung der oben kurz zusammengefassten Erfindung unter Bezugnahme auf Ausführungsformen angegeben, von denen manche in den beigefügten Zeichnungen dargestellt sind. Es wird jedoch darauf hingewiesen, dass die beigefügten Zeichnungen lediglich typische Ausführungsformen der Erfindung darstellen und daher ihren Umfang nicht einschränken, da die Erfindung weitere, ebenso wirksame Ausführungsformen zulassen kann.
-
1 zeigt ein Speichersystem mit einer Speichersteuerung und einer Speicherschaltung. -
2 zeigt eine Detailansicht von Teilen der Speichersteuerung und von Teilen der Speicherschaltung. -
3 zeigt einen Programmablauf zum Anpassen einer Phase der Speichersteuerung an eine Phase eines internen Takts der Speicherschaltung. -
4 zeigt eine Aktionstabelle. - GENAUE BESCHREIBUNG DER BEVORZUGTEN AUSFÜHRUNGSFORM
- Eine oder mehrere Ausgestaltungen der vorliegenden Erfindung werden nun unter Bezugnahme auf die beigefügten Zeichnungen erläutert, wobei sich gleiche Bezugszeichen durchgehend auf gleiche Elemente beziehen, und wobei die dargestellten Strukturen nicht unbedingt maßstabsgetreu abgebildet sind.
- Die vorliegende Erfindung kann im Hinblick auf verschiedene funktionale Bauelemente beschrieben werden. Dabei wird darauf hingewiesen, dass solche funktionalen Bauelemente durch eine beliebige Anzahl von Hardware- und Softwarebauelementen umgesetzt werden können, die zum Durchführen der spezifischen Funktionen dienen. Die vorliegende Erfindung kann beispielsweise verschiedene integrierte Bauelemente einsetzen, die verschiedene elektrische Vorrichtung aufweisen, wie z.B. Widerstände, Transistoren, Kondensatoren, Dioden und dergleichen, deren Funktionsweise sich für verschiedene vorgesehene Zwecke eignen kann. Darüber hinaus kann die vorliegende Erfindung in jeder beliebigen integrierten Schaltungsanwendung eingesetzt werden, in der eine wirkungsvolle umkehrbare Polarität erwünscht ist. Solche allgemeinen Anwendungen sind für den Fachmann im Lichte der vorliegenden Offenbarung ersichtlich und werden nicht detailliert beschrieben. Außerdem wird darauf hingewiesen, dass verschiedene Bauelemente in geeigneter Weise mit anderen Bauelementen innerhalb beispielhafter Schaltungen gekoppelt oder verbunden sein können, und dass solche Verbindungen und Kopplungen durch direktes Verbinden zwischen Bauelementen und durch Verbinden mittels anderer dazwischen angebrachter Bauelemente und Vorrichtungen realisiert werden können.
-
1 zeigt ein Speichersystem1 mit einer Speichersteuerung2 und einer Speicherschaltung3 . Die Speichersteuerung2 ist über Datenleitungen4 mit der Speicherschaltung3 verbunden. In der dargestellten Ausführungsform befinden sich neun parallele Datenleitungen zwischen der Speichersteuerung2 und der Speicherschaltung3 . Darüber hinaus ist eine Fehlerleitung5 zwischen der Speicherschaltung3 und der Speichersteuerung2 angeordnet, die Fehlerinformationen an die Speichersteuerung2 überträgt. Außerdem können andere Signalleitungen6 zwischen der Speichersteuerung2 und der Speicherschaltung3 vorgesehen sein. Obwohl sie hier der Einfachheit halber als Datenleitungen4 bezeichnet werden, können die Datenleitungen4 zur Übertragung von Daten, Adressen von Speicherzellen und Steuerbefehlen zum Steuern eines Vorgangs der Speicherschaltung3 verwendet werden. Der Vorgang der Speicherschaltung3 kann das Auslesen von Daten aus einem Speicherelement, das Einschreiben von Daten in ein Speicherelement und/oder das Löschen von Daten in einem Speicherelement der Speicherschaltung3 sein. Die Speicherschaltung3 umfasst Speicherelemente7 , die in Arrays angeordnet sein können und auf die individuell durch eine Lese- und Schreibschaltung8 zugegriffen werden kann. Die Lese-/Schreibschaltung8 ist mit den Speicherelementen7 verbunden. Die Speichersteuerung2 umfasst eine Eingangs-/Ausgangsschaltung9 und die Speicherschaltung3 umfasst eine zweite Eingangs-/Ausgangsschaltung10 zum Austausch von Daten und Signalen. Die weitere Eingangs-/Ausgangsschaltung10 ist mit der Lese-/Schreibschaltung8 verbunden. Die Speicherschaltung3 kann als DRAM-Speicher aufgebaut sein. - Die Speicherschaltung
3 umfasst eine Fehlererfassungsschaltung11 , welche den Betrieb der Speicherschaltung3 überprüft und die Ergebnisdaten der Fehlererfassungsschaltung über die Fehlerleitung5 an die Speichersteuerung2 überträgt. Die Fehlererfassungsschaltung11 kann zyklische Redundanzprüfungen (CRC-cyclic redundancy checks) einsetzen, die häufig zur Fehlerermittlung durchgeführt werden, was während der Datenübertragung stattfinden kann. In diesem Fall werden Datensignale in Blöcken übertragen, und ein redundanter Code wird aus den Daten jedes Blocks erzeugt und zu dem Block zur Fehlerermittlung und -korrektur hinzugefügt. In einer Ausfüh rungsform wird mit Hilfe eines vorgegebenen Algorithmus ein sogenannter CRC-Code aus den Nutzdaten in einem Block als zyklischer Redundanzcode abgeleitet. Die CRC-Codes werden durch Multiplikation einer Nutzdatensignalsequenz mit einem sogenannten Generatorpolynom erzeugt. Nach Empfang des Codewortes wird es durch das Generatorpolynom geteilt. Wenn das empfangene Codewort korrekt übertragen wurde, ergibt sich aus dem Teilungsprozess kein Rest. Ergibt sich aus der Teilung jedoch ein Rest, so bestätigt dies, dass die Datenübertragung nicht korrekt war. Zyklische Codes wie z.B. CRC-Codes sind vorwiegend deshalb von großem Interesse, weil die Multiplikation und/oder Division von Polynomen auf relativ einfache Weise durch sogenannte lineare Rückkopplungs-Schieberegister durchgeführt werden kann. Eine Multiplikation mit dem Generatorpolynom ermöglicht es somit, Codeworte zu erzeugen, bei denen das ursprüngliche Informationswort durch Division dieser Codeworte erhalten werden kann, und ein Ergebnis gleichzeitig auf Fehler überprüft wird. - Ein Aspekt der vorliegenden Erfindung besteht darin, eine Lernschreibphase auszuführen, ohne auf die Speicherelemente zuzugreifen. Die von der Fehlererfassungsschaltung zurückgeleitete Information von der Speicherschaltung wird dazu verwendet, eine Zeitposition einer Datenübertragung von der Speichersteuerung an die Speicherschaltung an eine Zeitbasis der Speicherschaltung anzupassen, die zum Ermitteln des Werts des Datensignals verwendet wird. Die von der Speichersteuerung empfangenen Daten werden entsprechend einem internen Zeittakt abgetastet. Daher ist es notwendig, dass die Daten in einer vorgegebenen Zeitphase, die sich auf den internen Zeittakt der Speicherschaltung bezieht, übertragen werden.
- In der Regel können die von der Speicherschaltung an die Speichersteuerung zurückgeleiteten Fehlererfassungsdaten ausreichend Informationen enthalten, um Schätzungen über die Phasenbeziehung zwischen dem Datentakt der Speichersteuerung und dem Abtastungstakt der Speicherschaltung zu ermöglichen. Auf diese Weise ist es nicht mehr erforderlich, Schreibvorgänge in den Speicherelementen der Speicherschaltung durchzuführen, sondern es reicht aus, während der Durchführung von Dummy-Schreibbefehlen die von der Fehlererfassungsschaltung der Speicherschaltung zurückgeleitete Information zu überwachen. Die Dummy-Schreibbefehle können entweder durch die Adressierung geschlossener Bänke, durch Verwendung eines Maskierungssignals zur Maskierung aller Bits oder durch die ausdrückliche Verwendung von Dummy-Schreibbefehlen, die in der Speicherschaltung ausgeführt werden müssten, umgesetzt werden.
- Abgesehen von dem Nicht-Zugreifen auf das Speicherelemente-Array verringert diese Lösung stark die für eine neue Lernphase erforderliche Zeit. Der Zustand der Speicherschaltung wird während des gesamten Betriebs nicht verändert und muss daher nicht wiederhergestellt werden. Bei der gesamten neuen Lernphase werden lediglich Schreibvorgänge eingesetzt, wodurch langwierige Zeitspannen beim Wechsel von einem Schreib- auf einen Lesebus vermieden werden. Die durch diese Lösung gewonnene Zeit kann entweder für bessere Nachverfolgungsfunktionen mit höheren Frequenz der neuen Lernphasen oder für größere Systemspeicherbandbreiten verwendet werden.
- Das Fehlererfassungssystem in der Speicherschaltung kann durch Berechnung einer CRC-Prüfsumme bezüglich einer bestimmten Anzahl von Datenleitungen und bezüglich aller Bits eines Schreibbursts funktionieren. Die Prüfsumme wird an die Speichersteuerung zurückgeleitet, die dann entscheiden kann, ob die Datenübertragung fehlerfrei war oder nicht. Im Falle eines Fehlers kann die Speichersteuerung entscheiden, ob die Übertragung wiederholt werden soll, oder ob sogar eine Neuabstimmung erfolgen soll. Dies gilt auch für Lese- und Schreibvorgänge. Bei einem Schreibvorgang leitet die Speicherschaltung die Prüfsumme der empfangenen Daten zurück und die Speichersteuerung gleicht sie mit der selbstberechneten Prüfsumme der zuvor übertragenen Daten ab. Bei einem Lesevorgang überträgt die Speicherschaltung die Daten gemeinsam mit ihrer Prüfsumme und die Speichersteuerung vergleicht die Prüfsumme der empfangenen Daten mit der ebenfalls empfangenen Prüfsumme.
- Die Prüfsumme kann über neun Datenleitungen mal acht Bit pro Burst, d.h. 72 Datenbits für einen Datenburst berechnet werden. Die resultierenden acht Bit der Prüfsumme werden auf der Fehlerleitung an die Speichersteuerung
2 zurückgesandt, die wiederum mit einem 8-Bit-Burst zurückgeleitet werden. - In der vorliegenden Erfindung wird eine Maskierungsschaltung zum Maskieren zumindest eines Teils der Daten innerhalb der Speicherschaltung und innerhalb der Speichersteuerung verwendet, die zur Durchführung der CRC-Berechnung der Prüfsumme verwendet werden. Dies führt zu einem Verfahren, das zur Auswahl mindestens eines Datenbits oder einer vorgegebenen Anzahl von Datenbits zur Verwendung in einer Fehlererfassungsberechnung eingesetzt werden kann. Je nach Ausführungsform kann eine einzelne Datenleitung ausgewählt werden und die anderen Datenleitungen können maskiert werden. Auf diese Weise ist es möglich, acht Datenbits einer vorgegebenen Datenleitung auszuwählen, die über die Datenleitung von der Speichersteuerung zur Speicherschaltung übertragen werden, und andere Daten anderer Datenleitungen werden bei der Fehlererfassungsberechnung nicht berücksichtigt.
- Außerdem maskiert in einer weiteren Ausführungsform die Maskierungsschaltung Daten durch Ersetzen des Werts der Daten durch einen vorgegebenen Wert. Beispielsweise werden in einer Ausführungsform die maskierten Daten durch einen hohen Wert ersetzt. Das heißt, dass vorgegebene Daten und/oder vorgegebene Datenleitungen während der Datenübertragung vorgegebene Datenwerte erhalten können. Auf diese Weise kann es möglich sein, die Daten von acht Datenleitungen während des Datenbursts auf einen hohen Wert zu legen und nur eine Datenlei tung für eine Datenübertragung gemäß einem vorgegebenen Datenmuster zu verwenden. Das Datenmuster kann in der Speichersteuerung gespeichert oder von einem Datenmustergenerator, der Teil der Speichersteuerung und/oder der Speicherschaltung ist, erzeugt werden.
-
2 zeigt eine schematische Darstellung einer Ausführungsform der Erfindung mit einem Speichersystem1 , das eine Speichersteuerung2 und eine Speicherschaltung3 aufweist. Die Speicherschaltung3 kann als DRAM-Speicher ausgeführt sein, wobei in2 nur die Teile der Speicherschaltung3 gezeigt sind, die für das Verständnis der Erfindung von Interesse sind. Für die Speichersteuerung2 sind nur die Teile der Speichersteuerung2 dargestellt, die für das Verständnis der Erfindung von Interesse sind. Andere Teile sind nicht gezeigt und nicht ausführlich erläutert. - Die Speichersteuerung
2 umfasst eine Schaltung zum Bereitstellen12 , die über 72 erste Datenleitungen mit einem Parallel-Seriell-Umsetzer (P2S)14 verbunden ist. Der Parallel-Seriell-Umsetzer14 empfängt 72 Datenbits parallel, speichert 72 Datenbits und überträgt die 72 Datenbits als zweite Daten über neun zweite Datenleitungen parallel zu einem Datenburst aus 8 Datenbits über eine zweite Datenleitung15 an einen Seriell-Parallel-Umsetzer (S2P)16 der Speicherschaltung3 . Der Parallel-Seriell-Umsetzer14 stellt eine erste Datenschnittstelle dar. Der Parallel-Seriell-Umsetzer14 wird durch einen Datentakt mit einem Taktsignal17 getaktet. Bei jedem Takt des Taktsignals17 werden neun Datenbits parallel vom Parallel-Seriell-Umsetzer14 über die neun zweiten Datenleitungen15 übertragen, wobei acht Datenbits als ein Datenburst in Reihe auf einer Datenleitung übertragen werden. - Im Seriell-Parallel-Umsetzer
16 werden die eingehenden zweiten Daten an einer steigenden Flanke eines zweiten Taktsignals18 , das an den Seriell-Parallel-Umsetzer16 übertragen wird, gepuffert und abgetastet. Der Seriell-Parallel-Umsetzer stellt eine weitere zweite Datenschnittstelle dar. Die abgetasteten Daten eines Datenbursts bedeuten, dass 72 Datenbits vom Seriell-Parallel-Umsetzer16 über 72 dritte Datenleitungen19 parallel zu einer weiteren Maskierungsschaltung20 übertragen werden. Die dritten Datenleitungen19 stellen eine weitere dritte Datenschnittstelle dar. - Die weitere Maskierungsschaltung
20 maskiert mindestens ein Datenbit der empfangenden zweiten Daten eines Datenbursts und überträgt mindestens ein nicht maskiertes Datenbit über eine weitere vierte Datenschnittstelle an eine weitere Fehlererfassungsschaltung11 . Die weitere Fehlererfassungsschaltung11 kann mit Hilfe mindestens eines nicht maskierten Datenbits der zweiten Daten Fehlererfassungsinformationen berechnen. Die Fehlererfassungsinformation wird als ein zweites Fehlerergebnis durch acht vierte Datenleitungen21 an eine Vergleichseinheit22 der Speichersteuerung2 übertragen. Die vierte Datenleitung21 stellt eine zweite Datenschnittstelle auf der Seite der Speichersteuerung und eine weitere zweite Datenschnittstelle auf der Seite der Speicherschaltung dar. - Die Schaltung zum Bereitstellen
12 überträgt erste Daten mit denselben 72 Datenwerten an eine Maskierungsschaltung24 , die auch den zweiten Daten des Datenbursts entsprechen, die durch den Parallel-Seriell-Umsetzer14 über fünfte Datenleitungen23 an die Speicherschaltung3 als eine dritte Datenschnittstelle an die Maskierungsschaltung24 übertragen werden. Für die Datenübertragung von der Schaltung zum Bereitstellen12 zur Maskierungsschaltung24 stehen 72 fünfte Datenleitungen23 zur Verfügung. Die Maskierungsschaltung24 maskiert mindestens ein Datum der ersten Daten, die von den fünften Datenleitungen23 empfangen werden und überträgt mindestens ein nicht maskiertes Datum über 72 sechste Datenleitungen25 als eine vierte Datenschnittstelle an eine Fehlererfassungsschaltung26 . Die Fehlererfassungsschaltung26 berechnet ein Fehlerergebnis mit Hilfe des empfangenen mindestens einen nicht maskierten ersten Datums. Das Fehlerergebnis wird von acht siebten Datenleitungen27 an die Vergleichsschaltung22 übertragen. - Die Maskierungsschaltung
24 und die weitere Maskierungsschaltung20 kann dasselbe Maskierungsverfahren zum Maskieren mindestens eines Datenbits einsetzen. Das Maskierungsverfahren kann für die Maskierungsschaltung24 in der Speichersteuerung2 und für die weitere Maskierungsschaltung20 in der Speicherschaltung3 gespeichert werden. In einer weiteren Ausführungsform stehen, wie in2 gezeigt ist, die Maskierungsschaltung24 und die weitere Maskierungsschaltung20 mit einer Befehlsschaltung28 in Verbindung, welche für mindestens dieselben ersten und zweiten Daten denselben Maskierungsbefehl an die Maskierungsschaltung24 und die weitere Maskierungsschaltung20 überträgt. Die Befehlsschaltung28 ist über neun achte Datenleitungen29 mit der Maskierungsschaltung24 und über neun achte Datenleitungen30 mit der weiteren Maskierungsschaltung20 verbunden. - Der Maskierungsbefehl bestimmt, welche der ersten Daten, die von der Maskierungsschaltung
24 empfangen werden, und welche der zweiten Daten, die von der weiteren Maskierungsschaltung20 empfangen werden, maskiert werden und welche nicht. Die ersten und die zweiten Daten sind identisch und werden von der Schaltung zum Bereitstellen12 zur Verfügung gestellt. - In einer weiteren Ausführungsform kann der Maskierungsbefehl die Teile der ersten Daten bestimmen, die von der Maskierungsschaltung
24 maskiert werden, sowie die Teile der zweiten Daten, die von der weiteren Maskierungsschaltung20 maskiert werden, indem ein Wert eines maskierten Datenbits mit einem vorgegebenen Datenwert ersetzt wird. Beispielsweise können die Maskierungsschaltung24 und die weitere Maskierungsschaltung20 die Datenbits ersetzen, die mit einem vorgegeben hohen Wert, d.h. einer logischen „1" maskiert werden sollen. In einer weiteren Ausführungsform können die maskierten ersten und zweiten Daten von der Maskierungsschaltung24 und der weiteren Maskierungsschaltung20 durch einen niedrigen Wert, d.h. einer logischen „0" ersetzt werden. - Die Vergleichsschaltung
22 vergleicht das erste und zweite Fehlerergebnis, das jeweils von der Fehlererfassungsschaltung26 und von der weiteren Fehlererfassungsschaltung11 empfangen wird. Wenn die empfangenen Fehlerergebnisse in einer vorgegebenen Korrelation zueinander stehen, überträgt die Vergleichsschaltung22 ein Richtig-Signal an eine Steuerschaltung31 . In einer Ausführungsform kann die Korrelation darin bestehen, dass das erste und das zweite Fehlerergebnis gleich sind. Wenn die Ergebnisdaten der Fehlererfassungsschaltung26 und der weiteren Fehlererfassungsschaltung11 nicht in einer vorgegebenen Korrelation zueinander stehen, überträgt die Vergleichsschaltung22 ein Fehlersignal an die Steuerschaltung33 . - In der gezeigten Ausführungsform ist ein Taktgenerator
32 vorgesehen, der ein zweites Taktsignal18 an den Seriell-Parallel-Umsetzer16 und an eine Zeitsteuerungseinheit33 überträgt. Der Taktgenerator kann in der Speichersteuerung oder in der Speicherschaltung angeordnet sein. Die Zeitsteuerungseinheit33 empfängt zwei Eingänge von der Speicherschaltung31 . Ein erstes Eingangssignal40 steuert eine Zeitverzögerung des Taktsignals17 , das von dem zweiten Taktsignal18 abgeleitet wird, mit Hilfe der Zeitsteuerungseinheit33 in kleine Zeitintervalle; z.B. in 1 / 64 einer Intervalleinheit. - Das zweite Eingangssignal
41 steuert eine zeitliche Verschiebung des Taktsignals17 bezüglich des zweiten Taktsignals18 um eine halbe Intervalleinheit nach vorne oder nach hinten. Die Zeitsteuerungseinheit33 kann zum Verschieben des Taktsignals17 bezüglich des zweiten Taktsignals18 verwendet werden. Das zweite Taktsignal18 stellt eine Zeitbasis zur Verfügung, die von der Speicherschaltung verwendet werden kann. Das Taktsignal17 stellt eine zweite Zeitbasis zur Verfügung, die zum Übertragen der zweiten Daten über die erste Datenschnittstelle zu der Speicherschaltung eingesetzt wird. - Die zweiten Daten werden als ein Datensignal mit wechselndem Pegel übertragen, die im Vergleich zum zweiten Taktsignal
18 eine Phasenverschiebung aufweisen können. Die Phasenverschiebung zwischen dem Datensignal und dem zweiten Taktsignal18 wird von der Verschiebung des Taktsignals17 gesteuert. Das Taktsignal17 bestimmt die Zeitposition (Timing) der Übertragung der zweiten Daten und daher die Phasenverschiebung zwischen dem Datensignal der übertragenen zweiten Daten und dem zweiten Taktsignal18 . - Die Zeitsteuerungseinheit
33 überträgt das Taktsignal17 an den Parallel-Seriell-Umsetzer14 . Das Taktsignal17 kann ein wechselndes rechteckiges Frequenzsignal sein, welches mit einer Position einer steigenden Flanke die Zeitposition steuert, mit der die zweiten Daten an die Speicherschaltung übertragen werden. Der Taktgenerator32 kann das zweite Taktsignal18 an den Seriell-Parallel-Umsetzer16 der Speicherschaltung3 übertragen. Das zweite Taktsignal18 kann ein wechselndes rechteckiges Frequenzsignal sein, wobei die steigende Flanke des zweiten Taktsignals die Zeitpunkte bestimmt, zu denen die empfangenen und gepufferten Daten im Seriell-Parallel-Umsetzer18 abgetastet werden. - In einer Ausführungsform können die Maskierung und die Fehlererfassungsberechnungen (d.h. eine CRC-Prüfsummen-Kalkulation) in der Speichersteuerung
2 und der Speicherschaltung3 identisch sein. Das bedeutet, dass, wenn die zweiten Daten auf korrekte Weise von der Speichersteuerung2 an die Speicherschaltung3 mit der korrekten Phase, die sich auf das zweite Taktsignal18 der Speicherschaltung3 bezieht, übertragen werden, dann können die weitere Fehlererfassungsschaltung11 und die Fehlererfassungsschaltung26 dasselbe Fehlerergebnis (CRC-Prüfsumme) an die Vergleichsschaltung22 übertragen. Dies bedeutet, dass die Vergleichsschaltung22 nur ermitteln muss, ob das Fehlerergebnis der Fehlererfassungsschaltung26 und das Fehlerergebnis der Fehlererfassungsschaltung11 gleich sind. Ist dies der Fall, so über trägt die Vergleichsschaltung22 ein Richtig-Signal an die Steuerschaltung31 . Wenn die beiden empfangenen Fehlerergebnisse nicht gleich sind, ermittelt die Vergleichsschaltung22 einen Fehler für die Übertragung der zweiten Daten von der Speichersteuerung2 an die Speicherschaltung3 und überträgt daher ein Fehlersignal an die Steuerschaltung31 . - In einer weiteren Ausführungsform ist nur eine Datenschnittstelle an der Speichersteuerung und an der Speicherschaltung zum Austausch von Daten und Fehlerergebnissen oder Befehlssignalen vorgesehen.
- In einer weiteren Ausführungsform kann die Vergleichsschaltung als eine Analyseschaltung ausgebildet sein, die das erste und/oder das zweite Fehlerergebnis analysiert. In einer Ausführungsform kann die Analyseschaltung eine umgekehrte Berechnung der Fehlererfassungsberechnung in der Speicherschaltung durchführen, um die nicht maskierten Daten zu erzeugen, die zur Berechnung des zweiten Fehlerergebnisses verwendet wurden. In dieser Ausführungsform ist die Analyseschaltung direkt mit der Schaltung zum Bereitstellen verbunden und vergleicht die Daten, die mit den neu berechneten Daten zur Speicherschaltung übertragen wurden.
- In einer weiteren Ausführungsform kann die Maskierungsschaltung
24 mit einem ersten Datenregister50 verbunden sein und die weitere Maskierungsschaltung20 kann mit einem zweiten Datenregister51 verbunden sein. In dem ersten und zweiten Datenregister50 ,51 sind Maskierungsmuster gespeichert, die zur Maskierung der Daten in der Maskierungsschaltung24 und in der weiteren Maskierungsschaltung20 verwendet werden. Das Maskierungsdatenmuster kann der Maskierungsschaltung24 und der weiteren Maskierungsschaltung20 auch von der Befehlsschaltung28 zur Verfügung gestellt und während des Betriebs der Speichersteuerung und der Speicherschaltung verändert werden. Die Befehlsschaltung kann bestimmen, welche Daten eines Datenbursts maskiert werden und welche nicht. Diese In formation kann durch die Position der Datenbits im Burst, die maskiert werden sollen, angegeben werden. Zum Beispiel: die ersten drei Datenbits und das letzte Datenbit des Datenbursts müssen maskiert werden. Diese Information wird von der Maskierungsschaltung und der weiteren Maskierungsschaltung verwendet, um zu bestimmen, welche Datenbits maskiert werden. - In einer Ausführungsform übertragen die Maskierungsschaltung und die weitere Maskierungsschaltung die maskierten Daten und die nicht maskierten Daten an die Fehlererfassungsschaltung und die weitere Fehlererfassungsschaltung. Die Werte der maskierten Daten können mit vorgegebenen Werten bestimmt werden.
- In einer weiteren Ausführungsform ist es möglich, die Phase des zweiten Taktsignals
18 zu verändern, um die Zeitposition der Datenübertragung bezüglich der Zeitbasis, d.h. das zweite Taktsignal18 , einzustellen. -
3 zeigt einen Verfahrensablauf zum Synchronisieren der Zeitbasis der Übertragung der zweiten Daten vom Parallel-Seriell-Umsetzer14 zum Seriell-Parallel-Umsetzer16 . An einem ersten Programmschritt100 werden zweite Daten von der Schaltung zum Bereitstellen12 an den Parallel-Seriell-Umsetzer14 und an die Maskierungsschaltung24 übertragen. Die zweiten Daten werden im Parallel-Seriell-Umsetzer14 gespeichert und mit steigenden Flanken des Taktsignals17 an den Seriell-Parallel-Umsetzer16 der Speicherschaltung3 übertragen. Die Zeitsteuerungseinheit33 ist in diesem Zustand in einer theoretischen Mittelphase, die optimal für die Übertragung der zweiten Daten ist. - In einem weiteren Programmschritt
110 schaltet die Steuerschaltung31 die Zeitsteuerungseinheit33 mit dem zweiten Eingangssignal im Vergleich zum zweiten Taktsignal18 um eine halbe Intervalleinheit nach vorne. Dies bedeutet, dass das Taktsignal17 bezüglich des Taktsignals18 um eine halbe Intervalleinheit nach vorne verschoben ist. In einem nachfol genden Programmschritt120 wird ein Burst mit zweiten Daten mit 72 Datenbits vom Parallel-Seriell-Umsetzer14 mit steigenden Flanken des Taktsignals17 übertragen. Der Seriell-Parallel-Umsetzer16 empfängt und ermittelt die empfangenen Daten mit steigenden Flanken des zweiten Taktsignals18 und gibt die ermittelten Daten in einem Programmschritt130 an die weitere Maskierungsschaltung20 aus. - Die ersten Daten, die identisch mit den zweiten Daten sind, werden in einem nachfolgenden Programmschritt
140 von der Schaltung zum Bereitstellen17 an die Maskierungsschaltung24 übertragen. Die Maskierungsschaltung24 und die weitere Maskierungsschaltung20 maskieren die empfangenen ersten und zweiten Daten in einem Programmschritt150 mit dem gleichen Maskierungsverfahren. Das Maskierungsverfahren kann von der Befehlsschaltung28 mit Hilfe eines Maskierungsbefehls, der von der Befehlsschaltung zu der Maskierungsschaltung24 und zu der weiteren Maskierungsschaltung20 übertragen wird, bestimmt werden. - Die maskierten ersten Daten werden in einen Programmschritt
160 von der Maskierungsschaltung24 an die Fehlererfassungsschaltung26 übertragen. In einem Programmschritt170 werden zusätzlich die maskierten zweiten Daten der weiteren Maskierungsschaltung20 an die weitere Fehlererfassungsschaltung11 übertragen. Die weitere Fehlererfassungsschaltung11 berechnet mit Hilfe zumindest der nicht maskierten zweiten Daten ein zweites Fehlerergebnis, das an die Vergleichsschaltung22 übertragen wird. Zur selben Zeit berechnet die Fehlererfassungsschaltung26 ein erstes Fehlerergebnis mit Hilfe zumindest der nicht maskierten ersten Daten von der Maskierungsschaltung24 und überträgt in einem Programmschritt180 das berechnete Fehlerergebnis an die Vergleichsschaltung22 . - Die Vergleichsschaltung
22 vergleicht die beiden Fehlerergebnisse und überträgt in Programmschritt190 ein Fehler- oder Richtig-Signal an die Steuerschaltung31 in Abhängigkeit von dem Vergleich der beiden Fehlerergebnisse. Wenn die beiden Fehlerergebnisse gleich sind, wird ein Richtig-Signal übertragen. Wenn die beiden Fehlerergebnisse unterschiedlich sind, wird ein Fehler-Signal übertragen. - Die Steuerschaltung
31 empfängt das Richtig- oder Fehler-Signal in einem Programmschritt200 . Bei Empfang des Fehlersignals verschiebt die Steuerschaltung31 in Programmschritt210 die Zeitsteuerungseinheit33 mit dem ersten Eingangssignal40 um eine Zeiteinheit, d.h. 1/64 einer Intervalleinheit zu einer späteren Zeitposition bezüglich des zweiten Taktsignals18 . - In einem nachfolgenden Programmschritt
220 werden wieder neue zweite Daten zur Verfügung gestellt und vom Parallel-Seriell-Umsetzer14 mit der neu abgestimmten Taktzeit übertragen. Zur selben Zeit stellt die Schaltung zum Bereitstellen in einem Programmschritt230 die neuen ersten Daten der Maskierungsschaltung24 zur Verfügung. Die neuen ersten und zweiten Daten sind identisch. Die neuen ersten und zweiten Daten werden wie oben erläutert in der Speichersteuerung und in der Speicherschaltung verarbeitet und ein erstes und zweites Fehlerergebnis werden in einem Programmschritt240 an die Vergleichsschaltung22 übertragen. Die Vergleichsschaltung22 überträgt ein Richtig- oder Fehler-Signal an die Steuerschaltung31 . Die Steuerschaltung31 fährt damit fort, die Zeitsteuerungseinheit33 durch eine Zeiteinheit schrittweise auf eine spätere Zeit abzustimmen, und die neuen ersten und zweiten Daten werden übertragen, und Fehlerergebnisse werden in der Speicherschaltung und der Speichersteuerung berechnet, bis die Vergleichsschaltung ein Richtig-Signal an die Steuerschaltung31 überträgt. - Nach Empfang eines Richtig-Signals im Programmschritt
250 verschiebt die Steuerschaltung31 in einem nachfolgenden Programmschritt260 das Taktsignal17 um eine halbe Intervalleinheit bezüglich des zweiten Taktsignals18 durch das zweite Eingangssignal, das die Zeitsteuerungseinheit33 steuert, nach hinten. - Anschließend überträgt die Schaltung zum Bereitstellen
12 8 eindeutige Werte als Burstgruppe, wobei zwei Bits des Bursts einen zeitlichen Abstand aufweisen, der einer Intervalleinheit entspricht. Die acht Bits können beispielsweise ein deBruijn-Code sein. Die acht Bits können einen hohen Wert und sieben niedrige Werte aufweisen. Bei einem ersten Burst befindet sich das Bit mit dem hohen Wert an der ersten Bitposition des Bursts. Bei einem zweiten Burst befindet sich das Bit mit dem hohen Wert an der zweiten Bitposition des Datenbursts. Bei dem dritten Datenburst befindet sich das Bit mit dem hohen Wert an der Position des dritten Bits des Datenbursts, und so weiter. Bei dem achten Datenburst befindet sich der hohe Wert an der letzten Bitposition des Datenbursts. Jeder Datenburst wird, wie oben erläutert, parallel an die Maskierungsschaltung24 übertragen. Zusätzlich berechnen die Maskierungsschaltung24 und die weitere Maskierungsschaltung20 für jeden Burst ein erstes und zweites Fehlerergebnis. Für jeden Datenburst überträgt die Vergleichsschaltung22 ein Fehler- oder Richtig-Signal an die Steuerschaltung31 . Die Steuerschaltung31 ermittelt die Anzahl von Bursts und daher die Bitposition des Bits des hohen Werts, für das ein Richtig-Signal empfangen wird. Die Steuerschaltung31 setzt für diese Position des Bits mit dem hohen Wert einen Ausgangszeitverweis, der einen Zeitpunkt zum Übertragen eines korrekten Datenbursts darstellt. Der Ausgangszeitverweis bestimmt die Position des Bits mit dem hohen Wert im Burst, für das ein Richtig-Signal empfangen wurde, und zu welchem Zeitpunkt mit der Übertragung eines Datenbursts vom Parallel-Seriell-Umsetzer14 zur Speicherschaltung3 begonnen werden sollte. - Nach diesem Programmschritt
270 verschiebt die Steuerschaltung31 in einem Programmschritt280 das Taktsignal17 um eine halbe Intervalleinheit bezüglich des zweiten Taktsignals18 mit Hilfe des zweiten Eingangssignals41 nach vorne. Dann werden dem Seriell-Parallel-Umsetzer14 und der Maskierungsschaltung24 von der Schaltung zum Bereitstellen12 ein oder mehrere zufällige Datenmuster in den Datenbursts zur Verfügung gestellt. - Die zufälligen Datenmuster werden dem Parallel-Seriell-Umsetzer
14 von der Schaltung zum Bereitstellen17 zur Verfügung gestellt und an den Seriell-Parallel-Umsetzer16 der Speicherschaltung übertragen. Die zufälligen Daten werden in einem Datenburst übertragen, jedoch kann während des Datenbursts mindestens ein Übergang von einem hohen und einem niedrigen Datenwert stattfinden. Dasselbe zufällige Datenmuster wird von der Schaltung zum Bereitstellen12 an die Maskierungsschaltung24 übertragen. Zusätzlich wird das empfangene Datenmuster im Parallel-Seriell-Umsetzer16 auf der Zeitbasis des zweiten Taktsignals18 gespeichert und durchgemustert. Die durchgemusterten Zufallsdaten werden an die weitere Maskierungsschaltung20 übertragen. Die weitere Maskierungsschaltung20 maskiert die übertragenen Zufallsdatenmuster gemäß dem vorgegebenen Maskierungsverfahren und überträgt die maskierten Daten an die weitere Fehlererfassungsschaltung11 . Die weitere Fehlererfassungsschaltung11 berechnet ein zweites Fehlerergebnis und überträgt das zweite Fehlerergebnis an die Vergleichsschaltung22 . - Zur selben Zeit maskiert die Maskierungsschaltung
24 die übertragenen Zufallsdatenmuster gemäß dem vorgegebenen Maskierungsverfahren und überträgt die maskierten Zufallsdaten an die Fehlererfassungsschaltung26 . Die Fehlererfassungsschaltung26 berechnet ein erstes Fehlerergebnis und überträgt das erste Fehlerergebnis in einem Programmschritt290 an die Vergleichsschaltung22 . - Die Vergleichsschaltung
22 erzeugt ein Richtig-Signal, wenn die beiden empfangenen Fehlerergebnisse identisch sind und überträgt das Richtig-Signal an die Steuerschaltung31 . Die Vergleichsschaltung22 erzeugt ein Fehlersignal und überträgt das Fehlersignal an die Steuerschaltung31 , wenn die Fehlerergebnisse unterschiedlich sind. - Die Steuerschaltung
31 beobachtet das Richtig- oder Fehlersignal und stimmt die Verzögerung der Zeitsteuerungseinheit33 in einem Programmschritt300 gemäß der Phasenermittlungstabelle, wie in4 gezeigt, ab. Die Phasenermittlungstabelle umfasst drei Spalten, die sich erstens auf eine Zeitposition des Taktsignals17 gegenüber dem zweiten Taktsignals18 , zweitens auf den Wert des Vergleichs der Vergleichsschaltung22 und drittens auf die aus der Situation abgestimmte Aktion beziehen. - In der relativen zeitlichen Situation, in der sich der Datentakt (d.h. das Taktsignal
17 ) in Bezug auf das zweite Taktsignal18 in einer nach vorne verschobenen Position befindet, spricht man von „frühen" Daten. Tritt in dieser relativen zeitlichen Situation ein Richtig-Signal auf, verändert die Steuerschaltung31 die zeitliche Verzögerung nicht. Empfängt jedoch die Steuerschaltung31 in dieser relativen zeitlichen Situation ein Fehlersignal, stimmt die Steuerschaltung31 die Zeitsteuereinheit33 durch den ersten Signaleingang Schritt für Schritt mit einer Zeiteinheit auf eine spätere Zeitposition bezüglich des zweiten Taktsignals18 ab. Nach jeder Veränderung der Zeitposition des Taktsignals17 wird ein Datenburst an den Speicher übertragen und der Datenburst wird in der Speicherschaltung und in der Speichersteuerung wie oben erläutert verarbeitet und zwei Fehlerergebnisse werden berechnet und an die Vergleichsschaltung22 übertragen. Dieser Vorgang wird wiederholt, bis von der Vergleichsschaltung22 ein Richtig-Signal ausgegeben und in einem Programmschritt310 an die Steuerschaltung31 übertragen wird. - Nach dem Programmschritt
310 schaltet die Steuerschaltung33 die Zeitsteuerungseinheit33 im Programmschritt320 für einen Normalbetrieb um eine halbe Intervalleinheit zu einer theore tischen Mitte des zweiten Taktsignals18 zurück. Nun befindet sich die Zeitposition in einer verbesserten Position und die Zeitsteuerungseinheit33 ist gesperrt. Die weiteren Daten werden von der Speichersteuerung an die Speicherschaltung übertragen, ohne die Zeitposition des Taktsignal17 zu verändern. - In einer weiteren Ausführungsform kann jedes Mal, wenn die zweiten Daten von der Speichersteuerung an die Speicherschaltung
3 übertragen werden, eine Maskierungsinformation von der Befehlsschaltung28 an die weitere Maskierungsschaltung20 der Speicherschaltung30 übertragen werden. Dieselbe Maskierungsinformation wird von der Befehlsschaltung28 an die Maskierungsschaltung24 übertragen. - Wenn die zweiten Daten im Vergleich zum dem zweiten Taktsignal
18 verzögert sind, spricht man von „späten" Daten. In dieser Situation verschiebt die Steuerschaltung31 die Zeitposition der zweiten Daten nur dann auf einen früheren Zeitpunkt bezüglich des zweiten Taktsignals, wenn von der Vergleichsschaltung22 ein Richtig-Signal empfangen wird. - Befinden sich die Daten in einer Mittenposition, verändert die Steuerschaltung
31 die Abstimmung der Zeitsteuerungseinheit33 nicht, ungeachtet dessen, ob das Signal von der Vergleichsschaltung ein Fehlersignal oder ein Richtig-Signal ist. - Wenn sich die zweiten Daten im Vergleich zum zweiten Taktsignal
18 in einer frühen Position befinden, verschiebt die Steuerschaltung31 die zweiten Daten im Vergleich zum zweiten Taktsignal18 zu einer späteren Zeitposition, wenn von der Vergleichsschaltung ein Fehlersignal empfangen wird. - Ein Prinzip dieser Steuerungsstrategien besteht darin, dass, wenn die Taktzwischenspeicherung oder das Puffern der Daten an der Speicherschaltung um eine halbe Intervalleinheit (d.h. um die Hälfte des Zeitunterschieds zwischen zwei Datenbits) vom gedachten Mittelpunkt nach vorne verschoben wird, und wenn die zweiten Daten korrekt abgetastet werden (was bedeutet, dass ein Richtig-Signal von der Vergleichsschaltung
22 an die Steuerschaltung31 übertragen wird), dann muss sich das Taktsignal bereits an einer früheren Zeitposition befunden haben. Dies bedeutet, dass die Daten relativ spät sind und zu einer früheren Zeitposition verschoben werden sollten. Das Gegenteil ist der Fall, wenn das Signal der Vergleichsschaltung ein Fehlersignal ist. - Auf diese Weise fungiert der Vergleich der Fehlererfassungsschaltungen als Phasendetektor, der einen Binärwert zur Verfügung stellt, welcher eine frühe oder späte Phaseninformation darstellt. Diese Information wird letztendlich dazu verwendet, die Zeit in der Art eines geschlossenen Regelkreises einzustellen, bis eine gleichwertige Anzahl an frühen/späten Daten zu dem stabilen Zeitpunkt wird, zu dem das System geschlossen wird. Sobald das System geschlossen wird, kann der Zwischenspeicherungstakt nach hinten zu einer Mittelposition für eine verbesserte Datenzwischenspeicherung verschoben werden.
- Obwohl sich die vorhergehende Beschreibung auf Ausführungsformen der vorliegenden Erfindung bezieht, können andere und weiterführende Ausführungsformen der Erfindung entwickelt werden, ohne dabei über ihren grundlegenden Umfang hinauszugehen, der in den nachfolgenden Patentansprüchen angegeben ist.
-
- 1
- Speichersystem
- 2
- Speichersteuerung
- 3
- Speicherschaltung
- 4
- Datenleitung
- 5
- Fehlerleitung
- 6
- Signalleitung
- 7
- Speicherelemente
- 8
- Lese-/Schreibschaltung
- 9
- Eingangs-/Ausgangsschaltung
- 10
- zweite Eingangs-/Ausgangsschaltung
- 11
- weitere Fehlererfassungsschaltung
- 12
- Bereitstellungsschaltung
- 13
- erste Datenleitungen
- 14
- Parallel-Seriell-Umsetzer
- 15
- zweite Datenleitungen
- 16
- Seriell-Parallel-Umsetzer
- 17
- Taktgebungssignal
- 18
- zweites Taktsignal
- 19
- dritte Datenleitungen
- 20
- weitere Maskierungsschaltung
- 21
- vierte Datenleitungen
- 22
- Vergleichsschaltung
- 23
- fünfte Datenleitungen
- 24
- Maskierungsschaltung
- 25
- sechste Datenleitungen
- 26
- Fehlererfassungsschaltung
- 27
- siebte Datenleitungen
- 28
- Befehlsschaltung
- 29
- achte Datenleitung
- 30
- neunte Datenleitung
- 31
- Steuerschaltung
- 32
- Taktgenerator
- 33
- Zeitsteuerungseinheit
- 40
- erstes Eingangssignal
- 41
- zweites Eingangssignal
Claims (32)
- Speichersteuerung (
2 ), welche die folgenden Merkmale aufweist: – eine erste Datenschnittstelle, um zumindest Daten an eine Speicherschaltung (3 ) zu übertragen; – eine Maskierungsschaltung (24 ); – eine Schaltung zum Bereitstellen (12 ) von Daten, die mit der ersten Datenschnittstelle und der Maskierungsschaltung (24 ) gekoppelt ist; wobei die Schaltung zum Bereitstellen (12 ) von Daten dazu ausgebildet ist, dieselben Daten an die erste Datenschnittstelle und an die Maskierungsschaltung (24 ) zu übertragen; wobei die erste Datenschnittstelle dazu ausgebildet ist, die von der Schaltung zum Bereitstellen (12 ) von Daten empfangenen Daten mit einer vorgegebenen Zeitposition bezüglich einer Referenzzeit auszugeben; – eine Fehlererfassungsschaltung (26 ), die mit der Maskierungsschaltung (24 ) gekoppelt ist; wobei die Maskierungsschaltung (24 ) dazu ausgebildet ist, um Teile der Daten zu maskieren und zumindest einen nicht maskierten Teil der Daten an die Fehlererfassungsschaltung (26 ) zu übertragen; wobei die Fehlererfassungsschaltung (26 ) dazu ausgebildet ist, um ein erstes Fehlerergebnis mit Hilfe der empfangenen nicht maskierten Daten zu berechnen; – eine Analyse-Vergleichs-Schaltung, die mit einer Fehlererfassungsschaltung (26 ) gekoppelt ist und zum Empfangen des ersten Fehlerergebnisses ausgebildet ist; wobei die Analyse-Vergleichs-Schaltung zum Empfangen eines zweiten Fehlerergebnisses der Speicherschaltung (3 ) ausgebildet ist; wobei die Analyse-Vergleichs-Schaltung dazu ausgebildet ist, um das erste und das zweite Fehlerergebnis zu analysieren, um eine Korrelationsinformation herzustellen; und – eine Steuerschaltung (31 ), die zum Empfangen der Kor relationsinformation ausgebildet ist; wobei die Steuerschaltung (31 ) zum Steuern der Zeitposition des Datenausgangs über die erste Datenschnittstelle bezüglich der Referenzzeit auf der Grundlage der Korrelationsinformation ausgebildet ist. - Speichersteuerung (
2 ) nach Anspruch 1, die weiterhin eine zweite Datenschnittstelle zum Empfangen von Daten von der Speicherschaltung (3 ) aufweist. - Speichersteuerung (
2 ) nach Anspruch 2, wobei die Analyse-Vergleichs-Schaltung mit der zweiten Schnittstelle gekoppelt und ausgebildet ist, um das zweite Fehlerergebnis der Speicherschaltung (3 ) von der zweiten Schnittstelle zu empfangen. - Speichersteuerung (
2 ) nach einem der vorangehenden Ansprüche, wobei die Maskierungsschaltung (24 ) dazu ausgebildet ist, um ein Datenbit auszuwählen und ein anderes Datenbit zu maskieren, wobei das eine Datenbit der nicht maskierte Teil der Daten ist, die der Fehlererfassungsschaltung (26 ) zugeführt werden. - Speichersteuerung (
2 ) nach einem der vorangehenden Ansprüche, wobei die Schaltung zum Bereitstellen (12 ) über eine vorgegebene Anzahl von parallelen Datenkanälen mit der Maskierungsschaltung (24 ) gekoppelt ist, wobei die Maskierungsschaltung (24 ) über eine vorgegebene Anzahl von Datenkanälen mit der Fehlererfassungsschaltung (26 ) gekoppelt ist, wobei die Maskierungsschaltung (24 ) dazu ausgebildet ist, um mindestens einen Datenkanal auszuwählen und den anderen Datenkanal zu maskieren. - Speichersteuerung (
2 ) nach einem der vorangehenden Ansprüche, wobei die Maskierungsschaltung (24 ) dazu ausgebildet ist, um Daten zu maskieren, indem ein Wert eines maskierten Bits der Daten mit einem vorgegebenen Wert ersetzt wird und der vorgegebene Wert des maskierten Datums und die nicht maskierten Daten an die Fehlererfassungsschaltung (26 ) zu übertragen. - Speichersteuerung (
2 ) nach einem der vorangehenden Ansprüche, wobei die Maskierungsschaltung (24 ) mit einer Befehlsschaltung (28 ) gekoppelt ist; wobei die Maskierungsschaltung (24 ) dazu ausgebildet ist, um einen Steuerbefehl zu empfangen, der ein von der Maskierungsschaltung (24 ) eingesetztes Maskierungsverfahren bestimmt. - Speichersteuerung (
2 ) nach Anspruch 7, wobei die Maskierungsschaltung (24 ) über Datenkanäle mit der Fehlererfassungsschaltung (26 ) verbunden ist, wobei die Maskierungsschaltung (24 ) ausgebildet ist, um entsprechend dem bestimmten Maskierungsverfahren nur einen der Datenkanäle zu maskieren. - Speichersteuerung (
2 ) nach Anspruch 7, wobei die Maskierungsschaltung (24 ) ausgebildet ist, um gemäß dem bestimmten Maskierungsverfahren nur ein vorgegebenes Datenbit der Daten nicht zu maskieren. - Speichersteuerung (
2 ) nach einem der vorangehenden Ansprüche, wobei die Steuerschaltung (31 ) ausgebildet ist, um die Zeitposition des Datenausgangs der ersten Datenschnittstelle bezüglich der Referenzzeit zu einer Zeitposition anzupassen, bei der die Korrelationsinformation der Analyse-Vergleichs-Schaltung eine vorgegebene Korrelation zwischen dem ersten und dem zweiten Fehlerergebnis anzeigt. - Speichersteuerung (
2 ) nach einem der vorangehenden Ansprüche, wobei die Korrelationsinformation ein Richtig-Hinweis ist, der anzeigt, dass das erste und das zweite Fehlerergebnis gleich sind, oder ein Fehler-Hinweis, der anzeigt, dass das erste und das zweite Fehlerergebnis unterschiedlich sind. - Speichersteuerung (
2 ) nach einem der vorangehenden Ansprüche, wobei die Fehlererfassungsschaltung (26 ) eine zyklische Redundanzberechnungsschaltung ist. - Speichersteuerung (
2 ) nach einem der vorangehenden Ansprüche, wobei die Speichersteuerung (2 ) einen Maskierungssteuerbefehl an die Speicherschaltung (3 ) überträgt, der ein Verfahren zur Maskierung von Daten bestimmt, bevor eine Fehlererfassungsberechnung zur Erzeugung des zweiten Fehlerergebnisses durchgeführt wird. - Speichersteuerung (
2 ) nach einem der vorangehenden Ansprüche, wobei der Steuerbefehl durch ein Datenmuster bestimmt, welche der empfangenen Daten maskiert werden sollen. - Speichersteuerung (
2 ) nach einem der vorangehenden Ansprüche, wobei die Maskierungsschaltung (24 ) mit einem Modusregister verbunden ist, welches dazu ausgebildet ist zu bestimmen, welche der empfangenen Daten maskiert werden sollen. - Speicherschaltung (
3 ), die folgende Merkmale aufweist: – Speicherelemente (7 ) zum Speichern von Daten; – eine Datenschnittstelle, die dazu ausgebildet ist, zumindest Daten aus einer Speichersteuerung (2 ) zu empfangen, die Daten zu Puffern, die gepufferten Daten entsprechend einer Referenzzeit durchzumustern und die durchgemusterten Daten auszugeben; – eine mit der Datenschnittstelle gekoppelte Maskierungsschaltung (24 ), die dazu ausgebildet ist, die Ausgangsdaten zu empfangen und einen Teil der Daten zu maskieren und mindestens einen Teil der nicht maskierten Daten auszugeben; und – eine mit der Maskierungsschaltung (24 ) gekoppelte Fehlererfassungsschaltung (26 ), die dazu ausgebildet ist, die nicht maskierten Daten zu empfangen und ein zweites Fehlerergebnis auszugeben, das an die Speichersteuerung (2 ) zurück übertragen wird. - Speicherschaltung (
3 ) nach Anspruch 16, wobei die Maskierungsschaltung (24 ) dazu ausgebildet ist, ein Datenbit der empfangenen Daten auszuwählen und andere Datenbits der empfangenen Daten zu maskieren. - Speicherschaltung (
3 ) nach einem der Ansprüche 16 oder 17, wobei die Datenschnittstelle über eine vorgegebene Anzahl von parallelen Datenkanälen mit der Maskierungsschaltung (24 ) gekoppelt ist, wobei die Maskierungsschaltung (24 ) über eine vorgegebene Anzahl von Datenkanälen mit der Fehlererfassungsschaltung (26 ) gekoppelt ist, wobei die Maskierungsschaltung (24 ) dazu ausgebildet ist, mindestens einen Datenkanal auszuwählen und die anderen Datenkanäle zu maskieren. - Speicherschaltung (
3 ) nach einem der Ansprüche 16 bis 18, wobei die Maskierungsschaltung (24 ) dazu ausgebildet ist, ein Datenbit durch Ersetzen des Werts des Datenbits mit einem vorgegebenen Wert zu maskieren und den ersetzten Wert der maskierten Daten und der nicht maskierten Daten an die Fehlererfassungsschaltung (26 ) zu übertragen. - Speicherschaltung (
3 ) nach einem der Ansprüche 16 bis 19, wobei die Maskierungsschaltung (24 ) mit einer Befehlsleitung gekoppelt ist; wobei die Maskierungsschaltung (24 ) dazu ausgebildet ist, über die Befehlsleitung einen Maskierungssteuerbefehl zu empfangen, der ein Maskierungsverfahren bestimmt, die von der Maskierungsschaltung (24 ) eingesetzt wird. - Speicherschaltung (
3 ) nach Anspruch 20, wobei das Maskierungsverfahren bestimmt, dass einer der Datenkanäle nicht maskiert ist und die anderen Datenkanäle maskiert sind. - Speicherschaltung (
3 ) nach Anspruch 20, wobei das Maskierungsverfahren bestimmt, dass nur ein vorgegebenes Datenbit nicht maskiert ist. - Speicherschaltung (
3 ) nach Anspruch 20, wobei das Maskierungsverfahren bestimmt, dass die Maskierungsschaltung (24 ) ein Maskierungsdatenmuster berücksichtigt. - Speicherschaltung (
3 ) nach einem der Ansprüche 16 bis 23, wobei die Fehlererfassungsschaltung (26 ) eine zyklische Redundanzberechnungsschaltung ist. - Speicherschaltung (
3 ) nach einem der Ansprüche 16 bis 24, wobei die Maskierungsschaltung (24 ) dazu ausgebildet ist, von dem von der Speichersteuerung (2 ) empfangenen Steuerbefehl gesteuert zu werden. - Speichersystem (
1 ), das folgende Merkmale aufweist: – eine Speichersteuerung (2 ) und eine Speicherschaltung (3 ), die miteinander gekoppelt sind; wobei die Speichersteuerung (2 ) die folgenden Merkmale aufweist: – eine erste Datenschnittstelle, um zumindest Daten an eine Speicherschaltung (3 ) zu übertragen; – eine erste Maskierungsschaltung (24 ); – eine Schaltung zum Bereitstellen (12 ) von Daten, die mit der ersten Datenschnittstelle und der ersten Maskierungsschaltung (24 ) gekoppelt ist; wobei die Schaltung zum Bereitstellen (12 ) von Daten dazu ausgebildet ist, dieselben Daten an die erste Datenschnittstelle und an die erste Maskierungsschaltung (24 ) zu übertragen; wobei die erste Datenschnittstelle dazu ausgebildet ist, die von der Schaltung zum Bereitstellen (12 ) von Daten empfangenen Daten mit einer vorgegebenen Zeitposition bezüglich der Referenzzeit auszugeben; – eine mit der ersten Maskierungsschaltung (24 ) gekoppelte erste Fehlererfassungsschaltung (26 ); wobei die erste Maskierungsschaltung (24 ) dazu ausgebildet ist, Teile der Daten zu maskieren und zumindest einen nicht maskierten Teil der Daten an die erste Fehlererfassungsschaltung (26 ) zu übertragen; wobei die erste Fehlererfassungsschaltung (26 ) dazu ausgebildet ist, mit Hilfe der empfangenen nicht maskierten Daten ein erstes Fehlerergebnis zu berechnen; und – eine mit der Fehlererfassungsschaltung gekoppelte Analyse-Vergleichs-Schaltung, die zum Empfangen des ersten Fehlerergebnisses dient; wobei die Analyse-Vergleichs-Schaltung zum Empfangen des zweiten Fehlerergebnisses von der Speicherschaltung (3 ) ausgebildet ist; wobei die Analyse-Vergleichs-Schaltung dazu ausgebildet ist, das erste und zweite Fehlerergebnis zu analysieren, um eine Korrelationsinformation zu erhalten; und – eine Steuerschaltung (31 ), die zum Empfangen der Korrelationsinformation ausgebildet ist; wobei die Steuerschaltung (31 ) zum Steuern der Zeitposition des Datenausgangs über die erste Datenschnittstelle bezüglich der Referenzzeit auf Grundlage der Korrelationsinformation ausgebildet ist; und wobei die Speicherschaltung (3 ) die folgenden Merkmale aufweist: – Speicherelemente (7 ) zum Speichern von Daten; – eine zweite Datenschnittstelle, die dazu ausgebildet ist, zumindest Daten von der Speichersteuerung (2 ) zu empfangen, die Daten zu Puffern, die gepufferten Daten entsprechend einer Referenzzeit durchzumustern und die durchgemusterten Daten auszugeben; – eine mit der zweiten Datenschnittstelle gekoppelte zweite Maskierungsschaltung (20 ), die dazu ausgebildet ist, die Ausgangsdaten zu empfangen und einen Teil der Daten zu maskieren und mindestens einen Teil der nicht maskierten Daten auszugeben; und – eine mit der zweiten Maskierungsschaltung (20 ) gekoppelte zweite Fehlererfassungsschaltung (11 ), die dazu ausgebildet ist, die nicht maskierten Daten zu empfangen und das zweite Fehlerergebnis, das an die Analyse-Vergleichs-Schaltung zurück gegeben wird, auszugeben. - Speichersystem (
1 ) nach Anspruch 26, wobei die Speichersteuerung (2 ) weiterhin eine über eine Befehlsleitung mit der ersten und zweiten Maskierungsschaltung (24 ,20 ) verbundene Befehlsschaltung (28 ) aufweist; wobei die Befehlsschaltung (28 ) ein von der ersten und der zweiten Maskierungsschaltung (24 ,20 ) durchgeführtes Maskierungsverfahren bestimmt. - Verfahren zum Anpassen einer Phasenbeziehung zwischen Signalen, welche die folgenden Schritte umfasst: a) Maskieren eines Teils von ersten Daten; b) Durchführen einer Fehlererfassungsberechnung in einer Speichersteuerung (
2 ) mit Hilfe mindestens eines Teils der nicht maskierten ersten Daten, wobei ein erstes Fehlerergebnis erzeugt wird; c) Übertragen von zweiten Daten von der Speichersteuerung (2 ) an eine Speicherschaltung (3 ) mit einer vorgegebenen Zeitposition bezüglich einer Referenzzeit, wobei die ersten und die zweiten Daten dieselben sind; d) Empfangen eines zweiten Fehlerergebnisses von der Speicherschaltung (3 ), das auf der Grundlage der zweiten Daten berechnet wird; e) Vergleichen der ersten und zweiten Fehlerergebnisse; und f) in Abhängigkeit von dem Ergebnis des Vergleichs, Anpassen der Zeitposition der Übertragen von Daten von der Speichersteuerung (2 ) zur Speicherschaltung (3 ). - Verfahren nach Anspruch 28, wobei die Speicherschaltung (
3 ) zumindest einen Teil der empfangenen zweiten Daten maskiert, und mindestens einen Teil der nicht maskierten zweiten Daten zur Durchführung einer Fehlererfassungsberechnung verwendet werden, um das zweite Fehlerergebnis in der Speicherschaltung (3 ) zu berechnen. - Verfahren nach Anspruch 28 und 29, wobei dieselbe Fehlererfassungsberechnung in der Speichersteuerung (
2 ) und in der Speicherschaltung (3 ) durchgeführt wird, und von den ersten Daten und den zweiten Daten dieselben Daten maskiert werden. - Verfahren nach Anspruch 28 bis 30, wobei die Maskierung in der Speicherschaltung (
3 ) von der Speichersteuerung (2 ) gesteuert wird. - Verfahren nach Anspruch 28 bis 31, wobei a) bis f) schrittweise durchgeführt werden, bis die ersten und die zweiten Fehlerergebnisse eine vorgegebene Beziehung haben.
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US11/535,961 | 2006-09-27 | ||
US11/535,961 US7802166B2 (en) | 2006-09-27 | 2006-09-27 | Memory controller, memory circuit and memory system with a memory controller and a memory circuit |
Publications (2)
Publication Number | Publication Date |
---|---|
DE102007044131A1 true DE102007044131A1 (de) | 2008-04-17 |
DE102007044131B4 DE102007044131B4 (de) | 2015-04-09 |
Family
ID=39185138
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE102007044131.4A Expired - Fee Related DE102007044131B4 (de) | 2006-09-27 | 2007-09-15 | Speichersteuerung und Speichersystem mit einer Speichersteuerung und einer Speicherschaltung |
Country Status (4)
Country | Link |
---|---|
US (1) | US7802166B2 (de) |
KR (1) | KR100894346B1 (de) |
CN (1) | CN101154145B (de) |
DE (1) | DE102007044131B4 (de) |
Families Citing this family (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100866970B1 (ko) * | 2007-06-08 | 2008-11-05 | 삼성전자주식회사 | Ecc 레이턴시와 데이터 레이턴시를 별도로 설정할 수있는 반도체 장치 |
JP2009260541A (ja) * | 2008-04-15 | 2009-11-05 | Sony Corp | 送信装置および方法、受信装置および方法、プログラム、並びに、送受信システムおよび方法 |
US8812892B1 (en) * | 2009-09-22 | 2014-08-19 | Nvidia Corporation | Hardware WCK2CK training engine using meta-EDC sweeping and adjustably accurate voting algorithm for clock phase detection |
US10236045B2 (en) | 2012-09-21 | 2019-03-19 | Samsung Electronics Co., Ltd. | Semiconductor memory device having detection clock patterns phase-inverted from each other and detection clock generating method thereof |
CN104714853B (zh) * | 2013-12-16 | 2018-05-04 | 雅特生嵌入式计算有限公司 | 使用cots组件的容错故障安全计算机*** |
KR102178141B1 (ko) * | 2014-08-01 | 2020-11-12 | 삼성전자주식회사 | 비휘발성 메모리 장치의 동작 방법 |
US11604714B2 (en) | 2017-08-09 | 2023-03-14 | Samsung Electronics Co, Ltd. | Memory device for efficiently determining whether to perform re-training operation and memory system including the same |
KR102392055B1 (ko) | 2017-08-09 | 2022-04-28 | 삼성전자주식회사 | 리트레이닝 동작의 수행 여부를 효율적으로 결정하기 위한 메모리 장치 및 이를 포함하는 메모리 시스템 |
DE102018113475A1 (de) * | 2018-06-06 | 2019-12-12 | Infineon Technologies Ag | Rechenwerk zum rechnen mit maskierten daten |
DE102019112447A1 (de) * | 2019-05-13 | 2020-11-19 | Jenoptik Optical Systems Gmbh | Verfahren und Auswerteeinheit zur Ermittlung eines Zeitpunkts einer Flanke in einem Signal |
CN114446370A (zh) * | 2020-11-06 | 2022-05-06 | 长鑫存储技术有限公司 | 信号校验*** |
US11645155B2 (en) * | 2021-02-22 | 2023-05-09 | Nxp B.V. | Safe-stating a system interconnect within a data processing system |
US11710534B1 (en) * | 2022-02-28 | 2023-07-25 | Micron Technology, Inc. | Internal data availability for system debugging |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3708783A (en) * | 1971-06-18 | 1973-01-02 | Ampex | Interchannel time displacement correction method and apparatus |
US5933623A (en) * | 1995-10-26 | 1999-08-03 | Hitachi, Ltd. | Synchronous data transfer system |
JP3871384B2 (ja) | 1996-11-01 | 2007-01-24 | 株式会社アドバンテスト | 半導体メモリ試験装置用不良解析メモリ |
US6704890B1 (en) * | 2000-12-22 | 2004-03-09 | Nortel Networks Limited | Skew compensating interface for operation with arbitrary data |
JP4308461B2 (ja) | 2001-10-05 | 2009-08-05 | ラムバス・インコーポレーテッド | 半導体記憶装置 |
DE10238841B4 (de) | 2002-08-23 | 2010-01-28 | Infineon Technologies Ag | Parallelverarbeitung der Decodierung und der zyklischen Redundanzüberprüfung beim Empfang von Mobilfunksignalen |
US7103823B2 (en) * | 2003-08-05 | 2006-09-05 | Newisys, Inc. | Communication between multi-processor clusters of multi-cluster computer systems |
KR20050075226A (ko) * | 2004-01-16 | 2005-07-20 | 삼성전자주식회사 | 메모리 제어장치 |
EP1804032A1 (de) * | 2004-10-20 | 2007-07-04 | Kabushiki Kaisha Yaskawa Denki | Codierersignalprozessor und verarbeitungsverfahren |
JP2007157303A (ja) | 2005-12-08 | 2007-06-21 | Advantest Corp | 試験装置および試験方法 |
-
2006
- 2006-09-27 US US11/535,961 patent/US7802166B2/en active Active
-
2007
- 2007-09-15 DE DE102007044131.4A patent/DE102007044131B4/de not_active Expired - Fee Related
- 2007-09-20 KR KR1020070096057A patent/KR100894346B1/ko not_active IP Right Cessation
- 2007-09-26 CN CN2007101520183A patent/CN101154145B/zh not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
KR100894346B1 (ko) | 2009-04-22 |
KR20080028789A (ko) | 2008-04-01 |
CN101154145A (zh) | 2008-04-02 |
CN101154145B (zh) | 2010-12-01 |
DE102007044131B4 (de) | 2015-04-09 |
US7802166B2 (en) | 2010-09-21 |
US20080126843A1 (en) | 2008-05-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE102007044131B4 (de) | Speichersteuerung und Speichersystem mit einer Speichersteuerung und einer Speicherschaltung | |
DE102007044110B4 (de) | Verfahren und Schaltung zum Einstellen der Phasenverschiebung | |
DE10235448B4 (de) | Eichverfahren und Speichersystem | |
DE3689285T2 (de) | CRC-Rechenmaschinen. | |
DE10235739B4 (de) | Register, das auf einem Speichermodul montiert ist sowie Verwendung eines Registers in einem Speichermodul | |
DE2658611A1 (de) | Vorrichtung zur erzeugung und zum empfang von digitalwoertern | |
DE102007045851A1 (de) | Elektronische Vorrichtung, Verfahren zum Betreiben einer elektronischen Vorrichtung, Speicherschaltung und Verfahren zum Betreiben einer Speicherschaltung | |
DE3689282T2 (de) | CRC-Rechenmaschine und Methode zur CRC-Berechnung. | |
EP2122382A1 (de) | Verfahren zum erhöhen der verfügbarkeit eines globalen navigationssystems | |
DE19514814B4 (de) | Übertragungsvorrichtung und Übertragungsverfahren für Kalibrierungsdaten eines Halbleiter-Testgeräts | |
DE2921637A1 (de) | Automatische aufzeichnungspegel-steuerschaltung fuer ein magnetbandgeraet | |
EP2063432B1 (de) | Verfahren zum Prüfen eines Arbeitsspeichers | |
DE10131712B4 (de) | Elektronisches Bauelement, Testereinrichtung und Verfahren zur Kalibrierung einer Testereinrichtung | |
DE102006011706A1 (de) | Halbleiter-Bauelement, sowie Halbleiter-Bauelement-Test-Verfahren | |
WO2004025493A1 (de) | Integrierter schaltkreis mit umschaltung durch multiplexer zwischen normalbetrieb und testbetrieb | |
DE3820728A1 (de) | Verfahren zum pruefen eines festwertspeichers und anordnung zur durchfuehrung des verfahrens | |
DE10123582B4 (de) | Mustergenerator für ein Halbleiterprüfsystem sowie Verfahren zur Prüfmustererzeugung | |
DE102007016603A1 (de) | Vorrichtung und darauf bezogenes Verfahren zum Steuern eines Switch-Moduls in einem Speicher durch Erfassen einer Betriebsfrequenz eines spezifischen Signals in einem Speicher | |
DE10340419A1 (de) | System und Verfahren zum Schalten von Taktquellen | |
DE102006050542A1 (de) | Verfahren zum Übertragen von Signalen zwischen einem Speicherbauelement und einer Speichersteuereinheit | |
DE19606637C2 (de) | Integrierte Halbleiterschaltungsvorrichtung | |
DE2641727A1 (de) | Verfahren und anordnung zur ermittlung von fehlern in einer speichervorrichtung | |
DE10149512A1 (de) | Verfahren und Vorrichtung zur Synchronisation der Datenübertragung zwischen zwei Schaltungen | |
DE102005029515A1 (de) | Verfahren zur Berechnung von CRC-Prüfwerten und Logikschaltung | |
DE10059758A1 (de) | Verfahren zum Empfangen von Daten |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OP8 | Request for examination as to paragraph 44 patent law | ||
R016 | Response to examination communication | ||
R018 | Grant decision by examination section/examining division | ||
R081 | Change of applicant/patentee |
Owner name: INFINEON TECHNOLOGIES AG, DE Free format text: FORMER OWNER: QIMONDA AG, 81739 MUENCHEN, DE Owner name: POLARIS INNOVATIONS LTD., IE Free format text: FORMER OWNER: QIMONDA AG, 81739 MUENCHEN, DE |
|
R082 | Change of representative |
Representative=s name: WILHELM & BECK, DE |
|
R081 | Change of applicant/patentee |
Owner name: POLARIS INNOVATIONS LTD., IE Free format text: FORMER OWNER: INFINEON TECHNOLOGIES AG, 85579 NEUBIBERG, DE |
|
R082 | Change of representative |
Representative=s name: WILHELM & BECK, DE |
|
R020 | Patent grant now final | ||
R119 | Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee |