DE10238836A1 - Verfahren zum Ausbilden einer inneren Nitridabstandsschicht für eine Tiefgrabenbauelement-Dram-Zelle - Google Patents

Verfahren zum Ausbilden einer inneren Nitridabstandsschicht für eine Tiefgrabenbauelement-Dram-Zelle

Info

Publication number
DE10238836A1
DE10238836A1 DE10238836A DE10238836A DE10238836A1 DE 10238836 A1 DE10238836 A1 DE 10238836A1 DE 10238836 A DE10238836 A DE 10238836A DE 10238836 A DE10238836 A DE 10238836A DE 10238836 A1 DE10238836 A1 DE 10238836A1
Authority
DE
Germany
Prior art keywords
trench
layer
oxide
spacer layer
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
DE10238836A
Other languages
English (en)
Inventor
Arnd Scholz
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Qimonda AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of DE10238836A1 publication Critical patent/DE10238836A1/de
Ceased legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3083—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/3086—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H10B12/038—Making the capacitor or connections thereto the capacitor being in a trench in the substrate
    • H10B12/0385—Making a connection between the transistor and the capacitor, e.g. buried strap

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Semiconductor Memories (AREA)
  • Element Separation (AREA)

Abstract

Es wird ein Verfahren bereitgestellt zum Ausbilden einer inneren Nitridabstandsschicht in einer DRAM-Zelle mit einem Tiefgrabenbauelement. Das Verfahren beinhaltet das Ätzen eines Zapfens aus einem Halbleitermaterial einschließlich einer ersten Abstandsschicht, die an den Seitenwänden des tiefen Grabens positioniert ist, wobei zwei der Seitenwände aus Isolationsgrabenoxid ausgebildet sind. Das Verfahren beinhaltet weiterhin das Abscheiden einer Oxidschicht auf der Oberfläche des Halbleiters und das Abscheiden einer zweiten Abstandsschicht im tiefen Graben des Halbleiters, wobei die zweite Abstandsschicht relativ zum Isolationsgrabenoxid eine positive Verjüngung aufweist.

Description

    HINTERGRUND DER ERFINDUNG 1. Erfindungsgebiet
  • Die vorliegende Erfindung betrifft Halbleiterbauelemente und insbesondere eine innere Nitridabstandsschicht für Tiefgrabenbauelement-DRAM-Zellen.
    • 2. Erörterung des Stands der Technik
  • Die Entwicklung von dynamischen Tiefgrabenzellen für Direktzugriffsspeicher (DRAM-Zellen) hat zu Chips mit kleineren kritischen Abmessungen und einer größeren Speicherkapazität geführt. Von verschiedenen Speichertypen benötigen insbesondere Tiefgraben-DRAM-Zellen Platz, weshalb hochdichte Tiefgraben-DRAM-Zellen nur schwer erreicht werden. Ein Problem besteht darin, daß es bei Tiefgraben- DRAM-Zellen leicht zu Kurzschlüssen zwischen Wortleitung (WL) und Bitleitung (BL) kommt.
  • Eine Wortleitung kann wie bei planaren Arraybauelement- DRAM-Zellen des Stands der Technik durch einen Nitridabstandehalter (Nitridspacer) und eine Kappe geschützt werden. Bei der DRAM-Zelle mit vertikalem Grabenseitenwandbauelement verläuft die WL direkt über das Gatepoly des vertikalen Bauelements, das im oberen Teil des Grabens vergraben ist. Da die WL in der Regel um etwa 30% schmaler ist als die obere Breite des Grabens, bedeckt die WL den Graben nicht vollständig. Nachdem die Abstandsschicht angeordnet ist und unter Annahme einer perfekten Ausrichtung der WL an dem tiefen Graben, ist die Oberseite des vertikalen Gatepoly ungeschützt und kann sich mit dem Bitleitungskontakt verbinden.
  • Planararraybauelementtechnologien beinhalten Nitridabstandsschichten zum Schutz der Seitenwand der Leitung für den Gateleiter und verhindern Kurzschlüsse. Die obere Breite des tiefen Grabens ist in der Regel größer als die Breite der Leitung für den Gateleiter. Dadurch kann man nur durch eine Abstandsschicht oben am tiefen Graben, die zur Gateleiterabstandsschicht eine gute Überlappung aufweist, einen durchgehenden Schutz gegen einen Bitleitungskontakt erhalten.
  • Kurzschlüsse zwischen den Gateleitern, die durch "Stringer" (fadenförmige Verbindungen) verursacht werden, stellen bei Tiefgrabenzellen in vertikalen Bauelementen ein besonderes Problem dar. Bei den Stringern handelt es sich um Stringer aus Polysilizium entlang den Isolationsgrabengrenzen im Graben entlang der kurzen Achse des Grabens. Die Kurzschlüsse entstehen in der Regel während des Isolationsgrabenprozesses und können nach dem Prozeß des Strukturierens des aktiven Bereichs (AA) repariert werden. Spezifische Ausfälle können sich aus Poly-Stringer, die nach dem Gateätzen zurückbleiben, Durchgangslöchern oder Kontakten, die sich nicht öffneten, ergeben.
  • Es besteht somit ein Bedarf an einer inneren Nitridabstandsschicht für DRAM-Zellen mit Tiefgrabenbauelement zum Isolieren von Bitleitungskontakten gegenüber Wortleitungen.
  • KURZE DARSTELLUNG DER ERFINDUNG
  • Gemäß einer Ausführungsform der vorliegenden Erfindung wird ein Verfahren bereitgestellt zum Ausbilden einer inneren Nitridabstandsschicht in einer Tiefgrabenbauelement- DRAM-Zelle. Das Verfahren beinhaltet das Ätzen eines Zapfens aus einem Halbleitermaterial einschließlich einer ersten, an den Seitenwänden des tiefen Grabens positionierten Abstandsschicht, wobei zwei der Seitenwände aus Isolationsgrabenoxid ausgebildet sind. Das Verfahren beinhaltet weiterhin das Abscheiden einer Oxidschicht auf der Oberfläche des Halbleiters und das Abscheiden einer zweiten Abstandsschicht im tiefen Graben des Halbleiters, wobei die zweite Abstandsschicht relativ zum Isolationsgrabenoxid eine positive Verjüngung aufweist.
  • Das Verfahren beinhaltet weiterhin das Ätzen eines Teils der zweiten Abstandsschicht von einem Bodenteil des tiefen Grabens, wobei ein Gatepoly des tiefen Grabens freigelegt wird, und das Durchführen einer Ozonreinigung zum Entfernen freigelegter Teile der Oxidschicht vom Halbleiter. Das Verfahren beinhaltet das Abscheiden eines Polyzapfens, das Füllen des tiefen Grabens, das Polieren des Halbleiters bis auf eine Grabenoxiddeckschicht und Ablösen eines Teils einer Padnitridschicht.
  • Die erste Abstandsschicht wurde durch ein Konservierungsverfahren ausgebildet. Das Konservierungsverfahren umfaßt weiterhin das Abscheiden eines Oxidliners in einem aus einem Halbleitermaterial geätzten Graben, wobei der Oxidliner an eine Padnitridschicht, eine Padoxidschicht unter der Padnitridschicht und ein zurückgesetztes Gatepoly im Graben anstößt. Das Konservierungsverfahren beinhaltet das Abscheiden eines Abstandsschichtmaterials auf dem Oxidliner, das Entfernen freigelegter Teile der Oxidschicht vom Halbleiter und das Abscheiden eines Polyzapfenmaterials über dem Halbleiter, wobei das Abstandsschichtmaterial in Polyzapfenmaterial verkapselt wird. Das Konservierungsverfahren beinhaltet das Polieren des Halbleiters bis auf die Grabenoxiddeckschicht und das Ätzen der Grabenoxiddeckschicht.
  • Die erste Abstandsschicht wird in einer Tiefe ausgebildet, die flacher ist als eine Grenzschichttiefe. Die zweite Abstandsschicht wird mit einer positiven Verjüngung auf dem Isolationsgrabenoxid abgeschieden. Die Dicke der ersten Abstandsschicht ist um die Dicke der zweiten Abstandsschicht reduziert, wobei die kombinierte Breite der ersten und zweiten Abstandsschicht eine Gateleiterabstandsschicht neben der Wortleitung überlappt, wobei die erste und zweite Abstandsschicht im wesentlichen verhindern, daß ein Bitleitungskontakt das Gatepolymaterial im Graben kontaktiert.
  • Gemäß einer Ausführungsform der vorliegenden Erfindung wird ein Verfahren bereitgestellt zum Ausbilden einer inneren Nitridabstandsschicht in einer DRAM-Zelle mit Tiefgrabenbauelement. Das Verfahren beinhaltet das Ätzen eines Zapfens aus einem Halbleitermaterial einschließlich einer ersten, an den Seitenwänden des tiefen Grabens positionierten Abstandsschicht, wobei zwei der Seitenwände aus Isolationsgrabenoxid ausgebildet sind. Das Verfahren beinhaltet weiterhin das Abscheiden einer Oxidschicht auf der Oberfläche des Halbleiters, das Abscheiden einer zweiten Abstandsschicht im tiefen Graben des Halbleiters und das Ätzen eines Teils der zweiten Abstandsschicht von einem Bodenteil des tiefen Grabens, wobei ein Gatepoly des tiefen Grabens freigelegt wird. Das Verfahren beinhaltet das Durchführen einer Ozonreinigung zum Entfernen freigelegter Teile der Oxidschicht vom Halbleiter und das Abscheiden eines Polyzapfens und das Füllen des tiefen Grabens. Das Verfahren beinhaltet weiterhin das Polieren des Halbleiters bis auf eine Grabenoxiddeckschicht und das Ablösen eines Teils einer Padnitridschicht.
  • Die erste Abstandsschicht wurde durch ein Konservierungsverfahren ausgebildet. Das Konservierungsverfahren umfaßt weiterhin das Abscheiden eines Oxidliners in einem aus einem Halbleitermaterial geätzten Graben, wobei der Oxidliner an eine Padnitridschicht, eine Padoxidschicht unter der Padnitridschicht und ein ausgenommenes Gatepoly im Graben anstößt. Das Konservierungsverfahren beinhaltet das Abscheiden eines Abstandsschichtmaterials auf dem Halbleiter, das Ätzen der Abstandsschicht bis unter eine obere Oberfläche des Padnitrids und das Durchführen einer Ozonreinigung zum Entfernen freigelegter Teile der Oxidschicht vom Halbleiter. Das Konservierungsverfahren beinhaltet das Abscheiden eines Polyzapfenmaterials über dem Halbleiter, wobei der Graben mit dem Polyzapfenmaterial gefüllt wird, das Polieren des Halbleiters bis auf die Grabenoxiddeckschicht und das Ätzen der Grabenoxiddeckschicht.
  • Die erste Abstandsschicht wird in einer Tiefe ausgebildet, die flacher ist als eine Grenzschichttiefe. Die zweite Abstandsschicht wird mit einer positiven Verjüngung auf dem Isolationsgrabenoxid abgeschieden. Die Dicke der ersten Abstandsschicht ist um die Dicke der zweiten Abstandsschicht reduziert, wobei die kombinierte Breite der ersten und zweiten Abstandsschicht eine Gateleiterabstandsschicht neben der Wortleitung überlappt, wobei die erste und zweite Abstandsschicht im wesentlichen verhindern, daß ein Bitleitungskontakt das Gatepolymaterial im Graben kontaktiert.
  • Gemäß einer Ausführungsform der vorliegenden Erfindung wird ein vertikales dynamisches Halbleiterspeicherbauelement für Direktzugriff mit tiefem Graben bereitgestellt, das einen Oxidliner in einem oberen Teil des Grabens enthält und bei dem ein vertikales Gatepoly einen Teil des Grabens füllt. Das vertikale dynamische Halbleiterspeicherbauelement für Direktzugriff mit tiefem Graben enthält weiterhin eine erste Abstandsschicht, die auf dem Oxidliner vor einem Aktivbereich-Prozeß ausgebildet und während dieses Prozesses konserviert wird, um einen Kontakt zwischen dem vertikalen Gatepoly und einem Bitleitungskontakt zu verhindern, und eine auf einem Isolationsgrabenoxid ausgebildete zweite Abstandsschicht, wobei die zweite Abstandsschicht eine positive Verjüngung auf einem Teil des Isolationsgrabenoxids bildet.
  • Eine Dicke der ersten und der zweiten Abstandsschicht überlappt eine Gateleiterabstandsschicht gemäß eines kritischen Abstandes und einer Überdeckungstoleranz.
    • KURZE BESCHREIBUNG DER ZEICHNUNGEN
  • Bevorzugte Ausführungsformen der vorliegenden Erfindung werden unter Bezugnahme auf die beiliegenden Zeichnungen unten ausführlicher beschrieben. Es zeigen:
  • Fig. 1 ein Flußdiagramm eines Verfahrens gemäß einer Ausführungsform der vorliegenden Erfindung;
  • Fig. 2 ein Diagramm eines Querschnitts einer DRAM-Zelle mit vertikalem Graben-Seitenwand-Bauelement gemäß einer Ausführungsform der vorliegenden Erfindung;
  • Figur .3 eine Fortsetzung des Verfahrens von Fig. 1 gemäß einer Ausführungsform der vorliegenden Erfindung;
  • Fig. 4 ein Diagramm eines Querschnitts einer DRAM-Zelle mit vertikalem Graben-Seitenwand-Bauelement einschließlich einer inneren Tiefgraben-Nitridabstandsschicht gemäß einer Ausführungsform der vorliegenden Erfindung;
  • Fig. 5 eine Fortsetzung des Verfahrens von Fig. 3 gemäß einer Ausführungsform der vorliegenden Erfindung;
  • Fig. 6 ein Diagramm eines Querschnitts einer DRAM-Zelle mit vertikalem Graben-Seitenwand-Bauelement entlang einer langen Achse des Grabens gemäß einer Ausführungsform der vorliegenden Erfindung; und
  • Fig. 7 ein Diagramm eines Querschnitts einer DRAM-Zelle mit vertikalem Graben-Seitenwand-Bauelement entlang einer langen Achse des Grabens gemäß einer Ausführungsform der vorliegenden Erfindung.
    • AUSFÜHRLICHE BESCHREIBUNG BEVORZUGTER AUSFÜHRUNGSFORMEN
  • Die vorliegende Erfindung liefert ein Verfahren zum Eliminieren von Kurzschlüssen durch Poly-Stringer. Die vorliegende Erfindung setzt voraus, daß ein Abstandsschichtkonservierungsverfahren für den inneren Nitridabstandshalter oben am tiefen Graben implementiert worden ist, wie in der gleichzeitig anhängigen Anmeldung mit der laufenden Nummer . . . und dem Titel "System and Method for Deep Trench Inside Nitride Spacer for Trench-Sidewall Vertical Device DRAM Cell" offenbart ist, die in ihrer Gänze durch Bezugnahme hier aufgenommen ist.
  • Um die Entstehung eines Kurzschlusses zu vermeiden, wird im oberen Teil des tiefen Grabens eine Abstandsschicht benötigt. Das Verfahren beinhaltet das Abscheiden eines Oxidliners nach der Ätzung der Abstandsschicht. Ein Poly- Si-Zapfen wird abgeschieden, aber nicht mit dem Gatepoly verbunden. Der Polyzapfen ist ein Opferpolyzapfen und kann nach der IT-Verarbeitung leicht entfernt werden. Bei der Tiefgrabenverarbeitung ist der Doppelabstandsschichtprozeß ähnlich der Abstandsschichtkonservierung, weist aber vor der Zapfenabscheidung einen zusätzlichen Oxidliner auf. Die vorliegende Erfindung fügt am Ende eines Isolationsgrabenverfahrens eine zweite innere Abstandsschicht oben am tiefen Graben hinzu. Die potentiellen Stringers entlang den Isolationsgrabenoxidgrenzen werden ausgeräumt und eine Nitridabstandsschicht wird abgeschieden.
  • Unter Bezugnahme auf Fig. 1 wird ein Abstandsschichtkonservierungsverfahren beschrieben. Eine vergrabene Brücke (Buried Strap) wird gemäß einem Polyrückätzverfahren 102 ausgebildet. Das Verfahren beinhaltet ein Zurückziehen 104 und eine Arrayopferoxidierung 106 zum Entfernen von Verunreinigungen. Ein Grabendeckoxid wird über der Oberfläche des Halbleiters 108 aufgewachsen. Eine Gatepolyoxidschicht wird über dem Grabendeckoxid 110 aufgewachsen. Ein chemisch-mechanisches Polieren entfernt Teile der Gatepolyoxidschicht 112, und eine zweite Arrayausnehmung wird durchgeführt 114, um Gatepoly bis auf eine gewünschte Tiefe von z. B. 60 nm zu entfernen, was flacher ist als eine Grenzschichttiefe. Ein Oxidliner 116 wird über eine Naßoxidation, beispielsweise In-Situ-Dampferzeugung, aufgewachsen 116. Die Naßoxidation läßt das Oxid auf dem Padnitrid sowie auf dem Polysilizium aufwachsen.
  • Unter Bezugnahme auf Fig. 2 verkapseln ein erster Oxidliner 202 und ein zweiter Oxidliner 204 die Nitridabstandsschichten 206 und 208. Die Abstandsschichten 206 und 208 werden im oberen Teil des Grabens ausgebildet und vom Gatepoly 210 vollständig bedeckt. Ebenfalls gezeigt sind eine Padnitridschicht 212 und ein Padoxid 214. Fig. 6 zeigt einen Querschnitt der in Fig. 2 gezeigten Tiefgrabenstruktur einschließlich einer Grabenoxiddeckschicht 602, einer Isolationsgrabenstruktur 604, der Padnitridschicht 212 und der Padoxidschicht 214. Der erste Oxidliner 202 überspannt wie gezeigt den Graben.
  • Gemäß Fig. 3 wird eine Abstandsschicht entlang den Wänden des Grabens abgeschieden 118. Die Schulter der Abstandsschicht wird durch eine Ätzung 120 ausreichend unter die Padnitridoberfläche heruntergezogen. Die Tiefe der Oberseite der Abstandsschicht muß ausreichend niedrig sein, so daß die Abstandsschicht durch Poly-Si-Zapfenmaterial bedeckt werden kann. Die Seite der Abstandsschicht zum Padnitrid hin wird vom Oxidliner geschützt, der vor der Nitridabscheidung für die Abstandsschicht aufgebracht wird. Der Oxidliner schützt auch die Ecke des Padnitrids um den Graben herum während der Abstandsschichtätzung 120. Dies ist der einzige Teil, wo das Padnitrid zur Abstandsschichtätzung freiliegt. Der übrige Teil der Padnitridoberfläche wird durch das Grabendeckoxid geschützt. Ein Oxidliner 122 wird über der ersten Abstandsschicht und der Oberseite des Polys aufgewachsen. Ein Polyzapfen wird abgeschieden 124, und die überschüssigen Teile werden durch ein chemisch- mechanisches Polieren (CMP) bis hinunter auf das Deckgrabenoxid 126 entfernt. Das Grabendeckoxid wird geätzt 128 (z. B. Gateleiterätzung), beispielsweise durch eine Naßätzung, um das Padnitrid freizulegen. Es wird eine Zapfenausbesserung 130 vorgenommen, um den Polyzapfen auf die Höhe des Padnitrids auszugleichen.
  • Unter Bezugnahme auf Fig. 4 werden die zweiten Abstandsschichten 402 und 404 auf dem Teil der zweiten Oxidschicht 204 abgeschieden, die die Abstandsschichten 206 und 208 bedecken. Weiterhin ist der Teil der ersten Oxidschicht 202 entfernt worden, der von keiner der Abstandsschichten 206 oder 208 bedeckt ist. Fig. 7 ist eine Querschnittsansicht des in Fig. 4 gezeigten tiefen Grabens, der unter anderem die Tiefgrabenoxidschicht 602 und die Isolationsgrabenstruktur 604 enthält, wobei der Isolationsgraben mit Oxid gefüllt und planarisiert ist. Außerdem sind die Padnitridschicht 212 und die Padoxidschicht 214 gezeigt. Die zweite Abstandsschicht 702 ist wie gezeigt auf den Isolationsgrabenwänden, z. B. den neuen Tiefgrabenwänden, abgeschieden. Durch den Prozeß des Ausbildens des Isolationsgrabens wurde ein Teil der Tiefgrabenwände und ein Teil der ersten Abstandsschicht entlang den entsprechenden Tiefgrabenwänden entfernt, wodurch neue Seitenwände ausgebildet wurden. Die zweite Abstandsschicht wird auf diesen neuen Seitenwänden sowie auf dem Oxidliner über der ersten Abstandsschicht abgeschieden.
  • Der Isolationsgraben 604 weist bezüglich des tiefen Grabens eine negative Verjüngung auf, wie in den Fig. 6 und 7 gezeigt ist. Die Stringers sind Poly-Si-Stringers entlang der Isolationsgrabengrenzen im Graben, entlang der kurzen Achse des Grabens, die nach einem Ätzschritt zurückbleiben. Die zweite Abstandsschicht 702 erzeugt eine positive Verjüngung, wodurch die Ausbildung der Poly-Si- Stringer verhindert wird.
  • Eine zweite Abstandsschicht wird nach dem CMP für den Isolationsgraben implementiert, z. B. vor dem Ablösen des Padnitrids. An diesem Punkt hat die AA-Ätzung beide Enden des tiefen Grabens mit dem AA-Linienmuster ausgeschnitten, und diese AA-Gräben werden mit Oxid gefüllt und planarisiert. Entlang der Seitenwand des Oxidgrabens ist das Tiefgrabenpoly unter Oxid verborgen, da die Isolationsgräben eine Verjüngung aufweisen. Später in dem Verfahren wird das Tiefgrabenpoly unter der Verjüngung durch die Gateleiterätzung nicht herausgeätzt, und mögliche Polystringer (Verbindungsbusse) können die Bitleitungskontakte kontaktieren. Dies ist auch als der Batman-Effekt für den Arterion-Chip bekannt.
  • Unter Bezugnahme auf Fig. 5 wird gemäß einer Ausführungsform der vorliegenden Erfindung eine Sequenz aus Ätzen, Füllen und CMP durchgeführt 132. Der Opferzapfen wird vom Graben 134 entfernt, und eine zweite Oxidschicht wird aufgewachsen 136. Die zweite Abstandsschicht wird im Graben abgeschieden 138 und geätzt 140, wobei die zweite Abstandsschicht vom Bodenteil des Grabens entfernt wird. Eine Ozonreinigung wird vorgenommen, um organische Verunreinigungen 142 zu entfernen. Der Graben wird mit Polyzapfenmaterial 146 gefüllt, und ein CMP wird vorgenommen 146, gefolgt von einem Padablösen 148, wodurch das Bauelement für die Ausbildung von Wortleitungen und Bitleitungen vorbereitet wird.
  • Das System und das Verfahren sind dazu ausgelegt, die Abstandsschicht in Oxid oder Poly-Si zu verkapseln. Die Verkapselung verhindert, daß die Abstandsschicht bei der Padnitridablösung herausgelöst wird. Der Vorteil der vorliegenden Erfindung besteht darin, daß kein Wiederauffüllen einer Ausnehmung und Zurückätzen benötigt wird. Der Abstandshalter sollte außerdem bezüglich der Si-Oberfläche, die konserviert wird, höher sein. Somit kann das Gateleiterätzen das Poly-Si des Tiefgrabenzapfens auf dem Abstandsschichtnitrid entfernen.
  • Gefangene Polystringer unter dem AA-Oxid werden mit dem Opferpolyzapfen unter Verwendung einer isotropen Polyätzung nach der Isolationsgrabenplanarisierung herausgeätzt. Je nach der Selektivität der Polyätzung gegenüber dem Oxid und aus Sicherheitsgründen kann aus einem etwaigen zurückbleibenden Polyfilament ein anderer Oxidliner aufgewachsen werden.
  • Die Dicke der Nitridabstandsschicht ist auf einen Wert ausgelegt, bei dem von dem Isolationsgrabenoxid keine negative Steigung übrig ist, die in den tiefen Graben einschneidet. Die benötigte Abstandsschichtdicke wird im Bereich von 10 nm bis 20 nm liegen. Der Fachmann erkennt angesichts der vorliegenden Anmeldung, daß die Abstandsschichtdicke von Anwendung zu Anwendung variieren kann und daß andere Dicken in Betracht gezogen werden. Die zweite innere Tiefgrabenabstandsschicht ist ebenfalls von dem Polyzapfen bedeckt und wird somit beim Padnitridablösen konserviert. Deshalb muß die Schulter der zweiten Abstandsschicht ausreichend heruntergezogen werden, so daß eine Poly-Si-Bedeckung existiert. Da der zweite Abstandsschichtprozeß die erste Abstandsschicht erweitert, kann die erste Abstandsschicht von der Breite her durch die Breite der zweiten Abstandsschicht reduziert werden.
  • Nachdem Ausführungsformen für ein System und ein Verfahren zum Integrieren einer inneren Nitridabstandsschicht in ein Tiefgraben-DRAM-Bauelement beschrieben worden sind, wird angemerkt, daß Fachleute angesichts der obigen Lehren Modifikationen und Variationen vornehmen können. Es ist deshalb zu verstehen, daß an den besonderen, offenbarten Ausführungsformen der Erfindung Änderungen vorgenommen werden können, die innerhalb des Schutzbereichs und Gedankens der Erfindung liegen, wie durch die beigefügten Ansprüche definiert. Nachdem die Erfindung somit mit den Einzelheiten und der Ausführlichkeit beschrieben worden ist, die von den Patentgesetzen gefordert werden, wird in den beigefügten Ansprüchen das dargelegt, was beansprucht wird und durch eine Patenturkunde geschützt werden soll.

Claims (15)

1. Verfahren zum Ausbilden einer inneren Nitridabstandsschicht in einer DRAM-Zelle mit einem Tiefgrabenbauelement, umfassend die Schritte:
Ätzen eines Zapfens aus einem Halbleitermaterial einschließlich einer ersten, an den Seitenwänden des tiefen Grabens positionierten Abstandsschicht, wobei zwei der Seitenwände aus Isolationsgrabenoxid ausgebildet sind;
Abscheiden einer Oxidschicht auf der Oberfläche des Halbleiters; und
Abscheiden einer zweiten Abstandsschicht im tiefen Graben des Halbleiters, wobei die zweite Abstandsschicht relativ zum Isolationsgrabenoxid eine positive Verjüngung aufweist.
2. Verfahren nach Anspruch 1, weiterhin umfassend die Schritte:
Ätzen eines Teils der zweiten Abstandsschicht von einem Bodenteil des tiefen Grabens, wobei ein Gatepoly des tiefen Grabens freigelegt wird;
Durchführen einer Ozonreinigung zum Entfernen freigelegter Teile der Oxidschicht vom Halbleiter;
Abscheiden eines Polyzapfens, Füllen des tiefen Grabens;
Polieren des Halbleiters bis auf eine Grabenoxiddeckschicht; und
Ablösen eines Teils einer Padnitridschicht.
3. Verfahren nach Anspruch 1, wobei die erste Abstandsschicht durch ein Konservierungsverfahren ausgebildet wurde,
4. Verfahren nach Anspruch 3, wobei das Konservierungsverfahren weiterhin die Schritte umfaßt:
Abscheiden eines Oxidliners in einem aus einem Halbleitermaterial geätzten Graben, wobei der Oxidliner an eine Padnitridschicht, eine Padoxidschicht unter der Padnitridschicht und ein zurückgesetztes Gatepoly im Graben anstößt;
Abscheiden eines Abstandsschichtmaterials auf dem Oxidliner;
Entfernen freigelegter Teile der Oxidschicht vom Halbleiter;
Abscheiden eines Polyzapfenmaterials über dem Halbleiter, wobei das Abstandsschichtmaterial in Polyzapfenmaterial verkapselt wird;
Polieren des Halbleiters bis auf die Grabenoxiddeckschicht; und
Ätzen der Deckgrabenoxidschicht.
5. Verfahren nach Anspruch 1, wobei die erste Abstandsschicht in einer Tiefe ausgebildet ist, die flacher ist als eine Grenzschichttiefe.
6. Verfahren nach Anspruch 1, wobei die zweite Abstandsschicht mit einer positiven Verjüngung auf dem Isolationsgrabenoxid abgeschieden wird.
7. Verfahren nach Anspruch 1, wobei die Dicke der ersten Abstandsschicht um die Dicke der zweiten Abstandsschicht reduziert ist, wobei die kombinierte Breite der ersten und zweiten Abstandsschicht eine Gateleiterabstandsschicht neben der Wortleitung überlappt, wobei die erste und zweite Abstandsschicht im wesentlichen verhindern, daß ein Bitleitungskontakt das Gatepolymaterial im Graben kontaktiert.
8. Verfahren zum Ausbilden einer inneren Nitridabstandsschicht in einer DRAM-Zelle mit einem Tiefgrabenbauelement mit den folgenden Schritten:
Ätzen eines Zapfens aus einem Halbleitermaterial einschließlich einer ersten, an den Seitenwänden des tiefen Grabens positionierten Abstandsschicht, wobei zwei der Seitenwände aus Isolationsgrabenoxid ausgebildet sind;
Abscheiden einer Oxidschicht auf der Oberfläche des Halbleiters;
Abscheiden einer zweiten Abstandsschicht im tiefen Graben des Halbleiters;
Ätzen eines Teils der zweiten Abstandsschicht von einem Bodenteil des tiefen Grabens, wobei ein Gatepoly des tiefen Grabens freigelegt wird;
Durchführen einer Ozonreinigung zum Entfernen freigelegter Teile der Oxidschicht vom Halbleiter;
das Abscheiden eines Polyzapfens, Füllen des tiefen Grabens;
Polieren des Halbleiters bis auf eine Grabenoxiddeckschicht; und
Ablösen eines Teils einer Padnitridschicht.
9. Verfahren nach Anspruch 8, wobei die erste Abstandsschicht durch ein Konservierungsverfahren ausgebildet wurde.
10. Verfahren nach Anspruch 9, wobei das Konservierungsverfahren weiterhin die folgenden Schritte umfaßt:
Abscheiden eines Oxidliners in einem aus einem Halbleitermaterial geätzten Graben, wobei der Oxidliner an eine Padnitridschicht, eine Padoxidschicht unter der Padnitridschicht und ein zurückgesetztes Gatepoly im Graben anstößt;
Abscheiden eines Abstandsschichtmaterials auf dem Halbleiter;
Ätzen der Abstandsschicht bis unter eine obere Oberfläche des Padnitrids;
Durchführen einer Ozonreinigung zum Entfernen freigelegter Teile der Oxidschicht vom Halbleiter;
Abscheiden eines Polyzapfenmaterials über dem Halbleiter, wobei der Graben mit dem Polyzapfenmaterial gefüllt wird;
Polieren des Halbleiters bis auf die Grabenoxiddeckschicht; und
Ätzen der Grabenoxiddeckschicht.
11. Verfahren nach Anspruch 8, wobei die erste Abstandsschicht in einer Tiefe ausgebildet ist, die flacher ist als eine Grenzschichttiefe.
12. Verfahren nach Anspruch 8, wobei die zweite Abstandsschicht mit einer positiven Verjüngung auf dem Isolationsgrabenoxid abgeschieden wird.
13. Verfahren nach Anspruch 8, wobei die Dicke der ersten Abstandsschicht um die Dicke der zweiten Abstandsschicht reduziert ist, wobei die kombinierte Breite der ersten und zweiten Abstandsschicht eine Gateleiterabstandsschicht neben der Wortleitung überlappt, wobei die erste und zweite Abstandsschicht im wesentlichen verhindern, daß ein Bitleitungskontakt das Gatepolymaterial im Graben kontaktiert.
14. Vertikales dynamisches Halbleiterspeicherbauelement für Direktzugriff mit tiefem Graben, umfassend:
einen Oxidliner in einem oberen Teil eines Grabens;
ein vertikales Gatepoly, das einen Teil des Grabens füllt;
eine erste Abstandsschicht, die auf dem Oxidliner vor einem Aktivbereich-Prozeß ausgebildet und während dieses Prozesses konserviert wird, um Kontakt zwischen dem vertikalen Gatepoly und einem Bitleitungskontakt zu verhindern; und
eine auf einem Isolationsgrabenoxid ausgebildete zweite Abstandsschicht, wobei die zweite Abstandsschicht eine positive Verjüngung auf einem Teil des Isolationsgrabenoxids bildet.
15. System nach Anspruch 14, wobei die Dicke der ersten und der zweiten Abstandsschicht eine Gateleiterabstandsschicht gemäß einer kritischen Entfernung und einer Überdeckungstoleranz überlappt.
DE10238836A 2001-09-28 2002-08-23 Verfahren zum Ausbilden einer inneren Nitridabstandsschicht für eine Tiefgrabenbauelement-Dram-Zelle Ceased DE10238836A1 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US09/967,225 US6951822B2 (en) 2001-09-28 2001-09-28 Method for forming inside nitride spacer for deep trench device DRAM cell

Publications (1)

Publication Number Publication Date
DE10238836A1 true DE10238836A1 (de) 2003-04-10

Family

ID=25512482

Family Applications (1)

Application Number Title Priority Date Filing Date
DE10238836A Ceased DE10238836A1 (de) 2001-09-28 2002-08-23 Verfahren zum Ausbilden einer inneren Nitridabstandsschicht für eine Tiefgrabenbauelement-Dram-Zelle

Country Status (2)

Country Link
US (1) US6951822B2 (de)
DE (1) DE10238836A1 (de)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2533289B1 (de) * 2004-02-27 2017-08-30 National University Corporation Tohoku Unversity Festkörperabbildungseinrichtung, Liniensensor, Optischer Sensor und Verfahren zum Betrieb einer Festkörperabbildungseinrichtung
US8852851B2 (en) 2006-07-10 2014-10-07 Micron Technology, Inc. Pitch reduction technology using alternating spacer depositions during the formation of a semiconductor device and systems including same
US7989307B2 (en) 2008-05-05 2011-08-02 Micron Technology, Inc. Methods of forming isolated active areas, trenches, and conductive lines in semiconductor structures and semiconductor structures including the same
US10151981B2 (en) 2008-05-22 2018-12-11 Micron Technology, Inc. Methods of forming structures supported by semiconductor substrates
US8273634B2 (en) 2008-12-04 2012-09-25 Micron Technology, Inc. Methods of fabricating substrates
US8247302B2 (en) 2008-12-04 2012-08-21 Micron Technology, Inc. Methods of fabricating substrates
US8796155B2 (en) 2008-12-04 2014-08-05 Micron Technology, Inc. Methods of fabricating substrates
US8268543B2 (en) 2009-03-23 2012-09-18 Micron Technology, Inc. Methods of forming patterns on substrates
US9330934B2 (en) 2009-05-18 2016-05-03 Micron Technology, Inc. Methods of forming patterns on substrates
US8518788B2 (en) 2010-08-11 2013-08-27 Micron Technology, Inc. Methods of forming a plurality of capacitors
US8455341B2 (en) 2010-09-02 2013-06-04 Micron Technology, Inc. Methods of forming features of integrated circuitry
US8232163B2 (en) 2010-11-01 2012-07-31 International Business Machines Corporation Lateral epitaxial grown SOI in deep trench structures and methods of manufacture
US8299515B2 (en) 2011-02-08 2012-10-30 International Business Machines Corporation Method of forming deep trench capacitor
US8575032B2 (en) 2011-05-05 2013-11-05 Micron Technology, Inc. Methods of forming a pattern on a substrate
US9076680B2 (en) 2011-10-18 2015-07-07 Micron Technology, Inc. Integrated circuitry, methods of forming capacitors, and methods of forming integrated circuitry comprising an array of capacitors and circuitry peripheral to the array
US9177794B2 (en) 2012-01-13 2015-11-03 Micron Technology, Inc. Methods of patterning substrates
US8629048B1 (en) 2012-07-06 2014-01-14 Micron Technology, Inc. Methods of forming a pattern on a substrate
US9960168B2 (en) 2014-12-24 2018-05-01 Globalfoundries Inc. Capacitor strap connection structure and fabrication method
US9818741B2 (en) 2015-06-30 2017-11-14 International Business Machines Corporation Structure and method to prevent EPI short between trenches in FINFET eDRAM

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5605603A (en) * 1995-03-29 1997-02-25 International Business Machines Corporation Deep trench process
US6008104A (en) * 1998-04-06 1999-12-28 Siemens Aktiengesellschaft Method of fabricating a trench capacitor with a deposited isolation collar
US6339241B1 (en) * 2000-06-23 2002-01-15 International Business Machines Corporation Structure and process for 6F2 trench capacitor DRAM cell with vertical MOSFET and 3F bitline pitch

Also Published As

Publication number Publication date
US20030064589A1 (en) 2003-04-03
US6951822B2 (en) 2005-10-04

Similar Documents

Publication Publication Date Title
DE10238836A1 (de) Verfahren zum Ausbilden einer inneren Nitridabstandsschicht für eine Tiefgrabenbauelement-Dram-Zelle
DE19933480B4 (de) Verfahren zur Herstellung eines zylindrischen Kondensators
DE102004003315B4 (de) Halbleitervorrichtung mit elektrischem Kontakt und Verfahren zur Herstellung derselben
DE69837313T2 (de) Verfahren zur Herstellung von koplanaren Metal/isolierenden mehrlagigen Schichten unter Verwendung eines damaszenen Prozesses mit fliesfähiger Opferoxyd
DE10296608B4 (de) Verfahren zum Herstellen einer Speicherzelle
DE10215666A1 (de) TTO-Nitridliner für verbesserten Kragenschutz und TTO-Zuverlässigkeit
DE10220542A1 (de) Kompakte Grabenkondensatorspeicherzelle mit Körperkontakt
DE10139827A1 (de) Speicherzelle mit Grabenkondensator und vertikalem Auswahltransistor und einem zwischen diesen geformten ringförmigen Kontaktierungsbereich
DE10302117B4 (de) Verfahren zum Herstellen einer Halbleiteranordnung mit Vorsprung und Halbleiteranordnungen mit Vorsprung
DE102004007244B4 (de) Verfahren zur Bildung einer Leiterbahn mittels eines Damascene-Verfahrens unter Verwendung einer aus Kontakten gebildeten Hartmaske
DE102018111376A1 (de) Integrierte Schaltungsvorrichtungen
DE19921110A1 (de) Verfahren zur Herstellung eines Halbleiterbauelements
DE102005018735A1 (de) Halbleiter-Bauelement und Verfahren zur Herstellung eines Halbleiter-Bauelements
DE10011889A1 (de) Speicherzelle mit Graben und Verfahren zu ihrer Herstellung
WO2000055904A1 (de) Dram-zellenanordnung und verfahren zu deren herstellung
DE10045694A1 (de) Halbleiterspeicherzelle mit Grabenkondensator und Auswahltransistor und Verfahren zu ihrer Herstellung
DE19907062A1 (de) Verfahren zur Herstellung eines DRAM-Zellenkondensators
DE102004025111A1 (de) Verfahren zum Ausbilden einer Speicherzelle, Speicherzelle und Zwischenverbindungsstruktur eines Speicherzellenfeldes
DE102004012555B4 (de) Verfahren zur Ausbildung einer integrierten Schaltung mit Grabenisolation
DE10226569A1 (de) Modifizierter vertikaler Mosfet und Verfahren zu seiner Ausbildung
DE10146226A1 (de) Vertikale intern verbundene Grabenzelle (V-ICTC) und Herstellungsverfahren für Halbleiterspeicherelemente
DE10226568A1 (de) Struktur und Verfahren zur Prozessintegration bei der Herstellung vertikaler DRAM-Zellen
DE10245105A1 (de) Prozessfensterverbesserung für die Beibehaltung einer Abstandsschicht in einem tiefen Graben
DE10358556B4 (de) Ausbildung selbstjustierender Kontakte unter Verwendung von Doppelten-SiN-Abstandschichten
DE102004004584A1 (de) Halbleiterspeicherzelle sowie zugehöriges Herstellungsverfahren

Legal Events

Date Code Title Description
8110 Request for examination paragraph 44
8127 New person/name/address of the applicant

Owner name: QIMONDA AG, 81739 MUENCHEN, DE

8131 Rejection