DE102006030225B4 - Verfahren zum Herstellen eines Trench-Transistors und Trench-Transistor - Google Patents

Verfahren zum Herstellen eines Trench-Transistors und Trench-Transistor Download PDF

Info

Publication number
DE102006030225B4
DE102006030225B4 DE102006030225A DE102006030225A DE102006030225B4 DE 102006030225 B4 DE102006030225 B4 DE 102006030225B4 DE 102006030225 A DE102006030225 A DE 102006030225A DE 102006030225 A DE102006030225 A DE 102006030225A DE 102006030225 B4 DE102006030225 B4 DE 102006030225B4
Authority
DE
Germany
Prior art keywords
trench
semiconductor substrate
field
field isolation
conductive
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE102006030225A
Other languages
English (en)
Other versions
DE102006030225A1 (de
Inventor
Dr. Zundel Markus
Dr. Hirler Franz
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies Austria AG
Original Assignee
Infineon Technologies Austria AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies Austria AG filed Critical Infineon Technologies Austria AG
Priority to DE102006030225A priority Critical patent/DE102006030225B4/de
Publication of DE102006030225A1 publication Critical patent/DE102006030225A1/de
Application granted granted Critical
Publication of DE102006030225B4 publication Critical patent/DE102006030225B4/de
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/66727—Vertical DMOS transistors, i.e. VDMOS transistors with a step of recessing the source electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/66734—Vertical DMOS transistors, i.e. VDMOS transistors with a step of recessing the gate electrode, e.g. to form a trench gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7811—Vertical DMOS transistors, i.e. VDMOS transistors with an edge termination structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H01L29/0661—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body specially adapted for altering the breakdown voltage by removing semiconductor material at, or in the neighbourhood of, a reverse biased junction, e.g. by bevelling, moat etching, depletion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/407—Recessed field plates, e.g. trench field plates, buried field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
    • H01L29/42368—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity the thickness being non-uniform

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Element Separation (AREA)

Abstract

Verfahren zum Herstellen eines Trench-Transistors mit den Schritten: – Bereitstellen eines Halbleitersubstrats (12); – Ausbilden einer Grabenstruktur (3) im Halbleitersubstrat (12) von einer Oberfläche (13) des Halbleitersubstrats (12) aus; – Ausbilden einer die Oberfläche (13) und Innenwände der Grabenstruktur (3) bedeckenden Feldisolationsstruktur (7); – Strukturieren der Feldisolationsstruktur (7); – Ausbilden einer Sourcestruktur (8) von einem ersten Leitfähigkeitstyp durch Einbringen von Dotierstoffen in das Halbleitersubstrat (12) unter Verwendung der Feldisolationsstruktur (7) als Maske, so dass die die Sourcestruktur (8) definierenden Dotierstoffe in solche Bereiche des Halbleitersubstrats (12) eingebracht werden, die nicht von der Feldisolationsstruktur (7) bedeckt sind; – Ausbilden einer Gateisolationsstruktur (6), einer Bodystruktur (9) von einem zum ersten Leitfähigkeitstyp entgegengesetzten zweiten Leitfähigkeitstyp, einer Drainstruktur vom ersten Leitfähigkeitstyp und wenigstens einer leitfähigen Struktur (10, 14), die wenigstens teilweise innerhalb der Grabenstruktur (3) ausgebildet ist; wobei die Gateisolationsstruktur (6) im Seitenwandbereich der Grabenstruktur (3) an einem...

Description

  • Die Erfindung betrifft ein verfahren zum Herstellen eines Trench-Transistors und Trench-Transistor.
  • Bei der Entwicklung neuer Generationen von Leistungstransistoren wie etwa DMOS (Double Diffused Metal Oxide Semi-conductor)-Leistungstransistoren stellt die Verringerung des spezifischen Einschaltwiderstandes Ron × A in Kombination mit einem kostengünstigen Herstellungsprozess durch Einsatz möglichst weniger Maskenebenen ein vorrangiges Entwicklungsziel dar.
  • Eine bekannte Vorgehensweise zur Absenkung des spezifischen Einschaltwiderstands kann etwa dadurch erzielt werden, dass anstelle einer Zellenstruktur mit planaren Transistoren eine Zellenstruktur mit Trench-Transistoren verwendet wird. Dadurch lässt sich insbesondere der Kanalwiderstand durch Vergrößerung der Kanalweite pro Chipfläche erniedrigen. Zur Erniedrigung des Widerstandes einer Driftzone, z. B. dem Widerstand einer epitaktischen Schicht, können tiefe Trenches verwendet werden, wie etwa von Temple in US 4,941,026 A vorgeschlagen wurde. Eine weitere Erniedrigung des Widerstandes im Driftzonengebiet lässt sich durch eine in diesem Gebiet anwachsende Dotierstoffkonzentration erzielen, wie von Baliga in US 5,637,898 A vorgeschlagen wurde. Eine weitere Optimierung im Hinblick auf einen geringeren Einschaltwiderstand wurde vom Erfinder dieser Anmeldung in der Form so genannter Dense-Trench-Transistoren vorgeschlagen, siehe etwa US 6,885,062 B2 . Hierbei werden die Trenches derart dicht aneinandergereiht, dass ein Avalanche-Durchbruchsort im Bereich des Trenchbodens lokalisiert ist. Infolgedessen bestehen jedoch besondere Anforderungen an die Homogenität der Trenches über das gesamte Zellenfeld, was sich in hohen Anforderungen an die Prozesstechnik niederschlägt. Eine derartige Homogenität der Trenches ist insbesondere beim so genannten offenen Design, d. h. einem Design mit streifenförmiger Anordnung der Trenches gegeben. Im Vergleich zu einem Zellendesign mit Homogenitätsstörung (z. B. bei verwinkelten Trenches) erfordert das offene Design eine aufwändigere Prozessführung, was zusätzliche Maskenschritte mit sich bringt, um einen für den Trench-Transistor vorteilhaften Randabschluss zu gestalten. Dies kann sich beispielsweise durch eigens für Source- und Bodygebiete vorgesehene Lithografiemasken, d. h. Fototechniken, bemerkbar machen.
  • US 6 630 711 B2 betrifft Halbleiterstrukturen mit Grabenkontakten. Halbleiterstrukturen wie Graben- und planare MOSFETs (UMOS) Graben- und planare IGBTs und Graben-MCTs verwenden Gräben, um einen Leiter auszubilden. Eine verbesserte Steuerung des parasitären Transistors im Graben-MOSFET wird ebenso erzielt und eine Zellengröße als auch ein Zellabstand lässt sich im Vergleich mit herkömmlichen Strukturen reduzieren.
  • DE 102 34 966 A1 betrifft ein Verfahren zur Herstellung einer Transistoranordnung mit mindestens einer eine Gate-Elektrode und eine in einem Graben unter der Gate-Elektrode angeordnete Feldelektrode aufweisenden Trench-Transistorzelle, bei dem Gräben in ein Halbleitersubstrat eingebracht und im Halbleitersubstrat jeweils eine Driftzone, eine Kanalzone und eine Sourcezone vorgesehen werden. Erfindungsgemäß wird die Sourcezone bzw. die Kanalzone frühestens nach dem Einbringen der Gräben in das Halbleitersubstrat durch Implantation und Diffusion ausgebildet.
  • Der Erfindung liegt die Aufgabe zugrunde, ein Verfahren zum Herstellen eines Trench-Transistors anzugeben, mit dem sich die oben im Zusammenhang mit bekannten Verfahren genannten Probleme beseitigen oder reduzieren lassen.
  • Die Aufgabe wird durch ein Verfahren zum Herstellen eines Trench-Transistors gemäß dem unabhängigen Patentanspruch 1 sowie durch einen Trench-Transistor nach Patentanspruch 14 gelöst. Bevorzugte Ausführungsformen der Erfindung sind in den abhängigen Patentansprüchen definiert.
  • Erfindungsgemäß weist ein Verfahren zum Herstellen eines Trench-Transistors wenigstens die Schritte auf: Bereitstellen eines Halbleitersubstrats, Ausbilden einer Grabenstruktur im Halbleitersubstrat von einer Oberfläche des Halbleitersubstrats aus, Ausbilden einer die Oberfläche und Innenwände der Grabenstruktur bedeckenden Feldisolationsstruktur, Strukturieren der Feldisolationsstruktur, Ausbilden einer Sourcestruktur von einem ersten Leitfähigkeitstyp durch Einbringen von Dotierstoffen in das Halbleitersubstrat unter Verwendung der Feldisolationsstruktur als Maske, so dass die die Sourcestruktur definierenden Dotierstoffe in solche Bereiche des Halbleitersubstrats eingebracht werden, die nicht von der Feldisolationsstruktur bedeckt sind, und Ausbilden einer Gateisolationsstruktur, einer Bodystruktur von einem zum ersten Leitfähigkeitstyp entgegengesetzten zweiten Leitfähigkeitstyp, einer Drainstruktur vom ersten Leitfähigkeitstyp und wenigstens einer leitfähigen Struktur, die wenigstens teilweise innerhalb der Grabenstruktur ausgebildet ist.
  • Somit wird in vorteilhafter Weise die strukturierte Feldisolationsstruktur zur Definition der Sourcestruktur herangezogen. Demnach kann auf eine eigens für die Sourcestruktur vorgesehene Fototechnik verzichtet werden.
  • Die Drainstruktur kann beispielsweise auf einer Rückseite des Halbleitersubstrats (d. h. einer zur Oberfläche gegenüberliegenden Seite) ausgebildet sein. Ebenso kann die Drainstruktur auch über eine leitfähige vergrabene Schicht und eine Anschlusszone (z. B. Sinker oder Trench) zur Oberfläche geführt werden.
  • Die Grabenstruktur kann beispielsweise in einem Zellenfeld aus einer Mehrzahl zueinander parallel verlaufenden streifenförmigen Gräben bestehen. Die Feldisolationsstruktur wird beispielsweise aus einem isolierenden Material, wie etwa einer Oxidstruktur oder Nitridstruktur, ausgebildet. Eine Dicke der Feldisolationsstruktur wird vorzugsweise unter Berücksichtigung auf eine während des Betriebszustands des Transistors maximal abfallende Spannungsdifferenz gewählt. Die Feldisolationsstruktur wird insbesondere dicker als eine Gateisolationsstruktur ausgebildet. Eine Strukturierung der Feldisolationsstruktur kann beispielsweise über eine lithografisch definierte Lackmaske erfolgen, welche als Ätzmaske bei der Entfernung freigelegter Bereiche der Feldisolationsstruktur dient.
  • Der erste Leitfähigkeitstyp kann ein p-Typ oder ein n-Typ sein. Im ersten Fall entspricht dann der zweite Leitfähigkeitstyp einem n-Typ und im letzten Fall entspricht der zweite Leitfähigkeitstyp einem p-Typ.
  • Das Halbleitersubstrat kann beispielsweise eine auf einem Halbleiterkörper gewachsene und als Driftgebiet dienende epitaktische Schicht umfassen. Der Leitfähigkeitstyp des Halbleitersubstrats stimmt mit demjenigen der Sourcestruktur überein.
  • Bei einer weiteren vorteilhaften Ausführungsform wird die Gateisolationsstruktur nach der Strukturierung der Feldisolationsstruktur und vor dem Ausbilden der Sourcestruktur ausgebildet. Der Schritt zur Strukturierung der Feldisolationsstruktur dient damit der Definition derjenigen Bereiche, in denen die Gateisolationsstruktur ausgebildet werden soll. Bei der Strukturierung der Feldisolationsstruktur wird insbesondere ein oberer Bereich der Grabenstruktur freigelegt, so dass die Gateisolationsstruktur über Seitenwände der Grabenstruktur unmittelbar an das Halbleitersubstrat angrenzt. Als Material für die Gateisolationsstruktur eignet sich ein im Hinblick auf das Halbleitersubstrat geeignetes isolierendes Material, z. B. ein Nitrid oder ein Oxid.
  • Bei einer weiteren vorteilhaften Ausführungsform wird eine der wenigstens einen leitfähigen Struktur oberhalb der Feldisolationsstruktur ausgebildet und strukturiert. Ebenso wird die Bodystruktur durch Einbringen von Dotierstoffen in das Halbleitersubstrat unter Verwendung der einen leitfähigen Struktur als Maske ausgebildet, so dass die die Bodystruktur definierenden Dotierstoffe in solche Bereiche des Halbleitersubstrats eingebracht werden, die nicht von der einen leitfähigen Struktur bedeckt sind. Das Einbringen der Dotierstoffe kann beispielsweise über einen Implantationsschritt erfolgen. Ebenso ist es denkbar, die Dotierstoffe aus einer Feststoffquelle in den auszubildenden Bereich der Bodystruktur zu diffundieren.
  • Bei einer weiteren vorteilhaften Ausführungsform wird die Feldisolationsstruktur vor dem Ausbilden der Bodystruktur unter Verwendung der einen leitfähigen Struktur als Maske erneut strukturiert, so dass die Feldisolationsstruktur in Bereichen, in denen diese an der Oberfläche freiliegt, entfernt wird. Trotz des Entfernens der Feldisolationstruktur in entsprechenden Oberflächenbereichen liegt die Sourcestruktur, abgesehen von einer Ausdiffusion aufgrund eines thermischen Budgets bei der Herstellung des Trench-Transistors, bündig zu einem Übergang der Gatisolationsstruktur in die Feldisolationsstruktur im Seitenwandbereich der Grabenstruktur, d. h. einem Übergang von einem aktiven Zellenfeld in einen Randbereich.
  • Alternativ hierzu kann es von Vorteil sein, die die Bodystruktur definierenden Dotierstoffe durch freiliegende Bereiche der Feldisolationsstruktur hindurch in das Halbleitersubstrat einzubringen. Im Gegensatz zur vorherigen Ausführungsform kann hierbei auf einen erneuten Strukturierungsschritt der Gateisolationsstruktur verzichtet werden. Das Einbringen der Dotierstoffe durch die freiliegenden Bereiche der Feldisolationsstruktur hindurch kann etwa über eine Implantation mit entsprechend hoher Implantationsenergie erzielt werden. Eine Stufe an der Oberfläche des Halbleitersubstrats am Abschluss der Feldisolationsstruktur (z. B. am Übergang zur Gateisolationsstruktur) führt zu einer entsprechenden Stufe der innerhalb des Halbleitersubstrats ausgebildeten Bodystruktur. Nimmt man an, dass die die Bodystruktur ausbildenden Dotierstoffe sowohl durch die Feldisolationsstruktur als auch durch eine benachbarte dünnere Gateisolationsstruktur implantiert werden, wird die Bodystruktur im Bereich der dünneren Gateisolationsstruktur tiefer in das Halbleitersubstrat eindringen als im Bereich der Feldisolationsstruktur. Diese Stufe bildet sich jedoch lediglich im Randabschlussbereich des Zellenfeldes aus, so dass die elektrischen Eigenschaften im aktiven Zellenfeld hiervon unberührt bleiben.
  • Bei einer weiteren vorteilhaften Ausführungsform wird die Bodystruktur vor der Sourcestruktur ausgebildet. Hierzu kann beispielsweise eine eigens zur Definition der Bodystruktur vorgesehene Maskenebene genutzt werden.
  • Bei einer weiteren vorteilhaften Ausführungsform wird die Grabenstruktur einschließlich eines ein Zellenfeld abgrenzenden geschlossenen Grabens ausgebildet, wobei eine Innenseite des geschlossenen Grabens die Bodystruktur innerhalb des Zellenfeldes begrenzt. Bei dieser Ausführungsform lässt sich die Bodystruktur beispielsweise durch flächige Implantation von Dotierstoffen, die die Bodystruktur ausbilden, definieren, weshalb auf eine eigens zur Definition der Bodystruktur vorgesehene Maske verzichtet werden kann. Eine Abgrenzung der Bodystruktur im Zellenfeld wird somit durch den geschlossenen Graben bereitgestellt. Innerhalb des geschlossenen Grabens finden sich weitere der Grabenstruktur zugeordnete und den Trench-Transistor definierende Gräben, z. B. in der Form parallel zueinander verlaufender Streifen.
  • Bei einer weiteren vorteilhaften Ausführungsform wird eine durch die Sourcestruktur reichende Kontaktlochstruktur zur Bereitstellung eines elektrischen Anschlussgebiets für die Bodystruktur ausgebildet. Die Kontaktlochstruktur kann sich beispielsweise entlang von Mesagebieten zwischen benachbarten streifenförmigen Gräben im Zellenfeld erstrecken. Da die Bodystruktur tiefer in das Halbleitersubstrat reicht als die Sourcestruktur lässt sich somit über einen Bodenbereich und/oder Seitenwandbereich der Kontaktlochstruktur eine leitfähige Verbindung zur Bodystruktur bereitstellen. Vorzugsweise wird eine Bodystrukturanschlusszone im Halbleitersubstrat im Bereich des Bodens der Kontaktlochstruktur als Halbleiterzone mit hoher Dotierstoffkonzentration (z. B. oberhalb 1018 cm–3) ausgebildet, um einen möglichst geringen Übergangswiderstand zur Bodystruktur zu erzielen.
  • Bei einer weiteren Ausführungsform wird wenigstens eine der wenigstens einen leitfähigen Struktur aus dotiertem polykristallinen Silizium ausgebildet. Bei dieser Ausführungsform besteht das Halbleitersubstrat aus Silizium. Jedoch ist es ebenso möglich, die eine leitfähige Struktur und das Halbleitersubstrat aus weiteren Materialien auszubilden. So kann die eine leitfähige Struktur etwa aus weiteren dotierten Halbleitermaterialien oder auch Metallen bestehen. Ebenso kann das Halbleitersubstrat neben Silizium auch aus SiGe, SiC, III–V Verbindungshalbleitern wie GaAs oder auch ternären oder quaternären Verbindungshalbleitern ausgebildet sein.
  • Besonders vorteilhaft ist es, die wenigstens eine leitfähige Struktur außerhalb eines Zellenfeldes des Trench-Transistors über einen planaren Bereich außerhalb der Grabenstruktur zu kontaktieren. Hierbei kann die wenigstens eine leitfähige Struktur aus der Grabenstruktur hinaus über einen Oberflächenbereich des Halbleitersubstrats gelegt und somit einem Metallisierungs- und Verdrahtungsbereich des Transistors zugängig gemacht werden. Falls die wenigstens eine leitfähige Struktur eine Mehrzahl von Strukturen aufweist, können diese auch an unterschiedlichen Seiten des Zellenfeldes an die Oberfläche geführt werden. Ebenso ist es möglich, jede einzelne leitfähige Struktur über verschiedene Seiten außerhalb des Zellenfeldes zu kontaktieren.
  • Bei einer weiteren vorteilhaften Ausführungsform wird die eine leitfähige Struktur als Gateelektrodenstruktur ausgebildet.
  • Ebenso kann es von Vorteil sein, die eine leitfähige Struktur als Feldelektrodenstruktur unterhalb einer als weitere leitfähige Struktur auszubildenden Gateelektrodenstruktur zu erzeugen. Innerhalb des Grabenbereichs kann somit eine Mehrzahl von leitfähigen Strukturen ausgebildet sein, die voneinander elektrisch isoliert sind. Eine dieser leitfähigen Strukturen stellt vorzugsweise die Gateelektrodenstruktur dar. Die wieteren leitfähigen Strukturen können beispielsweise als Feldelektrodenstrukturen dienen.
  • Eine weitere Ausführungsform betrifft einen Trench-Transistor mit einer Grabenstruktur, die von einer Oberfläche eines Halbleitersubstrats aus in das Halbleitersubstrat ragt, einer innerhalb der Grabenstruktur ausgebildeten Feldisolationsstruktur sowie einer Gateisolationsstruktur, wobei die Gateisolationsstruktur im Seitenwandbereich der Grabenstruktur an einem Übergang zwischen einem aktiven Zellenfeld und einem Randbereich in die Feldisolationsstruktur übergeht, einer Sourcestruktur von einem ersten Leitfähigkeitstyp, die von der Oberfläche aus bis zu einer bestimmten Tiefe ins Halbleitersubstrat reicht, einer Bodystruktur von einem zum ersten Leitfähigkeitstyp entgegengesetzten zweiten Leitfähigkeitstyp und einer Drainstruktur vom ersten Leitfähigkeitstyp, wobei die Sourcestruktur an dem Übergang höchstens bis zum Wert der bestimmten Tiefe lateral vom aktiven Zellenfeld in den Randbereich ragt. Hierbei werden Dotierstoffe der Sourcestruktur etwa zunächst bündig zum Übergang in das Halbleitersubstrat eingebracht, z. B. implantiert, und über ein nachfolgendes Prozess-Temperaturbudget lateral ausdiffundiert. Dies kann zu einem lateralen Versatz zwischen dem Übergang vom aktiven Zellenfeld in der Randbereich und einer Außenkante der Sourcestruktur führen.
  • Besonders vorteilhaft ist es, den Trench-Transistor mit einem offenen Zellendesign auszubilden.
  • Die Erfindung und insbesondere weitere Aspekte und Vorteile der Erfindung werden anhand der folgenden detaillierten Beschreibung in Verbindung mit den beigefügten Zeichnungen verdeutlicht. Es zeigen:
  • 1 einen Ausschnitt einer Aufsicht auf einen Trench-Transistor gemäß einer ersten Ausführungsform der Erfindung;
  • 2 bis 8 schematische Querschnittsansichten von Zwischenprodukten während der Herstellung des Trench-Transistors der ersten Ausführungsform;
  • 9 einen Ausschnitt einer Aufsicht auf einen Trench-Transistor gemäß einer zweiten Ausführungsform der Erfindung;
  • 10 und 11 schematische Querschnittsansichten von Zwischenprodukten während der Herstellung des Trench-Transistors gemäß der zweiten Ausführungsform;
  • 12 eine schematische Aufsicht auf einen Trench-Transistor gemäß einer dritten Ausführungsform der Erfindung; und
  • 13 eine schematische Aufsicht auf den erfindungsgemäßen Trench-Transistor mit zugeordneter Querschnittsansicht.
  • In 1 ist ein Ausschnitt einer schematischen Aufsicht auf einen Trench-Transistor gemäß einer ersten Ausführungsform der Erfindung gezeigt. Der Trench-Transistor dieser ersten Ausführungsform weist ein offenes Zellendesign auf und ist in ein aktives Zellenfeld 1 und einen Randbereich 2 unterteilt. Eine Grabenstruktur 3 besteht aus parallel zueinander verlaufenden streifenförmigen Gräben 4, die sich vom aktiven Zellenfeld 1 in den Randbereich 2 hinein erstrecken. Zwischen den Gräben 4 sind Mesagebiete 5 ausgebildet. Im aktiven Zellenfeld 1 ist eine Gateisolationsstruktur 6 an Seitenwänden der Gräben 4 angrenzend zu den Mesagebieten 5 angeordnet. Am Übergang vom aktiven Zellenfeld 1 in den Randbereich 2 geht die Gateisolationsstruktur 6 in eine vergleichsweise dickere Feldisolationsstruktur 7 über. In den Mesagebieten 5 ist innerhalb des aktiven Zellenfeldes 1 eine Sourcestruktur 8 bündig zum Übergang der Gateisolationsstruktur 6 in die Feldisolationsstruktur 7 ausgebildet. Unterhalb der Sourcestruktur 8 ist eine Bodystruktur 9 ausgebildet (nicht sichtbar), die sich zudem in den Randbereich 2 bis zu einer als Gateelektrode dienenden leitfähigen Struktur 10 erstreckt. Zum Anschluss der unterhalb der Sourcestruktur 8 liegenden Bodystruktur 9 ist eine Kontaktlochstruktur 11 ausgebildet, die durch die Sourcestruktur 8 bis in die Bodystruktur 9 hinein reicht (senkrecht zur Zeichenebene, nicht sichtbar in 1). Hiermit wird ein vorteilhafter elektrischer Anschluss der Bodystruktur sichergestellt und damit der Ausbildung eines unerwünschten parasitären Bipolartransistors mit der Sourcestruktur 8 als Emitter und der Bodystruktur 9 als Basis entgegengewirkt. Die Sourcestruktur 8 liegt bündig zum Übergang zwischen der Gateisolationsstruktur 6 und der Feldisolationsstruktur 7. Die Sourcestruktur 8 lässt sich in vorteilhafter Weise mit der zu diesem Zeitpunkt definierten Feldisolationsstruktur 7 als Maske ausbilden. Somit kann auf eine eigens zur Ausbildung der Sourcestruktur 8 vorgesehene Fototechnik verzichtet werden. Auch die Bodystruktur 9 erfordert keine eigene Fototechnik, da diese mit Hilfe der als Gateelektrode dienenden leitfähigen Struktur 10 als Maske ausgebildet werden kann.
  • In 2a ist eine schematische Querschnittsansicht zu Beginn der Herstellung der in 1 gezeigten ersten Ausführungsform entlang der Schnittlinie AA' im aktiven Zellenfeld 1 gezeigt. Nach dem Ausbilden eines Grabens 4 in einem Halbleitersubstrat 12 wird die Feldisolationsstruktur 7 derart erzeugt, dass diese sowohl eine Oberfläche 13 des Halbleitersubstrats 12 als auch einen Seitenwand- und Bodenbereich im Graben 4 bedeckt. Das Halbleitersubstrat kann beispielsweise aus Silizium und die Feldisolationsstruktur 7 kann aus SiO2 ausgebildet sein. Selbstverständlich können weitere Materialien für sowohl das Halbleitersubstrat 12 als auch die Feldisolationsstruktur 7 verwendet werden.
  • In 2b ist das Prozessstadium von 2a als Querschnittsansicht entlang der Schnittlinie BB' (siehe 1) gezeigt. Diese Querschnittsansicht erstreckt sich vom aktiven Zellenfeld 1 in den Randbereich 2 hinein. Auch hier ist die Feldisolationsstruktur 7 auf der Oberfläche 13 des Halbleitersubstrats 12 ausgebildet. Der Graben 4 erstreckt sich jedoch nur teilweise in den Randbereich 2 hinein.
  • In 3a ist ein zur 2a nachfolgendes Prozessstadium entlang der Schnittlinie AA' als schematische Querschnittsansicht dargestellt. Hierbei wird eine als Feldelektrode dienende leitfähige Struktur 14 in einem unteren Bereich des Grabens 4 ausgebildet. Zur Ausbildung der leitfähigen Struktur in 3a kann diese zunächst beispielsweise flächig erzeugt werden, gefolgt von einem Ätzschritt, der die wie in 3a gezeigte leitfähige Struktur 14 innerhalb des Grabens 4 zurücklässt.
  • In 3b ist das zur 3a entsprechende Prozssstadium schematisch als Querschnittsansicht entlang der Schnittlinie BB' dargestellt. Ein der Dimensionierung der leitfähigen Struktur 14 dienender Strukturierungsschritt erhält einen planaren Teil der leitfähigen Struktur 14 auf der Feldisolationsstruktur 7 im Randbereich 2. Dieser Teil der leitfähigen Struktur 14 dient insbesondere einer späteren Kontaktierung der leitfähigen Struktur 14. Zu beachten gilt, dass sich die leitfähige Struktur 14 im Randbereich 2 aus den Gräben 4 auf die Feldisolationsstruktur 7 hinaus planar erstreckt.
  • In 4a ist ein zur 3a nachfolgendes Prozessstadium schematisch als Querschnittsansicht entlang der Schnittlinie AA' dargestellt. Die Feldisolationsstruktur 7 wird innerhalb des aktiven Zellenfelds 1 in einem oberen Bereich der Gräben 4 entfernt, wonach die Gateisolationsstruktur 6 an den freiliegenden Seitenwänden innerhalb der Gräben 4 als auch der Oberfläche 13 des Halbleitersubstrats 12 im aktiven Zellenfeld 1 ausgebildet wird. Ebenso wird eine die leitfähige Struktur 14 bedeckende Zwischenisolationsstruktur 15 erzeugt (siehe 4b). Die Strukturierung der Feldisolationsstruktur 7 erfolgt derart, dass diese die Oberfläche 13 des Halbleitersubstrats 12 lediglich noch im Randbereich 2 bedeckt. Innerhalb der Gräben 4 erfolgt an den Seitenwänden am Übergang vom aktiven Zellenfeld 1 in den Randbereich 2 ein entsprechender Übergang von der Gateisolationsstruktur 6 zur Isolationsstruktur 7 (vgl. hierzu insbesondere 1).
  • 5a zeigt ein zur 4a nachfolgendes Prozessstadium während der Ausbildung des Trench-Transistors der ersten Ausführungsform entlang der Schnittlinie AA'. Hierbei werden zunächst Dotierstoffe zur Ausbildung der Sourcestruktur 8 in die Mesagebiete 5 implantiert. Ebenso wird eine als Gateelektrode dienende leitfähige Struktur 10 innerhalb der Gräben 4 ausgebildet. Die leitfähige Struktur 10 kann beispielsweise zunächst flächig ausgebildet werden, gefolgt von einer Strukturierung durch Ätzung, so dass die leitfähige Struktur 10 in den Gräben 4 wie dargestellt zurückbleibt.
  • In 5b ist eine schematische Querschnittsansicht eines zur 5a korrespondierenden Prozessstadiums entlang der Schnittlinie BB' dargestellt. Auf der Oberfläche 13 des Halbleitersubstrats 12 geht die Gateisolationsstruktur 6 in die hierzu vergleichsweise dickere Feldisolationsstruktur 7 am Übergang vom aktiven Zellenfeld 1 in den Randbereich 2 über. Zur Ausbildung der Sourcestruktur 8 wird die Feldisolationsstruktur 7 im Randbereich 2 als Implantationsmaske genutzt. Dadurch treten die zu implantierenden Dotierstoffe einerseits durch die Gateisolationsstruktur 6 im aktiven Zellenfeld 1 ins Halbleitersubstrat 12 zur Definition der Sourcestruktur 8, andererseits werden diese jedoch im Randbereich 2 von der Feldisolationsstruktur 7 maskiert. Somit dient die Feldisolationsstruktur 7 als Maske bei der Ausbildung der Sourcestruktur 8. Auf eine eigens zur Ausbildung der Sourcestruktur 8 vorgesehene Fototechnik kann verzichtet werden. Die innerhalb der Gräben 4 im aktiven Zellenfeld 1 ausgebildete leitfähige Struktur 10 wird im Randbereich 2 ebenso wie die als Feldelektrode dienende leitfähige Struktur 14 aus den Gräben 4 in einen planaren Bereich auf der Oberfläche 13 geführt (in der schematischen Querschnittsansicht sind die leitfähigen Strukturen 10, 14 lediglich oberhalb der Oberfläche 13 sichtbar). Hierdurch lässt sich etwa die als Gateelektrode dienende leitfähige Struktur 10 auf einfache Weise an einen Metallisierungs- und Verdrahtungsbereich (nicht dargestellt) anschließen. Die als Gateelektrode dienende leitfähige Struktur 10 wird durch die Zwischenisolationsstruktur 15, die etwa als Zwischenoxid ausgebildet ist, von der als Feldelektrode dienenden leitfähigen Struktur 14 elektrisch isoliert.
  • In 6a ist ein der Querschnittsansicht von 5a nachfolgendes Prozessstadium entlang der Schnittlinie AA' gezeigt. Hierbei werden Dotierstoffe zur Ausbildung der Bodystruktur 9 in das Halbleitersubstrat 12 derart eingebracht, dass die Bodystruktur 9 tiefer in das Halbleitersubstrat 12 reicht im Vergleich zur Sourcestruktur 8 und diese einbettet.
  • In 6b ist eine schematische Querschnittsansicht entlang der Schnittlinie BB' von 1 in einem mit der 6a übereinstimmenden Prozessstadium gezeigt. Vor der Erzeugung der Bodystruktur 9 wird die Feldisolationsstruktur 7 erneut strukturiert, wobei die als Gateelektrode dienende leitfähige Struktur 10 als Maske für diesen Strukturierungsschritt dient. Somit wird die Feldisolationsstruktur 7 teilweise auf der Oberfläche 13 des Halbleitersubstrats 12 im Randbereich 2 entfernt. Nach dem teilweisen Entfernen der Feldisolationsstruktur 7 erfolgt die Erzeugung der Bodystruktur 9, so dass diese im Randbereich 2, abgesehen von einer lateralen Ausdiffusion aufgrund eines thermische Budgets im Prozessablauf, bündig zur Kante der als Gateelektrode dienenden leitfähigen Struktur 10 ausgebildet wird. Somit kann auf eine eigens zur Ausbildung der Bodystruktur 9 vorgesehene Fototechnik, d. h. einen entsprechenden Lithografieschritt, verzichtet werden.
  • In 7 ist eine schematische Querschnittsansicht entlang der Schnittlinie BB' entsprechend einem der 6b nachfolgenden Prozessstadium gezeigt. Nach Ausbildung der Bodystruktur 9 wird eine weitere Zwischenisolationsstruktur 16 auf der Oberfläche des Halbleitersubstrats 12 als auch auf der leitfähigen Struktur 10 unter Einsatz eines thermischen Budgets derart ausgebildet, dass durch diesen thermischen Schritt zusätzlich sowohl die Bodystruktur 9 als auch die Sourcestruktur 8 innerhalb des Halbleitersubstrats 12 durch Diffusion der jeweils zugeordneten Dotierstoffe in eine gewünschte Form gebracht werden. Nach der Ausbildung der weiteren Zwischenisolationsstruktur 16 wird eine Abdeckungsisolationstruktur 17 auf die weitere Zwischenisolationsstruktur 16 aufgebracht. Ebenso können die Zwischenisolationsstruktur 16 sowie die Abdeckungsisolationsstruktur 17 in einem Prozessschritt thermisch als einzelne Struktur erzeugt werden, z. B. durch eine Oxidation der leitfähigen Struktur 10. Auch kann auf eine Oxidation der leitfähigen Struktur 10 verzichtet werden und lediglich eine oder mehrere als Abdeckungs- und Isolationsstruktur dienende Schichten abgeschieden werden, z. B. aus BPSG (Bor-Phosphor-Silikat-Glas) oder TEOS (Tetraethylorthosilan).
  • In 8 ist eine schematische Querschnittsansicht entlang der Schnittlinie BB' bezüglich einem der Querschnittsansicht von 7 nachfolgenden Prozessstadium dargestellt. Nach einem Strukturierungsschritt der Abdeckungsisolationsstruktur 17 sowie der weiteren Zwischenisolationsstruktur 16 wird die Kontaktlochstruktur 11 zur Bereitstellung eines elektrischen Anschlussgebiets an die Bodystruktur 9 ausgebildet. Hierbei wird das Halbleitersubstrat 12 im Mesagebiet 5 teilweise geöffnet, wobei die Sourcestruktur 8 lokal entfernt und die Bodystruktur 9 teilweise freigelegt wird. Um einen Anschluss an die Bodystruktur 9 mit möglichst geringem Widerstand zu erzielen, wird die Bodystrukturanschlusszone 18 im planaren Bereich der freigelegten Bodystruktur 9 ausgebildet. Die Bodystrukturanschlusszone 18 kann beispielsweise mit einer im Vergleich zur Bodystruktur 9 höheren Dotierstoffkonzentration als Halbleiterzone ausgebildet werden. Zur Erzeugung der Bodystrukturanschlusszone 18 kann beispielsweise ein Implantationsschritt herangezogen werden. Im Zusammenhang mit der Ausbildung der Kontaktlochstruktur 11 sei auch auf die schematische Aufsicht der ersten Ausführungsform in 1 verwiesen.
  • Dem in 8 gezeigten Prozessstadium schließen sich weitere bekannte Verfahrensschritte zur Kontaktierung des gezeigten Trench-Transistors an einen auszubildenden Metallisierungs- und Verdrahtungsbereich an, die einem Fachmann geläufig sind und hierin keiner weiteren Erläuterung bedürfen.
  • In 9 ist eine schematische Aufsicht auf einen Teil eines Trench-Transistors gemäß einer zweiten Ausführungsform der Erfindung gezeigt. Komponenten dieser und weiterer Ausführungsformen, die denjenigen der ersten Ausführungsform ähneln oder entsprechen, werden mit denselben Bezugskennzeichen bezeichnet. Auf eine Wiederholung der Beschreibung dieser Komponenten wird im weiteren Verlauf verzichtet und stattdessen auf die entsprechenden Beschreibungsteile der 1 bis 8 verwiesen.
  • Die in 9 gezeigte zweite Ausführungsform unterscheidet sich von der ersten Ausführungsform in 1 dadurch, dass die Feldisolationsstruktur 7 im Randbereich 2 nicht, wie in den schematischen Querschnittsansichten der 5 und 6 der ersten Ausführungsform gezeigt, erneut strukturiert wird.
  • Somit erfolgt die Ausbildung des Trench-Transistors der zweiten Ausführungsform bis zum in 10a und 10b dargestellten Prozessstadium in Übereinstimmung mit der ersten Ausführungsform (siehe korrespondierende 5a und 5b).
  • Jedoch erfolgt, wie in 11b als schematische Querschnittsansicht entlang der Schnittlinie BB' von 9 gezeigt ist, vor der Implantation von die Bodystruktur 9 definierenden Dotierstoffen keine erneute Strukturierung der Feldisolationsstruktur 7 im Randbereich 2 (vergleiche hierzu insbesondere die 6 der ersten Ausführungsform). Um dennoch die Bodystruktur 9 unterhalb des freiliegenden Bereichs der Feldisolationsstruktur 7 im Randbereich 2 auszubilden, werden die entsprechenden Dotierstoffe über eine Hochenergieimplantation eingebracht, so dass diese die Feldisolationsstruktur 7 bei der Implantation durchdringen. Hierzu kann beispielsweise eine Abstimmung der Implantationsenergie auf die Dicke und das Material der Feldisolationsstruktur 7 erfolgen. Da die implantierten Dotierstoffe jedoch bei deren Implantation innerhalb der Feldisolationsstruktur 7 stärker abgebremst werden im Vergleich zur Gateisolationsstruktur 6, führt dies zur Übertragung der Stufe am Übergang zwischen Gateisolationsstruktur 6 und Feldisolationsstruktur 7 in die innerhalb des Halbleitersubstrats 12 ausgebildete Bodystruktur 9. Ein lateraler Versatz der beiden Stufen kommt dadurch zustande, dass die Dotierstoffe aufgrund eines thermischen Budgets bei der Prozessierung des Trench-Transistors lateral als auch vertikal ausdiffundieren. Abhängig vom thermischen Budget und der Diffusivität der Dotierstoffe kann dieser laterale Versatz mehr oder wenig stark ausgeprägt sein.
  • In 12 ist eine schematische Aufsicht auf einen Trench-Transistor gemäß einer dritten Ausführungsform der Erfindung dargestellt. Im Gegensatz zur in 1 gezeigten ersten Ausführungsform wurde dem Verständnis der dritten Ausführungsform dienend auf eine Darstellung der leitfähigen Struktur 10 verzichtet. Die dritte Ausführungsform unterscheidet sich von der in 1 gezeigten ersten Ausführungsform insbesondere dadurch, dass diese einen geschlossenen Graben 19 aufweist, der zusammen mit den innerhalb des geschlossenen Grabens 19 ausgebildeten Gräben 4 die Grabenstruktur darstellt. Der geschlossene Graben 19 dient insbesondere zur Abgrenzung der Bodystruktur 9. Die Bodystruktur 9 wird nunmehr nicht nach der Ausbildung der Sourcestruktur 8 mit der leitfähigen Struktur 10 als Maske erzeugt, sondern eine Definition der Bodystruktur 9 kann nach Ausbildung des geschlossenen Grabens über eine flächige Implantation entsprechender Dotierstoffe ohne eine eigens hierfür vorgesehene Fototechnik erfolgen. Der geschlossene Graben 19 ermöglicht somit eine lokal abgegrenzte Bodystruktur 9.
  • In 13a ist eine schematische Aufsicht auf einen Ausschnitt des erfindungsgemäßen Trench-Transistors gezeigt. Der Ausschnitt zeigt den Übergang vom aktiven Zellenfeld 1 in den Randbereich 2. Zu erkennen sind der diesem Übergang korrespondierende Übergang der Gateisolationsstruktur 6 in die Feldisolationsstruktur 7 im Seitenwandbereich des Grabens 4 und die an den Graben 4 angrenzende Sourcestruktur 8 bzw. Bodystruktur 9. Die Sourcestruktur 8 ragt um einen Versatz l in den Randbereich 2 hinein. Wie der zur Schnittlinie CC' in 13a korrespondierenden schematischen Querschnittsansicht von 13b entnommen werden kann, ist der Versatz l kleiner als eine Tiefe t, bis zu der die Sourcestruktur 8 vertikal in das Halbleitersubstrat 12 ragt. Die Dimensionen der Größen t und l hängen beispielsweise von der Art des Dotierstoffs, dessen Diffusivität und dem Temperaturbudget ab.

Claims (14)

  1. Verfahren zum Herstellen eines Trench-Transistors mit den Schritten: – Bereitstellen eines Halbleitersubstrats (12); – Ausbilden einer Grabenstruktur (3) im Halbleitersubstrat (12) von einer Oberfläche (13) des Halbleitersubstrats (12) aus; – Ausbilden einer die Oberfläche (13) und Innenwände der Grabenstruktur (3) bedeckenden Feldisolationsstruktur (7); – Strukturieren der Feldisolationsstruktur (7); – Ausbilden einer Sourcestruktur (8) von einem ersten Leitfähigkeitstyp durch Einbringen von Dotierstoffen in das Halbleitersubstrat (12) unter Verwendung der Feldisolationsstruktur (7) als Maske, so dass die die Sourcestruktur (8) definierenden Dotierstoffe in solche Bereiche des Halbleitersubstrats (12) eingebracht werden, die nicht von der Feldisolationsstruktur (7) bedeckt sind; – Ausbilden einer Gateisolationsstruktur (6), einer Bodystruktur (9) von einem zum ersten Leitfähigkeitstyp entgegengesetzten zweiten Leitfähigkeitstyp, einer Drainstruktur vom ersten Leitfähigkeitstyp und wenigstens einer leitfähigen Struktur (10, 14), die wenigstens teilweise innerhalb der Grabenstruktur (3) ausgebildet ist; wobei die Gateisolationsstruktur (6) im Seitenwandbereich der Grabenstruktur (3) an einem Übergang zwischen einem aktiven Zellenfeld (1) und einem Randbereich (2) in die Feldisolationsstruktur (7) übergeht.
  2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass die Gateisolationsstruktur (6) nach der Strukturierung der Feldisolationsstruktur (7) und vor dem Ausbilden der Sourcestruktur (8) ausgebildet wird.
  3. Verfahren nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet, – dass eine der wenigstens einen leitfähigen Struktur (10) oberhalb der Feldisolationsstruktur (7) ausgebildet und strukturiert wird; und – dass die Bodystruktur (9) durch Einbringen von Dotierstoffen in das Halbleitersubstrat (12) unter Verwendung der einen leitfähigen Struktur (10) als Maske ausgebildet wird, so dass die die Bodystruktur (9) definierenden Dotierstoffe in solche Bereiche des Halbleitersubstrats (12) eingebracht werden, die nicht von der einen leitfähigen Struktur (10) bedeckt sind.
  4. Verfahren nach Anspruch 3, dadurch gekennzeichnet, dass die Feldisolationsstruktur (7) vor dem Ausbilden der Bodystruktur (9) unter Verwendung der einen leitfähigen Struktur (10) als Maske erneut strukturiert wird, so dass die Feldisolationsstruktur (7) in freiliegenden Bereichen entfernt wird.
  5. Verfahren nach Anspruch 3, dadurch gekennzeichnet, dass die die Bodystruktur (9) definierenden Dotierstoffe durch freiliegende Bereiche der Feldisolationsstruktur (7) hindurch in das Halbleitersubstrat (12) eingebracht werden.
  6. Verfahren nach Anspruch 1 oder 2, dadurch gekennzeichnet, dass die Bodystruktur (9) vor der Sourcestruktur (8) ausgebildet wird.
  7. Verfahren nach Anspruch 6, dadurch gekennzeichnet, dass die Grabenstruktur (3) einschließliche eines ein aktives Zellenfeld abgrenzenden, geschlossenen Grabens (19) ausgebildet wird, wobei eine innere Umrandung des geschlossenen Grabens (19) die Bodystruktur innerhalb des aktiven Zellenfeldes (1) begrenzt.
  8. Verfahren nach einem der vorangehenden Ansprüche, gekennzeichnet durch den weiteren Schritt: Ausbilden einer durch die Sourcestruktur (8) reichenden Kontaktlochstruktur (11) zur Bereitstellung eines elektrischen Anschlussgebiets für die Bodystruktur (9).
  9. Verfahren nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet, dass wenigstens eine der wenigstens einen leitfähigen Struktur (10, 14) aus dotiertem polykristallinen Silizium ausgebildet wird.
  10. Verfahren nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet, dass die wenigstens eine leitfähige Struktur (10) ausserhalb eines Zellenfeldes der Trench-Transistoren über einen planaren Bereich ausserhalb der Grabenstruktur (3) kontaktiert wird.
  11. Verfahren nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet, dass die eine leitfähige Struktur (10, 14) als Gateelektrodenstruktur ausgebildet wird.
  12. Verfahren nach einem der Ansprüche 1 bis 10, dadurch gekennzeichnet, dass die eine leitfähige Struktur (10, 14) als Feldelektrodenstruktur unterhalb einer als weitere leitfähige Struktur auszubildenden Gateelektrodenstruktur (14) ausgebildet wird.
  13. Verfahren nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet, dass der Trench-Transistor mit einem offenen Zellendesign ausgebildet wird.
  14. Trench-Transistor mit: – einer Grabenstruktur (3), die von einer Oberfläche (13) eines Halbleitersubstrats (12) aus in das Halbleitersubstrat (12) ragt; – einer innerhalb der Grabenstruktur (3) ausgebildeten Feldisolationsstruktur (7) sowie einer Gateisolationsstruktur (6), wobei die Gateisolationsstruktur (6) im Seitenwandbereich der Grabenstruktur (3) an einem Übergang zwischen einem aktiven Zellenfeld (1) und einem Randbereich (2) in die Feldisolationsstruktur übergeht; – einer Sourcestruktur (8) von einem ersten Leitfähigkeitstyp, die von der Oberfläche (13) aus bis zu einer bestimmten Tiefe (t) ins Halbleitersubstrat (12) reicht; – einer Bodystruktur (9) von einem zum ersten Leitfähigkeitstyp entgegengesetzten zweiten Leitfähigkeitstyp; und – einer Drainstruktur vom ersten Leitfähigkeitstyp, dadurch gekennzeichnet, dass die Sourcestruktur (8) an dem Übergang höchstens bis zum Wert der bestimmten Tiefe (t) lateral vom aktiven Zellenfeld (1) in den Randbereich (2) ragt.
DE102006030225A 2006-06-30 2006-06-30 Verfahren zum Herstellen eines Trench-Transistors und Trench-Transistor Expired - Fee Related DE102006030225B4 (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE102006030225A DE102006030225B4 (de) 2006-06-30 2006-06-30 Verfahren zum Herstellen eines Trench-Transistors und Trench-Transistor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102006030225A DE102006030225B4 (de) 2006-06-30 2006-06-30 Verfahren zum Herstellen eines Trench-Transistors und Trench-Transistor

Publications (2)

Publication Number Publication Date
DE102006030225A1 DE102006030225A1 (de) 2008-01-03
DE102006030225B4 true DE102006030225B4 (de) 2012-04-05

Family

ID=38776951

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102006030225A Expired - Fee Related DE102006030225B4 (de) 2006-06-30 2006-06-30 Verfahren zum Herstellen eines Trench-Transistors und Trench-Transistor

Country Status (1)

Country Link
DE (1) DE102006030225B4 (de)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9496391B2 (en) 2013-03-15 2016-11-15 Fairchild Semiconductor Corporation Termination region of a semiconductor device

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6630711B2 (en) * 1997-06-30 2003-10-07 Fairchild Semiconductor Corporation Semiconductor structures with trench contacts
DE10234996A1 (de) * 2002-03-19 2003-10-16 Infineon Technologies Ag Verfahren zur Herstellung einer Transistoranordnung mit Trench-Transistorzellen mit Feldelektrode

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6630711B2 (en) * 1997-06-30 2003-10-07 Fairchild Semiconductor Corporation Semiconductor structures with trench contacts
DE10234996A1 (de) * 2002-03-19 2003-10-16 Infineon Technologies Ag Verfahren zur Herstellung einer Transistoranordnung mit Trench-Transistorzellen mit Feldelektrode

Also Published As

Publication number Publication date
DE102006030225A1 (de) 2008-01-03

Similar Documents

Publication Publication Date Title
DE10196441B4 (de) Verfahren zur Herstellung eines MOSFET
DE102005038998B4 (de) Metalloxidhalbleiter-Bauelement mit verbesserter Abschirmstruktur und Verfahren zur Herstellung
DE112006000156B4 (de) LDMOS Halbleitertransistorstruktur und Verfahren zu deren Herstellung
DE102007061191B4 (de) Halbleiterbauelement mit einem Halbleiterkörper
DE69735349T2 (de) Graben-dmos-transistor mit leichtdotierter wanne
DE69931747T2 (de) Herstellung eines leistungshalbleiterbauelementes
DE102005008495B4 (de) Verfahren zur Herstellung eines Kanten-Begrenzungsbereichs für ein Trench-MIS-Bauteil mit einem implantierten Drain-Drift-Bereich, Verfahren zur Herstellung eines Halbleiter-Chips, umfassend dieses und entsprechender Halbleiter-Chip
DE112006001516T5 (de) Feldeffekttransistor mit Ladungsgleichgewicht
DE202004021554U1 (de) Anordnung zum Ausbilden eines Trench-MOSFETs mit Selbstausrichtungsmerkmalen
DE102004036330A1 (de) Integriertes Fet- und Schottky-Bauelement
EP0993049A1 (de) Vertikaler Feldeffekttransistor mit ringförmigem Graben-Gate und Verfahren zu dessen Herstellung
DE102008018865A1 (de) Halbleiterbauelement und Verfahren zu seiner Herstellung
DE102006029701B4 (de) Halbleiterbauteil sowie Verfahren zur Herstellung eines Halbleiterbauteils
DE102009002813B4 (de) Verfahren zur Herstellung eines Transistorbauelements mit einer Feldplatte
DE10350684A1 (de) Leistungstransistoranordnung und Verfahren zu deren Herstellung
DE10234996B4 (de) Verfahren zur Herstellung einer Transistoranordnung mit Trench-Transistorzellen mit Feldelektrode
WO2000038244A1 (de) Feldeffekt-transistoranordnung mit einer grabenförmigen gate-elektrode und einer zusätzlichen hochdotierten schicht im bodygebiet
DE69924338T2 (de) Verfahren zur herstellung von halbleiterbauelementen mit einem graben-gate
DE102006049043B4 (de) Durch Feldeffekt steuerbares Halbleiterbauelement und Verfahren zu dessen Herstellung
DE112004001846B4 (de) LDMOS-Transistor
EP1631990B1 (de) Herstellungsverfahren für einen feldeffekttransistor
DE19750221A1 (de) Halbleiterbauteil mit MOS-Gatesteuerung sowie Verfahren zu seiner Herstellung
DE10261600B4 (de) Halbleiterbauteil und Verfahren zu seiner Herstellung
DE102021201635A1 (de) Halbleitervorrichtung mit Vertikalem DMOS und Herstellungsverfahren derselben
DE10361715B4 (de) Verfahren zur Erzeugung eines Übergangsbereichs zwischen einem Trench und einem den Trench umgebenden Halbleitergebiet

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final

Effective date: 20120706

R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee