DE102021130924B4 - Schutz vor elektrostatischer Entladung einer elektronischen Komponente, welche in dem Laminat einer gedruckten Leiterplatte eingebettet ist - Google Patents

Schutz vor elektrostatischer Entladung einer elektronischen Komponente, welche in dem Laminat einer gedruckten Leiterplatte eingebettet ist Download PDF

Info

Publication number
DE102021130924B4
DE102021130924B4 DE102021130924.7A DE102021130924A DE102021130924B4 DE 102021130924 B4 DE102021130924 B4 DE 102021130924B4 DE 102021130924 A DE102021130924 A DE 102021130924A DE 102021130924 B4 DE102021130924 B4 DE 102021130924B4
Authority
DE
Germany
Prior art keywords
electrostatic discharge
printed circuit
discharge protection
circuit board
electronic component
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
DE102021130924.7A
Other languages
English (en)
Other versions
DE102021130924A1 (de
Inventor
Mahadi-Ul Hassan
Thomas Gebhard
Petteri Palm
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE102021130924.7A priority Critical patent/DE102021130924B4/de
Priority to US17/989,228 priority patent/US20230164911A1/en
Priority to CN202211528072.4A priority patent/CN116170936A/zh
Publication of DE102021130924A1 publication Critical patent/DE102021130924A1/de
Application granted granted Critical
Publication of DE102021130924B4 publication Critical patent/DE102021130924B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0254—High voltage adaptations; Electrical insulation details; Overvoltage or electrostatic discharge protection ; Arrangements for regulating voltages or for using plural voltages
    • H05K1/0257—Overvoltage protection
    • H05K1/0259—Electrostatic discharge [ESD] protection
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/60—Protection against electrostatic charges or discharges, e.g. Faraday shields
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4652—Adding a circuit layer by laminating a metal foil or a preformed metal foil pattern
    • H05K3/4655—Adding a circuit layer by laminating a metal foil or a preformed metal foil pattern by using a laminate characterized by the insulating layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10166—Transistor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4602—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Elimination Of Static Electricity (AREA)

Abstract

Ein Verfahren zum Herstellen einer gedruckten Leiterplatte (100), wobei das Verfahren aufweist:• Einbetten einer elektronischen Komponente (102) in ein Laminat (104); und• Schützen der elektronischen Komponente (102) vor elektrostatischer Entladung während zumindest eines Teils des Herstellungsprozesses mittels einer elektrisch leitfähigen Elektrostatische-Entladung-Schutzstruktur (106), welche in dem Laminat (104) integriert ist und mit der elektronischen Komponente (102) verbunden ist, wobei die elektrisch leitfähigen Elektrostatische-Entladung-Schutzstruktur (106) aus zumindest Teilen metallischer Schichten (152) und/oder vertikaler Durchgangsverbindungen des Laminats (104) hergestellt wird, wobei die Elektrostatische-Entladung-Schutzstruktur (106) aus Kupfer ist und Pads (156) der elektronischen Komponente (102) elektrisch koppelt, um sie auf das gleiche elektrische Potenzial zu bringen;• Entfernen zumindest eines Teils der Elektrostatische-Entladung-Schutzstruktur (106) vor einem Fertigstellen der Herstellung der gedruckten Leiterplatte (100), um es zu ermöglichen, die Pads (156) auf verschiedene elektrische Potenziale zu bringen.

Description

  • Hintergrund
  • Technisches Gebiet
  • Verschiedene Ausführungsformen betreffen im Allgemeinen ein Verfahren zum Herstellen einer gedruckten Leiterplatte und eine gedruckte Leiterplatte.
  • Beschreibung des Stands der Technik
  • Packages können als typischerweise eingekapselte elektronische Komponenten mit elektrischen Verbindungen bezeichnet werden, welche sich aus der Einkapselung heraus erstrecken. Zum Beispiel können Packages mit einer elektronischen Peripherie verbunden sein oder auf eine Wärmesenke montiert sein und via Konnektoren mit einem größeren System verbunden sein. Eine Alternative zu formmassenartigen Einkapselungen sind laminatartige Einkapselungen, wie bei gedruckten Leiterplatten.
  • Insbesondere laminierte Packages mit einer eingebetteten elektronischen Komponente(n) können von eingeschränkter Zuverlässigkeit betroffen sein. Packages können, wenn sie in einer gedruckten Leiterplatte (PCB) mittels Lamination eingebettet werden, anfällig für eine Elektrostatische-Entladung (ESD)-Beschädigung während des PCB Einbettungsprozesses sein.
  • US 2021/0 193 595 A1 offenbart eine Vorrichtung mit einem integrierten Schaltkreis, welche einen Schutz gegen elektrostatische Entladung aufweist. Die Vorrichtung (beispielsweise eine IC-Struktur) weist ein Substrat mit einer darüber angeordneten Vorrichtungsschicht (beispielsweise ein Transistor) auf, welche zwischen zwei Stapeln aus elektrisch isolierenden und elektrisch leitfähigen Schichten angeordnet ist. Als ESDP-Strukturen sind einzelne Inseln aus einem Material vorgesehen, welche einen elektrischen Kurzschlusspfad zwischen einem Signalpfad und Masse ermöglichen, wenn eine anliegende Spannung einen Schwellenwert überschreitet. Das Material der ESDP-Strukturen kann beispielsweise ein Polymer mit leitfähigen Füllpartikeln.
  • US 2016/0 029 479 A1 offenbart ein Board mit einem elektrostatische-Entladung Schutz. Das ESD-Schutz-Board weist eine elektronische Komponente auf, die mit ihren Kontakten an Pads einer Verschaltung gekoppelt ist, welche auf einem Substrat angeordnet sind. Ein unter Hochspannung leitfähiges Material 130 als ESD-Schutz verbindet Pfade der Verschaltung mit Masse. Überschreitet eine anliegende Spannung einen Schwellenwert, wird das unter Hochspannung leitfähige Material elektrisch leitfähig und bildet eine Überbrückung, um zu hohen Spannungen entgegenzuwirken. Das Material ist ein Piezo-Material, beispielsweise Zinkoxid und Siliziumcarbid.
  • CN 1 12 086 437 A offenbart eine ESD-Schutz-Package-Struktur, welche zwei gestapelte Package-Körper aufweist. Die Package-Körper weisen Umverteilungsschichten sowie Chips und Kunststoffverpackungen auf. Eine Vorderseite der Umverteilungsschicht ist mit einem induktiven Kondensator (LC)-Schaltkreis versehen, welcher zwischen einem Eingangsanschluss und einem Ausgangsanschluss angeordnet ist, was die Energie der statischen Elektrizität stark reduziert.
  • US 2011/0 211 319 A1 offenbart eine gedruckte Leiterplatte, welche ein spannungsschaltbares dielektrisches Material (VSDM) aufweist. Die gedruckte Leiterplatte weist eine elektronische Komponente (zum Beispiel einen Widerstand) auf, welche auf einer VSDM-Schicht angeordnet ist. Eine Schicht aus einem isolierenden Substrat trennt die VSDM-Schicht von einem Leiter, welcher mit Masse verbunden ist. Sobald die Spannung einen Schwellenwert überschreitet, wird das Material der VSDM-Schicht elektrisch leitfähig, so dass eine Lücke überbrückt wird und ein Stromfluss zu einem Pad ermöglicht wird, welches über den Leiter mit Masse verbunden ist. Das Material der VSDM-Schicht kann ein polymerbasiertes Material sein, welches mit leitfähigem Material und Halbleitermaterial gefüllt sein kann.
  • Zusammenfassung
  • Es mag ein Bedarf für eine gedruckte Leiterplatte mit einer eingebetteten elektronischen Komponente geben, welche eine gute Zuverlässigkeit hat.
  • Gemäß einer beispielhaften Ausführungsform ist ein Verfahren zum Herstellen einer gedruckten Leiterplatte bereitgestellt, wobei das Verfahren ein Einbetten einer elektronischen Komponente in ein Laminat, und ein Schützen der elektronischen Komponente vor einer elektrostatischen Entladung während zumindest eines Teils des Herstellungsprozesses mittels einer elektrisch leitfähigen Elektrostatische-Entladung-Schutzstruktur aufweist, welche in das Laminat integriert ist und mit der elektronischen Komponente verbunden ist. Die elektrisch leitfähigen Elektrostatische-Entladung-Schutzstruktur wird aus zumindest Teilen metallischer Schichten und/oder vertikaler Durchgangsverbindungen des Laminats hergestellt, welche Elektrostatische-Entladung-Schutzstruktur aus Kupfer ist und Pads der elektronischen Komponente elektrisch gekoppelt, um sie auf das gleiche elektrische Potenzial zu bringen. Ferner wird zumindest eines Teils der Elektrostatische-Entladung-Schutzstruktur entfernt vor einem Fertigstellen der Herstellung der gedruckten Leiterplatte, um es zu ermöglichen, die Pads auf verschiedene elektrische Potenziale zu bringen.
  • Gemäß einer anderen beispielhaften Ausführungsform ist eine gedruckte Leiterplatte bereitgestellt, welche ein Laminat, eine elektronische Komponente, welche in das Laminat eingebettet ist, und Rückstände einer elektrisch leitfähigen Elektrostatische-Entladung-Schutzstruktur aus Kupfer aufweist, welche nach einem Entfernen eines Teils einer elektrisch leitfähigen Elektrostatische-Entladung-Schutzstruktur an der gedruckten Leiterplatte verbleiben, welche die elektronische Komponente während zumindest eines Teils eines Prozesses zum Herstellen der gedruckten Leiterplatte vor einer elektrostatischen Entladung schützt. Das Laminat ist mit metallischen Schichten und metallischen vertikalen Durchgangsverbindungen ausgebildet, welche zumindest teilweise die Rückstände der elektrisch leitfähigen Elektrostatische-Entladung- Schutzstruktur bilden. Zumindest ein Teil der Rückstände der elektrisch leitfähigen Elektrostatische-Entladung-Schutzstruktur ist mit Pads der elektronischen Komponente elektrisch gekoppelt, wobei die Pads während zumindest des Teils des Prozesses zum Herstellen der gedruckten Leiterplatte auf ein elektrostatische-Entladung-Schutzpotenzial durch die Elektrostatische-Entladung-Schutzstruktur fixiert werden.
  • Gemäß einer beispielhaften Ausführungsform ist eine Herstellungsarchitektur für gedruckte Leiterplatten (PCBs) mit einer eingebetteten Komponente(n) bereitgestellt, bei welcher Vorformen von gedruckten Leiterplatten vor einer elektrostatischen Entladung (ESD) während ihres Herstellungsprozesses zuverlässig geschützt sind. Genauer können ESD-sensitive Komponenten in einer PCB zuverlässig eingebettet werden, ohne die Gefahr einer ESD-bezogenen Beschädigung. Dies kann mittels Integrierens einer elektrisch leitfähigen Elektrostatische-Entladung-Schutzstruktur direkt in die Vorform der PCB(s) und mittels elektrischen Koppelns dieser mit der eingebetteten elektronischen Komponente bewerkstelligt werden. Aufgrund der Elektrostatische-Entladung-Schutzstruktur kann eine elektrische Kopplung der Komponente (zum Beispiel zumindest ein Teil der Pads davon) ohne ESD-Probleme erzeugt werden. Vor einem Fertigstellen der Herstellung der PCB(s) kann die Elektrostatische-Entladung-Schutzstruktur, falls gewünscht oder erforderlich, teilweise oder vollständig entfernt werden, so dass die elektrische Verbindung der eingebetteten Komponente von einer ESD-geschützten Herstellungskonfiguration zu einer funktionellen Konfiguration zur Verwendung der fertig hergestellten PCB überführt werden kann. Wenn die Elektrostatische-Entladung-Schutzstruktur vor dem Fertigstellen der PCB-Herstellung nur teilweise entfernt wird, können Rückstände der Elektrostatische-Entladung-Schutzstruktur in der finalen PCB verbleiben, welche ein Fingerabdruck des temporären ESD-Schutzes während der Herstellung sind.
  • Beschreibung von weiteren beispielhaften Ausführungsformen
  • Im Folgenden sind weitere beispielhafte Ausführungsformen der gedruckten Leiterplatte und des Verfahrens erläutert.
  • Im Kontext der vorliegenden Anmeldung kann der Begriff „gedruckte Leiterplatte“ (PCB) insbesondere einen Träger in Form eines mehrschichtigen Laminats aus dielektrischen Schichten (zum Beispiel aus Prepreg oder FR4) und metallischen Schichten (zum Beispiel Kupferschichten) bezeichnen, wobei vertikale Verbindungen zum Beispiel mittels metallischer Vias (zum Beispiel Kupfer-Laservias) geschaffen sind.
  • Im Kontext der vorliegenden Anmeldung kann der Begriff „elektronische Komponente“ insbesondere einen Halbleiterchip (insbesondere einen Leistungshalbleiterchip), eine aktive elektronische Vorrichtung (zum Beispiel einen Transistor), eine passive elektronische Vorrichtung (zum Beispiel einen Kondensator oder eine Induktanz oder einen ohmschen Widerstand), einen Sensor (zum Beispiel einen Drucksensor, einen Lichtsensor, oder einen Gassensor), einen Aktuator (zum Beispiel einen Lautsprecher), und ein mikroelektromechanisches System (MEMS, zum Beispiel einen Lautsprecher, ein Element, welches eine mechanische Feder aufweist, etc.) umfassen. Allerdings kann die elektronische Komponente bei anderen Ausführungsformen auch von einem anderen Typ sein, zum Beispiel ein mechanisches Element, insbesondere ein mechanischer Schalter, etc.
  • Im Kontext der vorliegenden Anmeldung kann der Begriff „eingebettete elektronische Komponente“ insbesondere eine elektronische Komponente sein, welche teilweise oder vollständig in einem Inneren des Laminats integriert ist, anstatt darauf oberflächenmontiert zu sein.
  • Im Kontext der vorliegenden Anmeldung kann der Begriff „Laminat“ insbesondere einen verbundenen Stapel aus dielektrischen und metallischen Schichten bezeichnen. Die Verbindung kann mittels Lamination bewerkstelligt werden, was ein Beaufschlagen des Schichtenstapels mit Druck bezeichnet, bevorzugt bei einer erhöhten Temperatur.
  • Im Kontext der vorliegenden Anmeldung kann der Begriff „Elektrostatische-Entladung-Schutzstruktur“ insbesondere eine elektrisch leitfähige Struktur bezeichnen, welche spezifisch zum Hemmen oder sogar zum Verunmöglichen von elektrostatischen Entladungsphänomenen konfiguriert ist, welche auf die eingebettete Komponente wirken. In diesem Kontext kann elektrostatische Entladung (ESD) einen plötzlichen Fluss von Elektrizität zwischen zwei oder mehr elektrisch geladenen Objekten bezeichnen, welcher mittels eines Kontakts, eines elektrischen Kurzschlusses, oder eines dielektrischen Durchschlags verursacht wird. Zum Beispiel kann ein Aufbau von statischer Elektrizität mittels parasitischen Ladens oder mittels elektrostatischer Induktion verursacht sein. Zum Beispiel kann eine Elektrostatische-Entladung-Schutzstruktur die Pads einer elektronischen Komponente miteinander elektrisch koppeln, zumindest eines, welches anderenfalls anfällig für eine ESD-basierte Beschädigung ist, um sie auf das gleiche elektrische Potenzial zu bringen.
  • Im Kontext der vorliegenden Anmeldung kann der Begriff „Rückstand einer Elektrostatische-Entladung-Schutzstruktur“ insbesondere eine elektrische Verschaltung einer gedruckten Leiterplatte ohne eine Funktion während der gewöhnlichen Verwendung der PCB bezeichnen, welche jedoch ein Teil einer früheren Elektrostatische-Entladung-Schutzstruktur ist, welche vorübergehend eine Vorform der PCB während der Herstellung vor ESD geschützt hat. Vor dem Fertigstellen der Herstellung einer PCB kann es vorteilhaft sein, die Elektrostatische-Entladung-Schutzstruktur zu unterbrechen, da der ESD-Schutz, welcher während der Herstellung gewünscht ist und mittels der Elektrostatische-Entladung-Schutzstruktur bereitgestellt ist, nicht mehr notwendig sein mag, und die Funktion der fertig hergestellten PCB es erfordern kann, vorher kurzgeschlossene Pads der eingebetteten Komponente zu verschiedenen elektrischen Potenzialen zu bringen.
  • Bei einer Ausführungsform weist das Verfahren ein Befestigen von einem oder mehreren elektrostatische-Entladung-sensitiven Anschlüssen der elektronischen Komponente mittels der elektrisch leitfähigen Elektrostatische-Entladung-Schutzstruktur an einem Elektrostatische-Entladung-Schutzpotenzial während zumindest eines Teils des Herstellungsprozesses der PCB auf. Abhängig von den Eigenschaften einer eingebetteten elektronischen Komponente können ein oder mehrere Anschlüsse besonders anfällig für eine ESD-Beschädigung während des Herstellungsprozesses sein. Zum Beispiel kann ein Gate Pad einer feldeffekttransistorartigen elektronischen Komponente besonders sensitiv in Bezug auf ESD-Phänomene sein. Mittels der ESD-Schutzstruktur kann mindestens ein ESD-sensitiver Anschluss der eingebetteten elektronischen Komponente auf ein Elektrostatische-Entladung-Schutzpotenzial gebracht werden, welches zum Beispiel ein vordefiniertes elektrisches Referenzpotenzial (zum Beispiel ein Massepotenzial), oder ein elektrisches Potenzial eines anderen Anschlusses der elektronischen Komponente sein kann, mit welchem der ESD-sensitive Anschluss mittels der ESD-Schutzstruktur kurzgeschlossen sein kann. Zum Beispiel kann ein Gate Pad oder -anschluss in Bezug auf ein Source Pad oder -anschluss für einen ESD-Schutz kurzgeschlossen sein.
  • Bei einer Ausführungsform weist das Verfahren ein Konfigurieren der Elektrostatische-Entladung-Schutzstruktur als ein Elektrostatische-Entladung-Schutzverbindungsnetzwerk auf. Ein solches ESD-Schutzverbindungsnetzwerk kann eine verzweigte elektrisch leitfähige Verdrahtung in und/oder auf dem Laminat sein. Zum Beispiel kann sich das ESD-Schutzverbindungsnetzwerk über eine oder verschiedene vertikal gestapelte Schichten des Laminats erstrecken. Insbesondere kann das ESD-Schutzverbindungsnetzwerk während der Bildung des Laminats, und somit im Wesentlichen ohne einen zusätzlichen Aufwand gebildet werden.
  • Bei einer Ausführungsform weist das Verfahren das Bilden des Elektrostatische-Entladung-Schutzverbindungsnetzwerks auf einer oder beiden gegenüberliegenden Hauptoberflächen der gedruckten Leiterplatte und/oder sich durch das Laminat erstreckend auf. Mittels Anordnens von Teilstrukturen des ESD-Schutzverbindungsnetzwerks auf beiden gegenüberliegenden Hauptoberflächen der PCB und mittels Verbindens der Teilstrukturen mit einer elektrisch leitfähigen Durchgangsverbindung, welche sich vertikal durch das Laminat erstreckt, kann es insbesondere möglich sein, die Anschlüsse auf beiden gegenüberliegenden Hauptoberflächen der eingebetteten elektronischen Komponente(n) während des Herstellungsprozesses für ESD-Schutzzwecke auf das gleiche elektrische Potenzial zu bringen. Eine solche Architektur ist äußerst effizient in Bezug auf den ESD-Schutz und trägt zu einem kompakten Design bei.
  • Bei einer Ausführungsform weist das Verfahren ein Entfernen zumindest eines Teils der Elektrostatische-Entladung-Schutzstruktur von der gedruckten Leiterplatte vor der Fertigstellung der Herstellung der gedruckten Leiterplatte auf. Zum Beispiel kann dies durchgeführt werden, um zu ermöglichen, dass der eine oder die mehreren elektrostatische-Entladung-sensitiven Anschlüsse der elektronischen Komponente während der Verwendung der gedruckten Leiterplatte bei einem oder mehreren verschiedenen oder variierenden elektrischen Potenzialen sind. Somit mag die ESD-Schutzstruktur nur während des Herstellungsprozesses funktionell aktiv sein und kann vor der ersten Verwendung der PCB zumindest teilweise unterbrochen oder entfernt werden.
  • Bei einer Ausführungsform wird das Entfernen mittels Trennens der gedruckten Leiterplatte von anderen gedruckten Leiterplatten eines gemeinsamen Panels bewerkstelligt. Insbesondere kann das zumindest teilweise Entfernen oder die funktionelle Deaktivierung der ESD-Schutzstruktur gleichzeitig mit einer Trennung eines Panels zu einzelnen gedruckten Leiterplatten am Ende eines Herstellungsprozesses ausgeführt werden. Somit kann auch das zumindest teilweise Entfernen der ESD-Schutzstruktur vor der ersten Verwendung der PCB gleichzeitig ohne zusätzlichen Aufwand ausgeführt werden. Für einen Herstellungsprozess mit einem hohen Durchsatz kann eine Mehrzahl von PCBs zusammen auf einem Panel-Level hergestellt werden, bevor das Panel zu einzelnen PCBs getrennt wird. Auch die ESD-Schutzstruktur kann auf dem Panel-Level gebildet werden, d. h. als eine gemeinsame Struktur für eine Mehrzahl von PCBs des Panels.
  • Bei einer Ausführungsform weist das Verfahren ein Integrieren eines funktionellen elektrischen Verbindungsnetzwerks in das Laminat zum funktionellen Koppeln der elektronischen Komponente, ein Koppeln des funktionellen elektrischen Verbindungsnetzwerks mit dem Elektrostatische-Entladung-Schutzverbindungsnetzwerk während zumindest eines Teils des Prozesses zum Herstellen der gedruckten Leiterplatte, und ein Trennen von mindestens einem Teil des funktionellen elektrischen Verbindungsnetzwerks von zumindest einem Teil des Elektrostatische-Entladung-Schutzverbindungsnetzwerks vor dem Fertigstellen des Herstellungsprozesses der gedruckten Leiterplatte auf. Somit kann die ESD-Schutzstruktur vorübergehend zum Schützen einer eingebetteten Komponente der gedruckten Leiterplatte vor einer ESD-Beschädigung wirken. Dies kann einen hohen Aufwand in Bezug auf komplizierte ESD-Schutzmaßnahmen in einer PCB-Herstellungsanlage verzichtbar machen und kann dadurch den Herstellungsprozess signifikant vereinfachen. Nach dem Herstellungsprozess kann die ESD-Schutzstruktur in der PCB strukturell deaktiviert werden, um die PCB für ihre Funktion während der normalen Verwendung einsatzfähig zu machen. Während der normalen Verwendung stellt die funktionelle Struktur ohne die ESD-Schutzstruktur die tatsächliche Funktion der PCB mit ihrer eingebetteten Komponente(n) bereit.
  • Bei einer Ausführungsform weist das Verfahren ein Trennen zumindest eines Teils des funktionellen elektrischen Verbindungsnetzwerks von zumindest einem Teil des Elektrostatische-Entladung-Schutzverbindungsnetzwerks während des Trennens der gedruckten Leiterplatte von einem Panel auf, welches eine Mehrzahl von gedruckten Leiterplatten aufweist. Somit erfordert die Deaktivierung der ESD-Schutzstruktur nach dem Fertigstellen der Herstellung der PCB keine zusätzliche Maßnahme, abgesehen von dem Vereinzelungsprozess, welcher ohnehin notwendig ist.
  • Bei einer Ausführungsform weist das Verfahren ein Trennen zumindest eines Teils des funktionellen elektrischen Verbindungsnetzwerks von zumindest einem Teil des Elektrostatische-Entladung-Schutzverbindungsnetzwerks mittels Trennens entlang eines umfänglich geschlossenen seitlichen Randes der gedruckten Leiterplatte auf. Somit kann das Ausschneiden einer fertig hergestellten PCB aus einem Panel-Verbund auch das ESD-Schutzverbindungsnetzwerk deaktivieren. Insbesondere können Rückstände des ESD-Schutzverbindungsnetzwerks an den Seitenwänden der getrennten PCBs verbleiben.
  • Bei einer Ausführungsform weist das Verfahren ein Trennen des funktionellen elektrischen Verbindungsnetzwerks von dem elektrostatische-Entladung-Schutzverbindungsnetzwerk mittels Entfernens von Material von einem zentralen Abschnitt einer Hauptoberfläche der gedruckten Leiterplatte abseits eines seitlichen Randes der gedruckten Leiterplatte auf. Bei einer solchen Ausführungsform kann die Trennung des ESD-Schutzverbindungsnetzwerks von dem funktionellen elektrischen Verbindungsnetzwerk mittels Entfernens von Material des ESD-Schutzverbindungsnetzwerks bei einem Inneren des Laminats bewerkstelligt werden, statt an einer Seitenwand davon. Zum Beispiel kann eine Öffnung in einen zentralen Abschnitt des Laminats gebohrt werden, mittels welcher ein elektrisch leitfähiger Pfad unterbrochen werden kann, welcher mittels des ESD-Schutzverbindungsnetzwerks bereitgestellt ist.
  • Bei einer Ausführungsform weist das Verfahren ein Bilden der Elektrostatische-Entladung-Schutzstruktur in dem Laminat unmittelbar nach (d. h. direkt folgend) dem Einbetten der elektronischen Komponente auf. Somit kann, wenn der Teilprozess des Einbettens der elektronischen Komponente vervollständigt ist, zumindest ein Teil der ESD-Schutzstruktur in einer direkt folgenden Herstellungsstufe gebildet werden. Dies stellt kurze elektrisch leitfähige Pfade von der elektronischen Komponente zu der ESD-Schutzstruktur und einen ESD-Schutz der eingebetteten Komponente über den gesamten Herstellungsprozess sicher, bei welchem sie eingebettet wird.
  • Bei einer Ausführungsform weist das Verfahren ein Einbetten mindestens einer weiteren elektronischen Komponente in das Laminat, und ein Befestigen von einem oder mehreren weiteren elektrostatische-Entladung-sensitiven Anschlüssen der mindestens einen weiteren elektronischen Komponente mit dem elektrostatische-Entladung-Schutzpotenzial auf, an welchem der eine oder die mehreren elektrostatische-Entladung-sensitiven Anschlüsse der elektronischen Komponente während zumindest eines Teils des Herstellungsprozesses befestigt ist oder sind. Somit kann die ESD-Schutzstruktur zum Bereitstellen eines ESD-Schutzes für eine Mehrzahl von elektronischen Komponenten konfiguriert sein, welche in dem Laminat eingebettet sind. Zum Beispiel können die elektronischen Komponenten nebeneinander auf der gleichen vertikalen Höhe angeordnet sein, und/oder können vertikal aufeinandergestapelt sein (mit oder ohne Laminatmaterial dazwischen). Es ist auch möglich, dass eingebettete und oberflächenmontierte Komponenten mittels einer ESD-Schutzstruktur während zumindest eines Teils des Herstellungsprozesses der PCB geschützt sind.
  • Bei einer Ausführungsform weist das Verfahren ein Einbetten eines Feldeffekttransistor (FET)-Chips als die elektronische Komponente in dem Laminat, und ein Befestigen zumindest eines Gate Anschlusses als elektrostatische-Entladung-sensitiver Anschluss an dem elektrostatische-Entladung-Schutzpotenzial während zumindest eines Teils des Herstellungsprozesses auf. Es hat sich herausgestellt, dass insbesondere ein Gate Anschluss eines FET besonders anfällig für ESD-Probleme ist. Somit kann das Sicherstellen, dass der Gate Anschluss bei einem gewünschten oder festgelegten elektrischen Potenzial ist, zum Beispiel in Bezug auf einen anderen Anschluss (insbesondere auf einen Source Anschluss) des FET, von größtem Vorteil sein.
  • Bei einer Ausführungsform sind die Rückstände der elektrostatische-Entladung-Schutzstruktur die Rückstände des elektrostatische-Entladung-Schutzverbindungsnetzwerks der elektrisch leitfähigen Entladungsschutzstruktur, welche einen oder mehrere elektrostatische-Entladung-sensitive Anschlüsse der elektronischen Komponente während zumindest eines Teils des Herstellungsprozesses an einem Elektrostatische-Entladung-Schutzpotenzial befestigt. Die Anwesenheit von solchen funktionell inaktiven Rückständen der ESD-Schutzstruktur in einer fertig hergestellten PCB zeigt die frühere Anwesenheit einer korrespondierenden ESD-Schutzstruktur, welche vorübergehend eine oder mehrere eingebettete Komponenten der PCB während der Herstellung geschützt hat.
  • Bei einer Ausführungsform ist zumindest ein Teil der Rückstände der elektrisch leitfähigen Elektrostatische-Entladung-Schutzstruktur mit der elektronischen Komponente elektrisch gekoppelt. Somit können die Rückstände der ESD-Schutzstruktur funktionell inaktive elektrisch leitfähige Pfade sein, welche dennoch mit der elektronischen Komponente(n) im Inneren des Laminats verbunden sind.
  • Bei einer Ausführungsform erstreckt sich zumindest ein Teil der Rückstände der elektrisch leitfähigen Elektrostatische-Entladung-Schutzstruktur bis zu einem seitlichen Rand oder einer Seitenwand der gedruckten Leiterplatte. Genauer kann zumindest ein Teil der Rückstände der elektrisch leitfähigen Elektrostatische-Entladung-Schutzstruktur an einer äußeren seitlichen Seitenwand des Laminats freiliegen, insbesondere bei einer vertikalen Position über einer unteren Hauptoberfläche und unter einer oberen Hauptoberfläche des Laminats.
  • Alternativ kann eine Seitenwandoberfläche der Rückstände der elektrisch leitfähigen Elektrostatische-Entladung-Schutzstruktur mit einer Passivierung oder einer Schutzbeschichtung bedeckt sein, insbesondere einer dielektrischen Passivierung oder Schutzbeschichtung. Dies kann das direkte Freiliegen von metallischen Oberflächen an einer Seitenwand der PCB verhindern, da die Rückstände noch mit der elektrisch funktionierenden Verbindung verbunden sein können.
  • Bei einer Ausführungsform weisen die Rückstände der Elektrostatische-Entladung-Schutzstruktur mindestens eines aus einer Gruppe auf, bestehend aus mindestens einer im Wesentlichen Y-förmigen Teilstruktur, mindestens einer im Wesentlichen T-förmigen Teilstruktur, und mindestens einer sich vertikal erstreckenden Teilstruktur, welche planare Teilstrukturen in parallelen Ebenen verbindet. Solche Strukturen können eine gute Kopplung mit der eingebetteten Komponente(n) während der Herstellung und eine zuverlässige Trennung nach der Herstellung sicherstellen. Ausführungsbeispiele solcher Strukturen sind in 16 gezeigt.
  • Bei einer Ausführungsform weist die gedruckte Leiterplatte ein weiteres Laminat, eine weitere elektronische Komponente, welche in dem weiteren Laminat eingebettet ist, und weitere Rückstände einer elektrisch leitfähigen Elektrostatische-Entladung-Schutzstruktur auf, welche nach dem Entfernen eines Teils einer weiteren elektrisch leitfähigen Elektrostatische-Entladung-Schutzstruktur an der gedruckten Leiterplatte verbleiben, welche die weitere elektronische Komponente während zumindest eines Teils des Herstellungsprozesses vor elektrostatischer Entladung schützt. Das Laminat und das weitere Laminat können vertikal gestapelt sein und können zum Beispiel mittels Lamination verbunden sein. Somit können mehrere Schichtenstapel aufeinander angeordnet sein, wobei jeder Schichtenstapel mindestens eine elektronische Komponente eingebettet hat. Für jeden der Schichtenstapel kann eine ESD-Schutzstruktur bereitgestellt sein, so dass alle eingebetteten Komponenten zuverlässig vor ESD-Problemen während der Herstellung geschützt sein können. Insbesondere können zwei oder mehrere getrennte Gitter aus elektrisch leitfähigen Strukturen in einer gedruckten Leiterplatte als separate oder verbundene ESD-Schutzstrukturen implementiert sein. Nach dem Trennen der PCBs von einem Panel können die gitterartigen ESD-Schutzstrukturen gebrochen werden, um die PCB einsatzbereit zu machen.
  • Bei einer Ausführungsform ist die elektronische Komponente ein Halbleiterchip, insbesondere ein Leistungshalbleiterchip, weiter insbesondere ein Leistungsfeldeffekttransistorchip. Zum Beispiel kann die elektronische Komponente(n) mindestens eines aus der Gruppe bilden, bestehend aus einem Controllerschaltkreis, einem Treiberschaltkreis, und einem Leistungshalbleiterschaltkreis. Alle diese Schaltkreise können in Chips integriert sein. Zum Beispiel kann eine korrespondierende Leistungshalbleiteranwendung mittels der Chips realisiert sein, wobei integrierte Schaltkreiselemente eines solchen Leistungshalbleiterchips mindestens einen Transistor (insbesondere einen MOSFET, Metalloxid Halbleiter Feldeffekttransistor, oder einen isoliertes Gate Bipolartransistor, IGBT), mindestens eine Diode, etc. aufweisen können. Insbesondere können Schaltkreise hergestellt werden, welche eine Halbbrückenfunktion, eine Vollbrückenfunktion, etc. erfüllen.
  • Bei einer Ausführungsform ist die PCB als ein Leistungswandler konfiguriert, insbesondere einer von einem AC/DC Leistungswandler und einem DC/DC Leistungswandler. Allerdings können auch andere elektronische Anwendungen möglich sein, zum Beispiel Inverter, etc.
  • Als Substrat oder Wafer für halbleiterchipartige elektronische Komponenten kann ein Halbleitersubstrat verwendet werden, z. B. ein Siliziumsubstrat. Alternativ kann ein Siliziumoxid- oder ein anderes Isolatorsubstrat bereitgestellt sein. Es ist auch möglich, ein Germaniumsubstrat oder ein III-V-Halbleitermaterial zu implementieren. Zum Beispiel können beispielhafte Ausführungsformen in GaN oder SiC Technologie implementiert sein.
  • Die oben genannten und andere Aufgaben, Merkmale und Vorteile werden aus der folgenden Beschreibung und den beigefügten Ansprüchen deutlich, in Verbindung mit den beigefügten Zeichnungen, in welchen gleiche Teile oder Elemente mit gleichen Bezugsziffern bezeichnet sind.
  • Kurze Beschreibung der Zeichnungen
  • Die beigefügten Zeichnungen, welche enthalten sind, um ein tieferes Verständnis von beispielhaften Ausführungsformen bereitzustellen, und welche einen Teil der Beschreibung darstellen, zeigen beispielhafte Ausführungsformen.
  • In den Zeichnungen:
    • 1 zeigt eine Vorform einer gedruckten Leiterplatte und 2 zeigt eine fertig hergestellte gedruckte Leiterplatte gemäß einer beispielhaften Ausführungsform.
    • 3 zeigt eine Vorform einer gedruckten Leiterplatte und 4 zeigt eine fertig hergestellte gedruckte Leiterplatte gemäß einer anderen beispielhaften Ausführungsform.
    • 5 zeigt eine Explosionsansicht einer Vorform einer gedruckten Leiterplatte gemäß einer beispielhaften Ausführungsform vor einem Schneiden.
    • 6 zeigt eine Querschnittsansicht einer gedruckten Leiterplatte gemäß 5 nach dem Schneiden.
    • 7 zeigt eine Explosionsansicht einer Vorform einer gedruckten Leiterplatte gemäß einer beispielhaften Ausführungsform.
    • 8 zeigt eine Querschnittsansicht einer gedruckten Leiterplatte gemäß 7 nach dem Schneiden.
    • 9 zeigt eine Querschnittsansicht einer gedruckten Leiterplatte gemäß einer anderen beispielhaften Ausführungsform.
    • 10 zeigt eine Querschnittsansicht einer gedruckten Leiterplatte, welche einen Teil eines Panels bildet, gemäß einer anderen beispielhaften Ausführungsform.
    • 11 zeigt eine Draufsicht der gedruckten Leiterplatte gemäß 10, welche noch auf Panel-Level verbunden ist.
    • 12 zeigt eine Querschnittsansicht einer gedruckten Leiterplatte, welche einen Teil eines Panels bildet, gemäß einer anderen beispielhaften Ausführungsform.
    • 13 zeigt eine Draufsicht der gedruckten Leiterplatte gemäß 12, welche noch auf Panel-Level verbunden ist.
    • 14 zeigt eine Querschnittsansicht einer gedruckten Leiterplatte gemäß einer beispielhaften Ausführungsform.
    • 15 zeigt eine Draufsicht der gedruckten Leiterplatte gemäß 14, welche noch auf Panel-Level verbunden ist.
    • 16 zeigt eine Draufsicht der gedruckten Leiterplatte gemäß 15 mit weiteren Details.
    • 17 zeigt eine Querschnittsansicht einer gedruckten Leiterplatte gemäß einer anderen beispielhaften Ausführungsform.
    • 18 und 19 zeigen Draufsichten der gedruckten Leiterplatte gemäß 17.
    • 20 zeigt eine Querschnittsansicht einer gedruckten Leiterplatte gemäß einer Ausführungsform gemäß 17.
    • 21 und 22 zeigen Draufsichten der gedruckten Leiterplatte gemäß 20.
    • 23 zeigt eine Querschnittsansicht einer gedruckten Leiterplatte gemäß noch einer anderen beispielhaften Ausführungsform.
    • 24 zeigt eine gedruckte Leiterplatte gemäß noch einer anderen beispielhaften Ausführungsform.
  • Ausführliche Beschreibung
  • Die Darstellung in der Zeichnung ist schematisch und nicht maßstabsgetreu.
  • Bevor beispielhafte Ausführungsformen ausführlicher mit Bezug auf die Figuren beschrieben sind, sind einige allgemeine Überlegungen zusammengefasst, basierend auf welchen beispielhafte Ausführungsformen entwickelt wurden.
  • Eine Integration von elektrischen Komponenten in gedruckte Leiterplatten (PCB) bietet viele Vorteile, zum Beispiel eine Steigerung der Leistungsdichte, ein stabiles Systemdesign, eine kurze Verbindung zwischen elektronischen Komponenten, um parasitische Widerstände und Induktanzen, etc. zu reduzieren.
  • Das Einbetten aktiver Vorrichtungen in eine PCB kann herkömmlich spezielle Schutzmaßnahmen vor ESD während verschiedener Prozessstufen erfordern, insbesondere während einer Platzierung der Vorrichtung in einer Kernkavität. Der Transport von Panels in Carts und die Lagerung der Panels kann in ESD-sicheren Ablagen und Fächern ausgeführt werden. Luftionisierer, Werkzeugmodifikation, Angestelltentraining, und spezielle Handhabungsanweisungen können herkömmlich ebenfalls notwendig sein.
  • Insbesondere kann ein hoher ESD-Sicherheitsstandard in einer PCB-Einbettungslinie gewünscht sein. Im Hinblick darauf können ein hoher Aufwand und Komplikationen auftreten, um eine Standard PCB Linie zu einer Vorrichtungseinbettungslinie zu ändern. Allerdings zielt das Inlay-Einbetten hauptsächlich darauf ab, eine Standard PCB Linie zu verwenden. Eine ESD-Beschädigung kann die Zielausbeute der Herstellung der PCBs mit eingebetteten elektronischen Komponenten beeinflussen.
  • Das Einbetten von elektronischen Teilen in die PCB impliziert, dass die elektronischen Teile während der PCB-Herstellung gehandhabt werden müssen. Aufgrund der Tatsache, dass keine der Standard-PCB-Herstellungsprozessstufen konfiguriert ist, die Gefahr einer statischen elektrischen Entladung (ESD) zu berücksichtigen, kann dies ein signifikantes Risiko für die funktionelle Betriebsfähigkeit dieser elektronischen Vorrichtungen während verschiedener Prozessstufen sein.
  • Eine ESD-Gefahr erfordert spezielle Abschwächungsmaßnahmen im Vergleich mit einer Standard-PCB-Herstellungslinie. Somit soll eine PCB-Herstellungslinie maximale ESD-Sicherheitsstandards erfüllen, um für eine PCB-Einbettung von elektronischen Komponenten qualifiziert zu sein. Dies kann aufwändig sein.
  • Gemäß einer beispielhaften Ausführungsform kann eine ESD-Hilfsschutzstruktur in eine Vorform einer PCB integriert werden, welche gegenwärtig hergestellt wird, zum Schützen einer eingebetteten Komponente davon vor einer ESD-Beschädigung während des Herstellungsprozesses. Daher kann die Elektrostatische-Entladung-Schutzstruktur in die Vorform der PCB integriert sein, zum Beispiel basierend auf Standard-PCB-Verarbeitungsverfahren, um ein PCB-Einbetten elektronischer Komponenten oder Teile in einer Standard-PCB-Herstellungslinie zu ermöglichen, um den Bedarf an zusätzlichen ESD-Sicherheitsmaßnahmen auf einem niedrigen Niveau zu halten. Anschaulich können ein oder mehrere ESD-sensitive Anschlüsse der elektronischen Komponenten oder Vorrichtungen vorübergehend mittels eines elektrischen Verbindungsnetzwerks in der PCB an einem gemeinsamen elektrischen Potenzial befestigt werden. Bevorzugt kann das elektrische Verbindungsnetzwerk in einer unmittelbar nachfolgenden Reihenfolge zu dem Einbettungsprozess der elektronischen Komponente(n) in die PCB realisiert werden. Nachdem die Herstellung der PCB vervollständigt wurde, kann zumindest ein Teil der ESD-Schutzstruktur von der PCB entfernt werden. Ein Teil der ESD-Schutzstruktur kann ein Teil der fertig hergestellten PCB als (insbesondere funktionell inaktiver) Rückstand der ESD-Schutzstruktur bleiben. Das Integrieren eines ESD-Schutzes in eine PCB-Struktur auf einem Hardware-Level kann die ESD-Anforderungen einer Herstellungslinie erleichtern.
  • Gemäß einer beispielhaften Ausführungsform kann der ESD-Schutz eines Inlays einer gedruckten Leiterplatte während eines Einbettungsprozesses mittels einer ESD-Schutzstruktur sichergestellt werden, welche in das PCB-Laminat für einen ESD-Schutz während der Herstellung integriert ist. Nach der Herstellung kann die ESD-Schutzstruktur zumindest teilweise entfernt werden.
  • Gemäß einer beispielhaften Ausführungsform kann es vorteilhaft sein, alle elektrischen Potenziale von ESD-sensitiven Anschlüssen der eingebetteten elektronischen Komponente an einem gemeinsamen elektrischen Potenzial zu befestigen. Bei einer bevorzugten Ausführungsform kann das Befestigen des elektrischen Potenzials der ESD-sensitiven Anschlüsse der elektronischen Vorrichtungen an ein gemeinsames elektrisches Potenzial mittels eines elektrischen Verbindungsnetzwerks in der PCB bewerkstelligt werden. Ein Brechen von unerwünschten ESD-Schutzbahnen, welche zum Befestigen verwendet werden, kann am Ende ausgeführt werden. Zum Beispiel kann dies während eines Sägens eines Panels zum Trennen der einzelnen PCBs und/oder mittels Bohrens von Öffnungen auf oder in die PCBs bewerkstelligt werden. Insbesondere kann eine Implementierung eines besonderen Bahndesigns entlang einer Sägelinie ein einfaches, jedoch sicheres Abtrennen sicherstellen.
  • Auf vorteilhafte Weise kann das elektrische Verbindungsnetzwerk in einer unmittelbar nachfolgenden Reihenfolge zu dem Einbettungsprozess der elektronischen Komponente(n) in die PCB realisiert werden, was die ESD-Gefahr so früh wie möglich abschwächt. Das elektrische Verbindungsnetzwerk kann während des gesamten PCB-Herstellungsprozesses und sogar darüber hinaus beibehalten werden. Das Aufbrechen der Verbindungen kann vor der Verwendung der PCB für eine zugehörige Anwendung ausgeführt werden.
  • Beispielhafte Ausführungsformen der ESD-Schutzstruktur können implementiert werden, während das PCB-Layout durchgeführt wird, zum Beispiel als ein zusätzliches Hilfsbahn-und-Via-Netzwerk. Dieses Netzwerk kann von einer funktionellen Bahnsektion der PCB in einer finalen Fertigstellungsstufe getrennt werden: während des PCB-Vereinzelungsprozesses kann das ESD-Schutzhilfsnetzwerk zu den Rändern der PCB geführt werden, ohne das PCB-Layout negativ zu beeinflussen. Alternativ kann dies mittels Bohrens durch eine Verbindung eines kurzgeschlossenen ESD-sensitiven Anschlusses bewerkstelligt werden. Das letztere Szenario kann zum Beispiel in dem Fall implementiert werden, dass es nicht möglich oder erwünscht ist, ein Hilfsnetzwerk so auszudehnen, dass es den Rand der PCB erreicht. Zum Beispiel kann eine beispielhafte Ausführungsform es ermöglichen, Kupferbahnen entlang eines mittleren Bereichs von PCB-Seitenwänden zu öffnen.
  • Gemäß einer beispielhaften Ausführungsform kann die Implementierung der ESD-Schutzstruktur rein auf System-Level realisiert werden. Das Konzept zum Bilden einer temporären ESD-Schutzstruktur kann auf sehr verschiedene Arten von gedruckten Leiterplatten für viele verschiedene Arten von Anwendungen angewendet werden, d. h. ist nicht produktspezifisch und kann auf jedes Szenario angewendet werden, bei welchem eine oder mehrere elektronische Komponenten in ein PCB-Laminat eingebettet werden. Beispielhafte Ausführungsformen können es erleichtern, eine oder mehrere elektronische Komponenten in eine PCB einzubetten, während eine hohe Zuverlässigkeit sichergestellt ist.
  • Auf vorteilhafte Weise kann eine ESD-Hilfsstruktur basierend auf Standard-PCB-Routing-Verfahren einfach in eine PCB integriert werden, um ein PCB-Einbetten von elektronischen Komponenten in einer Standard-PCB-Herstellungslinie zu ermöglichen. Gleichzeitig kann dies ermöglichen, den Bedarf an zusätzlichen ESD-Sicherheitsmaßnahmen bei einem akzeptabel niedrigen Niveau zu halten.
  • Ferner kann es vorteilhaft und einfach sein, die ESD-Hilfsschutzstruktur von dem funktionellen PCB-Bahn-und-Via-Netzwerk zu trennen, bevor die hergestellte PCB zum ersten Mal verwendet wird.
  • Während der PCB-Herstellung können das Handhaben und der Transport der Vorformen der PCBs, zum Beispiel Panels, zwischen verschiedenen Prozessstationen besonders kritisch in Bezug auf ESD-Probleme sein. Dies gilt auch für Prozesse, wie beispielsweise Bürstenreinigung von PCB-Oberflächen nach einer Lamination, das Verplomben von nicht gefüllten plattierten Durchgangsöffnungen und/oder Mikrovias, das Füllen von nicht gefüllten plattierten Durchgangsöffnungen und/oder Mikrovias mit einem Harzmaterial, Schleifen, etc. Darüber hinaus sind Technologien, welche zum Pressen des Harzmaterials und Oberflächenreinigung nach dem Füllen verwendet werden, herkömmlich ESD-kritische Prozesse. Solche herkömmlichen Nachteile können gemäß beispielhaften Ausführungsformen überwunden werden, indem eine ESD-Schutzstruktur in einer PCB-Vorform implementiert wird.
  • Bei Ausführungsformen kann es zusätzlich möglich sein, einen ESD-Schutz in der elektronischen Komponente selbst zu integrieren. Auf vorteilhafte Weise können auch ESD-sensitive Anschlüsse auf Package-Level kurzgeschlossen werden und später mittels Durchbohrens aufgebrochen werden (anschaulich kann eine Art von elektronischer Sicherung implementiert werden).
  • 1 zeigt eine Vorform einer gedruckten Leiterplatte 100 und 2 zeigt eine fertig hergestellte gedruckte Leiterplatte 100 gemäß einer beispielhaften Ausführungsform. Sowohl 1 als auch 2 zeigen eine jeweilige Draufsicht. Die gedruckte Leiterplatte 100 gemäß 2 kann mittels Entfernens eines umfänglichen Teils der Vorform gemäß 1 erhalten werden.
  • Die gezeigte gedruckte Leiterplatte 100 weist ein Laminat 104 auf, welches eine Mehrzahl von gestapelten verbundenen Schichten aufweist. Die Schichten weisen eine oder mehrere dielektrische Schichten (siehe Bezugszeichen 150 in 3 und 4) auf, zum Beispiel aus FR4. Darüber hinaus weisen die Schichten eine oder mehrere strukturierte Metallschichten (siehe Bezugszeichen 152 in 3 und 4) auf, zum Beispiel aus Kupfer. Weiterhin kann das Laminat 104 metallische vertikale Durchgangsverbindungen aufweisen, zum Beispiel Kupfervias (siehe Bezugszeichen 154 in 3 und 4). Die Bestandteile des Laminats 104 können mittels Drucks und Wärme verbunden sein.
  • Bevorzugt kann das Laminat 100 eine symmetrische Laminierung (engl.: layup) haben, wohingegen bei anderen Ausführungsformen auch eine asymmetrische Laminierung möglich sein kann.
  • Ferner ist eine elektronische Komponente 102 in einem Inneren des Laminats 104 eingebettet. Zum Beispiel kann die elektronische Komponente 102 ein Halbleiterchip sein. Die elektronische Komponente 102 kann elektrisch leitfähige Pads 156 auf einer oder beiden gegenüberliegenden Hauptoberflächen davon aufweisen. Zum Beispiel kann die elektronische Komponente 102 als ein Feldeffekttransistorchip mit einem Source Pad und einem Gate Pad auf einer Hauptoberfläche (welche in 1 und 2 gezeigt sind), und einem Drain Pad auf der gegenüberliegenden anderen Hauptoberfläche (in 1 und 2 nicht gezeigt) konfiguriert sein. Insbesondere das Gate Pad ist kritisch in Bezug auf eine elektrostatische-Entladung (ESD)-Beschädigung während eines Herstellungsprozesses. Somit ist das Gate Pad ein elektrostatische-Entladung-sensitiver Anschluss 110. Bei der gezeigten Ausführungsform ist das Gate Pad ESD-geschützt, indem es mit dem Source Pad mittels einer metallischen elektrostatische-Entladung-Schutzstruktur 106 (zum Beispiel aus Kupfer) kurzgeschlossen ist, welche das Gate Pad mit dem Source Pad in der Vorform der gedruckten Leiterplatte 100 gemäß 1 elektrisch koppelt. Zum Beispiel kann die elektrostatische-Entladung-Schutzstruktur 106 zusammen mit den metallischen Schichten 152 und den vertikalen Durchgangsverbindungen 154 während des Erzeugens des Laminats 104 hergestellt werden. Somit kann die elektrostatische-Entladung-Schutzstruktur 106 im Wesentlichen ohne einen zusätzlichen Aufwand gebildet werden.
  • Auf vorteilhafte Weise kann während der Herstellung der gedruckten Leiterplatte 100 gemäß 2 die elektronische Komponente 102 mittels der elektrisch leitfähigen elektrostatische-Entladung-Schutzstruktur 106 vor einer elektrostatischen Entladung zuverlässig geschützt werden, welche in dem Laminat 104 integriert ist und welche mit der elektronischen Komponente 102 elektrisch verbunden ist. Somit wird der ESD-Schutz auf Hardware-Level erzeugt und kann daher einen ESD-Schutz in der Herstellungslinie verzichtbar machen, oder kann zumindest die Anforderungen in Bezug auf den ESD-Schutz in der Herstellungslinie erleichtern.
  • Wie in 1 gezeigt ist, kann es möglich sein, die elektrostatische-Entladung-Schutzstruktur 106 als ein metallisches elektrostatische-Entladung-Schutzverbindungsnetzwerk 108 zu konfigurieren, welches den elektrostatische-Entladung-sensitiven Anschluss 110 (d. h. das Gate Pad in dem vorliegenden Szenario) der elektronischen Komponente 102 während des Herstellungsprozesses an einem elektrostatische-Entladung-Schutzpotenzial befestigt. Bei der gezeigten Konfiguration ist das elektrostatische-Entladung-Schutzpotenzial das Potenzial des Source Pads. Alternativ kann das elektrostatische-Entladung-Schutzpotenzial zum Beispiel ein Massepotenzial oder ein anderes Referenzpotenzial sein.
  • Um die gedruckte Leiterplatte 100 zu erzeugen, welche in 2 gezeigt ist, kann die gedruckte Leiterplatte 100 (in 1 mit gestrichelten Linien gezeigt) von einem Teil des elektrostatische-Entladung-Schutzverbindungsnetzwerks 108 getrennt werden, bevor die Herstellung der gedruckten Leiterplatte 100 vervollständigt ist. Bei der gezeigten Ausführungsform kann ein zentraler Abschnitt der Vorform von 1 von einem ringförmigen Abschnitt der Vorform von 1 getrennt werden, zum Beispiel mittels mechanischen Sägens, Laserschneidens oder Ätzens. Wie in 2 gezeigt ist, ermöglicht dies den elektrostatische-Entladung-sensitiven Anschluss 110 in Form des Gate Pads der elektronischen Komponente 102, unabhängig von dem Source Pad, während der Verwendung der gedruckten Leiterplatte 100 auf verschiedene elektrische Potenziale gebracht zu werden. Somit kann das Gate Pad der fertig hergestellten gedruckten Leiterplatte 100 auf ein anderes elektrisches Potenzial als das Source Pad gebracht werden, was bei der Vorform gemäß 1 nicht möglich ist, welche das Gate Pad und das Source Pad kurzschließt.
  • Somit weist das Verfahren, welches mit Bezug auf 1 und 2 beschrieben ist, das Einbetten eines Feldeffekttransistorchips als die elektronische Komponente 102 in das Laminat 104, und das Befestigen des Gate Pads als der elektrostatische-Entladung-sensitive Anschluss 110 an dem elektrostatische-Entladung-Schutzpotenzial des Source Pads während des Herstellungsprozesses auf. Am Ende des Herstellungsprozesses werden die elektrischen Potenziale des Gate Pads und des Source Pads mittels Entfernens eines Teils der elektrostatische-Entladung-Schutzstruktur 106 getrennt. Als Ergebnis dieser Prozedur, und wie in 2 gezeigt ist, verbleiben nur Rückstände 126 der elektrisch leitfähigen elektrostatische-Entladung-Schutzstruktur - als Teil der früheren elektrostatische-Entladung-Schutzstruktur 106 - an der fertig hergestellten gedruckten Leiterplatte 100 von 2, nachdem der äußere Teil der elektrisch leitfähigen elektrostatische-Entladung-Schutzstruktur 106 entfernt ist, welche die elektronische Komponente 102 während des inzwischen abgeschlossenen Prozesses der Herstellung der gedruckten Leiterplatte 100 vor einer elektrostatischen Entladung geschützt hat. Genauer sind die Rückstände 126 der elektrostatische-Entladung-Schutzstruktur die Rückstände des elektrostatische-Entladung-Schutzverbindungsnetzwerks 108 der elektrisch leitfähigen Entladungsschutzstruktur 106, welche den elektrostatische-Entladung-sensitiven Anschluss 110 der elektronischen Komponente 102 während des Herstellungsprozesses an dem elektrostatische-Entladung-Schutzpotenzial befestigt. Wie in 2 gezeigt ist, sind die Rückstände 126 der elektrisch leitfähigen elektrostatische-Entladung-Schutzstruktur noch mit der elektronischen Komponente 102 elektrisch gekoppelt, können jedoch bei der fertig hergestellten gedruckten Leiterplatte 110 funktionell inaktiv sein. Wie ebenfalls in 2 gezeigt ist, erstrecken sich die Rückstände 126 der elektrisch leitfähigen elektrostatische-Entladung-Schutzstruktur bis zu einem seitlichen Rand oder einer Seitenwand 120 der gedruckten Leiterplatte 100. Somit können die Rückstände 126 der elektrisch leitfähigen elektrostatische-Entladung-Schutzstruktur an der äußeren seitlichen Seitenwand 120 des Laminats 104 freiliegen. Sie können insbesondere bei einer vertikalen Position über einer unteren Hauptoberfläche und unter einer oberen Hauptoberfläche des Laminats 104 freiliegen.
  • Wieder bezugnehmend auf 2, kann optional eine Schutzbeschichtung 197 zum Beschichten der Rückstände 126 der elektrostatische-Entladung-Schutzstruktur bereitgestellt sein. Daher kann die korrespondierende Wand der gedruckten Leiterplatte 100 elektrisch isoliert sein, um das Freiliegen der Rückstände 126 der elektrostatische-Entladung-Schutzstruktur zu verhindern.
  • Auf vorteilhafte Weise ist ein zuverlässiger ESD-Schutz für die eingebettete Komponente 102 auf Hardware-Level bereitgestellt, wobei der ESD-Schutz, welcher in der fertig hergestellten gedruckten Leiterplatte 100 nicht mehr benötigt wird, mittels eines einfachen Materialentfernungsprozesses einfach entfernt werden kann, welcher vorteilhaft mit einem Vereinzelungsprozess zum Vereinzeln der gedruckten Leiterplatte 100 von einem Panel kombiniert werden kann.
  • 3 zeigt eine Vorform einer gedruckten Leiterplatte 100 und 4 zeigt eine fertig hergestellte gedruckte Leiterplatte 100 gemäß einer anderen beispielhaften Ausführungsform. Sowohl 3 als auch 4 zeigen eine jeweilige Querschnittsansicht. Die gedruckte Leiterplatte 100 gemäß 4 kann mittels Entfernens eines zentralen Teils der Vorform gemäß 3 (siehe Bezugszeichen 160) erhalten werden.
  • Gemäß 3 ist die elektrostatische-Entladung-Schutzstruktur 106 als eine Metallschicht auf einer oberen Hauptoberfläche 114 des Laminats 104 angeordnet, welche einer unteren Hauptoberfläche 112 davon gegenüberliegt.
  • Wie ebenfalls gezeigt ist, ist ein funktionelles elektrisches Verbindungsnetzwerk 118 in dem Laminat 104 integriert, zum funktionellen Koppeln der elektronischen Komponente 102 der fertig hergestellten gedruckten Leiterplatte 100. Wie in 3 gezeigt ist, ist das funktionelle elektrische Verbindungsnetzwerk 118 mit der elektrostatische-Entladung-Schutzstruktur 106 elektrisch gekoppelt, welche in internen Schichten der gedruckten Leiterplatte 100 implementiert sein kann. Die elektrostatische-Entladung-Schutzstruktur 106 wird vor dem Fertigstellen des Herstellungsprozesses der gedruckten Leiterplatte 100 teilweise entfernt, zum Beispiel mittels Bildens einer Öffnung 160 in das Laminat 104, zum Unterbrechen der elektrostatische-Entladung-Schutzstruktur 106. Somit wird die elektrostatische-Entladung-Schutzstruktur 106 mittels Entfernens von Material von einem zentralen Abschnitt der oberen Hauptoberfläche 114 der gedruckten Leiterplatte 100 abseits von einem seitlichen Rand oder einer Seitenwand 120 der gedruckten Leiterplatte 100 getrennt. Mittels Bildens der Öffnung 160, welche sich durch die elektrostatische-Entladung-Schutzstruktur 106 erstreckt, wird die Letztere zu den Rückständen 126 der elektrostatische-Entladung-Schutzstruktur gemäß 4 abgebaut. Es kann bevorzugt sein, die elektrostatische-Entladung-Schutzstruktur 106/die Rückstände 126 der elektrostatische-Entladung-Schutzstruktur früh in dem Herstellungsprozess zu bilden. Während die elektrostatische-Entladung-Schutzstruktur 106 gemäß 3 das Gate Pad und das Source Pad kurzschließt, um dem ESD-sensitiven Gate Pad (siehe Bezugszeichen 110) einen ESD-Schutz bereitzustellen, koppeln die getrennten Rückstände 126 der elektrostatische-Entladung-Schutzstruktur nicht weiter die elektrischen Potenziale des Gate Pads und des Source Pads. Folglich ist die erhaltene gedruckte Leiterplatte 100 bereit für eine Verwendung, da das Gate Pad und das Source Pad nun auf verschiedene elektrische Potenziale gebracht werden können.
  • Als nächstes werden die Ausführungsformen gemäß 5 bis 16 beschrieben, welche eine entsprechende ESD-Hilfsstruktur mittels Sägens entlang einer Sägelinie brechen können.
  • 5 zeigt eine Explosionsansicht einer Vorform einer gedruckten Leiterplatte 100 gemäß einer beispielhaften Ausführungsform vor dem Schneiden. 6 zeigt eine Querschnittsansicht einer gedruckten Leiterplatte 100 gemäß 5 nach dem Schneiden.
  • Bezugnehmend auf 5 zeigt die Explosionsansicht einen ersten Kern 164, eine erste Aufbauschicht-Laminierungsstruktur 166, eine Kernschicht und Aufbau-Laminierungsstruktur 168, eine zweite Aufbauschicht-Laminierungsstruktur 170, und einen zweiten Kern 172. Das Bezugszeichen 162 in 5 zeigt, dass die Verbindung zu einem temporären Gitter in einer korrespondierenden Herstellungsstufe stattfinden kann.
  • 6 zeigt einen Querschnitt einer gedruckten Leiterplatte 100 mit einem Gitter, welches die Rückstände 126 der elektrostatische-Entladung-Schutzstruktur bildet. Nur eine einzige elektronische Komponente 102 ist in dem Laminat 104 gemäß 6 eingebettet. Eine ESD-Hilfsstruktur in Form einer elektrostatische-Entladung-Schutzstruktur 106 kann mittels Brechens oder Schneidens in der Sägelinie während des Herstellungsprozesses zum Herstellen der gedruckten Leiterplatte 100 von 6 entfernt werden. Die elektrostatische-Entladung-Schutzstruktur 106 bildet die Basis der gezeigten Rückstände 126 der elektrostatische-Entladung-Schutzstruktur. Die Rückstände der elektrostatische-Entladung-Schutzstruktur können mittels, während, oder nach der Vereinzelung gebildet werden. Dies stellt einen ESD-Schutz der inlayartigen elektronischen Komponente 102 während des Einbettungsprozesses bereit.
  • Eine Seitenwand-Schutzbeschichtung (siehe Bezugszeichen 197 in 2), z. B. Epoxidharz, kann implementiert sein, um an dem Rand freiliegende Rückstände 126 der elektrostatische-Entladung-Schutzstruktur und optional freiliegende Teile des funktionellen elektrischen Verbindungsnetzwerk 118 elektrisch zu isolieren.
  • 7 zeigt eine Explosionsansicht einer Vorform einer gedruckten Leiterplatte 100 gemäß einer anderen beispielhaften Ausführungsform vor dem Schneiden. 8 zeigt eine Querschnittsansicht einer gedruckten Leiterplatte 100 gemäß 7 nach dem Schneiden.
  • Bezugnehmend auf 7 zeigt die Explosionsansicht drei obere Aufbauschicht-Laminierungsstrukturen 174, 175, 176, eine obere Kern- und Aufbau-Laminierungsstruktur 177, eine Kernschicht-Laminierungsstruktur 182, eine untere Kern- und Aufbau-Laminierungsstruktur 178, und drei untere Aufbauschicht-Laminierungsstrukturen 179, 180, 181.
  • Bezugnehmend auf 8 zeigt der Querschnitt die gedruckte Leiterplatte 100 mit einem temporären Gitter. Gemäß 8 sind mehrere elektronische Komponenten 102 in verschiedenen Schichten des Laminats 104 eingebettet, d. h. an verschiedenen vertikalen Höhen.
  • Um die gedruckte Leiterplatte 100 von 8 bereitzustellen, kann ein weiteres Laminat 104 oben auf das genannte Laminat 104 gestapelt und verbunden werden. Eine weitere elektronische Komponente 102 kann in dem weiteren Laminat 104 eingebettet sein. Darüber hinaus können weitere elektrisch leitfähige Rückstände einer elektrostatische-Entladung-Schutzstruktur an der gedruckten Leiterplatte 100 verbleiben, nach dem Entfernen eines Teils einer weiteren elektrisch leitfähigen elektrostatische-Entladung-Schutzstruktur 106, welche die weitere elektronische Komponente 102 vor einer elektrostatischen Entladung während des Herstellungsprozesses schützt. Um die gedruckte Leiterplatte 100 von 8 zu erhalten, werden die Laminate 104 vertikal gestapelt und verbunden, zum Beispiel mittels Lamination.
  • 9 zeigt eine Querschnittsansicht einer gedruckten Leiterplatte 100 gemäß einer anderen beispielhaften Ausführungsform in einer vertikalen Anordnung. Auch in 9 ist ein Querschnitt einer gedruckten Leiterplatte 100 mit Rückständen eines temporären Gitters gezeigt, wobei die Rückstände von einer früheren elektrostatische-Entladung-Schutzstruktur 106 nach dem Fertigstellen eines Herstellungsprozesses verblieben sind. Gemäß 9 sind mehrere elektronische Komponenten 102 in der gleichen Schicht eingebettet, genauer bei der gleichen vertikalen Höhe des Laminats 104.
  • Während des Herstellungsprozesses der gedruckten Leiterplatte 100 gemäß 9 werden zwei elektronische Komponenten 102 in das Laminat 104 eingebettet. Direkt anschließend können die elektrostatische-Entladung-sensitiven Anschlüsse 110 (insbesondere die Gate Pads) von beiden elektronischen Komponenten 102 mittels einer elektrostatische-Entladung-Schutzstruktur 106 an einem elektrostatische-Entladung-Schutzpotenzial fixiert oder befestigt werden, zum Beispiel dem elektrischen Potenzial eines anderen Pads (insbesondere der Source Pads) der elektronischen Komponenten 102.
  • 10 zeigt eine Querschnittsansicht einer gedruckten Leiterplatte 100, welche einen Teil eines Panels 116 bildet, gemäß einer anderen beispielhaften Ausführungsform. 11 zeigt eine Draufsicht der gedruckten Leiterplatte 100 gemäß 12, welche noch auf Panel-Level verbunden ist. 10 und 11 zeigen einen Querschnitt und eine Draufsicht eines ESD-Schutzsystems für die gedruckte Leiterplatte 100. Obwohl die eingebetteten elektronischen Komponenten 102 in 10 und 11 nicht gezeigt sind, können die elektronischen Komponenten 102 in Kavitäten 184 in dem Laminat 104 eingebettet sein. Die elektrostatische-Entladung-Schutzstruktur 106 gemäß 11 weist einen geschlossenen umfänglichen Ring 186 aus einem elektrisch leitfähigen Material auf, von welchem sich metallische Seitenstrukturen 188 abzweigen. Freie Enden der verzweigten Seitenstrukturen 188 sind mit padähnlichen metallischen Strukturen 190 bereitgestellt.
  • 12 zeigt eine Querschnittsansicht einer gedruckten Leiterplatte 100, welche einen Teil eines Panels 116 bildet, gemäß einer anderen beispielhaften Ausführungsform. 13 zeigt eine Draufsicht der gedruckten Leiterplatte 100 gemäß 12, welche noch auf Panel-Level verbunden ist.
  • Die gedruckte Leiterplatte 100 gemäß 13 ist noch ein integraler Teil eines Panels 116, welches eine Mehrzahl von gedruckten Leiterplatten 100 aufweist, welche in Reihen und Spalten angeordnet sind. In einer Vereinzelungsstufe wird die gedruckte Leiterplatte 100 vereinzelt oder von den anderen gedruckte Leiterplatten 100 des gemeinsamen Panels 116 getrennt.
  • Insbesondere können zwei getrennte Gitter in einem Sägelinienbereich 192 bereitgestellt sein. Während das erste metallische Gitter für ESD-Schutzzwecke verwendet werden kann, kann das zweite metallische Gitter für Testzwecke verwendet werden. Am Ende kann das zweite metallische Gitter mittels eines Trennprozesses, insbesondere eines Sägeprozesses, getrennt werden.
  • 14 zeigt eine Querschnittsansicht einer gedruckten Leiterplatte 100 gemäß noch einer anderen beispielhaften Ausführungsform. 15 zeigt eine Draufsicht der gedruckten Leiterplatte 100 gemäß 14, welche noch auf Panel-Level verbunden ist. 16 zeigt eine Draufsicht der gedruckten Leiterplatte 100 gemäß 14 und 15 mit weiteren Details. Genauer zeigt 16 Designmerkmale, um eine saubere Trennung während der PCB-Vereinzelung sicherzustellen.
  • Bezugnehmend auf das Bezugszeichen 194 ist eine Seitenansicht der gedruckten Leiterplatte 100 nach der Vereinzelung gezeigt. Die Rückstände der metallischen elektrostatische-Entladung-Schutzstruktur liegen an der dielektrischen Seitenwand 120 der gedruckten Leiterplatte 100 bei vertikalen Positionen über einer unteren Hauptoberfläche 102 und unter einer oberen Hauptoberfläche 114 des Laminats 104 frei.
  • Nun bezugnehmend auf das Bezugszeichen 196 ist ein elektrostatische-Entladung-Schutzverbindungsnetzwerk 108 mit metallischen Teilstrukturen auf beiden gegenüberliegenden Hauptoberflächen 112, 114 der gedruckten Leiterplatte 100 gebildet. Die Teilstrukturen sind mittels einer weiteren metallischen Teilstruktur verbunden, welche sich vertikal durch das gesamte Laminat 104 erstreckt. Somit verbindet die sich vertikal erstreckende Teilstruktur planare Teilstrukturen in parallelen Ebenen. Zum Beispiel kann die vertikale Teilstruktur eine plattierte Durchgangsöffnung sein, welche den gesamten Weg zwischen den Hauptoberflächen 112, 114 überbrückt.
  • Bezugnehmend auf ein Referenzzeichen 198 ist gezeigt, dass die Rückstände 126 der elektrostatische-Entladung-Schutzstruktur im Wesentlichen Y-förmige Teilstrukturen 111, im Wesentlichen T-förmige Teilstrukturen 113, etc. aufweisen kann.
  • Als nächstes sind die Ausführungsformen gemäß 17 bis 24 beschrieben, welche eine entsprechende ESD-Hilfsstruktur mittels Rückseitenbohrens brechen.
  • 17 zeigt eine Querschnittsansicht einer gedruckten Leiterplatte 100 gemäß einer anderen beispielhaften Ausführungsform. 18 und 19 zeigen Draufsichten der gedruckten Leiterplatte 100 gemäß 17. In 17 bis 19 bezeichnen die Ziffern 0-9 gleiche Teile. Während 18 die eingebetteten elektronischen Komponenten 102 von ihrer Oberseite zeigen, zeigt 19 die eingebetteten elektronischen Komponenten 102 von ihrer Unterseite. Bei der Ausführungsform von 17 bis 19 ist die Hilfsstruktur für den ESD-Schutz auf internen Schichten angeordnet, um das Gate Pad und das Source Pad kurzzuschließen.
  • 20 zeigt eine Querschnittsansicht einer gedruckten Leiterplatte 100 gemäß noch einer anderen beispielhaften Ausführungsform. 21 und 22 zeigen Draufsichten der gedruckten Leiterplatte 100 gemäß 22. In 20 bis 22 bezeichnen die Ziffern 0-9 gleiche Teile. Während 21 die eingebetteten elektronischen Komponenten 102 von ihrer Oberseite zeigt, zeigt 22 die eingebetteten elektronischen Komponenten 102 von ihrer Unterseite.
  • Die Ausführungsform von 20 bis 22 ist durch einen Verbindungsinnenschicht-Hilfskurzschluss mit den Vorrichtungsanschlüssen mit Vias gekennzeichnet.
  • 23 zeigt eine Querschnittsansicht einer gedruckten Leiterplatte 100 gemäß noch einer anderen beispielhaften Ausführungsform. Die gedruckte Leiterplatte 100 kann basierend auf den Strukturen hergestellt sein, welche in 17 bis 19 bzw. 20 bis 22 gezeigt sind. Bei der gedruckten Leiterplatte 100 gemäß 23 können zusätzliche Schichtaufbauten 117, 119 wie gewünscht oder erforderlich auf der Oberseite und/oder auf der Unterseite der gedruckten Leiterplatten 100 gemäß 18 bis 22 hinzugefügt sein. Ferner kann es möglich sein, mittels Rückseitenbohrens die Kurzschlüsse zu öffnen, welche mittels der Hilfsstrukturen erzeugt sind. Für das Rückseitenbohren können mechanische Bohrbits 121 verwendet werden. Die erzeugten Bohrlöcher 122 können mit einem dielektrischen Füllmaterial 123 gefüllt werden, zum Beispiel Epoxidharz.
  • 24 zeigt eine gedruckte Leiterplatte 100 gemäß noch einer anderen beispielhaften Ausführungsform. Wie mit dem Bezugszeichen 199 gezeigt ist, kann eine Teilstruktur der elektrisch leitfähigen elektrostatische-Entladung-Schutzstruktur 106 in einem zentralen Bereich einer Hauptoberfläche des Laminats 104 kritische Anschlüsse 110 (zum Beispiel ein Gate Pad eines Feldeffekttransistorchips) mit einem elektrischen Zielpotenzial koppeln, welches bei der gezeigten Ausführungsform an dem Source Pad bereitgestellt ist. Nachdem die Herstellung der gedruckten Leiterplatte 100 vollendet wurde, kann die Teilstruktur gemäß dem Bezugszeichen 199 zumindest teilweise (zum Beispiel mittels Bohrens) entfernt werden, zum elektrischen Entkoppeln des Anschlusses 110 von dem elektrischen Zielpotenzial, für die normale Verwendung der gedruckten Leiterplatte 100.

Claims (18)

  1. Ein Verfahren zum Herstellen einer gedruckten Leiterplatte (100), wobei das Verfahren aufweist: • Einbetten einer elektronischen Komponente (102) in ein Laminat (104); und • Schützen der elektronischen Komponente (102) vor elektrostatischer Entladung während zumindest eines Teils des Herstellungsprozesses mittels einer elektrisch leitfähigen Elektrostatische-Entladung-Schutzstruktur (106), welche in dem Laminat (104) integriert ist und mit der elektronischen Komponente (102) verbunden ist, wobei die elektrisch leitfähigen Elektrostatische-Entladung-Schutzstruktur (106) aus zumindest Teilen metallischer Schichten (152) und/oder vertikaler Durchgangsverbindungen des Laminats (104) hergestellt wird, wobei die Elektrostatische-Entladung-Schutzstruktur (106) aus Kupfer ist und Pads (156) der elektronischen Komponente (102) elektrisch koppelt, um sie auf das gleiche elektrische Potenzial zu bringen; • Entfernen zumindest eines Teils der Elektrostatische-Entladung-Schutzstruktur (106) vor einem Fertigstellen der Herstellung der gedruckten Leiterplatte (100), um es zu ermöglichen, die Pads (156) auf verschiedene elektrische Potenziale zu bringen.
  2. Das Verfahren gemäß Anspruch 1, wobei das Verfahren aufweist Befestigen von einem oder mehreren elektrostatische-Entladung-sensitiven Anschlüssen (110) der elektronischen Komponente (102) mittels der elektrisch leitfähigen Elektrostatische-Entladung-Schutzstruktur (106) an einem Elektrostatische-Entladung-Schutzpotenzial während zumindest eines Teils des Herstellungsprozesses.
  3. Das Verfahren gemäß Anspruch 1 oder 2, wobei das Verfahren aufweist Konfigurieren der Elektrostatische-Entladung-Schutzstruktur (106) als ein Elektrostatische-Entladung-Schutzverbindungsnetzwerk (108).
  4. Das Verfahren gemäß Anspruch 3, wobei das Verfahren aufweist Bilden des Elektrostatische-Entladung-Schutzverbindungsnetzwerks (108) auf einer oder beiden gegenüberliegenden Hauptoberflächen (112, 114) des Laminats (104) und/oder sich durch das Laminat (104) erstreckend.
  5. Das Verfahren gemäß einem beliebigen der Ansprüche 1 bis 4, wobei das Entfernen mittels Trennens der gedruckten Leiterplatte (100) von einer anderen gedruckten Leiterplatte (100) eines gemeinsamen Panels (116) bewerkstelligt wird.
  6. Das Verfahren gemäß einem beliebigen der Ansprüche 3 bis 5, wobei das Verfahren aufweist: Integrieren eines funktionellen elektrischen Verbindungsnetzwerks (118) in das Laminat (104) zum funktionellen Koppeln der elektronischen Komponente (102); Koppeln des funktionellen elektrischen Verbindungsnetzwerks (118) mit dem Elektrostatische-Entladung-Schutzverbindungsnetzwerk (108) während zumindest eines Teils des Prozesses zum Herstellen der gedruckten Leiterplatte (100); und Trennen zumindest eines Teils des funktionellen elektrischen Verbindungsnetzwerks (118) von zumindest einem Teil des Elektrostatische-Entladung-Schutzverbindungsnetzwerks (108) vor dem Fertigstellen des Herstellungsprozesses der gedruckten Leiterplatte (100).
  7. Das Verfahren gemäß Anspruch 6, wobei das Verfahren aufweist Trennen zumindest eines Teils des funktionellen elektrischen Verbindungsnetzwerks (118) von zumindest einem Teil des Elektrostatische-Entladung-Schutzverbindungsnetzwerks (108) während des Trennens der gedruckten Leiterplatte (100) von einem Panel (116), welches eine Mehrzahl von gedruckten Leiterplatten (100) aufweist.
  8. Das Verfahren gemäß Anspruch 6, wobei das Verfahren aufweist Trennen zumindest eines Teils des funktionellen elektrischen Verbindungsnetzwerks (118) von zumindest einem Teil des Elektrostatische-Entladung-Schutzverbindungsnetzwerks (108) mittels Entfernens von Material von einem zentralen Abschnitt des Laminats (104) abseits eines seitlichen Randes (120) der gedruckten Leiterplatte (100).
  9. Das Verfahren gemäß einem beliebigen der Ansprüche 1 bis 8, wobei das Verfahren aufweist Bilden der Elektrostatische-Entladung-Schutzstruktur (106) in dem Laminat (104) unmittelbar nach dem Einbetten der elektronischen Komponente (102).
  10. Das Verfahren gemäß einem beliebigen der Ansprüche 2 bis 9, wobei das Verfahren aufweist • Einbetten mindestens einer weiteren elektronischen Komponente (102) in das Laminat (104); und • Befestigen von einem oder mehreren weiteren elektrostatische-Entladung-sensitiven Anschlüssen (110) der mindestens einen weiteren elektronischen Komponente (102) an dem Elektrostatische-Entladung-Schutzpotenzial, an welchem der eine oder die mehreren elektrostatische-Entladung-sensitiven Anschlüsse (110) der elektronischen Komponente (102) befestigt ist oder sind, während zumindest eines Teils des Herstellungsprozesses.
  11. Das Verfahren gemäß einem beliebigen der Ansprüche 2 bis 10, wobei das Verfahren aufweist Einbetten eines Feldeffekttransistorchips als die elektronische Komponente (102) in dem Laminat (104), und Befestigen zumindest eines Gate Pads als der elektrostatische-Entladung-sensitive Anschluss (110) an dem elektrostatische-Entladung-Schutzpotenzial, insbesondere eines Source Pads, während zumindest eines Teils des Herstellungsprozesses.
  12. Eine gedruckte Leiterplatte (100), welche aufweist: • ein Laminat (104); • eine elektronische Komponente (102), welche in dem Laminat (104) eingebettet ist; und • Rückstände (126) einer elektrisch leitfähigen Elektrostatische-Entladung-Schutzstruktur aus Kupfer, welche an der gedruckten Leiterplatte (100) nach dem Entfernen eines Teils einer elektrisch leitfähigen Elektrostatische-Entladung-Schutzstruktur (106) verbleiben, welche die elektronische Komponente (102) während zumindest eines Teils eines Prozesses zum Herstellen der gedruckten Leiterplatte (100) vor elektrostatischer Entladung schützt, wobei das Laminat (104) mit metallischen Schichten (152) und metallischen vertikalen Durchgangsverbindungen (154) ausgebildet ist, welche zumindest teilweise die Rückstände (126) der elektrisch leitfähigen Elektrostatische-Entladung- Schutzstruktur bilden, wobei zumindest ein Teil der Rückstände (126) der elektrisch leitfähigen Elektrostatische-Entladung-Schutzstruktur mit Pads (156) der elektronischen Komponente (102) elektrisch gekoppelt ist, wobei die Pads während zumindest des Teils des Prozesses zum Herstellen der gedruckten Leiterplatte auf ein elektrostatische-Entladung-Schutzpotenzial durch die Elektrostatische-Entladung-Schutzstruktur fixiert werden.
  13. Die gedruckte Leiterplatte (100) gemäß Anspruch 12, wobei die Rückstände (126) der Elektrostatische-Entladung-Schutzstruktur die Rückstände eines Elektrostatische-Entladung-Schutzverbindungsnetzwerks (108) der elektrisch leitfähigen Entladung-Schutzstruktur (106) sind, welche ein oder mehrere elektrostatische-Entladung-sensitive Anschlüsse (110) der elektronischen Komponente (102) während zumindest eines Teils des Herstellungsprozesses an einem elektrostatische-Entladung-Schutzpotenzial befestigt.
  14. Die gedruckte Leiterplatte (100) gemäß Anspruch 12 oder 13, wobei zumindest ein Teil der Rückstände (126) der elektrisch leitfähigen Elektrostatische-Entladung-Schutzstruktur sich bis zu einem seitlichen Rand oder einer Seitenwand (120) der gedruckten Leiterplatte (100) erstreckt.
  15. Die gedruckte Leiterplatte (100) gemäß einem beliebigen der Ansprüche 12 bis 14, wobei zumindest ein Teil der Rückstände (126) der elektrisch leitfähigen Elektrostatische-Entladung-Schutzstruktur bei einer äußeren seitlichen Seitenwand (120) des Laminats (104) freiliegt, insbesondere bei einer vertikalen Position über einer unteren Hauptoberfläche (112) und unter einer oberen Hauptoberfläche (114) des Laminats (104).
  16. Die gedruckte Leiterplatte (100) gemäß einem beliebigen der Ansprüche 12 bis 15, wobei die Rückstände (126) der Elektrostatische-Entladung-Schutzstruktur mindestens eines aus einer Gruppe aufweisen, bestehend aus mindestens einer im Wesentlichen Y-förmigen Teilstruktur, mindestens einer im Wesentlichen T-förmigen Teilstruktur, und mindestens einer sich vertikal erstreckenden Teilstruktur, welche planare Teilstrukturen in parallelen Ebenen verbindet.
  17. Die gedruckte Leiterplatte (100) gemäß einem beliebigen der Ansprüche 12 bis 16, aufweisend mindestens eines der folgenden Merkmale: wobei die elektronische Komponente (102) ein Halbleiterchip ist, insbesondere ein Leistungshalbleiterchip, weiter insbesondere ein Leistungsfeldeffekttransistorchip; aufweisend eine Schutzbeschichtung (197), welche die Rückstände (126) der Elektrostatische-Entladung-Schutzstruktur zumindest teilweise beschichtet.
  18. Die gedruckte Leiterplatte (100) gemäß einem beliebigen der Ansprüche 12 bis 17, aufweisend: • ein weiteres Laminat (104); • eine weitere elektronische Komponente (102), welche in dem weiteren Laminat (104) eingebettet ist; und • weitere Rückstände (126) einer elektrisch leitfähigen Elektrostatische-Entladung-Schutzstruktur, welche nach dem Entfernen eines Teils einer weiteren elektrisch leitfähigen Elektrostatische-Entladung-Schutzstruktur (106) an der gedruckten Leiterplatte (100) verbleiben, welche die weitere elektronische Komponente (102) während zumindest eines Teils des Herstellungsprozesses vor elektrostatischer Entladung schützt; • wobei die Laminate (104) vertikal gestapelt sind.
DE102021130924.7A 2021-11-25 2021-11-25 Schutz vor elektrostatischer Entladung einer elektronischen Komponente, welche in dem Laminat einer gedruckten Leiterplatte eingebettet ist Active DE102021130924B4 (de)

Priority Applications (3)

Application Number Priority Date Filing Date Title
DE102021130924.7A DE102021130924B4 (de) 2021-11-25 2021-11-25 Schutz vor elektrostatischer Entladung einer elektronischen Komponente, welche in dem Laminat einer gedruckten Leiterplatte eingebettet ist
US17/989,228 US20230164911A1 (en) 2021-11-25 2022-11-17 Electrostatic discharge protection of electronic component embedded in laminate of printed circuit board
CN202211528072.4A CN116170936A (zh) 2021-11-25 2022-11-24 嵌入印刷电路板的层合物中的电子部件的静电放电保护

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102021130924.7A DE102021130924B4 (de) 2021-11-25 2021-11-25 Schutz vor elektrostatischer Entladung einer elektronischen Komponente, welche in dem Laminat einer gedruckten Leiterplatte eingebettet ist

Publications (2)

Publication Number Publication Date
DE102021130924A1 DE102021130924A1 (de) 2023-05-25
DE102021130924B4 true DE102021130924B4 (de) 2024-01-04

Family

ID=86227361

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102021130924.7A Active DE102021130924B4 (de) 2021-11-25 2021-11-25 Schutz vor elektrostatischer Entladung einer elektronischen Komponente, welche in dem Laminat einer gedruckten Leiterplatte eingebettet ist

Country Status (3)

Country Link
US (1) US20230164911A1 (de)
CN (1) CN116170936A (de)
DE (1) DE102021130924B4 (de)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110211319A1 (en) 2010-02-26 2011-09-01 Lex Kosowsky Electric discharge protection for surface mounted and embedded components
US20160029479A1 (en) 2014-07-25 2016-01-28 Samsung Electro-Mechanics Co., Ltd. Electrostatic discharge protection board
CN112086437A (zh) 2020-08-01 2020-12-15 江苏长电科技股份有限公司 一种esd防护封装结构及其制造方法
US20210193595A1 (en) 2019-12-19 2021-06-24 Intel Corporation Electrostatic discharge protection in integrated circuits

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110211319A1 (en) 2010-02-26 2011-09-01 Lex Kosowsky Electric discharge protection for surface mounted and embedded components
US20160029479A1 (en) 2014-07-25 2016-01-28 Samsung Electro-Mechanics Co., Ltd. Electrostatic discharge protection board
US20210193595A1 (en) 2019-12-19 2021-06-24 Intel Corporation Electrostatic discharge protection in integrated circuits
CN112086437A (zh) 2020-08-01 2020-12-15 江苏长电科技股份有限公司 一种esd防护封装结构及其制造方法

Also Published As

Publication number Publication date
US20230164911A1 (en) 2023-05-25
DE102021130924A1 (de) 2023-05-25
CN116170936A (zh) 2023-05-26

Similar Documents

Publication Publication Date Title
DE102015107445B4 (de) Package für elektronische Vorrichtungen mit Metallblöcken und Verfahren zum Herstellen desselben
DE102014116383B4 (de) Halbleitergehäuse umfassend ein transistor-chip-modul und ein treiber-chip-modul sowie verfahren zu dessen herstellung
DE102009005650B4 (de) Elektronikmodul und Verfahren zur Herstellung eines Elektronikmoduls
DE102013105352A1 (de) Mehrchip-Verpackung und Verfahren zu deren Herstellung
DE102015115999B4 (de) Elektronische Komponente
DE102006034679A1 (de) Halbleitermodul mit Leistungshalbleiterchip und passiven Bauelement sowie Verfahren zur Herstellung desselben
DE10201781A1 (de) Hochfrequenz-Leistungsbauteil und Hochfrequenz-Leistungsmodul sowie Verfahren zur Herstellung derselben
DE102014102087B4 (de) Kontaktflecke über prozesssteuerungs-/überwachungs-strukturen in einem halbleiterchip
DE102015215133B4 (de) Halbleitervorrichtung
DE1589705A1 (de) Mehrere elektrische Funktionsstufen enthaltende integrierte Schaltung
DE102019105356B4 (de) Verfahren zum Ausbilden von Kontakten zu einem eingebetteten Halbleiterchip
DE112017001828T5 (de) Elektrische verbindungsbrücke
DE102016000264B4 (de) Halbleiterchipgehäuse, das sich lateral erstreckende Anschlüsse umfasst, und Verfahren zur Herstellung desselben
DE102013113103A1 (de) Halbleiterbausteine und Verfahren für deren Ausbildung
DE102018221124A1 (de) Leistungschip-Integrationsmodul, Herstellungsverfahren dafür und doppelseitige Kühlleistungsmodul-Baugruppe
DE102013106113A1 (de) Halbleitermodule und Verfahren zu ihrer Herstellung
DE102018124419A1 (de) Halbleiterchippackage und verfarhen zum herstellen desselben
DE102014115815B4 (de) Verfahren zur herstellung eines schaltungsträgers, verfahren zur herstellung einer halbleiteranordung, verfahren zum betrieb einer halbleiteranordnung und verfahren zur herstellung eines halbleitermoduls
DE102020121783A1 (de) Isolationsummantelung für eine obere spule eines isolierten transformators
DE102017101185B4 (de) Ein Halbleitermodul umfassend Transistorchips, Diodenchips und Treiberchips, angeordnet in einer gemeinsamen Ebene, Verfahren zu dessen Herstellung und integriertes Leistungsmodul
DE102017215354A1 (de) Halbleiter und verfahren zum herstellen von halbleiterbauelementen
DE102017120747A1 (de) SMD-Gehäuse mit Oberseitenkühlung
DE102019002210A1 (de) Halbleiterleistungsmodul zu m schutz vor einem kurzschlussereignis
DE102017108172B4 (de) SMD-Package und Verfahren zur Herstellung eines SMD-Packages
DE102021125094A1 (de) Halbleitergehäuse mit einem chip-träger mit einem pad-offset-merkmal

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R018 Grant decision by examination section/examining division