DE112017001828T5 - Elektrische verbindungsbrücke - Google Patents

Elektrische verbindungsbrücke Download PDF

Info

Publication number
DE112017001828T5
DE112017001828T5 DE112017001828.5T DE112017001828T DE112017001828T5 DE 112017001828 T5 DE112017001828 T5 DE 112017001828T5 DE 112017001828 T DE112017001828 T DE 112017001828T DE 112017001828 T5 DE112017001828 T5 DE 112017001828T5
Authority
DE
Germany
Prior art keywords
bridge
spacer
electronic device
substrate
molding material
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE112017001828.5T
Other languages
English (en)
Inventor
Srinivas V. Pietambaram
Rahul N. Manepalli
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel Corp
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of DE112017001828T5 publication Critical patent/DE112017001828T5/de
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5381—Crossover interconnections, e.g. bridge stepovers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486—Via connections through the substrate with or without pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • H01L23/49894—Materials of the insulating layers or coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5384—Conductive vias through the substrate with or without pins, e.g. buried coaxial conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5385—Assembly of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5386—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16113—Disposition the whole bump connector protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9212—Sequential connecting processes
    • H01L2224/92122—Sequential connecting processes the first connecting process involving a bump connector
    • H01L2224/92125—Sequential connecting processes the first connecting process involving a bump connector the second connecting process involving a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5383—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/053—Oxides composed of metals from groups of the periodic table
    • H01L2924/0543—13th Group
    • H01L2924/05432—Al2O3
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/053—Oxides composed of metals from groups of the periodic table
    • H01L2924/0544—14th Group
    • H01L2924/05442—SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/1433—Application-specific integrated circuit [ASIC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/1434—Memory
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1511—Structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15192—Resurf arrangement of the internal vias
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/157—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2924/15738—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950 C and less than 1550 C
    • H01L2924/15747—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/1579—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
  • Structure Of Printed Boards (AREA)

Abstract

[00138] Offenbart wird eine elektrische Verbindungsbrückentechnologie. Eine elektrische Verbindungsbrücke kann ein Brückensubstrat aufweisen, das aus einem Formgussmaterial gebildet ist. Die elektrische Verbindungsbrücke kann auch eine Vielzahl von Leitwegschichten innerhalb des Brückensubstrats aufweisen, wobei jede Leitwegschicht eine Vielzahl feiner und eng beabstandeter (FLS-)Leiterbahnen aufweist. Zusätzlich kann die elektrische Verbindungsbrücke eine Durchkontaktierung aufweisen, die sich durch das Substrat erstreckt und mindestens einer der FLS-Leiterbahnen in einer der Leitwegschichten mit mindestens einer der FLS-Leiterbahnen in einer anderen der Leitwegschichten elektrisch verbindet.

Description

  • Technisches Gebiet
  • Hierin beschriebene Ausführungsformen betreffen im Allgemeinen elektronische Vorrichtungspackungen und insbesondere Verbindungsbrücken von Packungssubstraten.
  • Hintergrund
  • Verbindungen hoher Bandbreite bei einer Packung sind für das Hochleistungsrechnen zunehmend wichtig. Die eingebettete Mehrchip-Verbindungsbrücke (embedded multi-die interconnect bridge - EMIB), von Intel® bahnbrechend vorangetrieben und entwickelt, stellt einen Durchbruch dar, der diesen Bedarf anspricht und einen preiswerteren und einfacheren 2.5D-Packungsansatz für sehr hochdichte Verbindungen zwischen heterogenen Rohchips einer einzigen Packung erleichtert. Anstelle eines teuren Silizium-Interposers mit „through silicon vias“ (TSV - durch das Silizium führende Durchkontaktierungen) umfasst eine typische EMIB einen kleinen Chip mit Siliziumbrücke, der in das Packungssubstrat eingebettet ist und hochdichte Verbindungen zwischen Rohchips nur dort ermöglicht, wo sie benötigt werden, wie etwa mit feinen und eng beabstandeten (fine line and spaced - FLS) Leiterbahnen. Eine standardmäßige Flip-Chip-Montage wird für eine robuste Leistungsabgabe und zur Verbindung schneller Signale direkt von einem Chip mit einem Packungssubstrat verwendet. Durch die EMIB entfällt die Notwendigkeit für TSVs und spezielles Interposer-Silizium, die die Komplexität und Kosten erhöhen.
  • Figurenliste
  • Die erfindungsgemäßen Merkmale und Vorteile werden aus der detaillierten folgenden Beschreibung in Verbindung mit den beigefügten Zeichnungen ersichtlich, die zusammen beispielhaft verschiedene Ausführungsformen veranschaulichen.
    • 1 veranschaulicht einen schematischen Querschnitt einer elektronischen Vorrichtungspackung gemäß einem Beispiel;
    • 2 veranschaulicht einen schematischen Querschnitt einer elektronischen Verbindungsbrücke gemäß einem Beispiel;
    • 3 veranschaulicht Abmessungen von Leiterbahnen, Durchkontaktierungen und Durchkontaktierungskontaktinseln gemäß einem Beispiel;
    • 4A veranschaulicht das Strukturieren leitender Elemente einer Verbindungsbrücke mithilfe einer Auflaminierung eines Trockenfilmfotolacks (DFR) gemäß einem Beispiel eines Verfahrens zur Herstellung einer elektrischen Verbindungsbrücke;
    • 4B veranschaulicht das Aufbauen leitender Elemente einer Verbindungsbrücke gemäß einem Beispiel eines Verfahrens zur Herstellung einer elektrischen Verbindungsbrücke;
    • 4C veranschaulicht das Entfernen der DFR-Laminierung gemäß einem Beispiel eines Verfahrens zur Herstellung einer elektrischen Verbindungsbrücke;
    • 4D veranschaulicht das Bilden eines Abstandshalters auf einem leitenden Element gemäß einem Beispiel eines Verfahrens zur Herstellung einer elektrischen Verbindungsbrücke;
    • 4E veranschaulicht das Abscheiden eines Materials zumindest teilweise um die seitlichen Seiten eines Abstandshalters gemäß einem Beispiel eines Verfahrens zur Herstellung einer elektrischen Verbindungsbrücke;
    • 4F veranschaulicht das Entfernen eines Abstandshalters zur Bildung einer Öffnung im Material mit Verbindung zu dem leitenden Element gemäß einem Beispiel eines Verfahrens zur Herstellung einer elektrischen Verbindungsbrücke;
    • 4G veranschaulicht das Abscheiden von leitendem Material in der Öffnung zur Bildung einer Durchkontaktierung gemäß einem Beispiel eines Verfahrens zur Herstellung einer elektrischen Verbindungsbrücke;
    • 4H veranschaulicht das Strukturieren leitender Elemente auf einer Leitwegschicht einer Verbindungsbrücke mithilfe einer Auflaminierung eines Trockenfilmfotolacks (DFR) gemäß einem Beispiel eines Verfahrens zur Herstellung einer elektrischen Verbindungsbrücke;
    • 4I veranschaulicht das Aufbauen leitender Elemente auf einer Leitwegschicht einer Verbindungsbrücke gemäß einem Beispiel eines Verfahrens zur Herstellung einer elektrischen Verbindungsbrücke;
    • 4J veranschaulicht das Entfernen der DFR-Laminierung gemäß einem Beispiel eines Verfahrens zur Herstellung einer elektrischen Verbindungsbrücke;
    • 4K veranschaulicht das Entfernen von überschüssigem leitendem Material von einer Leitwegschicht gemäß einem Beispiel eines Verfahrens zur Herstellung einer elektrischen Verbindungsbrücke;
    • 5 veranschaulicht Formpressmaterial um einen Abstandshalter gemäß einem Beispiel eines Verfahrens zur Herstellung einer elektrischen Verbindungsbrücke;
    • 6 veranschaulicht eine elektrische Verbindungsbrücke mit mehreren Leitwegschichten leitender Elemente, die durch Durchkontaktierungen verbunden sind, angeordnet auf einem Träger gemäß einem Beispiel eines Verfahrens zur Herstellung einer elektrischen Verbindungsbrücke;
    • 7 veranschaulicht das Entfernen des Trägers zur Bildung einer elektrischen Verbindungsbrücke gemäß einem Beispiel eines Verfahrens zur Herstellung einer elektrischen Verbindungsbrücke;
    • 8A veranschaulicht eine Vielzahl elektrischer Verbindungsbrücken, angeordnet auf einem Träger, gemäß einem Beispiel eines Verfahrens zur Herstellung einer elektrischen Verbindungsbrücke;
    • 8B veranschaulicht angeordnetes Verkapselungsmaterial über einer Vielzahl elektrischer Verbindungsbrücken gemäß einem Beispiel eines Verfahrens zur Herstellung einer elektrischen Verbindungsbrücke;
    • 8C veranschaulicht das Vereinzeln und Entfernen einer Vielzahl elektrischer Verbindungsbrücken mit Verkapselungsmaterial von einem Träger gemäß einem Beispiel eines Verfahrens zur Herstellung einer elektrischen Verbindungsbrücke; und
    • 9 ist eine schematische Veranschaulichung eines beispielhaften Rechensystems.
  • Nun wird auf die veranschaulichten Ausführungsformen Bezug genommen und eine bestimmte Ausdrucksweise wird hierin zu deren Beschreibung verwendet. Es versteht sich dennoch, dass dadurch keine Einschränkung des Umfangs oder bestimmter erfindungsgemäßer Ausführungsformen beabsichtigt ist.
  • Beschreibung der Ausführungsformen
  • Bevor erfindungsgemäße Ausführungsformen offenbart und beschrieben werden, ist zu verstehen, dass keine Einschränkung auf die hierin offenbarten bestimmten Strukturen, Prozessschritte oder Materialien beabsichtigt ist, sondern auch Äquivalente davon eingeschlossen sind, wie sie vom Fachmann der einschlägigen Technikgebiete erkannt würden. Es versteht sich ebenfalls, dass die hierin verwendete Terminologie nur zum Zweck der Beschreibung bestimmter Beispiele dient und nicht als einschränkend beabsichtigt ist. Dieselben Bezugszahlen in den verschiedenen Zeichnungen stellen dasselbe Element dar. Zahlen, die in Ablaufplänen und Prozessen bereitgestellt sind, sind der Deutlichkeit halber bei der Veranschaulichung von Schritten und Vorgängen bereitgestellt und geben nicht zwangsläufig eine bestimmte Reihenfolge oder Sequenz an. Sofern nicht anders definiert, haben alle hier verwendeten technischen und wissenschaftlichen Ausdrücke dieselbe Bedeutung, wie sie von einem normalen Fachmann der Technik, zu dem diese Offenbarung gehört, üblicherweise verstanden wird.
  • Wie in dieser schriftlichen Beschreibung verwendet, unterstützen die Singularformen „ein/eine“ und „der/die/das“ ausdrücklich Pluralbezüge, sofern der Kontext nicht deutlich etwas anders besagt. Somit schließt beispielsweise die Bezugnahme auf „eine Schicht“ eine Vielzahl solcher Schichten ein.
  • In dieser Anmeldung können „umfasst“, „umfassend“, „enthaltend“ und „mit“ und dergleichen die Bedeutung haben, die ihnen im US-Patentrecht zugeschrieben wird, und kann „aufweisen“, „aufweisend“ und dergleichen bedeuten und werden im Allgemeinen als offene Ausdrücke ausgelegt. Die Ausdrücke „bestehend aus“ oder „besteht aus“ sind geschlossene Ausdrücke und beinhalten nur die Komponenten, Strukturen oder dergleichen, die spezifisch in Verbindung mit solchen Ausdrücken aufgeführt sind, so wie es dem US-Patentrecht entspricht. „Im Wesentlichen bestehend aus“ oder „besteht im Wesentlichen aus“ haben die Bedeutung, die ihnen im Allgemeinen im US-Patentrecht zugeschrieben wird. Insbesondere sind solche Ausdrücke im Allgemeinen geschlossene Ausdrücke, ausgenommen die Zulässigkeit der Einbeziehung zusätzlicher Einzelheiten, Materialien, Komponenten, Schritte oder Elemente, die die grundlegenden und neuartigen Eigenschaften oder Funktion des oder der Artikel, die in Verbindung damit verwendet werden, materiell nicht beeinflussen. Beispielsweise wären Leiterbahnelemente, die in einer Zusammensetzung vorhanden sind, aber das Wesen oder die Eigenschaften der Zusammensetzung nicht beeinflussen, zulässig, wenn sie nach der Ausdrucksweise „bestehend im Wesentlichen aus“ vorhanden wären, auch wenn sie nicht unbedingt in einer Liste von Punkten, die einer solchen Terminologie folgen, ausdrücklich genannt sind. Bei Verwendung eines offenen Ausdrucks in der schriftlichen Beschreibung wie „umfassend“ oder „aufweisend“ versteht es sich, dass auch die Ausdrucksweise „bestehend im Wesentlichen aus“ sowie die Ausdrucksweise „bestehend aus“ dadurch direkt unterstützt ist, als sei sie ausdrücklich genannt, und umgekehrt.
  • Die Ausdrücke „erste(r/s), „zweite(r/s), „dritte(r/s) und dergleichen in der Beschreibung und in den Ansprüchen dienen, sofern vorhanden, dazu, zwischen ähnlichen Elementen zu unterscheiden und nicht unbedingt zur Beschreibung einer besonderen sequenziellen oder chronologischen Reihenfolge. Es versteht sich, dass die so verwendeten Ausdrücke unter entsprechenden Umständen austauschbar sind, so dass die hierin beschriebenen Ausführungsformen beispielsweise zu einem Vorgang in anderen Sequenzen als den hierin veranschaulichten oder anderweitig beschriebenen fähig sind. Genauso ist die Reihenfolge, wie sie hierin dargestellt ist, nicht unbedingt die einzige Reihenfolge, in der solche Schritte durchgeführt werden können, wenn ein Verfahren hierin als eine Reihe von Schritten umfassend beschrieben wird, und bestimmte der genannten Schritte können möglicherweise weggelassen werden und/oder bestimmte andere hierin nicht beschriebene Schritte können möglicherweise zum Verfahren hinzugefügt werden.
  • Die Ausdrücke „links“, „rechts“, „vorn“, „hinten“, „oben“, „unten“, „über“, „unter“ und dergleichen in der Beschreibung und in den Ansprüchen werden, sofern vorhanden, für beschreibende Zwecke und nicht unbedingt zur Beschreibung dauerhafter relativer Positionen verwendet. Es versteht sich, dass die so verwendeten Ausdrücke unter entsprechenden Umständen austauschbar sind, so dass die hierin beschriebenen Ausführungsformen beispielsweise zu einem Vorgang in anderen Ausrichtungen als den hierin veranschaulichten oder anderweitig beschriebenen fähig sind. Der Ausdruck „verbunden“, wie hierin verwendet, ist definiert als auf elektrische oder nichtelektrische Weise direkt oder indirekt angeschlossen. Objekte, die hierin als einander „benachbart“ beschrieben werden, können sich in physischem Kontakt miteinander, in enger Nähe zueinander oder in derselben allgemeinen Region oder im selben Bereich befinden, wie es für den Kontext zutrifft, in dem die Formulierung verwendet wird. Vorkommen der Formulierung „in einer Ausführungsform“ oder „in einem Aspekt“ beziehen sich hierin nicht unbedingt auf dieselbe Ausführungsform oder denselben Aspekt.
  • Wie hierin verwendet, bezieht sich der Ausdruck „im Wesentlichen“ auf das vollständige oder fast vollständige Ausmaß bzw. den Grad einer Aktion, eines Merkmals, einer Eigenschaft, eines Zustands, einer Struktur, einer Sache oder eines Ergebnisses. Beispielsweise würde ein Objekt, das „im Wesentlichen“ umschlossen ist, bedeuten, dass das Objekt entweder vollständig umschlossen oder fast vollständig umschlossen ist. Der genaue zulässige Grad der Abweichung von der absoluten Vollständigkeit kann in manchen Fällen vom spezifischen Kontext abhängen. Jedoch wird, allgemein ausgedrückt, die beinahe Vollständigkeit so sein, dass sie dasselbe Gesamtergebnis hat, als sei eine absolute und gesamte Vollständigkeit erzielt. Der Gebrauch von „im Wesentlichen“ ist gleichermaßen anwendbar, wenn es in einer negativen Konnotation gebraucht wird, um den vollständigen oder fast vollständigen Mangel einer Aktion, eines Merkmals, einer Eigenschaft, eines Zustands, einer Struktur, einer Sache oder eines Ergebnisses zu bezeichnen. Beispielsweise würden einer Zusammensetzung, die „im Wesentlichen“ frei von Partikeln ist, Partikel entweder völlig fehlen oder Partikel fast völlig fehlen, so dass die Wirkung dieselbe wäre, als ob ihr Partikel völlig fehlten. Mit anderen Worten, eine Zusammensetzung, die „im Wesentlichen frei von“ einem Inhaltsstoff oder Element ist, kann dennoch tatsächlich eine solche Sache enthalten, solange es keine messbare Wirkung derselben gibt.
  • Wie hierin gebraucht, dient der Ausdruck „ca.“ dazu, einem Endpunkt eines Zahlenbereichs Flexibilität zu verleihen, indem vorgesehen ist, dass ein angegebener Wert „etwas über“ oder „etwas unter“ dem Endpunkt liegt.
  • Wie hierin gebraucht, kann eine Vielzahl von Sachen, Strukturelementen, Zusammensetzungselementen und/oder Materialien der Zweckmäßigkeit halber in einer gemeinsamen Auflistung dargestellt sein. Jedoch sind diese Auflistungen so auszulegen, als sei jedes Element der Auflistung einzeln als ein separates und eindeutiges Element identifiziert. Somit ist kein einzelnes Element einer solchen Auflistung so auszulegen, als sei es ein De-facto-Äquivalent eines anderen Elements derselben Auflistung allein auf der Grundlage ihrer Darstellung in einer gemeinsamen Gruppe ohne Angabe des Gegenteils.
  • Konzentrationen, Mengen, Größen und andere numerische Daten können hierin in einem Bereichsformat ausgedrückt oder dargestellt werden. Es versteht sich, dass ein solches Bereichsformat nur der Zweckmäßigkeit und Kürze halber verwendet wird und somit flexibel auszulegen ist, dass es nicht nur die ausdrücklich als Bereichsgrenzen genannten numerischen Werte einschließt, sondern auch alle einzelnen numerischen Werte und Teilbereiche, die innerhalb dieses Bereichs liegen, als sei jeder numerische Wert und Teilbereich ausdrücklich genannt. Als Veranschaulichung ist ein numerischer Bereich von „ca. 1 bis ca. 5“ so auszulegen, dass er nicht nur die ausdrücklich genannten Werte von ca. 1 bis ca. 5 einschließt, sondern auch einzelne Werte und Teilbereiche innerhalb des angegebenen Bereichs einschließt. Somit sind in diesem numerischen Bereich einzelne Werte eingeschlossen, wie etwa 2, 3 und 4 und Teilbereiche wie etwa 1-3, 2-4 und 3-5 usw. sowie 1, 2, 3, 4 und 5 einzeln.
  • Dieses selbe Prinzip gilt für Bereiche, bei denen nur ein numerischer Wert als ein Minimum oder ein Maximum genannt ist. Ferner soll eine solche Auslegung unabhängig von der Breite des Bereichs oder den beschriebenen Eigenschaften gelten.
  • Eine Bezugnahme in dieser Spezifikation auf „ein Beispiel“ bedeutet, dass ein bestimmtes Merkmal, eine bestimmte Struktur, Funktion oder Eigenschaft, das/die in Verbindung mit dem Beispiel beschrieben ist, in mindestens einer Ausführungsform vorkommt. Somit beziehen sich Textstellen mit der Formulierung „bei einem Beispiel“ an verschiedenen Stellen der Spezifikation nicht unbedingt alle auf dieselbe Ausführungsform.
  • Ferner können die beschriebenen Merkmale, Strukturen oder Eigenschaften auf beliebige geeignete Art und Weise in einer oder mehreren Ausführungsformen kombiniert sein. In dieser Beschreibung werden zahlreiche spezifische Details bereitgestellt, wie etwa Layoutbeispiele, Abstände, Netzbeispiele usw. Ein Fachmann der Technik wird jedoch erkennen, dass viele Variationen ohne ein oder mehrere der spezifischen Details oder mit anderen Verfahren, Komponenten, Layouts, Maßen usw. möglich sind. In anderen Fällen sind wohlbekannte Strukturen, Materialien oder Vorgänge nicht detailliert dargestellt oder beschrieben, werden aber sehr wohl als innerhalb des Umfangs der Offenbarung liegend betrachtet.
  • Beispielhafte Ausführungsformen
  • Ein erster Überblick über Ausführungsformen der Technologie wird nachstehend bereitgestellt und spezifische Ausführungsformen der Technologie werden dann detaillierter beschrieben. Diese erste Zusammenfassung ist dazu gedacht, Lesern ein schnelleres Verständnis der Technologie zu ermöglichen, ist aber nicht dazu gedacht, hauptsächliche oder wesentliche Merkmale der Technologie zu bezeichnen, und auch nicht dazu gedacht, den Umfang des beanspruchten Gegenstands einzuschränken.
  • Obwohl eine typische EMIB deutliche Vorteile und Kostenvorteile gegenüber anderen Lösungen bietet, die für Rohchip-Verbindungen verfügbar sind, wie etwa ein Silizium-Interposer oder hochdichte Substrat-Oberflächenschichten, hat eine typische EMIB einige Nachteile. Beispielsweise ist eine typische EMIB-Brücke aus Silizium aufgebaut und wird mit einem kostenträchtigen Herstellungsprozess hergestellt. Auch hat das Siliziummaterial einen niedrigen Wärmeausdehnungskoeffizienten (CTE) im Vergleich zum Aufbau eines dielektrischen Materials von Packungssubstraten, in die das Silizium eingebettet wird. Infolgedessen leidet eine typische EMIB unter thermomechanischen Problemen wie Spannungen, Verzug usw. aufgrund der unterschiedlichen Wärmeausdehnung der beteiligten Materialien.
  • Entsprechend werden elektrische Verbindungsbrücken offenbart, die aus preiswertem Material gebildet sind, das mithilfe preiswerter Techniken konstruiert werden kann, während FLS-Leiterbahnen auf mehreren Leitwegschichten bereitgestellt werden. In einem Aspekt können thermomechanische Probleme in gewissem Ausmaß durch die elektrischen Verbindungsbrücken der vorliegenden Offenbarung abgemildert werden. Bei einem Beispiel kann eine elektrische Verbindungsbrücke gemäß der vorliegenden Offenbarung ein Brückensubstrat aufweisen, das aus einem Formmassenmaterial gebildet ist. Die elektrische Verbindungsbrücke kann auch eine Vielzahl von Leitwegschichten innerhalb des Brückensubstrats aufweisen, wobei jede Leitwegschicht eine Vielzahl von FLS-Leiterbahnen aufweist. Zusätzlich kann die elektrische Verbindungsbrücke eine Durchkontaktierung aufweisen, die sich durch das Substrat erstreckt und mindestens eine der FLS-Leiterbahnen in einer der Leitwegschichten mit mindestens einer der FLS-Leiterbahnen in einer anderen der Leitwegschichten elektrisch verbindet.
  • Unter Bezugnahme auf 1 ist eine beispielhaft elektronische Vorrichtungspackung 100 im Querschnitt schematisch veranschaulicht. Die Packung 100 kann ein Packungssubstrat 110 und eine Vielzahl elektronischer Komponenten 120, 121 aufweisen, die auf dem Packungssubstrat 110 montiert sind oder auf andere Weise damit verbunden sind. Die Packung 100 kann auch eine elektrische Verbindungsbrücke 130 aufweisen, die im Packungssubstrat 110 eingebettet ist, um beispielsweise die erste elektronische Komponente 120 und die zweite elektronische Komponente 121 zur Führung elektrischer Signale zwischen den elektronischen Komponenten 120, 121 zu verbinden. Die Brücke 130 kann im Allgemeinen als Beispiel für eine Architektur oder Baugruppe einer eingebetteten Mehrchip-Verbindungsbrücke (EMIB) bezeichnet werden. Die Brücke 130, die im Packungssubstrat 110 eingebettet ist, kann eine Packungssubstratbaugruppe der elektronischen Vorrichtung 101 sein.
  • Bei den elektronischen Komponenten 120, 121 kann es sich um eine beliebige elektronische Vorrichtung oder Komponente handeln, die in einer elektronischen Vorrichtungspackung beinhaltet sein kann, wie etwa eine Halbleitervorrichtung (z. B. ein Rohchip, ein Chip oder ein Prozessor). In einer Ausführungsform kann jede der elektronischen Komponenten 120, 121 einen diskreten Chip darstellen. Die elektronischen Komponenten 120, 121 können in manchen Ausführungsformen ein Prozessor, ein Speicher oder ein anwendungsspezifischer integrierter Schaltkreis (ASIC) sein, diesen aufweisen oder ein Teil davon sein. Die elektronischen Komponenten 120, 121 können am Packungssubstrat 110 gemäß einer Vielfalt geeigneter Konfigurationen befestigt sein, darunter eine Flip-Chip-Konfiguration, wie abgebildet, oder andere Konfigurationen wie etwa Drahtbonden und dergleichen. Bei der Flip-Chip-Konfiguration werden wird jeweils die aktive Seite der elektronischen Komponenten 120, 121 mithilfe von Verbindungsstrukturen 122 wie etwa Hügeln oder Pfeilern an einer Oberfläche des Packungssubstrats 110 befestigt. Die Verbindungstrukturen 122 können dazu konfiguriert sein, elektrische Signale zwischen den elektronischen Komponenten 120, 121 und dem Packungssubstrat 110 zu führen. In manchen Ausführungsformen können die Verbindungsstrukturen 122 dazu konfiguriert sein, elektrische Signale wie etwa beispielsweise E/A-Signale und/oder Leistungs- oder Erdsignale, die mit dem Betrieb der elektronischen Komponenten 120, 121 in Zusammenhang stehen, zu führen.
  • Das Packungssubstrat 110 kann elektrische Leitwegmerkmale aufweisen, die dazu konfiguriert sind, elektrische Signale zu oder von den elektronischen Komponenten 120, 121 zu führen. Die elektrischen Leitwegmerkmale können intern und/oder extern bezüglich der Brücke 130 sein. Beispielsweise kann das Packungssubstrat 110 in manchen Ausführungsformen elektrische Leitwegmerkmale wie etwa Kontaktinseln oder Leiterbahnen aufweisen, die dazu konfiguriert sind, die Verbindungsstrukturen 122 aufzunehmen und elektrische Signale zu oder von den elektronischen Komponenten 120, 121 zu führen. Verbindungen auf Packungsebene (nicht dargestellt) wie etwa beispielsweise Lötperlen können mit einer Oberfläche des Packungssubstrats 110 verbunden werden, um die elektrischen Signale weiter zu anderen elektrischen Vorrichtungen (z. B. Hauptplatine oder anderen Chipsatz) zu führen. In manchen Ausführungsformen ist das Packungssubstrat 110 ein epoxidbasiertes Laminatsubstrat mit einem Kern und/oder Aufbauschichten. Das Packungssubstrat 110 kann andere geeignete Arten von Substraten in anderen Ausführungsformen aufweisen.
  • Die Brücke 130 kann eine dichte Verbindungsstruktur sein, die einen Leitweg für elektrische Signale bereitstellt. Die Brücke 130 kann ein Brückensubstrat 131 mit elektrischen Führungsmerkmalen aufweisen, die darauf gebildet sind, um eine Chip-zu-Chip-Verbindung zwischen den elektronischen Komponenten 120, 121 bereitzustellen. Die Brücke 130 kann in manchen Ausführungsformen in einem Hohlraum des Packungssubstrats 110 eingebettet sein. Die Brücke 130 kann mit Ausführungsformen übereinstimmen, die hierin in Verbindung mit anderen Figuren beschrieben sind. In manchen Ausführungsformen kann ein Abschnitt der elektronischen Komponenten 120, 121 wie veranschaulicht über der eingebetteten Brücke 130 liegen.
  • Die Brücke 130 kann elektrisch leitfähige Kontaktinseln zumindest teilweise auf oder in einer oberen Fläche der Brücke aufweisen. Die elektrisch leitfähigen Kontaktinseln können ein leitfähiges Metall aufweisen, wie etwa Kupfer, Gold, Silber, Aluminium, Zink, Nickel, Messing, Bronze, Eisen usw. Eine dielektrische Schicht kann über der Brücke 130 und dem Packungssubstrat 110 gebildet sein. Leitfähige Durchkontaktierungen und Lötverbindungen können durch die dielektrische Schicht verlaufen. In einem Aspekt kann eine solche dielektrische Schicht Maßabweichungen bei der Platzierung der eingebetteten Brücke 130 zulassen und Verbindungsbereiche elektrisch isolieren. Die dielektrische Schicht kann Oxid oder andere Materialien wie etwa isolierende Materialien aufweisen.
  • Das Packungssubstrat 110 kann aus einem beliebigen geeigneten Halbleitermaterial (z. B. unter anderen Substraten ein Silizium, Gallium, Indium, Germanium oder Variationen oder Kombinationen davon), einer oder mehreren Isolationsschichten wie etwa glasverstärktes Epoxid wie etwa FR-4, Polytetrafluorethylen (Teflon), baumwollpapierverstärktes Epoxid (CEM-3), Phenolglas (G3), Papierphenol (FR-1 oder FR-2), Polyesterglas (CEM-5), ABF (Ajinomoto Build-up Film), einem beliebigen anderen dielektrischen Material wie etwa Glas oder einer beliebigen Kombination gebildet werden, wie es bei Leiterplatten (PCBs) verwendet werden kann.
  • Auch wenn zwei elektronische Komponenten 120, 121, die elektrisch durch eine einzige Brücke 130 verbunden sind, in 1 dargestellt sind, können andere Ausführungsformen eine beliebige geeignete Anzahl elektronischer Komponenten und Brücken aufweisen, die in anderen möglichen Konfigurationen miteinander verbunden sind, darunter dreidimensionale Konfigurationen. Beispielsweise kann eine andere elektronische Komponente, die auf dem Packungssubstrat 110 relativ zu den Komponenten 120, 121 aus 1 in die Seite hinein und aus dieser heraus erstreckend angeordnet ist, mithilfe einer anderen Brücke mit einer oder beiden der elektronischen Komponenten 120, 121 verbunden sein.
  • 2A veranschaulicht eine elektrische Verbindungsbrücke 230 gemäß einem Beispiel der vorliegenden Offenbarung. Die Brücke 230 kann in einem Packungssubstrat eingebaut sein, wie oben unter Bezugnahme auf 1 erörtert. Die Brücke 230 kann ein Brückensubstrat 231 und mehrere Leitwegschichten 232a-d aufweisen. Das Brückensubstrat 231 kann ein beliebiges geeignetes Material umfassen und durch einen beliebigen geeigneten Prozess hergestellt werden. Wie nachstehend detaillierter erörtert, kann das Brückensubstrat einer oder mehrerer der Leitwegschichten 232a-d ein Formmassenmaterial aufweisen. In der in 2A veranschaulichten Ausführungsform weist das Brückensubstrat mehrerer Leitwegschichten dasselbe Material (z. B. Formmasse) auf, das deshalb denselben Wärmeausdehnungskoeffizienten (CTE) aufweist. In einem Aspekt können alle Leitwegschichten des Brückensubstrats dasselbe Material und denselben CTE umfassen. Der CTE des Materials der Leitwegschichten 232a-d kann von ca. 7 bis ca. 50 ppm pro Grad Celsius betragen. In manchen Ausführungsformen kann der CTE des Materials der Leitwegschichten 232a-d kann von ca. 7 bis ca. 25 ppm pro Grad Celsius betragen. Das Material der Leitwegschichten kann deshalb einen CTE aufweisen, der höher als derjenige von Silizium ist (ca. 3 ppm pro Grad Celsius), was die thermomechanischen Probleme bis zu einem gewissen Ausmaß abmildern kann. Das Brückensubstrat 231 kann wahlweise auch ein Verkapselungsmaterial 233 aufweisen, das zumindest teilweise um jede der Leitwegschichten 232a-d angeordnet ist, so dass das Verkapselungsmaterial nahe einem Abschnitt eines Packungssubstrats ist, in dem die Brücke wie in 1 eingebettet ist. Es kann ein beliebiges geeignetes Verkapselungsmaterial verwendet und auf beliebige geeignete Weise um das Brückensubstrat angeordnet werden, wie etwa Formen eines Umspritzmaterials um das Brückensubstrat. Das Verkapselungsmaterial kann einen beliebigen CTE aufweisen.
  • Jede Leitwegschicht 232a-d kann Leiterbahnen 234a-f aufweisen, um elektronische Komponenten elektrisch zu verbinden. Die Brücke 230 ist auf 90 Grad bezüglich der Ausrichtung der in 1 dargestellten Brücke ausgerichtet, so dass die Leiterbahnen sich in 2 in die Seite hinein und aus dieser heraus erstrecken. Eine oder mehrere Durchkontaktierungen 235a-d können sich durch das Brückensubstrat 231 erstrecken und elektrisch eine oder mehrere der Leiterbahnen in einer Leitwegschicht mit einer oder mehreren Leiterbahnen in einer anderen Leitwegschicht verbinden. Auch wenn 2 Durchkontaktierungen zeigt, die Leiterbahnen in vier Leitwegschichten elektrisch verbinden, ist erkennbar, dass das Brückensubstrat 231 eine beliebige geeignete Anzahl von Leitwegschichten mit einer beliebigen Anzahl von Leiterbahnen aufweisen kann und dass eine beliebige geeignete Anzahl von Durchkontaktierungen verwendet werden kann, um Leiterbahnen in verschiedenen Leitwegschichten elektrisch zu verbinden. Außerdem können die Durchkontaktierungen eine beliebige Form oder Konfiguration aufweisen, wie etwa einen kreisförmigen und/oder nicht kreisförmigen (z. B. rechteckigen) Querschnitt.
  • 3 ist ein Beispiel für eine Draufsicht auf Kontaktinseln, Leiterbahnen und Durchkontaktierungen gemäß verschiedenen Ausführungsformen. Insbesondere stellt 3 eine Draufsicht auf eine Leitwegschicht einer Brücke dar, wie sie hierin offenbart ist. Die Brücke kann eine Vielzahl von Leiterbahnen wie etwa Leiterbahnen 334a-c aufweisen. In manchen Ausführungsformen können die Leiterbahnen 334a-c aus Kupfer sein, während die Leiterbahnen in anderen Ausführungsformen aus einem anderen elektrisch und/oder thermisch leitfähigen Material sein kann.
  • In manchen Ausführungsformen können manche der Leiterbahnen wie etwa Leiterbahnen 334a und 334c mit einer Kontaktinsel wie etwa der Durchkontaktierungskontaktinsel 336a bzw. 336c verbunden sein. Die Kontaktinseln 336a, 336c können aus einem selben oder ähnlichen Materialien wie die Leiterbahnen 334a-c konstruiert sein. Beispielsweise können die Kontaktinseln 336a, 336c aus Kupfer konstruiert sein. In anderen Ausführungsformen können die Kontaktinseln 336a, 336c aus einem anderen Material konstruiert sein als die Leiterbahnen 334a-c, beispielsweise aus einem anderen elektrisch und/oder thermisch leitfähigem Material
  • Wie in 3 dargestellt, können die Kontaktinseln 336a, 336c eine größere Grundfläche aufweisen als die Leiterbahnen 334a-c, wie nachstehend erörtert wird. Wie hierin erörtert, kann sich „Grundfläche“ im Allgemeinen auf die seitliche Größe des Elements beziehen. Gleichermaßen ist zu sehen, dass gegebenenfalls nicht alle Leiterbahnen direkt mit einer Kontaktinsel verbunden sind. Beispielsweise ist es möglich, dass die Leiterbahn 334b nicht mit einer Kontaktinsel verbunden ist. In manchen Ausführungsformen können die Kontaktinseln 336a, 336c mit einer oder mehreren leitfähigen Durchkontaktierungen wie den Durchkontaktierungen 335a und 335c verbunden sein. Wie in 3 dargestellt, können die Durchkontaktierungen 335a, 335c eine kleinere Grundfläche als die Kontaktinseln 336a, 336c aufweisen. Das heißt, die Durchkontaktierungen 335a, 335c können einen kleineren Durchmesser als die Kontaktinseln 336a, 336c aufweisen. Der kleinere Durchmesser der Durchkontaktierung kann dazu dienen, eine kleine Fehlertoleranz bei der Herstellung bereitzustellen, so dass, wenn die Durchkontaktierung nicht direkt in der Mitte der Kontaktinsel platziert ist, die Durchkontaktierung sich nicht jenseits des Umfangs der Kontaktinsel erstrecken kann. Es versteht sich, dass trotz der Darstellung der Leiterbahnen 334a-c als im Allgemeinen linear und der Darstellung der Kontaktinseln 336a, 336c und der Durchkontaktierungen 335a, 335c als im Allgemeinen kreisförmig, die Leiterbahnen, Kontaktinseln und/oder Durchkontaktierungen eine andere Form aufweisen können.
  • In einem Aspekt können die Leiterbahnen 334a-c feine und eng beabstandete (FLS-)Leiterbahnen umfassen, die durch bestimmte Maßattribute gekennzeichnet sind. 3 veranschaulicht eine Vielfalt von Maßen oder Abmessungen, auf die hierin Bezug genommen wird. Beispielsweise ist der Abstand zwischen der Mitte der Kontaktinseln 336a und 336c ein Wert, der in 2 als „X“ dargestellt ist. Gleichermaßen können die Leiterbahnen 334a-c eine Breite haben, die in 3 als „Y“ dargestellt ist. Der Abstand zwischen zwei Elementen wie etwa zwischen den Kontaktinseln 336a, 336c und der Leiterbahn 334b ist ein Wert, der in 3 als „Z“ dargestellt ist. Die Abmessung Z wir hierin im Allgemeinen als Leiterbahnabstand bezeichnet, der den Raum zwischen zwei Elementen angeben kann, wie etwa den Raum zwischen zwei Leiterbahnen (z. B. den Leiterbahnen 334a und 334b) oder den Raum zwischen einer Leiterbahn und einer Durchkontaktierungskontaktinsel (z. B. zwischen der Durchkontaktierungskontaktinsel 336a und der Leiterbahn 334b), wie es auf eine bestimmte Ausführungsform oder Konfiguration anwendbar ist. Hierin wird auf eine Vielzahl von Leiterbahnen Bezug genommen, wie etwa im Kontext einer Leitwegschicht. Eine solche Vielzahl von Leiterbahnen weist Leiterbahnen und Durchkontaktierungskontaktinseln auf, die mit den Leiterbahnen verbunden und in derselben Leitwegschicht angeordnet sind. Somit beinhaltet eine Bezugnahme auf einen Leiterbahnabstand bei einer Vielzahl von Leiterbahnen eine Bezugnahme auf den Raum zwischen zwei Leiterbahnen und/oder den Raum zwischen einer Leiterbahn und einer Durchkontaktierungskontaktinsel.
  • Im Allgemeinen können die Werte für X, Y und Z in der Größenordnung von Mikrometern angegeben werden. Die Werte für Y bzw. Z können in der Größenordnung von ca. 10 µm oder weniger angegeben werden. Solche FLS-Leiterbahnen mit einer Breite von ca. 10 µm oder weniger und/oder mit ca. 10 µm oder weniger Abstand voneinander werden hierin als 10/10 L/S bezeichnet. Kleinere Werte für Y und/oder Z können es ermöglichen, dass der Wert für X sinkt. Wenn diese kleineren Werte für X, Y und/oder Z erreicht werden können, können signifikante Vorteile bereitgestellt werden. Beispielsweise kann es mit zunehmenden Leistungsanforderungen an die Brücken sinnvoll sein, mehr E/A-Anschlüsse bereitzustellen. Ein kleinerer FLS-Wert kann es ermöglichen, mehr Leiterbahnen und/oder Kontaktinseln in einer Leitwegschicht einer Brücke zu platzieren und dadurch eine höhere Anzahl von E/A-Anschlüssen ermöglichen, ohne die Kosten oder die Z-Höhe zu steigern.
  • 4A-8C veranschaulichen Aspekte eines beispielhaften Verfahrens zur Herstellung einer elektrischen Verbindungsbrücke wie hierin offenbart. 4A stellt einen Prozess zur Strukturierung leitfähiger Elemente (z. B. Leiterbahnen) einer Verbindungsbrücke mithilfe einer Auflaminierung eines Trockenfilmfotolacks (DFR) dar. In diesem Prozess wird ein Trockenfilmlaminat 440 auf eine leitfähige (z. B. Kupfer) Schicht 441 aufgebracht, die durch eine Trägerplatte 442 gestützt wird. Die leitfähige Schicht 441 kann in der Trägerplatte 442 in Form einer Folie beinhaltet sein oder eine Keimschicht von leitfähigem Material kann nach Bedarf bereitgestellt werden, wie etwa wenn die Folie nicht ausreicht. Der Film wird belichtet und entwickelt, um eine Struktur der leitfähigen Elemente bereitzustellen. Die Struktur kann dazu konfiguriert sein, eine beliebige leitfähige Elementenkonfiguration oder -abmessung bereitzustellen. Beispielsweise kann die Struktur dazu konfiguriert sein, leitfähige Elemente mit Abmessungen und Abstandseigenschaften von FLS-Leiterbahnen bereitzustellen. Mithilfe der Struktur können leitfähige Elemente 434a-c auf der leitfähigen Schicht 441 aufgebaut werden, wie etwa durch elektrolytische Kupferbeschichtung auf der Schicht, wie in 4B dargestellt. Sobald die leitfähigen Elemente 434a-c gebildet sind, kann das DFR-Laminat entfernt oder abgestrippt werden, wie in 4C dargestellt.
  • Die Trägerplatte 442 kann als „schälbarer Kern“ bezeichnet werden. Diese Trägerplatte 442 kann verschiedene Konfigurationen in verschiedenen Ausführungsformen aufweisen. In manchen Ausführungsformen kann die Trägerplatte zwei Kupferschichten aufweisen, die durch eine schwache Schicht getrennt sind, die eine Trennung eines hergestellten, unvereinzelten geformten Brückensubstrats vom Träger ermöglichen kann. In diesem Fall kann am Ende des nachstehend beschriebenen Prozesses ein Kupferätzprozess eingesetzt werden, um die Opfer-Kupferschicht zu entfernen, d. h. die Kupferschicht, die am hergestellten, unvereinzelten geformten Brückensubstrat nach der Trennung des Substrats vom Träger haften bleibt. Jedoch können andere Ausführungsformen zwei dielektrische Schichten aufweisen oder eine dielektrische Schicht und eine Kupferschicht, um ein Abschälen zu ermöglichen. In Ausführungsformen, in denen das Opfermaterial nach dem Abschälen ein dielektrisches Material ist, kann ein Abtragungsprozess wie etwa Nassstrahlen oder ein sonstiger Abtragungsprozess anstelle des oben beschriebenen Kupferätzprozesses zur Abtragung dieses dielektrischen Materials eingesetzt werden. Sonstige Arten von Trägern wie etwa ein lösbares Band und ein Metallträger können ebenfalls verwendet werden. In einem solchen Fall kann eine Metallkeimschicht wie etwa Kupfer abgeschieden werden, bevor zu den anschließenden Prozessschritten übergegangen wird. Entsprechend kann ein thermischer Ablösungs- und nachfolgender Bandrestreinigungsschritt vor der Kupferätzung durchgeführt werden, wie im Fall des abschälbaren Kerns beschrieben.
  • 4D-4G veranschaulichen Aspekte eines Verfahrens zur Herstellung einer Durchkontaktierung zur elektrischen Verbindung leitfähiger Elemente einer Brücke wie hierin offenbart. 4D veranschaulicht das Bilden eines Abstandshalters 450 auf einem geeigneten leitfähigen Element wie etwa dem leitfähigen Element 434b, das als Durchkontaktierungskontaktinsel konfiguriert sein kann. Wie nachstehend weiter erläutert, ist der Abstandshalter 450 eine temporäre Struktur, die einen Raum oder eine Öffnung für die Bildung einer Durchkontaktierung zwischen leitfähigen Elementen verschiedener Leitwegschichten bereitstellt. Eine Durchkontaktierung, die in einer solchen Abstandshalteröffnung gebildet wird, hat Maßeigenschaften und eine Geometrie ähnlich derjenigen des Abstandshalters 450. Somit kann der Abstandshalter 450 eine Form aufweisen, die im Querschnitt kreisförmig oder nicht kreisförmig (z. B. rechteckig) ist, je nach der gewünschten Konfiguration der zu bildenden Durchkontaktierung. Der Abstandshalter 450 kann auch Maßattribute aufweisen, die die gewünschten Maßattribute einer zu bildenden Durchkontaktierung wiedergeben.
  • Bei der Herstellung von Kontaktinseln und Durchkontaktierungen, können die Ausrichtungstoleranzen zwischen Kontaktinsel und Durchkontaktierung erfordern, dass die Kontaktinseln größer bemessen sind als die Ausrichtungstoleranzen des Prozesses, um sicherzustellen, dass die gesamte Durchkontaktierung auf der Kontaktinsel landet. Infolgedessen kann die Größe der Kontaktinseln hinsichtlich der Anzahl von Leiterbahnen, die auf einer bestimmten Schicht ausgelegt werden können, einschränkend sein. Folglich kann eine Verbesserung der Ausrichtungsfähigkeit des Herstellungsprozesses der Kontaktinseln und Durchkontaktierungen die Anzahl der Leiterbahnen in einer Leitwegschicht erhöhen. Typischerweise wird der Abstandshalter 450 durch eine Technik oder einen Prozess gebildet, die/der ermöglicht, dass der Abstandshalter Maßeigenschaften und eine Positionierung aufweist, die mit den FLS-Leiterbahnen konsistent sind, so dass eine Durchkontaktierung, die in der Abstandshalteröffnung gebildet wird, eine annehmbare Ausrichtung an einer Kontaktinsel der Leiterbahn aufweist. Der Abstandshalter 450 kann durch eine beliebige Technik oder einen beliebigen Prozess gebildet werden. In einem Aspekt kann der Abstandshalter 450 durch Vorhangbeschichten, Aufschleudern, Drucken, Dispensieren usw. gebildet werden, um Material auf das leitfähige Element 434b abzuscheiden. Beispielsweise kann in manchen Ausführungsformen ein hochpräziser Tintenstrahldrucker eingesetzt werden, um den Abstandshalter 450 mithilfe einer Ausrichtung der Einheitenebenen genau an der gewünschten Stelle zu platzieren, was dadurch eine engere Toleranz zwischen Durchkontaktierung und Kontaktinsel ergibt. Diese engere Toleranz kann einen kleineren Wert von X ermöglichen wie hierin beschrieben. Infolgedessen kann die zugrunde liegende Kontaktinselgröße signifikant verringert werden, um FLS-Verbindungen zu ermöglichen. In anderen Ausführungsformen kann der Abstandshalter 450 vorhangbeschichtet, belichtet und entwickelt werden, was eine enge Toleranz zwischen Durchkontaktierung und Kontaktinsel ergibt und FLS-Verbindung ermöglicht. In manchen Fällen kann eine Form des Abstandshalters 450 definiert werden, sobald Material auf dem leitfähigen Element 434b aufgebracht ist. In solchen Fällen kann die Form des Abstandshalters 450 durch Belichten/Definieren der Form oder Struktur, Trockenätzen der Form oder Struktur und/oder eine beliebige andere Technik oder einen beliebigen anderen Prozess zur Definition einer Form oder Struktur in einem bereits vorhandenen oder vorher aufgebrachten Abstandshaltermaterial definiert werden.
  • Da der Abstandshalter 450 temporär ist und anschließend wie nachstehend beschrieben entfernt wird, kann der Abstandshalter zur Vereinfachung der Bildung einer Durchkontaktierung aus einem beliebigen Material hergestellt oder konstruiert sein, das die Entfernung des Abstandshalters erleichtern kann. Beispielsweise kann der Abstandshalter 450 aus einem Opfermaterial hergestellt sein, das eine ausreichende Maßstabilität hält, um die Bildung einer Durchkontaktierung wie hierin beschrieben zu erleichtern und auch die Entfernung des Abstandshalters zu erleichtern, wenn gewünscht. In einem Aspekt kann das Opfermaterial thermisch zersetzbar sein, obwohl jede geeignete Art von Opfermaterial genutzt werden kann, wie etwa flüssigkeitslösliche Materialien. Beispiele für geeignete Opfermaterialien sind unter anderem Polymere auf der Basis von Polynorbornen und/oder Polycarbonat, die zerfallen, wenn sie einer relativ hohen Temperatur ausgesetzt werden. Eine solche Temperatur kann in manchen Ausführungsformen bei oder über 180 Grad Celsius liegen. In anderen Ausführungsformen kann die Temperatur bei oder über 200 Grad Celsius liegen. In manchen Ausführungsformen kann ein zusätzlicher Reinigungsschritt notwendig sein, um Reste des Opferelements 450 von der Durchkontaktierung 452 zu entfernen.
  • In einem Aspekt veranschaulicht 4D auch einen Vorläufer einer elektrischen Verbindungsbrücke, der eine Leiterbahn (z. B. das leitfähige Element 434b) mit einer Durchkontaktierungskontaktinsel und einem Abstandshalter 450, der aus einem auf der Durchkontaktierungskontaktinsel angeordneten Opfermaterial gebildet ist. Der veranschaulichte Vorläufer der elektrischen Verbindungsbrücke beinhaltet auch eine Trägerplatte 442, die die Leiterbahn trägt.
  • In 4E wird ein Material 460 zumindest teilweise um die seitlichen Seiten des Abstandshalters 450 angeordnet. Das Material 460 kann einen Abschnitt einer Brückensubstrat-Leitwegschicht bilden und daher ein beliebiges geeignetes Material für ein Brückensubstrat umfassen. Das Material 460 kann durch eine beliebige Dispensierungstechnik bzw. -verfahren um den Abstandshalter 450 aufgebracht werden und kann von beliebiger geeigneter Form sein (z. B. eine viskose Form, feste Partikel, eine Tafel usw.). Anschließend wird das Material 460 durch eine beliebige Formungstechnik (z. B. ein Formpressprozess und/oder ein Spritzpressprozess) um den Abstandshalter 450 geformt und deshalb kann das Material 460 ein beliebiges geeignetes Formmaterial umfassen, wie etwa eine Epoxid-Formmasse.
  • Druckformpressen des Materials 460 um den Abstandshalter 450 kann vorteilhaft sein, wie in 5 veranschaulicht. In diesem Fall kann der Abstandshalter 450, der aus einem relativ elastischen oder flexiblen Material (z. B. einem Polymer) hergestellt sein kann, bis zu einem gewissen Ausmaß axial druckgepresst 461 und mit dem Material 460 bündig geformt werden. Ein Formablösematerial 462 kann verwendet werden, um das Ablösen des Formmaterials 460 und/oder des Abstandshalters 450 aus einer Formkomponente zu erleichtern. Zusätzlich zu den axialen Druckkräften 461 können seitliche Kräfte 463, die vom Formmaterial 460 auf den Abstandshalter 450 wirken, den Abstandshalter 450 während des Druckformprozesses in seiner Lage halten (z. B. wenig bis keine Bewegung). Somit kann ein freiliegender oberer Abschnitt des Abstandshalters 450 mit der Oberseite des Formmaterials 460 infolge des Druckformprozesses bündig abschließen, wodurch die Notwendigkeit einer zusätzlichen Verarbeitung (z. B. Schleifen) entfällt, um eine solche Beziehung zu erreichen, wodurch die Kosten gesenkt werden und die Ausbeute verbessert wird. Da Schleifen der Formmasse gegebenenfalls nicht erforderlich ist, kann es sein, dass die Oberfläche der Formmasse außerdem nicht inhärent beschädigt ist, wodurch eine signifikant höhere Zuverlässigkeit und Fähigkeit zur Strukturierung feinerer Leitungen und Abstände ermöglicht wird.
  • In einem Aspekt veranschaulicht 4E auch einen Vorläufer einer elektrischen Verbindungsbrücke, der in diesem Fall ferner das Material 460 (z. B. eine Formmasse) beinhaltet, die zumindest teilweise um die seitlichen Seiten des Abstandshalters 450 angeordnet wird. Der Abstandshalter 450 kann aus einem Opfermaterial hergestellt sein, das die Entfernung des Abstandshalters erleichtern kann, so dass eine Öffnung im Material 460 mit Verbindung zu einer Durchkontaktierungskontaktinsel verbleibt wie nachstehend erörtert.
  • Beispielsweise veranschaulicht 4F den Abstandshalter, der entfernt wurde, um eine Öffnung 452 im Material 460 mit Verbindung zum leitfähigen Element 434b zu bilden. Der Abstandshalter kann durch eine beliebige Technik oder einen beliebigen Prozess entfernt werden. Wie oben gesagt, kann der Abstandshalter aus einem Opfermaterial hergestellt sein, das die Entfernung des Abstandshalters durch Aussetzen gegenüber Wärme und/oder Flüssigkeit erleichtern kann. In einem Aspekt kann der Abstandshalter deshalb durch Erwärmen des Abstandshalters auf eine Temperatur entfernt werden, die ausreicht, um das Opfermaterial (z. B. in ein Gas) zu zersetzen, während sie die umgebenden Materialien oder Strukturen nicht negativ beeinflusst (z. B. das Material 460 zum Schmelzen bringt). Da der Abstandshalter in seiner Lage gehalten wird, wenn das Material 460 um den Abstandshalter angeordnet wird (z. B. durch Druckpressformen), wird ein enges Profil für eine Durchkontaktierung durch die Öffnung 452 geschaffen, die durch die Entfernung des Abstandshalters im Material 460 gebildet wird, was die Bildung einer Durchkontaktierung mit minimaler Fehlausrichtung an der darunter liegenden Kontaktinsel erleichtern kann.
  • Mit einer Öffnung, die im Material 460 durch die Entfernung des Abstandshalters gebildet wird, kann ein leitfähiges Material (z. B. Kupfer) in der Öffnung 452 angeordnet werden, um eine Durchkontaktierung 435 zu bilden wie in 4G veranschaulicht. Ein leitfähiges Material kann durch eine beliebige geeignete Technik oder einen beliebigen geeigneten Prozess in der Öffnung 452 angeordnet werden, wie etwa Bilden einer Keimschicht des leitfähigen Materials und/oder Beschichten mit dem leitfähigen Material. Leitfähiges Material kann auch auf dem Material 460 angeordnet werden, um eine dünne leitfähige Schicht 441' zu bilden (z. B. eine Keimschicht für die Bildung zusätzlicher leitfähiger Elemente).
  • Leitfähige Elemente (z. B. Leiterbahnen) für die nächste Leitwegschicht können auf beliebige geeignete Weise gebildet werden, wie zuvor unter Bezugnahme auf 4A-4C beschrieben wurde. Beispielsweise stellt 4H einen Prozess zur Strukturierung leitfähiger Elemente (z. B. Leiterbahnen) einer Verbindungsbrücke mithilfe eines DFR-Laminats dar, bei dem ein Trockenfilmlaminat 440 auf die leitfähige Schicht 441' aufgebracht wird, die auf dem Material 460 gebildet wurde. Der Film wird belichtet und entwickelt, um eine Struktur der leitfähigen Elemente der nächsten Leitwegschicht bereitzustellen. Die Struktur kann dazu konfiguriert sein, ein beliebige leitfähige Elementenkonfiguration oder -abmessung bereitzustellen. Beispielsweise kann die Struktur dazu konfiguriert sein, leitfähige Elemente mit Abmessungen und Abstandseigenschaften von FLS-Leiterbahnen bereitzustellen. Mithilfe der Struktur können leitfähige Elemente 434a'-c' auf der leitfähigen Schicht 441' und der Durchkontaktierung 435 aufgebaut werden, wie etwa durch elektrolytische Kupferbeschichtung auf der Schicht, wie in 4I dargestellt. In diesem Prozess kann auch die Öffnung im Material 460 mit leitfähigem Material gefüllt werden, wodurch ferner die Durchkontaktierung 435 gebildet wird. Sobald die leitfähigen Elemente 434a'-c' gebildet sind, kann das DFR-Laminat abgestrippt werden, wie in 4J dargestellt. Freiliegende Abschnitte 443a-d aus leitfähigem Material, die sich von und zwischen den leitfähigen Elementen 434a'-c' erstrecken, können entfernt oder abgestrippt werden, wie in 4K dargestellt, um sicherzustellen, dass keine unerwünschte elektrische Verbindung der leitfähigen Elemente erfolgt.
  • An dieser Stelle kann der in 4D-4G beschriebene Prozess wiederholt werden, um eine andere Durchkontaktierung zu bilden, die sich zu einer anderen Leitwegschicht erstreckt, und der in 4H-4K beschriebene Prozess kann wiederholt werden, um leitfähige Elemente der nächsten Leitwegschicht zu bilden. Diese Prozesse können wiederholt werden, um eine beliebige Anzahl von Durchkontaktierungen und Leitwegschichten zu bilden. Da mehrere DFR-Abstripptechniken gegebenenfalls nicht für jede Schicht notwendig sind, können die Gesamtkosten und Herstellungskomplexität der Packung verringert werden.
  • Wenn keine weiteren Leitwegschichten gewünscht werden, kann Material (z. B. Formmasse) um die freiliegenden leitfähigen Elemente (z. B. die in 4K veranschaulichten leitfähigen Elemente 434a'-c') gebildet werden, um die leitfähigen Elemente zu bedecken und die abschließende Brückensubstrat-Leitwegschicht zu bilden. Das Ergebnis dieses Prozesses kann eine Brücke mit mehreren Leitwegschichten von FLS-Leiterbahnen sein, die durch Durchkontaktierungen verbunden sind, wie in 6 veranschaulicht. Der gewünschte CTE für Formmassenmaterialien kann durch Modifizieren der Formmassenformulierungen erreicht werden, wie etwa durch Herabsetzen des Füllstoffgehalts und/oder Modifizieren der Füllstoffe. Beispielsweise zeigt die nachstehende Tabelle einige Formmassenformulierungen, die als Brückensubstrat verwendet werden können.
    Variieren des CTE durch den Füllstoffgehalt
    Art Formmasse Füllstoff CTE (ppm/°C)
    Granular Epoxidphenol Siliziumdioxid 7-24
    Flüssig Epoxidanhydrid Siliziumdioxid 7-24
    Flüssig Epoxidamin Siliziumdioxid 7-24
    Granular Epoxidphenol Siliziumdioxid 7-50
    Granular Epoxidphenol Aluminiumoxid 7-50
    Granular Epoxidphenol Organisch 7-50
  • Wie in 7 veranschaulicht, können die leitfähige Schicht 441 und das Substrat oder der Träger 442 durch eine beliebige geeignete Technik oder einen beliebigen geeigneten Prozess entfernt werden, wie etwas durch Abschälen und/oder Ätzen, was eine fertige Brücke 430 ergibt. In einer oben genannten Ausführungsform kann der Träger 442 einen abschälbaren Kern umfassen, der an der abschälbaren Grenzfläche des abschälbaren Kerns abgeschält werden kann, um den Träger 442 zu entfernen, gefolgt von einer Kupferätzung zur Entfernung der leitfähigen Schicht 441. Dann kann eine Oberflächenendbearbeitung der Kontaktinseln durchgeführt werden, gefolgt vom Aufbringen der Löthügel (nicht dargestellt), um die Brücke fertigzustellen. Wenn gewünscht, können durch die hier offenbarten Prozesse mehrere Brücken gleichzeitig hergestellt werden. Wenn nötig, können mehrere gleichzeitig gebildete Brücken vereinzelt werden, um einzelne Brücken zu bilden. Es kann eine beliebige geeignete Technik, darunter mechanische und chemische Techniken, eingesetzt werden, um Brücken voneinander zu vereinzeln (z. B. zu teilen oder zu trennen), wie etwa Schneiden (z. B. Laser), Sägen, Abscheren, Fräsen, Räumen, Ätzen usw.
  • In manchen Fällen kann es wünschenswert sein, ein Verkapselungsmaterial zu haben, das um mindestens einen Abschnitt der Brücke 430 angeordnet wird, wie etwa um Abschnitte der Leitwegschichten. 8A-8C veranschaulichen einen Prozess zu dessen Bewerkstelligung. Beispielsweise veranschaulicht 8A eine Vielzahl von Brücken 430a-c, die der Brücke 430 aus 7 ähnlich sind und auf einem Träger 470 angeordnet sind (z. B. durch „Aufnehmen und Absetzen“). Der Träger 470 kann von einer beliebigen Konfiguration sein und aus einer beliebigen Art von Material hergestellt sein (z. B. Edelstahl). Ein Ablösematerial 471 (z. B. ein thermisches Ablöseband) kann auf dem Träger 470 angeordnet werden, um die Ablösung und Trennung der fertigen Brücken vom Träger zu erleichtern. Wie in 8B veranschaulicht, kann Verkapselungsmaterial 433 über den Brücken 430a-c aufgebracht werden, wie etwa durch Umspritzen. Die fertigen Brücken 430a'-c', jede mit einem Verkapselungsmaterial 433a'-c', können jeweils vereinzelt und vom Träger entfernt werden, wie in 8C veranschaulicht. Die vorliegende Offenbarung stellt deshalb eine Brücke bereit, die mithilfe einer preiswerten Substratpackungsbildung (z. B. Formen) anstelle des typischen teuren Waferfertigungsprozesses hergestellt werden kann.
  • Fertige Brücken können an gewünschten Stellen des Packungssubstrats angeordnet (z. B. „aufgenommen und abgesetzt“) werden, um elektrische Verbindungen zwischen elektronischen Komponenten bereitzustellen. Sobald sie in einem Packungssubstrat angeordnet oder damit kombiniert sind, kann eine typische Verarbeitung erfolgen, um das Packungssubstrat zur Verbindung mit elektronischen Komponenten vorzubereiten.
  • 9 veranschaulicht ein beispielhaftes Rechensystem 502. Das Rechensystem 502 kann eine hierin offenbarte elektronische Vorrichtungspackung 500 aufweisen, die mit einer Hauptplatine 580 verbunden ist. In einem Aspekt kann das Rechensystem 502 auch einen Prozessor 581, eine Speichervorrichtung 582, ein Funkgerät 583, einen Kühlkörper 584, einen Anschluss 585, einen Steckplatz oder eine beliebige andere Vorrichtung oder Komponente aufweisen, die mit der Hauptplatine 580 betriebsmäßig verbunden werden kann. Das Rechensystem 502 kann eine beliebige Art von Rechensystem wie etwa einen Desktop-Computer, einen Laptop-Computer, einen Tablet-Computer, ein Smartphone, einen Server usw. umfassen. Andere Ausführungsformen müssen nicht alle der in 9 spezifizierten Merkmale aufweisen und können alternative Merkmale aufweisen, die in 9 nicht spezifiziert sind.
  • Beispiele
  • Die folgenden Beispiele gehören zu weiteren Ausführungsformen.
  • Bei einem Beispiel wird eine elektrische Verbindungsbrücke bereitgestellt, die ein aus einem Formmassenmaterial gebildetes Brückensubstrat, eine Vielzahl von Leitwegschichten innerhalb des Brückensubstrats, wobei jede Leitwegschicht eine Vielzahl von FLS-Leiterbahnen aufweist, und eine Durchkontaktierung, die sich durch das Substrat erstreckt und mindestens eine der FLS-Leiterbahnen in einer der Leitwegschichten mit mindestens einer der FLS-Leiterbahnen in einer anderen der Leitwegschichten verbindet, umfasst.
  • Bei einem Beispiel einer elektrischen Verbindungsbrücke weist das Formmassenmaterial des Brückensubstrats einer ersten Leitwegschicht der Vielzahl von Leitwegschichten ein erstes Formmassenmaterial auf und das Formmassenmaterial des Brückensubstrats einer zweiten Leitwegschicht der Vielzahl von Leitwegschichten weist ein zweites Formmassenmaterial auf.
  • Bei einem Beispiel einer elektrischen Verbindungsbrücke weist das Brückensubstrat der Vielzahl von Leitwegschichten dasselbe Formmassenmaterial auf.
  • Bei einem Beispiel einer elektrischen Verbindungsbrücke umfasst das Formmassenmaterial Epoxidphenol, Epoxidanhydrid, Epoxidamin oder eine Kombination davon.
  • Bei einem Beispiel einer elektrischen Verbindungsbrücke haben die erste und die zweite Vielzahl von FLS-Leiterbahnen eine maximale Breite von ca. 10 µm.
  • Bei einem Beispiel einer elektrischen Verbindungsbrücke ist die erste Vielzahl von FLS-Leiterbahnen höchstens um ca. 10 µm voneinander beabstandet.
  • Bei einem Beispiel einer elektrischen Verbindungsbrücke ist die zweite Vielzahl von FLS-Leiterbahnen höchstens um ca. 10 µm voneinander beabstandet.
  • Bei einem Beispiel einer elektrischen Verbindungsbrücke hat die Durchkontaktierung einen nicht kreisförmigen Querschnitt.
  • Bei einem Beispiel einer elektrischen Verbindungsbrücke umfasst das Brückensubstrat ferner ein Verkapselungsmaterial, das zumindest teilweise um jede der Vielzahl von Leitwegschichten angeordnet ist.
  • Bei einem Beispiel einer elektrischen Verbindungsbrücke beträgt ein CTE des Formmassenmaterials von ca. 7 bis ca. 25 ppm pro Grad Celsius.
  • Bei einem Beispiel wird ein Vorläufer einer elektrischen Verbindungsbrücke bereitgestellt, der eine Leiterbahn mit einer Durchkontaktierungskontaktinsel und einen Abstandshalter, der aus einem auf der Durchkontaktierungskontaktinsel aufgebrachten Opfermaterial gebildet ist, umfasst.
  • Bei einem Beispiel eines Vorläufers einer elektrischen Verbindungsbrücke hat die Leiterbahn eine maximale Breite von ca. 10 µm.
  • Bei einem Beispiel eines Vorläufers einer elektrischen Verbindungsbrücke umfasst die Leiterbahn eine Vielzahl von Leiterbahnen, die höchstens um ca. 10 µm voneinander beabstandet sind.
  • Bei einem Beispiel eines Vorläufers einer elektrischen Verbindungsbrücke ist das Opfermaterial thermisch zersetzbar.
  • Bei einem Beispiel eines Vorläufers einer elektrischen Verbindungsbrücke umfasst das Opfermaterial Polynorbornen, Polycarbonat oder eine Kombination davon.
  • Bei einem Beispiel eines Vorläufers einer elektrischen Verbindungsbrücke hat der Abstandshalter einen nicht kreisförmigen Querschnitt.
  • Bei einem Beispiel eines Vorläufers einer elektrischen Verbindungsbrücke umfasst der Vorläufer der elektrischen Verbindungsbrücke ein Formmassenmaterial, das zumindest teilweise um die seitlichen Seiten des Abstandshalters angeordnet ist, wobei das Opfermaterial die Entfernung des Abstandshalters erleichtert, so dass eine Öffnung im Formmassenmaterial mit Verbindung zur Durchkontaktierungskontaktinsel verbleibt.
  • Bei einem Beispiel eines Vorläufers einer elektrischen Verbindungsbrücke umfasst der Vorläufer der elektrischen Verbindungsbrücke einen Träger, der die Leiterbahn trägt.
  • Bei einem Beispiel wird eine Packungssubstrat-Baugruppe einer elektronischen Vorrichtung, die ein Packungssubstrat umfasst, und eine elektrische Verbindungsbrücke, die im Packungssubstrat eingebettet und dazu konfiguriert ist, elektrische Signale zwischen einer ersten elektronischen Komponente und einer zweiten elektronischen Komponente, die mit dem Packungssubstrat verbunden sind, bereitgestellt, wobei die elektrische Verbindungsbrücke ein Brückensubstrat aufweist, das aus einem Formmassenmaterial gebildet ist, wobei eine erste Leitwegschicht innerhalb des Brückensubstrats eine erste Vielzahl von FLS-Leiterbahnen aufweist, eine zweite Leitwegschicht, die nahe der ersten Leitwegschicht innerhalb des Brückensubstrats angeordnet ist, eine zweite Vielzahl von FLS-Leiterbahnen aufweist und eine Durchkontaktierung sich durch das Brückensubstrat erstreckt und mindestens eine der ersten Vielzahl von FLS-Leiterbahnen mit mindestens einer der zweiten Vielzahl von FLS-Leiterbahnen elektrisch verbindet.
  • Bei einem Beispiel einer Packungssubstrat-Baugruppe einer elektronischen Vorrichtung weist das Formmassenmaterial des Brückensubstrats der ersten Leitwegschicht ein erstes Formmassenmaterial auf und das Formmassenmaterial des Brückensubstrats der zweiten Leitwegschicht weist ein zweites Formmassenmaterial auf.
  • Bei einem Beispiel einer Packungssubstrat-Baugruppe einer elektronischen Vorrichtung weist das Brückensubstrat der ersten und der zweiten Leitwegschicht dasselbe Formmassenmaterial auf.
  • Bei einem Beispiel einer Packungssubstrat-Baugruppe einer elektronischen Vorrichtung umfasst das Formmassenmaterial Epoxidphenol, Epoxidanhydrid, Epoxidamin oder eine Kombination davon.
  • Bei einem Beispiel einer Packungssubstrat-Baugruppe einer elektronischen Vorrichtung haben die erste und die zweite Vielzahl von FLS-Leiterbahnen eine maximale Breite von ca. 10 µm.
  • Bei einem Beispiel einer Packungssubstrat-Baugruppe einer elektronischen Vorrichtung ist die erste Vielzahl von FLS-Leiterbahnen höchstens um ca. 10 µm voneinander beabstandet.
  • Bei einem Beispiel einer Packungssubstrat-Baugruppe einer elektronischen Vorrichtung ist die zweite Vielzahl von FLS-Leiterbahnen höchstens um ca. 10 µm voneinander beabstandet.
  • Bei einem Beispiel einer Packungssubstrat-Baugruppe einer elektronischen Vorrichtung hat die Durchkontaktierung einen nicht kreisförmigen Querschnitt.
  • Bei einem Beispiel einer Packungssubstrat-Baugruppe einer elektronischen Vorrichtung umfasst das Brückensubstrat ferner ein Verkapselungsmaterial, das zumindest teilweise um die erste und die zweite Leitwegschicht angeordnet ist, so dass sich das Verkapselungsmaterial nahe einem Abschnitt des Packungssubstrats befindet.
  • Bei einem Beispiel einer Packungssubstrat-Baugruppe einer elektronischen Vorrichtung beträgt ein CTE des Formmassenmaterials von ca. 7 bis ca. 25 ppm pro Grad Celsius.
  • Bei einem Beispiel wird eine elektronische Vorrichtungspackung bereitgestellt, umfassend eine erste elektronische Komponente, eine zweite elektronische Komponente, ein Packungssubstrat und eine elektrische Verbindungsbrücke, die im Packungssubstrat eingebettet ist, um elektrische Signale zwischen der ersten elektronischen Komponente und der zweiten elektronischen Komponente, die mit dem Packungssubstrat verbunden sind, zu führen, wobei die elektrische Verbindungsbrücke ein Brückensubstrat aufweist, das aus einem Formmassenmaterial gebildet ist, wobei eine erste Leitwegschicht innerhalb des Brückensubstrats eine erste Vielzahl von FLS-Leiterbahnen aufweist, eine zweite Leitwegschicht, die nahe der ersten Leitwegschicht innerhalb des Brückensubstrats angeordnet ist, eine zweite Vielzahl von FLS-Leiterbahnen aufweist und eine Durchkontaktierung sich durch das Brückensubstrat erstreckt und mindestens eine der ersten Vielzahl von FLS-Leiterbahnen mit mindestens einer der zweiten Vielzahl von FLS-Leiterbahnen elektrisch verbindet.
  • Bei einem Beispiel einer elektronischen Vorrichtungspackung weist das Formmassenmaterial des Brückensubstrats der ersten Leitwegschicht ein erstes Formmassenmaterial auf und das Formmassenmaterial des Brückensubstrats der zweiten Leitwegschicht weist ein zweites Formmassenmaterial auf.
  • Bei einem Beispiel einer elektronischen Vorrichtungspackung weist das Brückensubstrat der ersten und der zweiten Leitwegschicht dasselbe Formmassenmaterial auf.
  • Bei einem Beispiel einer elektronischen Vorrichtungspackung umfasst das Formmassenmaterial Epoxidphenol, Epoxidanhydrid, Epoxidamin oder eine Kombination davon.
  • Bei einem Beispiel einer elektronischen Vorrichtungspackung haben die erste und die zweite Vielzahl von FLS-Leiterbahnen eine maximale Breite von ca. 10 µm.
  • Bei einem Beispiel einer elektronischen Vorrichtungspackung ist die erste Vielzahl von FLS-Leiterbahnen höchstens um ca. 10 µm voneinander beabstandet.
  • Bei einem Beispiel einer elektronischen Vorrichtungspackung ist die zweite Vielzahl von FLS-Leiterbahnen höchstens um ca. 10 µm voneinander beabstandet.
  • Bei einem Beispiel einer elektronischen Vorrichtungspackung hat die Durchkontaktierung einen nicht kreisförmigen Querschnitt.
  • Bei einem Beispiel einer elektronischen Vorrichtungspackung umfasst das Brückensubstrat ferner ein Verkapselungsmaterial, das zumindest teilweise um die erste und die zweite Leitwegschicht angeordnet ist, so dass sich das Verkapselungsmaterial nahe einem Abschnitt des Packungssubstrats befindet.
  • Bei einem Beispiel einer elektronischen Vorrichtungspackung beträgt ein CTE des Formmassenmaterials von ca. 7 bis ca. 25 ppm pro Grad Celsius.
  • Bei einem Beispiel wird ein Rechensystem bereitgestellt, umfassend eine erste Hauptplatine und eine elektronische Vorrichtungspackung, die betriebsmäßig mit der Hauptplatine verbunden ist, wobei die elektronische Vorrichtungspackung eine erste elektronische Komponente, eine zweite elektronische Komponente, ein Packungssubstrat und eine elektrische Verbindungsbrücke umfasst, die im Packungssubstrat eingebettet ist, um elektrische Signale zwischen der ersten elektronischen Komponente und der zweiten elektronischen Komponente, die mit dem Packungssubstrat verbunden sind, zu führen, wobei die elektrische Verbindungsbrücke ein Brückensubstrat aufweist, das aus einem Formmassenmaterial gebildet ist, wobei eine erste Leitwegschicht innerhalb des Brückensubstrats eine erste Vielzahl von FLS-Leiterbahnen aufweist, eine zweite Leitwegschicht, die nahe der ersten Leitwegschicht innerhalb des Brückensubstrats angeordnet ist, eine zweite Vielzahl von FLS-Leiterbahnen aufweist und eine Durchkontaktierung sich durch das Brückensubstrat erstreckt und mindestens eine der ersten Vielzahl von FLS-Leiterbahnen mit mindestens einer der zweiten Vielzahl von FLS-Leiterbahnen verbindet.
  • Bei einem Beispiel eines Rechensystems umfasst das Rechensystem einen Desktop-Computer, einen Laptop, ein Tablet, ein Smartphone, einen Server oder eine Kombination davon.
  • Bei einem Beispiel eines Rechensystems umfasst das Rechensystem ferner einen Prozessor, eine Speichervorrichtung, einen Kühlkörper, ein Funkgerät, einen Steckplatz, einen Anschluss oder eine Kombination davon, die betriebsmäßig mit der Hauptplatine verbunden sind.
  • Bei einem Beispiel wird ein Verfahren zur Herstellung einer Durchkontaktierung bereitgestellt, um leitfähige Elemente elektrisch zu verbinden, umfassend Bilden eines Abstandshalters auf einem leitfähigen Element, Formen eines Formmaterials zumindest teilweise um die seitlichen Seiten des Abstandshalters, Entfernen des Abstandshalters zum Bilden einer Öffnung im Formmaterial mit Verbindung zum leitfähigen Element und Anordnen eines leitfähigen Materials in der Öffnung zur Bildung einer Durchkontaktierung.
  • Bei einem Beispiel eines Verfahrens zur Herstellung einer Durchkontaktierung, um leitfähige Elemente elektrisch zu verbinden, umfasst Bilden eines Abstandshalters Anordnen eines Opfermaterials auf dem leitfähigen Element.
  • Bei einem Beispiel eines Verfahrens zur Herstellung einer Durchkontaktierung, um leitfähige Elemente elektrisch zu verbinden, umfasst das leitfähige Element eine Durchkontaktierungskontaktinsel.
  • Bei einem Beispiel eines Verfahrens zur Herstellung einer Durchkontaktierung, um leitfähige Elemente elektrisch zu verbinden, umfasst Anordnen eines Opfermaterials auf dem leitfähigen Element Vorhangbeschichten, Aufschleudern, Drucken, Dispensieren oder eine Kombination davon.
  • Bei einem Beispiel eines Verfahrens zur Herstellung einer Durchkontaktierung, um leitfähige Elemente elektrisch zu verbinden, umfasst das Verfahren Definieren einer Form des Abstandshalters.
  • Bei einem Beispiel eines Verfahrens zur Herstellung einer Durchkontaktierung, um leitfähige Elemente elektrisch zu verbinden, umfasst Definieren einer Form lichttechnisches Definieren der Form, Trockenätzen der Form oder eine Kombination davon.
  • Bei einem Beispiel eines Verfahrens zur Herstellung einer Durchkontaktierung, hat die Form des Abstandshalters einen nicht kreisförmigen Querschnitt.
  • Bei einem Beispiel eines Verfahrens zur Herstellung einer Durchkontaktierung, um leitfähige Elemente elektrisch zu verbinden, umfasst Formen eines Formmaterials um den Abstandshalter Druckpressformen, so dass der Abstandshalter mit dem Formmaterial bündig abschließt.
  • Bei einem Beispiel eines Verfahrens zur Herstellung einer Durchkontaktierung, um leitfähige Elemente elektrisch zu verbinden, ist der Abstandshalter aus einem Opfermaterial gebildet, und wobei Entfernen des Abstandshalters ausreichendes Erwärmen des Abstandshalters umfasst, um das Opfermaterial zu zersetzen.
  • Bei einem Beispiel eines Verfahrens zur Herstellung einer Durchkontaktierung, um leitfähige Elemente elektrisch zu verbinden, umfasst das Opfermaterial Polynorbornen, Polycarbonat oder eine Kombination davon.
  • Bei einem Beispiel eines Verfahrens zur Herstellung einer Durchkontaktierung, um leitfähige Elemente elektrisch zu verbinden, umfasst Anordnen eines leitfähigen Materials in der Öffnung Bilden einer Keimschicht des leitfähigen Materials, Beschichten mit dem leitfähigen Material oder eine Kombination davon.
  • Bei einem Beispiel eines Verfahrens zur Herstellung einer Durchkontaktierung, um leitfähige Elemente elektrisch zu verbinden, umfasst das leitfähige Element mindestens eines von einer Leiterbahn und einer Durchkontaktierungskontaktinsel.
  • Bei einem Beispiel eines Verfahrens zur Herstellung einer Durchkontaktierung, um leitfähige Elemente elektrisch zu verbinden, hat die Leiterbahn eine maximale Breite von ca. 10 µm.
  • Bei einem Beispiel eines Verfahrens zur Herstellung einer Durchkontaktierung, um leitfähige Elemente elektrisch zu verbinden, umfasst die Leiterbahn eine Vielzahl von Leiterbahnen, die höchstens um ca. 10 µm voneinander beabstandet sind.
  • Bei einem Beispiel eines Verfahrens zur Herstellung einer Durchkontaktierung, um leitfähige Elemente elektrisch zu verbinden, umfasst das Verfahren Anordnen eines leitfähigen Materials auf der Durchkontaktierung zur Bildung eines zweiten leitfähigen Elements.
  • Bei einem Beispiel eines Verfahrens zur Herstellung einer Durchkontaktierung, um leitfähige Elemente elektrisch zu verbinden, umfasst das Verfahren Bilden eines zweiten Abstandshalters auf dem zweiten leitfähigen Element, Formen eines Formmaterials zumindest teilweise um die seitlichen Seiten des zweiten Abstandshalters, Entfernen des zweiten Abstandshalters zum Bilden einer zweiten Öffnung im Formmaterial mit Verbindung zum zweiten leitfähigen Element und Anordnen eines leitfähigen Materials in der zweiten Öffnung zur Bildung einer zweiten Durchkontaktierung.
  • Bei einem Beispiel eines Verfahrens zur Herstellung einer Durchkontaktierung, um leitfähige Elemente elektrisch zu verbinden, umfasst das zweite leitfähige Element eine Leiterbahn.
  • Bei einem Beispiel eines Verfahrens zur Herstellung einer Durchkontaktierung, um leitfähige Elemente elektrisch zu verbinden, hat die Leiterbahn eine maximale Breite von ca. 10 µm.
  • Bei einem Beispiel eines Verfahrens zur Herstellung einer Durchkontaktierung, um leitfähige Elemente elektrisch zu verbinden, umfasst die Leiterbahn eine Vielzahl von Leiterbahnen, die höchstens um ca. 10 µm voneinander beabstandet sind.
  • Bei einem Beispiel wird ein Verfahren zur Herstellung einer elektrischen Verbindungsbrücke bereitgestellt, umfassend Bilden eines ersten leitfähigen Elements, Bilden einer Durchkontaktierung wie hierin beschrieben auf dem ersten leitfähigen Element und Bilden eines zweiten leitfähigen Elements auf der Durchkontaktierung.
  • Bei einem Beispiel wird eine elektrische Verbindungsbrücke bereitgestellt, die durch das obige Verfahren hergestellt wird.
  • Ein Schaltkreis, der in elektronischen Komponenten oder Vorrichtungen (z. B. einem Rohchip) einer elektronischen Vorrichtungspackung verwendet wird, kann Hardware, Firmware, Programmcode, ausführbaren Code, Computeranweisungen und/oder Software aufweisen. Elektronische Komponenten und Vorrichtungen können ein nichttransitorisches computerlesbares Speichermedium aufweisen, das ein computerlesbares Medium sein kann, das kein Signal beinhaltet. Im Falle der Ausführung eines Programmcodes auf programmierbaren Computern können die hierin aufgeführten Rechenvorrichtungen einen Prozessor, ein durch den Prozessor lesbares Speichermedium (darunter flüchtige(r) und nichtflüchtige(r) Speicher und/oder Speicherelemente), mindestens eine Eingabevorrichtung und mindestens eine Ausgabevorrichtung aufweisen. Bei den flüchtigen und nichtflüchtigen Speichern und/oder Speicherelementen kann es sich um einen RAM, einen EPROM, ein Flash-Laufwerk, ein Festkörperlaufwerk oder ein anderes Medium zum Speichern elektronischer Daten handeln. Knoten und drahtlose Vorrichtungen können auch ein Sendeempfängermodul, ein Zählermodul, ein Verarbeitungsmodul und/oder ein Taktgebermodul oder Zeitgebermodul aufweisen. Ein oder mehrere Programme, die hierin beschriebene Techniken umsetzen oder nutzen, können eine Anwendungsprogrammierschnittstelle (API), wiederverwendbare Bedienelemente und dergleichen verwenden. Solche Programme können in einer hohen prozeduralen oder objektorientierten Programmiersprache implementiert sein, um mit einem Computersystem zu kommunizieren. Jedoch können das oder die Programme in Assembler- oder Maschinensprache implementiert sein, wenn gewünscht. Auf jeden Fall kann die Sprache eine kompilierte oder interpretierte Sprache sein und mit Hardware-Implementierungen kombiniert sein.
  • Während die vorstehenden Beispiele eine Veranschaulichung der spezifischen Ausführungsformen in einer oder mehreren bestimmten Anwendungen sind, ist es für den Fachmann offensichtlich, dass zahlreiche Modifikationen der Form, Nutzung und Implementierungsdetails vorgenommen werden können, ohne von den hierin ausgedrückten Prinzipien und Konzepten abzuweichen.

Claims (62)

  1. Elektrische Verbindungsbrücke, umfassend: ein geformtes Brückensubstrat, umfassend ein Formmassenmaterial; eine Vielzahl von Leitwegschichten innerhalb des Brückensubstrats, wobei jede Leitwegschicht eine Vielzahl feiner und eng beabstandeter (FLS-)Leiterbahnen aufweist, und eine Durchkontaktierung, die sich durch das Substrat erstreckt und mindestens eine der FLS-Leiterbahnen in einer der Leitwegschichten mit mindestens einer der FLS-Leiterbahnen in einer anderen der Leitwegschichten elektrisch verbindet.
  2. Elektrische Verbindungsbrücke nach Anspruch 1, wobei eine erste Leitwegschicht der Vielzahl von Leitwegschichten ein erstes Formmassenmaterial aufweist und eine zweite Leitwegschicht der Vielzahl von Leitwegschichten ein zweites Formmassenmaterial aufweist.
  3. Elektrische Verbindungsbrücke nach Anspruch 1, wobei die Vielzahl von Leitwegschichten jeweils dasselbe Formmassenmaterial aufweist.
  4. Elektrische Verbindungsbrücke nach Anspruch 1, wobei das Formmassenmaterial Epoxidphenol, Epoxidanhydrid, Epoxidamin oder eine Kombination davon umfasst.
  5. Elektrische Verbindungsbrücke nach Anspruch 1, wobei die erste und die zweite Vielzahl von FLS-Leiterbahnen eine maximale Breite von ca. 10 µm haben.
  6. Elektrische Verbindungsbrücke nach Anspruch 1, wobei die erste Vielzahl von FLS-Leiterbahnen höchstens um ca. 10 µm voneinander beabstandet ist.
  7. Elektrische Verbindungsbrücke nach Anspruch 6, wobei die zweite Vielzahl von FLS-Leiterbahnen höchstens um ca. 10 µm voneinander beabstandet ist.
  8. Elektrische Verbindungsbrücke nach Anspruch 1, wobei die Durchkontaktierung einen nicht kreisförmigen Querschnitt aufweist.
  9. Elektrische Verbindungsbrücke nach Anspruch 1, wobei das Brückensubstrat ferner ein Verkapselungsmaterial, das zumindest teilweise um jede der Vielzahl von Leitwegschichten angeordnet ist, umfasst.
  10. Elektrische Verbindungsbrücke nach Anspruch 1, wobei ein CTE des Formmassenmaterials von ca. 7 bis ca. 25 ppm pro Grad Celsius beträgt.
  11. Vorläufer einer elektrischen Verbindungsbrücke, umfassend: eine Leiterbahn mit einer Durchkontaktierungskontaktinsel; und einen Abstandshalter, der aus einem auf der Durchkontaktierungskontaktinsel aufgebrachten Opfermaterial gebildet ist.
  12. Vorläufer einer elektrischen Verbindungsbrücke nach Anspruch 11, wobei die Leiterbahn eine maximale Breite von ca. 10 µm hat.
  13. Vorläufer einer elektrischen Verbindungsbrücke nach Anspruch 11, wobei die Leiterbahn eine Vielzahl von Leiterbahnen umfasst, die höchstens um ca. 10 µm voneinander beabstandet sind.
  14. Vorläufer einer elektrischen Verbindungsbrücke nach Anspruch 11, wobei das Opfermaterial thermisch zersetzbar ist.
  15. Vorläufer einer elektrischen Verbindungsbrücke nach Anspruch 11, wobei das Opfermaterial Polynorbornen, Polycarbonat oder eine Kombination davon umfasst.
  16. Vorläufer einer elektrischen Verbindungsbrücke nach Anspruch 11, wobei der Abstandshalter einen nicht kreisförmigen Querschnitt aufweist.
  17. Vorläufer einer elektrischen Verbindungsbrücke nach Anspruch 11, ferner umfassend ein Formmassenmaterial, das zumindest teilweise um die seitlichen Seiten des Abstandshalters angeordnet ist, wobei das Opfermaterial die Entfernung des Abstandshalters erleichtert, so dass eine Öffnung im Formmassenmaterial mit Verbindung zur Durchkontaktierungskontaktinsel verbleibt.
  18. Vorläufer einer elektrischen Verbindungsbrücke nach Anspruch 11, ferner umfassend einen Träger, der die Leiterbahn trägt.
  19. Packungssubstrat-Baugruppe einer elektronischen Vorrichtung, umfassend: ein Packungssubstrat; und eine elektrische Verbindungsbrücke, die im Packungssubstrat eingebettet und dazu konfiguriert ist, elektrische Signale zwischen einer ersten elektronischen Komponente und einer zweiten elektronischen Komponente, die mit dem Packungssubstrat verbunden sind, zu führen, wobei die elektrische Verbindungsbrücke aufweist: ein geformtes Brückensubstrat, umfassend ein Formmassenmaterial, eine erste Leitwegschicht innerhalb des Brückensubstrats, die eine erste Vielzahl feiner und beabstandeter (FLS-)Leiterbahnen aufweist, eine zweite Leitwegschicht, die nahe der ersten Leitwegschicht innerhalb des Brückensubstrats angeordnet ist und eine zweite Vielzahl von FLS-Leiterbahnen aufweist, und eine Durchkontaktierung, die sich durch das Brückensubstrat erstreckt und mindestens eine der ersten Vielzahl von FLS-Leiterbahnen mit mindestens einer der zweiten Vielzahl von FLS-Leiterbahnen elektrisch verbindet.
  20. Packungssubstrat-Baugruppe einer elektronischen Vorrichtung nach Anspruch 19, wobei die erste Leitwegschicht ein erstes Formmassenmaterial aufweist und die zweite Leitwegschicht ein zweites Formmassenmaterial aufweist.
  21. Packungssubstrat-Baugruppe einer elektronischen Vorrichtung nach Anspruch 19, wobei die erste und die zweite Leitwegschicht dasselbe Formmassenmaterial aufweisen.
  22. Packungssubstrat-Baugruppe einer elektronischen Vorrichtung nach Anspruch 19, wobei das Formmassenmaterial Epoxidphenol, Epoxidanhydrid, Epoxidamin oder eine Kombination davon umfasst.
  23. Packungssubstrat-Baugruppe einer elektronischen Vorrichtung nach Anspruch 19, wobei die erste und die zweite Vielzahl von FLS-Leiterbahnen eine maximale Breite von ca. 10 µm haben.
  24. Packungssubstrat-Baugruppe einer elektronischen Vorrichtung nach Anspruch 19, wobei die erste Vielzahl von FLS-Leiterbahnen höchstens um ca. 10 µm voneinander beabstandet ist.
  25. Packungssubstrat-Baugruppe einer elektronischen Vorrichtung nach Anspruch 24, wobei die zweite Vielzahl von FLS-Leiterbahnen höchstens um ca. 10 µm voneinander beabstandet ist.
  26. Packungssubstrat-Baugruppe einer elektronischen Vorrichtung nach Anspruch 19, wobei die Durchkontaktierung einen nicht kreisförmigen Querschnitt aufweist.
  27. Packungssubstrat-Baugruppe einer elektronischen Vorrichtung nach Anspruch 19, wobei das Brückensubstrat ferner ein Verkapselungsmaterial, das zumindest teilweise um die erste und die zweite Leitwegschicht angeordnet ist, umfasst, so dass sich das Verkapselungsmaterial nahe einem Abschnitt des Packungssubstrats befindet.
  28. Packungssubstrat-Baugruppe einer elektronischen Vorrichtung nach Anspruch 19, wobei ein CTE des Formmassenmaterials von ca. 7 bis ca. 25 ppm pro Grad Celsius beträgt.
  29. Elektronische Vorrichtungspackung, umfassend: eine erste elektronische Komponente; eine zweite elektronische Komponente; ein Packungssubstrat; und eine elektrische Verbindungsbrücke, die im Packungssubstrat eingebettet ist, um elektrische Signale zwischen der ersten elektronischen Komponente und der zweiten elektronischen Komponente zu führen, wobei die elektrische Verbindungsbrücke aufweist: ein geformtes Brückensubstrat, umfassend ein Formmassenmaterial, eine erste Leitwegschicht innerhalb des Brückensubstrats, die eine erste Vielzahl feiner und eng beabstandeter (FLS-)Leiterbahnen aufweist, eine zweite Leitwegschicht, die nahe der ersten Leitwegschicht innerhalb des Brückensubstrats angeordnet ist und eine zweite Vielzahl von FLS-Leiterbahnen aufweist, und eine Durchkontaktierung, die sich durch das Brückensubstrat erstreckt und mindestens eine der ersten Vielzahl von FLS-Leiterbahnen mit mindestens einer der zweiten Vielzahl von FLS-Leiterbahnen elektrisch verbindet.
  30. Elektronische Vorrichtungspackung nach Anspruch 29, wobei die erste Leitwegschicht ein erstes Formmassenmaterial aufweist und die zweite Leitwegschicht ein zweites Formmassenmaterial aufweist.
  31. Elektronische Vorrichtungspackung nach Anspruch 29, wobei die erste und die zweite Leitwegschicht dasselbe Formmassenmaterial aufweisen.
  32. Elektronische Vorrichtungspackung nach Anspruch 29, wobei das Formmassenmaterial Epoxidphenol, Epoxidanhydrid, Epoxidamin oder eine Kombination davon umfasst.
  33. Elektronische Vorrichtungspackung nach Anspruch 29, wobei die erste und die zweite Vielzahl von FLS-Leiterbahnen eine maximale Breite von ca. 10 µm haben.
  34. Elektronische Vorrichtungspackung nach Anspruch 29, wobei die erste Vielzahl von FLS-Leiterbahnen höchstens um ca. 10 µm voneinander beabstandet ist.
  35. Elektronische Vorrichtungspackung nach Anspruch 34, wobei die zweite Vielzahl von FLS-Leiterbahnen höchstens um ca. 10 µm voneinander beabstandet ist.
  36. Elektronische Vorrichtungspackung nach Anspruch 29, wobei die Durchkontaktierung einen nicht kreisförmigen Querschnitt aufweist.
  37. Elektronische Vorrichtungspackung nach Anspruch 29, wobei das Brückensubstrat ferner ein Verkapselungsmaterial, das zumindest teilweise um die erste und die zweite Leitwegschicht angeordnet ist, umfasst, so dass sich das Verkapselungsmaterial nahe einem Abschnitt des Packungssubstrats befindet.
  38. Elektronische Vorrichtungspackung nach Anspruch 29, wobei ein CTE des Formmassenmaterials von ca. 7 bis ca. 25 ppm pro Grad Celsius beträgt.
  39. Rechensystem, umfassend: eine Hauptplatine; und eine elektronische Vorrichtungspackung nach einem der Ansprüche 0-0, die betriebsmäßig mit der Hauptplatine verbunden ist.
  40. System nach Anspruch 39, wobei das Rechensystem einen Desktop-Computer, einen Laptop, ein Tablet, ein Smartphone, einen Server oder eine Kombination davon umfasst.
  41. System nach Anspruch 39, ferner umfassend einen Prozessor, eine Speichervorrichtung, einen Kühlkörper, ein Funkgerät, einen Steckplatz, einen Anschluss oder eine Kombination davon, die betriebsmäßig mit der Hauptplatine verbunden sind.
  42. Verfahren zur Herstellung einer Durchkontaktierung, um leitfähige Elemente elektrisch zu verbinden, umfassend: Bilden eines Abstandshalters auf einem leitfähigen Element; Formen eines Formmaterials zumindest teilweise um die seitlichen Seiten des Abstandshalters; Entfernen des Abstandshalters zum Bilden einer Öffnung im Formmaterial in Verbindung zum leitfähigen Element; und Anordnen eines leitfähigen Materials in der Öffnung zur Bildung einer Durchkontaktierung.
  43. Verfahren nach Anspruch 42, wobei Bilden eines Abstandshalters Anordnen eines Opfermaterials auf dem leitfähigen Element umfasst.
  44. Verfahren nach Anspruch 43, wobei das leitfähige Element eine Durchkontaktierungskontaktinsel umfasst.
  45. Verfahren nach Anspruch 43, wobei Anordnen eines Opfermaterials auf dem leitfähigen Element Vorhangbeschichten, Aufschleudern, Drucken, Dispensieren oder eine Kombination davon umfasst.
  46. Verfahren nach Anspruch 42, ferner umfassend Definieren einer Form des Abstandshalters.
  47. Verfahren nach Anspruch 46, wobei Definieren einer Form des Abstandshalters lichttechnisches Definieren der Form, Trockenätzen der Form oder eine Kombination davon umfasst.
  48. Verfahren nach Anspruch 46, wobei die Form des Abstandshalters einen nicht kreisförmigen Querschnitt aufweist.
  49. Verfahren nach Anspruch 42, wobei Formen eines Formmaterials um den Abstandshalter Druckpressformen umfasst, so dass der Abstandshalter mit dem Formmaterial bündig abschließt.
  50. Verfahren nach Anspruch 42, wobei der Abstandshalter aus einem Opfermaterial gebildet wird und wobei Entfernen des Abstandshalters ausreichendes Erwärmen des Abstandshalters umfasst, um das Opfermaterial zu zersetzen.
  51. Verfahren nach Anspruch 50, wobei das Opfermaterial Polynorbornen, Polycarbonat oder eine Kombination davon umfasst.
  52. Verfahren nach Anspruch 42, wobei Anordnen eines leitfähigen Materials in der Öffnung Bilden einer Keimschicht des leitfähigen Materials, Beschichten mit dem leitfähigen Material oder eine Kombination davon umfasst.
  53. Verfahren nach Anspruch 42, wobei das leitfähige Element mindestens eines von einer Leiterbahn und einer Durchkontaktierungskontaktinsel umfasst.
  54. Verfahren nach Anspruch 53, wobei die Leiterbahn eine maximale Breite von ca. 10 µm hat.
  55. Verfahren nach Anspruch 53, wobei die Leiterbahn eine Vielzahl von Leiterbahnen umfasst, die höchstens um ca. 10 µm voneinander beabstandet sind.
  56. Verfahren nach Anspruch 42, ferner umfassend Anordnen eines leitfähigen Materials auf der Durchkontaktierung zur Bildung eines zweiten leitfähigen Elements.
  57. Verfahren nach Anspruch 56, ferner umfassend: Bilden eines zweiten Abstandshalters auf dem zweiten leitenden Element; Formen eines Formmaterials zumindest teilweise um die seitlichen Seiten des zweiten Abstandshalters; Entfernen des zweiten Abstandshalters zur Bildung einer zweiten Öffnung im Formmaterial in Verbindung zum zweiten leitfähigen Element; und Anordnen eines leitfähigen Materials in der zweiten Öffnung zur Bildung einer zweiten Durchkontaktierung.
  58. Verfahren nach Anspruch 56, wobei das zweite leitfähige Element eine Leiterbahn umfasst.
  59. Verfahren nach Anspruch 58, wobei die Leiterbahn eine maximale Breite von ca. 10 µm hat.
  60. Verfahren nach Anspruch 58, wobei die Leiterbahn eine Vielzahl von Leiterbahnen umfasst, die höchstens um ca. 10 µm voneinander beabstandet sind.
  61. Verfahren zur Herstellung einer elektrischen Verbindungsbrücke, umfassend: Bilden eines ersten leitfähigen Elements; Bilden einer Durchkontaktierung nach einem der Ansprüche 0-0 auf dem ersten leitfähigen Element; und Bilden eines zweiten leitfähigen Elements auf der Durchkontaktierung.
  62. Elektrische Verbindungsbrücke, die durch das Verfahren nach Anspruch 61 hergestellt wird.
DE112017001828.5T 2016-04-02 2017-03-06 Elektrische verbindungsbrücke Pending DE112017001828T5 (de)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US15/089,509 US20170287838A1 (en) 2016-04-02 2016-04-02 Electrical interconnect bridge
US15/089,509 2016-04-02
PCT/US2017/020986 WO2017172281A1 (en) 2016-04-02 2017-03-06 Electrical interconnect bridge

Publications (1)

Publication Number Publication Date
DE112017001828T5 true DE112017001828T5 (de) 2019-01-03

Family

ID=58387898

Family Applications (1)

Application Number Title Priority Date Filing Date
DE112017001828.5T Pending DE112017001828T5 (de) 2016-04-02 2017-03-06 Elektrische verbindungsbrücke

Country Status (4)

Country Link
US (3) US20170287838A1 (de)
DE (1) DE112017001828T5 (de)
TW (1) TWI729073B (de)
WO (1) WO2017172281A1 (de)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2018004692A1 (en) * 2016-07-01 2018-01-04 Pietambaram Srinivas V Molded embedded bridge for enhanced emib applications
US10445278B2 (en) * 2016-12-28 2019-10-15 Intel Corporation Interface bridge between integrated circuit die
US10687419B2 (en) * 2017-06-13 2020-06-16 Advanced Semiconductor Engineering, Inc. Semiconductor package device and method of manufacturing the same
WO2019132968A1 (en) * 2017-12-29 2019-07-04 Intel Corporation Microelectronic assemblies with communication networks
EP4235784A3 (de) 2017-12-29 2023-10-04 INTEL Corporation Mikroelektronikanordnungen mit kommunikationsnetzwerken
KR102560697B1 (ko) 2018-07-31 2023-07-27 삼성전자주식회사 인터포저를 가지는 반도체 패키지
KR20200102883A (ko) * 2019-02-22 2020-09-01 에스케이하이닉스 주식회사 브리지 다이를 포함한 시스템 인 패키지
US20220278084A1 (en) * 2019-09-25 2022-09-01 Intel Corporation Molded interconnects in bridges for integrated-circuit packages
US11508655B2 (en) 2020-01-08 2022-11-22 Advanced Semiconductor Engineering, Inc. Semiconductor package structure and method for manufacturing the same
CN118103975A (zh) * 2021-09-30 2024-05-28 华为技术有限公司 芯片及电子设备

Family Cites Families (121)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4888450A (en) 1981-12-11 1989-12-19 At&T Bell Laboratories Circuit board fabrication leading to increased capacity
EP0271772A3 (de) * 1986-12-15 1988-12-14 Siemens Aktiengesellschaft Epoxidharz-Formmassen
US5483421A (en) 1992-03-09 1996-01-09 International Business Machines Corporation IC chip attachment
US5855821A (en) * 1995-12-22 1999-01-05 Johnson Matthey, Inc. Materials for semiconductor device assemblies
TW383435B (en) 1996-11-01 2000-03-01 Hitachi Chemical Co Ltd Electronic device
US6037547A (en) * 1997-12-03 2000-03-14 Advanced Micro Devices, Inc. Via configuration with decreased pitch and/or increased routing space
US5929522A (en) 1998-04-17 1999-07-27 Hestia Technologies, Inc. Semiconductor non-laminate package and method
JP3982782B2 (ja) * 1998-06-10 2007-09-26 株式会社ルネサステクノロジ 論理モジュール
US20030148024A1 (en) 2001-10-05 2003-08-07 Kodas Toivo T. Low viscosity precursor compositons and methods for the depositon of conductive electronic features
US6348427B1 (en) * 1999-02-01 2002-02-19 Kyocera Corporation High-thermal-expansion glass ceramic sintered product
JP2001111185A (ja) * 1999-07-30 2001-04-20 Ngk Insulators Ltd 配線基板材及びこれを用いたプリント回路用の基板材
US6444921B1 (en) 2000-02-03 2002-09-03 Fujitsu Limited Reduced stress and zero stress interposers for integrated-circuit chips, multichip substrates, and the like
JP2001244376A (ja) * 2000-02-28 2001-09-07 Hitachi Ltd 半導体装置
US6900534B2 (en) 2000-03-16 2005-05-31 Texas Instruments Incorporated Direct attach chip scale package
US6528145B1 (en) 2000-06-29 2003-03-04 International Business Machines Corporation Polymer and ceramic composite electronic substrates
JP2002026187A (ja) 2000-07-07 2002-01-25 Sony Corp 半導体パッケージ及び半導体パッケージの製造方法
JP2002043467A (ja) 2000-07-31 2002-02-08 Hitachi Chem Co Ltd 半導体パッケージ用基板とその製造方法およびその基板を用いた半導体パッケージ並びに半導体パッケージの製造方法
JP2002050718A (ja) * 2000-08-04 2002-02-15 Hitachi Ltd 半導体装置
US7271489B2 (en) 2003-10-15 2007-09-18 Megica Corporation Post passivation interconnection schemes on top of the IC chips
US6423570B1 (en) 2000-10-18 2002-07-23 Intel Corporation Method to protect an encapsulated die package during back grinding with a solder metallization layer and devices formed thereby
US7372161B2 (en) 2000-10-18 2008-05-13 Megica Corporation Post passivation interconnection schemes on top of the IC chips
US7061102B2 (en) 2001-06-11 2006-06-13 Xilinx, Inc. High performance flipchip package that incorporates heat removal with minimal thermal mismatch
DE10212937B4 (de) 2002-03-22 2009-12-17 Heidelberger Druckmaschinen Ag Verfahren zur Einstellung der Bildlinienbreite in einem Belichter
US20030186536A1 (en) 2002-03-29 2003-10-02 Brenner Michael F. Via formation in integrated circuits by use of sacrificial structures
TW560698U (en) * 2002-09-09 2003-11-01 Via Tech Inc Structure of chip package
JP4284550B2 (ja) 2003-09-12 2009-06-24 独立行政法人産業技術総合研究所 微細な液滴の形状で噴射し、積層塗布可能な金属ナノ粒子分散液
US20050093170A1 (en) 2003-10-29 2005-05-05 Texas Instruments Incorporated Integrated interconnect package
US7999042B2 (en) * 2004-06-25 2011-08-16 Intel Corporation Low coefficient of thermal expansion (CTE) thermosetting resins for integrated circuit applications
JP2006032490A (ja) * 2004-07-13 2006-02-02 Hitachi Ltd エンジン制御回路装置
US7355282B2 (en) * 2004-09-09 2008-04-08 Megica Corporation Post passivation interconnection process and structures
US7521805B2 (en) 2004-10-12 2009-04-21 Megica Corp. Post passivation interconnection schemes on top of the IC chips
US20070187844A1 (en) * 2006-02-10 2007-08-16 Wintec Industries, Inc. Electronic assembly with detachable components
US7358615B2 (en) 2005-09-30 2008-04-15 Intel Corporation Microelectronic package having multiple conductive paths through an opening in a support substrate
JP2007123524A (ja) * 2005-10-27 2007-05-17 Shinko Electric Ind Co Ltd 電子部品内蔵基板
JP4473807B2 (ja) 2005-10-27 2010-06-02 パナソニック株式会社 積層半導体装置及び積層半導体装置の下層モジュール
JP2007308678A (ja) * 2005-11-02 2007-11-29 Shin Etsu Chem Co Ltd 液状エポキシ樹脂組成物
JP2007162001A (ja) * 2005-11-21 2007-06-28 Shin Etsu Chem Co Ltd 液状エポキシ樹脂組成物
US20070152314A1 (en) * 2005-12-30 2007-07-05 Intel Corporation Low stress stacked die packages
US20110228506A1 (en) * 2006-02-10 2011-09-22 Kong-Chen Chen Electronic assembly with detachable components
US8829661B2 (en) 2006-03-10 2014-09-09 Freescale Semiconductor, Inc. Warp compensated package and method
US7829188B2 (en) * 2006-04-03 2010-11-09 E.I. Du Pont De Nemours And Company Filled epoxy compositions
US7808087B2 (en) 2006-06-01 2010-10-05 Broadcom Corporation Leadframe IC packages having top and bottom integrated heat spreaders
EP2036860B1 (de) * 2006-06-06 2016-03-02 Nitto Denko Corporation Sphärisches gesintertes ferritteilchen, halbleiterversiegelungsharzmasse damit und damit erhaltene halbleitervorrichtung
US20080006936A1 (en) 2006-07-10 2008-01-10 Shih-Ping Hsu Superfine-circuit semiconductor package structure
CN101356643B (zh) * 2006-09-13 2012-04-25 住友电木株式会社 半导体器件
DE112007003083B4 (de) * 2006-12-22 2019-05-09 Tdk Corp. Mikrofonbaugruppe mit Unterfüllmittel mit niedrigem Wärmeausdehnungskoeffizienten
JP5197156B2 (ja) 2007-06-19 2013-05-15 キヤノン株式会社 配線基板
US10074553B2 (en) 2007-12-03 2018-09-11 STATS ChipPAC Pte. Ltd. Wafer level package integration and method
WO2009116517A1 (ja) * 2008-03-17 2009-09-24 日本電気株式会社 電子装置及びその製造方法
US7971347B2 (en) 2008-06-27 2011-07-05 Intel Corporation Method of interconnecting workpieces
TWI402017B (zh) 2008-07-23 2013-07-11 Nec Corp 半導體裝置及其製造方法
US8679888B2 (en) 2008-09-24 2014-03-25 The Board Of Trustees Of The University Of Illinois Arrays of ultrathin silicon solar microcells
KR20100037300A (ko) 2008-10-01 2010-04-09 삼성전자주식회사 내장형 인터포저를 갖는 반도체장치의 형성방법
US7956457B2 (en) 2008-12-02 2011-06-07 General Electric Company System and apparatus for venting electronic packages and method of making same
US7851269B2 (en) * 2009-02-19 2010-12-14 Intel Corporation Method of stiffening coreless package substrate
US8169055B2 (en) * 2009-03-18 2012-05-01 International Business Machines Corporation Chip guard ring including a through-substrate via
WO2011010672A1 (ja) * 2009-07-24 2011-01-27 住友ベークライト株式会社 樹脂組成物、樹脂シート、プリプレグ、金属張積層板、プリント配線板及び半導体装置
US8445329B2 (en) * 2009-09-30 2013-05-21 Ati Technologies Ulc Circuit board with oval micro via
WO2011058702A1 (ja) 2009-11-10 2011-05-19 日本電気株式会社 電子装置及びノイズ抑制方法
EP2339627A1 (de) 2009-12-24 2011-06-29 Imec Chipverkapselung mit Fenster-Zwischenstück
JP2011192726A (ja) 2010-03-12 2011-09-29 Renesas Electronics Corp 電子装置および電子装置の製造方法
WO2011114774A1 (ja) * 2010-03-18 2011-09-22 日本電気株式会社 半導体素子内蔵基板およびその製造方法
EP2434592A3 (de) 2010-09-24 2014-09-24 Fujifilm Corporation Anisotropisch leitfähiges Element
EP2481317B1 (de) 2011-01-31 2013-08-28 Tsung Chieh Huang Demontierbare Stuhlanordnung
KR101252063B1 (ko) * 2011-08-25 2013-04-12 한국생산기술연구원 알콕시실릴기를 갖는 에폭시 화합물, 이의 제조 방법, 이를 포함하는 조성물과 경화물 및 이의 용도
US8539666B2 (en) 2011-11-10 2013-09-24 Harris Corporation Method for making an electrical inductor and related inductor devices
CN103946021B (zh) * 2011-11-22 2015-11-25 松下知识产权经营株式会社 覆金属层压板及印刷线路板
US9059179B2 (en) 2011-12-28 2015-06-16 Broadcom Corporation Semiconductor package with a bridge interposer
US10049950B2 (en) 2012-03-26 2018-08-14 Advanpack Solutions Pte Ltd Multi-layer substrate for semiconductor packaging
WO2013145019A1 (ja) 2012-03-30 2013-10-03 株式会社日立製作所 絶縁伝送媒体および絶縁伝送装置
KR101331646B1 (ko) * 2012-06-14 2013-11-20 삼성전기주식회사 절연성 에폭시수지 조성물, 이로부터 제조된 절연필름 및 다층 인쇄회로기판
US9093457B2 (en) 2012-08-22 2015-07-28 Freescale Semiconductor Inc. Stacked microelectronic packages having patterned sidewall conductors and methods for the fabrication thereof
US9818734B2 (en) 2012-09-14 2017-11-14 STATS ChipPAC Pte. Ltd. Semiconductor device and method of forming build-up interconnect structures over a temporary substrate
JP6036083B2 (ja) * 2012-09-21 2016-11-30 株式会社ソシオネクスト 半導体装置及びその製造方法並びに電子装置及びその製造方法
US9001520B2 (en) 2012-09-24 2015-04-07 Intel Corporation Microelectronic structures having laminated or embedded glass routing structures for high density packaging
US9136236B2 (en) * 2012-09-28 2015-09-15 Intel Corporation Localized high density substrate routing
US9040349B2 (en) * 2012-11-15 2015-05-26 Amkor Technology, Inc. Method and system for a semiconductor device package with a die to interposer wafer first bond
US9236366B2 (en) * 2012-12-20 2016-01-12 Intel Corporation High density organic bridge device and method
US8928134B2 (en) 2012-12-28 2015-01-06 Taiwan Semiconductor Manufacturing Company, Ltd. Package on package bonding structure and method for forming the same
CN104937385B (zh) 2013-01-21 2017-11-03 松下知识产权经营株式会社 红外线检测元件、红外线检测器及红外线式气体传感器
KR101655857B1 (ko) * 2013-02-25 2016-09-09 한국생산기술연구원 알콕시실릴기를 갖는 에폭시 화합물, 이의 제조 방법, 이를 포함하는 조성물과 경화물 및 이의 용도
US8901748B2 (en) * 2013-03-14 2014-12-02 Intel Corporation Direct external interconnect for embedded interconnect bridge package
US9119313B2 (en) * 2013-04-25 2015-08-25 Intel Corporation Package substrate with high density interconnect design to capture conductive features on embedded die
US8916981B2 (en) * 2013-05-10 2014-12-23 Intel Corporation Epoxy-amine underfill materials for semiconductor packages
US9000599B2 (en) 2013-05-13 2015-04-07 Intel Corporation Multichip integration with through silicon via (TSV) die embedded in package
US9076882B2 (en) 2013-06-03 2015-07-07 Intel Corporation Methods for high precision microelectronic die integration
US10192810B2 (en) * 2013-06-28 2019-01-29 Intel Corporation Underfill material flow control for reduced die-to-die spacing in semiconductor packages
US9041205B2 (en) * 2013-06-28 2015-05-26 Intel Corporation Reliable microstrip routing for electronics components
US9018045B2 (en) * 2013-07-15 2015-04-28 Freescale Semiconductor Inc. Microelectronic packages and methods for the fabrication thereof
US9147638B2 (en) * 2013-07-25 2015-09-29 Intel Corporation Interconnect structures for embedded bridge
US9633869B2 (en) 2013-08-16 2017-04-25 Taiwan Semiconductor Manufacturing Company, Ltd. Packages with interposers and methods for forming the same
US10418298B2 (en) 2013-09-24 2019-09-17 STATS ChipPAC Pte. Ltd. Semiconductor device and method of forming dual fan-out semiconductor package
US9349703B2 (en) * 2013-09-25 2016-05-24 Intel Corporation Method for making high density substrate interconnect using inkjet printing
US9642259B2 (en) * 2013-10-30 2017-05-02 Qualcomm Incorporated Embedded bridge structure in a substrate
US9401306B2 (en) 2013-11-11 2016-07-26 Regents Of The University Of Minnesota Self-aligned capillarity-assisted microfabrication
US9548252B2 (en) * 2013-11-19 2017-01-17 Raytheon Company Reworkable epoxy resin and curative blend for low thermal expansion applications
WO2015077623A1 (en) * 2013-11-22 2015-05-28 Glo Ab Led submount with integrated interconnects
US9721922B2 (en) 2013-12-23 2017-08-01 STATS ChipPAC, Pte. Ltd. Semiconductor device and method of forming fine pitch RDL over semiconductor die in fan-out package
KR101755323B1 (ko) * 2014-02-19 2017-07-20 한국생산기술연구원 신규한 에폭시 화합물, 이를 포함하는 혼합물, 조성물, 경화물, 이의 제조 방법, 및 이의 용도
US9564408B2 (en) * 2014-03-28 2017-02-07 Intel Corporation Space transformer
US9202803B2 (en) * 2014-03-28 2015-12-01 Intel Corporation Laser cavity formation for embedded dies or components in substrate build-up layers
US9214454B2 (en) 2014-03-31 2015-12-15 Invensas Corporation Batch process fabrication of package-on-package microelectronic assemblies
TWI552290B (zh) * 2014-04-22 2016-10-01 矽品精密工業股份有限公司 封裝基板及其製法
US9978700B2 (en) * 2014-06-16 2018-05-22 STATS ChipPAC Pte. Ltd. Method for building up a fan-out RDL structure with fine pitch line-width and line-spacing
TWI474417B (zh) 2014-06-16 2015-02-21 Phoenix Pioneer Technology Co Ltd 封裝方法
JP2016021550A (ja) * 2014-06-17 2016-02-04 日本特殊陶業株式会社 配線基板及びその製造方法、配線基板用の柱状端子
US9385110B2 (en) * 2014-06-18 2016-07-05 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and method
US9396999B2 (en) 2014-07-01 2016-07-19 Freescale Semiconductor, Inc. Wafer level packaging method
US9502270B2 (en) 2014-07-08 2016-11-22 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device packages, packaging methods, and packaged semiconductor devices
US9420693B2 (en) * 2014-09-18 2016-08-16 Intel Corporation Integration of embedded thin film capacitors in package substrates
US9542522B2 (en) * 2014-09-19 2017-01-10 Intel Corporation Interconnect routing configurations and associated techniques
US9418965B1 (en) * 2014-10-27 2016-08-16 Altera Corporation Embedded interposer with through-hole vias
US9595496B2 (en) * 2014-11-07 2017-03-14 Qualcomm Incorporated Integrated device package comprising silicon bridge in an encapsulation layer
US10037941B2 (en) 2014-12-12 2018-07-31 Qualcomm Incorporated Integrated device package comprising photo sensitive fill between a substrate and a die
US9496213B2 (en) 2015-02-05 2016-11-15 Qualcomm Incorporated Integrated device package comprising a magnetic core inductor with protective ring embedded in a package substrate
US9583433B2 (en) 2015-02-25 2017-02-28 Qualcomm Incorporated Integrated device package comprising conductive sheet configured as an inductor in an encapsulation layer
KR101731700B1 (ko) 2015-03-18 2017-04-28 앰코 테크놀로지 코리아 주식회사 반도체 디바이스 및 그 제조 방법
JP6624545B2 (ja) * 2015-03-31 2019-12-25 パナソニックＩｐマネジメント株式会社 熱硬化性樹脂組成物、金属張積層板、絶縁シート、プリント配線板、プリント配線板の製造方法及びパッケージ基板
US9449912B1 (en) * 2015-06-11 2016-09-20 Stmicroelectronics Pte Ltd Integrated circuit (IC) card having an IC module and reduced bond wire stress and method of forming
US9368450B1 (en) * 2015-08-21 2016-06-14 Qualcomm Incorporated Integrated device package comprising bridge in litho-etchable layer
WO2017171738A1 (en) * 2016-03-30 2017-10-05 Intel Corporation Hybrid microelectronic substrates

Also Published As

Publication number Publication date
US20230361043A1 (en) 2023-11-09
TW201803073A (zh) 2018-01-16
TWI729073B (zh) 2021-06-01
US20200350251A1 (en) 2020-11-05
US11791269B2 (en) 2023-10-17
WO2017172281A1 (en) 2017-10-05
US20170287838A1 (en) 2017-10-05

Similar Documents

Publication Publication Date Title
DE112017001828T5 (de) Elektrische verbindungsbrücke
DE102019103993B4 (de) Package mit Dummy-Dies zum reduzieren von Wölbungen im Package und Herstellungsverfahren dafür
DE102019115952B4 (de) Halbleiter-packages
DE102008039388B4 (de) Gestapelte Halbleiterchips und Herstellungsverfahren
DE102015017329B3 (de) Herstellungsverfahren einer Halbleitervorrichtung
DE112005003862B4 (de) Vorrichtung mit einer Schablone für einen Siebdruckprozess
DE102013103015B4 (de) Gitter-Gehäuse auf Wafer-Ebene vom Fan-Out-Typ und Verfahren zum Herstellen eines Gitter-Gehäuses auf Wafer-Ebene vom Fan-Out-Typ
DE102013018140B4 (de) Chip mit Gehäuse unter Verwendung eines Zwischenelementesubstrats mit durch Silizium hindurchgehenden Durchführungen
DE102011001556B4 (de) Herstellungsverfahren für einen gekapselten Halbleiterchip mit externen Kontaktpads
DE102015121044B4 (de) Anschlussblock mit zwei Arten von Durchkontaktierungen und elektronische Vorrichtung, einen Anschlussblock umfassend
DE102014111829B4 (de) Ein Halbleitermodul und ein Verfahren zu dessen Fabrikation durch erweiterte Einbettungstechnologien
DE102019103952A1 (de) Kreuzwafer-RDLs in konstruierten Wafern
DE102008064373B4 (de) Halbleiteranordnung und Verfahren zur Herstellung einer Halbleiteranordnung
DE102015107445A1 (de) Package für elektronische Vorrichtungen mit Metallblöcken
DE102014103050B4 (de) Halbleiter-Bauelement und Verfahren zu dessen Herstellung
DE102014119230A1 (de) Vorstehende Kontakthöckerpads für Bond-auf-Leitungs-Prozessierung
DE102019117199A1 (de) Fan-out-packages und verfahren zu deren herstellung
DE102013106271A1 (de) Verfahren zur Herstellung einer Chipkapselung, Verfahren zur Herstellung einer Wafer-Level-Kapselung, Chipkapselung und Wafer-Level-Kapselung
DE102016107031B4 (de) Laminatpackung von Chip auf Träger und in Kavität, Anordnung diese umfassend und Verfahren zur Herstellung
DE102022122467A1 (de) Dielektrische schicht, die ein metallpad einer glasdurchführung von einer oberfläche des glases trennt
DE102020124229A1 (de) Halbleitervorrichtung und verfahren
DE102020117971A1 (de) Ultradünn-brücken- und ultrafein-multi-die-patch-abstandarchtitektur und verfahren zur herstellung
DE102019126582A1 (de) Ipd-module mit flexiblem verbindungsschema bei der kapselung
DE102010036812A1 (de) Mehrchipmodul und Verfahren zu seiner Herstellung
DE102013106438B4 (de) Chipanordnungen

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R409 Internal rectification of the legal status completed
R016 Response to examination communication