DE102021118788A1 - VERFAHREN UND STRUKTUREN FÜR VERBESSERTEN FERROELEKTRISCHEN DIREKTZUGRIFFSSPEICHER (FeRAM) - Google Patents

VERFAHREN UND STRUKTUREN FÜR VERBESSERTEN FERROELEKTRISCHEN DIREKTZUGRIFFSSPEICHER (FeRAM) Download PDF

Info

Publication number
DE102021118788A1
DE102021118788A1 DE102021118788.5A DE102021118788A DE102021118788A1 DE 102021118788 A1 DE102021118788 A1 DE 102021118788A1 DE 102021118788 A DE102021118788 A DE 102021118788A DE 102021118788 A1 DE102021118788 A1 DE 102021118788A1
Authority
DE
Germany
Prior art keywords
ferroelectric
dielectric
layer
integrated circuit
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE102021118788.5A
Other languages
English (en)
Inventor
Tzu-Yu Chen
Kuo-Chi Tu
Sheng-Hung SHIH
Fu-Chen Chang
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US17/376,531 external-priority patent/US11723213B2/en
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of DE102021118788A1 publication Critical patent/DE102021118788A1/de
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B53/00Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
    • H10B53/30Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors characterised by the memory core region
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40Capacitors
    • H01L28/55Capacitors with a dielectric comprising a perovskite structure material
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40Capacitors
    • H01L28/60Electrodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/0212Auxiliary members for bonding areas, e.g. spacers
    • H01L2224/02122Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
    • H01L2224/02163Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body on the bonding area
    • H01L2224/02165Reinforcing structures
    • H01L2224/02166Collar structures
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554External layer
    • H01L2224/05599Material
    • H01L2224/056Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05617Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05624Aluminium [Al] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001Core members of the bump connector
    • H01L2224/13075Plural core members
    • H01L2224/1308Plural core members being stacked
    • H01L2224/13082Two-layer arrangements
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001Core members of the bump connector
    • H01L2224/13099Material
    • H01L2224/131Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001Core members of the bump connector
    • H01L2224/13099Material
    • H01L2224/131Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13147Copper [Cu] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02Bonding areas ; Manufacturing methods related thereto
    • H01L24/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10Bump connectors ; Manufacturing methods related thereto
    • H01L24/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/14Integrated circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Semiconductor Memories (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

Einige Ausführungsformen betreffen eine ferroelektrische Direktzugriffsspeichervorrichtung (Ferroelectric Random-Access Memory, FeRAM). Die FeRAM-Vorrichtung umfasst eine untere Elektrodenstruktur und eine obere Elektrode, die über der ferroelektrischen Struktur liegt. Die obere Elektrode hat eine erste Breite, die zwischen äußersten Seitenwänden der oberen Elektrode gemessen wird. Eine ferroelektrische Struktur trennt die untere Elektrodenstruktur von der oberen Elektrode. Die ferroelektrische Struktur hat eine zweite Breite, die zwischen äußersten Seitenwänden der ferroelektrischen Struktur gemessen wird. Die zweite Breite ist größer als die erste Breite, dergestalt, dass die ferroelektrische Struktur einen Vorsprung aufweist, der eine Differenz zwischen der ersten Breite und der zweiten Breite widerspiegelt. Eine dielektrische Seitenwand-Abstandhalterstruktur ist auf dem Vorsprung angeordnet und bedeckt die äußersten Seitenwände der oberen Elektrode.

Description

  • VERWEIS AUF VERWANDTE ANMELDUNGEN
  • Diese Anmeldung ist eine Continuation-In-Part-Anmeldung zu der am 26. Juni 2019 eingereichten US-Patentanmeldung 16/452,965 , die die Priorität der am 28. September 2018 eingereichten vorläufigen US-Patentanmeldung 62/738,604 beansprucht. Der Inhalt der vorgenannten Patentanmeldungen wird hiermit durch Bezugnahme vollumfänglich hierin aufgenommen.
  • HINTERGRUND
  • Viele moderne elektronische Vorrichtungen enthalten nicht-flüchtigen Speicher. Ein nicht-flüchtiger Speicher ist elektronischer Speicher, der Daten speichern kann, selbst wenn er nicht mit Strom versorgt wird. Ein vielversprechender Kandidat für die nächste Generation von nicht-flüchtigen Speichern ist der ferroelektrische Direktzugriffsspeicher (Ferroelectric Random-Access Memory, FeRAM). Der FeRAM weist eine relativ einfache Struktur auf und ist mit Herstellungsprozessen für CMOS-Logik (Complementary Metal-Oxide Semiconductor) kompatibel.
  • Figurenliste
  • Aspekte der vorliegenden Offenbarung lassen sich am besten anhand der folgenden detaillierten Beschreibung in Verbindung mit den beiliegenden Zeichnungen verstehen. Es ist zu beachten, dass gemäß der branchenüblichen Praxis verschiedene Merkmale nicht maßstabsgetreu dargestellt sind. Tatsächlich können die Abmessungen der verschiedenen Merkmale zugunsten einer klaren Erläuterung beliebig vergrößert oder verkleinert sein.
    • 1A veranschaulicht eine Querschnittsansicht einiger Ausführungsformen einer integrierten Schaltung (Integrated Circuit, IC), der eine FeRAM-Zelle umfasst.
    • 1B veranschaulicht eine Draufsicht auf einige Ausführungsformen einer integrierten Schaltung (IC), der eine FeRAM-Zelle entsprechend 1A umfasst.
    • 1C-1D veranschaulichen Querschnittsansichten anderer Ausführungsformen eines IC, der eine FeRAM-Zelle umfasst.
    • 2A-2I veranschaulichen Querschnittsansichten verschiedener Ausführungsformen eines IC, der einen Speicherbereich mit einer oder mehreren FeRAM-Zellen und einen peripheren Bereich, der eine von dem Speicherbereich beabstandeten Logikschaltung aufweist.
    • 3-13 veranschaulichen eine Reihe von Querschnittsansichten einiger Ausführungsformen eines Verfahrens zum Bilden eines IC, der eine FeRAM-Zelle umfasst.
    • 14 veranschaulicht einige Ausführungsformen eines Verfahrens im Format eines Flussdiagramms zum Bilden eines IC, der eine FeRAM-Zelle umfasst.
  • DETAILLIERTE BESCHREIBUNG
  • Die vorliegende Offenbarung stellt viele verschiedene Ausführungsformen oder Beispiele für die Implementierung verschiedener Merkmale dieser Offenbarung bereit. Im Folgenden werden konkrete Beispiele von Komponenten und Anordnungen beschrieben, um die vorliegende Offenbarung zu vereinfachen. Diese sind natürlich nur Beispiele und dienen nicht der Einschränkung. Zum Beispiel kann das Bilden eines ersten Merkmals über oder auf einem zweiten Merkmal in der folgenden Beschreibung Ausführungsformen umfassen, bei denen das erste und das zweite Merkmal in direktem Kontakt gebildet sind, und kann auch Ausführungsformen umfassen, bei denen zusätzliche Merkmale zwischen dem ersten und dem zweiten Merkmal gebildet sein können, so dass das erste und das zweite Merkmal nicht unbedingt in direktem Kontakt stehen. Ferner können Bezugszeichen in den verschiedenen Beispielen der vorliegenden Offenbarung wiederholt werden. Diese Wiederholung dient dem Zweck der Einfachheit und Klarheit und schriebt nicht grundsätzlich eine Beziehung zwischen den verschiedenen besprochenen Ausführungsformen und/oder Konfigurationen vor.
  • Des Weiteren können räumlich relative Begriffe, wie zum Beispiel „unterhalb“, „unter“, „unterer“, „oberhalb“, „oberer“ und dergleichen, im vorliegenden Text zur Vereinfachung der Beschreibung verwendet werden, um die Beziehung eines Elements oder Merkmals zu einem oder mehreren anderen Elementen oder Merkmalen, wie in den Figuren veranschaulicht, zu beschreiben. Die räumlich relativen Begriffe sollen auch andere Ausrichtungen der Vorrichtung im Gebrauch oder Betrieb neben der in den Figuren gezeigten Ausrichtung umfassen. Die Vorrichtung kann auch anders ausgerichtet sein (um 90 Grad gedreht, oder sonstige Ausrichtungen), und die im vorliegenden Text verwendeten räumlich relativen Deskriptoren können gleichermaßen entsprechend interpretiert werden.
  • Eine Ein-Transistor-ein-Kondensator-Speicherzelle (One-Transistor One-Capacitor, 1T1C) ist ein Speichertyp, der einen Kondensator und einen Transistor umfasst. Der Kondensator speichert variierende Ladungsniveaus, die einem einzelnen Bit der in dem Kondensator gespeicherten Daten entsprechen, und der Transistor ermöglicht den Zugriff auf den Kondensator für Lese- und Schreiboperationen. Die relativ einfache Struktur der 1T1C-Speicherzelle erlaubt eine hohe Speicherdichte, was zu einer hohen Speicherkapazität und niedrigen Kosten pro Bit führt. 1T1C-Speicherzellen werden in der Regel mit dynamischen Direktzugriffsspeichern (Dynamic Random-Access Memory, DRAM) verwendet. DRAM stößt jedoch an seine Leistungsgrenzen, ist flüchtig, hat einen hohen Stromverbrauch und ist von komplexen Auffrischungsschaltungen abhängig. Nicht-flüchtiger Speicher ist elektronischer Speicher, der nicht in der Lage ist, Daten zu speichern, wenn er nicht mit Strom versorgt wird. Eine vielversprechende Alternative zu DRAM ist der ferroelektrische Direktzugriffsspeicher (Ferroelectric Random-Access Memory, FeRAM). Im Gegensatz zu DRAM hat FeRAM einen geringeren Stromverbrauch, das Potenzial für eine bessere Leistung, ist nicht von komplexen Auffrischungsschaltungen abhängig, und ist nicht-flüchtig.
  • FeRAM-Speicherzellen weisen einen Transistor und eine ferroelektrische Kondensatorstruktur auf, die eine ferroelektrische Struktur aufweist, die zwischen einer oberen Elektrode und einer unteren Elektrode aufgenommen ist. Die FeRAM-Speicherzelle ist dafür eingerichtet, ein Datenbit zu speichern, je nachdem, wie Atome in der ferroelektrischen Kondensatorstruktur aufeinander ausgerichtet sind. Zum Beispiel kann ein erster Zustand der FeRAM-Speicherzelle, in dem Atome in der ferroelektrischen Struktur in einer „Aufwärts“-Richtung polarisiert sind, einen binären Wert von „1“ darstellen, während ein zweiter Zustand der FeRAM-Speicherzelle, in dem Atome in der ferroelektrischen Struktur in einer „Abwärts“-Richtung polarisiert sind, einen binären Wert von „o“ darstellen kann, oder umgekehrt.
  • Wie aus einigen Aspekten der vorliegenden Offenbarung zu erkennen ist, kann jedoch bei der Herstellung einiger FeRAM-Zellen ein Ätzprozess zu Bedenken im Hinblick auf die Zuverlässigkeit führen. Insbesondere wird während der Herstellung eine untere Elektrodenschicht gebildet, eine ferroelektrische Schicht wird über der unteren Elektrodenschicht gebildet, und eine obere Elektrodenschicht wird über der ferroelektrischen Schicht gebildet; und eine Maske wird über der oberen Elektrodenschicht gebildet. Dann wird - mit der Maske an ihrem Platz - ein Ätzvorgang ausgeführt, um durch die obere Elektrodenschicht, die ferroelektrische Schicht und die untere Elektrodenschicht hindurch zu ätzen, um die obere Elektrode, die ferroelektrische Struktur und die untere Elektrode zu bilden. Wie die Erfinder erkannt haben, kann dieses Ätzen dazu führen, dass sich Atome, die im Verlauf des Ätzvorgangs aus diesen Schichten entfernt werden, unbeabsichtigt als leitfähige Rückstände an den Seitenwänden der ferroelektrischen Struktur erneut ablagern. Diese leitfähigen Rückstände können schließlich die untere Elektrode mit der oberen Elektrode kurzschließen, was zu einem Ausfall und/oder zur Unbrauchbarkeit der FeRAM-Vorrichtung führt.
  • Daher verwendet die vorliegende Offenbarung eine dielektrische Seitenwand-Abstandhalterstruktur, die entlang äußerer Seitenwände der oberen Elektrode angeordnet ist. Diese dielektrische Seitenwand-Abstandhalterstruktur wirkt als eine elektrische Barriere, um zu verhindern, dass leitfähige Rückstände, die bei der Herstellung der Vorrichtung entstehen, die untere Elektrode mit der oberen Elektrode kurzschließen. Somit tragen dieser dielektrische Seitenwand-Abstandhalter und der entsprechende Herstellungsprozess zur Verbesserung der Produktionsausbeute von FeRAM-Vorrichtungen bei.
  • In 1A ist eine Querschnittsansicht 100 einiger Ausführungsformen eines IC zu sehen, der eine ferroelektrische Kondensatorstruktur 102 umfasst. In einigen Ausführungsformen weist die ferroelektrische Kondensatorstruktur 102 eine ferroelektrische Struktur 112 auf, die zwischen einer unteren Elektrodenstruktur 104 und einer oberen Elektrode 114 angeordnet ist. Mit dieser Struktur ist die ferroelektrische Kondensatorstruktur 102 dafür eingerichtet, ein Datenbit zu speichern. Zum Beispiel kann ein erster Zustand der ferroelektrischen Kondensatorstruktur 102, in dem Atome in der ferroelektrischen Struktur 112 in einer „Aufwärts“-Richtung polarisiert sind, einen binären Wert von „1“ darstellen, während ein zweiter Zustand der ferroelektrischen Kondensatorstruktur 102, in dem Atome in der ferroelektrischen Kondensatorstruktur 102 in einer „Abwärts“-Richtung polarisiert sind, einen binären Wert von „o“ darstellen kann, oder umgekehrt.
  • Die untere Elektrodenstruktur 104 liegt über einem unteren Elektrodendraht 106be und ist mit diesem elektrisch gekoppelt. Der untere Elektrodendraht 106be kann zum Beispiel Aluminium-Kupfer, Kupfer, Aluminium, ein oder mehrere andere geeignete leitfähige Materialien oder eine beliebige Kombination des oben Genannten sein oder umfassen. Im Sinne des vorliegenden Textes kann ein Begriff mit dem Suffix „(s)“ zum Beispiel für die Einzahl oder die Mehrzahl stehen. In einigen Ausführungsformen hat die untere Elektrodenstruktur 104 ein T-förmiges Profil oder ein anderes geeignetes Profil. In einigen Ausführungsformen ist die untere Elektrodenstruktur 104 homogen (zum Beispiel, wenn der gesamte Körper der unteren Elektrodenstruktur 104 ein einziges Material ist). In anderen Ausführungsformen ist die untere Elektrodenstruktur 104 heterogen (zum Beispiel, wenn der Körper der unteren Elektrodenstruktur 104 mehrere Schichten und/oder Materialien enthält). Die untere Elektrodenstruktur 104 kann zum Beispiel Titannitrid, Tantalnitrid, Titan, Tantal, Platin, Iridium, Ruthenium, Wolfram, Silber, Kupfer, Nickel, ein oder mehrere andere geeignete leitfähige Materialien oder eine beliebige Kombination des oben Genannten sein oder umfassen. Die untere Elektrodenstruktur 104 umfasst eine untere Elektrode 108 und eine untere Elektroden-Durchkontaktierung 110. Zum Beispiel können die untere Elektrode 108 und die untere Elektroden-Durchkontaktierung 110 einzelne Regionen der untere Elektrodenstruktur 104 sein.
  • Die untere Elektrode 108 ist durch die untere Elektroden-Durchkontaktierung 110, die sich von der unteren Elektrode 108 zu dem unteren Elektrodendraht 106be erstreckt, elektrisch mit dem unteren Elektrodendraht 106be gekoppelt. In einigen Ausführungsformen umfasst die ferroelektrische Struktur einen oberen ferroelektrischen Abschnitt 112A, der die erste Breite aufweist, einen unteren ferroelektrischen Abschnitt 112B, der die zweite Breite aufweist, und einen Vorsprung 119, der einer Höhe entspricht, wo der obere ferroelektrische Abschnitt 112A auf den unteren ferroelektrischen Abschnitt 112B trifft. Somit veranschaulicht 1A ein Beispiel, bei dem die untere Elektrode 108 und die ferroelektrische Struktur 112 jeweils eine erste Breite w1 haben und die obere Elektrode eine zweite Breite w2 hat, wobei w2 größer als w1 ist. In einigen Ausführungsformen beträgt die erste Breite etwa 10 nm, und die zweite Breite beträgt etwa 12 nm. In verschiedenen Ausführungsformen liegt die erste Breite in einem Bereich von etwa 50 % bis etwa 95 % der zweiten Breite. Des Weiteren ist in einigen Fällen die Breite der unteren Elektrode 108 gleichförmig oder im Wesentlichen gleichförmig, und/oder die Breite der unteren Elektroden-Durchkontaktierung 110 ist gleichförmig oder im Wesentlichen gleichförmig. In einigen Ausführungsformen sind die untere Elektrode 108 und die untere Elektroden-Durchkontaktierung 110 das oder die gleichen Materialien bzw. umfassen diese. In anderen Ausführungsformen sind die untere Elektrode 108 und die untere Elektrodenöffnung 110 unterschiedliche Materialien. In einigen Ausführungsformen sind die untere Elektrode 108 und die untere Elektroden-Durchkontaktierung 110 miteinander integriert und/oder verlaufen durchgängig miteinander. In anderen Ausführungsformen sind die untere Elektrode 108 und die untere Elektroden-Durchkontaktierung 110 voneinander unabhängig und/oder eigenständig.
  • Die ferroelektrische Struktur 112 liegt über der unteren Elektrodenstruktur 104. Die ferroelektrische Struktur 112 kann zum Beispiel Strontium-Wismut-Tantalit (zum Beispiel SBT), Blei-Zirkonat-Titanat (zum Beispiel PZT), Hafnium-Zirkonium-Oxid (zum Beispiel HZO), dotiertes Hafnium-Oxid (zum Beispiel Si:HfO2), ein oder mehrere andere geeignete ferroelektrische Materialien oder eine beliebige Kombination des oben Genannten sein oder umfassen. Das dotierte Hafniumoxid kann zum Beispiel mit Zirkonium, Silizium, Yttrium, Aluminium, Gadolinium, Lanthan, Strontium, einem oder mehreren anderen geeigneten Elementen oder einer beliebigen Kombination des oben Genannten dotiert sein. Die ferroelektrische Struktur 112 ist dafür eingerichtet, ein Datenbit zu speichern. Zum Beispiel können in einem ersten Zustand Atome in der ferroelektrischen Struktur 112 in einer „Aufwärts“-Richtung polarisiert sein und einen binären Wert von „1“ darstellen, während in einem zweiten Zustand Atome in der ferroelektrischen Struktur 112 in einer „Abwärts“-Richtung polarisiert sind und einen binären Wert von „0“ darstellen können, oder umgekehrt.
  • Eine obere Elektrode 114 liegt über der ferroelektrischen Struktur 112. Die obere Elektrode 114 kann zum Beispiel Titannitrid, Tantalnitrid, Titan, Tantal, Platin, Iridium, Ruthenium, Wolfram, Silber, Kupfer, Nickel, ein oder mehrere andere geeignete leitfähige Materialien oder eine beliebige Kombination des oben Genannten sein oder umfassen. Die obere Elektrode hat eine erste Breite w1, zwischen ihren äußersten Seitenwänden gemessen, und die ferroelektrische Struktur hat eine zweite Breite w2, zwischen ihren äußersten Seitenwänden gemessen. Die zweite Breite ist größer als die erste Breite, dergestalt, dass die ferroelektrische Struktur einen Vorsprung 119 aufweist, der eine Differenz zwischen der ersten Breite und der zweiten Breite widerspiegelt.
  • In einigen Ausführungsformen liegt eine Hartmaske 116 über der oberen Elektrode 114. Die Hartmaske 116 kann zum Beispiel als eine Maske während des Bildens der oberen Elektrode 114, der ferroelektrischen Struktur 112 und der unteren Elektrode 108 dienen. Des Weiteren kann die Hartmaske 116 zum Beispiel Siliziumnitrid, Siliziumoxynitrid, ein oder mehrere andere geeignete Dielektrika oder eine beliebige Kombination des oben Genannten sein oder umfassen.
  • Eine dielektrische Seitenwand-Abstandhalterstruktur 118 befindet sich an äußeren Seitenwänden der ferroelektrischen Struktur 112 und kann sich teilweise in eine Oberseite (obere Oberfläche) der ferroelektrischen Struktur 112 erstrecken. Eine Unterseite der dielektrischen Seitenwand-Abstandhalterstruktur ruht auf dem Vorsprung 119 und ist von einer Oberseite der unteren Elektrode 108 beabstandet. Im Querschnitt betrachtet, umfasst die dielektrische Seitenwand-Abstandhalterstruktur 118 ein Paar Abstandhaltersegmente, und die Abstandhaltersegmente befinden sich jeweils auf gegenüberliegenden Außenseiten der ferroelektrischen Struktur 112. Die Abstandhaltersegmente haben gekrümmte obere Seitenwände. Im Querschnitt von 1A ist zu erkennen, dass die Abstandhaltersegmente innere Seitenwände haben, die vertikal sind, und äußere Seitenwände haben, die abgerundet und/oder verjüngt sind. Die dielektrische Seitenwand-Abstandhalterstruktur 118 kann eine Höhe hs im Bereich von etwa 50 Ängström bis etwa 500 Ängström aufweisen und kann eine Unterseite an dem Vorsprung 119 aufweisen, die der Unterseite von 114 entsprechen kann oder die unterhalb der Unterseite von 114 und innerhalb der ferroelektrischen Struktur 112 liegen kann. Jedes Abstandhaltersegment der dielektrischen Seitenwand-Abstandhalterstruktur 118 kann eine Breite ws im Bereich von etwa 50 Ängström bis etwa 500 Ängström aufweisen, und das Verhältnis der Breite ws zur Breite w1 (ws:w1) kann in einigen Ausführungsformen im Bereich von 1:20 bis 2:1 liegen, obgleich auch andere Werte innerhalb des Geltungsbereichs dieser Offenbarung für dieses Beispiel und andere Beispiele in der vorliegenden Anwendung möglich sind. Wie in der Draufsicht von 1B zu sehen ist, kann in einigen Ausführungsformen beim Blick von oben die dielektrische Seitenwand-Abstandhalterstruktur 118 ein durchgehender Abstandhalter sein, der eine äußere Seitenwand der oberen Elektrode 114 seitlich umgibt. Die dielektrische Seitenwand-Abstandhalterstruktur 118 kann zum Beispiel Siliziumnitrid, Siliziumoxid, ein oder mehrere andere geeignete Dielektrika oder eine beliebige Kombination des oben Genannten sein oder umfassen. In einigen Ausführungsformen sind die dielektrische Seitenwand-Abstandhalterstruktur 118 und die Hartmaske 116 das oder die gleichen Materialien bzw. umfassen diese.
  • Wie in 1A gezeigt, kann in einigen Ausführungsformen ein leitfähiger Rückstand 117 an äußeren Seitenwänden der dielektrischen Seitenwand-Abstandhalterstruktur 118 gebildet werden und in direktem physikalischen und elektrischen Kontakt mit der unteren Elektrode 108 stehen. Der leitfähige Rückstand 117 ist durch die dielektrische Seitenwand-Abstandhalterstruktur 118 von äußeren Seitenwänden der oberen Elektrode 114 dergestalt beabstandet und isoliert, dass die dielektrische Seitenwand-Abstandhalterstruktur 118 verhindert, dass der leitfähige Rückstand 117, falls vorhanden, die obere Elektrode 114 mit der unteren Elektrodenstruktur 104 kurzschließt. Der leitfähige Rückstand 117 enthält somit chemische Spezies, die in der ferroelektrischen Schicht und/oder der unteren Elektrodenschicht enthalten sind, die während der Herstellung entlang der äußersten Seitenwände der dielektrischen Seitenwand-Abstandhalterstruktur erneut abgeschieden wurden. Der leitfähige Rückstand 117 kann in einigen Fällen eine durchgehende Schicht sein, kann aber in anderen Fällen „bruchstückhaft“ oder diskontinuierlich über die darunter liegenden Flächen verteilt sein. Zum Beispiel kann in einigen Fällen der leitfähige Rückstand 117 eine vollständig ausgebildete Lage mit einer gleichmäßigen oder ungleichmäßigen Dicke sein, die die Oberseite der Maske 116, die Oberseite und Seitenwandflächen der dielektrischen Seitenwand-Abstandhalterstruktur 118, die äußeren Seitenwände der ferroelektrischen Struktur 112 und die äußeren Seitenwände der unteren Elektrode 108 bedeckt. In anderen Ausführungsformen kann der leitfähige Rückstand 117 insofern bruchstückhaft sein, als der leitfähige Rückstand 117 einige, aber nicht alle Abschnitte der Oberseite der Maske 116, der Oberseite und Seitenwandflächen der dielektrischen Seitenwand-Abstandhalterstruktur 118, die äußeren Seitenwände der ferroelektrischen Struktur 112 und die äußeren Seitenwände der unteren Elektrode 108 bedeckt; zum Beispiel bedeckt er mehr als 1 %, aber weniger als 100 % dieser darunter liegenden Flächen, obgleich auch andere Werte innerhalb des Geltungsbereichs dieser Offenbarung für dieses Beispiel und andere Beispiele in der vorliegenden Anwendung möglich sind.
  • In einigen Ausführungsformen umgeben eine erste dielektrische Auskleidung 128 und/oder eine zweite dielektrische Auskleidung 130 seitlich die dielektrische Seitenwand-Abstandhalterstruktur 118, die ferroelektrische Struktur 112 und die untere Elektrode 108. Die erste dielektrische Auskleidung 128 kann zum Beispiel als ein Ätzstopp während der Bildung benachbarter Durchkontaktierungen dienen und/oder kann zum Beispiel Siliziumcarbid, ein oder mehrere andere geeignete Dielektrika oder eine beliebige Kombination des oben Genannten sein oder umfassen. Die zweite dielektrische Schicht 130 kann zum Beispiel TEOS-Siliziumdioxid, ein oder mehrere andere geeignete Dielektrika oder eine beliebige Kombination des oben Genannten sein oder umfassen.
  • Ein oberer Elektrodendraht 106te und eine obere Elektroden-Durchkontaktierung 120te liegen über der oberen Elektrode 114. Die obere Elektroden-Durchkontaktierung 120te erstreckt sich von dem oberen Elektrodendraht 106te zur oberen Elektrode 114, um den oberen Elektrodendraht 106te elektrisch mit der oberen Elektrode 114 zu koppeln. In einigen Ausführungsformen sind der obere Elektrodendraht 106te und die obere Elektroden-Durchkontaktierung 120te das gleiche Material. In anderen Ausführungsformen sind der obere Elektrodendraht 106te und die obere Elektroden-Durchkontaktierung 120te unterschiedliche Materialien. In einigen Ausführungsformen sind der obere Elektrodendraht 106te und die obere Elektroden-Durchkontaktierung 120te miteinander integriert und/oder verlaufen durchgängig miteinander. In anderen Ausführungsformen sind der obere Elektrodendraht 106te und die obere Elektroden-Durchkontaktierung 120te voneinander unabhängig und/oder eigenständig.
  • Der untere und der obere Elektrodendraht 106be, 106te, die obere Elektroden-Durchkontaktierung 120te und die ferroelektrische Kondensatorstruktur 102 sind von einer dielektrischen Struktur umgeben. Die dielektrische Struktur umfasst eine untere dielektrische Interconnect-Schicht 122, eine dielektrische Durchkontaktierungsschicht 124, die über der unteren dielektrischen Interconnect-Schicht 122 liegt, und eine obere dielektrische Interconnect-Schicht 126, die über der dielektrischen Durchkontaktierungsschicht 124 liegt. Die dielektrische Struktur kann zum Beispiel Tetraethylorthosilikat-Siliziumdioxid (TEOS-Siliziumdioxid), ein anderes geeignetes Siliziumdioxid, Siliziumoxynitrid, ein Dielektrikum mit niedrigem K-Wert, Siliziumcarbid, Siliziumnitrid, ein oder mehrere andere geeignete Dielektrika oder eine beliebige Kombination des oben Genannten sein oder umfassen. Im Sinne des vorliegenden Textes kann ein Dielektrikum mit niedrigem κ-Wert zum Beispiel ein Dielektrikum sein, das eine Dielektrizitätskonstante κ von weniger als etwa 3,9, 3, 2 oder 1 aufweist. In einigen Ausführungsformen sind die untere und die obere dielektrische Interconnect-Schicht 122, 126 Siliziumoxid, ein Dielektrikum mit niedrigem κ-Wert, ein oder mehrere andere geeignete Dielektrika oder eine beliebige Kombination des oben Genannten oder umfassen diese, und/oder die dielektrische Durchkontaktierungsschicht 124 ist Siliziumcarbid, Siliziumnitrid, Siliziumoxynitrid, ein oder mehrere andere geeignete Dielektrika oder eine beliebige Kombination des oben Genannten oder umfassen diese.
  • 1C-1D veranschaulichen einige zusätzliche Ausführungsformen ferroelektrischer Kondensatoren, die in den Geltungsbereich dieser Offenbarung fallen. In diesen Ausführungsformen können die Bezugszahlen einiger Merkmale die gleichen sein wie entsprechende Merkmale in anderen Ausführungsformen, wie zum Beispiel in den 1A-1B, dergestalt, dass die Materialien und/oder die Funktionalität dieser Merkmale in einigen Ausführungsformen die gleichen sein können, sich aber auch unterscheiden können. Somit kann ein Merkmal in 1C und/oder 1D, das die gleiche Bezugszahl wie ein entsprechendes Merkmal in 1A und/oder 1B hat, in einigen Fällen dieselbe Funktionalität und/oder die gleichen Materialien wie in 1A und/oder 1B (und umgekehrt) beschrieben aufweisen. Das Gleiche gilt für andere Ausführungsformen in dieser Offenbarung.
  • In 1C erstrecken sich Seitenwand-Abstandhalter 118 durchgehend von einer Oberseite der Hartmaske 116 bis zu einer Oberseite der dielektrischen Durchkontaktierungsschicht 124. Außerdem kann die untere Elektroden-Durchkontaktierung 110 eine Sperrschicht 109 aufweisen, die zum Beispiel Tantal oder Titan umfasst und Seitenwände und eine Unterseite der unteren Elektroden-Durchkontaktierung 110 auskleidet. In einigen Ausführungsformen kann die Sperrschicht 109 eine Oberseite aufweisen, die mit einer Oberseite der dielektrischen Durchkontaktierungsschicht 124 bündig abschließt. Es versteht sich, dass diese Sperrschicht 109 auch in 1A vorhanden sein könnte, obgleich sie in 1A nicht explizit veranschaulicht ist.
  • In 1D können die obere Elektrode 114, die ferroelektrische Struktur 112, die untere Elektrode 104 und die Sperrschicht 109 (falls vorhanden) jeweils einen allgemein U-förmigen Querschnitt aufweisen und sind zueinander konzentrisch. Somit sind die obere Elektrode 114, die ferroelektrische Struktur 112, die untere Elektrode 104 und die Sperrschicht 109 elektrisch zwischen dem unteren Elektrodendraht 106be und der oberen Elektroden-Durchkontaktierung 120te gekoppelt. In dieser Anordnung erstrecken sich die obere Elektrode 114, die ferroelektrische Struktur 112, die untere Elektrode 104 und die Sperrschicht 109 durch die dielektrische Durchkontaktierungsschicht 124 und eine Auskleidungsschicht 119 hindurch, wobei die Auskleidungsschicht 119 zum Beispiel TEOS umfassen kann.
  • In 2A ist eine Querschnittsansicht 200 einiger Ausführungsformen eines IC dargestellt. Der IC umfasst eine Speicherregion 402, die eine oder mehrere ferroelektrische Kondensatorstrukturen aufweist, und eine periphere Region 404, die eine oder mehreren Logikvorrichtungen aufweist. Es versteht sich, dass die Querschnittsansicht von 2A zwar so veranschaulicht ist, dass sie ferroelektrische Kondensatorstruktur 102 von 1A enthält, dass aber in 2A auch die ferroelektrischen Kondensatorstrukturen der 1C-1D sowie andere ferroelektrische Kondensatorstrukturen enthalten sein könnten.
  • Innerhalb der Speicherregion 402 definiert die ferroelektrische Kondensatorstruktur 102 von 1A eine erste Speicherkondensatorstruktur 102a und eine zweite Speicherkondensatorstruktur 102b. Die erste Speicherkondensatorstruktur 102a liegt über einem Zugangstransistor 304 und ist mit diesem elektrisch durch eine Interconnect-Struktur 306 gekoppelt. Dies ist somit eine beispielhafte Einrichtung einer ferroelektrischen Direktzugriffsspeichervorrichtung (FeRAM-Vorrichtung). Der Zugangstransistor 304 liegt über einem Halbleitersubstrat 308 und kann zum Beispiel ein Metall-Oxid-Halbleiter-Feldeffekttransistor (MOSFET), ein Bipolartransistor (BJT), ein Finnen-Feldeffekttransistor (FinFET), ein anderer geeigneter Feldeffekttransistor mit isolierter Steuerelektrode (Insulated-Gate Field-Effect Transistor, IGFET) oder ein anderer geeigneter Transistor sein. Das Halbleitersubstrat 308 kann zum Beispiel ein monokristallines Silizium-Volumensubstrat, ein Silizium-auf-Isolator-Substrat (SOI-Substrat) oder ein anderes geeignetes Halbleitersubstrat sein oder umfassen.
  • Der Zugangstransistor 304 umfasst ein Paar Speicher-Source/Drain-Regionen 310, einen selektiv leitfähigen Speicherkanal 312, eine Speicher-Gate-Dielektrikumschicht 314 und eine Speicher-Gate-Elektrode 316. Die Speicher-Source/Drain-Regionen 310 und der selektiv leitfähige Speicherkanal 312 sind innerhalb des Halbleitersubstrats 308 angeordnet, und der selektiv leitfähige Speicherkanal 312 erstreckt sich seitlich von einer der Speicher-Source/Drain-Regionen 310 zu einer anderen der Speicher-Source/Drain-Regionen 310. Die Speicher-Gate-Dielektrikumschicht 314 und die Speicher-Gate-Elektrode 316 sind über das Halbleitersubstrat 308 gestapelt und sind zwischen den Speicher-Source/Drain-Regionen 310 aufgenommen. Die Speicher-Gate-Dielektrikumschicht 314 kann zum Beispiel Siliziumoxid, eine dielektrische Schicht mit hohem k-Wert, ein oder mehrere andere geeignete Dielektrika oder eine beliebige Kombination des oben Genannten sein oder umfassen. Die Speicher-Gate-Elektrode 316 kann zum Beispiel dotiertes Polysilizium, Metall, ein oder mehrere andere geeignete leitfähige Materialien oder eine beliebige Kombination des oben Genannten sein oder umfassen.
  • In einigen Ausführungsformen erstreckt sich eine Isolationsstruktur 318 in die Oberseite des Halbleitersubstrats 308, um eine elektrische Isolierung zwischen dem Zugangstransistor 304 und anderen Halbleitervorrichtungen in dem Halbleitersubstrat 308 bereitzustellen. In einigen Ausführungsformen umgibt die Isolationsstruktur 318 seitlich einen aktiven Bereich des Zugangstransistors 304. Die Isolationsstruktur 318 kann zum Beispiel eine Flachgrabenisolationsstruktur (Shallow Trench Isolation, STI), eine Tiefgrabenisolationsstruktur (Deep Trench Isolation, DTI), eine oder mehrere andere geeignete Isolationsstrukturen oder eine beliebige Kombination des oben Genannten sein oder umfassen.
  • Die Interconnect-Struktur 306 liegt über dem Zugangstransistor 304 und dem Halbleitersubstrat 308. Die Interconnect-Struktur 306 umfasst eine dielektrische Struktur, und umfasst des Weiteren mehrere Drähte 106 und mehrere Durchkontaktierungen 120. Zur übersichtlicheren Veranschaulichung sind nur einige der Drähte 106 und Durchkontaktierungen 120 beschriftet, während andere nicht beschriftet sind. Die dielektrische Struktur umfasst die untere dielektrische Interconnect-Schicht 122, die dielektrische Durchkontaktierungsschicht 124, die über der unteren dielektrischen Interconnect-Schicht 122 liegt, und die obere dielektrische Interconnect-Schicht 126, die über der dielektrischen Durchkontaktierungsschicht 124 liegt. In einigen Ausführungsformen umfasst die dielektrische Struktur des Weiteren eine erste dielektrische Auskleidung 128 und/oder eine zweite dielektrische Auskleidung 130. Die erste und/oder die zweite dielektrische Auskleidung 128, 130 trennen des Weiteren die ferroelektrische Struktur 112 und die dielektrische Durchkontaktierungsschicht 124 von der oberen dielektrischen Interconnect-Schicht 126. Die erste dielektrische Auskleidung 128 kann zum Beispiel als ein Ätzstopp während der Bildung benachbarter Durchkontaktierungen dienen und/oder kann zum Beispiel Siliziumcarbid, ein oder mehrere andere geeignete Dielektrika oder eine beliebige Kombination des oben Genannten sein oder umfassen. Die zweite dielektrische Schicht 130 kann zum Beispiel TEOS-Siliziumdioxid, ein oder mehrere andere geeignete Dielektrika oder eine beliebige Kombination des oben Genannten sein oder umfassen.
  • Die mehreren Drähte 106 umfassen den unteren und den oberen Elektrodendraht 106be, 106te, und die mehreren Durchkontaktierungen 120 umfassen die obere Elektroden-Durchkontaktierung 120te. Die Drähte 106 und die Durchkontaktierungen 120 sind abwechselnd in der dielektrischen Struktur gestapelt, um leitfähige Pfade zu definieren, von denen einer den unteren Elektrodendraht 106be elektrisch mit einer der Speicher-Source/Drain-Regionen 310 koppelt. Des Weiteren sind die Drähte 106 und die Durchkontaktierungen 120 zu Drahtebenen bzw. Durchkontaktierungsebenen gruppiert. Eine Drahtebene ist ein Satz von Drähten mit einer gemeinsamen Höhe über dem Halbleitersubstrat 308, und eine Durchkontaktierungsebene ist ein Satz von Durchkontaktierungen mit einer gemeinsamen Höhe über dem Halbleitersubstrat 308. Der obere Elektrodendraht 106te befindet sich in der Drahtebene unmittelbar oberhalb der Drahtebene, die den unteren Elektrodendraht 106be aufnimmt. In einigen Ausführungsformen, wie veranschaulicht, befindet sich der untere Elektrodendraht 106be in der Drahtebene 4, die in einigen Kontexten auch als Metall4 (M4) bezeichnet werden kann. In anderen Ausführungsformen kann sich der untere Elektrodendraht 106be jedoch auch in jeder anderen Drahtebene/Metallschicht befinden. Zum Beispiel kann der untere Elektrodendraht 106be in anderen Ausführungsformen auch in der Drahtebene 1 liegen.
  • Die erste Speicherkondensatorstruktur 102a, der Zugangstransistor 304 und die elektrischen Interconnect-Verbindungen zwischen der ersten Speicherkondensatorstruktur 102a und dem Zugangstransistor 304 definieren eine erste 1T1C-FeRAM-Speicherzelle. Es ist zu beachten, dass die elektrischen Interconnect-Verbindungen zwischen der ersten Speicherkondensatorstruktur 102a und dem Zugangstransistor 304 durch die Drähte 106 und die Durchkontaktierungen 120 definiert werden. In einigen Ausführungsformen ist die erste 1T1C-FeRAM-Speicherzelle eine von vielen 1T1C-FeRAM-Speicherzellen, die in Reihen und Spalten angeordnet sind, um ein Speicherarray zu definieren. In einigen dieser Ausführungsformen umfassen die mehreren Drähte 106 einen Source-Leitungsdraht 106sl, der eine Source-Leitung des Speicherarrays definiert, die Speicher-Gate-Elektrode 316 definiert eine Wortleitung des Speicherarrays, der obere Elektrodendraht 106te definiert eine Bitleitung des Speicherarrays, oder eine beliebige Kombination des oben Genannten. Der untere Elektrodendraht 106be und der Source-Leitungsdraht 106sl können zum Beispiel jeweils elektrisch mit den Speicher-Source/Drain-Regionen 310 gekoppelt sein.
  • In der peripheren Region 404 des IC sind die Metallschichten der Interconnect-Struktur in den gleichen Abständen oder Höhen angeordnet wie in der Speicherregion 402. Die periphere Region 404 weist einen Logiktransistor 408 auf, der ein Paar logische Source-/Drain-Regionen 410, einen selektiv leitfähigen Logikkanal 412, eine Logik-Gate-Dielektrikumschicht 414 und eine Logik-Gate-Elektrode 416 umfasst. Die logischen Source/Drain-Regionen 410 und der selektiv leitfähige logische Kanal 412 sind innerhalb des Halbleitersubstrats 308 angeordnet, und der selektiv leitfähige logische Kanal 412 erstreckt sich seitlich von einer der logischen Source/Drain-Regionen 410 zu einer anderen der logischen Source/Drain-Regionen 410. Die Logik-Gate-Dielektrikumschicht 414 und die Logik-Gate-Elektrode 416 sind über das Halbleitersubstrat 308 gestapelt und sind zwischen den Logik-Source/Drain-Regionen 410 aufgenommen. Die Logik-Gate-Dielektrikumschicht 414 kann zum Beispiel Siliziumoxid, eine dielektrische Schicht mit hohem k-Wert, ein oder mehrere andere geeignete Dielektrika oder eine beliebige Kombination des oben Genannten sein oder umfassen. Die Logik-Gate-Elektrode 416 kann zum Beispiel dotiertes Polysilizium, Metall, ein oder mehrere andere geeignete leitfähige Materialien oder eine beliebige Kombination des oben Genannten sein oder umfassen.
  • 2B-2G zeigen verschiedene andere Ausführungsformen unterschiedlicher Positionen, wo die ferroelektrischen Kondensatoren innerhalb der Interconnect-Struktur angeordnet werden können. Wie aus diesen Ausführungsformen zu erkennen ist, können die ferroelektrischen Kondensatoren 102a, 102b an jedem beliebigen Punkt in oder über der Interconnect-Struktur angeordnet werden. In den 2B-2G weist die Interconnect-Struktur 306 eine unterste Metallschicht (zum Beispiel M1) und eine obere Pad-Schicht (zum Beispiel ein Aluminium-Bondpad, ein Kupferpfosten und/oder ein Löthöcker) auf. Zwischen der untersten Metallschicht und der oberen Pad-Schicht sind eine Anzahl von Zwischenmetallschichten und eine Anzahl oberer Metallschichten angeordnet. Allgemein haben die Zwischenmetallschichten, die Zwischenmetall-Verdrahtungsschichten und Zwischenmetall-Durchkontaktierungen aufweisen, kleinere Merkmalgrößen und sind enger beabstandet, während die oberen Metallschichten, die obere metallische Verdrahtungsschichten und obere metallische Durchkontaktierungen aufweisen, größere Merkmalgrößen haben und weiter beabstandet sind. Zum Beispiel können in einigen Fällen die Zwischenmetallschichten eine M1-Verdrahtungsschicht, eine M1-Durchkontaktierungsschicht, eine M2-Verdrahtungsschicht, eine M2-Durchkontaktierungsschicht, eine M3-Verdrahtungsschicht, eine M3-Durchkontaktierungsschicht, eine M4-Verdrahtungsschicht und eine M4-Durchkontaktierungsschicht aufweisen, die übereinander gestapelt sind. Diese Verdrahtungsschichten können jeweils eine Zwischenmetall-Breite (zum Beispiel größer als 50 nm) und eine Zwischenmetall-Dicke (zum Beispiel 500 Ängström - 1500 Ängström und in einigen Ausführungsformen 900 Ängström) aufweisen und können um einen lateralen Zwischenmetall-Mindestabstand (zum Beispiel größer als 50 nm) beabstandet sein. Die oberen Metallschichten können eine obere metallische TM1-Verdrahtungsschicht, eine obere metallische TM1-Durchkontaktierungsschicht, eine obere metallische TM2-Verdrahtungsschicht, eine obere metallische TM2-Durchkontaktierungsschicht und eine obere metallische TM3-Verdrahtungsschicht aufweisen. Diese oberen metallischen Verdrahtungsschichten können jeweils eine obere metallische Breite (zum Beispiel größer als 0,1 Mikrometer) und eine obere metallische Dicke (zum Beispiel 1500 Ängström - 10.000 Ängström, und in einigen Ausführungsformen 1900 Ängström) aufweisen und können um einen oberen metallischen lateralen Abstand (zum Beispiel größer als 0,1 Mikrometer) beabstandet sein. Ein dielektrisches Passivierungsmaterial umgibt die obere Pad-Schicht, lässt aber eine Oberseite der oberen Pad-Schicht für ein elektrisches Bonden frei.
  • Zum Beispiel veranschaulichen die 2B-2C einige Ausführungsformen, bei denen ferroelektrische Kondensatoren zwischen der Oberseite des Substrats und einer Unterseite der untersten Metallschicht (zum Beispiel M1) angeordnet sind. Dieser Ansatz erlaubt das Anwenden einer Hochtemperatur-Temperung, zum Beispiel höher als 400°C, bei den ferroelektrischen Kondensatoren an verschiedenen Punkten während der Herstellung zum Zweck des Optimierens der ferroelektrischen Phase. In 2B ist eine untere Elektrode 104 über einem unteren Kontaktabschnitt angeordnet, eine ferroelektrische Struktur 112 ist über der unteren Elektrode 104 angeordnet, eine obere Elektrode 114 ist über der ferroelektrischen Struktur angeordnet, und ein oberer Kontaktabschnitt koppelt die obere Elektrode 114 mit der untersten Metallschicht. In einigen Fällen können der untere Kontaktabschnitt und der obere Kontaktabschnitt das gleiche Metall umfassen, wie zum Beispiel Wolfram, Nickel, Aluminium und/oder Kupfer, aber in anderen Fällen können der untere Kontaktabschnitt und der obere Kontaktabschnitt unterschiedliche Metallen umfassen. Zum Beispiel kann in einigen dieser anderen Fälle der untere Kontaktabschnitt Wolfram, Nickel und/oder Aluminium umfassen, und der obere Kontaktabschnitt kann Kupfer umfassen.
  • 2D-2E veranschaulichen einige Ausführungsformen, bei denen die ferroelektrischen Kondensatoren innerhalb der Zwischenmetallschichten (das heißt, zwischen der untersten Metallschicht und der obersten Zwischenmetallschicht) angeordnet sind. In den Beispielen der 2D-2E sind die ferroelektrischen Kondensatoren zum Beispiel zwischen der Zwischenmetallschicht M2 und der Zwischenmetallschicht M3 angeordnet. Diese Ausführungsform kann insofern einige Vorteile bieten, als die ferroelektrischen Kondensatoren im Vergleich zu den Ausführungsformen der 2B-2C während des gesamten Herstellungsprozesses allgemein einer geringeren thermischen Belastung ausgesetzt sind, so dass die Endvorrichtungen möglicherweise zuverlässiger sind, weil sie in ein geringeres Wärmebudget fallen.
  • 2F-2G veranschaulichen einige Ausführungsformen, bei denen ferroelektrische Kondensatoren zwischen der obersten Zwischenmetallschicht und der unteren oberen Metallschicht angeordnet sind. Diese Ausführungsform kann insofern einige Vorteile bieten, als die ferroelektrischen Kondensatoren im Vergleich zu den Ausführungsformen der 2B-2C während des gesamten Herstellungsprozesses allgemein einer geringeren thermischen Belastung ausgesetzt sind, so dass die Endvorrichtungen möglicherweise zuverlässiger sind, weil sie in ein geringeres Wärmebudget fallen. Das Anordnen der ferroelektrischen Kondensatoren weiter oben in der Interconnect-Struktur 306 kann jedoch auch - im Vergleich zu Ausführungsformen, bei denen die ferroelektrischen Kondensatoren weiter unten in der Interconnect-Struktur angeordnet sind - einen kleinen Betrag an zusätzlichem Widerstand hinzufügen, weshalb Kompromisse eingegangen werden müssen und die verschiedenen Ansätze in Abhängigkeit davon, welche Designüberlegungen am wichtigsten sind, für eine Vielzahl verschiedener Situationen besser geeignet sein können.
  • 2H-2I veranschaulichen einige Ausführungsformen, wo ferroelektrische Kondensatoren oberhalb der obersten Metallschicht und unterhalb der Pad-Schichtstruktur angeordnet sind. Auch hier kann das Anordnen der ferroelektrischen Kondensatoren weiter oben in der Interconnect-Struktur 306 - im Vergleich zu Ausführungsformen, bei denen die ferroelektrischen Kondensatoren weiter unten in der Interconnect-Struktur angeordnet sind - einen kleinen Betrag an zusätzlichem Widerstand hinzufügen und kann sie während des Bondens zusätzlichen Belastungen aussetzen, weshalb Kompromisse eingegangen werden müssen und die verschiedenen Ansätze in Abhängigkeit davon, welche Designüberlegungen am wichtigsten sind, für eine Vielzahl verschiedener Situationen besser geeignet sein können.
  • Unter Bezug auf die 3-13 veranschaulicht eine Reihe von Querschnittsansichten 300-1300 einige Ausführungsformen eines Verfahrens zum Bilden eines IC, der eine ferroelektrischen Kondensatorstruktur umfasst, wobei die ferroelektrische Kondensatorstruktur Teil einer 1T1C-Speicherzelle ist. Das Verfahren kann zum Beispiel zum Bilden des IC in einer der 1A-1D und/oder 2A-2G verwendet werden. Obgleich die in den 3-13 gezeigten Querschnittsansichten 300-1300 in Bezug auf ein Verfahren beschrieben werden, versteht es sich, dass die in den 3-13 gezeigten Strukturen nicht auf das Verfahren beschränkt sind und auch ohne das Verfahren allein stehen können.
  • Wie durch die Querschnittsansicht 300 von 3 veranschaulicht, umfasst der IC eine Speicherregion 402, die einer oder mehreren ferroelektrischen Kondensatorstrukturen entspricht, und eine periphere Region 404, die einer oder mehreren Logikvorrichtungen entspricht. Es ist zu beachten, dass aus Gründen der besseren Übersichtlichkeit der Zeichnungen ein unterer Abschnitt des IC (zum Beispiel in 2A gezeigt) in den 3-13 weggelassen ist. In die Oberseite der unteren dielektrischen Interconnect-Schicht 122 und die jeweiligen Oberseiten von Drähten (zum Beispiel 106be in den 1A-1B) entlang der Oberseite der unteren dielektrischen Interconnect-Schicht 122 wird eine Planarisierung ausgeführt, dergestalt, dass die Oberseite der unteren dielektrischen Interconnect-Schicht 122 mit den jeweiligen Oberseiten der Drähte entlang der Oberseite der unteren dielektrischen Interconnect-Schicht 122 bündig oder im Wesentlichen bündig abschließt. Das Planarisieren kann zum Beispiel durch CMP, einen oder mehrere andere geeignete Planarisierungsprozesse oder eine beliebige Kombination des oben Genannten ausgeführt werden.
  • Wie durch die Querschnittsansicht 400 von 4 veranschaulicht, wird eine dielektrische Durchkontaktierungsschicht 124 gebildet, die die untere dielektrische Interconnect-Schicht 122 bedeckt. Die dielektrische Durchkontaktierungsschicht 124 kann zum Beispiel Siliziumcarbid, Siliziumnitrid, ein oder mehrere andere geeignete Dielektrika oder eine beliebige Kombination des oben Genannten sein oder umfassen. Die dielektrische Durchkontaktierungsschicht 124 kann zum Beispiel durch chemische Aufdampfung (Chemical Vapor Deposition, CVD), physikalische Aufdampfung (Physical Vapor Deposition, PVD), ein oder mehrere andere geeignete Abscheidungsverfahren oder eine beliebige Kombination des oben Genannten gebildet werden.
  • Wie durch die Querschnittsansicht 500 von 5 veranschaulicht, wird die dielektrische Durchkontaktierungsschicht 124 so strukturiert, dass mehrere Speicheröffnungen 502 entstehen. Die Speicheröffnungen 502 liegen jeweils über den unteren Elektrodendrähten 106be und legen diese frei. In einigen Ausführungsformen wird das Strukturieren durch einen Ätzprozess, einen oder mehrere andere geeignete Strukturierungsprozesse oder eine beliebige Kombination des oben Genannten ausgeführt. In einigen Ausführungsformen umfasst der Ätzprozess das Bilden einer Maske 506 auf der dielektrischen Durchkontaktierungsschicht 124, das Ausführen eines Ätzvorgangs in die dielektrische Durchkontaktierungsschicht 124 mit der Maske 506 an ihrem Platz, und das Entfernen der Maske 506 nach dem Ätzvorgang. Die Maske 506 kann zum Beispiel Photoresist, Siliziumnitrid, ein oder mehrere andere geeignete Maskenmaterialien oder eine beliebige Kombination des oben Genannten sein oder umfassen.
  • Wie durch die Querschnittsansicht 600 von 6 veranschaulicht, wird eine leitfähige Auskleidung 602 gebildet, die die dielektrische Durchkontaktierungsschicht 124 bedeckt und die Speicheröffnungen 502 auskleidet (siehe 5). Des Weiteren wird eine untere leitfähige Körperschicht 604 gebildet, die die leitfähige Auskleidungsschicht 602 bedeckt und die Speicheröffnungen 502 ausfüllt. Die leitfähige Auskleidungsschicht 602 und die untere leitfähige Körperschicht 604 definieren ganz oder teilweise die unteren Elektroden-Durchkontaktierungen 110 in den Speicheröffnungen 502. Darüber hinaus ist die leitfähige Auskleidungsschicht 602 dafür eingerichtet, Material aus der unteren leitfähigen Körperschicht 604 daran zu hindern, sich von der unteren leitfähigen Körperschicht 604 fort zu der umgebenden Struktur zu bewegen. Die leitfähige Auskleidungsschicht 602 kann zum Beispiel Titannitrid, Titan, Tantalnitrid, Tantal, ein oder mehrere andere geeignete leitfähige Sperrmaterialien für die untere leitfähige Körperschicht 604 oder eine beliebige Kombination des oben Genannten sein oder umfassen. Die untere leitfähige Körperschicht 604 kann zum Beispiel Titannitrid, Tantalnitrid, Platin, Iridium, Ruthenium, Wolfram, Silber, Kupfer, Nickel, ein oder mehrere andere geeignete leitfähige Materialien oder eine beliebige Kombination des oben Genannten sein oder umfassen. Die leitfähige Auskleidungsschicht 602 und die untere leitfähige Körperschicht 604 können zum Beispiel durch CVD, PVD, stromloses Plattieren, Galvanisieren, Sputtern, einen oder mehrere andere geeignete Abscheidungsprozesse oder eine beliebige Kombination des oben Genannten Verfahren gebildet werden.
  • Wie durch die Querschnittsansicht 700 von 7 veranschaulicht, wird eine Planarisierung in die jeweiligen Oberseiten der leitfähigen Auskleidung 602 (siehe 6) und die untere leitfähige Körperschicht 604 (siehe 6) ausgeführt, bis eine Oberseite der dielektrischen Durchkontaktierungsschicht 124 erreicht ist. Das Planarisieren kann zum Beispiel durch CMP, einen oder mehrere andere geeignete Planarisierungsprozesse oder eine beliebige Kombination des oben Genannten ausgeführt werden.
  • Wie durch die Querschnittsansicht 800 von 8 veranschaulicht, werden eine obere leitfähige Körperschicht 802, eine ferroelektrische Schicht 804, eine obere Elektrodenschicht 806 und eine Hartmaskenschicht 808 auf der dielektrischen Durchkontaktierungsschicht 124 und der unteren leitfähigen Körperschicht 604 gebildet. Die obere leitfähige Körperschicht 802 kann zum Beispiel Titannitrid, Tantalnitrid, Platin, Iridium, Ruthenium, Wolfram, Silber, Kupfer, Nickel, ein oder mehrere andere geeignete leitfähige Materialien oder eine beliebige Kombination des oben Genannten sein oder umfassen. Oft ist die obere leitfähige Körperschicht 802 das gleiche Material wie die untere leitfähige Körperschicht 604, aber in alternativen Ausführungsformen könnten diese auch unterschiedliche Materialien sein. Die ferroelektrische Schicht 804 kann zum Beispiel Strontium-Wismut-Tantalit, Blei-Zirkonat-Titanat, Hafnium-Zirkonium-Oxid, dotiertes Hafnium-Oxid, ein oder mehrere andere geeignete ferroelektrische Materialien oder eine beliebige Kombination des oben Genannten sein oder umfassen. Die obere Elektrodenschicht 806 kann zum Beispiel Titannitrid, Tantalnitrid, Platin, Iridium, Ruthenium, Wolfram, Silber, Kupfer, Nickel, ein oder mehrere andere geeignete leitfähige Materialien oder eine beliebige Kombination des oben Genannten sein oder umfassen. Die Hartmaskenschicht 808 kann zum Beispiel Siliziumnitrid, Siliziumoxynitrid, Siliziumoxid, ein oder mehrere andere geeignete Dielektrika oder eine beliebige Kombination des oben Genannten sein oder umfassen.
  • Ein Prozess zum Bilden des Stapels kann zum Beispiel das Abscheiden der oberen leitfähigen Körperschicht 802, das anschließende Abscheiden der ferroelektrischen Schicht 804, das anschließende Abscheiden der oberen Elektrodenschicht 806 und das anschließende Abscheiden der Hartmaskenschicht 808 umfassen. Die obere leitfähige Körperschicht 802, die ferroelektrische Schicht 804, die obere Elektrodenschicht 806 und die Hartmaskenschicht 808 können zum Beispiel durch CVD, PVD, ALD, stromloses Plattieren, Galvanisieren, einen oder mehrere andere geeignete Abscheidungsprozesse oder eine beliebige Kombination des oben Genannten abgeschieden werden.
  • Wie durch die Querschnittsansicht 900 von 9 veranschaulicht, werden die obere Elektrodenschicht 806 (siehe 8) und die Hartmaskenschicht 808 (siehe 8) strukturiert, um obere Elektroden 114 und Hartmasken 116 zu bilden. Dieser Ätzvorgang kann sich in die Oberseite der ferroelektrischen Schicht 804 hinein erstrecken und in einigen Ausführungsformen zum Beispiel zwischen 5 % und etwa 30 % in die Tiefe der ferroelektrischen Schicht 804 hinein reichen, um einen Vorsprung zu bilden (siehe zum Beispiel Vorsprung 119 in 1A).
  • Das Strukturieren kann zum Beispiel durch einen Ätzprozess, einen oder mehrere andere geeignete Strukturierungsprozess oder eine beliebige Kombination des oben Genannten erfolgen. Der Ätzprozess kann zum Beispiel umfassen: Bilden einer Maske 902 auf der Hartmaskenschicht 116, und Durchführen eines Ätzvorgangs in die obere Elektrodenschicht und die Hartmaskenschicht hinein mit der Maske 902 an ihrem Platz, wodurch die oberen Elektroden 114 und die Hartmaske 116 gebildet werden. Die Maske 902 kann nach dem Ätzen entfernt werden. Die Maske 902 kann zum Beispiel Photoresist, einer Hartmaske und/oder ein oder mehrere andere geeignete Maskenmaterialien oder eine beliebige Kombination des oben Genannten sein oder umfassen.
  • Wie durch die Querschnittsansicht 1000 von 10 veranschaulicht, wird eine dielektrische Abstandhalterschicht 1002, wie zum Beispiel Siliziumnitrid oder Siliziumoxynitrid, über einer Oberseite der ferroelektrischen Struktur 112 entlang Seitenwänden oberer Elektroden 114 sowie entlang Seitenwänden und über Oberseiten der Hartmasken 116 ausgebildet. Die dielektrische Abstandhalterschicht 1002 ist somit eine durchgehende dielektrische Schicht über der Struktur von 9 und ist allgemein konform.
  • Wie durch die Querschnittsansicht 1100 von 11 veranschaulicht, wird die dielektrische Abstandhalterschicht (siehe zum Beispiel 1002 in 10) unter Verwendung eines ersten Ätzvorgangs, wie zum Beispiel eines Trockenätzvorgangs oder eines Plasmaätzvorgangs mit einer starken vertikalen Komponente, zurückgeätzt, in der Regel, ohne dass eine zusätzliche Maske gebildet wird, nachdem die dielektrische Abstandhalterschicht gebildet wurde. Durch dieses Ätzen werden somit seitliche Abschnitte der dielektrischen Abstandhalterschicht entfernt (siehe zum Beispiel 1002 in 10), wodurch die dielektrische Seitenwand-Abstandhalterstruktur 118 nach dem Ätzen an ihrem Platz verbleibt. Ein zweiter Ätzvorgang wird dann mit der dielektrischen Seitenwand-Abstandhalterstruktur 118 an ihrem Platz ausgeführt, um frei liegende Abschnitte der ferroelektrischen Schicht (siehe zum Beispiel 804 in 8) und der oberen leitfähigen Körperschicht (siehe zum Beispiel 802 in 8) zu entfernen. Dieser Ätzvorgang kann dazu führen, dass sich an äußeren Seitenwänden der unteren Elektrode, äußeren Seitenwänden der ferroelektrischen Schicht und/oder äußeren Seitenwänden der dielektrischen Seitenwand-Abstandhalterstruktur 118 sowie auf der Oberseite der dielektrischen Seitenwand-Abstandhalterstruktur 118 und der Oberseite der Hartmaske 116 ein leitfähiger Rückstand 117 bildet, der chemische Spezies umfasst, die von der ferroelektrischen Schicht 804 und/oder dem oberen leitfähigen Körper 802 geätzt/entfernt wurden. Ohne die dielektrische Seitenwand-Abstandhalterstruktur 118 könnte dieser leitfähige Rückstand die obere Elektrode und die untere Elektrode miteinander kurzschließen, was zu einer Funktionsuntüchtigkeit der Vorrichtung führen würde. In einigen Fällen kann der leitfähige Rückstand 117, anstatt eine durchgehende Schicht zu sein, vielmehr „punktuell“ oder „bruchstückhaft“ sein und einige Abschnitte der frei liegenden Struktur bedecken, während andere Abschnitte der frei liegenden Struktur nicht bedeckt werden. Des Weiteren kann der leitfähige Rückstand 117 in Richtung der Oberseite der dielektrischen Abstandhalterstruktur 118 dicker und in Richtung der unteren Elektrode dünner sein, was auf die Art und Weise zurückzuführen ist, in der das Ätzen und das erneute Ablagern des leitfähigen Rückstands von der Oberseite der Struktur zur Unterseite der Struktur stattfinden, obgleich auch andere Strukturen in den Geltungsbereich dieser Offenbarung für dieses Beispiel und andere Beispiele in der vorliegenden Anwendung fallen.
  • Wie durch die Querschnittsansicht 1200 von 12 veranschaulicht, werden eine erste dielektrische Auskleidung 128 und eine zweite dielektrische Auskleidung 130 gebildet, die die dielektrische Durchkontaktierungsschicht 124 und die Speicherstrukturen bedecken. In einigen Ausführungsformen kann die erste dielektrische Auskleidung 128 zum Beispiel Siliziumcarbid sein oder umfassen, und die zweite dielektrische Auskleidung 130 kann TEOS-Siliziumdioxid umfassen. Eine obere dielektrische Interconnect-Schicht 126 wird dann gebildet, um die erste dielektrische Auskleidung 128 und die zweite dielektrische Auskleidung 130 zu bedecken, und kann zum Beispiel Siliziumoxid, einem Dielektrikum mit niedrigem κ-Wert, ein oder mehrere andere geeignete Dielektrika oder eine beliebige Kombination des oben Genannten sein oder umfassen.
  • Wie durch die Querschnittsansicht 1300 von 13 veranschaulicht, wird eine Planarisierung in die Oberseite der oberen dielektrischen Interconnect-Schicht 126 ausgeführt, um die Oberseite abzuflachen. Das Planarisieren kann zum Beispiel durch CMP, einen oder mehrere andere geeignete Planarisierungsprozesse oder eine beliebige Kombination des oben Genannten ausgeführt werden. Dann werden in der oberen dielektrischen Interconnect-Schicht 126 Öffnungen gebildet, und in den Öffnungen werden Durchkontaktierungen (zum Beispiel 120te und 120) und Metalldrähte (zum Beispiel 106te, 1304) gebildet. Die Durchkontaktierungen und Metalldrähte können zum Beispiel durch einen Damaszenprozess oder einen Dualdamaszenprozess gebildet werden. Die Durchkontaktierungen und Metalldrähte können zum Beispiel Kupfer, Aluminium, Nickel, Titan, Tantal, Titannitrid, Tantalnitrid, Platin, Iridium, Ruthenium, Wolfram, Silber, ein oder mehrere andere geeignete leitfähige Materialien oder eine beliebige Kombination des oben Genannten sein oder umfassen. In der peripheren Region 404 des IC können die Metallschichten der Interconnect-Struktur in den gleichen Abständen oder Höhen wie in der Speicherregion 402 beabstandet werden, was die Integration der Speicherregion 402 und der peripheren Region 404 vereinfacht. Zum Beispiel können die Metallschichten 1302, 1304 in der peripheren Region 404 den gleichen vertikalen Abstand wie 106be und 106te in der Speicherregion 402 aufweisen.
  • 14 veranschaulicht ein Verfahren im Flussdiagrammformat 1400 gemäß einigen Ausführungsformen.
  • Bei Vorgang 1402 wird eine untere Elektrodenschicht gebildet, und eine ferroelektrische Schicht wird über der unteren Elektrodenschicht gebildet. Eine obere Elektrodenschicht wird über der ferroelektrischen Schicht gebildet. In einigen Ausführungsformen kann diese Aktion zum Beispiel der Gesamtheit oder Abschnitten der 3-8 entsprechen.
  • Bei Vorgang 1404 wird eine Maske über der oberen Elektrodenschicht gebildet. In einigen Ausführungsformen kann diese Aktion zum Beispiel der Gesamtheit oder Abschnitten von 9 entsprechen.
  • Bei Vorgang 1406 wird - mit der Maske an ihrem Platz - ein Ätzvorgang ausgeführt, um einen Abschnitt der oberen Elektrodenschicht zu entfernen und eine obere Elektrodenstruktur zurückzulassen. Der Ätzvorgang wird in einer Höhe gestoppt, die einer Oberfläche der ferroelektrischen Schicht entspricht. In einigen Ausführungsformen kann diese Aktion zum Beispiel der Gesamtheit oder Abschnitten von 9 entsprechen.
  • Bei Vorgang 1408 wird eine konforme dielektrische Schicht über der Oberfläche der ferroelektrischen Schicht, entlang Seitenwänden der oberen Elektrodenstruktur und über einer Oberseite der oberen Elektrodenstruktur gebildet. In einigen Ausführungsformen kann diese Aktion zum Beispiel der Gesamtheit oder Abschnitten von 10 entsprechen.
  • Bei Vorgang 1410 wird die konforme dielektrische Schicht zurückgeätzt, um eine dielektrische Seitenwand-Abstandhalterstruktur auf der Oberfläche der ferroelektrischen Schicht und entlang Seitenwänden der oberen Elektrodenstruktur und entlang Seitenwänden der Maske zu bilden. In einigen Ausführungsformen kann diese Aktion zum Beispiel der Gesamtheit oder Abschnitten von 11 entsprechen.
  • Bei 1412 werden - mit der Maske und der dielektrischen Seitenwand-Abstandhalterstruktur an ihrem Platz - ein Abschnitt der ferroelektrischen Schicht und ein Abschnitt der unteren Elektrodenschicht entfernt. In einigen Ausführungsformen kann diese Aktion zum Beispiel der Gesamtheit oder Abschnitten von 11 entsprechen.
  • Bei 1414 wird eine erste Auskleidung entlang äußerster Seitenwände der dielektrischen Seitenwand-Abstandhalterstruktur und über einer Oberseite der Hartmaske gebildet. In einigen Ausführungsformen kann diese Aktion zum Beispiel der Gesamtheit oder Abschnitten von 12 entsprechen.
  • Bei 1416 wird eine zweite Auskleidung entlang äußerster Seitenwände der ersten Auskleidung und über einer Oberseite der ersten Auskleidung gebildet. In einigen Ausführungsformen kann diese Aktion zum Beispiel der Gesamtheit oder Abschnitten von 12 entsprechen.
  • Bei 1418 wird eine Durchkontaktierung durch die erste Auskleidung und durch die zweite Auskleidung hindurch gebildet, um einen elektrischen Kontakt mit der oberen Elektrode herzustellen. In einigen Ausführungsformen kann diese Aktion zum Beispiel der Gesamtheit oder Abschnitten von 13 entsprechen.
  • Einige Ausführungsformen betreffen somit eine Speichervorrichtung. Die Speichervorrichtung umfasst eine untere Elektrodenstruktur und eine obere Elektrode, die über der unteren Elektrodenstruktur liegt. Die obere Elektrode hat eine erste Breite. Eine ferroelektrische Struktur trennt die untere Elektrodenstruktur von der oberen Elektrode, und die ferroelektrische Struktur hat eine zweite Breite, die größer ist als die erste Breite, dergestalt, dass die ferroelektrische Struktur einen Vorsprung aufweist, der eine Differenz zwischen der ersten Breite und der zweiten Breite widerspiegelt. Eine dielektrische Seitenwand-Abstandhalterstruktur ist auf dem Vorsprung angeordnet und bedeckt äußerste Seitenwände der oberen Elektrode.
  • Andere Ausführungsformen betreffen ein Verfahren. Bei diesem Verfahren wird eine untere Elektrodenschicht gebildet, eine ferroelektrische Schicht wird über der unteren Elektrodenschicht gebildet, und eine obere Elektrodenschicht wird über der ferroelektrischen Schicht gebildet. Über der oberen Elektrodenschicht wird eine Maske gebildet. Mit der Maske an ihrem Platz wird ein Ätzvorgang ausgeführt, um einen Abschnitt der oberen Elektrodenschicht zu entfernen und eine obere Elektrodenstruktur zurückzulassen. Der Ätzvorgang stoppt in einer Höhe, die einer Oberfläche der ferroelektrischen Schicht entspricht. Eine konforme dielektrische Schicht wird über der Oberfläche der ferroelektrischen Schicht, entlang Seitenwänden der oberen Elektrodenstruktur und über einer Oberseite der oberen Elektrodenstruktur gebildet. Die konforme dielektrische Schicht wird zurückgeätzt, um eine dielektrische Seitenwand-Abstandhalterstruktur auf der Oberfläche der ferroelektrischen Schicht und entlang Seitenwänden der oberen Elektrodenstruktur zu bilden. Mit der Maske und der dielektrischen Seitenwand-Abstandhalterstruktur an ihrem Platz werden ein Abschnitt der ferroelektrischen Schicht und ein Abschnitt der unteren Elektrodenschicht entfernt.
  • Des Weiteren betreffen andere Ausführungsformen eine Speichervorrichtung, die eine untere Elektrodenstruktur und eine obere Elektrode, die über der unteren Elektrodenstruktur liegt, aufweist. Die obere Elektrode hat eine erste Breite, die zwischen äußersten Seitenwänden der oberen Elektrode gemessen wird. Eine ferroelektrische Struktur trennt die untere Elektrodenstruktur von der oberen Elektrode. Die ferroelektrische Struktur umfasst einen oberen ferroelektrischen Abschnitt, der die erste Breite aufweist, und einen unteren ferroelektrischen Abschnitt, der eine zweite Breite aufweist, die größer ist als die erste Breite, dergestalt, dass ein Vorsprung einer Höhe entspricht, wo der obere ferroelektrische Abschnitt auf den unteren ferroelektrischen Abschnitt trifft. Eine dielektrische Seitenwand-Abstandhalterstruktur ist auf dem Vorsprung angeordnet und bedeckt äußerste Seitenwände der oberen Elektrode.
  • Vorstehend sind Merkmale verschiedener Ausführungsformen umrissen, damit der Fachmann die Aspekte der vorliegenden Offenbarung besser verstehen kann. Der Fachmann sollte erkennen, dass die vorliegende Offenbarung ohne Weiteres als Grundlage für die Ausgestaltung oder Abwandlung anderer Prozesse und Strukturen verwendet werden kann, um die gleichen Zwecke und/oder die gleichen Vorteile wie bei den im vorliegenden Text vorgestellten Ausführungsformen zu erreichen. Der Fachmann sollte ferner erkennen, dass solche äquivalenten Bauformen nicht von dem Wesen und dem Schutzumfang der vorliegenden Offenbarung abweichen, und dass verschiedene Änderungen, Substituierungen und Modifizierungen hierein vorgenommen werden können, ohne vom Wesen und Schutzumfang der vorliegenden Offenbarung abzuweichen.
  • ZITATE ENTHALTEN IN DER BESCHREIBUNG
  • Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
  • Zitierte Patentliteratur
    • US 16452965 [0001]
    • US 62738604 [0001]

Claims (20)

  1. Integrierte Schaltung aufweisend: ein Halbleitersubstrat; eine Interconnect-Struktur, die über einer oberen Oberfläche des Halbleitersubstrats angeordnet ist, wobei die Interconnect-Struktur aufweist: - eine unterste Metallschicht; - eine Zwischenmetallschicht, die über der untersten Metallschicht angeordnet ist, und eine obere Metallschicht, die über der Zwischenmetallschicht angeordnet ist; und - eine Bondpad-Schicht, die über der oberen Metallschicht angeordnet ist, wobei die obere Metallschicht eine Dicke aufweist, die größer als eine Dicke der untersten Metallschicht ist; und eine ferroelektrische Kondensatorstruktur, die innerhalb der Interconnect-Struktur angeordnet ist, wobei die ferroelektrische Kondensatorstruktur aufweist: - eine untere Elektrode, die über der oberen Oberfläche des Halbleitersubstrats angeordnet ist; - eine ferroelektrische Struktur über der unteren Elektrode; und - eine obere Elektrode, die über der ferroelektrischen Struktur und unter der untersten Metallschicht angeordnet ist.
  2. Integrierte Schaltung nach Anspruch 1, wobei die ferroelektrische Struktur einen oberen ferroelektrischen Abschnitt, der die erste Breite aufweist, und einen unteren ferroelektrischen Abschnitt aufweist, der eine zweite Breite aufweist, so dass ein Vorsprung einer Höhe entspricht, wo der obere ferroelektrische Abschnitt auf den unteren ferroelektrischen Abschnitt trifft.
  3. Integrierte Schaltung nach Anspruch 2, wobei der Vorsprung von einer obersten Oberfläche der ferroelektrischen Struktur um eine Distanz entfernt ist, die etwa 5 % bis etwa 30 % der Gesamthöhe der ferroelektrischen Struktur beträgt.
  4. Integrierte Schaltung nach einem der vorangehenden Ansprüche, ferner aufweisend: eine dielektrische Seitenwand-Abstandhalterstruktur, die um äußere Seitenwände der oberen Elektrode herum angeordnet ist; und einen leitfähigen Rückstand, der entlang äußerster Seitenwände der dielektrischen Seitenwand-Abstandhalterstruktur, entlang äußerster Seitenwände der ferroelektrischen Struktur und entlang äußerster Seitenwände der unteren Elektrode angeordnet ist.
  5. Integrierte Schaltung nach Anspruch 4, ferner aufweisend: eine Hartmaske über einer oberen Oberfläche der oberen Elektrode.
  6. Integrierte Schaltung nach Anspruch 5, ferner aufweisend: eine erste dielektrische Auskleidung entlang äußerster Seitenwände der dielektrischen Seitenwand-Abstandhalterstruktur und über einer oberen Oberfläche der Hartmaske.
  7. Integrierter Schaltung nach Anspruch 6, wobei die erste dielektrische Auskleidung Siliziumcarbid enthält.
  8. Integrierte Schaltung nach Anspruch 6 oder 7, ferner aufweisend: eine zweite dielektrische Auskleidung entlang äußerster Seitenwände der ersten dielektrischen Auskleidung und über einer oberen Oberfläche der ersten dielektrischen Auskleidung.
  9. Integrierte Schaltung aufweisend: ein Halbleitersubstrat; eine Interconnect-Struktur, die über einer oberen Oberfläche des Halbleitersubstrats angeordnet ist, wobei die Interconnect-Struktur aufweist: - eine unterste Metallschicht; - eine Zwischenmetallschicht, die über der untersten Metallschicht angeordnet ist; - eine obere Metallschicht, die über der Zwischenmetallschicht angeordnet ist; und - eine Bondpad-Schicht, die über der oberen Metallschicht angeordnet ist, wobei die obere Metallschicht eine Breite und eine Dicke aufweist, die größer sind als eine Breite und eine Dicke der Zwischenmetallschicht; und eine ferroelektrische Kondensatorstruktur, die innerhalb der Interconnect-Struktur angeordnet ist, wobei die ferroelektrische Kondensatorstruktur aufweist: - eine untere Elektrode, die über der oberen Metallschicht angeordnet ist; - eine ferroelektrische Struktur über der unteren Elektrode; und - eine obere Elektrode, die über der ferroelektrischen Struktur und unter der Bondpad-Schicht angeordnet ist.
  10. Integrierte Schaltung nach Anspruch 9, ferner aufweisend: eine dielektrische Seitenwand-Abstandhalterstruktur, die um äußere Seitenwände der oberen Elektrode herum angeordnet ist; und eine dielektrische Hartmaske, die über der oberen Elektrode angeordnet ist und innerhalb innerer Seitenwände der dielektrischen Seitenwand-Abstandhalterstruktur angeordnet ist.
  11. Integrierte Schaltung nach Anspruch 10, ferner aufweisend: eine erste Auskleidung entlang äußerster Seitenwände der dielektrischen Seitenwand-Abstandhalterstruktur und über einer oberen Oberfläche der dielektrischen Hartmaske; eine zweite Auskleidung entlang äußerster Seitenwände der ersten Auskleidung und über einer oberen Oberfläche der ersten Auskleidung, wobei die zweite Auskleidung eine zweite Zusammensetzung aufweist, die von einer ersten Zusammensetzung der ersten Auskleidung verschieden ist; und eine Durchkontaktierung, die sich durch die dielektrische Hartmaske, durch die erste Auskleidung und durch die zweite Auskleidung erstreckt, um einen elektrischen Kontakt mit der oberen Elektrode herzustellen.
  12. Integrierte Schaltung nach Anspruch 10 oder 11, ferner aufweisend: einen leitfähigen Rückstand, der entlang äußerster Seitenwände der dielektrischen Seitenwand-Abstandhalterstruktur, entlang äußerster Seitenwände der ferroelektrischen Struktur und entlang äußerster Seitenwände der unteren Elektrodenstruktur angeordnet ist.
  13. Integrierte Schaltung nach Anspruch 12, wobei der leitfähige Rückstand eine chemische Spezies enthält und die ferroelektrische Struktur die chemische Spezies enthält.
  14. Integrierte Schaltung aufweisend: ein Halbleitersubstrat; eine Interconnect-Struktur, die über einer oberen Oberfläche des Halbleitersubstrats angeordnet ist, wobei die Interconnect-Struktur aufweist: - eine unterste Metallschicht; - mehrere Zwischenmetallschichten, die auf verschiedenen Höhen über der untersten Metallschicht angeordnet sind; - mehrere obere Metallschichten, die auf verschiedenen Höhen über den Zwischenmetallschichten angeordnet sind; und - eine Bondpad-Schicht, die über den mehreren oberen Metallschichten angeordnet ist, wobei jede der mehreren oberen Metallschichten eine Breite und eine Dicke aufweist, die größer als eine Breite und eine Dicke jeder der mehreren Zwischenmetallschichten ist; und eine ferroelektrische Kondensatorstruktur, die innerhalb der Interconnect-Struktur angeordnet ist, wobei die ferroelektrische Kondensatorstruktur aufweist: eine untere Elektrodenstruktur, die über einer obersten Zwischenmetallschicht der mehreren Zwischenmetallschichten angeordnet ist; eine ferroelektrische Struktur über der unteren Elektrodenstruktur; und eine obere Elektrodenstruktur, die unter einer untersten oberen Metallschicht der mehreren oberen Metallschichten angeordnet ist.
  15. Integrierte Schaltung nach Anspruch 14, wobei die ferroelektrische Kondensatorstruktur einen oberen ferroelektrischen Abschnitt, der eine erste Breite aufweist, und einen unteren ferroelektrischen Abschnitt aufweist, der eine zweite Breite aufweist, welche größer als die erste Breite ist, so dass ein Vorsprung einer Höhe entspricht, auf der der obere ferroelektrische Abschnitt auf den unteren ferroelektrischen Abschnitt trifft, und wobei die integrierte Schaltung ferner aufweist: eine dielektrische Seitenwand-Abstandhalterstruktur, die auf dem Vorsprung angeordnet ist und äußerste Seitenwände der oberen Elektrodenstruktur bedeckt.
  16. Integrierte Schaltung nach Anspruch 15, ferner aufweisend: einen leitfähigen Rückstand, der entlang äußerster Seitenwände der dielektrischen Seitenwand-Abstandhalterstruktur, entlang äußerster Seitenwände der ferroelektrischen Struktur und entlang äußerster Seitenwände der unteren Elektrodenstruktur angeordnet ist.
  17. Integrierte Schaltung nach einem der Ansprüche 14 bis 16, ferner aufweisend: eine Sperrschicht entlang der äußeren Seitenwände eines unteren Abschnitts der unteren Elektrodenstruktur und entlang einer unteren Fläche des unteren Abschnitts der unteren Elektrodenstruktur.
  18. Integrierte Schaltung nach einem der Ansprüche 14 bis 17, wobei die untere Elektrodenstruktur, die ferroelektrische Struktur und die obere Elektrodenstruktur jeweils einen U-förmigen Querschnitt aufweisen und konzentrisch sind.
  19. Integrierte Schaltung nach einem der Ansprüche 14 bis 18, ferner aufweisend: eine dielektrische Seitenwand-Abstandhalterstruktur, die sich durchgehend von einer oberen Oberfläche der oberen Elektrodenstruktur zu einer unteren Fläche der unteren Elektrodenstruktur erstreckt.
  20. Integrierte Schaltung nach einem der Ansprüche 14 bis 19, wobei die Breite jeder der mehreren oberen Metallschichten größer als 0,1 Mikrometer ist und die Dicke jeder der mehreren oberen Metallschichten 1500 Ängström bis 10000 Ängström beträgt, und wobei die Breite jeder der mehreren Zwischenmetallschichten größer als 50 Nanometer ist und die Dicke jeder der mehreren Zwischenmetallschichten 500 Ängström bis 1500 Ängström beträgt.
DE102021118788.5A 2021-07-15 2021-07-21 VERFAHREN UND STRUKTUREN FÜR VERBESSERTEN FERROELEKTRISCHEN DIREKTZUGRIFFSSPEICHER (FeRAM) Pending DE102021118788A1 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US17/376,531 2021-07-15
US17/376,531 US11723213B2 (en) 2018-09-28 2021-07-15 Method and structures pertaining to improved ferroelectric random-access memory (FeRAM)

Publications (1)

Publication Number Publication Date
DE102021118788A1 true DE102021118788A1 (de) 2023-01-19

Family

ID=83807152

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102021118788.5A Pending DE102021118788A1 (de) 2021-07-15 2021-07-21 VERFAHREN UND STRUKTUREN FÜR VERBESSERTEN FERROELEKTRISCHEN DIREKTZUGRIFFSSPEICHER (FeRAM)

Country Status (4)

Country Link
KR (1) KR20230012403A (de)
CN (1) CN115700914A (de)
DE (1) DE102021118788A1 (de)
TW (1) TWI773492B (de)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117080163B (zh) * 2023-10-11 2024-02-23 芯耀辉科技有限公司 一种芯片结构及其形成方法、芯片封装结构及其形成方法

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7679133B2 (en) 2007-11-08 2010-03-16 Samsung Electronics Co., Ltd. Vertical-type non-volatile memory devices
US20110233648A1 (en) 2010-03-26 2011-09-29 Samsung Electronics Co., Ltd. Three-Dimensional Semiconductor Memory Devices And Methods Of Fabricating The Same
US8553466B2 (en) 2010-03-04 2013-10-08 Samsung Electronics Co., Ltd. Non-volatile memory device, erasing method thereof, and memory system including the same
US8559235B2 (en) 2010-08-26 2013-10-15 Samsung Electronics Co., Ltd. Nonvolatile memory device, operating method thereof and memory system including the same
US8654587B2 (en) 2010-08-11 2014-02-18 Samsung Electronics Co., Ltd. Nonvolatile memory devices, channel boosting methods thereof, programming methods thereof, and memory systems including the same
US20200106011A1 (en) 2018-09-27 2020-04-02 Taiwan Semiconductor Manufacturing Co., Ltd. Bottom electrode structure in memory device
US20200105772A1 (en) 2018-09-28 2020-04-02 Taiwan Semiconductor Manufacturing Co., Ltd. METHOD AND STRUCTURES PERTAINING TO IMPROVED FERROELECTRIC RANDOM-ACCESS MEMORY (FeRAM)
US20200295084A1 (en) 2018-10-23 2020-09-17 Taiwan Semiconductor Manufacturing Co., Ltd. Method to form memory cells separated by a void-free dielectric structure
US20210098685A1 (en) 2019-09-30 2021-04-01 Taiwan Semiconductor Manufacturing Co., Ltd. Spacer scheme and method for mram
US20210210681A1 (en) 2020-01-03 2021-07-08 Taiwan Semiconductor Manufacturing Co., Ltd. Structure improving reliability of top electrode contact for resistance switching ram having cells of varying height

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000156480A (ja) * 1998-09-03 2000-06-06 Hitachi Ltd 半導体集積回路装置およびその製造方法
US8552484B2 (en) * 2004-07-02 2013-10-08 Fujitsu Semiconductor Limited Semiconductor device and method for fabricating the same
US8541819B1 (en) * 2010-12-09 2013-09-24 Monolithic 3D Inc. Semiconductor device and structure
KR102661670B1 (ko) * 2019-08-09 2024-04-29 삼성전자주식회사 블로킹 층을 갖는 반도체 소자

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7679133B2 (en) 2007-11-08 2010-03-16 Samsung Electronics Co., Ltd. Vertical-type non-volatile memory devices
US8553466B2 (en) 2010-03-04 2013-10-08 Samsung Electronics Co., Ltd. Non-volatile memory device, erasing method thereof, and memory system including the same
US20110233648A1 (en) 2010-03-26 2011-09-29 Samsung Electronics Co., Ltd. Three-Dimensional Semiconductor Memory Devices And Methods Of Fabricating The Same
US8654587B2 (en) 2010-08-11 2014-02-18 Samsung Electronics Co., Ltd. Nonvolatile memory devices, channel boosting methods thereof, programming methods thereof, and memory systems including the same
US8559235B2 (en) 2010-08-26 2013-10-15 Samsung Electronics Co., Ltd. Nonvolatile memory device, operating method thereof and memory system including the same
US20200106011A1 (en) 2018-09-27 2020-04-02 Taiwan Semiconductor Manufacturing Co., Ltd. Bottom electrode structure in memory device
US20200105772A1 (en) 2018-09-28 2020-04-02 Taiwan Semiconductor Manufacturing Co., Ltd. METHOD AND STRUCTURES PERTAINING TO IMPROVED FERROELECTRIC RANDOM-ACCESS MEMORY (FeRAM)
US20200295084A1 (en) 2018-10-23 2020-09-17 Taiwan Semiconductor Manufacturing Co., Ltd. Method to form memory cells separated by a void-free dielectric structure
US20210098685A1 (en) 2019-09-30 2021-04-01 Taiwan Semiconductor Manufacturing Co., Ltd. Spacer scheme and method for mram
US20210210681A1 (en) 2020-01-03 2021-07-08 Taiwan Semiconductor Manufacturing Co., Ltd. Structure improving reliability of top electrode contact for resistance switching ram having cells of varying height

Also Published As

Publication number Publication date
KR20230012403A (ko) 2023-01-26
TW202306082A (zh) 2023-02-01
TWI773492B (zh) 2022-08-01
CN115700914A (zh) 2023-02-07

Similar Documents

Publication Publication Date Title
DE102016100272B4 (de) Integrierter Schaltkreis, der zumindest eine Speicherzelle mit einer Datenspeicherschicht enthält, und Verfahren zu dessen Herstellung
DE102021100089B4 (de) Dreidimensionale speichervorrichtung und verfahren
DE102018100023A1 (de) Resistive direktzugriffspeicherzelle (rram-zelle) mit ausgesparten seitenwänden der unteren elektrode
DE102018122524A1 (de) Struktur und Verfahren zum Freilegen von Speicherzellen mit unterschiedlichen Größen
DE102019103777B4 (de) Verfahren zum Herstellen von Speicherzellen, die durch eine hohlraumfreie dielektrische Struktur getrennt sind, und zugehöriger integrierter Chip
DE3922456A1 (de) Halbleiterspeichereinrichtung und verfahren zur herstellung derselben
DE102019113416A1 (de) Durchkontaktierungs-Aufsetzverbesserung für Speicherbauelement
DE102020128421A1 (de) Durch Abstandhalter definierter Backendtransistor als Speicherauswahl
DE102018122339A1 (de) Verschlussschicht-schema zum verbessern der rram-leistung
DE102020126631B4 (de) Speicheranordnungen enthaltend Dummy-Bereiche und Verfahren zu ihrer Herstellung
DE102020128755A1 (de) Speicherarray-treppenstruktur
DE102019129279A1 (de) Integrationsverfahren für Speicherzelle
DE102021116207B4 (de) Hohlraum in Metallverschaltungsstruktur und Verfahren zum Herstellen einer solchen Struktur
DE102019104255B4 (de) Speicherstruktur mit FeRAM-Vorrichtung und Verfahren zu deren Herstellung sowie ein integrierter Chip mit einer ersten FeRAM-Zelle und einer zweiten FeRAM-Zelle
DE102021100353A1 (de) Dreidimensionale speichervorrichtung und deren herstellungsverfahren
DE102020133183A1 (de) Back-end-of-line-selektor für speichervorrichtung
DE102021111424A1 (de) Speichervorrichtung und Verfahren zu deren Herstellung
DE102020121161A1 (de) Halbleiterspeichervorrichtungen mit Kontaktstopfen
DE102020110480A1 (de) Middle-of-line-interconnect-struktur und herstellungsverfahren
DE102020122380B3 (de) Datenspeicherelement und herstellungsverfahren dafür
DE102021118788A1 (de) VERFAHREN UND STRUKTUREN FÜR VERBESSERTEN FERROELEKTRISCHEN DIREKTZUGRIFFSSPEICHER (FeRAM)
DE102021102536A1 (de) Dreidimensionales Speicherbauelement und Verfahren
DE102021115692A1 (de) Grenzflächenstruktur einer unteren elektrode für einen speicher
DE10053170A1 (de) Speicherkondensator und zugehörige Kontaktierungsstruktur sowie Verfahren zu deren Herstellung
DE102019118100A1 (de) VERFAHREN UND STRUKTUREN BEZÜGLICH VERBESSERTEN FERROELEKTRISCHEN DIREKTZUGRIFFSSPEICHERS (FeRAM)

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R079 Amendment of ipc main class

Free format text: PREVIOUS MAIN CLASS: H01L0027115070

Ipc: H10B0053300000