DE102021111424A1

DE102021111424A1 - Speichervorrichtung und Verfahren zu deren Herstellung

Info

Publication number: DE102021111424A1
Application number: DE102021111424.1A
Authority: DE
Inventors: Hsia-Wei CHEN; Chih-Hung Pan; Chih-Hsiang Chang; Yu-Wen LIAO; Wen-Ting Chu
Original assignee: Taiwan Semiconductor Manufacturing Co TSMC Ltd
Current assignee: Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date: 2020-06-25
Filing date: 2021-05-04
Publication date: 2021-12-30
Also published as: KR20220000374A; US11723294B2; US20230329128A1; TWI816130B; KR102649182B1; CN113517398A; TW202201736A; US20210408373A1

Abstract

Es wird ein Verfahren zum Herstellen einer Speichervorrichtung bereitgestellt. Das Verfahren umfasst die folgenden Schritte: Herstellen einer Untere-Elektrode-Schicht über einem Substrat; Herstellen einer Pufferschicht über der Untere-Elektrode-Schicht; Durchführen einer Oberflächenbehandlung an einer Oberseite der Pufferschicht; Abscheiden einer resistiven Schaltschicht über der Oberseite der Pufferschicht nach dem Durchführen der Oberflächenbehandlung; Herstellen einer oberen Elektrode über der resistiven Schaltschicht; und Strukturieren der resistiven Schaltschicht zu einem resistiven Schaltelement unter der oberen Elektrode.

Description

Hintergrund
Bei integrierten Schaltkreisvorrichtungen (IC-Vorrichtungen) ist der resistive Direktzugriffsspeicher (RRAM) eine aufkommende Technologie für nichtflüchtige Speichervorrichtungen der nächsten Generation. Der RRAM ist eine Speicherstruktur mit einer Matrix von RRAM-Zellen, die jeweils ein Datenbit unter Verwendung von Widerstandswerten statt elektronischen Ladungen speichern. Insbesondere weist eine RRAM-Zelle eine resistive Schaltschicht auf, deren Widerstand so eingestellt werden kann, dass er eine logische „o“ oder eine logische „1“ darstellt.
Figurenliste
Aspekte der vorliegenden Erfindung lassen sich am besten anhand der folgenden detaillierten Beschreibung in Verbindung mit den beiliegenden Zeichnungen verstehen. Es ist zu beachten, dass gemäß der branchenüblichen Praxis verschiedene Merkmale nicht maßstabsgetreu dargestellt sind. Vielmehr können die Abmessungen der verschiedenen Merkmale zugunsten einer klaren Erläuterung willkürlich vergrößert oder verkleinert sein.

Die 1 bis 8 zeigen verschiedene Stufen der Herstellung einer Speichervorrichtung gemäß einigen Ausführungsformen der vorliegenden Erfindung.
9 ist eine Schnittansicht einer Speichervorrichtung gemäß einigen Ausführungsformen der vorliegenden Erfindung.
10 ist eine Schnittansicht einer Speichervorrichtung gemäß einigen Ausführungsformen der vorliegenden Erfindung.
Die 11 bis 17 zeigen verschiedene Stufen der Herstellung einer Speichervorrichtung gemäß einigen Ausführungsformen der vorliegenden Erfindung.
18 ist eine Schnittansicht einer Speichervorrichtung gemäß einigen Ausführungsformen der vorliegenden Erfindung.

Detaillierte Beschreibung
Die nachstehende Beschreibung liefert viele verschiedene Ausführungsformen oder Beispiele zum Implementieren verschiedener Merkmale des bereitgestellten Gegenstands. Nachstehend werden spezielle Beispiele für Komponenten und Anordnungen beschrieben, um die vorliegende Erfindung zu vereinfachen. Diese sind natürlich lediglich Beispiele und sollen nicht beschränkend sein. Zum Beispiel kann die Herstellung eines ersten Elements über oder auf einem zweiten Element in der nachstehenden Beschreibung Ausführungsformen umfassen, bei denen das erste und das zweite Element in direktem Kontakt hergestellt werden, und sie kann auch Ausführungsformen umfassen, bei denen zusätzliche Elemente zwischen dem ersten und dem zweiten Element hergestellt werden können, sodass das erste und das zweite Element nicht in direktem Kontakt sind. Darüber hinaus können in der vorliegenden Erfindung Bezugszahlen und/oder -buchstaben in den verschiedenen Beispielen wiederholt werden. Diese Wiederholung dient der Einfachheit und Übersichtlichkeit und schreibt an sich keine Beziehung zwischen den verschiedenen erörterten Ausführungsformen und/oder Konfigurationen vor.
Darüber hinaus können hier räumlich relative Begriffe, wie etwa „darunter befindlich“, „unter“, „untere(r)“/„unteres“, „darüber befindlich“, „obere(r)“/„oberes“ und dergleichen, zur einfachen Beschreibung der Beziehung eines Elements oder einer Struktur zu einem oder mehreren anderen Elementen oder Strukturen verwendet werden, die in den Figuren dargestellt sind. Die räumlich relativen Begriffe sollen zusätzlich zu der in den Figuren dargestellten Orientierung andere Orientierungen der in Gebrauch oder in Betrieb befindlichen Vorrichtung umfassen. Die Vorrichtung kann anders ausgerichtet werden (um 90 Grad gedreht oder in einer anderen Orientierung), und die räumlich relativen Deskriptoren, die hier verwendet werden, können entsprechend interpretiert werden.
RRAM-Vorrichtungen (RRAM: resistiver Direktzugriffsspeicher) haben jeweils eine untere Elektrode, die durch eine dielektrische Datenspeicherschicht mit einem variablen Widerstand von einer darüber befindlichen oberen Elektrode getrennt ist. RRAM-Vorrichtungen sind so konfiguriert, dass sie Daten auf Grund eines resistiven Zustands der dielektrischen Datenspeicherschicht speichern. Zum Beispiel kann die dielektrische Datenspeicherschicht einen hochohmigen Zustand, der mit einem ersten Datenzustand (z. B. einer „o“) assoziiert ist, oder einen niederohmigen Zustand haben, der mit einem zweiten Datenzustand (z. B. einer „1“) assoziiert ist.
Während des Betriebs einer RRAM-Vorrichtung werden Vorspannungen an die untere und die obere Elektrode angelegt, um einen resistiven Zustand der dielektrischen Datenspeicherschicht reversibel zu ändern. Die Vorspannungen ändern den resistiven Zustand der dielektrischen Datenspeicherschicht durch Steuern der Wanderung von Sauerstoff zwischen den Elektroden und der dielektrischen Datenspeicherschicht, um leitfähige Filamente, die sich durch die dielektrische Datenspeicherschicht erstrecken, entweder zu erzeugen oder zu unterbrechen. Zum Beispiel kann eine erste Gruppe von Vorspannungen bewirken, dass leitfähige Pfade/Filamente (z. B. Ketten von Sauerstoff-Leerstellen) quer über die dielektrische Datenspeicherschicht entstehen, um einen niederohmigen Zustand zu realisieren, während durch eine zweite Gruppe von Vorspannungen leitfähige Pfade/Filamente in der Datenspeicherschicht unterbrochen werden können, um einen hochohmigen Zustand zu erzielen.
Es ist erkannt worden, dass wenn ein leitfähiges Filament zum Erzielen eines niederohmigen Zustands erzeugt wird, die Vorspannungen bewirken können, dass Sauerstoff aus der dielektrischen Datenspeicherschicht tief in eine obere Elektrode und/oder eine darüber befindliche Schicht hinein wandert. Wenn sich jedoch Sauerstoff weit von der dielektrischen Datenspeicherschicht entfernt, kann es schwierig sein, den Sauerstoff zu der dielektrischen Datenspeicherschicht zurück zu ziehen, sodass anschließend das leitfähige Filament unterbrochen wird. Da eine RRAM-Vorrichtung über viele Zyklen betrieben wird, nimmt die Menge von Sauerstoff zu, der tief in die obere Elektrode und/oder die darüber befindliche Schicht hinein wandert, wodurch wiederum die dielektrische Datenspeicherschicht beschädigt wird und ein HRB-Problem (HRB: Hard Reset Bit) entsteht, was schließlich zu einem RRAM-Ausfall führt.
Ausführungsformen der vorliegenden Erfindung betreffen eine RRAM-Vorrichtung mit einer dielektrischen Datenspeicherschicht, die über einer behandelten Oberfläche hergestellt wird, wobei die behandelte Oberfläche eine erhöhte Menge von Sauerstoff-Leerstellen hat. Durch Erhöhen der Menge von Sauerstoff-Leerstellen der Oberfläche wird auch die Menge von Sauerstoff-Leerstellen in der dielektrischen Datenspeicherschicht erhöht, sodass der Sauerstoff dicht an der dielektrischen Datenspeicherschicht gehalten werden kann und die Zuverlässigkeit der RRAM-Vorrichtung verbessert werden kann.
Gemäß verschiedenen beispielhaften Ausführungsformen werden eine RRAM-Vorrichtung und ein Verfahren zu deren Herstellung bereitgestellt. Außerdem werden die Zwischenstufen der Herstellung der RRAM-Vorrichtung erläutert. Abwandlungen von Ausführungsformen werden erörtert. In den verschiedenen Darstellungen und erläuternden Ausführungsformen werden ähnliche Bezugszahlen zum Bezeichnen von ähnlichen Elementen verwendet.
Die 1 bis 8 zeigen verschiedene Stufen bei der Herstellung einer Speichervorrichtung gemäß einigen Ausführungsformen der vorliegenden Erfindung. Die Erläuterung ist lediglich beispielhaft und soll die vorliegende Erfindung nicht über das hinaus beschränken soll, was explizit in den nachstehenden Ansprüchen dargelegt ist. Es versteht sich, dass weitere Schritte vor, während und nach den in den 1 bis 8 gezeigten Schritten vorgesehen werden können und bei weiteren Ausführungsformen des Verfahrens einige später beschriebene Schritte ersetzt oder weggelassen werden können. Die Reihenfolge der Schritte/Prozesse ist austauschbar.
1 zeigt ein Halbleitersubstrat mit Transistoren und einer oder mehreren darauf befindlichen metallischen/dielektrischen Schichten 110. Das Halbleitersubstrat kann ein Siliziumsubstrat sein. Alternativ kann das Substrat Folgendes umfassen: einen anderen elementaren Halbleiter, wie etwa Germanium; einen Verbindungshalbleiter, wie etwa Siliziumcarbid; einen Legierungshalbleiter, wie etwa Siliziumgermanium; oder Kombinationen davon. Bei einigen Ausführungsformen ist das Substrat ein Halbleiter-auf-Isolator-Substrat (SOI-Substrat). Das Substrat kann dotierte Bereiche, wie etwa p-Wannen und n-Wannen, aufweisen. Die Transistoren werden mit geeigneten Transistor-Herstellungsverfahren hergestellt, und sie können Planartransistoren, wie etwa Polysilizium-Gate-Transistoren oder High-k-Metallgate-Transistoren, oder Multigate-Transistoren, wie etwa Finnen-Feldeffekttransistoren, sein. Nachdem die Transistoren hergestellt worden sind, werden eine oder mehrere metallische/dielektrische Schichten 110 eines Mehrebenen-Interconnects (MLI) über den Transistoren hergestellt.
Die metallische/dielektrische Schicht 110 weist ein oder mehrere leitfähige Strukturelemente 112 auf, die in eine Zwischenschichtdielektrikum-Schicht (ILD-Schicht) 114 eingebettet sind. Die ILD-Schicht 114 kann Siliziumoxid, Fluorsilicatglas (FSG), Kohlenstoff-dotiertes Siliziumoxid, TEOS-Oxid (TEOS: Tetraethylorthosilicat), Phosphorsilicatglas (PSG), Borphosphorsilicatglas (BPSG), Black Diamond® (Fa. Applied Materials, Santa Clara, Kalifornien), amorpher Fluorkohlenstoff, ein dielektrisches Low-k-Material oder dergleichen oder eine Kombination davon sein. Die leitfähigen Strukturelemente 112 können Aluminium, eine Aluminiumlegierung, Kupfer, eine Kupferlegierung, Titan, Titannidrid, Tantal, Tantalnitrid, Wolfram, Cobalt oder dergleichen und/oder eine Kombination davon sein. Das Substrat kann außerdem aktive und passive Bereiche aufweisen, die sich zum Beispiel unter den metallischen/dielektrischen Schichten 110 befinden. Diese weiteren Komponenten sind der Übersichtlichkeit halber in den Figuren nicht dargestellt.
Auf den metallischen/dielektrischen Schichten 110 kann eine dielektrische Schicht 120 hergestellt werden. Die dielektrische Schicht 120 kann Siliziumcarbid, Siliziumoxidnitrid, Siliziumnitrid, Kohlenstoff-dotiertes Siliziumnitrid oder Kohlenstoff-dotiertes Siliziumoxid sein. Die dielektrische Schicht 120 kann eine oder mehrere Schichten aufweisen. Bei einigen Ausführungsformen wird ein Material für eine obere Schicht der dielektrischen Schicht 120 so gewählt, dass es eine CMP-Beständigkeit (CMP: chemisch-mechanische Polierung) hat, die von der eines Untere-Elektrode-Materials, das in späteren Prozessen abgeschieden wird, verschieden ist. Die dielektrische Schicht 120 wird mit einem CVD-Prozess (CVD: chemische Aufdampfung), wie etwa plasmaunterstützte CVD (PECVD), chemische Aufdampfung mit einem Plasma hoher Dichte (HDP-CVD), ICP-CVD (ICP: induktiv gekoppeltes Plasma) oder thermische CVD, über der metallischen/dielektrischen Schicht 110 abgeschieden.
In der dielektrischen Schicht 120 werden Untere-Elektrode-Durchkontaktierungen (BEVAs) 130 hergestellt. Ein beispielhaftes Verfahren zum Herstellen der BEVAs 130 umfasst Folgendes: Ätzen einer Öffnung O1 in der dielektrischen Schicht 120 und Freilegen eines Teils des leitfähigen Strukturelements 112; und Füllen der Öffnung O1 mit geeigneten leitfähigen Materialien, wodurch die BEVA 130 entsteht. Bei einigen Ausführungsformen wird nach dem Füllen der Öffnung O1 mit den leitfähigen Materialien ein Planarisierungsprozess, wie etwa ein CMP-Prozess, durchgeführt, um überschüssige leitfähige Materialien außerhalb der Öffnung O1 zu entfernen. Bei einigen Ausführungsformen wird die BEVA 130 mit einer darunter befindlichen elektrischen Komponente, wie etwa einem Transistor, durch das leitfähige Strukturelement 112 elektrisch verbunden.
Bei einigen Ausführungsformen ist die BEVA 130 eine mehrschichtige Struktur, die zum Beispiel eine Diffusionssperrschicht und ein Füllmetall aufweist, das eine Aussparung in der Diffusionssperrschicht füllt. Bei einigen Ausführungsformen ist die Diffusionssperrschicht eine Titannitridschicht (TiN-Schicht) oder eine Tantalnitridschicht (TaN-Schicht), die als eine geeignete Sperrschicht zum Vermeiden einer Metalldiffusion fungieren kann. Die Herstellung der Diffusionssperrschicht kann zum Beispiel durch CVD, PVD, ALD oder dergleichen und/oder eine Kombination davon erfolgen. Bei einigen Ausführungsformen ist das Füllmetall Titan (Ti), Tantal (Ta), Platin (Pt), Ruthenium (Ru), Wolfram (W), Aluminium (AI), Kupfer (Cu), TiN, TaN oder dergleichen und/oder eine Kombination davon. Das Abscheiden des Füllmetalls kann zum Beispiel durch CVD, PVD, ALD oder dergleichen und/oder eine Kombination davon erfolgen.
Dann wird eine Untere-Elektrode-Stapelschicht 140 so über der BEVA 130 und der dielektrischen Schicht 120 hergestellt, dass sie sich entlang einer Oberseite der BEVA 130 und einer Oberseite der dielektrischen Schicht 120 erstreckt. Die Untere-Elektrode-Stapelschicht 140 kann eine einschichtige Struktur oder eine mehrschichtige Struktur sein. Die Untere-Elektrode-Stapelschicht 140 weist zum Beispiel eine erste Elektrodenschicht 142, eine zweite Elektrodenschicht 144 über der ersten Elektrodenschicht 142 und eine Pufferschicht 146 über der zweiten Elektrodenschicht 144 auf.
Bei einigen Ausführungsformen kann die erste Elektrodenschicht 142 Titan (Ti), Tantal (Ta), Platin (Pt), Ruthenium (Ru), Wolfram (W), Aluminium (AI), Kupfer (Cu), TiN, TaN oder dergleichen und/oder eine Kombination davon aufweisen. Das Herstellen der ersten Elektrodenschicht 142 kann zum Beispiel durch CVD, PVD, ALD oder dergleichen und/oder eine Kombination davon erfolgen.
Bei einigen Ausführungsformen wird über der ersten Elektrodenschicht 142 die zweite Elektrodenschicht 144 hergestellt. Die zweite Elektrodenschicht 144 kann ein anderes Material als die erste Elektrodenschicht 142 aufweisen. Zum Beispiel kann die zweite Elektrodenschicht 144 Ru, Ti, W, Ni, Al, Pd oder Co oder eine Kombination davon aufweisen. Bei einigen Ausführungsformen kann die zweite Elektrodenschicht 144 inaktiver als die erste Elektrodenschicht 142 sein. Zum Beispiel kann die zweite Elektrodenschicht 144 inerter gegen Sauerstoff als die erste Elektrodenschicht 142 sein. Bei einigen Ausführungsformen kann die zweite Elektrodenschicht 144 Edelmetalle aufweisen, während die erste Elektrodenschicht 142 Nicht-Edelmetalle aufweisen kann. Zum Beispiel kann die zweite Elektrodenschicht 144 Ru, Pd oder dergleichen aufweisen, und die erste Elektrodenschicht 142 kann Ti, Ta, Al, W, TiN, TaN oder dergleichen aufweisen. Die zweite Elektrodenschicht 144 kann durch ALD abgeschieden werden. Alternativ kann die zweite Elektrodenschicht 144 mit einem stromlosen Plattierungsprozess oder einem anderen geeigneten Verfahren abgeschieden werden.
Bei einigen Ausführungsformen wird über der zweiten Elektrodenschicht 144 die Pufferschicht 146 hergestellt. Die Pufferschicht 146 kann ein anderes Material als die zweite Elektrodenschicht 144 aufweisen. Bei einigen Ausführungsformen kann die Pufferschicht 146 aktiver als die zweite Elektrodenschicht 144 sein. Zum Beispiel kann bei einigen Ausführungsformen die Pufferschicht 146 Nicht-Edelmetalle aufweisen, während die zweite Elektrodenschicht 144 Edelmetalle aufweisen kann. Die Pufferschicht 146 kann zum Beispiel Tantal, TaN oder eine Kombination davon aufweisen. Die Pufferschicht 146 kann durch ALD abgeschieden werden. Alternativ wird die Pufferschicht 146 mit einem stromlosen Plattierungsprozess oder einem anderen geeigneten Verfahren abgeschieden. Die Pufferschicht 146 kann eine Dicke von etwa 5 Å bis etwa 20 Å haben. Wenn die Dicke der Pufferschicht 146 größer als etwa 20 Å ist, kann eine Formierungsspannung zum Triggern der RRAM-Vorrichtung zu hoch sein, um dem Gate-Oxid einer Logikvorrichtung standzuhalten, die die Anforderungen an Hochspannungs-Logikvorrichtungen erfüllt, die mehr Chipfläche einnehmen können. Wenn hingegen die Dicke der Pufferschicht 146 kleiner als etwa 5 Å ist, kann durch die spätere Oberflächenbehandlung, die an einer Oberseite 146T der Pufferschicht 146 durchgeführt wird, die Oberseite 146T nicht defektfrei werden, wodurch wiederum der zyklische Durchlauf einer resistiven Schaltschicht 150 (siehe 3) nicht verbessert wird.
Kommen wir nun zu 2. An der Oberseite 146T der Pufferschicht 146 wird eine Oberflächenbehandlung durch Einleiten eines Gases oder Plasmas in die Oberseite 146T der Pufferschicht 146 durchgeführt. Das Gas oder Plasma kann ein oxid- oder stickstoffhaltiges Gas sein. Zum Beispiel kann das Gas oder Plasma O2 oder N₂O sein. Bei einigen Ausführungsformen kann die Oberflächenbehandlung in einer Ex-situ-Kammer nach der Herstellung der Pufferschicht 146 erfolgen. Nach der Oberflächenbehandlung kann die Oberseite 146T der Pufferschicht 146 Defekte aufweisen, wie etwa freie Bindungen oder Sauerstoff-Leerstellen. Mit anderen Worten, durch die Oberflächenbehandlung können Sauerstoff-Leerstellen über einer Oberseite der Untere-Elektrode-Stapelschicht 140 entstehen.
Bei einigen Ausführungsformen kann durch die Oberflächenbehandlung ein oberer Teil der Pufferschicht 146, der an die Oberseite 146T angrenzt, in eine metallhaltige Verbundschicht umgewandelt werden. Zum Beispiel kann durch die Oberflächenbehandlung ein oberer Teil der Pufferschicht 146, der an die Oberseite 146T angrenzt, oxidiert werden. Der oxidierte obere Teil der Pufferschicht 146 kann nachstehend als eine metallhaltige Oxidschicht 146P bezeichnet werden. Die metallhaltige Oxidschicht 146P kann dasselbe Metall wie die Pufferschicht 146 aufweisen. Das Metall, das in der metallhaltigen Oxidschicht 146P und der Pufferschicht 146 enthalten ist, kann ein Nicht-Edelmetall sein. Während die Pufferschicht 146 zum Beispiel Tantal oder TaN aufweist, kann die metallhaltige Oxidschicht 146P TaO aufweisen. Eine Dicke der metallhaltigen Oxidschicht 146P kann mehrere Angström, zum Beispiel etwa 3 Ä bis etwa 8 Ä, betragen. Bei einigen Ausführungsformen ist die metallhaltige Oxidschicht 146P mittels TEM- und/oder EDX-Analyse zu erkennen (TEM:

Transmissionselektronenmikroskopie; EDX: energiedispersive Röntgenspektroskopie). Bei alternativen Ausführungsformen kann die metallhaltige Oxidschicht 146P gelegentlich zu dünn sein, um erkannt zu werden.

Bei einigen Ausführungsformen wird die Oberflächenbehandlung unter Verwendung des oxidhaltigen Gases (z. B. 02) in einer CVD-Kammer mit einer Leistung von etwa 5 W bis etwa 800 W für eine Dauer von etwa 3 s bis etwa 50 s durchgeführt. Wenn die Leistung größer als etwa 800 W ist oder die Dauer länger als etwa 50 s ist, kann die herzustellende resistive Schaltschicht 150 (siehe 3) Leckverlust-Probleme haben, was zu einem Ausfall der RRAM-Vorrichtung führen kann. Wenn die Leistung hingegen kleiner als etwa 5 W ist oder die Dauer kürzer als etwa 3 s ist, kann der zyklische Durchlauf der herzustellenden resistiven Schaltschicht 150 (siehe 3) nicht effektiv verbessert werden.
Bei einigen Ausführungsformen wird eine Oberflächenbehandlung unter Verwendung eines sickstoffhaltigen Gases (z. B. N₂O) in einer CVD-Kammer mit einer Leistung von etwa 5 W bis etwa 600 W für eine Dauer von etwa 3 s bis etwa 50 s durchgeführt. Wenn die Leistung größer als etwa 600 W ist oder die Dauer länger als etwa 50 s ist, kann die herzustellende resistive Schaltschicht 150 (siehe 3) Leckverlust-Probleme haben, was zu einem Ausfall der RRAM-Vorrichtung führen kann. Wenn die Leistung hingegen kleiner als etwa 5 W ist oder die Dauer kürzer als etwa 3 s ist, kann der zyklische Durchlauf der herzustellenden resistiven Schaltschicht 150 (siehe 3) nicht effektiv verbessert werden.
Kommen wir nun zu 3. Auf der Oberseite 146T werden nacheinander eine resistive Schaltschicht 150, eine Verkappungsschicht 160, eine Obere-Elektrode-Schicht 170 und eine Hartmaskenschicht 180 hergestellt. Bei einigen Ausführungsformen, bei denen die metallhaltige Oxidschicht 146P erkennbar ist, kann die resistive Schaltschicht 150 in Kontakt mit der metallhaltigen Oxidschicht 146P sein. Die abgeschiedene resistive Schaltschicht 150 kann durch die metallhaltige Oxidschicht 146P von der Pufferschicht 146 beabstandet sein. Bei einigen Ausführungsformen, bei denen die metallhaltige Oxidschicht 146P nicht erkennbar ist, kann die resistive Schaltschicht 150 in Kontakt mit der Pufferschicht 146 sein. Die resistive Schaltschicht 150 weist ein Material mit einem variablen Widerstand auf, das so konfiguriert ist, dass es eine reversible Phasenänderung zwischen einem hochohmigen Zustand und einem niederohmigen Zustand durchläuft. Die resistive Schaltschicht 150 kann zum Beispiel High-k-Schichten aufweisen. Bei einigen Ausführungsformen ist die resistive Schaltschicht 150 ein Metalloxid, das Hafniumoxid, Zirconiumoxid, Aluminiumoxid, Nickeloxid, Tantaloxid, Titanoxid oder ein anderes Oxid sein kann, das als eine resistive Schaltschicht verwendet wird. Das Metalloxid kann ein nicht-stöchiometrisches Sauerstoff-Metall-Verhältnis haben. In Abhängigkeit von dem Abscheidungsverfahren können das Sauerstoff-Metall-Verhältnis und andere Prozessbedingungen so angepasst werden, dass spezielle Eigenschaften für die resistive Schaltschicht 150 erzielt werden. Zum Beispiel kann mit einer Gruppe von Bedingungen eine niedrige Formierungsspannung erzielt werden, und mit einer anderen Gruppe von Bedingungen kann eine niedrige Lesespannung erzielt werden. Ein Metalloxid kann abgeschieden werden. Bei einigen Ausführungsformen ist das Metalloxid ein Übergangsmetalloxid. Bei anderen Ausführungsformen ist die resistive Schaltschicht ein Metalloxidnitrid.
Die resistive Schaltschicht 150 kann mit einem geeigneten Verfahren, wie etwa Atomlagenabscheidung (ALD), mit einem Vorläufer, der ein Metall und Sauerstoff enthält, hergestellt werden. Es können auch andere CVD-Verfahren verwendet werden. In einem weiteren Beispiel kann die resistive Schaltschicht 150 durch physikalische Aufdampfung (PVD) hergestellt werden, wie etwa mit einem Sputterprozess mit einem metallischen Target, bei dem Sauerstoff und optional Stickstoff in eine PVD-Kammer eingeleitet werden. In einem noch weiteren Beispiel kann die resistive Schaltschicht 150 durch Elektronenstrahl-Abscheidung hergestellt werden.
Wenn eine hergestellte RRAM-Vorrichtung über viele Zyklen betrieben wird, kann in einigen Fällen Sauerstoff sich weit von der resistiven Schaltschicht 150 entfernen, und es kann schwierig sein, den Sauerstoff zu der resistiven Schaltschicht 150 zurück zu ziehen, sodass anschließend das leitfähige Filament unterbrochen wird, wodurch wiederum die dielektrische Datenspeicherschicht beschädigt wird und ein HRB-Problem entsteht, das schließlich zu einem RRAM-Ausfall führt.
Bei einigen Ausführungsformen der vorliegenden Erfindung wird durch Erhöhen der Menge von Sauerstoff-Leerstellen in der Oberseite 146T, auf der die resistive Schaltschicht 150 hergestellt wird, die Menge von Sauerstoff-Leerstellen in der resistiven Schaltschicht 150 erhöht. Durch diese Konfiguration kann es bei Betrieb einer hergestellten RRAM-Vorrichtung leichter sein, den Sauerstoff zu der resistiven Schaltschicht 150 zurück zu ziehen, um anschließend das leitfähige Filament zu unterbrechen, wodurch die Zuverlässigkeit der RRAM-Vorrichtung verbessert wird.
Bei verschiedenen Ausführungsformen ist die Verkappungsschicht 160 über der resistiven Schaltschicht 150 ein Metall, zum Beispiel Titan, Hafnium, Platin, Ruthenium oder Tantal. Bei einigen Ausführungsformen kann die Verkappungsschicht 160 Hafniumoxid, Aluminiumoxid, Tantaloxid, andere Metalloxid-Verbundschichten oder eine Kombination davon aufweisen. Die Verkappungsschicht 160 kann durch PVD, CVD oder ALD abgeschieden werden.
Die Obere-Elektrode-Schicht 170 kann ein Metall, ein Metallnitrid, dotiertes Polysilizium oder ein anderes geeignetes leitfähiges Material sein. Zum Beispiel kann die Obere-Elektrode-Schicht 170 Tantalnitrid, Titannidrid, Titan, Tantal oder Platin sein. Die Obere-Elektrode-Schicht 170 kann einschichtig oder mehrschichtig sein und kann durch PVD, CVD, ALD oder mit einem anderen geeigneten Verfahren hergestellt werden. Alternativ weist die Obere-Elektrode-Schicht 170 ein anderes leitfähiges Material auf, das zum elektrischen Verbinden der Vorrichtung mit einem anderen Teil einer Interconnect-Struktur zum elektrischen Trassieren geeignet ist. Bei einigen Ausführungsformen können die Verkappungsschicht 160 und die Obere-Elektrode-Schicht 170 aus demselben Material, aber mit unterschiedlichen Prozessen hergestellt werden, um eine bestimmte Materialeigenschaft zu ändern. Bei anderen Ausführungsformen ist zum Beispiel die Verkappungsschicht 160 ein Metall und die Obere-Elektrode-Schicht 170 ist ein Metallnitrid, oder die Verkappungsschicht 160 kann Titan sein und die Obere-Elektrode-Schicht 170 kann Tantalnitrid sein.
Die Hartmaskenschicht 180 kann aus Siliziumnitrid, Siliziumcarbid oder anderen dielektrischen Verbundschichten hergestellt werden. Bei einigen Ausführungsformen wird Siliziumoxidnitrid verwendet. Siliziumoxidnitrid hat eine gute Ätzselektivität gegenüber dem Metall der unteren Elektrode. Es können auch andere Hartmaskenmaterialien verwendet werden, wie etwa Siliziumcarbid, Kohlenstoff-dotiertes Siliziumnitrid oder Siliziumnitrid.
Kommen wir nun zu 4. Die Hartmaskenschicht 180, die Obere-Elektrode-Schicht 170 und die Verkappungsschicht 160 (siehe 3) werden zu einer Hartmaske 182, einer oberen Elektrode 172 bzw. einer Verkappungsschicht 162 strukturiert. Der Strukturierungsprozess kann einen Fotolithografieprozess umfassen, bei dem ein Fotoresist über der Hartmaskenschicht 180 (siehe 3) abgeschieden wird, eine Struktur durch Belichten des Fotoresists definiert wird und das Fotoresist entwickelt wird, um eine Fotoresiststruktur zu erzeugen. Die Fotoresiststruktur wird dann als eine Ätzmaske zum Schützen von gewünschten Teilen der Hartmaskenschicht 180 (siehe 3) verwendet. Die Hartmaskenschicht 180 (siehe 3) kann dann mit einem Ätzprozess strukturiert werden. Bei einigen Ausführungsformen enthält ein Ätzmittel, das zum Strukturieren der Hartmaskenschicht 180 (siehe 3) verwendet wird, eine Ätzchemikalie, die die Gase CF4, CH2F2 und/oder andere Chemikalien enthält. Nach dem Strukturieren wird die Fotoresistmaske entfernt. Bei einigen Ausführungsformen kann die Fotoresistmaske durch Zugeben von Sauerstoff zu dem Ätzmittel entfernt werden. Anschließend wird die Hartmaske 182 als eine Ätzmaske zum Strukturieren der Obere-Elektrode-Schicht 170 und der Verkappungsschicht 160 verwendet. Bei einigen Ausführungsformen wird ein Ätzmittel zum Ätzen eines freiliegenden Teils der Obere-Elektrode-Schicht 170 und der Verkappungsschicht 160 verwendet, der nicht von der Hartmaske 182 bedeckt ist. Der Ätzprozess wird beendet, wenn die resistive Schaltschicht 150 erreicht ist. Es sind Verfahren verfügbar, mit denen das Ende der Ätzung erkannt wird, wenn eine neue Materialschicht erreicht ist, um den Umfang einer Überätzung zu reduzieren.
Kommen wir nun zu 5. Über der Hartmaske 182 und der resistiven Schaltschicht 150 wird eine Abstandshalterschicht 190 abgeschieden. Die Abstandshalterschicht 190 kann aus Siliziumnitrid, Siliziumoxidnitrid oder Siliziumoxid hergestellt werden. Die Abstandshalterschicht 190 kann dadurch hergestellt werden, dass ein Abstandshaltermaterial konform so abgeschieden wird, dass es Oberseiten und Seitenwände der oberen Elektrode 172 und der Verkappungsschicht 162 bedeckt.
Kommen wir nun zu 6. Ein anisotroper Ätzprozess wird durchgeführt, um horizontale Teile der Abstandshalterschicht 190 (siehe 5) zu entfernen und vertikale Teile der Abstandshalterschicht 190 bestehen zu lassen, sodass ein Abstandshalter 192 entsteht. Der Abstandshalter 192 umschließt die Hartmaske 182, die obere Elektrode 172 und die Verkappungsschicht 162 und schützt sie somit gegen spätere Ätzprozesse. Eine Höhe und eine Breite des Abstandshalters 192 nach der Ätzung können durch Einstellen von Abscheidungs- und Ätzparametern angepasst werden.
Gemäß verschiedenen Ausführungsformen wird die Abstandshalter-Ätzung ohne Strukturierung unter Verwendung einer strukturierten Maske durchgeführt, da die Form des konformen Abstandshaltermaterials so geätzt werden kann, dass der Abstandshalter 192 entsteht. Es können aber auch andere Abstandshalterformen durch Strukturieren des Abstandshaltermaterials unter Verwendung einer strukturierten Maske erzeugt werden. Wenn eine strukturierte Maske verwendet wird, kann der Abstandshalter 192 mit geeigneten Formen hergestellt werden. Zum Beispiel kann der Abstandshalter 192 einen Teil über der Hartmaske 182 aufweisen, und die Hartmaske 182 kann obere Ecken aufweisen, um die Speicherstruktur während der Ätzung der unteren Elektrode weiter zu schützen.
Kommen wir nun zu 7. Die resistive Schaltschicht 150, die metallhaltige Oxidschicht 146P, die Pufferschicht 146, die zweite Elektrodenschicht 144 und die erste Elektrodenschicht 142 (siehe 6) werden zu einem resistiven Schaltelement 152, einem metallhaltigen Oxidteil 146P', einem Pufferelement 146', einer zweiten Elektrode 144' bzw. einer ersten Elektrode 142' strukturiert. Der Abstandshalter 192 und die Hartmaske 182 werden als eine Ätzmaske zum Entfernen von Teilen der resistiven Schaltschicht 150, der Pufferschicht 146, der zweiten Elektrodenschicht 144 und der ersten Elektrodenschicht 142 (siehe 6) verwendet. Bei einigen Ausführungsformen können das Pufferelement 146', die zweite Elektrode 144' und die erste Elektrode 142' kollektiv als eine untere Elektrode 140' bezeichnet werden. Mit den vorgenannten Schritten wird eine Speicherstruktur MS hergestellt, die die untere Elektrode 140', den metallhaltigen Oxidteil 146P' über der unteren Elektrode 140', das resistive Schaltelement 152 über dem metallhaltigen Oxidteil 146P', die Verkappungsschicht 162 über dem resistiven Schaltelement 152, die obere Elektrode 172 über der Verkappungsschicht 162 und die Hartmaske 182 über der oberen Elektrode 172 aufweist.
Bei den vorliegenden Ausführungsformen wird die Untere-Elektrode-Stapelschicht 140 (siehe 6) zu der unteren Elektrode 140' strukturiert, nachdem die resistive Schaltschicht 150 und die Obere-Elektrode-Schicht 170 (siehe 5) zu dem resistiven Schaltelement 152 bzw. der oberen Elektrode 172 strukturiert worden sind. Bei alternativen Ausführungsformen kann die Untere-Elektrode-Stapelschicht 140 (siehe 6) zu der unteren Elektrode 140' strukturiert werden, bevor die resistive Schaltschicht 150 und die Obere-Elektrode-Schicht 170 (siehe 5) zu dem resistiven Schaltelement 152 bzw. der oberen Elektrode 172 strukturiert werden. Zum Beispiel kann die Untere-Elektrode-Stapelschicht 140 (siehe 5) zu der unteren Elektrode 140' strukturiert werden, und anschließend werden über der unteren Elektrode 140' die resistive Schaltschicht 150 und die Obere-Elektrode-Schicht 170 (siehe 5) abgeschieden.
Kommen wir nun zu 8. Über der Speicherstruktur MS und der metallischen/dielektrischen Schicht 110 wird mit geeigneten Abscheidungsverfahren eine Zwischenschichtdielektrikum-Schicht (ILD-Schicht) 200 abgeschieden. Die ILD-Schicht 200 kann Siliziumoxid, Extrem-low-k-Siliziumoxid, wie etwa poröses Siliziumoxid, oder ein anderes häufig verwendetes ILD-Material sein. Nach der Herstellung der ILD-Schicht 200 wird eine Obere-Elektrode-Durchkontaktierungsöffnung 200O in die ILD-Schicht 200 geätzt, um die obere Elektrode 172 freizulegen. Dann wird die Obere-Elektrode-Durchkontaktierungsöffnung 200O mit einem leitfähigen Strukturelement 210, wie etwa einem Metall, gefüllt. Durch das Füllen können auch eine oder mehrere Belag- und Sperrschichten in einem weiteren metallischen Leiter hergestellt werden. Die Belag- und/oder Sperrschichten können leitfähig sein und durch CVD oder PVD abgeschieden werden. Das Metall kann durch PVD oder mit einem Plattierungsverfahren, wie etwa elektrochemische Plattierung, abgeschieden werden. Nach dem Füllen wird ein Planarisierungsprozess, wie etwa eine CMP, durchgeführt, um überschüssige Teile des leitfähigen Strukturelements 210 zu entfernen.
Über der Speicherstruktur MS und der ILD-Schicht 200 kann eine metallische/dielektrische Schicht 230 hergestellt werden, die eine oder mehrere leitfähige Strukturelemente 232 aufweisen kann, die in eine ILD-Schicht 234 eingebettet sind. Die ILD-Schicht 234 kann Siliziumoxid, Fluorsilicatglas (FSG), Kohlenstoff-dotiertes Siliziumoxid, TEOS-Oxid, PSG, BPSG, Black Diamond®, amorpher Fluorkohlenstoff, ein dielektrisches Low-k-Material oder dergleichen oder eine Kombination davon sein. Die leitfähigen Strukturelemente 232 können Aluminium, eine Aluminiumlegierung, Kupfer, eine Kupferlegierung, Titan, Titannidrid, Tantal, Tantalnitrid, Wolfram, Cobalt oder dergleichen und/oder eine Kombination davon sein.
Bei einigen Ausführungsformen der vorliegenden Erfindung kann durch die Oberflächenbehandlung der Oberfläche 146T die Menge von Sauerstoff-Leerstellen in dem resistiven Schaltelement 152 erhöht werden, wodurch die Zuverlässigkeit der Speicherstruktur MS verbessert wird. Bei einigen Ausführungsformen kann durch die Oberflächenbehandlung der Oberfläche 146T weiterhin eine Differenz zwischen Strömen vergrößert werden, die bei dem ersten Datenzustand (z. B. „o“) und dem zweiten Datenzustand (z. B. „1“) gemessen werden, wodurch wiederum das Betriebsfenster der Speichervorrichtung verbessert werden kann.
9 ist eine Schnittansicht einer Speichervorrichtung gemäß einigen Ausführungsformen der vorliegenden Erfindung. Die Einzelheiten der vorliegenden Ausführungsformen sind mit Ausnahme der Konfiguration der unteren Elektrode 140' den Einzelheiten der Ausführungsformen der 1 bis 8 ähnlich. Bei den vorliegenden Ausführungsformen kann die untere Elektrode 140' nicht die zweite Elektrode 144' aufweisen. Zum Beispiel ist bei den vorliegenden Ausführungsformen eine Unterseite des Pufferelements 146' in direktem Kontakt mit einer Oberseite der ersten Elektrode 142'. Weitere Einzelheiten der vorliegenden Ausführungsformen sind den vorstehend beschriebenen Einzelheiten ähnlich und werden daher hier nicht wiederholt.
10 ist eine Schnittansicht einer Speichervorrichtung gemäß einigen Ausführungsformen der vorliegenden Erfindung. Die Konfigurationen der vorliegenden Ausführungsformen sind denen der Ausführungsformen der 1 bis 8 ähnlich, mit der Ausnahme, dass durch die Oberflächenbehandlung, die an der Oberseite 146T der Pufferschicht 146 (siehe 1) durchgeführt wird, kein erkennbarer metallhaltiger Oxidteil entstehen kann. Das heißt, die hergestellte Speicherstruktur MS kann zwischen dem Pufferelement 146' der unteren Elektrode 140' und dem resistiven Schaltelement 152 keinen erkennbaren metallhaltigen Oxidteil aufweisen, der dasselbe Metall wie das aufweist, das in dem Pufferelement 146' enthalten ist. Zum Beispiel ist bei den vorliegenden Ausführungsformen eine Unterseite des resistiven Schaltelements 152 in direktem Kontakt mit einer Oberseite des Pufferelements 146', ohne eine TaO-Schicht dazwischen. Weitere Einzelheiten der vorliegenden Ausführungsformen sind den vorstehend beschriebenen Einzelheiten ähnlich und werden daher hier nicht wiederholt.
Die 11 bis 17 zeigen verschiedene Stufen bei der Herstellung einer Speichervorrichtung gemäß einigen Ausführungsformen der vorliegenden Erfindung. Die Konfigurationen der vorliegenden Ausführungsformen sind mit Ausnahme der Formen der Stapelschichten den Konfigurationen der Ausführungsformen der 1 bis 8 ähnlich. Zum Beispiel haben die Stapelschichten ein Aussparungsprofil, das der Öffnung O1 in der dielektrischen Schicht 120 entspricht. Die Erläuterung ist lediglich beispielhaft und soll nicht über das hinaus beschränkend sein, was ausdrücklich in den nachstehenden Ansprüchen dargelegt ist. Es versteht sich, dass weitere Schritte vor, während und nach den in den 11 bis 17 gezeigten Schritten vorgesehen werden können und bei weiteren Ausführungsformen des Verfahrens einige später beschriebene Schritte ersetzt oder weggelassen werden können. Die Reihenfolge der Schritte/Prozesse ist austauschbar.
11 zeigt ein Halbleitersubstrat 102 mit darauf befindlichen Transistoren und einer oder mehreren metallischen/dielektrischen Schichten 110. Das Halbleitersubstrat 102 kann ein Siliziumsubstrat sein. Alternativ kann das Substrat 102 Folgendes umfassen: einen anderen elementaren Halbleiter, wie etwa Germanium; einen Verbindungshalbleiter, wie etwa Siliziumcarbid; einen Legierungshalbleiter, wie etwa Siliziumgermanium; oder Kombinationen davon. Bei einigen Ausführungsformen ist das Substrat 102 ein Halbleiter-auf-Isolator-Substrat (SOI-Substrat). Das Substrat 102 kann dotierte Bereiche, wie etwa p-Wannen und n-Wannen, aufweisen. Die Transistoren werden mit geeigneten Transistor-Herstellungsverfahren hergestellt, und sie können Planartransistoren, wie etwa Polysilizium-Gate-Transistoren oder High-k-Metallgate-Transistoren, oder Multigate-Transistoren, wie etwa Finnen-Feldeffekttransistoren, sein. Nachdem die Transistoren hergestellt worden sind, werden eine oder mehrere metallische/dielektrische Schichten 110 eines Mehrebenen-Interconnects (MLI) über den Transistoren hergestellt. Die metallische/dielektrische Schicht 110 weist ein oder mehrere leitfähige Strukturelemente 112 auf, die in eine ILD-Schicht 114 eingebettet sind.
Bei den vorliegenden Ausführungsformen wird auf der metallischen/dielektrischen Schicht 110 eine dielektrische Schicht 120 hergestellt, und in die dielektrische Schicht 120 wird eine Öffnung O1 geätzt, um einen Teil des leitfähigen Strukturelements 112 in der metallischen/dielektrischen Schicht 110 freizulegen. Die dielektrische Schicht 120 kann ein geeignetes dielektrisches Material, wie etwa Siliziumoxid, aufweisen.
Dann wird eine Untere-Elektrode-Stapelschicht 140 so über der dielektrischen Schicht 120 hergestellt, dass sie die Öffnung O1 füllt. Bei einigen Ausführungsformen kann die Untere-Elektrode-Stapelschicht 140 eine einschichtige Struktur oder eine mehrschichtige Struktur sein. Die Untere-Elektrode-Stapelschicht 140 weist zum Beispiel eine Diffusionssperrschicht 141, eine erste Elektrodenschicht 142 über der Diffusionssperrschicht 141, eine zweite Elektrodenschicht 144 über der ersten Elektrodenschicht 142 und eine Pufferschicht 146 über der zweiten Elektrodenschicht 144 auf.
Bei einigen Ausführungsformen ist die Diffusionssperrschicht 141 eine Titannitridschicht (TiN-Schicht) oder eine Tantalnitridschicht (TaN-Schicht), die als eine Sperrschicht fungieren kann, die zum Vermeiden einer Metalldiffusion geeignet ist. Das Herstellen der Diffusionssperrschicht 141 kann zum Beispiel durch CVD, PVD, ALD oder dergleichen und/oder eine Kombination davon erfolgen.
Bei einigen Ausführungsformen kann die erste Elektrodenschicht 142 Titan (Ti), Tantal (Ta), Platin (Pt), Ruthenium (Ru), Wolfram (W), Aluminium (AI), Kupfer (Cu), TiN, TaN oder dergleichen und/oder eine Kombination davon aufweisen. Das Herstellen der ersten Elektrodenschicht 142 kann zum Beispiel durch CVD, PVD, ALD oder dergleichen und/oder eine Kombination davon erfolgen.
Bei einigen Ausführungsformen kann die zweite Elektrodenschicht 144 Ru, Ti, W, Ni, Al, Pd oder Co oder eine Kombination davon aufweisen. Bei einigen Ausführungsformen kann die zweite Elektrodenschicht 144 inaktiver als die erste Elektrodenschicht 142 sein. Zum Beispiel kann die zweite Elektrodenschicht 144 inerter gegen Sauerstoff als die erste Elektrodenschicht 142 sein. Bei einigen Ausführungsformen kann die zweite Elektrodenschicht 144 Edelmetalle aufweisen, während die erste Elektrodenschicht 142 Nicht-Edelmetalle aufweisen kann. Zum Beispiel kann die zweite Elektrodenschicht 144 Ru, Pd oder dergleichen aufweisen, und die erste Elektrodenschicht 142 kann Ti, Ta, Al, W, TiN, TaN oder dergleichen aufweisen. Die zweite Elektrodenschicht 144 kann durch ALD abgeschieden werden. Alternativ kann die zweite Elektrodenschicht 144 mit einem stromlosen Plattierungsprozess oder einem anderen geeigneten Verfahren abgeschieden werden.
Bei einigen Ausführungsformen wird über der zweiten Elektrodenschicht 144 die Pufferschicht 146 hergestellt. Die Pufferschicht 146 kann aktiver als die zweite Elektrodenschicht 144 sein. Zum Beispiel kann bei einigen Ausführungsformen die Pufferschicht 146 Nicht-Edelmetalle aufweisen, während die zweite Elektrodenschicht 144 Edelmetalle aufweisen kann. Die Pufferschicht 146 kann zum Beispiel Tantal, TaN oder eine Kombination davon aufweisen. Die Pufferschicht 146 kann durch ALD abgeschieden werden. Alternativ wird die Pufferschicht 146 mit einem stromlosen Plattierungsprozess oder einem anderen geeigneten Verfahren abgeschieden.
Bei den vorliegenden Ausführungsformen haben die Diffusionssperrschicht 141, die erste und die zweite Elektrodenschicht 142 und 144 und die Pufferschicht 146 der Untere-Elektrode-Stapelschicht 140 Profile, die der Öffnung O1 in der dielektrischen Schicht 120 entsprechen. Zum Beispiel haben die Diffusionssperrschicht 141, die erste und die zweite Elektrodenschicht 142 und 144 und die Pufferschicht 146 jeweils einen ersten Teil in der Öffnung O1 in der dielektrischen Schicht 120 und einen zweiten Teil über einer Oberseite der dielektrischen Schicht 120. Mit anderen Worten, die Diffusionssperrschicht 141, die erste und die zweite Elektrodenschicht 142 und 144 und die Pufferschicht 146 haben jeweils eine Aussparung über der Öffnung O1 in der dielektrischen Schicht 120.
Kommen wir nun zu 12. An einer Oberseite 146T der Pufferschicht 146 wird eine Oberflächenbehandlung durch Einleiten eines Gases oder Plasmas in die Oberseite 146T der Pufferschicht 146 durchgeführt. Das Gas oder Plasma kann ein oxid- oder stickstoffhaltiges Gas sein. Zum Beispiel kann das Gas oder Plasma O₂ oder N₂O enthalten. Bei einigen Ausführungsformen kann die Oberflächenbehandlung in einer Ex-situ-Kammer nach der Herstellung der Pufferschicht 146 erfolgen. Nach der Oberflächenbehandlung kann die Oberseite 146T der Pufferschicht 146 Defekte aufweisen, wie etwa freie Bindungen oder Sauerstoff-Leerstellen. Mit anderen Worten, durch die Oberflächenbehandlung können Sauerstoff-Leerstellen über einer Oberseite der Untere-Elektrode-Stapelschicht 140 entstehen.
Bei einigen Ausführungsformen kann durch die Oberflächenbehandlung ein oberer Teil der Pufferschicht 146, der an die Oberseite 146T angrenzt, oxidiert werden. Der oxidierte obere Teil der Pufferschicht 146 kann nachstehend als eine metallhaltige Oxidschicht 146P bezeichnet werden. Die metallhaltige Oxidschicht 146P kann dasselbe Metall wie die Pufferschicht 146 aufweisen. Während die Pufferschicht 146 zum Beispiel Tantal oder TaN aufweist, kann die metallhaltige Oxidschicht 146P TaO aufweisen. Bei den vorliegenden Ausführungsformen hat die metallhaltige Oxidschicht 146P ein Profil, das der Öffnung O1 in der dielektrischen Schicht 120 entspricht. Zum Beispiel hat die metallhaltige Oxidschicht 146P einen ersten Teil in der Öffnung O1 in der dielektrischen Schicht 120 und einen zweiten Teil über einer Oberseite der dielektrischen Schicht 120. Mit anderen Worten, die metallhaltige Oxidschicht 146P hat eine Aussparung über der Öffnung O1 in der dielektrischen Schicht 120. Bei einigen Ausführungsformen ist eine Unterseite der metallhaltigen Oxidschicht 146P höher als eine Oberseite der dielektrischen Schicht 120.
Kommen wir zu 13. Auf der Oberseite 146T werden nacheinander eine resistive Schaltschicht 150, eine Verkappungsschicht 160, eine Obere-Elektrode-Schicht 170 und eine Hartmaskenschicht 180 hergestellt. Bei einigen Ausführungsformen ist die resistive Schaltschicht 150 ein Metalloxid, das Hafniumoxid, Zirconiumoxid, Aluminiumoxid, Nickeloxid, Tantaloxid, Titanoxid oder ein anderes Oxid sein kann, das als eine resistive Schaltschicht verwendet wird. Das Metalloxid kann ein nicht-stöchiometrisches Sauerstoff-Metall-Verhältnis haben. In Abhängigkeit von dem Abscheidungsverfahren können das Sauerstoff-Metall-Verhältnis und andere Prozessbedingungen angepasst werden, so angepasst werden, dass spezielle Eigenschaften für die resistive Schaltschicht 150 erzielt werden. Zum Beispiel kann mit einer Gruppe von Bedingungen eine niedrige Formierungsspannung erzielt werden, und mit einer anderen Gruppe von Bedingungen kann eine niedrige Lesespannung erzielt werden. Bei einigen Ausführungsformen der vorliegenden Erfindung wird durch Erhöhen der Menge von Sauerstoff-Leerstellen in der Oberfläche 146T, auf der die resistive Schaltschicht 150 hergestellt wird, auch die Menge von Sauerstoff-Leerstellen in der resistiven Schaltschicht 150 erhöht, sodass die Zuverlässigkeit der herzustellenden RRAM-Vorrichtung verbessert wird. Weitere Einzelheiten zu der Herstellung dieser Schichten sind den vorstehend beschriebenen Einzelheiten ähnlich und werden daher hier nicht wiederholt.
Kommen wir nun zu 14. Die Hartmaskenschicht 180, die Obere-Elektrode-Schicht 170 und die Verkappungsschicht 160 (siehe 13) werden zu einer Hartmaske 182, einer oberen Elektrode 172 bzw. einer Verkappungsschicht 162 strukturiert. Der Strukturierungsprozess kann geeignete Fotolithografie- und Ätzprozesse umfassen. Weitere Einzelheiten zu dem Strukturierungsprozess sind den vorstehend beschriebenen Einzelheiten ähnlich und werden daher hier nicht wiederholt.
Kommen wir nun zu 15. Ein Abstandshalter 192 wird so hergestellt, dass er die Hartmaske 182, die obere Elektrode 172 und die Verkappungsschicht 162 umschließt und sie somit gegen spätere Ätzprozesse schützt. Der Abstandshalter 192 kann aus Siliziumnitrid, Siliziumoxidnitrid oder Siliziumoxid hergestellt werden. Die Herstellung des Abstandshalters 192 kann ein Abscheiden einer Abstandshalterschicht über der Struktur von 14 und ein anschließendes Entfernen von Teilen der Abstandshalterschicht mit einem anisotropen Ätzprozess umfassen. Weitere Einzelheiten zu der Herstellung des Abstandshalters 192 sind vorstehend dargelegt worden und werden daher hier nicht wiederholt.
Kommen wir nun zu 16. Die resistive Schaltschicht 150, die metallhaltige Oxidschicht 146P, die Pufferschicht 146, die zweite Elektrodenschicht 144, die erste Elektrodenschicht 142 und die Diffusionssperrschicht 141 (siehe 15) werden zu einem resistiven Schaltelement 152, einem metallhaltigen Oxidteil 146P', einem Pufferelement 146', einer zweiten Elektrode 144', einer ersten Elektrode 142' bzw. einer Diffusionssperrschicht 141' strukturiert. Der Abstandshalter 192 und die Hartmaske 182 werden als eine Ätzmaske zum Entfernen von Teilen der resistiven Schaltschicht 150, der Pufferschicht 146, der zweiten Elektrodenschicht 144, der ersten Elektrodenschicht 142 und der Diffusionssperrschicht 141 (siehe 15) verwendet. Bei einigen Ausführungsformen können das Pufferelement 146', die zweite Elektrode 144', die erste Elektrode 142' und die Diffusionssperrschicht 141' kollektiv als eine untere Elektrode 140' bezeichnet werden. Mit den vorgenannten Schritten wird eine Speicherstruktur MS hergestellt, die die untere Elektrode 140', das resistive Schaltelement 152, die Verkappungsschicht 162, die obere Elektrode 172 und die Hartmaske 182 aufweist.
Bei den vorliegenden Ausführungsformen hat die untere Elektrode 140' einen Durchkontaktierungsteil 140VP in der dielektrischen Schicht 120 und einen oberen Teil 140TP über einer Oberseite der dielektrischen Schicht 120. Der metallhaltige Oxidteil 146P' (d. h., die behandelte Oberseite 146T) hat einen ersten Teil P1 über dem Durchkontaktierungsteil 140VP der unteren Elektrode 140' und einen zweiten Teil P2 über dem oberen Teil 140TP der unteren Elektrode 140', wobei eine Oberseite des zweiten Teils P2 des metallhaltigen Oxidteils 146P' höher als eine Oberseite des ersten Teils P1 des metallhaltigen Oxidteils 146P' ist. Bei einigen Ausführungsformen ist eine Unterseite des ersten Teils P1 der metallhaltigen Oxidschicht 146P höher als eine Oberseite der dielektrischen Schicht 120.
Kommen wir nun zu 17. Über der Speicherstruktur MS und der metallischen/dielektrischen Schicht 110 wird mit geeigneten Abscheidungsverfahren eine ILD-Schicht 200 abgeschieden. Nach der Herstellung der ILD-Schicht 200 wird eine Obere-Elektrode-Durchkontaktierungsöffnung 200O in die ILD-Schicht 200 geätzt, um die obere Elektrode 172 freizulegen. Dann wird die Obere-Elektrode-Durchkontaktierungsöffnung 200O mit einem leitfähigen Strukturelement 210, wie etwa einem Metall, gefüllt. Durch das Füllen können auch eine oder mehrere Belag- und Sperrschichten in einem weiteren metallischen Leiter hergestellt werden. Über der Speicherstruktur MS kann eine metallische/dielektrische Schicht 230 hergestellt werden, die eine oder mehrere leitfähige Strukturelemente 232 aufweisen kann, die in eine ILD-Schicht 234 eingebettet sind. Weitere Einzelheiten der vorliegenden Ausführungsformen sind den vorstehend beschriebenen Einzelheiten ähnlich und werden daher hier nicht wiederholt.
18 ist eine Schnittansicht einer Halbleitervorrichtung gemäß einigen Ausführungsformen der vorliegenden Erfindung. Die Halbleitervorrichtung weist einen Logikbereich 900 und einen Speicherbereich 910 auf. Der Logikbereich 900 kann eine Schaltung aufweisen, wie etwa einen beispielhaften Logiktransistor 902, zum Verarbeiten von Informationen, die von den Speicherstrukturen MS in dem Speicherbereich 910 empfangen werden, und zum Steuern von Lese- und Schreibfunktionen der Speicherstrukturen MS. Bei einigen Ausführungsformen können die Speicherstrukturen MS denen ähnlich sein, die vorstehend beschrieben worden sind.
Wie gezeigt ist, wird die Halbleitervorrichtung unter Verwendung von vier Metallisierungsschichten, die mit M1 bis M4 bezeichnet sind, mit vier Schichten von Metallisierungsdurchkontaktierungen oder -Interconnects hergestellt, die mit V1 bis V4 bezeichnet sind. Andere Ausführungsformen können mehr oder weniger Metallisierungsschichten und eine entsprechend größere oder kleinere Anzahl von Durchkontaktierungen enthalten. Der Logikbereich 900 weist einen vollständigen Metallisierungsstapel auf, wobei ein Teil jeder der Metallisierungsschichten M1 bis M4 durch die Interconnects V2 bis V4 verbunden ist und V1 den Stapel mit einem Source/Drainkontakt des Logiktransistors 902 verbindet. Der Speicherbereich 910 weist einen vollständigen Metallisierungsstapel, der die Speicherstrukturen MS mit Transistoren 912 in dem Speicherbereich 910 verbindet, und einen partiellen Metallisierungsstapel auf, der eine Sourceleitung (source line) mit Transistoren 912 in dem Speicherbereich 910 verbindet. Die Speicherstrukturen MS sind so dargestellt, dass sie zwischen einer Oberseite der M3-Schicht und einer Unterseite der M4-Schicht hergestellt sind. Die Halbleitervorrichtung weist weiterhin eine Mehrzahl von ILD-Schichten auf. In 18 sind fünf ILD-Schichten, die mit ILDo bis ILD4 bezeichnet sind, so dargestellt, dass sie sich über den Logikbereich 900 und den Speicherbereich 910 erstrecken. Die ILD-Schichten können die verschiedenen Strukturelemente der Halbleitervorrichtung bei zahlreichen Herstellungsschritten elektrisch gegeneinander isolieren und sie baulich abstützen.
Auf Grund der vorstehenden Erörterung ist zu erkennen, dass die vorliegende Erfindung Vorzüge bietet. Es versteht sich, dass andere Ausführungsformen weitere Vorzüge bieten können, hier nicht unbedingt alle Vorzüge genannt worden sind und kein spezieller Vorzug für alle Ausführungsformen erforderlich ist. Ein Vorzug ist, dass die Menge von Sauerstoff-Leerstellen in der resistiven Schaltschicht durch die Oberflächenbehandlung der darunter befindlichen Schicht (z. B. der unteren Elektrode) erhöht wird, sodass es leichter sein kann, den Sauerstoff zurück zu der resistiven Schaltschicht zu ziehen, um anschließend das leitfähige Filament zu unterbrechen, wodurch die Zyklus-Zuverlässigkeit der RRAM-Vorrichtung verbessert wird. Ein weiterer Vorzug ist, dass durch die Oberflächenbehandlung auch eine Differenz zwischen Strömen vergrößert wird, die bei dem ersten Datenzustand (z. B. „o“) und dem zweiten Datenzustand (z. B. „1“) gemessen werden, wodurch wiederum das Betriebsfenster der Speichervorrichtung verbessert werden kann. Bei einigen Ausführungsformen kann durch die Oberflächenbehandlung der tieferliegenden Schicht ein erkennbarer metallhaltiger Oxidteil entstehen.
Bei einigen Ausführungsformen der vorliegenden Erfindung wird ein Verfahren zum Herstellen einer Speichervorrichtung bereitgestellt. Das Verfahren umfasst die folgenden Schritte: Herstellen einer Untere-Elektrode-Schicht über einem Substrat; Herstellen einer Pufferschicht über der Untere-Elektrode-Schicht; Durchführen einer Oberflächenbehandlung an einer Oberseite der Pufferschicht; Abscheiden einer resistiven Schaltschicht über der Oberseite der Pufferschicht nach dem Durchführen der Oberflächenbehandlung; Herstellen einer oberen Elektrode über der resistiven Schaltschicht; und Strukturieren der resistiven Schaltschicht zu einem resistiven Schaltelement unter der oberen Elektrode.
Bei einigen Ausführungsformen der vorliegenden Erfindung wird ein Verfahren zum Herstellen einer Speichervorrichtung bereitgestellt. Das Verfahren umfasst die folgenden Schritte: Herstellen einer Untere-Elektrode-Schicht über einem Substrat; Umwandeln eines oberen Teils der Untere-Elektrode-Schicht in eine metallhaltige Oxidschicht durch Einleiten eines oxidhaltigen Gases in den oberen Teil der Untere-Elektrode-Schicht; Abscheiden einer resistiven Schaltschicht über der metallhaltigen Oxidschicht; Herstellen einer oberen Elektrode über der resistiven Schaltschicht; und Strukturieren der resistiven Schaltschicht zu einem resistiven Schaltelement über der metallhaltigen Oxidschicht.
Gemäß einigen Ausführungsformen der vorliegenden Erfindung, weist eine Speichervorrichtung Folgendes auf: eine untere Elektrode; ein Pufferelement; einen metallhaltigen Oxidteil; ein resistives Schaltelement; und eine obere Elektrode. Das Pufferelement ist über der unteren Elektrode angeordnet. Der metallhaltige Oxidteil ist über dem Pufferelement angeordnet, wobei der metallhaltige Oxidteil dasselbe metallische Material wie das Pufferelement aufweist. Das resistive Schaltelement ist über dem metallhaltigen Oxidteil angeordnet. Die obere Elektrode ist über dem resistiven Schaltelement angeordnet.
Vorstehend sind Merkmale verschiedener Ausführungsformen beschrieben worden, sodass Fachleute die Aspekte der vorliegenden Erfindung besser verstehen können. Fachleuten dürfte klar sein, dass sie die vorliegende Erfindung ohne Weiteres als eine Grundlage zum Gestalten oder Modifizieren anderer Verfahren und Strukturen zum Erreichen der gleichen Ziele und/oder zum Erzielen der gleichen Vorzüge wie bei den hier vorgestellten Ausführungsformen verwenden können. Fachleute dürften ebenfalls erkennen, dass solche äquivalenten Auslegungen nicht von dem Grundgedanken und Schutzumfang der vorliegenden Erfindung abweichen und dass sie hier verschiedene Änderungen, Ersetzungen und Abwandlungen vornehmen können, ohne von dem Grundgedanken und Schutzumfang der vorliegenden Erfindung abzuweichen.

Claims

Verfahren zum Herstellen einer Speichervorrichtung mit den folgenden Schritten: Herstellen einer Untere-Elektrode-Schicht über einem Substrat; Herstellen einer Pufferschicht über der Untere-Elektrode-Schicht; Durchführen einer Oberflächenbehandlung an einer Oberseite der Pufferschicht; Abscheiden einer resistiven Schaltschicht über der Oberseite der Pufferschicht nach dem Durchführen der Oberflächenbehandlung; Herstellen einer oberen Elektrode über der resistiven Schaltschicht; und Strukturieren der resistiven Schaltschicht zu einem resistiven Schaltelement unter der oberen Elektrode.
Verfahren nach Anspruch 1, wobei das Durchführen der Oberflächenbehandlung ein Einleiten eines oxidhaltigen Gases in die Oberseite der Pufferschicht umfasst.
Verfahren nach Anspruch 1 oder 2, wobei das Durchführen der Oberflächenbehandlung ein Einleiten eines stickstoffhaltigen Gases in die Oberseite der Pufferschicht umfasst.
Verfahren nach einem der vorhergehenden Ansprüche, wobei die Oberflächenbehandlung so durchgeführt wird, dass ein oberer Teil der Pufferschicht in eine metallhaltige Oxidschicht umgewandelt wird.
Verfahren nach Anspruch 4, wobei die Oberflächenbehandlung so durchgeführt wird, dass die metallhaltige Oxidschicht dasselbe Metall wie die Pufferschicht aufweist.
Verfahren nach einem der vorhergehenden Ansprüche, wobei das Abscheiden der resistiven Schaltschicht so durchgeführt wird, dass die resistive Schaltschicht in Kontakt mit einer Oberseite der Pufferschicht ist.
Verfahren nach einem der vorhergehenden Ansprüche, wobei die Oberflächenbehandlung so durchgeführt wird, dass die Oberseite der Pufferschicht freie Bindungen aufweist.
Verfahren nach einem der vorhergehenden Ansprüche, das weiterhin Folgendes umfasst: Strukturieren der Pufferschicht und der Untere-Elektrode-Schicht zu einem Pufferelement bzw. einer unteren Elektrode unter dem resistiven Schaltelement nach dem Strukturieren der resistiven Schaltschicht.
Verfahren zum Herstellen einer Speichervorrichtung mit den folgenden Schritten: Herstellen einer Untere-Elektrode-Stapelschicht über einem Substrat, wobei die Untere-Elektrode-Stapelschicht eine Untere-Elektrode-Schicht und eine Pufferschicht über der Untere-Elektrode-Schicht aufweist; Umwandeln eines oberen Teils der Pufferschicht in eine metallhaltige Oxidschicht durch Einleiten eines oxidhaltigen Gases in den oberen Teil der Pufferschicht; Abscheiden einer resistiven Schaltschicht über der metallhaltigen Oxidschicht; Herstellen einer oberen Elektrode über der resistiven Schaltschicht; und Strukturieren der resistiven Schaltschicht zu einem resistiven Schaltelement über der metallhaltigen Oxidschicht.
Verfahren nach Anspruch 9, das weiterhin ein Strukturieren der metallhaltigen Oxidschicht zu einem metallhaltigen Oxidteil unter dem resistiven Schaltelement nach dem Strukturieren der resistiven Schaltschicht umfasst.
Verfahren nach Anspruch 9 oder 10, das weiterhin Folgendes umfasst: Erzeugen einer Öffnung in einer dielektrischen Schicht vor dem Herstellen der Untere-Elektrode-Stapelschicht, wobei das Herstellen der Untere-Elektrode-Stapelschicht so durchgeführt wird, dass sie sich von einer Unterseite der Öffnung in der dielektrischen Schicht bis zu einer Oberseite der dielektrischen Schicht erstreckt.
Verfahren nach einem der Ansprüche 9 bis 11, wobei das Umwandeln des oberen Teils der Pufferschicht in die metallhaltige Oxidschicht so durchgeführt wird, dass die metallhaltige Oxidschicht eine Aussparung über der Öffnung in der dielektrischen Schicht aufweist.
Verfahren nach einem der Ansprüche 9 bis 11, wobei das Umwandeln des oberen Teils der Pufferschicht in die metallhaltige Oxidschicht so durchgeführt wird, dass eine Unterseite der metallhaltigen Oxidschicht höher als die Oberseite der dielektrischen Schicht ist.
Verfahren nach einem der Ansprüche 9 bis 13, wobei das Umwandeln des oberen Teils der Pufferschicht in die metallhaltige Oxidschicht so durchgeführt wird, dass die metallhaltige Oxidschicht ein Nicht-Edelmetall aufweist.
Verfahren nach einem der Ansprüche 9 bis 14, wobei das Abscheiden der resistiven Schaltschicht so durchgeführt wird, dass die resistive Schaltschicht durch die metallhaltige Oxidschicht von der Untere-Elektrode-Stapelschicht beabstandet wird.
Speichervorrichtung mit: einer unteren Elektrode; einem Pufferelement über der unteren Elektrode, einem metallhaltigen Oxidteil über dem Pufferelement, wobei der metallhaltige Oxidteil dasselbe metallische Material wie das Pufferelement aufweist; einem resistiven Schaltelement über dem metallhaltigen Oxidteil; und einer oberen Elektrode über dem resistiven Schaltelement.
Speichervorrichtung nach Anspruch 16, wobei eine Unterseite des resistiven Schaltelements in Kontakt mit einer Oberseite des metallhaltigen Oxidteils ist.
Speichervorrichtung nach Anspruch 16 oder 17, die weiterhin eine dielektrische Schicht aufweist, wobei die untere Elektrode einen Durchkontaktierungsteil in der dielektrischen Schicht und einen oberen Teil über der dielektrischen Schicht aufweist, der metallhaltige Oxidteil einen ersten Teil über dem Durchkontaktierungsteil der unteren Elektrode und einen zweiten Teil über dem oberen Teil der unteren Elektrode aufweist, und eine Oberseite des zweiten Teils des metallhaltigen Oxidteils höher als eine Oberseite des ersten Teils des metallhaltigen Oxidteils ist.
Speichervorrichtung nach Anspruch 18, wobei eine Unterseite des ersten Teils des metallhaltigen Oxidteils höher als eine Oberseite der dielektrischen Schicht ist.
Speichervorrichtung nach einem der Ansprüche 16 und 19, wobei das metallische Material ein Nicht-Edelmetall ist.