DE10201849A1 - Fahrzeugeigener elektronischer Controller - Google Patents
Fahrzeugeigener elektronischer ControllerInfo
- Publication number
- DE10201849A1 DE10201849A1 DE10201849A DE10201849A DE10201849A1 DE 10201849 A1 DE10201849 A1 DE 10201849A1 DE 10201849 A DE10201849 A DE 10201849A DE 10201849 A DE10201849 A DE 10201849A DE 10201849 A1 DE10201849 A1 DE 10201849A1
- Authority
- DE
- Germany
- Prior art keywords
- input
- microprocessor
- circuit
- output
- constant
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B60—VEHICLES IN GENERAL
- B60W—CONJOINT CONTROL OF VEHICLE SUB-UNITS OF DIFFERENT TYPE OR DIFFERENT FUNCTION; CONTROL SYSTEMS SPECIALLY ADAPTED FOR HYBRID VEHICLES; ROAD VEHICLE DRIVE CONTROL SYSTEMS FOR PURPOSES NOT RELATED TO THE CONTROL OF A PARTICULAR SUB-UNIT
- B60W50/00—Details of control systems for road vehicle drive control not related to the control of a particular sub-unit, e.g. process diagnostic or vehicle driver interfaces
-
- F—MECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
- F02—COMBUSTION ENGINES; HOT-GAS OR COMBUSTION-PRODUCT ENGINE PLANTS
- F02D—CONTROLLING COMBUSTION ENGINES
- F02D41/00—Electrical control of supply of combustible mixture or its constituents
- F02D41/24—Electrical control of supply of combustible mixture or its constituents characterised by the use of digital means
- F02D41/26—Electrical control of supply of combustible mixture or its constituents characterised by the use of digital means using computer, e.g. microprocessor
- F02D41/28—Interface circuits
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
- G05B19/00—Programme-control systems
- G05B19/02—Programme-control systems electric
- G05B19/04—Programme control other than numerical control, i.e. in sequence controllers or logic controllers
- G05B19/042—Programme control other than numerical control, i.e. in sequence controllers or logic controllers using digital processors
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B60—VEHICLES IN GENERAL
- B60W—CONJOINT CONTROL OF VEHICLE SUB-UNITS OF DIFFERENT TYPE OR DIFFERENT FUNCTION; CONTROL SYSTEMS SPECIALLY ADAPTED FOR HYBRID VEHICLES; ROAD VEHICLE DRIVE CONTROL SYSTEMS FOR PURPOSES NOT RELATED TO THE CONTROL OF A PARTICULAR SUB-UNIT
- B60W10/00—Conjoint control of vehicle sub-units of different type or different function
- B60W10/04—Conjoint control of vehicle sub-units of different type or different function including control of propulsion units
- B60W10/06—Conjoint control of vehicle sub-units of different type or different function including control of propulsion units including control of combustion engines
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B60—VEHICLES IN GENERAL
- B60W—CONJOINT CONTROL OF VEHICLE SUB-UNITS OF DIFFERENT TYPE OR DIFFERENT FUNCTION; CONTROL SYSTEMS SPECIALLY ADAPTED FOR HYBRID VEHICLES; ROAD VEHICLE DRIVE CONTROL SYSTEMS FOR PURPOSES NOT RELATED TO THE CONTROL OF A PARTICULAR SUB-UNIT
- B60W50/00—Details of control systems for road vehicle drive control not related to the control of a particular sub-unit, e.g. process diagnostic or vehicle driver interfaces
- B60W2050/0001—Details of the control system
- B60W2050/0043—Signal treatments, identification of variables or parameters, parameter estimation or state estimation
- B60W2050/0052—Filtering, filters
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B60—VEHICLES IN GENERAL
- B60W—CONJOINT CONTROL OF VEHICLE SUB-UNITS OF DIFFERENT TYPE OR DIFFERENT FUNCTION; CONTROL SYSTEMS SPECIALLY ADAPTED FOR HYBRID VEHICLES; ROAD VEHICLE DRIVE CONTROL SYSTEMS FOR PURPOSES NOT RELATED TO THE CONTROL OF A PARTICULAR SUB-UNIT
- B60W50/00—Details of control systems for road vehicle drive control not related to the control of a particular sub-unit, e.g. process diagnostic or vehicle driver interfaces
- B60W50/0098—Details of control systems ensuring comfort, safety or stability not otherwise provided for
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
- G05B2219/00—Program-control systems
- G05B2219/20—Pc systems
- G05B2219/21—Pc I-O input output
- G05B2219/21126—Signal processing, filter input
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
- G05B2219/00—Program-control systems
- G05B2219/20—Pc systems
- G05B2219/26—Pc applications
- G05B2219/2637—Vehicle, car, auto, wheelchair
Landscapes
- Engineering & Computer Science (AREA)
- Mechanical Engineering (AREA)
- Automation & Control Theory (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Transportation (AREA)
- Computer Hardware Design (AREA)
- Human Computer Interaction (AREA)
- Chemical & Material Sciences (AREA)
- Combustion & Propulsion (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Combined Controls Of Internal Combustion Engines (AREA)
- Control By Computers (AREA)
- Programmable Controllers (AREA)
Abstract
Zum Miniaturisieren und Standardisieren eines fahrzeugeigenen elektronischen Controllers verfolgt die vorliegende Erfindung das Verbessern einer Eingabefilterschaltung in der Einrichtung. Direkteingabe-Schnittstellenschaltungen und Direktausgabe-Schnittstellenschaltungen sind mit einem Datenbus eines Mikroprozessors (111) verbunden, der einen nichtflüchtigen Speicher zum Speichern eines Steuerprogramms usw. und einen RAM Speicher für ein Berechnen enthält. AN/AUS Signale, die über Indirekteingabe-Schnittstellenschaltungen eingegeben werden, werden zu dem RAM Speicher (113) über eine variable Filterschaltung übertragen, in der eine Filterkonstante durch ein Konstanten-Einstellregister festgelegt ist, sowie über interaktive serielle Kommunikationsschaltungen. Eine in dem nichtflüchtigen Speicher gespeicherte Filterkonstante wird in dem konstanten Einstellregister über die interaktiven seriellen Kommunikationsschaltungen gespeichert.
Description
Die vorliegende Erfindung betrifft einen fahrzeugeigenen
elektronischen Controller mit einem Mikroprozessor, der zum
Steuern bzw. Regeln der Kraftstoffzufuhr eines Fahrzeugmotors
verwendet wird, und sie betrifft insbesondere einen
fahrzeugeigenen elektronischen Controller, der im Hinblick
auf die Handhabung einer Zahl von Eingabe/Ausgabesignalen
verbessert ist, zum Miniaturisieren des Controllers, und
dieser ist zum Standardisieren des Controllers im Hinblick
auf die Steuerung zahlreicher Arten von Fahrzeugen
standardisiert.
Fig. 8 zeigt ein typisches Blockschaltbild zum Darstellen
eines üblichen derartigen elektronischen Controllers, bei dem
eine ECU (Motorsteuereinheit) 1 aus einer einzigen
Leiterplatte besteht, und sie enthält eine große LSI
(integrierte Schaltungskomponente) 2 als Hauptkomponente. In
der LSI 2 sind eine CPU (Mikroprozessor) 3, ein nicht
flüchtiger Flash-Speicher 4, ein RAM Speicher 5, eine
Eingabedaten-Auswahlvorrichtung 6, ein A/D Umsetzer 7, ein
Ausgabehalte- bzw. Latchspeicher 8 usw. über einen Datenbus
30 verbunden.
Die ECU 1 arbeitet in Ansprechen auf Steuerenergie, die von
einer Energieversorgungseinheit 9 zugeführt wird, die über
eine fahrzeugeigene Batterie 10 über eine
Energieversorgungsleitung 11 und einen
Energieversorgungsschalter 12 versorgt wird. Ein
Ausführprogramm, sowie eine Steuerkonstante zum Steuern eines
Motors, usw., sind in dem nichtflüchtigen Flash-Speicher 4
vorgespeichert.
Zwischenzeitlich wird eine Zahl von AN/AUS Eingabesignalen
von Sensorschaltern 13 von Nebenschlusswiderständen 14
zugeführt, die als Pull-up bzw. Hochzieh- bzw. Pull-down bzw.
Herunterziehwiderstände dienen, zu Komparatoren 19 über
Widerstände 15 und parallele Kondensatoren 16, die
Rauschfilter bilden. Eingangswiderstände 17 und
Gegenkopplungswiderstände 18 sind mit dem Komparatoren 19
verbunden. Übersteigt eine Spannung über den
Parallelkondensator 16 eine Referenzspannung, die bei einem
negativen Anschluss des Komparators 19 anliegt, so wird ein
Signal der Logik "H" der Datenauswahlvorrichtung 6 zugeführt.
Nimmt jedoch eine Spannung über dem parallel Kondensator 16
ab, so wird die Eingangsgröße von dem
Gegenkopplungswiderstand 18 hierzu addiert. Demnach nimmt die
Ausgangsgröße des Komparators 19 den Logikzustand "L" weder
an, da sich eine Spannung über dem parallelen Kondensator 16
zu weniger als einer Referenzspannung des Komparators 19
verringert.
Wie oben beschrieben, wirkt der Komparator als ein Niveau-
Beurteilungskomparator mit einer Hysteresefunktion. Eine Zahl
von Ausgangsgrößen von den Komparatoren 19, wird in dem RAM-
Speicher 5 gespeichert, über die Datenauswahlvorrichtung 6
und den Datenbus 30.
Zusätzlich handhabt beispielsweise die
Datenauswahlvorrichtung 6 eine Eingabe von 16 Bit, und sie
gibt die Eingabe an den Datenbus 30 dann aus, wenn sie ein
Chipauswahlsignal von der CPU 3 empfängt. Die Eingangspunkte
liegen in dem Bereich von mehreren zehn Punkten, und es wird
eine Vielzahl von Datenauswahlvorrichtungen verwendet.
Ferner wird eine Zahl analoger Signale von Analogsensoren 20
den A/D-Umsetzern über die Serienwiderstände 21 und die
parallel Kondensatoren 22 zugeführt, die Rauschfilter bilden.
Die digitalen Ausgangsgrößen von den A/D-Umsetzern, die
Chipauswahlsignale von der CPU 3 empfangen, werden in dem RAM
Speicher 5 über den Datenbus 30 gespeichert.
Die Steuerausgabe von der CPU 3 wird über den Latch-Speicher
8 über den Datenbus 30 gespeichert, und sie treibt externe
Lasten 26 über Ausgabetransistoren 23. Es wird eine Vielzahl
von Latch-Speichern für eine Zahl von Steuerausgangspunkten
verwendet, und die Steuerausgabe wird in dem Latch-
Speicherchip gespeichert, der durch die CPU 3 ausgewählt ist.
Zusätzlich bezeichnet das Bezugszeichen 24
Treiberbasiswiderstände der Transistoren 23, als
Bezugszeichen 25 bezeichnet, stabile Widerstände, jeweils zum
Verbinden der Basis/Emitteranschlüsse des Transistors 23, und
ein Bezugszeichen 27 bezeichnet ein
Zuführenergieversorgungsrelais für die externe Last 26.
Eine derart konfigurierte übliche Einrichtung ist im Hinblick
auf die folgenden Tatsachen nachteilig: Die LSI Einheit 2
weist eine große Größe auf, da die CPU 3 eine ziemlich große
Zahl von Eingangs- und Ausgangsgrößen handhabt, die
parallelen Kondensatoren 16 und 22, die als Rauschfilter
wirken, erfordern Kondensatoren mit einer Vielzahl von
Kapazitäten zum Erhalten einer gewünschten Filterkonstante,
was zu Schwierigkeiten bei der Standardisierung führt, und
ein großer Kondensator ist zum Erzielen einer großen
Filterkonstante erforderlich, was zu einer erhöhten Größe der
ECU 1 führt.
Als Maßnahme zum Reduzieren der Eingabe/Ausgabeanschlüsse der
LSI Einheit 2 zum Miniaturisieren der LSI Einheit 2 offenbart
beispielsweise die japanische Patentoffenlegung Nr. 7-13912
Beschreibung "EINGABE/AUSGABE VERARBEITUNGS IC" ein Verfahren
für ein Time-sharing und zum Übertragen einer Zahl von
Eingabe/Ausgabesignalen unter Verwendung eines seriellen
Kommunikationsblocks.
Jedoch erfordert dieses Verfahren Rauschfilter mit einer
Vielzahl von Kapazitäten, und es eignet sich nicht für die
Standardisierung der Einrichtung. Übrigens benötigt ein
Kondensator eine große Kapazität zum Erzielen einer
ausgleichenden Filterkonstante, und er eignet sich nicht zum
Miniaturisieren der Einrichtung.
Zwischenzeitlich wurde ein Konzept bekannt, bei dem ein
digitales Filter als Rauschfilter für EIN/AUS-Eingabesignale
verwendet wird, und die Filterkonstante wird durch einen
Mikroprozessor gesteuert.
Beispielsweise wird bei dem "PROGRAMMIERBAREN CONTROLLER",
offenbart in der offengelegten japanischen Patentbeschreibung
Nr. 5-119811, dann, wenn ein Eingabelogikwert eines externen
Eingabesignals, das einer Abtastung unterzogen wird,
sukzessive bei demselben Wert während mehr als einer Zeit
festgelegt wird, das Signal angepasst und in einem
Bildspeicher gespeichert, und es wird ein Filterkonstanten-
Änderungsbefehl zum Ändern einer Abtastperiode bereit
gestellt.
Obgleich sich gemäß diesem Verfahren eine Filterkonstante
frei ändern lässt, obliegt dem Mikroprozessor eine große Last
dann, wenn er eine Zahl von Eingabesignalen handhabt, was zu
einer langsameren Antwort bei der Steuerung führt. Die
Antwort ist die ursprüngliche Aufgabenstellung für den
Prozessor.
Im übrigen offenbart als ein Beispiel eines digitalen Filters
für AN/AUS Signale, die offengelegte japanische
Patentbeschreibung Nr. 2000-89974
"DATENSPEICHER/STEUERSCHALTUNG", und in dieser ist ein
Schieberegister als Hardware vorgesehen, und es wird ein
Abtasten gemäß dem oben erwähnten Konzept ausgeführt.
Ferner offenbart beispielsweise die offengelegte japanische
Patentbeschreibung Nr. 9-83301 ein "SCHALTER BZW. SC-FILTER",
bei dem ein digitales Filter einen geschalteten Kondensator
als Rauschfilter für ein Mehrkanal-Analogeingabesignal
verwendet.
Auch in diesem Fall trägt bei Handhabung einer Zahl von
Analogeingabesignalen ein Mikroprozessor eine große Last, was
zu einer langsameren Antwort der Steuerung führt. Die Antwort
der Steuerung ist die ursprüngliche Aufgabenstellung für den
Mikroprozessor.
Im übrigen offenbart die offengelegte japanische
Patentbeschreibung Nr. 8-305681 einen "MICROCOMPUTER", bei
dem ein Widerstandswert eines Analogfilters, bestehend aus
einem Widerstand und einem Kondensator, in Mehrfachstufen zum
Ändern einer Filterkonstante geschaltet wird.
Im übrigen ist die übliche Einrichtung im Hinblick auf die
folgenden Tatsachen nachteilig.
Insbesondere ist, wie oben beschrieben, die übliche
Einrichtung partiell jedoch nicht vollständig miniaturisiert
und standardisiert, in integrierter Weise.
Insbesondere ist es im Fall einer Miniaturisierung und
Standardisierung der Eingabe/Ausgabeschaltung eines
Mikroprozessors nicht möglich, eine Reduktion der
ursprünglichen Steuerfähigkeit und des Ansprechverhaltens des
Mikroprozessors zu vermeiden.
Zum Lösen des oben erwähnten Problems besteht die erste
Aufgabe der vorliegenden Erfindung in der Schaffung eines
fahrzeugeigenen elektronischen Controllers, der die Last für
einen Mikroprozessor im Hinblick auf die Verarbeitung der
Eingabe und Ausgabe verringert, zum Verbessern von seiner
ursprünglichen Steuerfähigkeit und seines Antwortverhaltens,
unter vollständiger Miniaturisierung und Standardisierung des
Controllers durch Reduzieren der Größe eines Eingabefilters.
Weiterhin besteht die zweite Aufgabe der vorliegenden
Erfindung in der Schaffung eines fahrzeugeigenen
elektronischen Controllers, bei dem ein Steuerprogramm und
eine Steuerkonstante für Arten von Fahrzeugen mit
unterschiedlichen Steuerspezifikationen geändert sind, so
dass die Hardware in wirksamer Weise leicht standardisiert
ist.
Ein fahrzeugeigener elektronischer Controller gemäß dem
Anspruch 1 ist gebildet durch den Mikroprozessor mit dem
nichtflüchtigen Speicher, indem ein Steuerprogramm für ein
gesteuertes Fahrzeug, eine Steuerkonstante usw. von einem
externen Werkzeug geschrieben sind, sowie den RAM Speicher
für das Rechnen; die integrierte Schaltung mit den
Direkteingabe-Schnittstellenschaltungen und den
Direktausgabe-Schnittstellenschaltungen, die mit dem Datenbus
des Mikroprozessors verbunden sind, die variable
Filterschaltung mit den Indirekteingabe-
Schnittstellenschaltungen und den Konstanteinstellregistern
und der Kommunikationssteuerschaltung; und den interaktiven
seriellen Kommunikationsschaltungen zum Übertragen einer
Vielzahl externer Eingabesignale an den RAM Speicher, und die
Signale werden über die Indirekteingabe-
Schnittstellenschaltungen eingegeben, zum Übertragen von
Filterkonstanten, die in dem nichtflüchtigen Speicher
gespeichert sind, und zwar an die konstanten Einstellregister
der variablen Filterschaltung.
Gemäß der obigen Konfiguration ist es möglich, die Zahl der
Eingabe/Ausgabepins des Mikroprozessors bei geringer Größe
mit niedrigen Kosten erheblich zu reduzieren, und es ist
nicht erforderlich, große Kondensatoren mit unterschiedlichen
Kapazitäten für ein Eingabefilter zu verwenden. Somit lassen
sich die Eingabe-Schnittstellenschaltungen miniaturisieren
und standardisieren. Ferner lässt sich insbesondere aufgrund
der Tatsache, dass ein Steuerprogramm für ein gesteuertes
Fahrzeug und eine Filterkonstante in dem nichtflüchtigen
Speicher gemeinsam festgelegt sind, die Standardisierung mit
einem hohen Freiheitsgrad erzielen. Zusätzlich wird das
variable Filter in der integrierten Schaltung gesteuert.
Demnach lässt sich ohne Erhöhung der Last für den
Mikroprozessor die Miniaturisierung und die Standardisierung
durch eine Funktionsaufteilung zwischen dem Mikroprozessor
und der integrierten Schaltung erzielen.
Bei einem fahrzeugeigenen elektronischen Controller gemäß dem
Anspruch 2 der vorliegenden Erfindung sind einige der
Indirekteingabe-Schnittstellenschaltungen
Schnittstellenschaltungen für AN/AUS Signale, und jede
Schaltung wird durch einen Nebenschlusswiderstand mit
geringem Widerstandswert gebildet, der als Last für einen
Eingabeschalter wirkt, sowie einem Rauschfilter, bestehend
aus Serienwiderständen mit hohem Widerstandswert und einem
kleinen Kondensator, und einem Niveau-Beurteilungskomparator
mit einer Hysteresefunktion; die variable Filterschaltung
wird durch ein Eingabeentscheidungsregister gebildet, das
dann festgelegt ist, wenn eine Vielzahl aufeinanderfolgender
Pegel Beurteilungsergebnisse, die mit einer vorgegebenen
Periode abgetastet und gespeichert sind, sämtlich JA sind,
und das rückgesetzt wird, wenn eine Vielzahl
aufeinanderfolgender Niveau-Beurteilungsergebnisse sämtlich
NEIN sind, sowie ein Konstant-Einstellregister zum Speichern
eines Werts zumindest der Abtastperiode und der Zahl Logik-
Beurteilungspunkte für ein Einstellen/Rücksetzen; und zudem
wird die Ausgabe des Eingabeentscheidungsregisters zu dem RAM
Speicher übertragen; und der Wert zumindest der Abtastperiode
und der Zahl der Logik-Beurteilungspunkte für ein
Einstellen/Rücksetzen wird von dem nichtflüchtigen Speicher
zu dem konstanten Einstellregister übertragen.
Gemäß der obigen Konfiguration wird Hochfrequenzrauschen
durch das Rauschfilter und den Pegel-Beurteilungskomparator
entfernt, die Eingabe-Schnittstellenschaltungen für AN/AUS
Signale sind. Demnach kann ein zweistufiges variables Filter
die Filtercharakteristiken verbessern und die Last für das
variable Filter reduzieren.
Bei einem fahrzeugeigenen elektronischen Controller gemäß
Anspruch 3 der vorliegenden Erfindung sind einige
Indirekteingabe-Schnittstellenschaltungen
Schnittstellenschaltungen für ein analoges Signal, und jede
Schaltung besteht aus einem Rauschfilter mit positiven und
negativen Begrenzer- bzw. Clipdioden und einem kleinen
Kondensator, und die variable Filterschaltung ist durch einen
geschalteten Kondensator gebildet, der durch einen Schaltung
periodisch geladen und entladen wird, sowie einem konstanten
Einstellregister zum Speichern eines Werts für die
Lade/Entladeperiode, und die Ausgangsgröße des geschalteten
Kondensators wird in einen digitalen Wert über einen A/D-
Umsetzer umgesetzt, und der digital umgesetzte Wert wird zu
dem RAM Speicher übertragen, und ein Wert der
Lade/Entladeperiode wird von dem nichtflüchtigen Speicher zu
dem konstanten Einstellregister übertragen.
Gemäß der obigen Konfiguration wird Rauschen mit hoher
Amplitude und Hochfrequenzrauschen durch die Begrenzerdioden
und das Rauschfilter entfernt, und diese bilden Eingabe-
Schnittstellenschaltungen für ein Analogsignal. Demnach kann
ein zweistufiges variables Filter die Filtercharakteristiken
verbessern und die Last für das variable Filter reduzieren.
Bei einem fahrzeugeigenen elektronischen Controller gemäß dem
Anspruch 4 der vorliegenden Erfindung wird ein Teil der
Steuerausgabe des Mikroprozessors einem Halte- bzw. Latch-
Speicher zugeführt, der ein übertragenes Steuerausgabesignal
über die interaktive serielle Kommunikationsschaltung
speichert, und es dann an eine externe Last weiterleitet,
über eine Indirekteausgabe-Schnittstellenschaltung, verbunden
mit dem Ausgang des Latch-Speichers.
Gemäß der obigen Konfiguration lässt sich die Zahl der
Direktausgabeanschlüsse des Mikroprozessors so reduzieren,
dass der Mikroprozessor bei geringen Kosten weiter
miniaturisiert ist.
Bei einem fahrzeugeigenen elektronischen Controller gemäß dem
Anspruch 5 der vorliegenden Erfindung erfordern eine
Direkteingabe und Direktausgabe, zugeführt zu dem Datenbus
des Mikroprozessors, ein schnelles Antwortverhalten bei dem
Betrieb, beispielsweise einer Zündsteuerung eines Motors und
einer Steuerung einer Kraftstoffeinspritzung, und indirekte
Eingangsgrößen und indirekte Ausgangsgrößen, die zu dem
Mikroprozessor über die interaktive serielle
Kommunikationsschaltung kommuniziert werden, sind
Eingangssignale für Betriebsschritte mit geringer
Geschwindigkeit und geringer Frequenz von einem manuellen
Betriebssignal, einem Temperatursensor, einem
Wassertemperatursensor usw., oder Ausgangssignale für
Betriebsschritte geringer Geschwindigkeit und geringer
Frequenz für eine Hilfsausgabe, eine Warnanzeigeausgabe usw.
Gemäß der obigen Konfiguration tritt selbst dann, wenn das
Antwortverhalten bei einer serielle Kommunikation verzögert
ist, ein ernsthaftes Problem bei der Gesamtsteuerung nicht
auf. Demnach ist es möglich, in positiver Weise einen
Rauschschutz für ein Eingangssignal bei einer Zahl von
Betriebsschritten geringer Geschwindigkeit und niedriger
Frequenz auszuführen, und die Zahl der
Eingabe/Ausgabeanschlüsse des Mikroprozessors zum Erzielen
einer Miniaturisierung zu erzielen.
Bei einem fahrzeugeigenen elektronischen Controller gemäß dem
Anspruch 6 der vorliegenden Erfindung überträgt der
Mikroprozessor eine Filterkonstante und einen Befehl für eine
Eingabeinformations-Übertragungsanforderung, nachfolgend zu
einem Befehl einer Filterkonstanten-Übertragungsführung, zu
der integrierten Schaltung über die interaktive serielle
Kommunikationsschaltung, und die integrierte Schaltung
speichert die empfangenen Filterkonstanten in den konstanten
Einstellregistern, und sie überträgt Indirekteingabe-
Signalinformation nachfolgend zu einem Befehl einer
Eingabeinformations-Antwortführung zu dem RAM Speicher über
die interaktive serielle Kommunikationsschaltung und den
Mikroprozessor.
Gemäß der obigen Konfiguration kann unter Führung und
Anweisung des Mikroprozessors zum Ausführen einer
Gesamtsteuerung die integrierte Schaltung zum Verarbeiten
einer indirekten Eingabe-Filterkonstanten empfangen und
Eingabeinformation in passiver Weise zurückgeben. Demnach
lässt sich die Hardwarestruktur der integrierten Schaltung
bei geringer Größe mit geringen Kosten vereinfachen.
Bei einem fahrzeugeigenen elektronischen Controller gemäß dem
Anspruch 7 der vorliegenden Erfindung überträgt der
Mikroprozessor eine Filterkonstante, nachfolgend dem Befehl
der Filterkonstanten-Übertragungsführung, und
Indirektausgabeinformation oder eine Eingabeinformations-
Übertragungsanforderung, die den Befehl für die
Ausgabeinformations-Übertragungsführung folgt, zu der
integrierten Schaltung über die interaktive serielle
Kommunikationsschaltung, und die integrierte Schaltung
speichert empfangene Filterkonstanten und Indirekt-
Ausgabeinformation in den konstanten Einstellregistern und
dem Latch-Speicher, und sie überträgt indirekte
Eingabesignalinformation, nachfolgend dem Befehl der
Eingabeinformations-Antwortführung, zu dem RAM Speicher über
die interaktive serielle Kommunikationsschaltung und den
Mikroprozessor.
Gemäß der obigen Konfiguration kann unter der Führung und der
Anweisung des Mikroprozessors zum Ausführen der
Gesamtsteuerung die integrierte Schaltung zum Verarbeiten
einer indirekten Eingabe- und Ausgabefilterkonstanten und
Indirekt-Ausgabeinformation empfangen und mit
Eingabeinformation antworten, und zwar in einer passiven
Weise. Demnach lässt sich selbst in dem Fall einer größeren
Vielfalt übertragener und empfangener Daten die
Abwehrstruktur der integrierten Schaltung vereinfachen, bei
geringer Größe und niedrigen Kosten.
Bei einem fahrzeugeigenen elektronischen Controller gemäß dem
Anspruch 8 der vorliegenden Erfindung überträgt der
Mikroprozessor Adressinformation, nachfolgend einem Befehl
für eine spezifische Eingabeinformations-
Übertragungsanforderung, zu der integrierten Schaltung über
die interaktive serielle Kommunikationsschaltung, und die
integrierte Schaltung überträgt indirekte Eingabeinformation
einer bezeichneten Adresse, folgend einem Befehl einer
spezifischen Eingabeinformations-Antwortführung, zu dem RAM
Speicher über die interaktive Kommunikationsschaltung und den
Mikroprozessor.
Gemäß der obigen Konfiguration kann der Mikroprozessor immer
spezifische indirekte Eingabeinformation erhalten. Demnach
ist es selbst dann, wenn die Antwort bei einer seriellen
Kommunikation verzögert ist, möglich, den letzten Zustand der
spezifischen indirekten Eingabe zu überwachen.
Bei einem fahrzeugeigenen elektronischen Controller gemäß dem
Anspruch 9 der vorliegenden Erfindung überträgt der
Mikroprozessor Adressinformation und Filterkonstanten, die
einem Befehl einer spezifischen konstanten
Übertragungsführung folgen, zu der integrierten Schaltung
über die interaktive serielle Kommunikationsschaltung, und
die integrierte Schaltung speichert empfangene
Filterkonstanten in dem konstanten Einstellregister bei einer
bezeichneten Adresse.
Gemäß der obigen Konfiguration lassen sich selbst während dem
Betrieb des Mikroprozessors einige Filterkonstanten ändern,
und es kann eine Optimiersteuerung - beispielsweise eine
Lernkorrektur - im Zusammenhang mit einer Filterkonstante
ausgeführt werden. Ferner ist es während dem Betrieb des
Mikroprozessors schwierig, Zeit zum Übertragen einer Zahl von
Filterkonstanten in gemeinsamer Weise aufzubringen. Jedoch
lässt sich das obige Problem durch Übertragen lediglich
spezifischer Filterkonstanten lösen.
Bevorzugte Ausführungsformen der Erfindung werden nachfolgend
unter Bezug auf die Zeichnung beschrieben; es zeigen:
Fig. 1 ein Blockschaltbild für eine Gesamtdarstellung der
Ausführungsform 1 der vorliegenden Erfindung;
Fig. 2 ein Blockschaltbild zum Darstellen eines in Fig. 1
gezeigten variablen AN/AUS-Signalfilters;
Fig. 3 ein Blockschaltbild zum Darstellen eines in Fig. 1
gezeigten variablen Analogsignalfilters;
Fig. 4 ein Diagramm zum Darstellen einer in Fig. 1
gezeigten seriellen Kommunikationsrahmenstruktur;
Fig. 5 ein Flussdiagramm zum Erläutern des Betriebs gemäß
Fig. 1;
Fig. 6 ein Blockschaltbild zum Darstellen eines variablen
AN/AUS Signalfilters gemäß der Ausführungsform 2
der vorliegenden Erfindung;
Fig. 7 ein Blockschaltbild zum Darstellen eines variablen
Analogsignalfilters gemäß der Ausführungsform 3 der
vorliegenden Erfindung; und
Fig. 8 ein Blockschaltbild für eine Gesamtdarstellung
eines üblichen elektronischen Controllers.
Die Fig. 1 zeigt ein Blockschaltbild zum Darstellen der
Ausführungsform 1 der vorliegenden Erfindung.
In Fig. 1 bezeichnet das Bezugszeichen 100 eine ECU Einheit
(fahrzeugeigener elektronischer Controller), der aus einer
einzigen elektrischen Karte besteht, mit einer ersten LSI-
Einheit (ersten integrierten Schaltung) 110 und einer zweiten
LSI-Einheit (zweite integrierten Schaltung) 120 als
Hauptkomponenten.
Das Bezugszeichen 101a bezeichnet Verbinderanschlüsse, bei
denen die Eingabe schneller Eingabesignale IN1 bis INi für
AN/AUS Betriebsschritte erfolgt. Die Signale sind vorgesehen
für das Ausführen der relativ häufigen Betriebsschritte eines
Kurbelwinkelsensors zum Steuern der Synchronisierung der
Zündung einer Maschine und der zeitlichen Einteilung des
Abgebens von Kraftstoff, sowie einem Geschwindigkeitssensor
zum Steuern eines automatischen Kreisens, usw., und die
Signale sind unmittelbar zu erfassen.
Das Bezugszeichen 101b bezeichnet einen Verbinderanschluss,
bei dem Analogsignale eines Sensors eingegeben werden,
beispielsweise eines Luftströmungssensors und eines
Klopfsensors. Die Signale flukturieren mit relativ hoher
Frequenz. Die Fig. 1 zeigt einen repräsentativen Punkt.
Das Bezugszeichen 102 bezeichnet Verbinderanschlüsse, bei
denen Eingabesignale geringer Geschwindigkeit INs1 bis INsn
für AN/AUS Betriebsschritte eingegeben werden. Die Signale
sind vorgesehen für ein Ausführen relativ selten auftretender
Betriebsschritte eines Auswahlschalters zum Detektieren einer
Position eines Geschwindigkeitsänderungshebels, eines
Schalters einer Klimaanlage, usw. Die Betriebsschritte werden
durch die Verzögerung bei der Erfassung der Signale nicht
ernstlich beeinflusst.
Die Bezugszeichen 103 bezeichnen Verbinderanschlüsse, bei
denen analoge Eingangssignale AN1 bis ANm eingegeben werden.
Die Signale sind vorgesehen zum Ausführen relativ langsamer
Betriebsschritte eines Sensors, beispielsweise einem
Beschleunigungsvorrichtungs-Positionssensor, einem
Wassertemperatursensor, und einem Sauerstoff-
Konzentrationssensor für Abgas. Die Betriebsschritte werden
durch Verzögerung bei Erfassung der Signale nicht ernsthaft
beeinflusst.
Das Bezugszeichen 104 bezeichnet Verbinderanschlüsse, bei
denen schnelle Ausgangsgrößen OUT1 bis OUTj für die AN/AUS
Betriebsschritte ausgegeben werden. Die Signale werden zum
Ausführen relativ häufiger Betriebsschritte bei der
Zündspulen-Treiberausgabe eines Motors vorgesehen, sowie der
Solenoidventil-Treiberausgabe zum Steuern des Einspritzens
von Kraftstoff, usw. Die Treiberausgabe muss ohne
Verzögerung erzeugt werden.
Das Bezugszeichen 105 bezeichnet Verbinderanschlüsse, bei
denen Ausgangsgrößen mit geringer Geschwindigkeit OUTs1 bis
OUTsk der AN/AUS Betriebsschritte ausgegeben werden. Die
Signale werden zum Ausführen relativ seltener
Betriebsschritte vorgesehen, wie der Treiberausgabe für die
elektromagnetische Kupplung für ein Klimagerät, der
Anzeigewarenausgabe usw.. Die Betriebsschritte werden nicht
ernsthaft durch eine Verzögerung bei dem Ansprechen der
Treiberausgabe beeinflusst.
Das Bezugszeichen 106 bezeichnet ein externes Werkzeug zum
Übertragen und Schreiben eines Steuerprogramms, einer
Steuerkonstante, usw., vorab zu der ECU Einheit 100. Das
externe Werkzeug wird während dem Versenden eines Produkts
oder während einem Wartungsarbeitsschritt verwendet, und es
ist mit der ECU Einheit 100 über einen lösbaren Verbinder 107
verbunden.
Das Bezugszeichen 108 bezeichnet
Energieversorgungsanschlüsse, die mit einer fahrzeugeigenen
Batterie verbunden sind. Der Energiezuführ- bzw.
Stromversorgungsanschluss besteht aus Ruheanschlüssen (Engl.:
sleep terminals), die direkte ausgehend von der
fahrzeugeigenen Batterie gespeist werden, zum Unterhalten der
Betriebsschritte der Anschlüsse, die über einen (nicht
gezeigten) Energiezuführschalter gespeist werden, sowie eines
Speichers (später beschrieben).
Die erste LSI Einheit 110 besteht aus eine Mikroprozessor
111, einem nichtflüchtigen Speicher 112, einem RAM Speicher
113, einer Eingabedaten-Auswahlvorrichtung 114, einem
Ausgabehalte- bzw. Latch-Speicher 115, einem Serien-Parallel-
Umsetzer 116 für die Kommunikation eines seriellen Signals zu
der zweiten LSI Einheit 120 (später beschrieben), einer SCI
(seriellen Kommunikationsschnittstelle) 117 zum Kommunizieren
eines seriellen Signals zu dem externen Werkzeug 106, einem
A/D-Umsetzer 112, usw. Die Elemente sind mit dem
Mikroprozessor 111 über einen Datenbus 118 mit 8 bis 32 Bit
verbunden.
Zusätzlich ist beispielsweise der nichtflüchtigen Speicher
112 ein Flash-Speicher mit der Fähigkeit für ein
Stapelschreiben. Ein Übertragungssteuerprogramm, ein
Fahrzeugsteuerprogramm, eine Fahrzeugsteuerkonstante usw.
werden von dem externen Werkzeug 106 über den RAM Speicher
113 übertragen und geschrieben.
Im übrigen wird die Konfiguration der zweiten LSI Einheit
(integrierte Schaltung) 120 diskutiert.
Es werden AN/AUS Signale, die über die erste
Eingabeanschlüsse 101a eingegeben werden, bei der zweiten LSI
Einheit 120 erfasst, über Nebenschlusswiderstände 130, und
sie liegen direkt bei der Eingabedatenauswahlvorrichtung 114
über Rauschfilter 131a und einem Pegel-Beurteilungskomparaot
132a an, die als Direkteingabe-Schnittstellenschaltungen
wirken.
Beispielsweise liegen acht oder weniger schnelle AN/AUS
Eingabesignale bei der Eingabedatenauswahlvorrichtung 114 an.
Wählt der Mikroprozessor 111 einen Chip, so wird AN/AUS
Information zu dem Datenbus 118 übertragen.
Das Bezugszeichen 141 bezeichnet ein Bandpassfilter, das den
ersten Eingabeanschluss 1b und dem A/D-Umsetzer 109
verbindet. Beispielsweise bildet das Bandpassfilter 141 eine
Direkteingabe-Schnittstellenschaltung für ein Analogsignal
eines piezo-elektrischen Sensors, der das Klopfen und
dergleichen eines Motors detektiert.
Zusätzlich haben die Nebenschlusswiderstände 130 jeweils
einen niedrigen Widerstandswert von mehreren KΩ, und sie
sind mit den AN/AUS Einganganschlüssen IN1 bis INi um INs1
bis INsn und einer positiven Seite (Hochziehen bzw. pull-up)
und einer negativen Seite (Herunterziehen bzw. pull-down)
einer Energieversorgung verbunden, so dass die
Nebenschlusswiderstände 130 als Lasten bei
Eingangssignalschaltern wirken. Die Nebenschlusswiderstände
130 vermeiden die Überlagerung von Rauschen, das sich
aufgrund eines Übergangs eines Eingangsschalters in einen
geöffneten Zustand dann ergibt, wenn ein Eingangsschalter
abgeschaltet wird, und die Nebenschlusswiderstände 130
verbessern die Zuverlässigkeit des Kontakts, wenn der
Eingangsschalter ein Kontaktpunkt ist.
Im übrigen sind die Rauschfilter 131a äquivalent zu dem
Rauschfiltern 131b, die unter Bezug auf die Fig. 2
beschrieben werden. Die Pegel-Beurteilungskomparatoren 132a
sind äquivalent zu Pegel-Beurteilungskomparatoren 132b, die
unter Bezug auf die Fig. 2 beschrieben werden.
Die von den Anschlüssen mit geringer Geschwindigkeit 102
eingegeben AN/AUS Signale werden in die zweite LSI Einheit
120 über die Nebenschlusswiderstände 130 erfasst, und sie
liegen bei der Eingabedatenauswahlvorrichtung 140a über
Rauschfilter 131b, die Pegel-Beurteilungskomparatoren 132b
und variable Filterschaltungen 133a an, die als
Indirekteingabe-Schnittstellenschaltungen wirken. Details der
variablen Filterschaltungen 133a werden unter Bezug auf Fig.
2 diskutiert.
Im übrigen enthält die variable Filterschaltung 133a ein
konstantes Einstellregister 137a zum Speichern einer
Filterkonstante.
Es liegen acht oder weniger indirekte AN/AUS Eingabesignale
bei der Eingabedatenauswahlvorrichtung 140a an. Bewirkt eine
Adressauswahlschaltung 124 (später beschrieben) die Auswahl
eines Chips, so wird AN/AUS Information zu einem Datenbus 138
übertragen. Im Fall der Handhabung von mehr als acht Signalen
werden die zweite und dritte Eingabedatenauswahlvorrichtung
verwendet, und es erfolgt eine sukzessive Chipauswahl zum
Übertragen von AN/AUS Information zu dem Datenbus 128.
Die über die Eingangsanschlüsse geringer Geschwindigkeit 103
eingegebenen Analogsignale werden bei Latch-Speichern 139
eingegeben, die einen Digitalwert für jeden Kanal speichern,
über Rauschfilter 135, die als Indirekteingabe-
Schnittstellenschaltungen wirken, variable Filterschaltungen
136a, und einen Mehrkanal A/D-Umsetzer 138. Details der
variablen Filterschaltung 136a werden unter Bezug auf die
Fig. 3 diskutiert.
Im übrigen enthält die variable Filterschaltung 136a ein
konstantes Einstellregister 137b zum Speichern einer
Filterkonstante. Die Latch-Speicher 139 sind mit einem
Datenbus 128 über die Eingabedatenauswahlvorrichtung 140b
verbunden.
Das Bezugszeichen 126 bezeichnet einen Serien/Parallel-
Umsetzer, gepaart mit dem Serien/Parallel-Umsetzer 116, der
die Serien-Schnittstellenschaltung bildet. Das Bezugszeichen
121 bezeichnet einen Pufferspeicher zum zeitweisen Speichern
einer Reihe von Information, die von dem Mikroprozessor über
die Serien/Parallel-Umsetzer 116 und 126 übertragen wird. Das
Bezugszeichen 122a bezeichnet eine Datenprüfschaltung zum
Prüfen von Daten in dem Pufferspeicher 121. Das Bezugszeichen
122b bezeichnet ein Datenregister für eine
Bestätigungsantwort. Das Bezugszeichen 123 bezeichnet einen
Befehlsdekoder, der dann arbeitet, wenn die
Datenprüfschaltung 122a eine normale Datenprüfung ausführt.
Das Bezugszeichen 124 bezeichnet eine Adressauswahlschaltung
zum Auswählen einer Adresse von Daten, die zu übertragen
sind, und die gemäß dem Inhalt des Befehlsdecoders 123
empfangen wird. Das Bezugszeichen 127 bezeichnet einen
Taktgenerator. Der Pufferspeicher 121 bis zu dem
Taktgenerator 127 bilden eine Kommunikationssteuerschaltung
129.
Das Bezugszeichen 128 bezeichnet einen Datenbus, der den
Parallelanschluss des Serien/Parallel-Umsetzers 126, den
Pufferspeicher 121, das Datenregister 122b für die
Bestätigungsantwort, die konstanten Einstellregister 137a und
137b, die Eingabedatenauswahlvorrichtungen 140a und 140b, den
Latch-Speicher 125 für die indirekte Ausgabe, usw.,
verbindet. Das Verfahren zum Übertragen von Daten durch die
Kommunikationssteuerschaltung 127 wird unter Bezug auf die
Fig. 4 diskutiert.
Die Bezugszeichen 134a und 13b bezeichnen
Lasttreiberwiderstände zum Bilden einer Direktausgabe-
Schnittstellenschaltung oder einer Indirektausgabe-
Schnittstellenschaltung. Die Transistoren bewirken jeweils
eine Verbindung zwischen dem Latch-Speicher 115 und den
schnellen Ausgabeanschlüssen 104 und zwischen dem Latch-
Speicher 125 und den Ausgabeanschlüssen mit geringer
Geschwindigkeit 105. Externe Lasten OUT1 bis OUTj und OUTs1
bis OUTsk werden durch Ausgangssignal der Latch-Speicher 115
und 125 getrieben.
Das Bezugszeichen 142 bezeichnet eine Energiezuführeinheit,
die ausgehend von dem Energiezuführanschluss 108 gespeist
wird, und die erste LSI Einheit 110 und die zweite LSI
Einheit 120 speist. Die Energiezuführeinheit 142, der
Nebenschlusswiderstand 130, die Ausgabetransistoren 134a und
134b usw. sind außerhalb der zweiten LSI Einheit 120
vorgesehen.
Zusätzlich werden als schnelles Eingabesignal (nicht gezeigt)
Signale wie ein Betriebsbestätigungssignal und ein
Laststromdetektionssignal des Ausgangstransistors 134a in dem
Mikroprozessor 111 erfasst, als Signale, die in der ECU
Einheit 100 erzeugt werden.
Die Fig. 2 zeigt die Details der variablen Filterschaltung
133a und deren Peripherieschaltungen gemäß Fig. 1.
Gemäß Fig. 2 wird ein Eingabesignal INsn, das den
Nebenschlusswiderstand mit geringem Widerstandswert 130 als
einen Eingangsschalter 200 hat, mit einem parallelen geringen
Kondensator 210 von zehn pF oder so verbunden, über einen
Serienwiderstand 210, der einen hohen Widerstandswert von
mehreren hundert KΩ hat, was eine obere Grenze bei dem
praktischen Einsatz darstellt.
Das Bezugszeichen 131b bezeichnet ein Rauschfilter, bestehend
aus dem Serienwiderstand 210 und dem kleinen Kondensator 211,
und dieser ist zum Absorbieren und Glätten von hochfrequentem
Rauschen vorgesehen.
Das Bezugszeichen 132b bezeichnet den Pegel-
Beurteilungskomparator, bestehend aus einem
Eingangswiderstand 221, einen Gegenkopplungs- bzw.
Reaktionswiderstand 223, und einen Komparator 220. Es liegt
eine vorgegebene Referenzspannung 222 (Spannung Von) an dem
invertierenden Eingang des Komparators 220 an.
Demnach liegt bei einem Laden einer Spannung des kleinen
Kondensators 211 als eine Referenzspannung Von oder mehr der
Ausgang des Komparators 220 bei "H" (logisch "1"). Die
Hysteresefunktion ist so vorgesehen, dass dann, wenn der
Ausgang des Komparators bei "H" liegt, aufgrund der Tatsache,
dass der Gegenkopplungswiderstand 223 eine Eingabe ergänzt,
der Ausgang des Komparators 220 nicht bei "L" (logisch "0")
festgelegt ist, wenn nicht eine Ladespannung des kleinen
Kondensators 211 zu Voff (< Von) verringert ist.
Die Funktion ist zum Vermeiden einer Rauschanfälligkeit
vorgesehen, die in dem kleinen Kondensator 211 überlagert
ist, aufgrund eines häufigen Invertieren des Ausgangs des
Komparators 220.
Die Ausgabe des Komparators 220 wird bei einem
Schieberegister 230 eingegeben, das eine variable
Filterschaltung 133a bildet, und die Schiebepulseingabe mit
einer Frequenz T wird dem Schieberegister 230 von einem
Taktgenerator 127a zugeführt.
Demnach sind die Logikinhalte der Stufe nach dem
Schieberegister 230 äquivalent zu den Ausgabelogikinhalten
des Komparators 220, bei einigen Punkten in der
Vergangenheit.
Die Bezugszeichen 231a bis 237a bezeichnen erste
Logikgatterelemente für die OR- bzw. ODER-Verknüpfung der
Logikinhalte der Ausgangsstufen des Schieberegisters 230 und
der Logikinhalte der Bits der konstanten Einstellregister
137a. Das Bezugszeichen 238a bezeichnet ein UND Element für
die Verbindung der Ausgangsgrößen der Logikgatterelemente
231a bis 237a. Das Bezugszeichen 239 bezeichnet ein
Eingabeentscheidungsregister bestehend aus Flip-Flop-
Elementen, eingestellt durch die Ausgabe des UND Elements
238a.
Weiterhin bezeichnen die Bezugszeichen 231b bis 237b zweite
Logikgatterelemente für die ODER Verknüpfung invertierter
Logikinhalte der Ausgangsstufen des Schieberegisters 230 und
der Logikinhalte der Bits des konstanten Einstellregisters
137a. Das Bezugszeichen 238b bezeichnet ein UND Element für
die Verbindung der Ausgangsgrößen der Logikgatterelemente
231b bis 237b. Das Eingabe-Entscheidungsregister 239 wird
durch die Ausgabe des UND Elements 238b rückgesetzt.
In der derart konfigurierten variablen Filterschaltung 133a
bewirkt dann, wenn die Inhalte der Ausgangsstufen des
Schieberegisters 230 sämtlich logisch "1" sind, die Ausgabe
des UND Elements 238a ein Setzen des Ausgangs des
Eingabeentscheidungsregisters 239 zu logisch "1".
Jedoch können dann, wenn einige Inhalte des konstanten
Einstellregisters 137a logisch "1" sind, die zugeordneten
Logikinhalte der Ausgangsstufen des Schieberegisters 230 bei
"0" festgelegt sein.
Demnach ist, wie in Fig. 2 gezeigt, dann, wenn die erste bis
fünfte Stufe des Schieberegisters 230 sämtlich den
Logikinhalt "1" aufweisen, der Ausgang des
Eingabeentscheidungsregisters 239 bei logisch "1" festgelegt.
Weiterhin bewirkt dann, wenn die Inhalte der Ausgangsstufen
des Schieberegisters 230 sämtlich bei logisch "0" festgelegt
sind, die Ausgabe des UND Elements 238b ein Rücksetzen des
Ausgangs des Eingabeentscheidungsregisters 239 bei logisch
"0".
Jedoch können dann, wenn einige Inhalte des konstanten
Einstellregisters 137a bei logisch "1" liegen, die
zugeordneten Logikinhalte der Ausgangsstufen des
Schieberegisters 230 bei "1" festgelegt sein.
Demnach ist, wie in Fig. 2 gezeigt, dann, wenn die erste bis
fünfte Stufe des Schieberegisters 230 sämtlich den
Logikinhalt "0" aufweisen, der Ausgang des
Eingabeentscheidungsregisters 239 bei logisch "0" festgelegt.
Wie oben beschrieben, ist die Zahl der
Logikentscheidungspunkte zum Bewerten des Ausgabeinhalts des
Eingabeentscheidungsregisters 239 variabel gemäß den Inhalten
des konstanten Einstellregisters 137a festgelegt.
Zusätzlich kann anstelle einer variablen Änderung der Zahl
der Logikbestimmungspunkte, wie oben beschrieben, eine
Pulsfrequenz des Taktgenerators 127a variabel festgelegt
sein.
Die Fig. 3 zeigt eine erläuternde äquivalente Schaltung für
die variable Filterschaltung 136a und deren
Peripherieschaltungen gemäß Fig. 1.
Gemäß Fig. 3 bezeichnet das Bezugszeichen 135 ein
Rauschfilter für ein Analog-Eingabesignal ANm. Das
Rauschfilter 135 besteht aus einer positiven Begrenzungs-
bzw. Clipdiode 300, einer negativen Begrenzungs- bzw.
Clipdiode 301, einem Serienwiderstand 302 und einem
parallelen kleinen Kondensator 303.
Ist übermäßiges Rauschen dem Analogeingabesignal ANm
überlagert, so bewirken die Begrenzungsdioden 300 und 301
einen Rückstrom der Rauschspannung zu dem positiven und
negativen Schaltungen der Energiezuführung zum Vermeiden,
dass eine Spannung höher als ein Maximalwert oder geringer
als ein Minimalwert eines angenommenen Analogsignals bei dem
kleinen Kondensator 303 anliegt.
Ferner kann dann, wenn eine Analogsensor (nicht gezeigt), der
mit dem ANm Terminal verbunden ist, einen äquivalenten
Innenwiderstandswert aufweist, der Serienwiderstand 302
weggelassen werden.
Ein Kondensator 313 (Kapazitätswert C0) zum Bilden der
variablen Filterschaltung 136a wird periodisch zu einer
Signalseite S1 oder einer Ausgangsseite S2 durch einen
Schalter 312 geschalten. Eine Schaltperiode T bildet einen
Wert, der durch Auswählen und Festlegen von Frequenzteil-
Ausgangsgrößen eines Taktgenerators 127b durch ein konstantes
Einstellregister 137b erhalten wird.
Zusätzlich bezeichnen die Bezugszeichen 314a bis 314d UND
Elemente für ein ausgewähltes Gatter. Das Bezugszeichen 314
bezeichnet ein ODER Element zum Verbinden der Ausgänge der
UND Elemente 314a bis 314d. Der Ausgang des ODER Elements 314
bildet die Schaltperiode T für den Schalter 312.
Die Spannung V1 über dem kleinen Kondensator 303 liegt an der
Signalseite S1 über einen Verstärker 310 an. Ein
Ausgangskondensator 315 (Kapazitätswert C) ist mit der
Ausgangsseite S2 verbunden. Eine Spannung V2 über den
Kondensator 315 wird in einen Digitalwert über einen
Verstärker 316 und den A/D-Umsetzer 138 gemäß Fig. 1
umgesetzt, und im dem Latch-Speicher 139 gespeichert.
Im übrigen bezeichnen die Bezugszeichen 311a, 331b, 317a und
317b Rückkopplungsschaltungswiderstände zum Herstellen einer
Verbindung zwischen den Ausgängen der Verstärker 310 und 316
und den invertierten Eingängen der Verstärker.
Bei der derart konfigurierten variablen Filterschaltung 136a
wird dann, wenn ein Lade/Entlade-Widerstandswert ausreichend
klein relativ zu einem Kapazitätswert C0 des Kondensators 313
ist, die folgende Gleichung eingerichtet bzw. erfüllt.
Für die akkumulierte Ladung in dem Kondensator 313 an der S1-
Seite gilt
Q1 = CO × V1.
Für die akkumulierte Ladung des Kondensators 313 an der S2-
Seite gilt
Q2 = CO × V2.
In T Sekunden wird folgende Ladung bewegt: Q = Q1 - Q2 = CO ×
(V1 - V2).
Der durchschnittliche Strom in T Sekunden beträgt I = Q/T =
CO × (V1 - V2)/T.
Für den äquivalenten Widerstand gilt RO = (V1 - V2)/I = T/CO.
Demnach ist die variable Filterschaltung 136a mit der obigen
Konfiguration äquivalent zu einem RC Filter, bestehend aus
einem Serienwiderstand RA(= R0) und einem Ausgangskondensator
CA, und der Serienwiderstand RA erhöht sich mit der
Schaltperiode T. Die Schaltperiode T kann variabel gemäß dem
Inhalt des konstanten Einstellregisters 137b geändert werden.
Als nächstes werden die Betriebsschritte diskutiert.
Zunächst erfolgt nachfolgend die Diskussion von Fig. 4a bis
4f zum Darstellen von Datenübertragungs-Rahmenstrukturen der
seriellen Kommunikation.
Die Fig. 4a zeigt eine Datenübertragungs-Rahmenstruktur, bei
der eine Filterkonstante in dem nichtflüchtigen Speicher 112
gespeichert ist, und diese wird zu den konstanten
Einstellregistern 137a und 137b in der zweiten LSI Einheit
120 über den Mikroprozessor 112 übertragen, sowie die
Serien/Parallel-Umsetzer 116 und 126. Die obere Stufe zeigt
übertragene Daten des Mikroprozessors 111, und die untere
Stufe zeigt Antwortdaten der zweiten LSI Einheit 120.
In Fig. 4a bezeichnet das Bezugszeichen 400 eine
Konstantenübertragungs-Rahmenstruktur, die aus einem
Übertragungsstartrahmen STX besteht, sowie einem
Befehlsrahmen COM1, Filterkonstantenrahmen DF1 bis DFn gemäß
den indirekten AN/AUS Eingangssignalen INs1 bis INsn,
Filterkonstantenrahmen AF1 bis AFm gemäß den indirekten
Analogeingabesignalen AN1 bis ANm, einen
Übertragungsendrahmen ETX, und einen Summendatenrahmen SUM.
Wie in Fig. 4f gezeigt, besteht beispielsweise der
Übertragungsstartrahmen STX insgesamt aus 11-Bit Daten, die
aus 8-Bit Daten mit fünfundfünfzig Werten in
Hexadezimaldarstellung bestehen, sowie einem Startbit, einem
Paritätsbit, und einem Stoppbit.
Ähnlich besteht, wie in Fig. 4f gezeigt, der Befehlsrahmen
COM1 insgesamt aus 11-Bit Daten, bestehend aus 8-Bit Daten
mit zehn Werten in Hexadezimaldarstellung, einem Startbit,
einem Paritätsbit, und einem Stoppbit.
Weiterhin besteht jeder der Filterkonstantenrahmen DF1 bis
DFn und AF1 bis AFm insgesamt aus 11-Bit Daten, bestehend aus
8-Bit Filterkonstantendaten, einem Startbit, einem
Paritätsbit und einem Stoppbit.
Wie in Fig. 4f gezeigt, besteht beispielsweise der
Übertragungsendrahmen ETX aus insgesamt 11-Bit Daten,
bestehend aus 8-Bit Daten mit AA Daten in
Hexadezimaldarstellung, einem Startbit und einem Paritätsbit
und einem Stoppbit.
Übrigens besteht der Summendatenrahmen SUM insgesamt aus 11-
Bit Daten, aufgebaut aus 8-Bit Daten, einem Startbit, einem
Paritätsbit und einem Stoppbit. Die 8-Bit Daten bilden einen
vertikalen Bit-addierten Wert (binär addierter Wert ohne
Übertrag) der Bits der Serie der Rahmen.
Das Bezugszeichen 401 bezeichnet eine Rahmenstruktur zum
Empfangen einer Bestätigung, die aufgebaut ist aus dem
Übertragungsstartrahmen STX, einem Empfangsbestätigungsrahmen
ACK, einem Übertragungsendrahmen ETX und einen
Summendatenrahmen SUM. Wie in Fig. 4f gezeigt, besteht
beispielsweise der Empfangsbestätigungsrahmen ACK insgesamt
aus 11-Bit Daten, aufgebaut aus 8-Bit Daten mit einundachtzig
Werten in Hexadezimaldarstellung, einem Startbit, einem
Paritätsbit und einem Stoppbit.
Da der Übertragungsendrahmen ETX, der Summendatenrahmen SUM,
und der Übertragungsstartrahmen STX identisch zu den oben
beschriebenen sind, werden die Erläuterungen hiervon
weggelassen.
Die Bitinformation in den Rahmen wird einer
Bitserienumsetzung in dem Serien/Parallel-Umsetzer 116
unterzogen, und sie wird zu dem Serien/Parallel-Umsetzer 126
übertragen. Der Serien/Parallel-Umsetzer 126 führt eine
Serien/Parallel-Umsetzung für jeden Rahmen aus Rahmen aus,
und er führt eine Empfangsabschlusssignal für einen einzelnen
Rahmen dem Pufferspeicher 121 zu. Daten eines einzigen
Rahmens, die mit dieser zeitlichen Einteilung empfangen
werden, werden in dem Pufferspeicher 121 gespeichert.
Der Pufferspeicher 121 bildet eine Datentabelle mit einer
FIFO Struktur, und alle Rahmendaten werden sukzessive hierin
gespeichert.
Zwischenzeitlich führt die Datenprüfschaltung 122a eine
vertikale Bitaddition (Binäraddition ohne Übertrag) der Bits
jedes Mal dann aus, wenn Daten eines einzelnen Rahmens
empfangen werden. Sind die Additionsergebnisse für die Rahmen
STX bis SUM, die durch den Mikroprozessor 111 übertragen
werden, sämtlich 0, so wird für die Empfangsdaten beurteilt,
dass sie normal sind. Ist ein Wert 1 enthalten, so werden die
Daten als anormal bewertet.
Bei normalen Empfangsdaten werden die Rahmendaten von STX,
ACK, ETX und SUM, die in das Datenregister 122b für eine
Bestätigungsantwort geschrieben sind, zu dem Mikroprozessor
111 über die Serien/Parallel-Umsetzer 126 und 116 übertragen.
Dies ist in der Empfangsbestätigungs-Rahmenstruktur 401 gemäß
Fig. 4a gezeigt.
Jedoch wird dann, wenn die Empfangsdaten anormal sind,
beispielsweise der Inhalt des Bestätigungsantwortrahmens ACK
zu Hexadezimal 82 (NACK) geändert, wie in Fig. 4f gezeigt.
Der den Inhalt empfangende Mikroprozessor 111 führt einen
Betrieb wie das wiederholte Übertragen einer Filterkonstante
aus.
Sind die Empfangsdaten normal, so bewertet der Befehlsdecoder
123 den Inhalt des Befehlsrahmens COM1, und er schreibt
logisch "1" bei einer vorgegebenen Position der
Adressauswahlschaltung 124, die aus Bitschieberegistern
aufgebaut ist. Das Vorderregister einer Zahl der konstanten
Einstellregister 137a und 137b ist durch die vorgegebene
Position bezeichnet.
Der Taktgenerator 127 führt hiernach Schiebesignale den
Schieberegistern zum Bilden der Adressauswahlschaltung 124
zu. Demnach erfolgt die Auswahl einer Zahl der konstanten
Einstellregister 137a und 137b, Stück für Stück, und sie
werden mit dem Datenbus 128 verbunden.
Bei der Synchronisierung mit dem Auswahlbetrieb werden die in
dem Pufferspeicher 121 gespeicherten Filterkonstanten
nachfolgend gelesen und mit dem Datenbus 128 verbunden, und
die Filterkonstante wird in eines der ausgewählten
Konstanteneinstellregister 137a und 137b geschrieben.
Die Fig. 4b zeigt eine Datenübertragungs-Rahmenstruktur, bei
der indirekt Eingabesignalinformation in der zweiten LSI
Einheit 120 zu dem RAM Speicher 113 über die Serien/Parallel-
Umsetzer 126 und 116 und den Mikroprozessor 111 übertragen
wird. Die obere Stufe zeigt durch den Mikroprozessor 111
übertragene Daten, und die untere Stufe zeigt Antwortdaten
der zweiten LSI Einheit 120.
In Fig. 4b bezeichnet das Bezugszeichen eine Rahmenstruktur
zum Anfordern der Übertragung von Eingabeinformation, die aus
dem Übertragungsstartrahmen STX besteht, sowie einem
Befehlsrahmen COM2, einem Übertragungsendrahmen ETX und einem
Summendatenrahmen SUM. Jeder der Rahmen bildet 11-Bit Daten
mit einem Startbit, einem Paritätsbit und einem Stoppbit. Der
Eingabeinformations-Übertragungs-Anforderungsbefehl COM2
besteht beispielsweise aus vier Arten gemäß 20, 21, 22 und 23
in Hexadezimaldarstellung, wie in Fig. 4f gezeigt.
Der Befehl wird zum Unterteilen einer umfangreichen
Eingabeinformation und in vier Gruppen und zum Übertragen
derselben bereitgestellt. Wird die Eingabeinformation auf der
Stelle übertragen, so ist lediglich eine einzige Art von
Befehl erforderlich.
Das Bezugszeichen 403 bezeichnet eine Eingabeinformations-
Antwort-Rahmenstruktur, die aufgebaut ist aus einem
Übertragungsstartrahmen STX, einem Befehlsrahmen COM3,
digitalen Eingaberahmen DIG1, DIG2 und DIG3, jeweils
aufgebaut aus 8 indirekten AN/AUS Eingabesignalen INs1 bis
INsn, Digitalumsetzrahmen AI1 bis AI5 gemäß einigen der
indirekten Analogeingabesignale AN1 bis ANm, einen
Übertragungsendrahmen ETX und einen Summendatenrahmen SUM.
Wie in Fig. 4f gezeigt, besteht beispielsweise der
Befehlsrahmen COM3 insgesamt aus 11-Bit Daten, aufgebaut aus
8-Bit Daten mit Werten 30, 31, 32 und 33 in
Hexadezimaldarstellung, einem Startbit, einem Paritätsbit und
einem Stoppbit. Der Inhalt des Befehlsrahmens COM3 entspricht
demjenigen des Befehlsrahmens COM2.
Übrigens wird die Zahl der digitalen Eingaberahmen DIG1
DIG2 und DIG3 gemäß der Zahl der indirekten AN/AUS
Eingabesignal INs1 bis INsn geändert. 24 Punkte/3 Rahmen sind
für die praktische Anwendung ausreichend.
Weiterhin sind die direkten Analogeingabesignale AN1 bis ANm
29 Punkte/29 Rahmen oder weniger bei der praktischen
Anwendung, und die Gesamtheit beträgt 32 Rahmen oder weniger.
Demnach kann eine Antwort immer bei 8 Rahmen durch
Unterteilen der Rahmen in vier Gruppen ausgeführt werden.
Demnach ist dann, wenn der Befehlsrahmen COM2 20, 21, 22 und
23 ist, der Befehlsrahmen COM3 30, 31, 32 und 33. Die
nachfolgende Antworteingabeinformation reicht von den
Adressen DIG1 bis AI5, AI6 bis AI13, AI14 bis AI21 und AI22
bis AI29.
Die Bitinformation der Rahmen, die in der Rahmenstruktur 402
zum Anfordern einer Übertragung von Eingabeinformation
gezeigt sind, wird einer Parallel/Serienumsetzung in dem
Serien/Parallel-Umsetzer 116 unterzogen, und sie wird zu dem
Serien/Parallel-Umsetzer 126 übertragen. Der Serien/Parallel-
Umsetzer 126 führt eine Serien/Parallel-Umsetzung für jeden
Rahmen aus, und ein Empfangsabschlusssignal für einen
einzigen Rahmen wird dem Pufferspeicher 121 zugeführt, und
die mit dieser Synchronisierung bzw. zeitlichen Einteilung
empfangenen Daten werden in dem Pufferspeicher 121
gespeichert.
Der Pufferspeicher 121 ist eine Datentabelle mit einer FIFO
Struktur, und sämtliche der Rahmendaten werden sukzessive
hierin gespeichert.
Zwischenzeitlich führt die Datenprüfschaltung 122a eine
vertikale Bitaddition (Bitaddition ohne Übertrag) der Bits
jedes Mal dann aus, wenn Daten eines einzelnen Rahmens
empfangen werden. Sind die Additionsergebnisse für die Rahmen
STX bis SUM, die durch den Mikroprozessor 111 übertragen
werden, sämtlich 0, so werden die empfangenen Daten als
normal bewertet. Ist der Wert 1 enthalten, so werden die
Daten als anormal bewertet.
Sind die empfangenen Daten normal, so bewertet der
Befehlsdecoder 123 den Inhalt des Befehlsrahmens COM2, und er
schreibt logisch "1" bei einer ausgewählten Position der
Adressauswahlschaltung 124, die aus Bitschieberegistern
besteht. Die vordere Datenauswahlvorrichtung aus der Zahl der
Eingabedatenauswahlvorrichtung 140a und 140b wird durch die
vorgegebene Position bezeichnet.
Der Taktgenerator 127 führt hiernach Verschiebesignale den
Schieberegistern zum Bilden der Adressauswahlschaltung 124
zu. Demnach wird eine Zahl der
Eingabedatenauswahlvorrichtungen 140a und 140b einzeln
ausgewählt, und sie werden mit dem Datenbus 128 verbunden.
Bei der Synchronisierung mit dem Auswahlbetrieb wird die
Bitinformation der Rahmen der Parallel-Serienumsetzung in dem
Serien/Parallel-Umsetzer 126 unterzogen, und sie wird zu dem
Serien/Parallel-Umsetzer 116 übertragen. Der Serien/Parallel-
Umsetzer 116 führt eine Serien/Parallel-Umsetzung für jeden
Rahmen aus, und ein Empfangsabschlusssignal für einen
einzigen Rahmen wird dem Mikroprozessor 111 zugeführt. Daten
in dem einzelnen Rahmen, die mit dieser zeitlichen Einteilung
empfangen werden, werden in dem RAM Speicher 113 gespeichert.
Zusätzlich ist ein (nicht gezeigter)
Übertragungspufferspeicher bei einer tatsächlichen
Konfiguration vorgesehen, und die Eingabeinformation, die zu
dem Mikroprozessor 111 zu übertragen ist, wird in dem
Pufferspeicher gespeichert. Ferner werden ein
Übertragungsstartrahmen STX, ein Eingabeinformations-
Antwortführungsbefehl COM3, ein Übertragungsendrahmen ETX und
ein Summendatenrahmen SUM an der Vorderseite und Rückseite
der Eingabeinformation ergänzt. Ein Startbit, ein Paritätsbit
und ein Stoppbit werden bei der Eingabeinformation ergänzt.
Die Inhalte des Übertragungspufferspeicher werden sukzessive
zu dem Mikroprozessor 111 zu dem Serien/Parallel-Umsetzer 126
und 116 übertragen, in Ansprechen auf den Betrieb der
Adressauswahlschaltung 124.
Im übrigen erfolgt dann, wenn eine Anormalität bei einem
Summenprüfbetrieb für den Eingabeinformations-
Übertragungsanforderungsrahmen 402 von dem Mikroprozessor 111
festgestellt wird, eine Rückgabe einer Bestätigungsantwort
NACK anstelle einer Antwort mit der Eingabeinformation. Der
Mikroprozessor 111, der NACK empfängt, führt einen Betrieb
wie das erneute Übertragen des Eingabeinformations-
Übertragungsanforderungsrahmens 402 aus.
Die Fig. 4c zeigt eine Datenübertragungsrahmenstruktur, bei
der indirekte Ausgabeinformation, die in dem RAM Speicher 113
gespeichert ist, zu dem Ausgabe-Latch-Speicher 125 in der
zweiten LSI Einheit 120 über den Mikroprozessor 111
übertragen wird, sowie die Serien/Parallel-Umsetzer 116 und
126. Die obere Stufe zeigt übertragene Daten von dem
Mikroprozessor 111, und die untere Stufe zeigt rückgegebene
bzw. Antwortdaten der zweiten LSI Einheit 120.
In Fig. 4c bezeichnet das Bezugszeichen 404 eine
Rahmenstruktur einer Ausgabeinformations-Übertragungsführung,
die aus einem Übertragungsstartrahmen STX besteht, sowie
einem Befehlsrahmen COM4 für eine Ausgabeinformations-
Übertragungsführung, einem digitalen Ausgaberahmen DOG1, der
aus acht indirekten Ausgangsgrößen OUTs1 bis OUTsk besteht,
ferner einem Übertragungsendrahmen ETX und einem
Summendatenrahmen SUM. Jeder der Rahmen besteht aus 11-
Bitdaten mit einem Startbit, einem Paritätsbit und einem
Stoppbit. Der Befehl COM4 für die Ausgabeinformations-
Übertragungsführung hat beispielsweise vierzig Werte in
Hexadezimaldarstellung, wie in Fig. 4f gezeigt.
Zusätzlich wird die Zahl der digitalen Ausgangsrahmen DOG1
nach dem Befehl COM4 gemäß der Zahl der indirekten Ausgänge
bzw. Ausgaben OUTs1 bis OUTk geändert.
Das Bezugszeichen 401 bezeichnet eine Rahmenstruktur für den
Empfang einer Bestätigung, die aus einem
Übertragungsstartrahmen STX besteht, sowie einem
Empfangsbestätigungsrahmen ACK, einem Übertragungsendrahmen
ETX und einem Summendatenrahmen SUM.
Die Bitinformation der Rahmen der Ausgabeinformations-
Übertragungsführungs-Rahmenstruktur 404 wird einer Parallel-
Serienumsetzung in dem Serien/Parallel-Umsetzer 116
unterzogen, und sie wird zu dem Serien/Parallel-Umsetzer 126
übertragen. Der Serien/Parallel-Umsetzer 126 führt eine
Serien/Parallel-Umsetzung für jeden Rahmen aus, und er führt
ein Empfangsabschlusssignal für einen einzelnen Rahmen dem
Pufferspeicher 121 zu. Die Daten des einzelnen Rahmens, die
mit dieser zeitlichen Einteilung empfangen werden, werden in
dem Pufferspeicher 121 gespeichert.
Der Pufferspeicher 121 ist eine Datentabelle mit einer FIFO
Struktur, und sämtliche der Rahmendaten werden sukzessive
hierin gespeichert.
Zwischenzeitlich führt die Datenprüfschaltung 122a eine
vertikale Bitaddition (Binäraddition ohne Übertrag) der Bits
jedes Mal dann aus, wenn Daten eines einzelnen Rahmens
empfangen werden. Sind die Additionsergebnisse für die Rahmen
STX bis SUM, die durch den Mikroprozessor 111 übertragen
werden, sämtlich 0, so werden die empfangenen Daten als
normal bewertet. Ist der Wert 1 enthalten, so werden die
Daten als anormal bewertet.
Sind die empfangenen Daten normal, so werden die Rahmendaten
von STX, ACK, ETX und SUM, die in das Datenregister 122b für
eine Bestätigungsantwort geschrieben sind, zu dem
Mikroprozessor 111 über die Serien/Parallel-Umsetzer 126 und
116 übertragen. Dies ist durch die Empfangsbestätigungs-
Rahmenstruktur 401 gemäß Fig. 4c gezeigt.
Sind jedoch die empfangenen Daten anormal, so wird
beispielsweise der Inhalt des Bestätigungsantwortrahmens ACK
zu Hexadezimal 82 (NACK) geändert, wie in Fig. 4f gezeigt.
Der Mikroprozessor 111, der NACK empfängt, führt einen
Betrieb wie beispielsweise das erneute Übertragen einer
Filterkonstante aus.
Sind die empfangenen Daten normal, so bewertet der
Befehlsdecoder 123 den Inhalt des Befehlsrahmen COM4, und er
schreibt logisch "1" bei einer vorgegebenen Position der
Adressauswahlschaltung 124, die aus Bitschieberegistern
aufgebaut ist. Der vordere Latch-Speicher aus einer Vielzahl
von Ausgabe-Latch-Speichern 1125 wird durch die vorgegebene
Position bezeichnet (hier ist ein einzelner Ausgabe-Latch-
Speicher gemäß Fig. 4c vorgesehen).
Der Taktgenerator 127 führt hiernach Schiebesignale den
Schieberegistern zum Bilden der Adressauswahlschaltung 124
zu. Demnach erfolgt die Auswahl einer Zahl der Ausgabe-Latch-
Speicher 125 in einzelner Weise, und sie werden mit dem
Datenbus 128 verbunden.
Bei Synchronisation mit dem Auswahlbetrieb wird die in dem
Pufferspeicher 121 gespeicherte indirekte Ausgabeinformation
sukzessive gelesen, und sie wird mit dem Datenbus 128
verbunden, und die indirekte Ausgabeinformation wird zu einem
der ausgewählten Ausgabe-Latch-Speicher 125 geschrieben.
Die Fig. 4d zeigt eine Datenübertragungsrahmenstruktur, bei
der den Inhalt des spezifischen indirekten
Eingabesignalinformation in der zweiten LSI-Einheit 120 zu
dem RAM Speicher 113 über die Serien/Parallel-Umsetzer 126
und 116 und den Mikroprozessor 111 übertragen wird. Die obere
Stufe zeigt übertragene Daten des Mikroprozessors 111, und
die untere Stufe zeigt rückgegebene Daten der zweiten LSI
Einheit 120.
In Fig. 4d bezeichnet das Bezugszeichen 406 eine
Rahmenstruktur für eine spezifische Eingabeinformations-
Übertragungsanforderung, die aus einem
Übertragungsstartrahmen STX aufgebaut ist, sowie einem
Befehlsrahmen COM5, einem Adressrahmen ADR1, einem
Übertragungsendrahmen ETX und einem Summendatenrahmen SUM.
Jeder der Rahmen besteht aus 11-Bit-Daten mit einem Startbit,
einem Paritätsbit und einem Stoppbit. Der spezifische
Eingabeinformations-Übertragungsanforderungsbefehl COM5 hat
beispielsweise fünfzig Werte in Hexadezimaldarstellung, wie
in Fig. 4f gezeigt.
Das Bezugszeichen 407 bezeichnet eine spezifische
Eingabeinformations-Antwortrahmenstruktur, die aus einem
Übertragungsstartrahmen STX aufgebaut ist, sowie einem
Befehlsrahmen COM6, einem Adressrahmen ADR1, einem indirekten
Eingabeinformationsrahmen DATA für die bezeichnete Adresse,
einem Übertragungsendrahmen ETX und einem Summendatenrahmen
SUM. Wie in Fig. 4f gezeigt, sind beispielsweise die
Befehlsrahmen COM5 und COM6 insgesamt jeweils 11-Bitdaten,
die aus 8-Bitdaten mit Werten von 50 und 60 in
Hexadezimaldarstellung aufgebaut sind, sowie einem Startbit,
einem Paritätsbit und einem Stoppbit.
Im übrigen wird der Inhalt des Adressrahmens ADR1 durch
serielle Nummern wie 0 bis 31 bezeichnet, die Bezug nehmen
auf digitale Eingaberahmen DIG1 bis DIG3 und digitale
Umsetzrahmen AI1 bis AIm.
Im Hinblick auf die Rahmen, die in der Rahmenstruktur 406 für
die Übertragungsanforderung einer spezifischen
Eingabeinformation gezeigt sind, wird Bitinformation einer
Parallel-Serienumsetzung in dem Serien/Parallel-Umsetzer 116
unterzogen und sie wird zu dem Serien/Parallel-Umsetzer 126
übertragen. Der Serien/Parallel-Umsetzer 126 führt eine
Serien/Parallel-Umsetzung für jeden Rahmen aus, und er führt
ein Empfangsabschlusssignal für einen einzigen Rahmen dem
Pufferspeicher 121 zu. Daten des einzelnen Rahmens, die mit
dieser zeitlichen Einteilung empfangen werden, werden in dem
Pufferspeicher 121 gespeichert.
Der Pufferspeicher 121 ist eine Datentabelle mit einer FIFO
Struktur, und sämtliche der Rahmendaten werden sukzessive
hierin gespeichert.
Zwischenzeitlich führt die Datenprüfschaltung 122a eine
vertikale Bitaddition (Binäraddition ohne Übertrag) der Bits
jedes Mal dann aus, wenn Daten eines einzigen Rahmens
empfangen werden. Sind die Additionsergebnisse für die Rahmen
STX bis SUM, die durch den Mikroprozessor 111 übertragen
werden, sämtlich 0, so werden die Empfangsdaten als normal
bewertet. Ist der Wert 1 enthalten, so werden die Daten als
anormal bewertet.
Sind die empfangenen Daten normal, so bewertet der
Befehlsdecoder 123 den Inhalt des Befehlsrahmens COM5, und er
schreibt eine logische "1" bei einer vorgegebenen Position
der Adressauswahlschaltung 124, die aus Bitschieberegistern
aufgebaut ist. Aus einer Zahl der
Eingabedatenauswahlvorrichtungen 140a und 140d wird die
Datenauswahlvorrichtung durch die vorgegebene Position
bezeichnet, die eine Zahl aufweist, die in dem Adressrahmen
ADR1 bezeichnet ist.
Bei Synchronisation mit dem obigen Bezeichnungsbetrieb wird
Bitinformation der Rahmen einer Parallel-Serienumsetzung in
dem Serien/Parallel-Umsetzer 126 unterzogen, und sie wird zu
dem Serien/Parallel-Umsetzer 116 übertragen. Der
Serien/Parallel-Umsetzer 116 führt eine Serien/Parallel-
Umsetzung für jeden Rahmen aus, und er führt ein
Empfangsabschlusssignal für einen einzigen Rahmen dem
Mikroprozessor 111 zu. Daten des einzelnen Rahmens, die mit
dieser zeitlichen Einteilung empfangen werden, werden in dem
RAM Speicher 113 gespeichert.
Jedoch werden ein Übertragungsstartrahmen STX, ein
spezifischer Eingabeinformations-Antwortführungsbefehl COM6,
ein Übertragungsendrahmen ETX, ein Summendatenrahmen SUM usw.
bei der Vorderseite und Rückseite der Antwort der
Eingabeinformation ergänzt. Ein Startbit, ein Paritätsbit und
ein Stoppbit werden bei der Eingabeinformation ergänzt.
Übrigens erfolgt dann, wenn eine Anormalität bei einem
Summenprüfbetrieb des Rahmens 406 für die
Übertragungsanforderung der spezifischen Eingabeinformation
von dem Mikroprozessor 111 gefunden wird, eine Rückgabe einer
Bestätigungsantwort NACK anstelle einer Antwort mit
spezifischer Eingabeinformation. Der Mikroprozessor 111, der
NACK empfängt, führt einen Betrieb wie das erneute Übertragen
des Rahmens 406 für die Übertragungsanforderung von
spezifischer Eingabeinformation aus.
Zudem ist der Befehl COM5 für eine Übertragungsanforderung
spezifischer Eingabeinformation so ausgebildet, dass er die
Frequenz der Kommunikation mit dem Mikroprozessor 111 erhöht,
im Hinblick auf indirekte Eingaben, die Eingabeinformation
mit relativ hoher Frequenz ändern, aus einer Zahl von
indirekten Eingaben.
Die Fig. 4e zeigt eine Datenübertragungs-Rahmenstruktur, bei
der eine spezifische Filterkonstante, gespeichert in dem
nichtflüchtigen Speicher 112, zu einem spezifischen
konstanten Einstellregister der konstanten Einstellregister
137a und 137b in der zweiten LSI Einheit 120 über den
Mikroprozessor 111, sowie die Serien/Parallel-Umsetzer 116
und 126 übertragen wird. Die obere Stufe zeigt übertragene
Daten von dem Mikroprozessor 111, und die untere Stufe zeigt
zurückgegebene Daten von der zweiten LSI Einheit 120.
In Fig. 4e zeigt das Bezugszeichen 408 eine Rahmenstruktur
einer spezifischen konstanten Übertragungsführung, die
aufgebaut ist aus einem Übertragungsstartrahmen STX, einem
Befehlsrahmen COM7 der spezifischen konstanten
Übertragungsführung, einem Adressrahmen ADR2, einem
Filterkonstantenrahmen DATA für eine bezeichnete Adresse,
einem Übertragungsendrahmen ETX und einem Summendatenrahmen
SUM. Jeder der Rahmen bildet 11-Bit Daten, die ein Startbit,
ein Paritätsbit und ein Stoppbit enthalten. Der Befehl COM7
der spezifischen konstanten Übertragungsführung hat
beispielsweise siebzig Werte in Hexadezimaldarstellung, wie
in Fig. 4f gezeigt.
Das Bezugszeichen 401 bezeichnet eine Rahmenstruktur zum
Empfangen einer Bestätigung, die aus einem
Übertragungsstartrahmen STX aufgebaut ist, sowie einem
Empfangsbestätigungsrahmen ACK, einem Übertragungsendrahmen
ETX und einem Summendatenrahmen SUM.
Im Hinblick auf die Rahmenstruktur 408 der spezifischen
konstanten Übertragungsführung wird Bitinformation der Rahmen
einer Parallel-Serienumsetzung in dem Serien/Parallel-
Umsetzer 116 unterzogen, und sie wird zu dem Serien/Parallel-
Umsetzer 126 übertragen. Der Serien/Parallel-Umsetzer 126
führt eine Serien/Parallel-Umsetzung für jeden Rahmen aus,
und er führt ein Empfangsabschlusssignal für einen einzigen
Rahmen dem Pufferspeicher 121 zu. Daten des einzelnen
Rahmens, der mit dieser zeitlichen Einteilung empfangen wird,
werden in dem Pufferspeicher 121 gespeichert.
Der Pufferspeicher 121 ist eine Datentabelle mit einer FIFO
Struktur, und alle Rahmendaten werden sukzessive hierin
gespeichert.
Zwischenzeitlich führt die Datenprüfschaltung 122a eine
vertikale Bitaddition (Binäraddition ohne Übertrag) für die
Bits jedes Mal dann aus, wenn Daten eines einzelnen Rahmens
empfangen werden. Sind die Additionsergebnisse für die Rahmen
STX bis SUM, übertragen durch den Mikroprozessor 111,
sämtlich 0, so werden die empfangenen Daten als normal
bewertet. Ist der Wert 1 enthalten, so werden die Daten als
anormal bewertet.
Sind die empfangenen Daten normal, so werden Rahmendaten für
STX, ACK, ETX und SUM, die in das Datenregister 122b für eine
Bestätigungsantwort geschrieben sind, zu dem Mikroprozessor
111 über die Serien/Parallel-Umsetzer 126 und 116 übertragen.
Dies ist anhand der Empfangsbestätigungs-Rahmenstruktur 401
gemäß Fig. 4a gezeigt.
Jedoch wird dann, wenn die empfangenen Daten anormal sind,
beispielsweise der Inhalt des Bestätigungsantwortrahmens ACK
zu Hexadezimal 82 (NACK) geändert, wie in Fig. 4f gezeigt.
Der Mikroprozessor 111, der NACK empfängt, führt einen
Betrieb wie beispielsweise das erneute Übertragen einer
Filterkonstante aus.
Sind die empfangenen Daten normal, so bewertet der
Befehlsdecoder 123 den Inhalt des Befehlsrahmens COM7, und er
schreibt einen logischen "1" Wert bei einer vorgegebenen
Position der Adressauswahlschaltung 124, die aus
Bitschieberegistern aufgebaut ist. Ein spezifisches Register
aus einer Zahl der konstanten Einstellregister 137a und 137b
ist durch die vorgegebene Position bezeichnet.
Bei Synchronisation mit dem Bezeichnungsbetrieb wird die in
dem Pufferspeicher 121 gespeicherte Filterkonstante gelesen
und mit dem Datenbus 128 verbunden, und die Filterkonstante
wird in eines der ausgewählten konstanten Einstellregister
137a und 137b geschrieben.
Zusätzlich wird dann, wenn eine in Fig. 4a und 4e gezeigte
Filterkonstante übertragen wird, eine in dem nichtflüchtigen
Speicher 112 gespeicherte Filterkonstante tatsächlich zu den
konstanten Einstellregistern 137a und 137b in der zweiten LSI
Einheit 120 über den RAM Speicher 113 übertragen. Ein Teil
des Inhalts des RAM Speichers 113, der eine Filterkonstante
in der obigen Weise speichert, wird einer Lernkorrektur
während dem Betrieb des Mikroprozessors 111 unterzogen. Es
wird eine Filterkonstante einer spezifischen Adresse, die der
Lernkorrektur unterzogen wird, zu einem spezifischen
konstanten Einstellregister durch den Befehl COM7 der
spezifischen konstanten Übertragungsführung gemäß Fig. 4e
übertragen.
Die Fig. 5 zeigt ein Flussdiagramm zum Erläutern der
Betriebsschritte des Mikroprozessors 111.
In Fig. 5 bezeichnet das Bezugszeichen 500 einen
Betriebsstartschritt, der periodisch aktiviert wird. Das
Bezugszeichen 501 bezeichnet einen Schritt, der dem
Betriebsstartschritt 500 folgt, zum Bewerten, ob ein Betrieb
anfänglich ist, da der fahrzeugeigene elektronische
Controller 100 angestellt wird. Das Bezugszeichen 502
bezeichnet einen Schritt, der dann ausgeführt wird, wenn in
dem Schritt 501 eine Beurteilung im Hinblick auf einen
Anfangsschritt erfolgt, und gemäß diesem wird eine
Filterkonstante, die in dem nichtflüchtigen Speicher 112
gespeichert ist, zu einem vorgegebenen Gebiet des RAM
Speichers 113 übertragen. Das Bezugszeichen 503 bezeichnet
einen Schritt zum Übertragen einer zu dem RAM Speicher 113
übertragenen Filterkonstante in die Rahmenstruktur 400 gemäß
Fig. 4a. Das Bezugszeichen 504 bezeichnet einen Schritt zum
Aktivieren eines Kommunikationszeit-Überwachungszeitgebers
(nicht gezeigt). Das Bezugszeichen 505 bezeichnet einen
Schritt zum Empfangen der Rahmenstruktur 401 gemäß Fig. 4a
und zum Bewerten, ob der Inhalt eine normale
Empfangsbestätigung ACK oder einen anormalen Empfang NACK
darstellt. Das Bezugszeichen 506 bezeichnet einen Schritt,
der dann ausgeführt wird, wenn der Schritt 505 zu der
Beurteilung eines normalen Empfangs ACK führt, sowie zum
Rücksetzen des Überwachenszeitgebers, der in dem Schritt 504
aktiviert wird.
Hier kehrt dann, wenn in dem Schritt 505 ein anormaler
Empfang NACK festgestellt wird, der Prozess zu dem Schritt
503 zurück, um erneut eine Filterkonstante zu übertragen.
Lässt sich eine normale Empfangsbestätigung ACK nicht erneut
erhalten, so ist die Zeit bei dem Überwachungszeitgeber,
aktiviert im Schritt 504, verbraucht, und der Mikroprozessor
111 wird durch eine (nicht gezeigte)
Anormalitätsverarbeitungsschaltung rückgesetzt.
Ferner bezeichnet ein Bezugszeichen 507 eine
Referenzbeschreibung, bei der eine normalerweise in der
zweiten LSI Einheit 120 empfangene Filterkonstante in den
konstanten Einstellregistern 137a und 137b gespeichert ist.
Das Bezugszeichen 510 bezeichnet einen Schritt, der
ausgeführt wird, wenn der Schritt 501 nicht zu der
Beurteilung eines Anfangsschritts führt, und er dient der
Beurteilung dahingehend, ob einige der in dem RAM Speicher
113 gespeicherten Filterkonstanten einer Lernkorrektur durch
Prüfen des Inhalts eines Merkers (nicht gezeigt) unterzogen
werden. Das Bezugszeichen 511 bezeichnet einen Schritt, der
ausgeführt wird, wenn der Schritt 510 zu der Beurteilung
führt, dass eine Lernkorrektur vorliegt, und es erfolgt ein
Übertragen einer zu dem RAM Speicher 13 übertragenen
Filterkonstante in die Rahmenstruktur 408 gemäß Fig. 4e. Das
Bezugszeichen 512 bezeichnet einen Schritt zum Aktivieren
eines (nicht gezeigten) Kommunikationszeit-
Überwachenszeitgebers. Das Bezugszeichen 513 bezeichnet einen
Schritt zum Empfangen der Rahmenstruktur 401 gemäß Fig. 4e
und zum Beurteilen, ob der Inhalt der normalen
Empfangsbestätigung ACK oder ein anormaler Empfang NACK
vorliegt. Das Bezugszeichen 514 bezeichnet einen Schritt, der
ausgeführt wird, wenn in dem Schritt 513 ein normaler Empfang
ACK beurteilt wird, und er dient zum Rücksetzen des in dem
Schritt 512 aktivierten Überwachungszeitgebers.
Hier kehrt dann, wenn ein anormaler Empfang NACK in dem
Schritt 513 festgestellt wird, der Prozess zu dem Schritt 511
zurück, um erneut eine Filterkonstante zu übertragen. Lässt
sich wiederum eine normale Empfangsbestätigung ACK nicht
erhalten, so ist die Zeit bei dem in dem Schritt 512
aktivierten Überwachungszeitgeber verbraucht, und der
Mikroprozessor 111 wird durch eine (nicht gezeigte)
Anormalitäts-Verarbeitungsschaltung rückgesetzt.
Ferner bezeichnet das Bezugszeichen 515 eine
Referenzbeschreibung, bei der eine normalerweise in der
zweiten LSI-Einheit 120 empfangene Filterkonstante in dem
konstanten Einstellregister 137a oder 137b mit einer
bezeichneten Adresse gespeichert wird.
Das Bezugszeichen 520 bezeichnet einen Schritt, der
ausgeführt wird, wenn bei dem Schritt 510 beurteilt wird,
dass eine Lernkorrektur nicht vorliegt, und er dient zum
Beurteilen des Erfordernis für eine spezifische
Eingabeinformation. Das Bezugszeichen 521 bezeichnet einen
Schritt, der ausgeführt wird, wenn ein Erfordernis für eine
spezifische Eingabe in dem Schritt 520 beurteilt wird, und er
dient zum Anfordern der Übertragung von Eingabeinformation
einer spezifischen Adresse in der Rahmenstruktur 406, die in
Fig. 4d gezeigt ist. Das Bezugszeichen 522 bezeichnet einen
Schritt zum Aktivieren eines (nicht gezeigten)
Kommunikationszeit-Überwachungszeitgebers. Das Bezugszeichen
523a bezeichnet einen Schritt zum Beurteilen, ob ein
anormaler Empfang NACK anstelle der in Fig. 4d gezeigten
Rahmenstruktur 407 empfangen wird. Das Bezugszeichen 523b
bezeichnet einen Schritt zum Empfangen der Rahmenstruktur 407
anstelle des anormalen Empfangs NACK und zum Beurteilen eines
Summenprüfergebnisses der empfangenen Daten, um zu
beurteilen, ob der Empfang normal ist. Das Bezugszeichen 524
bezeichnet einen Schritt, der ausgeführt wird, wenn für den
Empfang bei dem Schritt 523b beurteilt wird, dass er normal
ist, und er dient zum Rücksetzen des im Schritt S22
aktivierten Überwachungszeitgebers. Das Bezugszeichen 525
bezeichnet einen Schritt zum Speichern der empfangenen
Eingabeinformation in dem RAM Speicher 123.
Übrigens kehrt dann, wenn ein anormaler Empfang NACK in dem
Schritt 523a festgestellt wird oder wenn in dem Schritt 523b
ein Summenprüffehler festgestellt wird, der Prozess zu dem
Schritt 521 zurück, um die erneute Übertragung spezifischer
Eingabeinformation anzufordern. Lässt sich ein normaler
Empfang nicht erneut ausbilden, so ist die Zeit des
Überwachungszeitgebers, aktiviert in dem Schritt 522,
abgelaufen, und der Mikroprozessor wird durch eine (nicht
gezeigte) Anormalitäts-Verarbeitungsschaltung rückgesetzt.
Weiterhin wird in dem Schritt 520 in einem Prozess, bei dem
der Mikroprozessor 111 einen Motor gemäß einem
Steuerflussdiagramm (nicht gezeigt) steuert, ein (nicht
gezeigter) Merker dann gesetzt, wenn die letzte spezifische
Eingabeinformation erforderlich ist. Der Schritt 520
bewertet, ob der Merker gesetzt ist.
Das Bezugszeichen 530 bezeichnet einen Schritt, der
ausgeführt wird, wenn in dem Schritt S20 beurteilt wird, dass
spezifische Information nicht erforderlich ist, und er dient
zum Beurteilen, ob die Übertragung im Hinblick auf die
Eingabeinformation einer ersten Gruppe angefordert werden
sollte. Das Bezugszeichen 521 bezeichnet einen Schritt, der
ausgeführt wird, wenn im Schritt 530 eine Beurteilung
dahingehend erfolgt, dass die Übertragung im Hinblick auf
Eingabeinformation der ersten Gruppe angefordert werden
sollte, und er dient zum Anfordern der Übertragung der
Eingabeinformation der ersten Gruppe in der in Fig. 4b
gezeigten Rahmenstruktur 402. Das Bezugszeichen 532
bezeichnet einen Schritt zum Aktivieren eines (nicht
gezeigten) Kommunikationszeit-Überwachungszeitgebers. Das
Bezugszeichen 533a bezeichnet einen Schritt zum Bewerten, ob
ein anormaler Empfang NACK anstelle der in Fig. 4b gezeigten
Rahmenstruktur empfangen wird. Das Bezugszeichen 533b
bezeichnet einen Schritt zum Empfangen der Rahmenstruktur 403
anstelle des anormalen Empfangs NACK und zum Bewerten eines
Summenprüfergebnisses der empfangenen Daten, um zu bewerten,
ob der Empfang normal ist. Das Bezugszeichen 534 bezeichnet
einen Schritt, der ausgeführt wird, wenn der Empfang für den
Schritt 533b als normal bewertet wird, und er dient dem
Rücksetzen des in dem Schritt 532 aktivierten
Überwachungszeitgebers. Das Bezugszeichen 535 bezeichnet
einen Schritt zum Speichern der empfangenen
Eingabeinformation in dem RAM Speicher 123. Das Bezugszeichen
536 bezeichnet einen Schritt zum Setzen eines Merkers zu 0
zum Erinnern der Tatsache, dass die Eingabeinformation der
ersten Gruppe normal empfangen wurde.
Übrigens kehrt dann, wenn in dem Schritt 533a ein anormaler
Empfang NACK festgestellt wird oder wenn in dem Schritt 533b
ein Summenprüffehler festgestellt wird, der Prozess zu dem
Schritt 531 zurück, um die neue Übertragung spezifischer
Eingabeinformation der ersten Gruppe anzufordern. Lässt sich
ein normaler Empfang nicht erneut ausführen, so ist die Zeit
des in dem Schritt 532 aktivierten Überwachungszeitgebers
abgelaufen, und der Mikroprozessor 111 wird durch eine (nicht
gezeigte) Anormalitätsverarbeitungsschaltung rückgesetzt.
Ferner ist dann, wenn der Schritt 530 zum ersten Mal
ausgeführt wird, der Merker 0 gemäß dem Schritt 536 nicht
gesetzt. Demnach ist die Beurteilung des Schritts 530 NEIN.
Wird der Schritt S30 das nächste Mal ausgeführt, so ist die
Beurteilung JA, und der Prozess geht direkt von dem Schritt
530 zu einem (nicht gezeigten) Schritt 540 über, bei dem ein
Ablauf zum Anfordern der Übertragung im Hinblick auf
Eingabeinformation einer zweiten Gruppe ausgeführt wird.
Ähnlich erfolgt eine Übertragungsanforderung und ein Empfang
von Eingabeinformation einer dritten Gruppe.
Das Bezugszeichen 560 bezeichnet einen Schritt, der
ausgeführt wird, wenn in dem Schritt 550 (nicht gezeigt)
beurteilt wird, dass die Eingabe der dritten Gruppe nicht
erforderlich ist (Merker 2 ist gesetzt), und er beurteilt, ob
eine Übertragung für Eingabeinformation einer vierten Gruppe
angefordert werden sollte. Das Bezugszeichen 561 bezeichnet
einen Schritt, der ausgeführt wird, wenn in dem Schritt 560
beurteilt wird, dass die Übertragung für Eingabeinformation
der vierten Gruppe angefordert werden sollte, und er fordert
die Übertragung der Eingabeinformation der vierten Gruppe in
der Rahmenstruktur 402 an, die in Fig. 4b gezeigt ist. Das
Bezugszeichen 562 bezeichnet einen Schritt zum Aktivieren
eines (nicht gezeigten) Kommunikationszeit-
Überwachungszeitgebers. Das Bezugszeichen 563a bezeichnet
einen Schritt zum Beurteilen, ob ein anormaler Empfang NACK
anstelle der in Fig. 4b gezeigten Rahmenstruktur 403
empfangen wird. Das Bezugszeichen 563b bezeichnet einen
Schritt zum Empfangen der Rahmenstruktur 403 anstelle des
anormalen Empfangs NACK und zum Bewerten eines
Summenprüfergebnisses der empfangenen Daten, um zu bewerten,
ob der Empfang normal ist. Das Bezugszeichen 564 bezeichnet
einen Schritt, der ausgeführt wird, wenn der Empfang von dem
Schritt 563b als normal bewertet wird, und er dient zum
Rücksetzen des in dem Schritt 562 aktivierten
Überwachungszeitgebers. Das Bezugszeichen 565 bezeichnet
einen Schritt zum Speichern der empfangenen
Eingabeinformation in dem RAM Speicher 523. Das Bezugszeichen
566 bezeichnet einen Schritt zum Festlegen des Merkers 3, um
sich an die Tatsache zu erinnern, dass die Eingabeinformation
der vierten Gruppe normal empfangen wurde.
Übrigens kehrt dann, wenn der anormale empfangene NACK in dem
Schritt 563a festgestellt wird oder in dem Schritt 563b ein
Summenprüffehler festgestellt wird, der Prozess zu Schritt
561 zurück, um die neue Übertragung der Eingabeinformation
der vierten Gruppe anzufordern. Lässt sich ein normaler
Empfang nicht wieder herstellen, so ist die Zeit des in dem
Schritt 562 aktivierten Überwachungszeitgebers abgelaufen,
und der Mikroprozessor 111 wird durch eine (nicht gezeigte)
Anormalitätsverarbeitungsschaltung rückgesetzt.
Ferner wurde dann, wenn der Schritt 560 zum ersten Mal
ausgeführt wird, der Merker 3 für den Schritt 566 nicht
festgelegt. Demnach ist die Beurteilung in dem Schritt 560
NEIN. Wird der Schritt 560 das nächste Mal ausgeführt, so ist
die Beurteilung JA, und der Prozess geht direkt von dem
Schritt 560 zu einem Schritt 571 über.
Das Bezugszeichen 571 bezeichnet einen Schritt zum Führen der
Übertragung der Ausgabeinformation der in Fig. 4c gezeigten
Rahmenstruktur 404. Das Bezugszeichen 572 bezeichnet einen
Schritt zum Aktivieren eines (nicht gezeigten)
Kommunikationszeit-Überwachungszeitgebers. Das Bezugszeichen
573 bezeichnet einen Schritt zum Beurteilen, ob eine normale
Empfangsbestätigung ACK in der Rahmenstruktur 401 empfangen
wird. Das Bezugszeichen 573 bezeichnet einen Schritt, der
ausgeführt wird, wenn im Schritt 573 eine Beurteilung
dahingehend erfolgt, dass der Empfang normal ist, und er
bewirkt das Rücksetzen des in dem Schritt 572 aktivierten
Überwachungszeitgebers. Das Bezugszeichen 576 bezeichnet
einen Schritt zum Rücksetzen der Merker 0 bis 3, die in den
Schritten 536, 546 (nicht gezeigt), 556 (nicht gezeigt) und
566 gesetzt werden.
Übrigens kehrt dann, wenn ein anormaler Empfang NACK in dem
Schritt 573 festgestellt wird, der Prozess zu dem Schritt 571
zurück, um Ausgabeinformation erneut zu übertragen. Lässt
sich ein normaler Empfang nicht erneut herstellen, so ist die
Zeit des in dem Schritt 572 aktivierten
Überwachungszeitgebers abgelaufen, und der Mikroprozessor 111
wird durch eine (nicht gezeigte)
Anormalitätsverarbeitungsschaltung rückgesetzt.
Ferner bezeichnet das Bezugszeichen 575 eine
Referenzbeschreibung in der normalerweise in der zweiten LSI
Einheit 120 empfangene Ausgabeinformation in dem Ausgangs-
Latch-Speicher 125 gespeichert wird.
Das Bezugszeichen 508 bezeichnet einen Betriebsendschritt,
der den Schritten 506, 514, 525, 536, 546 (nicht gezeigt),
556 (nicht gezeigt), 566 und 576 folgt. In dem Schritt 508
liegt der Betrieb in einem Standby- bzw. Ruhemodus vor, bis
der Betriebsstartschritt 500 reaktiviert wird.
Die Darstellung des obigen Betriebsablaufs wird beschrieben.
Die Schritte 502 bis 506 dienen als erster Ablauf, und sie
bilden einen Rücksetzablauf, wenn die Energie angeschaltet
wird. Die Filterkonstanten, die in dem nichtflüchtigen
Speicher 112 gespeichert sind, werden übertragen und zusammen
in den konstanten Einstellregistern 137a und 137b
gespeichert.
Die Schritte 511 bis 514 dienen als zweiter Ablauf, und sie
werden lediglich dann ausgeführt, wenn eine Filterkonstante
geändert wird. Der zweite Ablauf ändert den Inhalt des
konstanten Einstellregisters der entsprechenden Adresse.
Die Schritte 521 bis 525 dienen als dritter Ablauf, und sie
werden lediglich dann ausgeführt, wenn Eingabeinformation
einer spezifischen Adresse erforderlich ist. Die
Eingabeinformation der Adresse wird in dem RAM Speicher 113
gespeichert.
In den Schritten 531 bis 536, die als vierter Ablauf
gegenüber den Schritten 561 bis 566 dienen, die wiederum als
siebter Ablauf dienen, erfolgt die Anforderung der
Übertragung von Eingabeinformation DIG1, DIG2, DIG3, AI1 bis
AI5 der ersten Gruppe, der Eingabeinformation AI6 bis AI13
der zweiten Gruppe, der Eingabeinformation AI14 bis AI21 der
dritten Gruppe und der Eingabeinformation AI22 bis AI29 der
vierten Gruppe. Und zudem wird dann die Eingabeinformation in
dem RAM Speicher 123 gespeichert.
In den Schritten 571 bis 576, die als achter Ablauf dienen,
wird die Ausgabeinformation OUTs1 bis OUTsk von dem RAM
Speicher 113 zu dem Ausgangs-Latch-Speicher 125 übertragen.
Während des Betriebs des Mikroprozessors 111 werden dann,
wenn eine Änderung einer Filterkonstante nicht übertragen
wird oder die Übertragung spezifischer Eingabeinformation
nicht angefordert wird, die vierten bis achten Abläufe
wiederholt jedes Mal dann ausgeführt, wenn der
Betriebsstartschritt 500 periodisch aktiviert wird. Wird eine
Änderung der 14345 00070 552 001000280000000200012000285911423400040 0002010201849 00004 14226Filterkonstante übertragen oder wird die
Übertragung spezifischer Eingabeinformation angefordert, so
werden die zweiten und dritten Abläufe mit höherer Priorität
ausgeführt.
Wie oben beschrieben, ist die vorliegende Ausführungsform
gebildet durch einen Mikroprozessor mit einem nichtflüchtigen
Speicher, indem ein Steuerprogramm für ein gesteuertes
Fahrzeug, eine Steuerkonstante usw. von einem externen
Werkzeug geschrieben sind, und der RAM Speicher dient zum
Berechnen; ferner die integrierte Schaltung mit den
Direkteingabe-Schnittstellenschaltungen und den
Direktausgabe-Schnittstellenschaltungen, die mit dem Datenbus
dies Mikroprozessors verbunden sind, die variable
Filterschaltung mit den Indirekteingabe-
Schnittstellenschaltungen und den konstanten
Einstellregistern, und die Kommunikationssteuerschaltung; und
die interaktiven seriellen Kommunikationsschaltungen zum
Übertragen einer Vielzahl externer Eingabesignale zu dem RAM
Speicher, und die Signale werden über die Indirekteingabe-
Schnittstellenschaltungen eingegeben, und sie dienen einer
Übertragung von Filterkonstanten, die in dem nichtflüchtigen
Speicher gespeichert sind, an die konstanten Einstellregister
der variablen Filterschaltung.
Demnach ist es möglich, das Produkt vollständig zu
miniaturisieren, und durch Reduzieren des Filterkonsators in
Hinblick auf Größe, und das Produkt zu standardisieren, durch
Festlegen einer adäquaten Eingabefilterkonstante gemäß einem
zu steuernden Fahrzeug. Ferner ist es möglich, die Last für
den Mikroprozessor zu reduzieren, und eine Verschlechterung
der Fähigkeit zu vermeiden, durch Bilden der variablen
Filterschaltung mit externer Hardware.
Fig. 6 zeigt eine variable Filterschaltung für ein AN/AUS
Signal gemäß der Ausführungsform 2 der vorliegenden
Erfindung.
Gemäß Fig. 6 wird ein Eingabesignal INsn mit einem
Nebenschlusswiderstand mit geringem Widerstandswert 130 mit
einem parallelen kleinen Kondensator 211 von einigen Dutzend
pF oder so über einen Serienwiderstand 210 mit hohem
Widerstandswert von mehreren hundert KΩ verbunden, was einen
oberen Grenzwert für die praktische Anwendung darstellt.
Das Bezugszeichen 131b bezeichnet ein Rauschfilter, bestehend
aus dem Serienwiderstand 210 und dem kleinen Kondensator 211.
Das Rauschfilter absorbiert und glättet hochfrequentes
Rauschen.
Das Bezugszeichen 132b bezeichnet einen
Pegelbeurteilungskomparator, bestehend aus einem
Eingabewiderstand 221, einem Gegenkopplungswiderstand 233 und
einem Komparator 220. Eine vorgegebene Referenzspannung 222
(Spannung Von) liegt an dem invertierenden Eingang des
Komparators 220 an.
Ferner ist dann, wenn die Ladespannung des kleinen
Kondensators 211 bei einem Spannungswert von Von oder mehr
liegt, der Ausgang des Komparators 220 zu "H" (logisch "1")
festgelegt. Die Hysteresefunktion ist so vorgesehen, dass
dann, wenn der Ausgang des Komparators 220 bei "H" festgelegt
ist, aufgrund der Tatsache, dass der Gegenkopplungswiderstand
223 eine Eingabe ergänzt, der Ausgang des Komparators 220
nicht bei "L" (logisch "0") festgelegt ist, wenn nicht eine
Ladespannung des kleinen Kondensators 211 zu Voff (< Von)
verringert ist.
Die obige Funktion ist zum Vermeiden einer Rauschfälligkeit
vorgesehen, damit nicht eine Rauschfälligkeit, die in dem
kleinen Kondensator 211 überlagert ist, oft die Ausgabe des
Komparators 220 invertiert.
Das Bezugszeichen 600a bezeichnet ein Gatterelement zum
Verbinden des Ausgangs des Komparators 220 und eines
Hochzählmoduseingangs UP eines reversiblen Zählers 602. Das
Bezugszeichen 601 bezeichnet ein logisches Inversionselement,
das mit einem Abwärtszähleingang DN des reversiblen Zählers
602 verbunden ist, ausgehend von dem Ausgang des Komparators
220 über ein Gatterelement 600b. Der reversible Zähler 602
enthält einen Takteingabeanschluss CL, der mit einem
Taktgenerator 127c verbunden ist, der mit vorgegebener
Periode an- und abgeschaltet wird, und der umkehrbare bzw.
reversible Zähler 602 zählt reversibel die Takteingabe gemäß
den Moduseingängen UP und DN.
Das Bezugszeichen 603a bezeichnet ein konstantes
Einstellregister zum Speichern eines Einstellwerts gemäß der
Zahl N der Logikbewertungspunkte. Das Bezugszeichen 603b
bezeichnet ein Momentanwertregister zum Speichern eines
Momentanwerts des reversiblen Zählers 602. Das Bezugszeichen
604a bezeichnet ein Logikinversionselement, das ein
Gatterelement 600a durch den Ausgang Q der Logik "1"
abschießt, um einen anderen Hochzählvorgang dann zu
vermeiden, wenn ein Momentanwert des reversiblen Zählers 602
einen Einstellwert N erreicht. Das Bezugszeichen 604b
bezeichnet ein Logikinversionselement, zum Abschließen eines
Gatterelements 600b durch Ausgabe von P mit der Logik "1", um
einen anderen Rückzählvorgang dann zu vermeiden, wenn ein
Momentanwert des reversiblen Zählers 602 0 ist. Das
Bezugszeichen 605 bezeichnet ein
Eingabeentscheidungsregister, das aus einem Flip-Flop-Element
aufgebaut ist, das durch eine Einstellwert-Erreichausgabe Q
des reversiblen Zählers 602 festgelegt ist, und durch die
Ausgabe P bei einem Momentanwert 0 rückgesetzt wird. Der
Ausgang des Eingabeentscheidungsregisters 605 ist mit dem
Eingangsanschluss einer Eingabedatenauswahlvorrichtung 140a
verbunden.
In dem derart konfigurierten reversiblen Zähler 602 ist bis
zu dem Zeitpunkt, bis eine Eingabepulsfrequenz eines
Taktsignals CL, das mit einer Periode T arbeitet, einen
Einstellwert N des konstanten Einstellregisters 603a
erreicht, dann, wenn der Ausgang des Komparators 220
fortlaufend "H" ist, das Eingabeentscheidungsregister 605
festgelegt. Ist der Ausgang des Komparators 620 bei "L" bei
irgendeinem Mittenpunkt festgelegt, so durchläuft die
Takteingabe einen Subtraktionszählvorgang, und ist der
Ausgang des Komparators 220 wieder bei "H" festgelegt, so
durchläuft die Takteingabe einen Addierzählvorgang. Erreicht
ein Momentanwert den Einstellwert N, so ist das
Eingabeentscheidungsregister 605 festgelegt.
Ähnlich ist bei einem Controller gemäß dem Anspruch 1 der
vorliegenden Erfindung, bei dem einmal das
Eingabeentscheidungsregister 605 festgelegt ist, die Ausgabe
des Komparators 220 fortlaufend "L", bis sich ein
Momentanwert von dem Einstellwert N zu 0 verringert, durch
den Eingabepuls des Taktsignals CL, der mit der Periode T
betrieben wird, und der Controller ist gebildet durch den
Mikroprozessor mit dem nichtflüchtigen Speicher, indem ein
Steuerprogramm für ein gesteuertes Fahrzeug, eine
Steuerkonstante usw. von dem externen Werkzeug geschrieben
sind, und dem RAM Speicher zum Berechnen; ferner die
integrierte Schaltung mit den Direkteingabe-
Schnittstellenschaltungen und den Direktausgabe-
Schnittstellenschaltungen, die mit dem Datenbus des
Mikroprozessors verbunden sind, der variablen Filterschaltung
mit den Indirekteingabe-Schnittstellenschaltungen und den
konstanten Einstellregistern, und der
Kommunikationssteuerschaltung; und die interaktiven seriellen
Kommunikationsschaltungen zum Übertragen einer Vielzahl
externer Eingabesignale bei dem RAM Speicher, und die Signale
werden über die Indirekteingabe-Schnittstellenschaltungen
eingegeben, und sie dient ferner für die Übertragung von
Filterkonstanten, die in dem nichtflüchtigen Speicher
gespeichert sind, zu den konstanten Einstellregistern der
variablen Filterschaltung.
Die obige Konfiguration bildet eine Maßnahme für die
vollständige Miniaturisierung des Produkts durch Reduzieren
des Filterkondensators im Hinblick auf die Größe und für das
Standardisieren des Produkts zum Einstellen einer adäquaten
Eingabefilterkonstante gemäß dem zu steuernden Fahrzeug.
Ferner kann die Maßnahme die Last des Mikroprozessors
reduzieren und eine Verschlechterung der Fähigkeit vermeiden,
durch Bilden der variablen Filterschaltung mit externer
Hardware.
Liegt der Ausgang des Komparators 220 bei "L", so ist das
Eingabeentscheidungsregister 605 rückgesetzt. Ist der Ausgang
des Komparators 220 zu "H" bei irgendeinem Mittenpunkt
festgelegt, so durchläuft die Takteingabe einen
Addierzählvorgang. Nachdem der Ausgang des Komparators 220
wieder bei "L" festgelegt ist, wird ein
Subtraktionszählvorgang ausgeführt. Erreicht der Momentanwert
0, so wird das Eingabeentscheideregister 605 rückgesetzt.
Ferner kann anstelle der variablen Einstellung der Zahl der
Logikbeurteilungspunkte gemäß einem Einstellwert des
reversiblen Zählers 602 gemäß der obigen Vorgehensweise eine
Pulsfrequenz des Taktgenerators 127c variabel festgelegt
sein.
Die Fig. 7 zeigt eine variable Filterschaltung für ein
Analogsignal gemäß der Ausführungsform 3 der vorliegenden
Erfindung.
In Fig. 7 bezeichnet das Bezugszeichen 135 ein Rauschfilter
für ein Analogeingabesignal ANm. Das Rauschfilter 135 besteht
aus einer positiven Begrenzungsdiode 300, einer negativen
Begrenzungsdiode bzw. Clipdiode 301, einem Serienwiderstand
302 und einem parallelen kleinen Kondensator 303.
Ist dem Analogeingabesignal ANm ein übermäßiges Rauschen
überlagert, so bewirken die Begrenzungs- bzw. Clipdioden 300
und 301 einen Rückfluss der Rauschspannung in einer
positiven/negativen Schaltung der Energieversorgung, und sie
vermeiden, dass eine Spannung größer als ein Maximalwert oder
kleiner als ein Minimalwert eines angenommenen Analogsignals,
bei dem kleinen Kondensator 303 anliegt.
Ferner kann dann, wenn ein (nicht gezeigter) Analogsensor,
der mit dem ANm Anschluss verbunden ist, einen äquivalenten
Innenwiderstandswert aufweist, der Serienwiderstand 302
weggelassen werden.
Ein Kondensator 714 (Kapazitätswert C) zum Bilden der
variablen Filterschaltung 136b wird ausgehend von
Filterwiderständen 712a bis 712d über analoge Gatterschalter
713a bis 713d geladen, und diese sind durch ein konstantes
Einstellregister 137c leitungsgesteuert. Eine Ladespannung
des Kondensators 714 ist eine Spannung V1 über dem kleinen
Kondensator 303, die durch einen Verstärker 710 verstärkt
ist.
Ferner wird eine Spannung V2 über den Kondensator 714 über
einen Verstärker 715 ausgegeben. Nach dem Umsetzen in einen
Digitalwert durch einen AD Umsetzer 138 nach Fig. 1 wird die
Spannung V2 in dem Latch-Speicher 139 gespeichert.
Zusätzlich bezeichnen die Bezugszeichen 711a, 711b, 716a und
716b Rückkopplungsschaltungswiderstände zum Verbinden der
Ausgänge der Verstärker 710 und 715 zu den invertierenden
Eingängen der jeweiligen Verstärker.
Demnach ist eine derart konfigurierte variable
Filterschaltung 136b äquivalent zu einem RC Filter bestehend
aus einem Kondensator CB und einem parallelen synthetischen
Widerstand RB, bei dem die Analoggatterschalter 713a bis 713d
Filterwiderständen 712a bis 712d angeschaltet sind. Der
parallele synthetische Widerstand RB lässt sich variabel
gemäß dem Inhalt des konstanten Einstellregisters 137c
verändern.
Die Ausführungsform gemäß Fig. 1 enthält nicht einen
Analogausgang. Ein DA-Umsetzer für eine Messgerätanzeige kann
als indirekter Ausgang, wenn erforderlich, installiert
werden.
Tatsächlich kann aufgrund der Tatsache, dass Ausgabepunkte
geringer Geschwindigkeit eines derartigen Analogausgangs und
AN/AUS Betriebsschritte im Hinblick auf die Zahl nicht groß
sind, ohne Abhängigkeit von einer seriellen Kommunikation,
der Ausgang bzw. die Ausgabe direkt von einem Latch-Speicher
1115 auf der Seite eines Mikroprozessors 111 kommen.
Ferner ist es für ein störsicheres Treiben, selbst im Fall
eines Eingangssignals geringer Geschwindigkeit, wichtig,
minimale Eingabeinformation einzugeben, die zum Unterhalten
der Drehung eines Motors erforderlich ist, direkt an dem
Mikroprozessor 111, ohne Abhängigkeit von einer seriellen
Kommunikation.
Bei der Ausführungsform nach Fig. 1 ist der Taktgenerator 127
in der zweiten LSI Einheit 120 angeordnet. Eine
Taktsignalleitung kann zu einer seriellen
Kommunikationsleitung ergänzt werden, und eine
Synchronisationssteuerung kann unter Verwendung eines
Taktsignals des Mikroprozessors 111 ausgeführt werden. Ferner
sind die Taktgeneratoren nach Fig. 2, 3 und 6 jeweils aus
einem Frequenzteiler für ein Basistaktsignal aufgebaut.
Ferner ist ein DMAC (Controller für direkten Speicherzugang,
Engl.: Direct Memory Access Controller) mit einem Datenbus
118 des Mikroprozessors 111 verbunden. Während einer internen
Berechnungsperiode, während der der Mikroprozessor 111 nicht
den Datenbus 118 verwendet, ist es durch Übertragung von
Daten direkt zu dem RAM Speicher 113 in Ansprechen auf ein
Serien/Parallel-Umsetzabschlusssignal von dem
Serien/Parallel-Umsetzer 116 möglich, die Zeit für eine
serielle Kommunikation zu verkürzen und die Last des
Mikroprozessors 111 zu reduzieren.
Claims (9)
1. Fahrzeugeigener elektronischer Controller, enthaltend:
einen Mikroprozessor (111) mit einem nichtflüchtigen Speicher (112), in den ein Steuerprogramm für ein gesteuertes Fahrzeug, eine Steuerkonstante, usw. von einem externen Werkzeug (106) geschrieben sind, und einen RAM Speicher (113) für ein Berechnen;
eine integrierte Schaltung (120) mit einer Direkteingabe-Schnittstellenschaltung (131a, 132a) und einer Direktausgabe-Schnittstellenschaltung (134a), die mit einem Datenbus des Mikroprozessors verbunden sind, sowie einer Indirekteingabe-Schnittstellenschaltung (131b, 132b) und eine variable Filterschaltung (133a, 136) mit einem konstanten Einstellregister (137a, 137b), und eine Kommunikationssteuerschaltung (129); und
eine interaktive serielle Kommunikationsschaltung (116, 126) zum Übertragen einer Vielzahl externer Eingabesignale an den RAM Speicher, derart, dass die Signale über die Indirekteingabe- Schnittstellenschaltungen eingegeben sind, sowie zum Übertragen einer Filterkonstante, die in dem nichtflüchtigen Speicher gespeichert ist, an das konstante Einstellregister der variablen Filterschaltung.
einen Mikroprozessor (111) mit einem nichtflüchtigen Speicher (112), in den ein Steuerprogramm für ein gesteuertes Fahrzeug, eine Steuerkonstante, usw. von einem externen Werkzeug (106) geschrieben sind, und einen RAM Speicher (113) für ein Berechnen;
eine integrierte Schaltung (120) mit einer Direkteingabe-Schnittstellenschaltung (131a, 132a) und einer Direktausgabe-Schnittstellenschaltung (134a), die mit einem Datenbus des Mikroprozessors verbunden sind, sowie einer Indirekteingabe-Schnittstellenschaltung (131b, 132b) und eine variable Filterschaltung (133a, 136) mit einem konstanten Einstellregister (137a, 137b), und eine Kommunikationssteuerschaltung (129); und
eine interaktive serielle Kommunikationsschaltung (116, 126) zum Übertragen einer Vielzahl externer Eingabesignale an den RAM Speicher, derart, dass die Signale über die Indirekteingabe- Schnittstellenschaltungen eingegeben sind, sowie zum Übertragen einer Filterkonstante, die in dem nichtflüchtigen Speicher gespeichert ist, an das konstante Einstellregister der variablen Filterschaltung.
2. Fahrzeugeigener elektronischer Controller nach Anspruch
1, dadurch gekennzeichnet, dass einige der
Indirekteingabe-Schnittstellenschaltungen
Schnittstellenschaltungen für AN/AUS Signal sind, jede
Schaltung durch einen Nebenschlusswiderstand mit
geringem Widerstandswert (130) gebildet ist, der als
Last an einem Eingabeschalter wirkt, sowie ein
Rauschfilter (131b), aufgebaut aus Serienwiderständen
mit hohem Widerstandswert und einem kleinen Kondensator,
und einem Pegel-Beurteilungskomparator (132b) mit einer
Hysteresefunktion; dass die variable Filterschaltung
gebildet ist durch ein Eingabeentscheidungsregister
(239), das gesetzt ist, wenn eine Vielzahl
aufeinanderfolgender Pegelbewertungsergebnisse -
abgetastet und gespeichert mit einer vorgegebenen
Periode - sämtlich JA sind, und das rückgesetzt ist,
wenn eine Vielzahl aufeinanderfolgender
Pegelbewertungsergebnisse sämtlich NEIN sind, und ein
Konstanten-Einstellregister (137a) zum Speichern eines
Werts zumindest der Abtastperiode und der Zahl der
Logik-Bewertungspunkte für ein Einstellen/Rücksetzen;
dass die Ausgabe des Eingabe-Entscheidungsregisters zu
dem RAM Speicher übertragen wird; und der Wert zumindest
der Abtastperiode oder der Zahl der Logik-
Bewertungspunkte zum Einstellen/Rücksetzen von dem
nichtflüchtigen Speicher zu dem konstanten
Einstellregister übertragen wird.
3. Fahrzeugeigener elektronischer Controller nach Anspruch
1, dadurch gekennzeichnet, dass einige der
Indirekteingabe-Schnittstellenschaltungen
Schnittstellenschaltungen für ein Analogsignal sind,
jede Schaltung aufgebaut ist aus einem Rauschfilter
(125) mit positiven und negativen Begrenzungsdioden
(300, 301) und einem kleinen Kondensator, die variable
Filterschaltung gebildet ist durch einen geschalteten
Kondensator (714), der periodisch mittels einem
Schaltung geladen und entladen wird, und ein Konstanten-
Einstellregister (137c) zum Speichern eines Werts der
Lade/Entladeperiode, die Ausgabe des geschalteten
Kondensators in einen Digitalwert über einen A/D-
Umsetzer umgesetzt wird, der digital umgesetzte Wert zu
dem RAM Speicher übertragen wird, und ein Wert einer
Lade/Entladeperiode von den nichtflüchtigen Speicher zu
dem konstanten Einstellregister übertragen wird.
4. Fahrzeugeigener elektronischer Controller nach einem der
Ansprüche 1 bis 3, dadurch gekennzeichnet, dass ein Teil
der Steuerausgabe von dem Mikroprozessor einem Latch-
Speicher (125) zugeführt wird, der ein über die
interaktive serielle Kommunikationsschaltung
übertragenes Steuerausgabesignal speichert, und dann zu
einer externen Last über eine Indirektausgabe-
Schnittstellenschaltung, die mit dem Ausgang des Latch-
Speichers verbunden ist.
5. Fahrzeugeigener elektronischer Controller nach einem der
Ansprüche 1 bis 4, dadurch gekennzeichnet, dass eine
direkte Eingabe und direkte Ausgabe, zugeführt zu dem
Datenbus des Mikroprozessors, ein schnelles Ansprechen
bei dem Betrieb wie einer Zündsteuerung eines Motors und
einer Steuerung einer Kraftstoffeinspritzung erfordert,
dass die indirekte Eingabe und die indirekte Ausgabe,
kommuniziert mit dem Mikroprozessor über die interaktive
serielle Kommunikationsschaltung, Eingabesignale für
Betriebsschritte geringer Geschwindigkeit und geringer
Frequenz sind, für ein manuelles Betriebssignal, einen
Temperatursensor, einen Wassertemperatursensor usw.,
oder Ausgangssignale von Betriebsschritten geringer
Geschwindigkeit und geringer Frequenz, wie einer
Hilfsausgabe, einer Warnanzeigeausgabe usw.
6. Fahrzeugeigener elektronischer Controller nach einem der
Ansprüche 1 bis 5, dadurch gekennzeichnet, dass der
Mikroprozessor eine Filterkonstante überträgt, sowie
einen Befehl einer Eingabeinformations-
Übertragungsanforderung, die einem Befehl der
Filterkonstanten-Übertragungsführung zu der integrierten
Schaltung über die interaktive seriell
Kommunikationsschaltung folgt, und dass die integrierte
Schaltung eine empfangene Filterkonstante in dem
konstanten Einstellregister speichert, und indirekte
Eingabesignalinformation nach einem Befehl der
Eingabeinformationsantwortführung zu dem RAM Speicher
über die interaktive serielle Kommunikationsschaltung
und den Mikroprozessor überträgt.
7. Fahrzeugeigener elektronischer Controller nach einem der
Ansprüche 1 bis 6, dadurch gekennzeichnet, dass der
Mikroprozessor eine Filterkonstante nach dem Befehl der
Filterkonstanten-Übertragungsführung und der indirekten
Ausgabeinformation oder der Eingabeinformations-
Übertragungsanforderung, die dem Befehl der
Ausgabeinformations-Übertragungsführung folgt, zu der
integrierten Schaltung über die interaktive serielle
Kommunikationsschaltung überträgt, und die integrierte
Schaltung eine empfangene Filterkonstante sowie
indirekte Ausgabeinformation in dem konstanten
Einstellregister und dem Latch-Speicher speichert und
indirekte Eingabesignalinformation nach dem Befehl der
Eingabeinformationsantwortführung zu dem RAM Speicher
über die interaktive serielle Kommunikationsschaltung
und den Mikroprozessor überträgt.
8. Fahrzeugeigener elektronischer Controller nach einem der
Ansprüche 1 bis 7, dadurch gekennzeichnet, dass der
Mikroprozessor Adressinformation überträgt, nach einem
Befehl einer spezifischen Eingabeinformations-
Übertragungsanforderung, zu der integrierten Schaltung
über die interaktive serielle Kommunikationsschaltung,
und die integrierte Schaltung indirekte
Eingabeinformation von einer bezeichneten Adresse
überträgt, nach einem Befehl einer spezifischen
Eingabeinformationsantwortführung, an den RAM Speicher
über die interaktive Kommunikationsschaltung und den
Mikroprozessor.
9. Fahrzeugeigener elektronischer Controller nach einem der
Ansprüche 1 bis 8, dadurch gekennzeichnet, dass der
Mikroprozessor Adressinformation und eine
Filterkonstante überträgt, die einen Befehl einer
spezifischen konstanten Übertragungsführung folgen, zu
der integrierten Schaltung über die interaktive serielle
Kommunikationsschaltung, und dass die integrierte
Schaltung die empfangene Filterkonstante in dem
konstanten Einstellregister bei einer bezeichneten
Adresse speichert.
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001139082A JP3783845B2 (ja) | 2001-05-09 | 2001-05-09 | 車載電子制御装置 |
JP2001-139082 | 2001-05-09 |
Publications (2)
Publication Number | Publication Date |
---|---|
DE10201849A1 true DE10201849A1 (de) | 2002-11-21 |
DE10201849B4 DE10201849B4 (de) | 2006-07-27 |
Family
ID=18985920
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE10201849A Expired - Fee Related DE10201849B4 (de) | 2001-05-09 | 2002-01-18 | Fahrzeugeigener elektronischer Controller |
Country Status (4)
Country | Link |
---|---|
US (1) | US6795767B2 (de) |
JP (1) | JP3783845B2 (de) |
CN (1) | CN1322439C (de) |
DE (1) | DE10201849B4 (de) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE10252062B4 (de) * | 2002-05-20 | 2006-06-29 | Mitsubishi Denki K.K. | Fahrzeugeigener elektronischer Controller |
DE10243589B4 (de) * | 2002-02-20 | 2007-02-01 | Mitsubishi Denki K.K. | Fahrzeugelektroniksteuereinrichtung |
DE102005038850B4 (de) * | 2004-10-26 | 2007-12-20 | Mitsubishi Denki K.K. | Elektronische Steuereinheit innerhalb eines Fahrzeugs |
Families Citing this family (22)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20110301767A1 (en) * | 2003-04-25 | 2011-12-08 | George Alexanian | Automated landscape watering restrictions |
US8538592B2 (en) | 2003-04-25 | 2013-09-17 | George Alexanian | Landscape irrigation management with automated water budget and seasonal adjust, and automated implementation of watering restrictions |
US8620480B2 (en) * | 2003-04-25 | 2013-12-31 | George Alexanian | Irrigation water conservation with automated water budgeting and time of use technology |
JP4209743B2 (ja) | 2003-08-08 | 2009-01-14 | 三菱電機株式会社 | 電子制御装置 |
JP4080980B2 (ja) | 2003-09-26 | 2008-04-23 | 三菱電機株式会社 | 電子制御装置 |
JP4266358B2 (ja) * | 2004-04-12 | 2009-05-20 | 三菱電機株式会社 | 車載電子制御装置 |
JP4508732B2 (ja) | 2004-06-11 | 2010-07-21 | 三菱電機株式会社 | 電子制御装置 |
JP3969494B2 (ja) * | 2004-08-31 | 2007-09-05 | 三菱電機株式会社 | 車載電子制御装置 |
CN100454219C (zh) * | 2004-12-20 | 2009-01-21 | 浪潮电子信息产业股份有限公司 | 基于can总线和lin总线的车载电脑*** |
JP4066381B2 (ja) * | 2005-03-01 | 2008-03-26 | 三菱電機株式会社 | 車載電子制御装置 |
US7656743B2 (en) * | 2005-11-10 | 2010-02-02 | Qualcomm, Incorporated | Clock signal generation techniques for memories that do not generate a strobe |
JP4242405B2 (ja) * | 2006-09-15 | 2009-03-25 | 三菱電機株式会社 | 車載電子制御装置 |
JP5007176B2 (ja) * | 2007-08-09 | 2012-08-22 | ボッシュ株式会社 | データ更新処理方法及び車両動作制御装置 |
JP5553584B2 (ja) * | 2009-12-01 | 2014-07-16 | クラリオン株式会社 | ナビゲーション装置、プログラム、開発支援装置、通信制御方法 |
US8648610B2 (en) | 2011-01-11 | 2014-02-11 | Denso Corporation | Signal input circuit and integrated circuit |
JP5547701B2 (ja) * | 2011-09-21 | 2014-07-16 | 日立オートモティブシステムズ株式会社 | 自動車用電子制御装置 |
US9483039B2 (en) * | 2012-04-19 | 2016-11-01 | Rosemount Inc. | Wireless field device having discrete input/output |
DE102012210333A1 (de) * | 2012-06-19 | 2013-12-19 | Robert Bosch Gmbh | Verfahren zum Betreiben eines Motorsteuergeräts |
US20140058532A1 (en) * | 2012-08-23 | 2014-02-27 | GM Global Technology Operations LLC | Method for partial flashing of ecus |
CN104199365A (zh) * | 2014-09-16 | 2014-12-10 | 衡阳泰豪通信车辆有限公司 | 一种can总线隔离通信保护电路 |
JP6079915B2 (ja) * | 2016-02-10 | 2017-02-15 | 富士電機株式会社 | プログラマブルコントローラおよび電源切断対処方法 |
US10833688B2 (en) * | 2017-06-23 | 2020-11-10 | Hitachi Automotive Systems, Ltd. | Electronic control device |
Family Cites Families (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3334901B2 (ja) | 1991-10-28 | 2002-10-15 | 松下電工株式会社 | プログラマブルコントローラ |
JP3818675B2 (ja) | 1993-06-28 | 2006-09-06 | 株式会社デンソー | 入出力処理ic |
DE4344866A1 (de) * | 1993-12-29 | 1995-07-06 | Bosch Gmbh Robert | Steuergerät und Vorrichtung zu dessen Programmierung |
JPH0883301A (ja) * | 1994-09-13 | 1996-03-26 | Sekisui Chem Co Ltd | コンピュータによる図面作成方法 |
JPH08305681A (ja) | 1995-05-09 | 1996-11-22 | Sharp Corp | マイクロコンピュータ |
JP3216490B2 (ja) | 1995-09-07 | 2001-10-09 | ヤマハ株式会社 | スイッチドキャパシタフィルタ |
US6052638A (en) * | 1998-02-20 | 2000-04-18 | Eaton Corporation | Engine flywheel torque control |
CN2353080Y (zh) * | 1998-07-27 | 1999-12-08 | 机械工业部北京机电研究所 | 一种用于电动汽车公共场所充电装置的控制器 |
JP3207392B2 (ja) | 1998-09-11 | 2001-09-10 | 沖電気工業株式会社 | データ格納制御回路 |
JP3925062B2 (ja) | 2000-09-19 | 2007-06-06 | 三菱電機株式会社 | 車載電子制御装置 |
JP2002108835A (ja) * | 2000-09-29 | 2002-04-12 | Mitsubishi Electric Corp | 車載電子制御装置 |
-
2001
- 2001-05-09 JP JP2001139082A patent/JP3783845B2/ja not_active Expired - Lifetime
- 2001-11-14 US US09/987,358 patent/US6795767B2/en not_active Expired - Lifetime
-
2002
- 2002-01-18 DE DE10201849A patent/DE10201849B4/de not_active Expired - Fee Related
- 2002-05-09 CN CNB021231281A patent/CN1322439C/zh not_active Expired - Fee Related
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE10243589B4 (de) * | 2002-02-20 | 2007-02-01 | Mitsubishi Denki K.K. | Fahrzeugelektroniksteuereinrichtung |
DE10252062B4 (de) * | 2002-05-20 | 2006-06-29 | Mitsubishi Denki K.K. | Fahrzeugeigener elektronischer Controller |
DE102005038850B4 (de) * | 2004-10-26 | 2007-12-20 | Mitsubishi Denki K.K. | Elektronische Steuereinheit innerhalb eines Fahrzeugs |
US7467036B2 (en) | 2004-10-26 | 2008-12-16 | Mitsubishi Denki Kabushiki Kaisha | In-vehicle electronic control unit |
Also Published As
Publication number | Publication date |
---|---|
CN1385799A (zh) | 2002-12-18 |
CN1322439C (zh) | 2007-06-20 |
JP3783845B2 (ja) | 2006-06-07 |
JP2002333901A (ja) | 2002-11-22 |
US20020169524A1 (en) | 2002-11-14 |
DE10201849B4 (de) | 2006-07-27 |
US6795767B2 (en) | 2004-09-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE10201849A1 (de) | Fahrzeugeigener elektronischer Controller | |
EP1097460B1 (de) | Integrierte schaltung mit einer selbsttesteinrichtung zur durchführung eines selbsttests der integrierten schaltung | |
DE10243589A1 (de) | Fahrzeugelektroniksteuereinrichtung | |
DE10341786B4 (de) | Elektronische Fahrzeugsteuervorrichtung | |
DE102006028992B4 (de) | Elektronische Steuervorrichtung | |
DE2840706C2 (de) | Elektronische Steuereinrichtung zum Steuern des Betriebs einer Brennkraftmaschine | |
EP0826102A1 (de) | Verfahren und vorrichtung zur steuerung einer antriebseinheit eines fahrzeugs | |
DE10252062B4 (de) | Fahrzeugeigener elektronischer Controller | |
DE10119196B4 (de) | An einem Fahrzeug angebrachte elektronische Steuereinrichtung | |
WO1995008802A1 (de) | Mikrorechner mit überwachungsschaltung | |
EP0525350B1 (de) | Verfahren und Vorrichtung zur Prüfung von Steuergeräten | |
EP0625751A1 (de) | Sicheres Informationsübertragungsverfahren für einen Bus | |
DE60024369T2 (de) | Steuereinrichtung für eine Brennkraftmaschine | |
DE3687785T2 (de) | Integrierte schaltungen. | |
DE102019216660A1 (de) | Elektronische steuerungseinheit | |
EP0677147B1 (de) | Controller in einem rechenwerk | |
DE4202726A1 (de) | Verfahren und vorrichtung zum pruefen einer einrichtung, die wenigstens einen mikrorechner enthaelt | |
DE19755311A1 (de) | Verfahren und Vorrichtung zur Informationsübertragung in Kraftfahrzeugen | |
EP1098236A2 (de) | Übertragungseinrichtung | |
DE2554775A1 (de) | Verfahren und vorrichtung zur datenuebertragung zwischen einem zentralen speicher und mindestens einem angeschlossenen rechner | |
DE19946548A1 (de) | Verfahren und Vorrichtung zur Auswahl von unterschiedlichen Funktionen zur Realisierung an einem Anschluß einer Steuereinheit | |
DE102017216490B4 (de) | Elektronische steuereinheit | |
EP1528479A2 (de) | Verfahren und Vorrichtung zur Erzeugung einer internen Zeitbasis für eine Diagnosefunktion für einen Endstufenbaustein | |
WO2004004261A1 (de) | Verfahren und vorrichtung zur datenübertragung | |
EP0153493A2 (de) | Gemischzumesssystem für eine Brennkraftmaschine |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OP8 | Request for examination as to paragraph 44 patent law | ||
8364 | No opposition during term of opposition | ||
R119 | Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee |