DE102018109242B4 - Verfahren zum herstellen eines dotierten vergrabenen gebiets und eines dotierten kontaktgebiets in einem halbleiterkörper - Google Patents

Verfahren zum herstellen eines dotierten vergrabenen gebiets und eines dotierten kontaktgebiets in einem halbleiterkörper Download PDF

Info

Publication number
DE102018109242B4
DE102018109242B4 DE102018109242.3A DE102018109242A DE102018109242B4 DE 102018109242 B4 DE102018109242 B4 DE 102018109242B4 DE 102018109242 A DE102018109242 A DE 102018109242A DE 102018109242 B4 DE102018109242 B4 DE 102018109242B4
Authority
DE
Germany
Prior art keywords
region
mask
implantation
implanted
semiconductor body
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
DE102018109242.3A
Other languages
English (en)
Other versions
DE102018109242A1 (de
Inventor
Rolf Weis
Marko Lemke
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies Dresden & Co Kg De GmbH
Original Assignee
Infineon Technologies Dresden GmbH and Co KG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies Dresden GmbH and Co KG filed Critical Infineon Technologies Dresden GmbH and Co KG
Priority to DE102018109242.3A priority Critical patent/DE102018109242B4/de
Publication of DE102018109242A1 publication Critical patent/DE102018109242A1/de
Application granted granted Critical
Publication of DE102018109242B4 publication Critical patent/DE102018109242B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/80—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier
    • H01L29/808—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier with a PN junction gate, e.g. PN homojunction gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H01L21/26513—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors of electrically active species
    • H01L21/2652—Through-implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/266—Bombardment with radiation with high-energy radiation producing ion implantation using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/063—Reduced surface field [RESURF] pn-junction structures
    • H01L29/0634—Multiple reduced surface field (multi-RESURF) structures, e.g. double RESURF, charge compensation, cool, superjunction (SJ), 3D-RESURF, composite buffer (CB) structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1066—Gate region of field-effect devices with PN junction gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66893—Unipolar field-effect transistors with a PN junction gate, i.e. JFET
    • H01L29/66901—Unipolar field-effect transistors with a PN junction gate, i.e. JFET with a PN homojunction gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Manufacturing & Machinery (AREA)
  • Toxicology (AREA)
  • Health & Medical Sciences (AREA)
  • Chemical & Material Sciences (AREA)
  • Composite Materials (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

Verfahren, das aufweist:
Bilden einer Implantationsmaske (3; 31) auf einer ersten Oberfläche (101; 1011) eines Halbleiterkörpers (100; 1001), wobei die Implantationsmaske (3) ein erstes Maskengebiet (31; 311) mit einer ersten Dicke (d1, d311) und ein zweites Maskengebiet (32; 321) mit einer zweiten Dicke (d2; d322), die geringer als die erste Dicke (d1, d311) ist, aufweist und wobei der Halbleiterkörper (100) ein erstes Gebiet (110A; 110B) eines ersten Dotierungstyps aufweist;
Implantieren von Dotierstoffatomen eines zu dem ersten Dotierungstyp komplementären zweiten Dotierungstyps in wenigstens einem ersten Implantationsprozess durch die Implantationsmaske (3; 31) in den Halbleiterkörper (100; 1001) derart, dass wenigstens ein erstes implantiertes Gebiet (11, 12) in dem ersten Gebiet (110A; 110B) des Halbleiterkörpers (100; 1001) unterhalb des ersten Maskengebietes (31; 311) gebildet wird;
Implantieren von Dotierstoffatomen des einen Typs in wenigstens einem zweiten Implantationsprozess durch die Implantationsmaske (3; 31) in den Halbleiterkörper (100; 1001) derart, dass wenigstens ein zweites implantiertes Gebiet (22-24) in dem Halbleiterkörper (100; 1001) unterhalb des zweiten Maskengebiets (32; 321) gebildet wird und dass die Dotierstoffatome das erste Maskengebiet (31; 311) nicht passieren; und
Aktivieren der in dem wenigstens einen ersten Implantationsprozess und dem wenigstens einen zweiten Implantationsprozess implantierten Dotierstoffatome in einem Temperaturprozess derart, dass wenigstens ein vergrabenes Gebiet (101, 102) aus dem wenigstens einen ersten implantierten Gebiet (11, 12) beabstandet zu der ersten Oberfläche (101; 1011) gebildet wird, und derart, dass ein Kontaktgebiet (20), das an das wenigstens eine vergrabene Gebiet (11-12) angrenzt und sich zu der ersten Oberfläche (101; 1011) erstreckt, aus dem wenigstens einen zweiten implantierten Gebiet (22-24) gebildet wird,
wobei das wenigstens eine vergrabene Gebiet (10B1, 10B2) ein Kompensationsgebiet ist und das Kontaktgebiet (20B) ein Gategebiet eines lateralen Superjunction-Transistorbauelements ist.

Description

  • Diese Beschreibung betrifft allgemein ein Verfahren zum Herstellen eines dotierten vergrabenen Gebiets und eines dotierten Kontaktgebiets in einem Halbleiterkörper.
  • Beispielsweise ein laterales Superjunction-Transistorbauelement umfasst mehrere vergrabene Driftgebiete eines ersten Dotierungstyps und mehrere vergrabene Kompensationsgebiete eines zu dem ersten Dotierungstyp komplementären zweiten Dotierungstyps in einem Halbleiterkörper. Außerdem umfasst ein laterales Superjunction-Transistorbauelement ein Sourcegebiet als ein erstes Kontaktgebiet, ein Draingebiet als ein zweites Kontaktgebiet und wenigstens ein Gategebiet als ein drittes Kontaktgebiet. Die Source- und Draingebiete grenzen jeweils an jedes der Driftgebiete an und erstrecken sich bis zu einer ersten Oberfläche des Halbleiterkörpers, und das wenigstens eine Gategebiet grenzt jeweils an die Kompensationsgebiete an und erstreckt sich zu der ersten Oberfläche.
  • Ein solches laterales Superjunction-Transistorbauelement kann hergestellt werden durch epitaktisches Wachsen komplementär dotierter Halbleiterschichten übereinander, um die Drift- und Kompensationsgebiete zu bilden, das Herstellen von Gräben an Positionen, an denen die Source-, Drain- und Gategebiete hergestellt werden sollen, und das Einbringen von Dotierstoffen in Seitenwände dieser Gräben, um die Source-, Drain- und Gategebiete herzustellen.
  • Die US 4 826 783 A offenbart ein Verfahren zum Herstellen eines Transistorbauelements. Das Herstellen eines Basisgebiets dieses Transistorbauelements umfasst hierbei das Herstellen einer Oxidschicht als Implantationsmaske auf einer Oberfläche eines Halbleiterkörpers und das Implantieren von Dotierstoffatomen, wobei Dotierstoffatome unterhalb der Implantationsmaske weniger tief in den Halbleiterkörper implantiert werden als in solchen Bereichen, in denen die Maske weggelassen ist bzw. eine Dicke von null aufweist.
  • Die US 8 013 360 B2 beschreibt ein Verfahren zum Herstellen eines vertikalen Superjunction-Transistorbauelements. Bei einer Ausgestaltung dieses Verfahrens ist vorgesehen, n-Dotierstoffatome in einem ersten Implantationsprozess unter Verwendung einer ersten Implantationsmaske und p-Dotierstoffatome in einem zweiten Implantationsprozess unter Verwendung einer zweiten Implantationsmaske in eine Halbleiterschicht zu implantieren, wobei in jedem der ersten und zweiten Implantationsprozesse mehrere Implantationsenergien verwendet werden, um die Dotierstoffatome in einem Innenbereich der Halbleiterschicht in unterschiedliche Tiefen zu implantieren. Oberhalb eines Randbereichs der Halbleiterschicht können die Implantationsmasken dicker sein als oberhalb des Innenbereichs, um die Dotierstoffatome im Randbereich weniger tief zu implantieren als im Innenbereich.
  • Die US 2004 / 0 067 625 A1 beschreibt ein Verfahren zum Herstellen eines lateralen Superjunction-Transistorbauelements. Bei diesem Verfahren werden n-Dotierstoffatome und p-Dotierstoffatome in einem Implantationsprozess bei unterschiedlichen Implantationsenergien über eine Oberfläche in eine Halbleiterschicht implantiert, um mehrere n-Gebiete und p-Gebiete zu erzeugen, die abwechselnd übereinander angeordnet sind. Die Implantationsmaske hat eine Öffnung, wobei eine Dicke der Implantationsmaske am Rand der Öffnung stetig zunimmt, wodurch die n-Gebiete und p-Gebiete unterhalb eines Randbereich der Implantationsmaske in Richtung der Oberfläche verlaufen.
  • Es besteht ein Bedarf nach einem weniger komplexen Verfahren zum Herstellen wenigstens eines dotierten vergrabenen Gebiets und eines Kontaktgebiets, das an das wenigstens eine dotierte vergrabene Gebiet angrenzt und das sich bis zu einer Oberfläche eines Halbleiterkörpers erstreckt, eines lateralen Superjunction-Transistorbauelements.
  • Die Aufgabe wird gelöst durch das Verfahren gemäß Anspruch 1 oder Anspruch 2.
  • Eine Ausgestaltung der Erfindung betrifft ein Verfahren. Das Verfahren umfasst das Herstellen einer Implantationsmaske auf einer ersten Oberfläche eines Halbleiterkörpers, wobei die Implantationsmaske ein erstes Maskengebiet mit einer ersten Dicke und ein zweites Maskengebiet mit einer zweiten Dicke, die geringer ist als die erste Dicke, und wobei der Halbleiterkörper ein erstes Gebiet eines ersten Dotierungstyps aufweist. Das Verfahren umfasst außerdem das Implantieren von Dotierstoffatomen eines zu dem ersten Dotierungstyp komplementären zweiten Dotierungstyps durch die Implantationsmaske in den Halbleiterkörper in wenigstens einem ersten Implantationsprozess und wenigstens einem zweiten Implantationsprozess. In dem wenigstens einen ersten Implantationsprozess werden die Dotierstoffatome des einen Typs derart implantiert, dass wenigstens ein erstes Implantationsgebiet in dem ersten Gebiet des Halbleiterkörpers unterhalb des ersten Maskengebiets hergestellt wird, und in dem wenigstens einen zweiten Implantationsprozess werden die Dotierstoffatome des einen Typs derart implantiert, dass wenigstens ein zweites implantiertes Gebiet in dem Halbleiterkörper unterhalb des zweiten Maskengebiets hergestellt wird, und derart, dass die Dotierstoffatome das erste Maskengebiet nicht passieren. Das Verfahren umfasst außerdem das Aktivieren der in dem wenigstens einen ersten Implantationsprozess und dem wenigstens einen zweiten Implantationsprozess implantierten Dotierstoffatome in einem Temperaturprozess derart, dass wenigstens ein vergrabenes Gebiet beabstandet zu der ersten Oberfläche aus dem wenigstens einen ersten implantierten Gebiet gebildet wird, und derart, dass ein Kontaktgebiet, das an das wenigstens eine vergrabene Gebiet angrenzt und sich bis zu der ersten Oberfläche erstreckt, aus dem wenigstens einen zweiten implantierten Gebiet gebildet wird. Das wenigstens eine vergrabene Gebiet ist ein Kompensationsgebiet und das Kontaktgebiet is ein Gategebiet eines lateralen Superjunction-Transistorbauelements oder das wenigstens eine vergrabene Gebiet ist ein Driftgebiet und das Kontaktgebiet ist eines von einem Sourcegebiet und einem Draingebiet eines lateralen Superjunction-Transistorbauelements.
  • Ausführungsbeispiele der Erfindung sind unten anhand von Zeichnungen erläutert. Die Zeichnungen dienen dazu, bestimmte Prinzipien zu veranschaulichen, so dass nur Aspekte, die zum Verständnis dieser Prinzipien notwendig sind, dargestellt sind. Die Zeichnungen sind nicht maßstabsgerecht. In den Zeichnungen bezeichnen gleiche Bezugszeichen gleiche Merkmale.
    • 1A-1D veranschaulichen ein Beispiel eines Verfahrens zum Herstellen eines dotierten vergrabenen Gebiets und eines Kontaktgebiets in einem Halbleiterkörper;
    • 2A-2C zeigen verschiedene Beispiele einer Implantationsmaske, die bei einem Verfahren des in den 1A-1D veranschaulichten Typs verwendet werden kann;
    • 3A-3B veranschaulichen eine Modifikation des in den 1A-1D veranschaulichten Verfahrens;
    • 4A-4B veranschaulichen eine weitere Modifikation des in den 1A-1D veranschaulichten Verfahrens;
    • 5A-5C veranschaulichen eine Modifikation des in den 4A-4B gezeigten Verfahrens;
    • 6 veranschaulicht eine weitere Modifikation des in den 1A-1D veranschaulichten Verfahrens;
    • 7A-7B zeigen eine perspektivische Schnittansicht (7A) und eine vertikale Schnittansicht (7B) eines lateralen Superjunction-Transistorbauelements gemäß einem Beispiel;
    • 8 zeigt eine Modifikation des in den 7A-7B gezeigten lateralen Superjunction-Transistorbauelements;
    • 9A-9C veranschaulichen ein Beispiel eines Verfahrens zum Herstellen eines lateralen Superjunction-Transistorbauelements;
    • 10A-10C veranschaulichen ein weiteres Beispiel eines Verfahrens zum Herstellen eines lateralen Superjunction-Transistorbauelements; und
    • 11A-11C veranschaulichen noch ein weiteres Beispiel eines Verfahrens zum Herstellen eines lateralen Superjunction-Transistorbauelements.
  • In der nachfolgenden detaillierten Beschreibung wird auf die beigefügten Zeichnungen Bezug genommen. Die Zeichnungen zeigen zur Veranschaulichung Beispiele, wie die Erfindung verwendet und realisiert werden kann. Selbstverständlich können die Merkmale der verschiedenen hierin beschriebenen Ausführungsbeispiele miteinander kombiniert werden, sofern nicht explizit nicht etwas anderes angegeben ist.
  • 1A-1D veranschaulichen ein Beispiel eines Verfahrens zum Herstellen eines dotierten vergrabenen Gebiets und eines Kontaktgebiets in einem Halbleiterkörper 100. Die 1A-1D veranschaulichen jeweils eine vertikale Schnittansicht des Halbleiterkörpers 100 während verschiedener Prozessschritte. Die „vertikale Schnittansicht“ zeigt den Halbleiterkörper 100 in einer vertikalen Schnittebene, welches eine Schnittebene senkrecht zu einer ersten Oberfläche 101 des Halbleiterkörpers 100 ist. Es sei erwähnt, dass die 1A-1D jeweils nur einen Abschnitt des Halbleiterkörpers 100 zeigen. Außerdem kann der in den 1A-1D veranschaulichte Prozess - und können auch die weiter unten anhand weiterer Zeichnungen erläuterten Prozesse - auf mehrere Halbleiterkörper gleichzeitig angewendet werden, wobei diese mehreren Halbleiterkörper einen Wafer bilden, der nach dem Prozess in die einzelnen Halbleiterkörper unterteilt werden kann.
  • Bezugnehmend auf 1A umfasst das Verfahren das Herstellen einer Implantationsmaske 3 auf der ersten Oberfläche 101 des Halbleiterkörpers 100. Die Implantationsmaske 3 hat ein erstes Maskengebiet 31 mit einer ersten Dicke d1 und ein zweites Maskengebiet 32 mit einer zweiten Dicke d2, die geringer ist als die erste Dicke d1. Gemäß einem Beispiel ist die zweite Dicke d2 gleich null (d2=0). In diesem Fall ist die erste Oberfläche 101 des Halbleiterkörpers 100 in dem zweiten Maskengebiet 32 nicht durch die Implantationsmaske bedeckt.
  • Bezugnehmend auf 1B umfasst das Verfahren einen ersten Implantationsprozess, in dem Dotierstoffatome durch die Implantationsmaske 3 derart in den Halbleiterkörper 100 implantiert werden, dass ein erstes implantiertes Gebiet 11 in dem Halbleiterkörper 100 unterhalb des ersten Maskengebiets 31 gebildet wird. Gemäß einem Beispiel ist dieses erste implantierte Gebiet 11 zu der ersten Oberfläche 101 in einer vertikalen Richtung z des Halbleiterkörpers 100 beabstandet, welches eine Richtung senkrecht zu der ersten Oberfläche 101 ist. Das erste implantierte Gebiet 11 umfasst Dotierstoffatome, die durch den ersten Implantationsprozess in den Halbleiterkörper 100 eingebracht werden. Eine Position des ersten implantierten Gebiets 11 relativ zu der ersten Oberfläche 101 kann durch geeignetes Auswählen einer Implantationsenergie in dem ersten Implantationsprozess eingestellt werden.
  • Bezugnehmend auf 1C umfasst das Verfahren einen zweiten Implantationsprozess, in dem Dotierstoffatome durch die Implantationsmaske 3 derart in den Halbleiterkörper implantiert werden, dass ein zweites implantiertes Gebiet 22 in dem Halbleiterkörper 100 unterhalb des zweiten Maskengebiets 32 hergestellt wird. Die in dem in 1B veranschaulichten ersten Implantationsprozess und dem in 1C veranschaulichten zweiten Implantationsprozess implantierten Dotierstoffatome sind vom selben Typ, welches entweder ein n-Typ oder ein p-Typ ist. Beispielsweise sind Dotierstoffatome vom n-Typ Phosphor-(P)-Atome und Dotierstoffatome vom p-Typ Bor-(B)-Atome.
  • Der zweite Implantationsprozess ist derart, dass die Dotierstoffatome die Implantationsmaske 3 in dem zweiten Maskengebiet 32 passieren, so dass das zweite Implantationsgebiet 22 unterhalb des zweiten Maskengebiets 32 gebildet wird, aber dass die Dotierstoffatome das erste Maskengebiet 31 nicht passieren. Dies kann erreicht werden durch Anpassen der ersten Dicke d1 an die in dem zweiten Implantationsprozess verwendete Implantationsenergie derart, dass die Dotierstoffatome in dem zweiten Implantationsprozess die Implantationsmaske 3 in dem ersten Maskengebiet 31 nicht passieren. Mit anderen Worten, die Implantationsenergie ist in dem zweiten Implantationsprozess geringer als in dem ersten Implantationsprozess, aber ausreichend dafür, dass die Dotierstoffatome das zweite Maskengebiet 32 passieren. Gemäß einem Beispiel ist die Implantationsenergie in dem zweiten Implantationsprozess derart, dass das zweite Implantationsgebiet 22 in der vertikalen Richtung des Halbleiterkörpers 100 zu der ersten Oberfläche 101 beabstandet ist. Das zweite Implantationsgebiet 22 kann so erzeugt werden, dass es in der vertikalen Richtung des Halbleiterkörpers 100 zwischen der ersten Oberfläche 101 und einer vertikalen Position des ersten implantierten Gebiets 11 angeordnet ist.
  • Die Implantationsenergien in dem ersten und zweiten Implantationsprozess und die ersten und zweiten Dicken d1, d2 können innerhalb eines weiten Bereichs variieren. Grundsätzlich gilt: (a) je größer die erste Dicke d1, umso höher muss die Implantationsenergie in dem ersten Implantationsprozess sein, um die Dotierstoffatome durch das erste Maskengebiet 31 in den Halbleiterkörper 100 zu implantieren und das erste implantierte Gebiet 11 zu bilden; (b) je geringer die erste Dicke d1, umso tiefer werden die Dotierstoffatome bei einer gegebenen Implantationsenergie in den Halbleiterkörper 100 implantiert; und (c) je geringer die zweite Dicke d2, umso geringer kann die Implantationsenergie in dem zweiten Implantationsprozess gewählt werden, um das zweite implantierte Gebiet 22 an einer vordefinierten Tiefe zu bilden. Unter Berücksichtigung dessen und bei gegebenen gewünschten vertikalen Positionen der ersten und zweiten implantierten Gebiete 11 , 22 , bei gegebener Art des Materials der Implantationsmaske 3 und bei gegebenem Typ der Dotierstoffatome können die ersten und zweiten Dicken geeignet eingestellt werden.
  • Gemäß einem Beispiel umfasst die Implantationsmaske einen Lack, der Halbleiterkörper 100 besteht aus monokristallinem Silizium, die Dotierstoffatome sind Phosphor-(P)-Atome und die Implantationsenergien in dem ersten und zweiten Implantationsprozess sind ausgewählt aus zwischen 10 keV und etwas 4500 keV. Ohne Implantationsmaske 3 führt eine aus diesem Bereich gewählte Implantationsenergie zu Implantationstiefen (vertikalen Positionen des implantierten Gebiets) der P-Atome von zwischen etwa 10 Nanometern (nm) (=0,01 Mikrometer (µm)) und einigen Mikrometern. Der Lack kann im Wesentlichen dieselbe Bremswirkung oder eine leicht niedrigere Bremswirkung als Silizium haben. Damit kann bei einer gegebenen Implantationsenergie eine Dicke d der Maske 3 die Implantationstiefe um eine Distanz reduzieren, die in etwa gleich der Dicke d der Maskenschicht 3 ist oder die etwas kürzer als diese Dicke ist. Beispielsweise bei einer Implantationsenergie von 100 keV ist die Implantationstiefe der P-Atome in Si etwa 0,1 Mikrometer. Bei dieser Implantationsenergie ist eine Maskenschicht, die etwas dicker als 0,1 Mikrometer, wie beispielsweise 0,15 oder 0,2 Mikrometer ist, ausreichend, die P-Atome zu stoppen und daran zu hindern, in den Halbleiterkörper einzudringen. Nachfolgend wird die Maskenschichtdicke, die geeignet ist, die implantierten Atome bei einer gegebenen Implantationsenergie in der Maskenschicht 3 zu stoppen, als die der Implantationsenergie zugeordnete „Stopp-Dicke“ bezeichnet.
  • Beispielsweise bei einer Implantationsenergie von 1900 keV ist die Implantationstiefe von P-Atomen in Si etwa 2 Mikrometer, während eine Maskenschicht dicker als 2,7 Mikrometer benötigt würde, um zu verhindern, dass P-Atome die Maskenschicht 3 passieren und in den Halbleiterkörper 100 eindringen. Das heißt, die einer Implantationsenergie von 1900 keV zugeordnete Stopp-Dicke ist etwa 2,7 Mikrometer. Basierend hierauf kann gezeigt werden, dass durch Variieren der Implantationsenergie und der Dicke der Maskenschicht 3 unterschiedliche Arten von Implantationsprofilen hergestellt werden können. Wenn beispielsweise die Implantationsenergie in dem ersten Implantationsprozess 1900 keV ist, die zweite Dicke d2 etwa null (d2=0 µm) ist und die erste Maskendicke d1 etwa 1,5 Mikrometer (d1=1,5 µm) ist, ist die vertikale Position des ersten implantierten Gebiets 11 , das P-Atome umfasst, etwa 0,5 Mikrometer unterhalb der ersten Oberfläche 101. Bei diesem Beispiel kann unter Verwendung der selben Maskenschicht 3 wenigstens eine zweites implantiertes Gebiet 22 , das P-Atome umfasst, derart hergestellt werden, dass es zwischen der Oberfläche 101 und der vertikalen Position des ersten implantierten Gebiets 11 angeordnet ist. Das Herstellen des zweiten implantierten Gebiets 22 kann eine Implantationsenergie von etwa 100 keV umfassen. In diesem Fall ist eine vertikale Position etwa 0,1 µm unterhalb der Oberfläche 101.
  • Gemäß einem Beispiel umfasst die Implantationsmaske einen Lack, der Halbleiterkörper 100 besteht aus monokristallinem Silizium, die Dotierstoffatome sind Bor-(B)-Atome und die Implantationsenergien in dem ersten und zweiten Implantationsprozess sind ausgewählt aus zwischen etwa 10 keV und etwa 2500 keV. Bei einer gegebenen Implantationsenergie werden B-Atome tiefer in Si implantiert als P-Atome. Beispielsweise eine Implantationsenergie von 1600 keV führt zu Implantationstiefen (vertikalen Positionen des implantierten Gebiets) von B-Atomen in Si von etwa 2,5 Mikrometern. Die Stoppwirkung der Maskenschicht 3 kann wieder etwas geringer sein als die Stoppwirkung von Silizium. Wenn die Implantationsenergie in dem ersten Implantationsprozess beispielsweise 1600 keV ist, die erste Dicke d1 etwa null (d1=0 µm) ist und die zweite Dicke d2 etwa 1,5 Mikrometer (d2=1,5 µm) ist, kann das erste implantierte Gebiet 11 so hergestellt werden, dass dessen vertikale Position etwa 1,5 Mikrometer unterhalb der ersten Oberfläche 101 ist. Bei diesem Beispiel kann unter Verwendung derselben Maskenschicht 3 wenigstens ein implantiertes Gebiet 22 , das B-Atome umfasst, derart hergestellt werden, dass es zwischen der Oberfläche 101 und der vertikalen Position des ersten implantierten Gebiets 11 angeordnet ist. Das Herstellen des zweiten implantierten Gebiets 22 kann eine Implantationsenergie von etwa 100 keV umfassen. In diesem Fall ist eine vertikale Position etwa 0,3 µm unterhalb der Oberfläche 101.
  • Oben sind Beispiele von Implantationsenergien und zugeordneten „Stopp-Dicken“ angegeben. Wie anhand dieser Beispiele ersichtlich ist, ist die einer Implantationsenergie zugeordnete Stopp-Dicke abhängig von der Art der implantierten Atome. Bei einer gegebenen Implantationsenergie und einem gegebenen Material der Maskenschicht 3 ist beispielsweise die Stopp-Dicke für B-Atome höher als die Stopp-Dicke für P-Atome. Das heißt, zum Abstoppen von B-Atomen einer gegebenen Implantationsenergie wird eine Maskenschicht benötigt, die dicker ist als eine Maskenschicht, die benötigt wird, um P-Atome derselben Implantationsenergie abzustoppen. Die Stopp-Dicke ist allerdings nicht nur abhängig von der Implantationsenergie und der Art der implantierten Atome, sondern auch von der Art der Maskenschicht. Damit kann die Stopp-Dicke bei derselben Implantationsenergie und für dieselbe Art von implantierten Atomen für unterschiedliche Arten von Maskenschichtenmaterialien unterschiedlich sein. Außerdem bezeichnen die oben angegebenen Implantationstiefen die Implantationstiefe, die durch die Mehrheit der bei einer bestimmten Implantationsenergie implantierten Atome erreicht wird. Aufgrund von Streueffekten können einige Atome tiefer implantiert und andere weniger tief implantiert werden, wobei eine Länge eines Bereichs, in den Atome implantiert werden, zunimmt, wenn die Implantationsenergie zunimmt. Damit kann die Stopp-Dicke dicker sein als die zum Stoppen der Mehrzahl der implantierten Atome benötigten Dicke.
  • Das Verfahren umfasst außerdem das Aktivieren der in dem ersten Implantationsprozess und dem zweiten Implantationsprozess implantierten Dotierstoffatome in einem Temperaturprozess. 1D zeigt den Halbleiterkörper 100 nach diesem Temperaturprozess und nach Entfernen der Implantationsmaske 3. In diesem Temperaturprozess wird ein vergrabenes Gebiet 101 aus den Dotierstoffatomen in dem ersten implantierten Gebiet 11 gebildet und ein Kontaktgebiet 20 aus den Dotierstoffatomen in dem zweiten implantierten Gebiet 22 gebildet. Das Kontaktgebiet 20 grenzt an das vergrabene Gebiet 101 an und erstreckt sich zu der ersten Oberfläche 101. Gemäß einem Beispiel ist eine Temperatur in diesem Temperaturprozess ausgewählt aus einem Bereich zwischen 600 °C und 1200 °C und eine Dauer ist ausgewählt aus zwischen 1 Minute und 25 Stunden.
  • Gemäß einem Beispiel ist eine Implantationsdosis in dem zweiten Implantationsprozess in einem solchem Maß höher als in dem ersten Implantationsprozess, dass eine Dotierungskonzentration des Kontaktgebiets 20 höher als eine Dotierungskonzentration des vergrabenen Gebiets 101 ist. Gemäß einem Beispiel wird das vergrabene Gebiet 101 so hergestellt, dass dessen Dotierungskonzentration zwischen 1E15 cm-3 und 5E17 cm-3 ist. Das Kontaktgebiet 20 kann so hergestellt werden, dass es eine Dotierungskonzentration von bis zu 1E18 cm-3, bis zu 1E19 cm-3 oder sogar höher hat.
  • Wie oben ausgeführt haben die in dem in 1B veranschaulichten ersten Implantationsprozess und dem in 1C veranschaulichten zweiten Implantationsprozess implantierten Dotierstoffatome denselben Dotierungstyp, der entweder ein n-Typ oder ein p-Typ ist. Damit haben das vergrabene Gebiet 101 und das Kontaktgebiet 20 denselben Dotierungstyp, so dass das vergrabene Gebiet 101 über das Kontaktgebiet 20, das sich von dem vergrabenen Gebiet 101 bis zu der ersten Oberfläche 101 erstreckt, kontaktiert werden kann.
  • Bezugnehmend auf 1B wird in dem ersten Implantationsprozess nicht nur das erste implantierte Gebiet 11 unterhalb des ersten Maskengebiets 31 hergestellt, sondern es wird auch ein implantiertes Gebiet 21 unterhalb des zweiten Maskengebiets 32 hergestellt. Dieses implantierte Gebiet, das nachfolgend auch als weiteres zweites implantiertes Gebiet 21 bezeichnet wird, führt in dem Temperaturprozess zu einem weiteren dotierten Gebiet 20F , das in 1D veranschaulicht ist. Dieses weitere dotierte Gebiet 20F kann zu dem ersten Kontaktgebiet 20 und dem vergrabenen Gebiet 101 beabstandet sein, so dass dieses dotierte Gebiet 20F ein floatendes Halbleitergebiet ist. Dies ist jedoch nur ein Beispiel. Gemäß einem weiteren Beispiel können implantierte Gebiete, die in dem ersten Implantationsprozess unterhalb des zweiten Maskengebiets 32 hergestellt werden, in dem Temperaturprozess zu dotierten Gebieten führen, die einen Teil des Kontaktgebiets in der fertigen Halbleiteranordnung bilden.
  • Eine Geometrie des Kontaktgebiets 20 in horizontalen Richtungen des Halbleiterkörpers 100, welches Richtungen parallel zu der ersten Oberfläche 101 sind, ist im Wesentlichen definiert durch eine Geometrie des zweiten Maskengebiets 32. Verschiedene Beispiele dieser Geometrie des zweiten Maskengebiets 32 sind in den 2A-2C veranschaulicht. Bezugnehmend auf 2A ist das Maskengebiet 32 ein langgestrecktes Gebiet. Bezugnehmend auf 2B ist das Maskengebiet 32 ein nadelförmiges Gebiet. Lediglich zur Veranschaulichung hat die in 2B gezeigte „Nadel“ einen kreisförmigen Querschnitt in einer horizontalen Ebene der Implantationsmaske 3, welches eine Ebene parallel zu der ersten Oberfläche 101 des Halbleiterkörpers 100 ist. Optional können die zweiten Maskengebiete 32 mehrere nadelförmige Gebiete umfassen, die beabstandet zu einander sind. Gemäß einem weiteren Beispiel, das in 2C veranschaulicht ist, hat das zweite Maskengebiet 32 die Form eines Rings in der horizontalen Ebene der Implantationsmaske 3. Lediglich zur Veranschaulichung hat dieser Ring bei dem in 2C dargestellten Beispiel eine rechteckförmige Geometrie. Allerdings können auch andere Geometrien, wie beispielsweise ein kreisförmiger Ring ebenso realisiert werden.
  • Die 3A-3B veranschaulichen eine Modifikation des in den 1A-1D veranschaulichten Verfahrens. Dieses Verfahren umfasst zwei zweite Implantationsprozesse, die unterschiedliche Implantationsenergien verwenden, wobei jede dieser Implantationsenergien so gewählt ist, dass Dotierstoffatome in diesen zweiten Implantationsprozessen die Implantationsmaske 3 nur in dem zweiten Maskengebiet 32, aber nicht in dem ersten Maskengebiet 31, passieren. Ein zweites implantiertes Gebiet 22 , 23 wird jeweils in diesen zwei Implantationsprozessen in dem Halbleiterkörper 100 unterhalb des zweiten Maskengebiets 32 hergestellt. Aufgrund der unterschiedlichen Implantationsenergien, die in diesen zweiten Implantationsprozessen verwendet werden, werden diese zweiten Implantationsgebiete 22 , 23 an unterschiedlichen vertikalen Positionen in dem Halbleiterkörper 100 hergestellt. Gemäß einem Beispiel werden diese implantierten Gebiete 22 , 23 jeweils zwischen der ersten Oberfläche 101 und einer vertikalen Position des ersten implantierten Gebiets 11 hergestellt. Gemäß einem Beispiel verwendet ein erster dieser zweiten Implantationsprozesse eine höhere Implantationsenergie als ein zweiter dieser zwei Implantationsprozesse, so dass in dem ersten der zweiten Implantationsprozesse ein implantiertes Gebiet 22 hergestellt wird, das tiefer in dem Halbleiterkörper 100 (ausgehend von der ersten Oberfläche 101) angeordnet ist, als ein zweites implantiertes Gebiet 22 , das durch den zweiten der zweiten Implantationsprozesse hergestellt wird. Es sei erwähnt, dass das Durchführen von zwei zweiten Implantationsprozessen, um zwei implantierte Gebiete 22 , 23 an unterschiedlichen vertikalen Positionen des Halbleiterkörpers 100 unterhalb des zweiten Maskengebiets 32 herzustellen, nur ein Beispiel ist. Eine beliebige Anzahl von zweiten Implantationsprozessen kann durchgeführt werden. Grundsätzlich ist die Anzahl der zweiten Implantationsprozesse, und damit die Anzahl der zweiten implantierten Gebiete (22 in 1C und 2 2, 23 in 3A), abhängig von einer vertikalen Position des ersten implantierten Gebiets 11 relativ zu der ersten Oberfläche 101 und davon, wie weit die implantierten Dotierstoffatome in den Temperaturprozess diffundieren. Je größer grundsätzlich eine Distanz zwischen dem ersten implantierten Gebiet 11 und der ersten Oberfläche 101 ist, umso mehr zweite implantierte Gebiete müssen hergestellt werden, um ein Kontaktgebiet 20 zu erreichen, das sich von der ersten Oberfläche 101 bis hinunter zu dem vergrabenen Gebiet 101 , das aus dem ersten implantierten Gebiet 11 resultiert, erstreckt. 3B zeigt die in 3A veranschaulichte Anordnung nach dem Temperaturprozess. Bezugnehmend auf 3B führen die zweiten implantierten Gebiete 22 , 23 , die zwischen der ersten Oberfläche 101 und dem vergrabenen Gebiet 11 hergestellt werden, zu einem Kontaktgebiet 20, das sich von der ersten Oberfläche 101 bis hinunter zu dem vergrabenen Gebiet 101 erstreckt.
  • Die 4A-4B veranschaulichen eine weitere Modifikation des in den 1A-1C veranschaulichten Verfahrens. 4A zeigt eine vertikale Schnittansicht des Halbleiterkörpers 100 nach den ersten und zweiten Implantationsprozessen. Bei diesem Beispiel umfasst das Verfahren zwei erste Implantationsprozesse. Diese zwei ersten Implantationsprozesse nutzen unterschiedliche Implantationsenergien, so dass zwei erste implantierte Gebiete 11 , 12 an unterschiedlichen vertikalen Positionen des Halbleiterkörpers 100 hergestellt werden. Bei dem in 4A veranschaulichten Beispiel ist ein erstes 11 dieser ersten implantierten Gebiete 11 , 12 tiefer in dem Halbleiterkörper 100 (ausgehend von der ersten Oberfläche 101) angeordnet als ein zweites dieser ersten implantierten Gebiete 11 , 12 , und wird durch einen ersten Implantationsprozess hergestellt, der eine höhere Implantationsenergie verwendet als der erste Implantationsprozess, der das zweite 12 der ersten implantierten Gebiete 11 , 12 herstellt.
  • Das Verfahren, das dazu verwendet wird, die in 4A gezeigte Anordnung herzustellen, umfasst außerdem zwei zweite Implantationsprozesse, die unterschiedliche Implantationsenergien verwenden, um zweite implantierte Gebiete 23 , 24 an unterschiedlichen vertikalen Positionen des Halbleiterkörpers 100 herzustellen. Implantationsenergien, die in diesen zweiten Implantationsprozessen verwendet werden, sind derart, dass Dotierstoffatome die Implantationsmaske 3 nur in dem zweiten Maskengebiet 32 passieren.
  • Gemäß einem Beispiel sind die zweiten dotierten Gebiete 23 , 24 , die durch die zweiten Implantationsprozesse hergestellt werden, zwischen der ersten Oberfläche 101 und einer vertikalen Position einer obersten der ersten implantierten Gebiete 11 , 12 angeordnet. Das „oberste“ der ersten implantierten Gebiete 11 , 12 ist dasjenige der ersten implantierten Gebiete 11 , 12 , das näher an der ersten Oberfläche 101 liegt, als die anderen ersten implantierten Gebiete. Das Herstellen der zweiten implantierten Gebiete 23 , 24 durch den zweiten Implantationsprozess derart, dass diese zweiten implantierten Gebiete 23 , 24 zwischen der ersten Oberfläche 101 und dem obersten implantierten Gebiet 12 hergestellt werden, ist nur ein Beispiel. Gemäß einem weiteren Beispiel kann wenigstens einer der zweiten Implantationsprozesse so ausgebildet sein, dass er ein zweites implantiertes Gebiet an einer vertikalen Position herstellt, die zwischen den vertikalen Positionen von zwei benachbarten ersten implantierten Gebieten liegt.
  • Außer den durch die zweiten Implantationsprozesse hergestellten zweiten implantierten Gebieten 23 , 24 umfasst der in 4A gezeigte Halbleiterkörper 100 zwei weitere zweite implantierte Gebiete 21 , 22 unterhalb des zweiten Maskengebiets 32. Ein erstes 21 dieser zweiten implantierten Gebiete 21 , 22 wird durch den ersten der ersten Implantationsprozesse hergestellt und ein zweites 22 dieser weiteren zweiten implantierten Gebiete 21 , 22 wird durch den zweiten der ersten Implantationsprozesse hergestellt.
  • 4B zeigt den Halbleiterkörper 100 gemäß 4A nach Entfernen der Implantationsmaske 3 und nach dem Temperaturprozess. In diesem Temperaturprozess werden zwei vergrabene Gebiete 101 , 102 aus Dotierstoffatomen in dem ersten und dem zweiten der ersten implantierten Gebiete 11 , 12 gebildet und wird ein Kontaktgebiet 20 aus Dotierstoffatomen, die in solchen zweiten implantierten Gebieten enthalten sind, die zwischen der ersten Oberfläche 101 und einem untersten der ersten implantierten Gebiete 11 , 12 angeordnet sind, gebildet. Das „unterste“ der ersten implantierten Gebiete 11 , 12 ist das erste implantierte Gebiet, das einen größeren Abstand zu der ersten Oberfläche 101 als die anderen ersten implantierten Gebiete hat. Bei dem in 4A veranschaulichten Beispiel sind zweite implantierte Gebiete, die zwischen dem untersten ersten implantierten Gebiet 11 und der ersten Oberfläche 101 angeordnet sind, zweite implantierte Gebiete 23 , 24 , die durch die zweiten Implantationsprozesse hergestellt werden, und das zweite implantierte Gebiet 22 , das durch den ersten Implantationsprozess hergestellt, der auch das oberste erste implantierte Gebiet 12 herstellt, hergestellt wird. Das zweite implantierte Gebiet 21 , das durch den ersten Implantationsprozess, der auch das unterste erste implantierte Gebiet 11 herstellt, hergestellt wird, führt in dem Temperaturprozess zu einem floatenden Gebiet 20F , das zu dem Kontaktgebiet 20 und dem vergrabenen Gebiet 101 , 102 beabstandet ist.
  • Obwohl die 4A-4B einen Halbleiterkörper 100 veranschaulichen, der das Ergebnis von zwei ersten Implantationsprozessen und zwei zweiten Implantationsprozessen ist, ist dies nur ein Beispiel. Grundsätzlich ist die Anzahl der ersten Implantationsprozesse abhängig von der gewünschten Anzahl von vergrabenen Gebieten, die hergestellt werden sollen, und die Anzahl der zweiten Implantationsprozesse ist abhängig von einem Abstand zwischen einem untersten der ersten implantierten Gebiete und der ersten Oberfläche 101.
  • Die 4A-4B veranschaulichen ein Beispiel eines Verfahrens zum Herstellen von mehreren vergrabenen Gebieten 101 , 102 und zum Herstellen eines Kontaktgebiets 20, das an jedes dieser vergrabenen 101 , 102 angrenzt und das sich zu der ersten Oberfläche 101 erstreckt. Ein weiteres Beispiel eines Verfahrens zum Herstellen mehrerer vergrabener Gebiete 101 , 102 und eines Kontaktgebiets 20 ist in den 5A-5C veranschaulicht. Dieses Verfahren umfasst das Herstellen des Halbleiterkörpers 100 aus zwei oder mehr Halbleiterschichten 1001 , 1002 und das Anwenden eines der zuvor erläuterten Verfahren auf jede dieser Halbleiterschichten 1001 , 1002 . Das heißt, eine Implantationsmaske 31 , 32 wird auf jeder dieser Halbleiterschichten 1001 , 1002 hergestellt und wenigstens ein erster Implantationsprozess und wenigstens ein zweiter Implantationsprozess wird unter Verwendung jeder dieser Implantationsmasken 31 , 32 durchgeführt. Lediglich zur Veranschaulichung veranschaulichen die 5A-5C ein Verfahren, in dem der Halbleiterkörper 100 aus zwei Halbleiterschichten 1001 , 1002 hergestellt wird und in dem ein erster Implantationsprozess und ein zweiter Implantationsprozess unter Verwendung jeder dieser Implantationsmasken 31 , 32 durchgeführt wird. Die ist jedoch nur ein Beispiel. Der Halbleiterkörper 100 kann auch aus mehr als zwei Halbleiterschichten hergestellt werden. Außerdem kann eine beliebige Anzahl von ersten Implantationsprozessen und eine beliebige Anzahl von zweiten Implantationsprozessen unter Verwendung jeder dieser Implantationsmasken 31 , 32 durchgeführt werden.
  • 5A zeigt eine erste Halbleiterschicht 1001 nach Herstellen einer ersten Implantationsmaske 31 auf einer ersten Oberfläche 1011 dieser ersten Halbleiterschicht 1001 und nach einem ersten Implantationsprozess und einem zweiten Implantationsprozess. Die erste Implantationsmaske 31 hat ein erstes Maskengebiet 311 mit einer Dicke d311 und ein zweites Maskengebiet 321 mit einer zweiten Dicke d321 , die kleiner als die erste Dicke d311 ist. Gemäß einem Beispiel ist die zweite Dicke d321 null (d321 = 0). Wie bei dem zuvor erläuterten Beispiel ist der erste Implantationsprozess derart, dass die Dotierstoffatome das erste Maskengebiet 311 passieren und ein erstes implantiertes Gebiet 11 beabstandet zu der ersten Oberfläche 11 in der ersten Halbleiterschicht 1001 bilden. Der zweite Implantationsprozess ist derart, dass er ein zweites implantiertes Gebiet 22 unterhalb des zweiten Maskengebiets 321 zwischen der ersten Oberfläche 1011 und einer vertikalen Position des ersten implantierten Gebiets 11 herstellt und dass Dotierstoffatome das erste Maskengebiet 311 nicht passieren.
  • Das Verfahren umfasst außerdem das Entfernen der ersten Implantationsmaske 31 und das Herstellen einer zweiten Halbleiterschicht 1002 auf der ersten Halbleiterschicht 1001 . Die erste Halbleiterschicht 1001 und die zweite Halbleiterschicht 1002 bilden bei diesem Beispiel den Halbleiterkörper 100. Das Herstellen der zweiten Halbleiterschicht 1002 kann einen Epitaxiewachstumsprozess umfassen. 5B zeigt eine vertikale Schnittansicht der ersten und zweiten Halbleiterschichten 1001 , 1002 nach weiteren Implantationsprozessen unter Verwendung einer auf einer ersten Oberfläche der zweiten Halbleiterschicht 1002 hergestellten zweiten Implantationsmaske 32 . Bei diesem Beispiel, bei dem die zweite Halbleiterschicht 1002 eine oberste Halbleiterschicht des Halbleiterkörpers 100 bildet, ist die erste Oberfläche 1012 des zweiten Halbleiterkörpers 1002 identisch mit der ersten Oberfläche 101 des Halbleiterkörpers 100. Die zweite Maskenschicht 32 hat ein erstes Maskengebiet 312 mit einer ersten Dicke d312 und ein zweites Maskengebiet 322 mit einer zweiten Dicke d322 , wobei die zweite Dicke d322 kleiner als die erste Dicke d312 ist. Gemäß einem Beispiel ist die zweite Dicke d322 null (d322 = 0).
  • Bei dem in 5B gezeigten Beispiel wird ein erstes implantiertes Gebiet 12 in einem ersten Implantationsprozess unter Verwendung der zweiten Implantationsmaske 32 hergestellt und wird wenigstens ein zweites implantiertes Gebiet 24 , 25 in einem zweiten Implantationsprozess unter Verwendung der zweiten Implantationsmaske 32 hergestellt. In dem zweiten Implantationsprozess passieren Dotierstoffatome die zweite Implantationsmaske 32 nur in dem zweiten Maskengebiet 322 . Lediglich zur Veranschaulichung werden bei dem in 5B veranschaulichten Prozess zwei zweite implantierte Gebiete 24 , 25 hergestellt.
  • Gemäß einem Beispiel werden die ersten und zweiten Implantationsmasken 31 , 32 so hergestellt, dass die zweiten Maskengebiete 321 , 322 im Wesentlichen dieselbe Geometrie und Größe haben und im Wesentlichen an denselben horizontalen Positionen angeordnet sind. „Im Wesentlichen“ bedeutet, dass aufgrund von Variationen in dem Herstellungsprozess der Implantationsmasken 31 , 32 die Geometrie, Größe und Positionen der zweiten Maskengebiete 321 , 322 leicht voneinander abweichen können. Dennoch haben die ersten implantierten Gebiete 11 , 12 , die unter Verwendung der ersten und zweiten Implantationsmasken 31 , 32 hergestellt werden, im Wesentlichen dieselbe Geometrie, Größe und horizontalen Positionen in dem Halbleiterkörper 100, und die zweiten implantierten Gebiete 21 -24 , die unter Verwendung der ersten und zweiten Implantationsmasken 31 , 32 hergestellt werden, haben im Wesentlichen die gleiche Geometrie, Größe und horizontalen Positionen in dem Halbleiterkörper 100.
  • 5C zeigt den Halbleiterkörper 100 nach dem Temperaturprozess. In diesem Temperaturprozess werden basierend auf Dotierstoffatomen, die in den ersten implantierten Gebieten 11 , 12 enthalten sind, vergrabene Gebiete 101 , 102 gebildet. Außerdem wird ein Kontaktgebiet 20, das sich von der ersten Oberfläche 101 bis hinunter zu einem untersten vergrabenen Gebiet 101 erstreckt, basierend auf Dotierstoffatomen, die in den zweiten implantierten Gebieten 21 -24 enthalten sind, gebildet. Diese zweiten implantierten Gebiete umfassen in diesem Beispiel ein zweites implantiertes Gebiet 22 , das durch den zweiten Implantationsprozess unter Verwendung der ersten Implantationsmaske 31 hergestellt wird, ein zweites implantiertes Gebiet 24 , das durch den zweiten Implantationsprozess unter Verwendung der zweiten Implantationsmaske 32 gebildet wird, ein zweites implantiertes Gebiet 21 , das durch den ersten Implantationsprozess unter Verwendung der ersten Implantationsmaske 31 gebildet wird, und ein zweites implantiertes Gebiet 23 , das durch den ersten Implantationsprozess unter Verwendung der zweiten Implantationsmaske 32 gebildet wird. Solche zweiten implantierten Gebiete 22 -24 , die zwischen dem untersten ersten implantierten Gebiet 11 und der ersten Oberfläche 101 angeordnet sind, bilden das Kontaktgebiet 20. Das zweite implantierte Gebiet 21 , das durch den ersten Implantationsprozess unter Verwendung der ersten Implantationsmaske 31 hergestellt wird, führt zu einem floatenden Gebiet 20F .
  • Die zweite Halbleiterschicht 1002 , bildet, wenn sie durch einen Epitaxieprozess hergestellt ist, zusammen mit der ersten Halbleiterschicht 1001 einen monolithischen Halbleiterkörper 100. Damit gibt es keine sichtbare Grenze zwischen der ersten und zweiten Halbleiterschicht 1001 , 1002 . Lediglich zur Veranschaulichung ist eine Grenze zwischen diesen ersten und zweiten Halbleiterschichten 1001 , 1002 in den 5B und 5C in gestrichelten Linien dargestellt.
  • Bei dem in den 5A-5C gezeigten Beispiel ist der Halbleiterkörper 100 aus zwei Halbleiterschichten 1001 , 1002 gebildet, wobei auf jeder dieser zwei Halbleiterschichten 1001 , 1002 eine Implantationsmaske 31 , 32 hergestellt wird und ein erster Implantationsprozess und ein zweiter Implantationsprozess unter Verwendung jeder dieser Implantationsmasken 31 , 32 durchgeführt wird. Dies ist jedoch nur ein Beispiel. Der Halbleiterkörper 100 kann aus mehr als zwei Halbleiterschichten gebildet sein. Außerdem können zwei oder mehr erste Implantationsprozesse und/oder zwei oder mehr zweite Implantationsprozesse unter Verwendung jeder der Implantationsmasken, die auf der jeweiligen Halbleiterschicht hergestellt sind, durchgeführt werden. Allgemein werden wenigstens ein erster Implantationsprozess und wenigstens ein zweiter Implantationsprozess unter Verwendung jeder dieser Implantationsmasken durchgeführt.
  • Bei den zuvor veranschaulichten Beispielen umfasst die Implantationsmaske 3, 31 , 32 zwei unterschiedliche Maskengebiete, ein erstes Maskengebiet 31, 311 , 312 , das durch die Dotierstoffatome in dem ersten Implantationsprozess und nicht in dem zweiten Implantationsprozess passiert wird, und ein zweites Maskengebiet 32, 321 , 322 , das durch die Dotierstoffatome in dem ersten Implantationsprozess und dem zweiten Implantationsprozess passiert wird. Gemäß einem weiteren Beispiel, das in 6 veranschaulicht ist, umfasst die Implantationsmaske 3 außerdem ein drittes Maskengebiet 33 mit einer dritten Dicke d3. Diese dritte Dicke d3 ist höher als die erste Dicke d1 und derart, dass die Dotierstoffatome die Implantationsmaske 3 in dem dritten Maskengebiet 33 in dem ersten Implantationsprozess und dem zweiten Implantationsprozess nicht passieren. 6 zeigt den Halbleiterkörper 100 nach einem ersten Implantationsprozess. Bezugnehmend auf 6 werden die ersten und zweiten implantierten Gebiete 11 , 21 unterhalb der ersten und zweiten Maskengebiete 31, 32 hergestellt, aber es wird kein implantiertes Gebiet unterhalb des dritten Maskengebiets 33 hergestellt.
  • Das zuvor erläuterte Verfahren wird erfindungsgemäß zum Herstellen eines lateralen Superjunction-Transistorbauelements in dem Halbleiterkörper 100 verwendet. Ein Beispiel eines lateralen Superjunction-Transistorbauelements ist in den 7A und 7B dargestellt. 7A zeigt eine perspektivische Schnittansicht eines Abschnitts des Halbleiterkörpers 100, in dem das laterale Superjunction-Transistorbauelement integriert ist, und 7B zeigt eine vertikale Schnittansicht des Halbleiterkörpers 100 in einer in 7A dargestellten Schnittebene A-A. Bezugnehmend auf diese Figuren umfasst das Transistorbauelement mehrere Driftgebiete 10A1-10A3 und mehrere Kompensationsgebiete 10B1-10B3 , die abwechselnd in der vertikalen Richtung z (welches die Richtung senkrecht zu der ersten Oberfläche 101 ist) des Halbleiterkörpers 100 angeordnet sind. Nachfolgend bezeichnet das Bezugszeichen 10A ein beliebiges der mehreren Driftgebiete 10A1-10A3 und das Bezugszeichen 10B bezeichnet ein beliebiges der mehreren Kompensationsgebiete 10B1-10B3 . Die Driftgebiete 10A haben einen ersten Dotierungstyp und die Kompensationsgebiete 10B haben einen zweiten Dotierungstyp, der zu dem ersten Dotierungstyp komplementär ist. Gemäß einem Beispiel ist der erste Dotierungstyp ein n-Typ und der zweite Dotierungstyp ist ein p-Typ. Das Transistorbauelement umfasst außerdem ein Sourcegebiet 20A1 und ein Draingebiet 20A2 , die in einer ersten lateralen Richtung x des Halbleiterkörpers 100 zueinander beabstandet sind. Das Sourcegebiet 20A1 und das Draingebiet 20A2 erstrecken sich jeweils von der ersten Oberfläche 101 in der vertikalen Richtung z des Halbleiterkörpers 100 derart, dass das Sourcegebiet 20A1 und das Draingebiet 20A2 jeweils wenigstens an jedes der Driftgebiete 10A angrenzen. Gemäß einem Beispiel grenzen das Sourcegebiet 20A1 und das Draingebiet 20A2 jeweils an jedes der Driftgebiete 10A und der Kompensationsgebiete 10B an. Das Sourcegebiet 20A1 und das Draingebiet 20A2 haben den ersten Dotierungstyp, welches derselbe Dotierungstyp wie der der Driftgebiete 10A ist.
  • Bezugnehmend auf die 7A und 7B umfasst das Transistorbauelement außerdem mehrere Gategebiete 20B des zweiten Dotierungstyps. Diese Gategebiete sind in der ersten horizontalen Richtung x zwischen dem Sourcegebiet 20A1 und dem Draingebiet 20A2 angeordnet und erstrecken sich in der vertikalen Richtung z von der ersten Oberfläche 101 derart in den Halbleiterkörper 100, dass die Gategebiete 20B jeweils an jedes der Kompensationsgebiete 10B angrenzen. Gemäß einem Beispiel grenzen die Gategebiete 20B sowohl an die Driftgebiete 10A als auch die Kompensationsgebiete 10B an. Die Gategebiete 20B sind in einer zweiten lateralen Richtung y, die sich von der ersten lateralen Richtung x unterscheidet, zueinander beabstandet. Gemäß einem Beispiel ist die zweite laterale Richtung y senkrecht zu der ersten lateralen Richtung x. Bezugnehmend auf die 7A und 7B können die Gategebiete 20B in der ersten lateralen Richtung x näher an dem Sourcegebiet 20A1 als dem Draingebiet 20A2 angeordnet sein.
  • Das Sourcegebiet 20A1 ist an einen Sourceknoten S des Transistorbauelements angeschlossen oder bildet diesen, das Draingebiet 20A2 ist an einen Drainknoten D des Transistorbauelements angeschlossen oder bildet diesen und die Gategebiete 20B sind an einen Gateknoten G des Transistorbauelements angeschlossen. Die Funktion eines lateralen Superjunction-Transistorbauelements des in den 7A und 7B gezeigten Typs ist allgemein bekannt, so dass diesbezüglich keine weiteren Erläuterungen notwendig sin.
  • Gemäß einem Beispiel grenzt eines der Driftgebiete oder Kompensationsgebiete an die erste Oberfläche 101 des Halbleiterkörpers 100 an. Gemäß einem weiteren Beispiel, das in 8 dargestellt ist, umfasst das Transistorbauelement als oberstes Gebiet, das an die erste Oberfläche 101 angrenzt ein Halbleitergebiet 40, das entweder vom zweiten Dotierungstyp ist und eine niedrigere Dotierungskonzentration als die Kompensationsgebiete 10B hat, vom ersten Dotierungstyp ist und eine niedrigere Dotierungskonzentration als die Driftgebiete 10A hat oder nicht-dotiert (intrinsisch, das heißt, eine Dotierungskonzentration ist geringer als 8E13 cm-3) ist. Gemäß einem Beispiel sind Dotierungskonzentrationen der Driftgebiete 10A und der Kompensationsgebiete 10B ausgewählt aus zwischen 1E15 cm-3 und 5E17 cm-3.
  • Bezugnehmend auf die 7A-7B und 8 kann der Halbleiterkörper 100 auf einem Träger 200 angeordnet sein. Der Träger 200 kann ein Halbleitermaterial, ein elektrisch isolierendes Material oder beides umfassen. Gemäß einem Beispiel umfasst der Träger 200 eine Halbleiterschicht und eine Isolationsschicht auf der Halbleiterschicht, wobei die Isolationsschicht an den Halbleiterkörper 100 angrenzt. Gemäß einem weiteren Beispiel umfasst der Träger 200 eine isolierende und eine Halbleiterschicht auf der isolierenden Schicht, wobei die Halbleiterschicht an den Halbleiterkörper 100 angrenzt.
  • Die 9A-9C veranschaulichen ein Beispiel eines Verfahrens zum Herstellen eines lateralen Superjunction-Transistorbauelements des anhand von 8 erläuterten Typs unter Verwendung eines der anhand der 1-6 erläuterten Verfahren. Bei diesem Beispiel umfasst der Halbleiterkörper 100 ein erstes Gebiet 110A, das zu der ersten Oberfläche 101 beabstandet ist und eine Grunddotierung des ersten Dotierungstyps hat, und ein zweites Gebiet 140, das an die erste Oberfläche 101 angrenzt. Dieses zweite Gebiet 140 bildet das oberste Gebiet 40, das an die in 8 dargestellte erste Oberfläche 101 in dem fertigen Transistorbauelement angrenzt. Das zweite Gebiet 140 ist allerdings optional.
  • Bei dem in den 9A-9C veranschaulichten Verfahren werden die Kompensationsgebiete 10B als vergrabene Gebiete des zweiten Dotierungstyps hergestellt und werden die Gategebiete 20B als Kontaktgebiete des zweiten Dotierungstyps hergestellt. Diese Gebiete sind in 9C dargestellt. Bezugnehmend auf 9A umfasst das Verfahren das Herstellen einer Implantationsmaske 3B auf der ersten Oberfläche 101 des Halbleiterkörpers 100. Diese Implantationsmaske 3B umfasst ein erstes Maskengebiet 31B und wenigstens ein zweites Maskengebiet 32B. Gemäß einem Beispiel ist die Implantationsmaske 3B von dem in 2B dargestellten Typ und umfasst mehrere zweite Maskengebiete 32B. Außerdem umfasst die Implantationsmaske 3B ein drittes Maskengebiet 33B. Bezugnehmend auf 9A werden unter Verwendung der Implantationsmaske 3B mehrere erste implantierte Gebiete 1B1-1B2 unter Verwendung mehrerer erster Implantationsprozesse mit unterschiedlichen Implantationsenergien hergestellt. Nachfolgend bezeichnet 1B ein beliebiges der mehreren ersten implantierten Gebiete 1B1-1B2 . Lediglich zur Veranschaulichung sind in 9A zwei erste implantierte Gebiete 1B dargestellt. Dies ist jedoch nur ein Beispiel. Eine beliebige Anzahl von ersten implantierten Gebieten 1B kann hergestellt werden. Die einzelnen ersten implantierten Gebiete 1B sind in der vertikalen Richtung z des Halbleiterkörpers 100 voneinander beabstandet. Außerdem wird bezugnehmend auf 9A wenigstens ein zweites implantiertes Gebiet in einem zweiten Implantationsprozess unter Verwendung der Implantationsmaske 3B hergestellt. Lediglich zur Veranschaulichung sei angenommen, dass zwei zweite Implantationsgebiete 2B3 , 2B4 in zwei unterschiedlichen zweiten Implantationsprozessen unter Verwendung der Implantationsmaske 3B hergestellt werden. Außerdem werden zweite Implantationsgebiete 2B1 , 2B3 durch die ersten Implantationsprozesse hergestellt, die dazu verwendet werden, die ersten implantierten Gebiete 1B herzustellen.
  • 9C zeigt den Halbleiterkörper 100 nach dem Temperaturprozess, in dem Dotierstoffatome, die in den ersten implantierten Gebieten 1B und den zweiten implantierten Gebieten 2B enthalten sind, aktiviert werden und diffundieren. Basierend auf den ersten implantierten Gebieten 1B werden Kompensationsgebiete 10B und basierend auf den zweiten implantierten Gebieten 2B wird wenigstens ein Gategebiet 20B, das an die Kompensationsgebiete 10B angrenzt und sich zu der ersten Oberfläche 101 erstreckt, hergestellt. Bezugnehmend auf 9C kann ein unterstes 2Bi der zweiten implantierten Gebiete 2B zu einem floatenden Gebiet 20BF führen. Bei diesem Verfahren werden Driftgebiete 10A des Transistorbauelements durch solche Abschnitte des ersten Gebiets 110A gebildet, die die Grunddotierung des ersten Gebiets 110A haben.
  • 9B veranschaulicht optionale Verfahrensschritte. Diese Verfahrensschritte können in wenigstens einem der folgenden Fälle durchgeführt werden: (a) der Halbleiterkörper 100 umfasst das zweite Gebiet 140 und das zweite Gebiet 140 ist entweder vom zweiten Dotierungstyp oder intrinsisch; (b) es ist gewünscht, dass Sourcegebiet 20A1 und das Draingebiet 20A2 mit einer Dotierungskonzentration herzustellen, die höher ist als die Grund-Dotierungskonzentration des ersten Gebiets 110A; oder (c) der Halbleiterkörper 100 umfasst das zweite Gebiet 140, das zweite Gebiet 140 ist vom ersten Dotierungstyp und es ist gewünscht, das Sourcegebiet 20A1 und das Draingebiet 20A2 in dem zweiten Gebiet 140 mit einer Dotierungskonzentration herzustellen, die höher ist als die Grund-Dotierungskonzentration des zweiten Gebiets 140. Wenn das zweite Gebiet 140 des Halbleiterkörpers 100 weggelassen wird, so dass das erste Gebiet 110A mit der Grund-Dotierungskonzentration des ersten Dotierungstyps sich bis zu der ersten Oberfläche 101 erstreckt, und wenn die in 9B dargestellten Verfahrensschritte weggelassen werden, werden das Sourcegebiet 20A1 und das Draingebiet 20A2 des Transistorbauelements durch solche Gebiete des Halbleiterkörpers 100 gebildet, die unterhalb des dritten Maskengebiets 33B liegen, in welche keine Dotierungsatome implantiert werden und die die Grunddotierung des ersten Gebiets 110A haben.
  • Bei den in 9B dargestellten Verfahrensschritten wird eine weitere Implantationsmaske 4A auf der ersten Oberfläche 101 des Halbleiterkörpers 100 hergestellt. Diese Implantationsmaske 4A umfasst Öffnungen oberhalb solcher Abschnitte des Halbleiterkörpers 100, in denen das Sourcegebiet 20A1 und das Draingebiet 20A2 hergestellt werden soll. In einem weiteren Implantationsprozess werden Dotierstoffatome des ersten Dotierungstyps über die Öffnungen 41A, 42A in der Implantationsmaske 4A in den Halbleiterkörper 100 implantiert. Gemäß einem Beispiel werden implantierte Gebiete 2A51 , 2A52 , die Dotierstoffatome des ersten Dotierungstyps enthalten, wenigstens in dem zweiten Gebiet 140 hergestellt. Gemäß einem weiteren Beispiel werden implantierte Gebiete 2A61 , 2A62 , 2A71 , 2A72 auch in dem ersten Gebiet 110A hergestellt. In einem Temperaturprozess werden dotierte Gebiete des ersten Dotierungstyps basierend auf den implantierten Gebieten, die in dem in 9B dargestellten Implantationsprozess gebildet werden, hergestellt. Die implantierten Gebiete 2A51 , 2A52 , die in dem zweiten Gebiet 140 gebildet werden, bilden dotierte Gebiete des ersten Dotierungstyps 21A1 , 21A2 zwischen der ersten Oberfläche 101 und dem zweiten Gebiet 110A. Diese dotierten Gebiete 21A1 , 21A2 bilden Abschnitte des Sourcegebiets 20A1 und des Draingebiets 20A2 . Außerdem werden Abschnitte 22A1 und 22A2 des Sourcegebiets 20A1 und des Draingebiets 20A2 entweder durch solche Abschnitte des ersten Gebiets 110A gebildet, die die Grunddotierung des ersten Gebiets 110A haben und unterhalb der dotierten Gebiete 21A1 , 21A2 angeordnet sind. Alternativ werden weitere Abschnitte des Sourcegebiets 20A1 und des Draingebiets 20A2 durch dotierte Gebiete gebildet, die aus den weiteren implantierten Gebieten 2A61 , 2A62 , 2A71 , 2A72 resultieren, die in dem in 9B dargestellten Implantationsprozess gebildet werden.
  • Die 10A-10C veranschaulichen ein weiteres Beispiel eines Verfahrens zum Herstellen eines lateralen Superjunction-Transistorbauelements. Dieses Verfahren basiert auf dem anhand der 9A-9C erläuterten Verfahren und unterscheidet sich von diesem Verfahren dadurch, dass ein erstes Gebiet 110B des Halbleiterkörpers 100 eine Grunddotierung des zweiten Dotierungstyps hat, dass erste implantierte Gebiete 1A1 , 1A2 in Driftgebieten 10A in dem fertigen Transistorbauelement resultieren, und dadurch, dass die zweiten implantieren Gebiete 2A11 , 2A41 , 2A12 , 2A42 in dem fertigen Transistorbauelement in dem Sourcegebiet 20A1 und dem Draingebiet 20A2 resultieren. Diese ersten und zweiten implantierten Gebiete werden durch erste und zweite Implantationsprozesse unter Verwendung einer Implantationsmaske 3A, die auf der ersten Oberfläche 101 des Halbleiterkörpers 100 gebildet wird, gebildet. Diese Implantationsmaske 3A hat ein erstes Maskengebiet 31A auf solche Gebieten, in denen die Driftgebiete 10A gebildet werden sollen, zweite Maskengebiete 32A1 , 32A2 auf solchen Gebieten, in denen das Sourcegebiet 20A1 und das Draingebiet 20A2 gebildet werden soll, und ein drittes Maskengebiet 33A auf solchen Gebieten, in denen das wenigstens eine Gategebiet 20B gebildet werden soll. 10A zeigt den Halbleiterkörper 100 nach mehreren ersten Implantationsprozessen und mehreren zweiten Implantationsprozessen. Lediglich zur Veranschaulichung ist der in 10A gezeigte Halbleiterkörper 100 das Ergebnis von zwei ersten Implantationsprozessen und zwei zweiten Implantationsprozessen, so dass unterhalb des ersten Maskengebiets 31A zwei erste implantierte Gebiete 1A1 , 1A2 hergestellt werden und unterhalb jedes der zweiten Maskengebiete 32A1 , 32A2 vier zweite implantierte Gebiete hergestellt werden, wobei zwei dieser implantierten Gebiete aus dem ersten Implantationsprozess resultieren und zwei dieser zweiten implantierten aus dem zweiten Implantationsprozess resultieren.
  • 10C zeigt den Halbleiterkörper 100 nach dem Temperaturprozess. In diesem Temperaturprozess werden das Sourcegebiet 20A1 und das Draingebiet 20A2 basierend auf den zweiten implantierten Gebieten 2A gebildet, wobei unterste 2A11 , 2A12 dieser zweiten implantierten Gebiete 2A zu floatenden Gebieten 20AF1 , 20AF2 führen können. Die Driftgebiete 10A resultieren aus dem ersten implantierten Gebiet 1A.
  • 10B veranschaulicht optionale Prozessschritte, die dazu dienen, ein dotiertes Gebiet 21B des zweiten Dotierungstyps in dem zweiten Gebiet 140 des Halbleiterkörpers 100 und/oder ein höher dotiertes Gebiet 22B des zweiten Dotierungstyps in dem ersten Gebiet 110B herzustellen. Diese Gebiete 21B, 22B sind Teil des wenigstens einen Gategebiets 20B. Das Herstellen wenigstens eines dieser Gebiete 21B, 22B umfasst das Herstellen einer weiteren Implantationsmaske 4B auf der ersten Oberfläche 101 des Halbleiterkörpers 100 und das Implantieren von Dotierstoffatomen des zweiten Dotierungstyps in wenigstens einem Implantationsprozess durch eine Öffnung 41B der weiteren Implantationsmaske 4B in den Halbleiterkörper 100. In 10B bezeichnet 2Bs ein implantiertes Gebiet, das in dem zweiten Gebiet 140 gebildet ist, und die Bezugszeichen 2B6 , 2B7 bezeichnen implantierte Gebiete, die in dem ersten Gebiet 110B gebildet sind.
  • Die 11A-11C veranschaulichen ein weiteres Beispiel eines Verfahrens zum Herstellen eines Superjunction-Transistorbauelements. Das in den 11A, 11C dargestellte Verfahren ist eine Kombination der anhand der 9A-9C und 10A-10C erläuterten Verfahren. Bei diesem Beispiel hat der Halbleiterkörper 100 ein erstes Gebiet 110, welches ein nicht-dotiertes (intrinsisches) Gebiet ist. Wie bei den anhand der 9A-9C und 10A-10C erläuterten Verfahren ist das zweite Gebiet 140 optional. Das anhand der 11A-11C dargestellte Verfahren umfasst Verfahrensschritte, die anhand der 9A und 9B erläutert wurden, wobei die Verfahrensschritte gemäß 9B optional sind. 11A zeigt den Halbleiterkörper 100 nach diesen Verfahrensschritten.
  • Das Verfahren umfasst außerdem das Durchführen der Verfahrensschritte gemäß der 10A-10B. Der Halbleiterkörper nach diesen Verfahrensschritten ist in 11B dargestellt, wobei die Verfahrensschritte gemäß 10B optional sind.
  • 11C zeigt den Halbleiterkörper 100 nach dem Temperaturprozess, in dem Dotierstoffatome, die in den Halbleiterkörper in jedem der anhand der 11A und 11B dargestellten Verfahrensschritte implantiert werden, aktiviert werden, wobei das Aktivieren eine Ausdiffusion der Dotierstoffatome umfasst.
  • Die 9A-9C, 10A-10C und 11A-11C veranschaulichen jeweils ein Verfahren, in dem mehrere erste und zweite Implantationsprozesse unter Verwendung einer Implantationsmaske durchgeführt werden. Selbstverständlich können diese Verfahren gemäß der 5A-5C so modifiziert werden, dass zwei oder mehr Halbleiterschichten (Halbleiterkörper) übereinander hergestellt werden, eine Implantationsmaske auf jeder dieser Halbleiterschichten hergestellt wird und unter Verwendung jeder dieser Implantationsmasken wenigstens ein erster Implantationsprozess und wenigstens ein zweiter Implantationsprozess durchgeführt wird.
  • Ursprüngliche Ansprüche:
  • Beispiel 1. Verfahren, das aufweist: Bilden einer Implantationsmaske auf einer ersten Oberfläche eines Halbleiterkörpers, wobei die Implantationsmaske ein erstes Maskengebiet mit einer ersten Dicke und ein zweites Maskengebiet mit einer zweiten Dicke, die geringer als die erste Dicke ist, aufweist; Implantieren von Dotierstoffatomen eines Dotierungstyps in wenigstens einem ersten Implantationsprozess durch die Implantationsmaske in den Halbleiterkörper derart, dass wenigstens ein erstes implantiertes Gebiet in dem Halbleiterkörper unterhalb des ersten Maskengebietes gebildet wird; Implantieren von Dotierstoffatomen des einen Typs in wenigstens einem zweiten Implantationsprozess durch die Implantationsmaske in den Halbleiterkörper derart, dass wenigstens ein zweites implantiertes Gebiet in dem Halbleiterkörper unterhalb des zweiten Maskengebiets gebildet wird und dass die Dotierstoffatome das erste Maskengebiet nicht passieren; und Aktivieren der in dem wenigstens einen ersten Implantationsprozess und dem wenigstens einen zweiten Implantationsprozess implantierten Dotierstoffatome in einem Temperaturprozess derart, dass wenigstens ein vergrabenes Gebiet aus dem wenigstens einen ersten implantierten Gebiet beabstandet zu der ersten Oberfläche gebildet wird, und derart, dass ein Kontaktgebiet, das an das wenigstens eine vergrabene Gebiet angrenzt und sich zu der ersten Oberfläche erstreckt, aus dem wenigstens einen zweiten implantierten Gebiet gebildet wird.
  • Beispiel 2. Verfahren nach Beispiel 1, bei dem die zweite Dicke null ist.
  • Beispiel 3. Verfahren nach einer beliebigen Kombination der Beispiele 1 bis 2, bei dem der wenigstens eine erste Implantationsprozess mehrere erste Implantationsprozesse derart aufweist, dass mehrere erste implantierte Gebiete unterhalb des ersten Maskengebiets gebildet werden, bei dem die mehreren ersten implantierten Gebiete in einer vertikalen Richtung des Halbleiterkörpers derart voneinander beabstandet sind, dass mehrere vergrabene Gebiete gebildet werden, die in der vertikalen Richtung des Halbleiterkörpers beabstandet zueinander sind, und bei dem in dem Temperaturprozess die mehreren vergrabenen Gebiete jeweils aus einem jeweiligen der mehreren ersten implantierten Gebiete gebildet werden.
  • Beispiel 4. Verfahren nach einer beliebigen Kombination der Beispiele 1 bis 3, bei dem der wenigstens eine zweite Implantationsprozess mehrere zweite Implantationsprozesse derart aufweist, dass mehrere zweite implantierte Gebiete unterhalb des Maskengebiets gebildet werden, und bei dem in dem Temperaturprozess das Kontaktgebiet aus den mehreren zweiten implantierten Gebieten gebildet wird.
  • Beispiel 5. Verfahren nach einer beliebigen Kombination der Beispiele 1 bis 4, das weiterhin aufweist: Bilden wenigstens eines dritten implantierten Gebiets in dem wenigstens einen ersten Implantationsprozess unterhalb des zweiten Maskengebiets, wobei in dem Temperaturprozess das Kontaktgebiet aus dem wenigstens einen zweiten implantierten Gebiet und dem wenigsten einen dritten implantierten Gebiet gebildet wird.
  • Beispiel 6. Verfahren nach einer beliebigen Kombination der Beispiele 1 bis 5, bei dem die Ätzmaske außerdem ein drittes Maskengebiet aufweist, wobei das dritte Maskengebiet eine dritte Dicke hat, die derart größer als die erste Dicke und die zweite Dicke ist, dass Dotierstoffatome weder das dritte Maskengebiet in dem wenigstens einen ersten Implantationsprozess noch in dem wenigstens einen zweiten Implantationsprozess passieren.
  • Beispiel 7. Verfahren nach einer beliebigen Kombination der Beispiele 1 bis 6, bei eine Dotierstoffdosis in dem wenigstens einen zweiten Implantationsprozess höher als in dem wenigstens einen ersten Implantationsprozess ist.
  • Beispiel 8. Verfahren nach einer beliebigen Kombination der Beispiele 1 bis 7, bei dem das zweite Maskengebiet in einer horizontalen Ebene der Implantationsmaske eine Form hat, die ausgewählt ist aus der Gruppe, die besteht aus: Streifen; Ring; und Nadel.
  • Beispiel 9. Verfahren nach einer beliebigen Kombination der Beispiele 1 bis 8, bei dem die Implantationsmaske mehrere zweite Maskengebiete aufweist, die beabstandet zueinander sind.
  • Beispiel 10. Verfahren nach einer beliebigen Kombination der Beispiele 1 bis 9, bei dem der Halbleiterkörper ein erstes Gebiet aufweist, in dem die ersten implantierten Gebiete gebildet werden, wobei das erste Gebiet des Halbleiterkörpers einen ersten Dotierungstyp hat und bei dem der Dotierungstyp ein zu dem ersten Dotierungstyp komplementärer zweiter Dotierungstyp ist.
  • Beispiel 11. Verfahren nach einer beliebigen Kombination der Beispiele 1 bis 10, bei dem das wenigstens eine vergrabene Gebiet ein Kompensationsgebiet ist und das Kontaktgebiet ein Gategebiet eines lateralen Superjunction-Transistorbauelements ist.
  • Beispiel 12. Verfahren nach einer beliebigen Kombination der Beispiele 1 bis 11, bei dem das wenigstens eine vergrabene Gebiet ein Driftgebiet ist und das Kontaktgebiet eines von einem Sourcegebiet und einem Draingebiet eines lateralen Superjunction-Transistorbauelements ist.
  • Beispiel 13. Verfahren nach einer beliebigen Kombination der Beispiele 1 bis 12, bei dem der Halbleiterkörper außerdem ein zweites Gebiet aufweist, das zwischen der ersten Oberfläche und dem ersten Gebiet angeordnet ist, und bei dem das Verfahren weiterhin aufweist: Entfernen der Ätzmaske; Herstellen einer weiteren Ätzmaske auf der ersten Oberfläche des Halbleiterkörpers; und Herstellen wenigstens eines weiteren Kontaktgebiets des ersten Dotierungstyps in dem zweiten Gebiet des Halbleiterkörpers, wobei das Herstellen des wenigstens einen weiteren Kontaktgebiets das Implantieren von Dotierstoffatomen durch die weitere Ätzmaske in das zweite Gebiet des Halbleiterkörpers in einem dritten Implantationsprozess aufweist.
  • Beispiel 14. Verfahren nach einer beliebigen Kombination der Beispiele 1 bis 13, bei dem das Herstellen des wenigstens einen weiteren Kontaktgebiets weiterhin aufweist: Implantieren von Dotierstoffatomen durch die weitere Ätzmaske in das erste Gebiet des Halbleiterkörpers in einem vierten Implantationsprozess.
  • Beispiel 15. Verfahren nach einer beliebigen Kombination der Beispiele 1 bis 14, das weiterhin aufweist: Entfernen der Implantationsmaske und Herstellen eines weiteren Halbleiterkörpers auf der ersten Oberfläche des Halbleiterkörpers; Herstellen einer weiteren Implantationsmaske auf einer ersten Oberfläche des weiteren Halbleiterkörpers; wobei die weitere Implantationsmaske ein erstes Maskengebiet mit einer ersten Dicke und ein zweites Maskengebiet mit einer zweiten Dicke, die geringer als die erste Dicke ist, aufweist; Implantieren von Dotierstoffatomen des einen Dotierungstyps in wenigstens einem ersten Implantationsprozess durch die weitere Implantationsmaske in den weiteren Halbleiterkörper derart, dass wenigstens ein erstes implantiertes Gebiet in dem weiteren Halbleiterkörper unterhalb des ersten Maskengebiets hergestellt wird; Implantieren von Dotierstoffatomen des einen Typs in wenigstens einem zweiten Implantationsprozess durch die weitere Implantationsmaske in den Halbleiterkörper derart, dass wenigstens ein zweites implantiertes Gebiet in dem weiteren Halbleiterkörper unterhalb des zweiten Maskengebiets hergestellt wird und dass die Dotierstoffatome das erste Maskengebiet nicht passieren.
  • Beispiel 16. Verfahren nach einer beliebigen Kombination der Beispiele 1 bis 15, das weiterhin aufweist: Aktivieren der in dem wenigstens einen ersten Implantationsprozess und dem wenigstens einen zweiten Implantationsprozess unter Verwendung der weiteren Implantationsmaske implantierten Dotierstoffatome in demselben Temperaturprozess, der die in dem wenigstens einen ersten Implantationsprozess und dem wenigstens einen zweiten Implantationsprozess unter Verwendung der Implantationsmaske implantierten Dotierstoffatome aktiviert.
  • Beispiel 17. Verfahren, das aufweist: Verwendung des Verfahrens gemäß einem der Beispiele 1 bis 9 zum Herstellen wenigstens eines Driftgebiets als ein vergrabenes Gebiet und wenigstens eines von einem Sourcegebiet und einem Draingebiet als Kontaktgebiet eines lateralen Superjunction-Transistorbauelements; und Verwenden des Verfahrens gemäß einem der Beispiele 1 bis 9 zum Herstellen wenigstens eines Kompensationsgebiets als ein vergrabenes Gebiet und wenigstens eines Gategebiets als ein Kontaktgebiet eines lateralen Superjunction-Transistorbauelements.

Claims (14)

  1. Verfahren, das aufweist: Bilden einer Implantationsmaske (3; 31) auf einer ersten Oberfläche (101; 1011) eines Halbleiterkörpers (100; 1001), wobei die Implantationsmaske (3) ein erstes Maskengebiet (31; 311) mit einer ersten Dicke (d1, d311) und ein zweites Maskengebiet (32; 321) mit einer zweiten Dicke (d2; d322), die geringer als die erste Dicke (d1, d311) ist, aufweist und wobei der Halbleiterkörper (100) ein erstes Gebiet (110A; 110B) eines ersten Dotierungstyps aufweist; Implantieren von Dotierstoffatomen eines zu dem ersten Dotierungstyp komplementären zweiten Dotierungstyps in wenigstens einem ersten Implantationsprozess durch die Implantationsmaske (3; 31) in den Halbleiterkörper (100; 1001) derart, dass wenigstens ein erstes implantiertes Gebiet (11, 12) in dem ersten Gebiet (110A; 110B) des Halbleiterkörpers (100; 1001) unterhalb des ersten Maskengebietes (31; 311) gebildet wird; Implantieren von Dotierstoffatomen des einen Typs in wenigstens einem zweiten Implantationsprozess durch die Implantationsmaske (3; 31) in den Halbleiterkörper (100; 1001) derart, dass wenigstens ein zweites implantiertes Gebiet (22-24) in dem Halbleiterkörper (100; 1001) unterhalb des zweiten Maskengebiets (32; 321) gebildet wird und dass die Dotierstoffatome das erste Maskengebiet (31; 311) nicht passieren; und Aktivieren der in dem wenigstens einen ersten Implantationsprozess und dem wenigstens einen zweiten Implantationsprozess implantierten Dotierstoffatome in einem Temperaturprozess derart, dass wenigstens ein vergrabenes Gebiet (101, 102) aus dem wenigstens einen ersten implantierten Gebiet (11, 12) beabstandet zu der ersten Oberfläche (101; 1011) gebildet wird, und derart, dass ein Kontaktgebiet (20), das an das wenigstens eine vergrabene Gebiet (11-12) angrenzt und sich zu der ersten Oberfläche (101; 1011) erstreckt, aus dem wenigstens einen zweiten implantierten Gebiet (22-24) gebildet wird, wobei das wenigstens eine vergrabene Gebiet (10B1, 10B2) ein Kompensationsgebiet ist und das Kontaktgebiet (20B) ein Gategebiet eines lateralen Superjunction-Transistorbauelements ist.
  2. Verfahren, das aufweist: Bilden einer Implantationsmaske (3; 31) auf einer ersten Oberfläche (101; 1011) eines Halbleiterkörpers (100; 1001), wobei die Implantationsmaske (3) ein erstes Maskengebiet (31; 311) mit einer ersten Dicke (d1, d311) und ein zweites Maskengebiet (32; 321) mit einer zweiten Dicke (d2; d322), die geringer als die erste Dicke (d1, d311) ist, aufweist und wobei der Halbleiterkörper (100) ein erstes Gebiet (110A; 110B) eines ersten Dotierungstyps aufweist; Implantieren von Dotierstoffatomen eines zu dem ersten Dotierungstyp komplementären zweiten Dotierungstyps in wenigstens einem ersten Implantationsprozess durch die Implantationsmaske (3; 31) in den Halbleiterkörper (100; 1001) derart, dass wenigstens ein erstes implantiertes Gebiet (11, 12) in dem ersten Gebiet (110A; 110B) des Halbleiterkörpers (100; 1001) unterhalb des ersten Maskengebietes (31; 311) gebildet wird; Implantieren von Dotierstoffatomen des einen Typs in wenigstens einem zweiten Implantationsprozess durch die Implantationsmaske (3; 31) in den Halbleiterkörper (100; 1001) derart, dass wenigstens ein zweites implantiertes Gebiet (22-24) in dem Halbleiterkörper (100; 1001) unterhalb des zweiten Maskengebiets (32; 321) gebildet wird und dass die Dotierstoffatome das erste Maskengebiet (31; 311) nicht passieren; und Aktivieren der in dem wenigstens einen ersten Implantationsprozess und dem wenigstens einen zweiten Implantationsprozess implantierten Dotierstoffatome in einem Temperaturprozess derart, dass wenigstens ein vergrabenes Gebiet (101, 102) aus dem wenigstens einen ersten implantierten Gebiet (11, 12) beabstandet zu der ersten Oberfläche (101; 1011) gebildet wird, und derart, dass ein Kontaktgebiet (20), das an das wenigstens eine vergrabene Gebiet (11-12) angrenzt und sich zu der ersten Oberfläche (101; 1011) erstreckt, aus dem wenigstens einen zweiten implantierten Gebiet (22-24) gebildet wird, wobei das wenigstens eine vergrabene Gebiet (10A1, 10A2) ein Driftgebiet ist und das Kontaktgebiet (20A1, 20A2) eines von einem Sourcegebiet und einem Draingebiet eines lateralen Superjunction-Transistorbauelements ist.
  3. Verfahren nach Anspruch 1 oder 2, bei dem die zweite Dicke (d2) null ist.
  4. Verfahren nach einem der vorangehenden Ansprüche, bei dem der wenigstens eine erste Implantationsprozess mehrere erste Implantationsprozesse derart aufweist, dass mehrere erste implantierte Gebiete (11, 12) unterhalb des ersten Maskengebiets (31) gebildet werden, bei dem die mehreren ersten implantierten Gebiete (11, 12) in einer vertikalen Richtung des Halbleiterkörpers (100) derart voneinander beabstandet sind, dass mehrere vergrabene Gebiete (101, 102) gebildet werden, die in der vertikalen Richtung des Halbleiterkörpers (100) beabstandet zueinander sind, und bei dem in dem Temperaturprozess die mehreren vergrabenen Gebiete (101, 102) jeweils aus einem jeweiligen der mehreren ersten implantierten Gebiete (11, 12) gebildet werden.
  5. Verfahren nach einem beliebigen der vorangehenden Ansprüche, bei dem der wenigstens eine zweite Implantationsprozess mehrere zweite Implantationsprozesse derart aufweist, dass mehrere zweite implantierte Gebiete (21-24) unterhalb des Maskengebiets (32) gebildet werden, und bei dem in dem Temperaturprozess das Kontaktgebiet (20) aus den mehreren zweiten implantierten Gebieten gebildet wird.
  6. Verfahren nach einem beliebigen der vorangehenden Ansprüche, das weiterhin aufweist: Bilden wenigstens eines dritten implantierten Gebiets (21; 22) in dem wenigstens einen ersten Implantationsprozess unterhalb des zweiten Maskengebiets (32), wobei in dem Temperaturprozess das Kontaktgebiet (20) aus dem wenigstens einen zweiten implantierten Gebiet (22-24) und dem wenigsten einen dritten implantierten Gebiet gebildet wird.
  7. Verfahren nach einem beliebigen der vorangehenden Ansprüche, bei dem die Implantationsmaske (3) außerdem ein drittes Maskengebiet (33) aufweist, wobei das dritte Maskengebiet (33) eine dritte Dicke (d3) hat, die derart größer als die erste Dicke (d1) und die zweite Dicke (d2) ist, dass Dotierstoffatome weder das dritte Maskengebiet (33) in dem wenigstens einen ersten Implantationsprozess noch in dem wenigstens einen zweiten Implantationsprozess passieren.
  8. Verfahren nach einem beliebigen der vorangehenden Ansprüche, bei eine Dotierstoffdosis in dem wenigstens einen zweiten Implantationsprozess höher als in dem wenigstens einen ersten Implantationsprozess ist.
  9. Verfahren nach einem beliebigen der vorangehenden Ansprüche, bei dem das zweite Maskengebiet (32) in einer horizontalen Ebene der Implantationsmaske (3) eine Form hat, die ausgewählt ist aus der Gruppe, die besteht aus: Streifen; Ring; und Nadel.
  10. Verfahren nach einem beliebigen der vorangehenden Ansprüche, bei dem die Implantationsmaske mehrere zweite Maskengebiete (32) aufweist, die beabstandet zueinander sind.
  11. Verfahren nach einem der vorangehenden Ansprüche, bei dem der Halbleiterkörper (100) außerdem ein zweites Gebiet (140) aufweist, das zwischen der ersten Oberfläche (101) und dem ersten Gebiet (110) angeordnet ist, und bei dem das Verfahren weiterhin aufweist: Entfernen der Implantationsmaske (3); Herstellen einer weiteren Implantationsmaske (4A; 4B) auf der ersten Oberfläche (101) des Halbleiterkörpers (100); und Herstellen wenigstens eines weiteren Kontaktgebiets (21A1, 21A2; 21B) des ersten Dotierungstyps in dem zweiten Gebiet (140) des Halbleiterkörpers (100), wobei das Herstellen des wenigstens einen weiteren Kontaktgebiets (21A1, 21A2; 21B) das Implantieren von Dotierstoffatomen durch die weitere Implantationsmaske (4A; 4B) in das zweite Gebiet (140) des Halbleiterkörpers (100) in einem dritten Implantationsprozess aufweist.
  12. Verfahren nach Anspruch 11, bei dem das Herstellen des wenigstens einen weiteren Kontaktgebiets (21A1, 21A2; 21B) weiterhin aufweist: Implantieren von Dotierstoffatomen durch die weitere Implantationsmaske (4A; 4B) in das erste Gebiet (110A; 110B) des Halbleiterkörpers (100) in einem vierten Implantationsprozess.
  13. Verfahren nach einem beliebigen der vorangehenden Ansprüche, das weiterhin aufweist: Entfernen der Implantationsmaske (31) und Herstellen eines weiteren Halbleiterkörpers (1002) auf der ersten Oberfläche (101) des Halbleiterkörpers (100); Herstellen einer weiteren Implantationsmaske (32) auf einer ersten Oberfläche (1012) des weiteren Halbleiterkörpers (1002); wobei die weitere Implantationsmaske (32) ein erstes Maskengebiet (312) mit einer ersten Dicke (d312) und ein zweites Maskengebiet (322) mit einer zweiten Dicke (d322), die geringer als die erste Dicke (d312) ist, aufweist; Implantieren von Dotierstoffatomen des einen Dotierungstyps in wenigstens einem ersten Implantationsprozess durch die weitere Implantationsmaske (32) in den weiteren Halbleiterkörper (1002) derart, dass wenigstens ein erstes implantiertes Gebiet (12) in dem weiteren Halbleiterkörper (1002) unterhalb des ersten Maskengebiets (312) hergestellt wird; Implantieren von Dotierstoffatomen des einen Typs in wenigstens einem zweiten Implantationsprozess durch die weitere Implantationsmaske (32) in den Halbleiterkörper (1002) derart, dass wenigstens ein zweites implantiertes Gebiet (24) in dem weiteren Halbleiterkörper (1002) unterhalb des zweiten Maskengebiets (322) hergestellt wird und dass die Dotierstoffatome das erste Maskengebiet (312) nicht passieren.
  14. Verfahren nach Anspruch 13, das weiterhin aufweist: Aktivieren der in dem wenigstens einen ersten Implantationsprozess und dem wenigstens einen zweiten Implantationsprozess unter Verwendung der weiteren Implantationsmaske (32) implantierten Dotierstoffatome in demselben Temperaturprozess, der die in dem wenigstens einen ersten Implantationsprozess und dem wenigstens einen zweiten Implantationsprozess unter Verwendung der Implantationsmaske (31) implantierten Dotierstoffatome aktiviert.
DE102018109242.3A 2018-04-18 2018-04-18 Verfahren zum herstellen eines dotierten vergrabenen gebiets und eines dotierten kontaktgebiets in einem halbleiterkörper Active DE102018109242B4 (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE102018109242.3A DE102018109242B4 (de) 2018-04-18 2018-04-18 Verfahren zum herstellen eines dotierten vergrabenen gebiets und eines dotierten kontaktgebiets in einem halbleiterkörper

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102018109242.3A DE102018109242B4 (de) 2018-04-18 2018-04-18 Verfahren zum herstellen eines dotierten vergrabenen gebiets und eines dotierten kontaktgebiets in einem halbleiterkörper

Publications (2)

Publication Number Publication Date
DE102018109242A1 DE102018109242A1 (de) 2019-10-24
DE102018109242B4 true DE102018109242B4 (de) 2019-11-14

Family

ID=68104872

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102018109242.3A Active DE102018109242B4 (de) 2018-04-18 2018-04-18 Verfahren zum herstellen eines dotierten vergrabenen gebiets und eines dotierten kontaktgebiets in einem halbleiterkörper

Country Status (1)

Country Link
DE (1) DE102018109242B4 (de)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4826783A (en) * 1986-11-04 1989-05-02 Samsung Semiconductor And Telecommunications Co., Ltd. Method for fabricating a BiCMOS device
US20040067625A1 (en) * 2002-09-30 2004-04-08 Frank Pfirsch Compensation component and method for fabricating the component
EP2161738A1 (de) * 2008-09-08 2010-03-10 Cree, Inc. Kapazitätsdiode
US8013360B2 (en) * 2006-05-16 2011-09-06 Kabushiki Kaisha Toshiba Semiconductor device having a junction of P type pillar region and N type pillar region
US20150243766A1 (en) * 2014-02-24 2015-08-27 Vanguard International Semiconductor Corporation Method and apparatus for power device with multiple doped regions

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4826783A (en) * 1986-11-04 1989-05-02 Samsung Semiconductor And Telecommunications Co., Ltd. Method for fabricating a BiCMOS device
US20040067625A1 (en) * 2002-09-30 2004-04-08 Frank Pfirsch Compensation component and method for fabricating the component
US8013360B2 (en) * 2006-05-16 2011-09-06 Kabushiki Kaisha Toshiba Semiconductor device having a junction of P type pillar region and N type pillar region
EP2161738A1 (de) * 2008-09-08 2010-03-10 Cree, Inc. Kapazitätsdiode
US20150243766A1 (en) * 2014-02-24 2015-08-27 Vanguard International Semiconductor Corporation Method and apparatus for power device with multiple doped regions

Also Published As

Publication number Publication date
DE102018109242A1 (de) 2019-10-24

Similar Documents

Publication Publication Date Title
DE102014112810B4 (de) Super-Junction-Halbleiterbauelement und Verfahren zur Herstellung desselben
DE102008026516B4 (de) Halbleitervorrichtung mit P-N-Säulenschicht und Verfahren zu deren Fertigung
DE102011003660B4 (de) Verfahren zum Herstellen einer Siliziumcarbidhalbleitervorrichtung
DE102005040842B4 (de) Halbleitervorrichtung mit Superjunction-Struktur und Verfahren zu ihrer Herstellung
DE102006045441B4 (de) Verfahren zur Herstellung einer Halbleiterbauelementanordnung mit einer Trenchtransistorstruktur
DE102017115412A1 (de) Verfahren zur Herstellung eines Supberjunctionbauelements
EP0021147A2 (de) Verfahren zur Herstellung von breiten, tief eingeschnittenen Isolationsgräben in einem Halbleitersubstrat
DE102013007215A1 (de) Leistungsvorrichtung und Herstellungsverfahren hierfür
DE102008023474A1 (de) Halbleitervorrichtung mit Super-Junction-Struktur und Verfahren zu deren Fertigung
DE102008063128A1 (de) SiC-Halbleitervorrichtung mit einer Bodenschicht und Verfahren zu ihrer Herstellung
DE10123616A1 (de) Superjunction-Halbleiterbauteil sowie Verfahren zu seiner Herstellung
DE112005000441T5 (de) Halbleiterbauteil und Verfahren zur Herstellung desselben
DE112012001587B4 (de) Halbleitereinrichtung und Verfahren zur Herstellung derselben
DE102010041547A1 (de) Halbleitervorrichtung mit einem SOI-Substrat und Verfahren zur Herstellung derselben
DE112010005547T5 (de) Halbleiterbauelement
DE102017113864A1 (de) Verfahren zum Herstellen einer Justiermarke
DE102015122828A1 (de) Verfahren zum Herstellen einer Halbleitervorrichtung mit epitaktischen Schichten und einer Ausrichtungsmarkierung
DE102018106124B3 (de) Verfahren zum Erzeugen eines Superjunction-Transistorbauelements
DE102018105741B3 (de) Verfahren zum erzeugen komplementär dotierter halbleitergebiete in einem halbleiterkörper und halbleiteranordnung
DE102016114389B3 (de) Halbleitervorrichtung mit Driftzone und rückseitigem Emitter und Verfahren zur Herstellung
DE112004000495B4 (de) Verfahren zur Herstellung eines Leistungsbauteils als Superjunction-Bauelement
DE102018130444A1 (de) Verfahren zum Herstellen eines Superjunction-Transistorbauelements
DE102017118957B4 (de) Herstellen eines superjunction-transistorbauelements
DE102018109242B4 (de) Verfahren zum herstellen eines dotierten vergrabenen gebiets und eines dotierten kontaktgebiets in einem halbleiterkörper
DE102015104456A1 (de) Halbleiterbauelement und herstellung desselben

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R130 Divisional application to

Ref document number: 102018010337

Country of ref document: DE

R020 Patent grant now final
R082 Change of representative
R081 Change of applicant/patentee

Owner name: INFINEON TECHNOLOGIES DRESDEN GMBH & CO. KG, DE

Free format text: FORMER OWNER: INFINEON TECHNOLOGIES DRESDEN GMBH, 01099 DRESDEN, DE