DE102017216930B4 - Halbleitervorrichtung und Verfahren zur Fertigung dieser - Google Patents

Halbleitervorrichtung und Verfahren zur Fertigung dieser Download PDF

Info

Publication number
DE102017216930B4
DE102017216930B4 DE102017216930.3A DE102017216930A DE102017216930B4 DE 102017216930 B4 DE102017216930 B4 DE 102017216930B4 DE 102017216930 A DE102017216930 A DE 102017216930A DE 102017216930 B4 DE102017216930 B4 DE 102017216930B4
Authority
DE
Germany
Prior art keywords
region
nitride semiconductor
heterojunction
vertical drift
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
DE102017216930.3A
Other languages
English (en)
Other versions
DE102017216930A1 (de
Inventor
Hidemoto Tomita
Masakazu Kanechika
Hiroyuki Ueda
Tomohiko Mori
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Toyota Motor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toyota Motor Corp filed Critical Toyota Motor Corp
Publication of DE102017216930A1 publication Critical patent/DE102017216930A1/de
Application granted granted Critical
Publication of DE102017216930B4 publication Critical patent/DE102017216930B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66893—Unipolar field-effect transistors with a PN junction gate, i.e. JFET
    • H01L29/66916—Unipolar field-effect transistors with a PN junction gate, i.e. JFET with a PN heterojunction gate
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/40—AIIIBV compounds wherein A is B, Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C30B29/403—AIII-nitrides
    • C30B29/406—Gallium nitride
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02428—Structure
    • H01L21/0243—Surface structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02576—N-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02579—P-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/201—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys
    • H01L29/205—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys in different semiconductor regions, e.g. heterojunctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/518—Insulating materials associated therewith the insulating material containing nitrogen, e.g. nitride, oxynitride, nitrogen-doped material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66242—Heterojunction transistors [HBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66431—Unipolar field-effect transistors with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66522—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with an active layer made of a group 13/15 material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66893—Unipolar field-effect transistors with a PN junction gate, i.e. JFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7788—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7831—Field effect transistors with field effect produced by an insulated gate with multiple gate structure
    • H01L29/7832—Field effect transistors with field effect produced by an insulated gate with multiple gate structure the structure comprising a MOS gate and at least one non-MOS gate, e.g. JFET or MESFET gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1066—Gate region of field-effect devices with PN junction gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/73—Bipolar junction transistors
    • H01L29/737—Hetero-junction transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H01L29/7787—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT with wide bandgap charge-carrier supplying layer, e.g. direct single heterostructure MODFET

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

Halbleitervorrichtung (1, 2) mit:
- einer Nitridhalbleiterschicht (20);
- einem Gate-Isolierabschnitt (36), der auf einem Teil von einer von Hauptoberflächen der Nitridhalbleiterschicht (20) angeordnet ist; und
- einem Heteroübergangsbereich (42), der auf einem anderen Teil der einen der Hauptoberflächen angeordnet ist, wobei
- die Nitridhalbleiterschicht (20) aufweist:
- einen n-leitenden vertikalen Driftbereich (21b), der an der einen der Hauptoberflächen angeordnet ist;
- einen p-leitenden Kanalbereich (23), der benachbart zu dem vertikalen Driftbereich (21b) und an der einen der Hauptoberflächen angeordnet ist; und
- einen n-leitenden Source-Bereich (25), der durch den Kanalbereich (23) von dem vertikalen Driftbereich (21b) getrennt und an der einen der Hauptoberflächen angeordnet ist, wobei
- der Gate-Isolierabschnitt (36) gegenüberliegend zu einem Abschnitt des Kanalbereichs (23) angeordnet ist, der den vertikalen Driftbereich (21b) und den Source-Bereich (25) trennt;
- sich der Heteroübergangsbereich (42) in Kontakt mit wenigstens einem Teil eines Abschnitts des vertikalen Driftbereichs (21b) befindet, der an der einen Hauptoberflächen angeordnet ist; und
- der Heteroübergangsbereich (42) ein n-leitender Nitridhalbleiter oder ein i-leitender Nitridhalbleiter mit einem größeren Bandabstand als der vertikale Driftbereich (21b) ist.

Description

  • GEBIET DER ERFINDUNG
  • Die vorliegende Erfindung betrifft eine Halbleitervorrichtung und ein Verfahren zur Fertigung der Halbleitervorrichtung.
  • HINTERGRUND DER ERFINDUNG
  • Eine herkömmliche Halbleitervorrichtung 100 gemäß 9 weist ein n-leitendes Nitridhalbleitersubstrat 110, eine Nitridhalbleiterschicht 120, die auf das Nitridhalbleitersubstrat 110 geschichtet ist, eine Drain-Elektrode 132, die eine Rückfläche des Nitridhalbleitersubstrats 110 bedeckt, eine Source-Elektrode 134, die eine Frontfläche der Nitridhalbleiterschicht 120 bedeckt, und einen Gate-Isolierabschnitt 136, der auf einem Teil der Frontfläche der Nitridhalbleiterschicht 120 vorgesehen ist, auf. Die Nitridhalbleiterschicht 120 weist einen n-leitenden Driftbereich 121, p-leitende Basisbereiche 122, p-leitende Kanalbereiche 123, p-leitende Kontaktbereiche 124 und n-leitende Source-Bereiche 125 auf. Der Driftbereich 121 ist aus einem horizontalen Driftbereich 121a und einem vertikalen Driftbereich 121b aufgebaut, wobei sich der vertikale Driftbereich 121b an der Frontfläche der Nitridhalbleiterschicht 120 befindet. Hierin ist der vertikale Driftbereich 121b insbesondere auch als ein JFET-Bereich bezeichnet.
  • Jeder der Basisbereiche 122 ist zwischen dem horizontalen Driftbereich 121a und einem entsprechenden der Kanalbereiche 123 angeordnet, enthält p-leitende Störstellen in hoher Konzentration und ist vorgesehen, um einen Durchgriff des entsprechenden Kanalbereichs 123 zu unterbinden, wenn die Halbleitervorrichtung 100 aus ist bzw. sperrt. Jeder der Kanalbereiche 123 ist an einer Position benachbart zu dem vertikalen Driftbereich 121b angeordnet und an der Frontfläche der Nitridhalbleiterschicht 120 gelegen. Jeder der Kontaktbereiche 124 ist an der Frontfläche der Nitridhalbleiterschicht 120 angeordnet und elektrisch mit der Source-Elektrode 134 verbunden. Jeder der Source-Bereiche 125 ist durch einen entsprechenden der Kanalbereiche 123 von dem vertikalen Driftbereich 121b getrennt, an der Frontfläche der Nitridhalbleiterschicht 120 angeordnet und elektrisch mit der Source-Elektrode 134 verbunden. Eine Gate-Elektrode 136b des Gate-Isolierabschnitts 136 ist, über einen Gate-Isolierfilm 136a, gegenüberliegend zu einem Abschnitt von jedem Kanalbereich 123 angeordnet, der den vertikalen Driftbereich 121b und den entsprechenden Source-Bereich 125 trennt. Die Gate-Elektrode 136b des Gate-Isolierabschnitts 136 ist durch einen Zwischenschichtisolierfilm 152 von der Source-Elektrode 134 elektrisch isoliert und getrennt.
  • Wenn die Halbleitervorrichtung 100 ein bzw. leitend geschaltet ist, wird eine Inversionsschicht durch ein Potential der Gate-Elektrode 136b in dem Abschnitt von jedem Kanalbereich 123 gebildet, der den vertikalen Driftbereich 121b und den entsprechenden Source-Bereich 125 trennt, und fließen Elektronen aus den Source-Bereichen 125 durch die Inversionsschichten in den vertikalen Driftbereich 121b. Die Elektronen, die in den vertikalen Driftbereich 121b geflossen sind, fließen in dem vertikalen Driftbereich 121b in vertikaler Richtung zur Drain-Elektrode 132. Hierdurch werden die Drain-Elektrode 132 und die Source-Elektrode 134 elektrisch verbunden.
  • Wenn die Halbleitervorrichtung 100 aus ist, erstreckt sich eine Sperrschicht von jedem Basisbereich 122 und jedem Kanalbereich 123 in den vertikalen Driftbereich 121b. Der vertikale Driftbereich 121b ist dazu ausgelegt, einen Pinch-off- oder Abschnürzustand anzunehmen, in dem die Sperrschichten, die sich von beiden Seiten erstrecken, miteinander verbunden werden, während die Halbleitervorrichtung 100 aus ist. Dadurch, dass der vertikale Driftbereich 121b abgeschnürt wird, wird ein elektrisches Feld, das auf den Gate-Isolierfilm 136a des Gate-Isolierabschnitts 136 aufgebracht wird, abgeschwächt, ein dielektrischer Durchschlag des Gate-Isolierfilms 136a unterbunden und eine Durchbruchspannung der Halbleitervorrichtung 100 verbessert. Es sollte beachtet werden, dass dann, wenn die Halbleitervorrichtung 100 einschaltet, ein Potential des vertikalen Driftbereichs 121b und ein Potential der Basisbereiche 122 und der Kanalbereiche 123 einen im Wesentlichen gleichen Wert annehmen und die Sperrschichten verschwinden. Eine JFET-Struktur ist aus dem n-leitenden vertikalen Driftbereich 121b und den p-leitenden Basisbereichen 122 aufgebaut, und eine weitere JFET-Struktur ist aus dem n-leitenden vertikalen Driftbereich 121b und den p-leitenden Kanalbereichen 123 aufgebaut. Die JP 2015 - 041719 offenbart ein Beispiel für eine Halbleitervorrichtung mit einem vertikalen Driftbereich (d.h. JFET-Bereich).
  • Aus der US 7 211 839 B2 ist ferner eine Gruppe-III-Nitrid-Halbleitervorrichtung bekannt, die eine erste Schicht 32 aus AIGaN, eine zweite Schicht 42 aus GaN, eine Gate-Elektrode 34, eine Source-Elektrode 38 und eine Drain-Elektrode 28 aufweist. Die erste Schicht 32 weist einen Bereich 32a auf, der zwischen der Gate-Elektrode 34 und der zweiten Schicht 42 gebildet ist. Ein Kanal wird in der Nähe der Grenze 24 der ersten Schicht 32 und der zweiten Schicht 42 gebildet. Die p-leitende zweite Schicht 42 befindet sich in Kontakt mit der Source-Elektrode 38.
  • KURZDARSTELLUNG DER ERFINDUNG
  • Um den dielektrischen Durchschlag des Gate-Isolierfilms 136a durch den vertikalen Driftbereich 121b zu unterbinden, der vorteilhaft abgeschnürt wird, wenn die Halbleitervorrichtung 100 aus ist, wird eine Störstellenkonzentration des vertikalen Driftbereichs 121b vorzugsweise niedrig eingestellt. Wenn die Störstellenkonzentration des vertikalen Driftbereichs 121b jedoch niedrig ist, wird der elektrische Widerstand des vertikalen Driftbereichs 121b hoch und nimmt der On- bzw. Durchlasswiderstand der Halbleitervorrichtung 100 zu.
  • Eine Halbleitervorrichtung mit einem vertikalen Driftbereich weist, wie vorstehend beschrieben, ein Trade-off-Verhältnis zwischen ihrer Durchbruchspannung und ihrem Durchlasswiderstand auf. Insbesondere weist eine Halbleitervorrichtung, die einen Nitridhalbleiter verwendet, eine Nitridhalbleiterschicht auf, die verhältnismäßig dünn ausgebildet ist, und wird die Halbleitervorrichtung unter einer Bedingung verwendet, bei der ein hohes elektrisches Feld auf ihren Gate-Isolierfilm aufgebracht wird, so dass von einem Feld hohen dielektrischen Durchschlags als eine Eigenschaft eines Nitridhalbleiters in ausreichender Weise Gebrauch gemacht werden kann. Folglich besteht, insbesondere hinsichtlich einer Halbleitervorrichtung, die einen Nitridhalbleiter verwendet, Bedarf an einer Verbesserung des vorstehend beschriebenen Trade-off-Verhältnisses.
  • Es ist somit Aufgabe der vorliegenden Erfindung, eine Halbleitervorrichtung mit einem verbesserten Trade-off-Verhältnis zwischen Durchbruchspannung und Durchlasswiderstand sowie ein entsprechendes Verfahren zur Fertigung einer Halbleitervorrichtung bereitzustellen.
  • Die Aufgabe wird gelöst durch eine Halbleitervorrichtung nach dem Anspruch 1 bzw. ein Verfahren zur Fertigung einer Halbleitervorrichtung nach dem Anspruch 4. Vorteilhafte Weiterbildungen sind Gegenstand der Unteransprüche.
  • Eine hierin offenbarte Halbleitervorrichtung kann eine Nitridhalbleiterschicht; einen Gate-Isolierabschnitt, der auf einem Teil von einer von Hauptoberflächen der Nitridhalbleiterschicht vorgesehen ist; und einen Heteroübergangsbereich, der auf einem anderen Teil der einen der Hauptoberflächen vorgesehen ist, aufweisen. Die Nitridhalbleiterschicht kann einen n-leitenden vertikalen Driftbereich, der an der einen der Hauptoberflächen angeordnet ist; einen p-leitenden Kanalbereich benachbart zu dem vertikalen Driftbereich und an der einen der Hauptoberflächen angeordnet; und einen n-leitenden Source-Bereich, der durch den Kanalbereich von dem vertikalen Driftbereich getrennt und an der einen der Hauptoberflächen angeordnet ist, aufweisen. Der Gate-Isolierabschnitt ist gegenüberliegend zu einem Abschnitt des Kanalbereichs angeordnet, der den vertikalen Driftbereich und den Source-Bereich trennt. Der Heteroübergangsbereich befindet sich in Kontakt mit wenigstens einem Teil eines Abschnitts des vertikalen Driftbereichs, der an der einen der Hauptoberflächen angeordnet ist, wobei der Heteroübergangsbereich ein n-leitender Nitridhalbleiter oder ein i-leitender Nitridhalbleiter mit einem größeren Bandabstand als der vertikale Driftbereich ist.
  • Bei der vorstehend beschriebenen Halbleitervorrichtung weisen der vertikale Driftbereich und der Heteroübergangsbereich einen Heteroübergang zueinander auf und wird zweidimensionales Elektronengas in einem Frontflächenabschnitt des vertikalen Driftbereichs erzeugt. Da Elektronenträger in hoher Konzentration in dem zweidimensionalen Elektronengas vorhanden sind, nimmt ein elektrischer Widerstand in dem Frontflächenabschnitt des vertikalen Driftbereichs deutlich ab. Hierdurch nimmt ein On- bzw. Durchlasswiderstand der Halbleitervorrichtung ab. Genauer gesagt, die vorstehend beschriebene Halbleitervorrichtung kann einen niedrigen Durchlasswiderstand aufweisen, auch wenn eine Störstellenkonzentration des vertikalen Driftbereichs niedrig eingestellt wird, um vorteilhaft den vertikalen Driftbereich abzuschnüren. Von daher kann die vorstehend beschriebene Halbleitervorrichtung das Trade-off-Verhältnis zwischen ihrer Durchbruchspannung und ihrem Durchlasswiderstand verbessern.
  • Ein hierin offenbartes Verfahren zur Fertigung einer Halbleitervorrichtung kann die folgenden Schritte aufweisen: Bilden einer Heteroübergangsschicht auf einer von Hauptoberflächen einer n-leitenden Nitridhalbleiterschicht, wobei die Heteroübergangsschicht ein n-leitender Nitridhalbleiter oder ein i-leitender Nitridhalbleiter ist, der einen größeren Bandabstand als die Nitridhalbleiterschicht aufweist; Ätzen eines Teils der Heteroübergangsschicht, um einen Heteroübergangsbereich zu bilden, der einen Heteroübergang zu der Nitridhalbleiterschicht aufweist, und um die eine der Hauptoberflächen an einer Position benachbart zu dem Heteroübergangsbereich freizulegen; Bilden eines Kanalbereichs an der einen der Hauptoberflächen durch Verbreiten von p-leitenden Störstellen in der einen der Hauptoberflächen, die bei dem Ätzen freigelegt wurde; Bilden eines Source-Bereichs an der einen der Hauptoberflächen durch Verbreiten von n-leitenden Störstellen in einem Teil der Nitridhalbleiterschicht, der an der einen der Hauptoberflächen innerhalb des Kanalbereichs angeordnet ist; und Bilden eines Gate-Isolierabschnitts auf der einen der Hauptoberflächen, wobei sich der Gate-Isolierabschnitt gegenüberliegend zu einem Abschnitt des Kanalbereichs befindet, der den Heteroübergangsbereich und den Source-Bereich trennt.
  • Gemäß dem vorstehend beschriebenen Verfahren zur Fertigung einer Halbleitervorrichtung kann, indem der Kanalbereich an der Position benachbart zu dem Heteroübergangsbereich gebildet wird, der nach dem Ätzen zurückgeblieben ist, ein vertikaler Driftbereich selektiv unterhalb des zurückgebliebenen Heteroübergangsbereichs gebildet werden. Genauer gesagt, der Heteroübergangsbereich kann selektiv auf einer Hauptoberfläche des vertikalen Driftbereichs gebildet werden. Gemäß dem vorstehend beschriebenen Verfahren zur Fertigung der Halbleitervorrichtung können der vertikale Driftbereich und der Heteroübergangsbereich, wie vorstehend beschrieben, auf einfache Weise zueinander ausgerichtet werden.
  • Figurenliste
    • 1 zeigt schematisch eine Querschnittsansicht eines Hauptteils einer Halbleitervorrichtung;
    • 2 zeigt schematisch die Querschnittsansicht des Hauptteils der Halbleitervorrichtung bei einem Fertigungsprozess der Halbleitervorrichtung;
    • 3 zeigt schematisch die Querschnittsansicht des Hauptteils der Halbleitervorrichtung bei einem Fertigungsprozess der Halbleitervorrichtung;
    • 4 zeigt schematisch die Querschnittsansicht des Hauptteils der Halbleitervorrichtung bei einem Fertigungsprozess der Halbleitervorrichtung;
    • 5 zeigt schematisch die Querschnittsansicht des Hauptteils der Halbleitervorrichtung bei einem Fertigungsprozess der Halbleitervorrichtung;
    • 6 zeigt schematisch die Querschnittsansicht des Hauptteils der Halbleitervorrichtung bei einem Fertigungsprozess der Halbleitervorrichtung;
    • 7 zeigt schematisch die Querschnittsansicht des Hauptteils der Halbleitervorrichtung bei einem Fertigungsprozess der Halbleitervorrichtung;
    • 8 zeigt schematisch eine Querschnittsansicht eines Hauptteils einer Halbleitervorrichtung gemäß einer Modifikation; und
    • 9 zeigt schematisch eine Querschnittsansicht eines Hauptteils einer herkömmlichen Halbleitervorrichtung.
  • DETAILLIERTE BESCHREIBUNG
  • (Ausführungsform)
  • Wie in 1 gezeigt, weist eine Halbleitervorrichtung 1 ein n-leitendes Nitridhalbleitersubstrat 10, eine Nitridhalbleiterschicht 20, die auf das Nitridhalbleitersubstrat 10 geschichtet ist, einen Heteroübergangsbereich 42, der auf einen Teil einer Frontfläche der Nitridhalbleiterschicht 20 geschichtet ist, eine Drain-Elektrode 32, die eine Rückfläche des Nitridhalbleitersubstrats 10 bedeckt, eine Source-Elektrode 34, die die Frontfläche der Nitridhalbleiterschicht 20 bedeckt, und einen Gate-Isolierabschnitt 36, der auf einem Teil der Frontfläche der Nitridhalbleiterschicht 20 vorgesehen ist, auf. Die Nitridhalbleiterschicht 20 weist einen n-leitenden Driftbereich 21, p-leitende Basisbereiche 22, p-leitende Kanalbereiche 23, p-leitende Kontaktbereiche 24 und n-leitende Source-Bereiche 25 auf. Der Driftbereich 21 ist aus einem horizontalen Driftbereich 21a und einem vertikalen Driftbereich 21b aufgebaut, wobei der vertikale Driftbereich 21b an der Frontfläche der Nitridhalbleiterschicht 20 angeordnet ist. Der Heteroübergangsbereich 42 ist nicht Teil der Nitridhalbleiterschicht 20, sondern auf einem Teil einer oberen von Hauptoberflächen der Nitridhalbleiterschicht 20 vorgesehen.
  • Das Nitridhalbleitersubstrat 10 ist aus Galliumnitrid (GaN) aufgebaut, das n-leitende Störstellen in hoher Konzentration aufweist. Die Drain-Elektrode 32 befindet sich in ohmschem Kontakt mit einer Gesamtheit der Rückfläche des Nitridhalbleitersubstrats 10. Das Nitridhalbleitersubstrat 10 ist ein Basissubstrat, auf dem die Nitridhalbleiterschicht 20 durch epitaxiales Wachstum gebildet ist.
  • Die Nitridhalbleiterschicht 20 ist durch epitaxiales Wachstum auf dem Nitridhalbleitersubstrat 10 gebildet. Die Nitridhalbleiterschicht 20 ist aus Galliumnitrid (GaN) aufgebaut, das n-leitende Störstellen in geringerer Konzentration als das Nitridhalbleitersubstrat 10 aufweist. Die Nitridhalbleiterschicht 20 weist mehrere Arten von Diffusionsbereichen auf, die nachstehend noch beschrieben sind.
  • Der Driftbereich 21 ist als ein verbleibender Abschnitt gebildet, nachdem die mehreren Arten von Diffusionsbereichen in der Nitridhalbleiterschicht 20 gebildet worden sind, und weist den horizontalen Driftbereich 21a und den vertikalen Driftbereich 21b auf. Der horizontale Driftbereich 21a ist auf dem Nitridhalbleitersubstrat 10 angeordnet. Der vertikale Driftbereich 21 b ist auf dem horizontalen Driftbereich 21a angeordnet, um eine konvexe Form aufzuweisen, die von diesem aus vertikal nach oben ragt, und befindet sich an einem Teil der Frontfläche der Nitridhalbleiterschicht 20. Wie in einer Richtung senkrecht zur Frontfläche der Nitridhalbleiterschicht 20 (einer Aufwärts-Abwärts-Richtung auf einer Blattoberfläche der Zeichnungen) zu sehen, erstreckt sich der vertikale Driftbereich 21b linear in einer Längsrichtung (einer Richtung senkrecht zur Blattoberfläche der Zeichnungen).
  • Jeder der Basisbereiche 22 ist zwischen dem horizontalen Driftbereich 21a und einem entsprechenden der Kanalbereiche 23 und auf einer entsprechenden Seite des vertikalen Driftbereichs 21b angeordnet. Die Basisbereiche 22 weisen p-leitende Störstellen in höherer Konzentration als die Kanalbereiche 23 auf und sollen einen Durchgriff der Kanalbereiche 23 unterbinden, wenn die Halbleitervorrichtung 1 aus ist. Die Basisbereiche 22 werden gebildet, indem Magnesium unter Anwendung eines Ionenimplantationsverfahrens in die Frontfläche der Nitridhalbleiterschicht 20 eingebracht wird.
  • Jeder der Kanalbereiche 23 ist auf einem entsprechenden der Basisbereiche 22 und auf einer entsprechenden Seite des vertikalen Driftbereichs 21b und an der Frontfläche der Nitridhalbleiterschicht 20 angeordnet. Die Kanalbereiche 23 werden gebildet, indem Magnesium unter Anwendung eines lonenimplantationsverfahrens in die Frontfläche der Nitridhalbleiterschicht 20 eingebracht wird.
  • Die Kontaktbereiche 24 sind auf den Kanalbereichen 23 und an der Frontfläche der Nitridhalbleiterschicht 20 angeordnet. Die Kontaktbereiche 24 weisen p-leitende Störstellen in hoher Konzentration auf und befinden sich in ohmschem Kontakt mit der Source-Elektrode 34. Die Kontaktbereiche 24 werden gebildet, indem Magnesium unter Anwendung eines Ionenimplantationsverfahrens in die Frontfläche der Nitridhalbleiterschicht 20 eingebracht wird.
  • Die Source-Bereiche 25 sind auf den Kanalbereichen 23 angeordnet, getrennt von dem Driftbereich 21 durch die jeweiligen Kanalbereiche 23, und sind an der Frontfläche der Nitridhalbleiterschicht 20 angeordnet. Die Source-Bereiche 25 weisen n-leitende Störstellen in hoher Konzentration auf und befinden sich in ohmschem Kontakt mit der Source-Elektrode 34. Die Source-Bereiche 25 werden gebildet, indem Silizium unter Anwendung eines Ionenimplantationsverfahrens in die Frontfläche der Nitridhalbleiterschicht 20 eingebracht wird.
  • Der Heteroübergangsbereich 42 ist auf einem Teil der Frontfläche der Nitridhalbleiterschicht 20 vorgesehen. Genauer gesagt, der Heteroübergangsbereich 42 ist vorgesehen, um eine Gesamtheit eines Abschnitts des vertikalen Driftbereichs 21b zu kontaktieren, der an der Frontfläche der Nitridhalbleiterschicht 20 gelegen ist. Der Heteroübergangsbereich 42 ist aus einem n-leitenden oder einem i-leitenden Aluminiumgalliumnitrid (AlGaN) aufgebaut. Da der Heteroübergangsbereich 42 aus Aluminiumgalliumnitrid (AlGaN) aufgebaut ist und der vertikale Driftbereich 21b aus Galliumnitrid (GaN) aufgebaut ist, weisen der Heteroübergangsbereich 42 und der vertikale Driftbereich 21b einen Heteroübergang zueinander auf. Hierdurch wird zweidimensionales Elektronengas (2DEG) in einem Frontflächenabschnitt des vertikalen Driftbereichs 21b erzeugt. Es sollte beachtet werden, dass der Heteroübergangsbereich 42 aus Zinkaluminiumgalliumnitrid (ZnAlGaN) aufgebaut sein kann.
  • Der Gate-Isolierabschnitt 36 ist auf einem Teil der Frontfläche der Nitridhalbleiterschicht 20 vorgesehen und weist einen Gate-Isolierfilm 36a aus Siliziumoxid und eine Gate-Elektrode 36b aus polykristallinem Silizium auf. Insbesondere bedeckt der Gate-Isolierfilm 36a Oberflächen von Abschnitten der Kanalbereiche 23, die jeweils den vertikalen Driftbereich 21b und den entsprechenden Source-Bereich 25 trennen, eine Seitenoberfläche des Heteroübergangsbereichs 42 und einen Teil einer Frontfläche des Heteroübergangsbereichs 42. Die Gate-Elektrode 36b ist, über den Gate-Isolierfilm 36a, gegenüberliegend zu dem Abschnitt des entsprechenden Kanalbereichs 23 angeordnet, der den vertikalen Driftbereich 21b und den entsprechenden Source-Bereich 25 trennt, und befindet sich in Kontakt mit der Oberfläche des Heteroübergangsbereichs 42, und zwar über einen Abstand in dem Gate-Isolierfilm 36a. Es sollte beachtet werden, dass sich die Gate-Elektrode 36b, bei Bedarf, auch nicht in Kontakt mit dem Heteroübergangsbereich 42 befinden kann. Die Gate-Elektrode 36b ist durch den Zwischenschichtisolierfilm 52 elektrisch isoliert und getrennt von der Source-Elektrode 34.
  • Nachstehend ist ein Betrieb der Halbleitervorrichtung 1 beschrieben. Wenn die Halbleitervorrichtung 1 verwendet wird, wird eine positive Spannung an die Drain-Elektrode 32 gelegt und die Source-Elektrode 34 auf Masse gelegt. Wenn eine positive Spannung, die höher als ein Gate-Schwellenwert ist, an die Gate-Elektrode 36b gelegt wird, wird eine Inversionsschicht in dem Abschnitt von jedem Kanalbereich 23 gebildet, der den vertikalen Driftbereich 21b und den entsprechenden Source-Bereich 25 trennt, und schaltet die Halbleitervorrichtung 1 ein. Dabei fließen Elektronen aus den Source-Bereichen 25 durch die Inversionsschichten in den vertikalen Driftbereich 21b. Die Elektronen, die in den vertikalen Driftbereich 21b geflossen sind, fließen durch den vertikalen Driftbereich 21b in einer vertikalen Richtung zur Drain-Elektrode 32. Hierdurch werden die Drain-Elektrode 32 und die Source-Elektrode 34 elektrisch verbunden. Wenn die Halbleitervorrichtung 1 ein bzw. leitend geschaltet ist, wird zweidimensionales Elektronengas in dem Frontflächenabschnitt des vertikalen Driftbereichs 21b erzeugt. Da Elektronenträger in hoher Konzentration in dem zweidimensionalen Elektronengas vorhanden sind, nimmt ein elektrischer Widerstand in dem Frontflächenabschnitt des vertikalen Driftbereichs 21b deutlich ab. Hierdurch nimmt ein Durchlasswiderstand der Halbleitervorrichtung 1 ab.
  • Wenn die Gate-Elektrode 36b auf Masse gelegt wird, verschwinden die Inversionsschichten und schaltet die Halbleitervorrichtung 1 aus. Dabei beginnt eine Sperrschicht damit, sich von jedem Basisbereich 22 und jedem Kanalbereich 23 in den vertikalen Driftbereich 21b zu erstrecken. Der vertikale Driftbereich 21b nimmt einen Pinch-off-Zustand an, in dem sich die Sperrschichten, die sich von ihren beiden Seiten aus erstrecken, verbinden. Dadurch, dass der vertikale Driftbereich 21b abgeschnürt wird, wird das elektrische Feld, das auf die Gate-Isolierfilme 36a des Gate-Isolierabschnitts 36 aufgebracht wird, abgeschwächt, ein dielektrischer Durchschlag der Gate-Isolierfilme 36a unterdrückt und kann die Halbleitervorrichtung 1 eine hohe Durchbruchspannung aufweisen.
  • Bei der Halbleitervorrichtung 1 ist eine Störstellenkonzentration des vertikalen Driftbereichs 21b gering, um vorteilhaft den vertikalen Driftbereich 21b abzuschnüren. In diesem Fall wird ein elektrischer Widerstand auf der Grundlage der Störstellenkonzentration des vertikalen Driftbereichs 21b hoch. Bei der Halbleitervorrichtung 1 wird jedoch, wie vorstehend beschrieben, das zweidimensionale Elektronengas mit Elektronenträgern in hoher Konzentration in dem Frontflächenabschnitt des vertikalen Driftbereichs 21b erzeugt und kann die Halbleitervorrichtung 1 so einen geringen Durchlasswiderstand aufweisen. D.h., auch wenn die Störstellenkonzentration des vertikalen Driftbereichs 21b gering eingestellt wird, um vorteilhaft den vertikalen Driftbereich 21b abzuschnüren, kann die Halbleitervorrichtung 1 einen geringen Durchlasswiderstand aufweisen. Dies führt dazu, dass die Halbleitervorrichtung 1 ein Trade-off-Verhältnis zwischen ihrer Durchbruchspannung und ihrem Durchlasswiderstand verbessern kann.
  • Ferner sind, wie aus einem Vergleich mit einer herkömmlichen Halbleitervorrichtung 100 gemäß 9 ersichtlich wird, die Gate-Isolierfilme 36a nicht auf einer Oberfläche des vertikalen Driftbereichs 21b in der Halbleitervorrichtung 1 vorhanden. Hierdurch tritt das Problem eines dielektrischen Durchschlags der Gate-Isolierfilmes 36a an diesem Teil niemals auf. Auch in dieser Hinsicht kann die Halbleitervorrichtung 1 eine hohe Durchbruchspannung aufweisen.
  • Die Halbleitervorrichtung 1 kann derart betrieben werden, dass eine negative Spannung an die Gate-Elektrode 36b gelegt wird, wenn die Halbleitervorrichtung 1 aus ist, d.h. sperrt. In diesem Fall kann bewirkt werden, dass das zweidimensionale Elektronengas verschwindet, wenn die Halbleitervorrichtung 1 aus ist, so dass der vertikale Driftbereich 21b noch vorteilhafter abgeschnürt werden kann.
  • Nachstehend ist ein Verfahren zur Fertigung der Halbleitervorrichtung 1 beschrieben. Zunächst wird, wie in 2 gezeigt, unter Anwendung eines Epitaxialwachstumsverfahrens eine Nitridhalbleiterschicht 20 durch Abscheidung auf einer Frontfläche des Nitridhalbleitersubstrats 10 gebildet.
  • Anschließend wird, wie in 3 gezeigt, unter Anwendung eines Epitaxialwachstumsverfahrens eine Heteroübergangsschicht 142 durch Abscheidung auf der Frontfläche der Nitridhalbleiterschicht 20 gebildet.
  • Anschließend erfolgen, wie in 4 gezeigt, eine Musterung mit einer Maske 54 auf einer Frontfläche der Heteroübergangsschicht 142 und ein Ätzen eines Teils der Heteroübergangsschicht 142. Hierdurch ist der Heteroübergangsbereich 42 auf einem Teil der Frontfläche der Nitridhalbleiterschicht 20 übrig und wird die Frontfläche der Nitridhalbleiterschicht 20, die sich auf beiden Seiten des Heteroübergangsbereichs 42 befindet, freigelegt.
  • Hierauf folgend wird, wie in 5 gezeigt, unter Anwendung eines lonenimplantationsverfahrens Magnesium in die freigelegte Frontfläche der Nitridhalbleiterschicht 20 eingebracht, wobei die Maske 54 so wie sie ist verbleibt. Die Basisbereiche 22 und die Kanalbereiche 23 werden gebildet, indem ein Implantationsbereich und ein Implantationsbetrag von Magnesium bei der Ionenimplantation abgestimmt werden. Dadurch, dass dieselbe Maske 54 in dem Prozess, bei dem die Frontfläche der Nitridhalbleiterschicht 20 durch Ätzen der Heteroübergangsschicht 142 freigelegt wird, und in dem Prozess, bei dem die Basisbereiche 22 und die Kanalbereiche 23 gebildet werden, so wie es vorstehend beschrieben ist, verwendet wird, kann der vertikale Driftbereich 21b selektiv unterhalb des Heteroübergangsbereich 42, der noch übrig ist, gebildet werden. Genauer gesagt, der Heteroübergangsbereich 42 kann selektiv auf der Oberfläche des vertikalen Driftbereichs 21b gebildet werden. Unter Verwendung derselben Maske 54 bei beiden der Prozesse als solche kann eine Ausrichtung zwischen dem vertikalen Driftbereich 21b und dem Heteroübergangsbereich 42 erleichtert werden.
  • Anschließend werden, wie in 6 gezeigt, die Kontaktbereiche 24 und die Source-Bereiche 25 unter Anwendung eines lonenimplantationsverfahrens gebildet. Es wird beispielsweise Magnesium für die Kontaktbereiche 24 eingebracht und Silizium für die Source-Bereiche 25 eingebracht. Hierauf folgend wird, wie in 7 gezeigt, der Gate-Isolierabschnitt 36 auf Teilen der Frontfläche der Nitridhalbleiterschicht 20 gebildet. Schließlich erfolgt eine Beschichtung mit der Drain-Elektrode 32 und der Source-Elektrode 34, wodurch die in der 1 gezeigte Halbleitervorrichtung 1 fertig gestellt wird.
  • (Modifikation)
  • Eine in der 8 gezeigte Halbleitervorrichtung 2 gemäß einer Modifikation ist dadurch gekennzeichnet, dass sie ferner einen Oberflächenabdeckbereich 44 aufweist. Der Oberflächenabdeckbereich 44 ist geschichtet auf der Oberfläche des Heteroübergangsbereichs 42 angeordnet. Der Oberflächenabdeckbereich 44 ist aus p-leitendem Galliumnitrid (GaN) aufgebaut. Die Gate-Elektrode 36b befindet sich in ohmschem Kontakt oder Schottky-Kontakt mit einer Oberfläche des Oberflächenabdeckbereichs 44, über den Zwischenraum im Gate-Isolierfilm 36a.
  • Wenn die Halbleitervorrichtung 2 aus ist, wird ein Potential des Oberflächenabdeckbereichs 44 im Wesentlichen gleich einem Massepotential der Gate-Elektrode 36b, wird eine Verbindungsoberfläche zwischen dem Oberflächenabdeckbereich 44 und dem Heteroübergangsbereich 42 in Sperrrichtung vorgespannt und erstreckt sich eine Sperrschicht von dem Oberflächenabdeckbereich 44 zu dem Heteroübergangsbereich 42. Durch diese Sperrschicht verschwindet das zweidimensionale Elektronengas in dem Frontflächenabschnitt des vertikalen Driftbereichs 21b. Bei der vorstehend beschriebenen Halbleitervorrichtung 1 muss eine negative Spannung an die Gate-Elektrode 36b gelegt werden, um zu bewirken, dass das zweidimensionale Elektronengas verschwindet, wenn die Halbleitervorrichtung 1 aus ist. Demgegenüber kann dadurch, dass der Oberflächenabdeckbereich 44 in der Halbleitervorrichtung 2 vorgesehen ist, bewirkt werden, dass das zweidimensionale Elektronengas verschwindet, wenn die Gate-Elektrode 36b auf Masse gelegt wird, d.h. wenn die Halbleitervorrichtung 2 aus ist. Hierdurch muss eine Ansteuervorrichtung zur Ansteuerung der Halbleitervorrichtung 2 die negative Spannung nicht erzeugen, so dass die Ansteuervorrichtung eine einfache Schaltung zur Ansteuerung der Halbleitervorrichtung 2 aufweisen kann.
  • Einige der technischen Elemente, die hierin offenbart sind, sind nachstehend aufgelistet. Es sollte beachtet werden, dass die jeweiligen technischen Elemente voneinander unabhängig und alleine oder in Kombination von Nutzen sind. Die Kombinationen dieser Elemente sind nicht auf diejenigen beschränkt, die in den ursprünglich eingereichten Ansprüchen beschrieben sind.
  • Eine hierin offenbarte Halbleitervorrichtung kann aufweisen: eine Nitridhalbleiterschicht; einen Gate-Isolierabschnitt, der auf einem Teil von einer von Hauptoberflächen der Nitridhalbleiterschicht vorgesehen ist; und einen Heteroübergangsbereich, der auf einem anderen Teil der einen der Hauptoberflächen vorgesehen ist. Die Nitridhalbleiterschicht kann einen n-leitenden Driftbereich, einen p-leitenden Kanalbereich und einen n-leitenden Source-Bereich aufweisen. Der Driftbereich weist einen vertikalen Driftbereich auf, der an der einen der Hauptoberflächen angeordnet ist. Der Kanalbereich wird durch den vertikalen Driftbereich unterbrochen (ist an einer Position benachbart zu dem vertikalen Driftbereich angeordnet) und ist an der einen der Hauptoberflächen angeordnet. Der Source-Bereich ist durch den Kanalbereich von dem vertikalen Driftbereich getrennt und an der einen der Hauptoberflächen angeordnet. Der Gate-Isolierabschnitt ist gegenüberliegend zu einem Abschnitt des Kanalbereichs angeordnet, der den vertikalen Driftbereich und den Source-Bereich trennt. Es kann eine andere Schicht zwischen den Gate-Isolierabschnitt und die Nitridhalbleiterschicht greifen. Der Heteroübergangsbereich befindet sich in Kontakt mit wenigstens einem Teil eines Abschnitts des vertikalen Driftbereichs, der an der einen der Hauptoberflächen angeordnet ist, wobei der Heteroübergangsbereich ein n-leitender Nitridhalbleiter oder ein i-leitender Nitridhalbleiter mit einem größeren Bandabstand als der vertikale Driftbereich ist.
  • Bei der vorstehend beschriebenen Halbleitervorrichtung kann sich der Heteroübergangsbereich in Kontakt mit einer Gesamtheit des Abschnitts des vertikalen Driftbereichs befinden, der sich an der einen der Hauptoberflächen befindet. In diesem Fall kann, da zweidimensionales Elektronengas über einen breiten Bereich in einem Frontflächenabschnitt des vertikalen Driftbereichs erzeugt wird, die Halbleitervorrichtung einen geringeren Durchlasswiderstand aufweisen.
  • Die vorstehend beschriebene Halbleitervorrichtung kann ferner einen Oberflächenabdeckbereich aufweisen, der ein p-leitender Nitridhalbleiter und auf dem Heteroübergangsbereich vorgesehen ist. Der Oberflächenabdeckbereich ist elektrisch mit einer Gate-Elektrode des Gate-Isolierabschnitts verbunden. Gemäß dieser Halbleitervorrichtung kann bewirkt werden, dass das zweidimensionale Elektronengas in dem Frontflächenabschnitt des vertikalen Driftbereichs verschwindet, wenn die Halbleitervorrichtung aus ist. Hierdurch kann der vertikale Driftbereich vorteilhaft abgeschnürt werden.

Claims (4)

  1. Halbleitervorrichtung (1, 2) mit: - einer Nitridhalbleiterschicht (20); - einem Gate-Isolierabschnitt (36), der auf einem Teil von einer von Hauptoberflächen der Nitridhalbleiterschicht (20) angeordnet ist; und - einem Heteroübergangsbereich (42), der auf einem anderen Teil der einen der Hauptoberflächen angeordnet ist, wobei - die Nitridhalbleiterschicht (20) aufweist: - einen n-leitenden vertikalen Driftbereich (21b), der an der einen der Hauptoberflächen angeordnet ist; - einen p-leitenden Kanalbereich (23), der benachbart zu dem vertikalen Driftbereich (21b) und an der einen der Hauptoberflächen angeordnet ist; und - einen n-leitenden Source-Bereich (25), der durch den Kanalbereich (23) von dem vertikalen Driftbereich (21b) getrennt und an der einen der Hauptoberflächen angeordnet ist, wobei - der Gate-Isolierabschnitt (36) gegenüberliegend zu einem Abschnitt des Kanalbereichs (23) angeordnet ist, der den vertikalen Driftbereich (21b) und den Source-Bereich (25) trennt; - sich der Heteroübergangsbereich (42) in Kontakt mit wenigstens einem Teil eines Abschnitts des vertikalen Driftbereichs (21b) befindet, der an der einen Hauptoberflächen angeordnet ist; und - der Heteroübergangsbereich (42) ein n-leitender Nitridhalbleiter oder ein i-leitender Nitridhalbleiter mit einem größeren Bandabstand als der vertikale Driftbereich (21b) ist.
  2. Halbleitervorrichtung nach Anspruch 1, dadurch gekennzeichnet, dass sich der Heteroübergangsbereich (42) in Kontakt mit einer Gesamtheit des Abschnitts des vertikalen Driftbereichs (21b) befindet, der an der einen der Hauptoberflächen angeordnet ist.
  3. Halbleitervorrichtung nach Anspruch 1 oder 2, dadurch gekennzeichnet, dass sie ferner einen Oberflächenabdeckbereich (44) aufweist, der ein p-leitender Nitridhalbleiter und auf dem Heteroübergangsbereich (42) angeordnet ist, wobei der Oberflächenabdeckbereich (44) elektrisch mit einer Gate-Elektrode (36b) des Gate-Isolierabschnitts (36) verbunden ist.
  4. Verfahren zur Fertigung einer Halbleitervorrichtung (1, 2), die Schritte aufweisend: - Bilden einer Heteroübergangsschicht (142) auf einer von Hauptoberflächen einer n-leitenden Nitridhalbleiterschicht (20), wobei die Heteroübergangsschicht (142) ein n-leitender Nitridhalbleiter oder ein i-leitender Nitridhalbleiter ist, der einen größeren Bandabstand als die Nitridhalbleiterschicht (20) aufweist; - Ätzen eines Teils der Heteroübergangsschicht (142), um einen Heteroübergangsbereich (42) zu bilden, der einen Heteroübergang zu der Nitridhalbleiterschicht (20) aufweist, und um die eine der Hauptoberflächen der Nitridhalbleiterschicht an einer Position benachbart zu dem Heteroübergangsbereich (42) freizulegen; - Bilden eines Kanalbereichs (23) an der einen der Hauptoberflächen durch Einbringen von p-leitenden Störstellen in die eine der Hauptoberflächen, die bei dem Ätzen freigelegt wurde; - Bilden eines Source-Bereichs (25) an der einen der Hauptoberflächen durch Einbringen von n-leitenden Störstellen in einen Teil der Nitridhalbleiterschicht (20), der an der einen der Hauptoberflächen innerhalb des Kanalbereichs (23) angeordnet ist; und - Bilden eines Gate-Isolierabschnitts (36) auf der einen der Hauptoberflächen, wobei der Gate-Isolierabschnitt (36) gegenüberliegend zu einem Abschnitt des Kanalbereichs (23) angeordnet ist, der den Heteroübergangsbereich (42) und den Source-Bereich (25) trennt.
DE102017216930.3A 2016-09-28 2017-09-25 Halbleitervorrichtung und Verfahren zur Fertigung dieser Active DE102017216930B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2016189839A JP6461063B2 (ja) 2016-09-28 2016-09-28 半導体装置とその製造方法
JP2016-189839 2016-09-28

Publications (2)

Publication Number Publication Date
DE102017216930A1 DE102017216930A1 (de) 2018-03-29
DE102017216930B4 true DE102017216930B4 (de) 2019-05-23

Family

ID=61564117

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102017216930.3A Active DE102017216930B4 (de) 2016-09-28 2017-09-25 Halbleitervorrichtung und Verfahren zur Fertigung dieser

Country Status (6)

Country Link
US (1) US10283626B2 (de)
JP (1) JP6461063B2 (de)
KR (1) KR101982402B1 (de)
CN (1) CN107871783B (de)
DE (1) DE102017216930B4 (de)
TW (1) TWI650861B (de)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6593294B2 (ja) 2016-09-28 2019-10-23 トヨタ自動車株式会社 半導体装置
JP2019177125A (ja) * 2018-03-30 2019-10-17 株式会社三洋物産 遊技機
JP7115145B2 (ja) * 2018-08-29 2022-08-09 株式会社デンソー 半導体装置の製造方法
JP7181045B2 (ja) * 2018-10-12 2022-11-30 株式会社デンソー 窒化物半導体装置の製造方法
CN112864221B (zh) * 2019-11-27 2022-04-15 苏州东微半导体股份有限公司 半导体超结功率器件
JP7388216B2 (ja) * 2020-02-04 2023-11-29 株式会社デンソー 窒化物半導体装置
CN112768532A (zh) * 2021-02-23 2021-05-07 湖南大学 一种单片集成续流二极管的SiC MOSFET器件及其制备方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7211839B2 (en) 2003-02-06 2007-05-01 Kabushiki Kaisha Toyota Chuo Kenkyusho Group III nitride semiconductor device
JP2015041719A (ja) 2013-08-23 2015-03-02 富士電機株式会社 ワイドバンドギャップ絶縁ゲート型半導体装置

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8188514B2 (en) 2008-08-15 2012-05-29 Rensselaer Polytechnic Institute Transistor
EP2667415B1 (de) * 2012-05-22 2021-02-17 Nexperia B.V. Heteroübergang-Halbleiterbauelement und Herstellungsverfahren dafür
US9362389B2 (en) * 2013-08-27 2016-06-07 University Of Notre Dame Du Lac Polarization induced doped transistor
WO2015176002A1 (en) * 2014-05-15 2015-11-19 The Regents Of The University Of California Doping in iii-nitride devices
US9761709B2 (en) * 2014-08-28 2017-09-12 Hrl Laboratories, Llc III-nitride transistor with enhanced doping in base layer
GB2534544A (en) 2014-12-12 2016-08-03 Reinhausen Maschf Scheubeck Hybrid device
US10256294B2 (en) * 2015-05-18 2019-04-09 Qorvo Us, Inc. Vertical gallium nitride power field-effect transistor with a field plate structure

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7211839B2 (en) 2003-02-06 2007-05-01 Kabushiki Kaisha Toyota Chuo Kenkyusho Group III nitride semiconductor device
JP2015041719A (ja) 2013-08-23 2015-03-02 富士電機株式会社 ワイドバンドギャップ絶縁ゲート型半導体装置

Also Published As

Publication number Publication date
JP6461063B2 (ja) 2019-01-30
CN107871783A (zh) 2018-04-03
US20180090600A1 (en) 2018-03-29
TW201814898A (zh) 2018-04-16
JP2018056297A (ja) 2018-04-05
KR101982402B1 (ko) 2019-05-27
CN107871783B (zh) 2021-05-11
KR20180035148A (ko) 2018-04-05
US10283626B2 (en) 2019-05-07
TWI650861B (zh) 2019-02-11
DE102017216930A1 (de) 2018-03-29

Similar Documents

Publication Publication Date Title
DE102017216930B4 (de) Halbleitervorrichtung und Verfahren zur Fertigung dieser
DE102009018054B4 (de) Lateraler HEMT und Verfahren zur Herstellung eines lateralen HEMT
DE102008013755B4 (de) Gruppe-III-Nitrid-HEMT mit Deckschichten beinhaltend Aluminiumnitrid und Verfahren zu deren Herstellung
DE102009028555B4 (de) Transistor
DE102017216923B4 (de) Halbleitervorrichtung
DE102013106152B4 (de) Drainerweiterte MOS-Vorrichtung für Bulk-FinFET-Technologie und Herstellungsverfahren
DE102015114791A1 (de) Transistor mit einer hohen Elektronenbeweglichkeit, der eine vergrabene Feldplatte aufweist
DE112016003510T5 (de) HALBLEITERVORRlCHTUNG UND VERFAHREN ZUR HERSTELLUNG EINER HALBLEITERVORRICHTUNG
DE112017002778T5 (de) Mehrstufige Oberflächenpassivierungsstrukturen und Verfahren zu deren Herstellung
DE3114970A1 (de) Kombinierte bipolare smos-transistoranordnung und verfahren zu ihrer herstellung
DE112011103470T5 (de) Halbleiterbauelement und Verfahren zum Herstellen desselben
DE102016109338A1 (de) Normalerweise ausgeschalteter transistor mit reduziertem einschaltwiderstand sowie herstellungsverfahren dafür
DE102017221950B4 (de) Halbleitervorrichtung
DE112006002487B4 (de) Herstellung von Gruppe-III-Nitrid-Halbleiter-Bauteilen
DE102018124708A1 (de) Schaltelement und Verfahren zum Herstellen desselben
DE102018104064A1 (de) Herstellungsverfahren einer Halbleitervorrichtung
DE1944793B2 (de) Verfahren zur herstellung einer integrierten halbleiteranordnung
DE102012220166A1 (de) IGBT mit vertikalen Gräben und Verfahren zu seiner Herstellung
DE102017217234B4 (de) Halbleitervorrichtung und herstellungsverfahren
DE102014118834A1 (de) Halbleiterbauelement und Verfahren
DE102019121333B4 (de) Halbleitervorrichtung und Herstellungsverfahren derselben
DE102019006359A1 (de) Super-junction- mosfet mit schmaler mesa
DE102017215296A1 (de) Feldeffekttransistor und Verfahren zur Herstellung eines Feldeffekttransistors
DE112014003175B4 (de) Verfahren zur Herstellung einer selbstausrichtenden Isolation in Galliumnitrid-Komponenten und integrierten Schaltungen
DE102020003722A1 (de) Hochspannungsdiode auf soi-substrat mit grabenmodifiziertem strompfad

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final
R084 Declaration of willingness to licence
R081 Change of applicant/patentee

Owner name: DENSO CORPORATION, KARIYA-CITY, JP

Free format text: FORMER OWNER: TOYOTA JIDOSHA KABUSHIKI KAISHA, TOYOTA-SHI, AICHI, JP

R082 Change of representative

Representative=s name: WINTER, BRANDL, FUERNISS, HUEBNER, ROESS, KAIS, DE

Representative=s name: WINTER, BRANDL - PARTNERSCHAFT MBB, PATENTANWA, DE