DE1944793B2 - Verfahren zur herstellung einer integrierten halbleiteranordnung - Google Patents

Verfahren zur herstellung einer integrierten halbleiteranordnung

Info

Publication number
DE1944793B2
DE1944793B2 DE19691944793 DE1944793A DE1944793B2 DE 1944793 B2 DE1944793 B2 DE 1944793B2 DE 19691944793 DE19691944793 DE 19691944793 DE 1944793 A DE1944793 A DE 1944793A DE 1944793 B2 DE1944793 B2 DE 1944793B2
Authority
DE
Germany
Prior art keywords
zones
zone
epitaxial layer
conductivity type
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE19691944793
Other languages
English (en)
Other versions
DE1944793C3 (de
DE1944793A1 (de
Inventor
Julian Robert Anthony Reigate Surrey Beale (Grossbritannien)
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Koninklijke Philips NV
Original Assignee
Philips Gloeilampenfabrieken NV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Philips Gloeilampenfabrieken NV filed Critical Philips Gloeilampenfabrieken NV
Publication of DE1944793A1 publication Critical patent/DE1944793A1/de
Publication of DE1944793B2 publication Critical patent/DE1944793B2/de
Application granted granted Critical
Publication of DE1944793C3 publication Critical patent/DE1944793C3/de
Expired legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/761—PN junctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/74—Making of localized buried regions, e.g. buried collector layers, internal connections substrate contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0617—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type
    • H01L27/0623—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type in combination with bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/092—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors
    • H01L27/0927—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors comprising a P-well only in the substrate
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/037—Diffusion-deposition
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/085—Isolated-integrated
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/098—Layer conversion
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/151—Simultaneous diffusion

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Element Separation (AREA)
  • Bipolar Transistors (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Description

" In den Fig. 1 bis 3 der beiliegenden schematisch :n
Zeichnungen werden einige der Herstellungsstufen Lei der Bildung einer üblichen integrierten Halbleiteranordnung veranschaulicht. Die Figuren zeigen im Quer-
Die Erfindung betrifft ein Verfahren zur Herstellung 20 schnitt einen Teil des Halbleiterkörpers der Schaltung, einer integrierten Halbleiteranordnung mit mindestens der zwei npn-Transistoren enthält. F i g. 1 zeigt eine zwei in elektrisch isolierenden Inseln angeordneten η-leitende epitaktische Schicht auf einem p--leitenden Halbleiterschaltungselementen, bei dem zunächst auf Substrat mit zwei η+ -leitenden vergrabenen Schichten der Oberfläche eines Halbleitersubstrats des einen zwischen dem Substrat und der epitaktischen Schicht, Leitungstyps durch örtliches Anbringen von Dotie- 25 wobei diese vergrabenen Schichten durch Diffusion rungsmaterial des entgegengesetzten Leitungstyps zwei eines Donators in begrenzte Oberflächenteile des getrennte hochdotierte Zonen gebildet werden, und ρ--leitenden Substrats gebildet sind, bevor die n-leitendann eine epitaktische Schicht des einen Leitungstyps de epitaktische Schicht auf diesem Substrat niedergeauf der Oberfläche des Halbleitersubstrats unter schlagen wird. F i g. 2 zeigt den Halbleiterkörper nach derartigen Bedingungen abgelagert wird, daß Dotie- 3c einer folgenden Herstellungsstufe, bei der ρ+ -leitende rungsmaterial aus den voneinander getrennten hochdo- Isolierzonen gebildet sind, die sich in der epitaktischen ·._■..:—L- o-i_:_L. _.■„. >· . Schicht zu dem Substrat erstrecken und somit die
epitaktische Schicht in eine Anzahl η-leitender Inseln teilen, die je eine η+-leitende vergrabene Schicht aufweisen. F i g. 3 zeigt den Körper nach der Bildung der Emitter- und Basiszonen zweier Transistoren in zwei benachbarten n-ieitenden Inseln in der epitaktischen Schicht. Jeder Transistor weist eine η-leitende Kollektorzone mit einer η+-leitenden vergrabenen Schicht auf,
eine Anzahl η-leitender Inseln in einer n-leitenden 40 die sich unter den Emitter- und Basiszonen erstreckt, epitaktischen Schicht, die auf einem p-leitenden Der Kollektorkontakt ist auf einem Oberflächenteil der Substrat mit hohem spezifischem Widerstand ange- epitaktischen Schicht angebracht, in dem durch örtliche bracht ist. Die Inseln werden in der epitaktischen Diffusion eine n + -leitende Zone gebildet ist. Fig. 4 zeigt Schicht von p-leitenden Zonen mit niedrigem spezifi- eine Variante der integrierten Schaltung nach F i g. 3, schem Widerstand begrenzt, die sich in der Schicht von 45 bei der die Kollektorzone eine diffundierte η+ -leitende deren Oberfläche zu dem p-leitenden Substrat erstrek- 7nne enthält. Hie sich von der Oberfläche der ken. Die p-leitenden Zonen sind durch Diffusion
erhalten und werden als »Isolierzonen« bezeichnet. Die
Halbleiterschaltungselemente befinden sich in den
η leitenden Inseln und sind durch Diffusion von 50 Kollektorkontakt auf einem Oberflächenteil dieser Dotierungsmaterial in die Oberflächenteile der Inseln λ:«—λ:~— -+ ι-:—λ— 7— i^«» *<= «» pinlenrhdurch öffnungen in einer schützenden isolierenden, auf
der Oberfläche der epitaktischen Schicht angebrachten
Maskierungsschicht gebildet. „
Die unterschiedlichen, in den Inseln befindlichen 55 unterschiedlichen Zonen der Transistoren befinden; Schaltungselemente werden miteinander verbunden diese sind der Deutlichkeit halber aber nicht in den durch Metallstreifen, die mit Oberflächenteilen der Figuren dargestellt. Eine elektrische Isolierung zwiunterschiedlichen Schaltungselemente in Kontakt sind sehen den beiden Transistoren wird beim Betrieb und sich weiter auf der schützenden Isolierschicht dadurch erhalten, daß die pn-Übergänge zwischen den erstrecken. Eine elektrische Isolierung zwischen geson- 60 η-leitenden Kollektorzonen und dem p-leitenden derten Schaltungselementen in verschiedenen Inseln Substrat und den Isolierzonen in der Sperrichtung wird dadurch erhalten, daß die pn-Übergänge zwischen
den η-leitenden Inseln einerseits und dem p-leitenden
Substrat und den Isolierzonenen andererseits in der ^ _ ^
Sperrichtung vorgespannt werden. Wenn das Schal- 05 wirkt, weil die Kapazität pro Oberflac. tungselement ein bipolarer Transistor, z. B. ein planarer isolierenden pn-Übergänge zu hoch ist. npn-Transistor mit diffundierten Emitter- und Basiszonen ist, bildet das ursprüngliche Material der n-leitenden
tierten Zonen in die epitaktische Schicht diffundiert und zumindest teilweise die isolierenden Inseln des entgegengesetzten Leitungstyps bildet, in denen schließlich die Halbleiterschaltungselemente ausgebildet werden.
Ein solches Verfahren ist aus der GB-PS 11 09 201 bekannt.
Bei einer allgemein bekannten Ausführungsform einer integrierten Halbleiteranordnung befindet sich
Zone enthält, die sich von der Oberfläche epitaktischen Schicht her zu der η+ -leitenden vergrabenen Schicht erstreckt und dafür sorgt, daß ein niedriger Kollektor-Reihenwiderstand erhalten wird, wenn der Kollektorkontakt auf einem Oberflächenteil dieser diffundierten η+ -leitenden Zone liegt. Es ist einleuchtend, daß auf der Oberfläche der epitaktischen Schicht eine schützende Isolierschicht angebracht ist, in der sich öffnungen zur Aufnahme ohmscher Kontakte mit den
Substrat und den Isolierzonen in der Sperng vorgespannt werden. Es hat sich herausgestellt, daß fur gewisse Schaltungszwecke diese sogenannte Isolierung mittels pn-Übergänge nicht besonders befriedigend
; j: v: |"vWniih'*it der
lierenden pnÜbergänge zu hoch is Bei gleichfalls hochdotierte vergrabene Zonen aufweisenden Halbleiteranordnungen können die iso-
lierzonen auch durch Diffusion von zwei Seiten her erzeugt werden, wie dies z. B. aus »Elektro-Anzeiger« 20 (1967), 45-48 bekannt ist. Für besondere Zwecke, z. B. die Integration von Feldeffekttransistoren und bipolaren Transistoren, ist auch ein Isolationsverfahren bekanntgeworden, bei dem auf einem Substrat des einen Leitungstyps zunächst eine epitaktische Schicht des anderen Leitungstyps abgelagert wird, diese dann durch hochdotierte Isolierdiffusionen des einen Leitungstyps unterteilt und dann darauf eine zweite epitaktische Schicht des ersten Leitungstyps abgelagert wird, in der dann weitere Isolierdiffusionen des zweiten Leitungstyps ausgebildet werden; siehe »Proc. IEEE« 52, H. 12 (1964), 1572-75.
Aus der obengenannten GB-PS 11 09 201 ist nun ein Herstellungsverfahren für integrierte Halbleiteranordnungen bekannt, bei dem durch zweckmäßige Anwendung der Ausbildung von epitaktischen und vergrabenen Schichten die Herstellungsstufen vereinfacht werden, während die elektrischen Kennlinien der Schaltungen verbessert werden. Bei diesem Verfahren wird von der Tatsache ausgegangen, daß das Substrat und die epitaktische Schicht vom gleichen Leitungstyp sind und im allgemeinen beide aus einem Material mit hohem spezifischem Widerstand bestehen. Durch Verwendung eines Materials mit hohem spezifischem Widerstand sowohl für das Substrat als auch für die epitaktische Schicht kann eine niedrige Kapazität pro Oberflächeneinheit der isolierenden pn-Übergänge erhalten werden. Wenn aber ein derartiges Material mit hohem spezifischem Widerstand von dem eben erwähnten einen Leitungstyp sowohl für die epitaktische Schicht als auch für das Substrat benutzt wird, ergeben sich bei der Herstellung Probleme, wenn es erwünscht ist, daß zwei oder mehrere getrennte vergrabene Zonen vom entgegengesetzten Leuungstyp an der Grenzfläche zwischen der epitaktischen Schicht und dem Substrat angebracht werden. Wenn z. B. ein p-leitendes Substrat mit hohem spezifischem Widerstand verwendet wird und vor der Ablagerung auf diesem Substrat einer p-leitenden epitaktischen Schicht mit hohem spezifischem Widerstand zwei oder mehrere getrennte hochdotierte η+-leitende Zonen auf der Substratoberfläche gebildet werden, die nach der epitaktischen Ablagerung sogenannte »vergrabene Zonen« bilden, ergibt sich das Problem, daß zu Beginn der epitaktischen Ablagerung der p-leitenden Schicht bei der hohen Temperatur des Substrats das Donntormaterial aus den hochdotierten η+ -leitenden Zonen in die bei der Ablagerung angewandte Gasatmosphäre ausdiffundiert und dann wiederum auf der ganzen Oberfläche in einer größeren Konzentration als das aus der umgebenden Gasatmosphare niedergeschlagene Akzcptormatcrial niedergeschlagen werden kann. Dadurch kann ein parasitäres n-lcitcndcs epitaktisches Kannlgcbict auf der Substratobcrflllche gebildet werden, welches Gebiet sich zwischen den η+ -leitenden vergrabenen Zonen erstreckt. Bei einer integrierten Schaltung, bei der z.B. die η ■*-leitenden vergrabenen Zonen einen Teil der Kollcktorzoncn gesonderter Transistoren bilden, hat das Vorhandensein des' parasitären n-lcitcndcn Kanals zur Folge, daß die Kollcktorzoncn elektrisch kurzgeschlossen wcrH««n ni < Bildung des parasitären n-lcitcndcn Kanals kann dadurch verhindert werden, daß die Doticrungskonzcn- <\s trntion für die cpitnktischc Schicht höher gewählt wird; dies wird aber weitere Schwierigkeiten herbeiführen, weil die elektrischen Kennlinien der Schaltung beeinträchtigt und die weiteren Herstellungsstufen komplizierter werden können.
Der Erfindung liegt nun die Aufgabe zugrunde, eine Lösung des geschilderten Problems anzugeben, die zwar die Vorteile der schon bekannten Lösung aufweist, deren Nachteile aber vermeidet, d.h. zu einem Verfahren führt, das parasitäre Kanäle verhindert, aber die elektrischen Eigenschaften der hergestellten Halbleiteranordnungen nicht beeinträchtigt.
Diese Aufgabe wird erfindungsgemäß dadurch gelöst, daß vor der Ablagerung der epitaktischen Schicht auf der Oberfläche des Halbleitersubstrats eine isolierende Zone des einen Leitungstyps mit einem niedrigeren spezifischen elektrischen Widerstand als dem des Halbleitersubstrats und der epitaktischen Schicht ausgebildet wird, die die Bildung eines parasitären Kanals des entgegengesetzten Leitungstyps zwischen den voneinander getrennten hochdotierten Zonen beim Ausdiffundieren von Dotierungsmaterial aus diesen Zonen in die epitaktische Schicht verhindert.
Dies Verfahren nach der Erfindung weist mehrere Vorteile auf, insbesondere in Zusammenhang mit den Herstellungsschritten, bei denen sich die obenerwähnten Probleme ergeben können, wenn eine epitaktische Schicht vom einen Leitungstyp auf einem Substratteil vom einen Leitungstyp mit hohem spezifischem Widerstand niedergeschlagen wird, welcher Substratteil zwei Oberflächenzonen vom entgegengesetzten Leitungslyp enthält. Wenn bei der Herstellung die isolierende Zone angebracht wird, bevor die epitaktische Schicht niedergeschlagen wird, und wenn die Bedingungen, unter denen die epitaktische Ablagerung erfolgt, derartig sind, daß Dotierungsmaterial aus der vergrabenen Zone in die Gasphase hineindiffundiert und dann wiederum auf der ganzen Oberfläche niedergeschlagen wird, wird die ganze niedergeschlagene Schicht vom einen Leitungstyp sein, weil unter den erwähnten Bedingungen eine gewisse Diffusion des den einen Leitungstyp bestimmenden Dotierungsmaterials aus der isolierenden Zone mit niedrigerem spezifischem Widerstand in den darauf liegenden Teil der epitaktisch niedergeschlagenen Schicht stattfinden wird. Die Bildung eines parasitären Kanals vom entgegengesetzten Leitungstyp zwischen den voneinander getrennten vergrabenen Zonen vom entgegengesetzten Leitungstyp wird auf diese Weise verhindert.
Bei dem Verfahren nach der Erfindung werden unterschiedliche Vorteile erhalten, und zwar (a) in bezug auf die elektrischen Kennlinien der erhaltenen Halbleiteranordnung und (b) in bezug auf die betreffenden Herstcllungsschrittc. Wenn die Halbleiteranordnung eine integrierte Schaltung ist, kann die Kapazität pro Obcrflächcncinhcit der isolierenden pn-Obergängc durch passende Wahl des spezifischen Widerstandes des Substratteilcs und der epitaktischen Schicht niedrig gewählt werden. Wenn der Subslrattcil und die auf diesem befindliche epitaktische Schicht vom einem Leitungstyp beide aus einem Material vom einen Leitungstyp mit hohem spezifischem Widerstand bestehen, können sich die zu den isolierenden pn-Obcrgängcn gehörigen Verarmungsschicht^! über einen großen Abstand in diesem Material vom einen Leitungstyp erstrecken, wodurch eine niedrige Kapazität pro Obcrflächcneinhcil erhalten wird. Dn die Inseln vom einen Leilungstyp durch Diffusion aus der vergrabenen Schicht erhalten sind, kann eine cpilaktischc Schicht vom einen Lcitungstyp verwendet werden, deren spezifischer Widerstand höher ist als bei der
Herstellung integrierter Schaltungen üblich ist. Außerdem ist bei der Herstellung einer derartigen integrierten Schaltung nicht erforderlich, daß diffundierte Isolierzonen zwischen der Oberfläche der epitaktischen Schicht und dem Substrat angebracht werden, weil Isolierzonen in dieser integrierten Schaltung durch diejenigen Teile der epitaktischen Schicht vom einen Leitungstyp gebildet werden, in die das Dotierungsmaterial vom entgegengesetzten Leitungstyp nicht hineindiffundiert ist.
Gemäß einer Weiterbildung der Erfindung wird die isolierende Zone durch örtliche Dotierung in einem Teil der Oberfläche des Halbleitersubstrats gebildet, der das Gebiet, in dem mindestens eine der Zonen des entgegengesetzten Leitungstyps angebracht ist oder angebracht werden soll, umgibt. Die isolierende Zone kann dadurch gebildet werden, daß die Schicht niedrigen spezifischen Widerstands vom einen Leitungstyp auf der Oberfläche des Halbleitersubstrats angebracht wird.
Gemäß einer anderen Weiterbildung der Erfindung werden die Inseln vom entgegengesetzten Leitungstyp in der epitaktischen Schicht derart gebildet, daß sich die durch Diffusion des Doticrungsmaterials aus den vergrabenen Zonen gebildeten Zonen vom entgegengesetzten Leitungstyp von dem Substrat in Richtung der vom Substrat nbgekehrten Oberfläche der epitaktischen Schicht nur über einen Teil der Dicke dieser Schicht erstrecken, und daß in der epilaktischen Schicht an der Oberfläche liegende Zonen vom entgegengesetzten Leitungstyp gebildet werden, die sich zu den diffundierten Zonen vom entgegengesetzten Leitungstyp erstrckken.
Die nach dem Verfahren der Erfindung hergestellten integrierten Halbleiteranordnungen können bipolare Transistoren und/oder Feldeffekttransistoren enthalten.
Gemäß einer entsprechenden Weiterbildung der Erfindung bilden die vergrabenen Zonen vom entgegengesetzten Leitungstyp einen Teil der Kollektorzonen bipolarer Transistoren, wobei jede Kollektorzonc eine an der vom Substrat abgekehrten Oberfläche der epitaktischen Schicht liegende Ring/one vom entgegengesetzten Leitungstyp enthält, die sich in der epitaktischen Schicht zwischen der vergrabenen Zone und der Oberfläche erstreckt, während sich die Basiszone des Transistors in einer Insel vom einen Leitungstyp der epitaktischen Schicht befindet, welche Insel innerhalb der zur Kollcktorzone gehörenden Ringzonc liegt, wobei die Emitterzone des Transistors aus einer Zone vom entgegengesetzten Lcitungstyp besteht, die sich in so der Insel von der Oberfläche her erstreckt.
Gemäß einer entsprechenden anderen Weiterbildung der Erfindung liegt in mindestens einer der Inseln vom entgegengesetzten Leitungstyp ein Feldeffekttransistor mit isolierter Steuerelektrode, der Source und Drainzo- v> nen mit niedrigem spezifischem Widerstand vom einen Leitimgslyp, die sich in der epitaktischen Schicht von deren vom Substrat abgekehrten Oberfläche her erstrecken, sowie eine /wischen diesen Zonen an der Oberfläche der epitaktischen Schicht liegenden Kanal (.0 zone, sowie eine Torelektrode, die von der Kanal/otie durch ein Isoliermaterial getrennt ist, enthält.
Dabei kann in der epitaktisclu-ii Schicht außerhalb der den Feldeffekttransistor enthaltenden Insel mindestens ein Feldeffekttransistor mit isolierter Steuer '■-. elektrode erzeugt werden, dessen Polarität der des in der Insel liegenden Feldeffekttransistors mit isolierter Steuerelektrode entgegengesetzt ist.
Gemäß einer anderen Weiterbildung der Erfindung wird die isolierende vergrabene Zone so erzeugt, daß sie an der Grenzfläche zwischen dem Halbleitersubstrat und der epitaktischen Schicht mindestens eine der beiden hochdotierten vergrabenen Zonen vom entgegengesetzten Leitungstyp völlig umgibt.
Die isolierende Zone kann dabei in Form eines Gitters erzeugt werden, wobei die beiden hochdotierten vergrabenen Zonen vom entgegengesetzten Leitungstyp in verschiedenen Löchern des Gitters liegen.
Weiter kann dabei die isolierende vergrabene Zone in einer durch Epitaxie oder Diffusion erzeugten Oberflächenschicht niedrigen Widerstands des Halblcitersubstrats erzeugt werden.
Die Erfindung wird nachstehend an Hand der Fig.5-16 der beiliegenden Zeichnungen näher erläutert. Es zeigen
Fig. 5-7 Querschnitte durch den Halbleiterkörper einer integrierten Halbleiteranordnung mit zwei bipolaren Transistoren während verschiedener Stufen in der Herstellung,
F i g. 8 einen Querschnitt durch den Halbleiterkörper einer integrierten Halbleiteranordnung, die eine Variante der Schaltung nach F i g. 7 ist,
Fig.9-11 Querschnitte durch den Halbleiterkörper einer anderen integrierten Halbleiteranordnung mit zwei bipolaren Transistoren während verschiedener Stufen in der Herstellung,
Fig. 12 einen Querschnitt durch den Halbleiterkörper einer Variante der integrierten Halbleiteranordnung nach Fig. 11,
F i g. 13 und 14 Querschnitte durch die Halbleiterkörper zweier weiterer integrierter Halbleiteranordnungen, die je Feldeffekttransistoren mit isolierter Torelektrode entgegengesetzter Polaritäten enthalten und
F i g. 15 und 16 Querschnitte durch die Halbleiterkörper zweier weiterer integrierter Halblciteranordnungen mit je zwei bipolaren Transistoren.
In den Fig.5-7 wird von einem Substrat 11 aus ρ- -leitendem Silizium mit einer Dicke von etwa 200 μιη und einem spezifischen Widerstand von 40 Ω · cm ausgegangen. Mit Hilfe üblicher Oxydmaskicrungs- und Diffusionstechniken werden η ' ' -leitende Zonen 12 und ein p-lcitendes Raster 27 in der Oberfläche des Substrates 11 gebildet. Als Donator verwendeter Phosphor wird in das Substrat 11 hineindiffundiert, wodurch die Schichten 12 gebildet werden, während als Akzeptor benutztes Bor in das Substrat 11 hineindiffundicrt wird, wodurch das Raster 27 gebildet wird, das einen niedrigeren spezifischen Widerstand als das Substrat 11 hat. Der Deutlichkeit halber ist in F i g.r) die maskierende Oxydschicht auf der Substrutobcrflächc 13 nicht dargestellt. Die maskierende Oxydschicht wirt nach Diffusion des Phosphors und des Bors entfernt um eine aus p-leitendem Silizium bestehende epitaktisclu Schicht 14 mit einer Dicke von 5 um und einen spezifischen Widerstand von 5 Ω ■ cm wird cpituktiscl auf der Siibstratoberflächr 1.1 nierdergeschlagen. Du Schicht 14 vergräbt somit die n1 ' leitenden /oncn I und das ρ leitende Raster 27. Wenn die llcdini'imgci unter denen die epitaktische Ablagerung stattfinde derartig sind, daß der Phosphor in den Zonen 12 in di Ciasphase hineindiffundierl und wiederum auf dt Oberfläche nioderp,eschlayeii wird, wird durch du Vorhandensein des p-lcitciulcn Rasters 27, das jede di Zonen 12 umgibt, die Bildung eines ununterbrochene η leitenden Filmes auf der Oberfläche verbinden, wc eine peringc Menge der Borkon/enttation auf de
7IISI MlI/
ίο
p-leitenden Raster 27 in die darauf liegenden Teile der niedergeschlagenen Schicht hineindiffundieren wird, wodurch eine Akzeptorkonzentration erhalten wird, die größer als die wiederum niedergeschlagene Donatorkonzentration ist. Die niedergeschlagene Schicht besteht nun völlig aus ρ--leitendem Material und die Bildung eines parasitären η-leitenden Kanals zwischen den η + +-leitenden vergrabenen Zonen wird verhindert. Während und nach der Ablagerung der Schicht 14 wird der Phosphor in den vergrabenen Zonen 12 weiter in das Substrat 11 und in Teile der darauf liegenden epitaktischen Schicht 14 hineindiffundiert. Dadurch wird die Struktur nach F i g. 6 erhalten, bei der die ursprüngliche Substratoberfläche 13 mit einer gestrichelten Linie angedeutet ist. Der Phosphor ist diffundiert, um die Teile der epitaktischen Schicht oberhalb der vergrabenen Zonen 12 völlig in den n-Leitfähigkeitstyp umzuwandeln. Diese diffundierte Phosphorkonzentration begrenzt somit η-leitende Inseln 16 in der ρ--leitenden epitaktischen Schicht 14. Diese Inseln erstrecken sich infolge der Diffusion von Phosphor in das ρ--leitende Substrat 11 weiter in diesem Substrat und enthalten je eine η+-leitende vergrabene Zone 17, in der die Phosphorkonzentration geringer als in den ursprünglich gebildeten η+ +-leitenden Zonen 12 ist. Daher werden die Zonen 12 und 17 als η + ' -leitende bzw. als η + -leitende Zonen bezeichnet; die Zonen 17 in F i g. 6 sind gestrichelt dargestellt.
Nach der Bildung der η-leitenden Inseln 16 in der ρ -leitenden epitaktischen Schicht 14 werden Schaltungselemente in den Inseln 16 gebildet. Fig.7 zeigt einen bipolaren npn-Transistor, der in jeder der beiden im Schnitt dargestellten Inseln 14 gebildet wird. Die Transistoren enthalten je eine diffundierte p-leitende Basiszone 18 und eine diffundierte η+ -leitende Emitterzone 19. Die Basiszone 18 wird innerhalb der Insel 16 von der η-leitenden Kollektorzone umgeben, während die Basiszone 18 ihrerseits die Emitterzone 19 umschließt. Der Kollektor/Basisübergang 20 und der Emitter/Basisübergang 21 enden beide an der Oberfläche 22 der epitaktischen Schicht unter einer Siliziumoxydschicht, die der Deutlichkeit halber in der Figur nicht dargestellt ist. Ohmsche Kontakte mit Oberilächenteilen der Emitter- und Basiszonen werden mit Hilfe von Metallschichtteilen gebildet, die sich in öffnungen in der Siliziumoxydschicht erstrecken. Ein ohmscher Kontakt mit der Kolleklorzone wird mit Hilfe eines weiteren Mctallschichltciics in einer Öffnung in der Siliziumoxydschicht über einer η ' -leitenden diffundierten Kollektorkonlakt/onc 24 gebildet.
Eine elektrische Isolierung der Transistoren in der integrierten Halbleiteranordnung wird beim Betrieb dadurch erhalten, daß die pn-Übcrgilnge zwischen den Kollcktorzonen in den n-leitendcn Inseln 16 und dem ρ leitenden Substrat 11 und dem übrigen ρ -leitenden Teil der epitaktischen Schicht 14 in der Spcrrichlung vorgespannt werden. Das ρ -leitende Substrat 11 und der Teil der epitaktischen Schicht 14 haben einen hohen spezifischen Widerstand, so daß die Kapazität pro Obcrflilchencinhcit der isolierenden Übergänge niedrig ist, weil sich die zu diesen Übergangen gehörigen Vcrarmiingsschichtcn über einen großen Abstand in dem ρ -leitenden Material erstrecken können. Dadurch wird eine Verbesserung der Kennlinien der Schaltung erzielt. Außerdem wird durch das Vorhandensein der η · -leitenden vergrabenen Zonen 17 in den Kollcktorzonen ein niedriger Kollektor-Rcihcnwidcrstand in seitlicher Richtung erhalten. Der Kollcklor-Rcihcnwiderstand in der Dickenrichtung der epitaktischen Schicht ist gering, weil die Donatorkonzentration in der Kollektorzone von dem Kollektor/Basisübergang 20 her zu den η+ -leitenden vergrabenen Zonen 17 progressiv zunimmt.
F i g. 8 zeigt eine Variante der integrierten Halbleiteranordnung nach F i g. 7, bei der entsprechende Zonen mit den gleichen Bezugsziffern bezeichnet sind. In dieser Schaltung befindet sich der Kollektorkontakt auf einer η+ -leitenden diffundierten Zone 26 in der Kollektorzone, welche Zone 26 sich in der epitaktischen Schicht von der Oberfläche 22 zu der vergrabenen Zone 17 erstreckt. Dadurch wird die Möglichkeit zum Erhalten eines niedrigen Kollektor-Reihenwiderstandes in der Querrichtung vergrößert. Überdies ist in der Oberfläche 22 der epitaktischen Schicht 14 ein p-leitendes Raster 28 angebracht, um zu verhindern, daß ununterbrochene parasitäre η-leitende Oberflächeninvejsionsschichten zwischen den benachbarten Inseln 16 gebildet werden.
Nach den Fig.9-11 besteht das Ausgangsmaterial bei der Herstellung der integrierten Halbleiteranordnung aus einem Substrat 31 aus ρ--leitendem Silizium mit einer Dicke von 200 μίτι und einem spezifischen Widerstand von 40 Ω · cm. Auf ähnliche Weise wie bei der oben beschriebenen Ausführungsform werden n+ +-leitende Zonen und ein p-leitendes Raster 47 in der Oberfläche 33 des Substrates 31 gebildet. Phosphor wird als Donator in das Substrat zur Bildung der n+ +-leitenden vergrabenen Zonen hineindiffundiert, während mit Hilfe des Dotierungsstoffes Bor das Raster 47 gebildet wird. Dann wird eine p--leitende epitaktische Schicht 34 aus Silizium mit einer Dicke von 7 μηι und einem spezifischen Widerstand von 5 Ω · cm epitaktisch auf der Substratoberfläche 33 niedergeschlagen. Auf diese Weise vergräbt die ρ--leitende Schicht 34 die diffundierten n+ +-leitenden Schichten und das p-leitende Raster 47. Während und nach der Ablagerung dar ρ--leitenden Schicht 34 wird der Phosphor in den vergrabenen n++-leitenden Schichten weiter in das Substrat 31 und in Teile der darauf liegender epitaktischen Schicht 34 hineindiffundiert. Fig.9 zcigi den Halbleiterkörper nach dieser Phosphordiffusion wobei die Phosphorkonzentration in der vergrabener Schicht abgenommen hat; diese Schichten werden nur als η+ -leitende Schichten 34 bezeichnet. Die Phosphor diffusion genügt nicht, um den darauf liegenden Teil dci epitaktischen Schicht 34 über seine ganze Dicke in der n-Leitungstyp umzuwandeln, so daß isolierte n-leitendi Teile 36 sich in der epitaktischen Schicht 34 befinden Wie in der oben beschriebenen Ausführungsforn verhindert das p-lcitendc Raster 47 mit niedrigeren spezifischem Widerstand die Bildung eines ununterbro chenen parasitären n-lcitenden Kanals zwischen dci benachbarten η'-leitenden Zonen, welcher Kanal siel bilden könnte, wenn aus den η' ' -leitenden vergrabe non Zonen in die Gasphase hincindiffundierter Phos phor wiederum auf der ganzen Oberfläche niederge schlagen werden würde.
Dann werden diffundierte η · -leitende, an de Oberfläche liegende Ringzonen 37 zwischen de Oberfläche der epitaktischen Schicht und den diffu" dienen n-lcitcndcn Teilen 36 in der Schicht 34 gcbilde Die Ringzonen 37 bilden also zusammen mit de n-lcitcndcn Teilen 36 Inseln in der epitaktischen Schieb 34, die im wesentlichen n-lcitcnd sind und isoliert ρ -leitende, an der Oberfläche liegende Teile 3 enthalten. Fig. 10 zeigt den Körper nach der Bildun der Zonen 37. In diesen Inseln werden nnn-Transistorc
durch übliche Diffusionstechniken gebildet, bei denen eine Maskierungsschicht aus Siliziumoxyd auf der Oberfläche der epitaktischen Schicht angebracht ist. Die Akzeptordiffusion zur Bildung der Basiszone wird derart durchgeführt, daß der Kollektor/Basisübergang teilweise innerhalb des η-leitenden Teiles 36 liegt, der sich durch Diffusion von Phosphor aus der vergrabenen Schicht gebildet hat. Die benachbarten Teile des Kollektor/Basisübergangs sind Teile der pn-Übergänge, die zuvor zwischen den p--leitenden Oberflächenzonen 38 und dem η-leitenden Teil 36 und der Zone 37 gebildet worden sind. Der Kollektorkontakt ist auf einem Oberflächenteil der η+ -leitenden Zone 37 angebracht. In bezug auf die niedrige Kapazität pro Oberflächeneinheit der isolierenden pn-Übergänge zwischen den η-leitenden Kollektorzonen und dem ρ--leitenden Material des Substrats 31 und der Schicht 34 werden die gleichen Vorteile wie bei den bereits beschriebenen Ausführungsformen erhalten. Auch durch das Vorhandensein der η+ -leitenden vergrabenen Schichten 35 ist der Kollektor-Reihenwiderstand der Transistoren gering.
Fig. 12 zeigt eine Variante der integrierten Halbleiteranordnung nach Fig. 11, bei der entsprechende Zonen mit den gleichen Bezugsziffern bezeichnet sind. In dieser Anordnung befindet sich der Kollektorkontakt auf einer η+ -leitenden diffundierten Randzone 46 der Kollektorzone, welche Randzone 46 sich in der epitaktischen Schicht von der Oberfläche bis zu der vergrabenen Schicht 35 erstreckt. Dadurch wird die Möglichkeit zum Erhalten eines niedrigen Kollektor-Reihenwiderstandes in der Querrichtung noch weiter vergrößert. Außerdem befindet sich auf der Oberfläche der epitaktischen Schicht 34 eine p-leitende Zone 48 in Form eines Rasters, wodurch verhindert wird, daß sich ununterbrochene parasitäre η-leitende Oberflächeninversionsschichten zwischen den benachbarten Inseln 36 in der Schicht 34 bilden.
Noch viele andere Abarten der in den Inseln in den epitaktischen Schichten liegenden Transistoren sind möglich. Zum Beispiel kann die Dotierungskonzentration in der Kollektorzone entsprechend einer besonderen Struktur profiliert sein. Dies kann dadurch erzielt werden, daß in die n++ -leitende vergrabene Zone eine Donatorkonzentration gegeben wird, die an der Stelle desjenigen Teiles der erwähnten Zone, der unmittelbar unter der Emitterzone zur Anlage kommen muß, größer als an der Stelle der benachbarten Teile der vergrabenen Zone ist. Auch können in der vergrabenen Zone zwei verschiedene Donatorclemcntc mit verschicdenen Diffusionsgeschwindigkeiten Anwendung finden, wobei das Element mit der höchsten Diffusionsgeschwindigkeit örtlich in denjenigen Teil der vergrabenen Zone gegeben wird, der unmittelbar unter der Emitterzone zur Anlage kommen muß.
Die integrierte Halbleiteranordnung nach Fig. 13 enthalt zwei Feldeffekttransistoren vom Anrcichcrungstyp mit isolierter Steuerelektrode, deren Polaritäten einander entgegengesetzt sind, und zwar einen Feldeffekttransistor mit einem nleitcndcn Kanal und einen Feldeffekttransistor mit einem p-lcitcndcn Kanal. Der Halbleiterkörper enthalt ein Substrat 61 aus η -leitendem Silizium. In der Oberfläche 62 des Substrates 61 befindet sich eine ρ' -leitende diffundierte vergrabene Zone 63, die als diffundiertes Akzcptorclcment Bor enthalt, wahrend eine n-lcitcndc diffundierte Zone 81 die Zone 63 umgibt. Auf der Substratobcrflachc 62 befindet sich eine aus η -leitendem Silizium bestehende epitaktische Schicht 64. Eine p-leitende Insel 65 liegt in der Schicht 64, wobei der p-Leitfähigkeitstyp der Insel auf eine Konzentration an Bor zurückzuführen ist, das aus der vergrabenen Schicht 63 in die Schicht 64 hineindiffundiert ist. Das Bor ist auch aus der vergrabenen Schicht 63 weiter in das Substrat 61 hineindiffundiert, wie in der Figur dargestellt ist. Die η-leitende diffundierte Zone 81 verhindert, daß ein ununterbrochener parasitärer p-leitender Kanal zwisehen der p-leitenden Insel 65 und einer weiteren (nicht dargestellten) p-leitenden, ein weiteres Schaltungselement enthaltenden Insel gebildet wird. Dieser Kanal könnte sich bilden, wenn die Bedingungen, unter denen die epitaktische Ablagerung stattfindet, derartig sind, daß Bor in der vergrabenen Zone in die Gasphase hineindiffundiert und wiederum auf der ganzen Oberfliehe niedergeschlagen wird. Die n-Ieitende Zone Sl liefert eine Diffusionsquelle von Phosphor, der in die darauf liegenden Teile der epitaktischen Schicht hineindiffundiert wird, so daß in diesen Teilen die Donatorkonzentration größer als eine etwa wiederum niedergeschlagene Akzeptorkonzentration ist. In der Insel 65 befindet sich ein Feldeffekttransistor mit einem η-leitenden Kanal, der η+ -leitende diffundierte Source- und Drainzonen 66 und 67 enthält. Auf der Oberfläche der epitaktischen Schicht 64 befindet sich eine Siliziumoxydschicht 68, in der Öffnungen angebracht sind, die aus Metallschichten bestehende ohmsche Kontakte 69 und 70 mit den η+ -leitenden Source- und Drainzonen 66 bzw. 67 enthalten. Auf der Siliziumoxydschicht 68 ist zwischen den Source- und Drainzonen eine aus einer Metallschicht bestehende Gateelektrode 71 angebracht.
In der epitaktischen Schicht 64 befindet sich ein komplementärer Feldeffekttransistor mit einem p-leitenden Kanal, der ρ+ -leitende diffundierte Source- und Drainzonen 72 und 73, aus Metallschichten bestehende ohmsche Kontakte 74 und 75 mit den Source- und Drainzonen 72 bzw. 73 und eine Gateelektrode 76 enthält. Diese Anordnung hat die gleichen Vorteile wie die bereits beschriebenen Anordnungen mit bipolaren Transistoren in bezug auf die Verbesserung in Eigenschaften im Zusammenhang mit der Trennung und Isolierung von Schaltungselemente^, sie weist jedoch außerdem noch Vorteile in bezug auf die durch den besonderen Aufbau erhaltene Einfachheit der Herstellung auf.
Fig. 14 zeigt eine integrierte Halbleiteranordnung die einen Feldeffekttransistor mit η-leitendem Kana
so und einen Feldeffekttransistor mit p-leitendcm Kana enthält und die eine Variante der Anordnung nacl Fig. 13 ist; entsprechende Zonen sind hier mit dei gleichen Bezugsziffern bezeichnet. Eine η' -leitend« Zone 82 befindet sich in der Oberfläche der epitakti sehen Schicht 64, wodurch verhindert wird, daß sich ei ununterbrochener parasitärer p-lcilcndcr Oberflächen kanal zwischen der Insel 65 und den ρ'-leitenden Zn und Abflußzonen 72 und 73 bildet. Die η · -leitende Zon 82 kann sich unter einem aus einem Metallic
<κ> bestehenden Verbindungsteil nuf der Isolierschiel erstrecken, so daß verhindert wird, daß sich ein ununterbrochene induzierte Obcrflächcninvcrsion:
schicht unter dem erwähnten Mctallschichttcil bildet.
Das Halbleiterbauelement nach Fig. 15 ist cir
fts integrierte Halbleiteranordnung mit zwei bipolare Transistoren. In dieser Schaltung wird die Isolicrun zwischen den Transistoren mit Hilfe einer sogenannte »Kollrldnrdiffusionsisolicrung« erhalten. Die Anon
nung enthält ein p~-leiterdes Substrat 90 mit einer darauf angebrachten dünnen, in diesem Falle 3 μιη dicken, p--leitencin epitaktischen Schicht 91. Die Grenzfläche zwischen dem Substrat und der epitaktischen Schicht wird mit der gestrichelten Linie 92 angedeutet. Jeder npn-Transistor enthält eine Kollektorzone, die aus einer n+ +-leitenden vergrabenen Zone 93 und einer η+ -leitenden, an der Oberfläche liegenden diffundierten Randzone 94 besteht, die sich in der Schicht 91 zwischen deren Oberfläche und der vergrabenen Zone 93 erstreckt. Die Basiszonen der Transistoren sind durch die ρ+ -leitenden Teile 95 der ursprünglichen epitaktischen Schicht gebildet, die von den η+ -leitenden Zonen 94 umgeben sind. Die Emitterzonen der Transistoren bestehen aus diffundier- ι j ten !! + -leitenden Zonen 96. Die elektrische Isolierung wird dadurch erhalten, daß die pn-Übergänge zwischen den Kollektorzonen 93, 94 und dem p--leitenden Substrat 90 und der epitaktischen Schient 91 in der Sperrichtung vorgespannt werden. Es ist einleuchtend, daß die Kapazität pro Oberflächeneinheit der isolierenden pn-Übergänge niedrig sein wird, weil die zu diesen Übergängen gehörigen Erschöpfungsschichten sich über einen großen Abstand in dem p--leitenden Substrat und der epitaktischen Schicht mit hohem spezifischem Widerstand erstrecken können.
Die Kollektor/Basisübergänge der Transistoren werden an den Stellen, wo sie sich nahezu parallel zu der Oberfläche der epitaktischen Schicht erstrecken, in der Figur derart dargestellt, daß sie in der epitaktischen Schicht liegen und sich auf Abstand von der Grenzfläche zwischen dem Substrat und der epitaktischen Schicht befinden. Dies ist darauf zurückzuführen, daß während der epitaktischen Ablagerung der Donator aus den vergrabenen Zonen 93 in die daraufliegenden Teile der niedergeschlagenen Schicht hineindiffundiert.
Nach der Erfindung ist eine p-leitende isolierende Zone 98 auf der Grenzfläche zwischen dem Substrat und der epitaktischen Schicht angebracht, wodurch verhindert wird, daß sich ein ununterbrochener parasitärer Kanal zwischen den vergrabenen Zonen 93 bildet, die einen Teil der Kollektorzonen der Transistoren bilden. Diese p-leitende isolierende Zone 98 hat einen niedrigeren spezifischen Widersland als das Substrat 90 und die epitaktische Schicht 91 und erstreckt sich über einen geringen Abstand in der epitaktischen Schicht 91. Diese Zone wird durch Diffusion von Bor in die Oberfläche des Substrates gebildet, bevor die Schicht 91 niedergeschlagen ist. Während der epitaktischen Ablagerung ist eine geringe Menge des bereits diffundierten Bors in die darauf liegenden Teile der Schicht 91 hineiiidiffundiert. Dadurch wird eine etwaige Bildung eines ununterbrochenen parasitären η-leitenden Kanals längs der Substratoberfläche verhindert, welcher Kanal sich bilden könnte, wenn die Bedingungen, unter denen die epitaktische Ablagerung stattfindet, derartig sind, daß der Donator ans den hochdotierten Zonen 93 in die Gasphase hineindiffundiert und wiederum auf der ganzen Oberfläche des Substrats niedergeschlagen wird. Die Zone 98 erstreckt sich längs der Grenzfläche zwischen dem Substrat 90 und der epitaktischen Schicht 91 in Form eines Rasters, das jede der vergrabenen Zonen 93 umgibt.
Es wurde bereits erwähnt, daß mit der Anordnung nach Fig. 15 nicht nur eine niedrige Kapazität der isolierenden Übergänge und eine verhältnismäßig einfache Herstellung, sondern auch eine sehr gedrängte Anordnung der Schaltungselemente in einem bestimmten Gebiet des Halbleiterkörpers erhalten werden kann. Die erfindungsgemäße Anbringung der isolierenden Zonen 98 beeinträchtigt nicht notwendigerweise diese gedrängte Anordnung und bestimmt nicht, wenn die Dotierungskonzentration in der Zone 98 nicht mehr als 50mal größer als die Donatorkonzentration im Substrat ist, weil in diesem Falle die p-leitende Zone 98 unmittelbar neben einer oder den beiden vergrabenen Zonen 93 liegen kann.
Fig. 16 zeigt eine Abart der Anordnung nach Fig. 15, bei der entsprechende Zonen mit den gleichen Bezugsziffern bezeichnet sind. In dieser Anordnung besteht die p-leitende isolierende Zone, die zur Verhinderung der Bildung eines ununterbrochenen parasitären η-leitenden Kanals zwischen den vergrabe nen Zonen 93 angebracht ist, aus einer p-leitenden Schicht 99 auf dem Substrat 90, welche Schicht durch Diffusion von Bor in die Substratoberfläche gebildet wird, bevor die epitaktische Schicht 91 angebracht ist. Mit dieser Konfiguration läßt sich eine sehr gedrängte Anordnung der Schaltungselemente erhalten. Die Akzeptorkonzentration in der diffundierten Schicht 99 soll aber nicht zu hoch, z. B. nicht mehr als 50mal größer als die Akzeptorkonzentration in dem Substrat und in der epitaktischen Schicht gewählt werden, weil sonst die Transistorkennlinien beeinträchtigt werden. Ferner enthält die Anordnung nach Fig. 16 eine diffundierte p-leitende Zone 100 auf der Oberfläche der epitaktischen Schicht 91. Die diffundierte Zone weist einen abgestuften Dotierungskonzentrationsgrad in den Basiszonen der Transistoren auf, wodurch eine Schaltung mit besseren Transistorkennlinien als die Anordnung nach Fig. 15 erhalten wird.
Hierzu 5 Blatt Zeichnungen

Claims (15)

Λ / i Patentansprüche:
1. Verfahren zur Herstellung einer integrierten Halbleiteranordnung mit mindestens zwei in elek- S trisch isolierenden Inseln angeordneten Halbleiterschaltungselementen, bei dem zunächst auf der Oberfläche eines Halbleitersubstrats des einen Leitungstyps durch örtliches Anbringen von Dotierungsmaterial des entgegengesetzten Le'uungstyps zwei getrennte hochdotierte Zonen gebildet werden, und dann eine epitaktische Schicht des einen Leitungstyps auf der Oberfläche des Halbleitersubstrats unter derartigen Bedingungen abgelagert wird, daß Dotierungsmaterial aus den voneinander getrennten hochdotierten Zonen in die epitaktische Schicht diffundiert und zumindest teilweise die isolierenden Inseln des entgegengesetzten Leitungstyps bildet, in denen schließlich die Halbleiterschaltungselemente ausgebildet werden, dadurch gekennzeichnet, daß vor der Ablagerung der epitaktischen Schicht (14) auf der Oberfläche (13) des Halbleitersubstrats (11) eine isolierende Zone (27) des einen Leitungstyps mit einem niedrigeren spezifischen elektrischen Widerstand als dem des Halbleitersubstrats und der epitaktischen Schicht ausgebildet wird, die die Bildung eines parasitären Kanals des entgegengesetzten Leitungstyps zwischen den voneinander getrennten hochdotierten Zonen (17) beim Ausdiffundieren von Dotierungsmaterial aus diesen Zonen in die epitaktische Schicht verhindert.
2. Verfahren nach Anspruch I. dadurch gekennzeichnet, daß die isolierende Zone '27) durch örtliche Dotierung in einem Teil der Oberfläche (13) des Halbleitersubstrats (11) gebildet wird, der das Gebiet, in dem mindestens eine der Zonen des entgegengesetzten Leitungstyps angebracht ist oder angebracht werden soll, umgibt.
3. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß die isolierende Zone (99) dadurch gebildet wird, daß eine Schicht niedrigen spezifischen Widerstands vom einen Leitungstyp auf der Oberfläche (92) des Halbleitersubstrats (90) angebracht wird.
4. Verfahren nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß die Inseln (35, 36, 37) vom entgegengesetzten Leitungstyp in der epitaktischen Schicht (34) derart gebildet werden, daß sich die durch Diffusion des Dotierungsmaterials aus den vergrabenen Zonen (35) gebildeten Zonen (36) vom entgegengesetzten Leitungstyp von dem Substrat (31) in Richtung der vom Substrat abgekehrten Oberfläche der epitaktischen Schicht (34) nur über einen Teil der Dicke dieser Schicht erstrecken, und daß in der epitaktischen Schicht an der Oberfläche liegende Zonen (37) vom entgegengesetzten Leitungstyp gebildet werden, die sich zu den diffundierten Zonen (36) vom entgegengesetzten Leitungstyp erstrecken.
5. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß in einem an der Oberfläche liegenden Teil der epitaktischen Schicht (14), in dem sich die Inseln (16) bis zu der Oberfläche (22) erstrecken, für Kontaktierungszwecke diffundierte Zonen (24) mit niedrigem spezifischem Widerstand vom entgegengesetzten Leitungstyp gebildet werden.
6. Verfahren nach Anspruch 5, dadurch gekennzeichnet, daß sich die diffundierten Zonen (24) mit niedrigem spezifischem Widerstand vom entgegengesetzten Leitungstyp in der epitaktischen Schicht (14) bis zu den vergrabenen Zonen (27) vom entgegengesetzten Leitungstyp erstrecken.
7. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß an der vom Substrat (II) abgekehrten Oberfläche (22) der epitaktischen Schicht (14) eine Zone (28) vom einen Leitungstyp mit niedrigem spezifischem Widerstand angebracht wird, die verhindert, daß in der epitaktischen Schicht ein ununterbrochener, parasitärer Oberflächenkanal vom entgegengesetzten Leitungstyp zwischen den Inseln (16) vom entgegengesetzten Leitungstyp gebildet wird.
8. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß die vergrabenen Zonen (35) vom entgegengesetzten Leitungstyp einen Teil der Kollektorzonen (35, 36, 37) bipolarer Transistoren bilden, wobei jede Kollektorzone eine an der vom Substrat abgekehrten Oberfläche der epitaktischen Schicht liegende Ringzone (37) vom entgegengesetzten Leitungstyp enthält, die sich in der epitaktischen Schicht (34) zwischen der vergrabenen Zone (35, 36) und der Oberfläche erstreckt, während sich die Basiszone des Transistors in einer Insel vom einen Leitungsityp der epitaktischen Schicht (34) befindet, welche Insel innerhalb der zur Kollektorzone (35, 36, 37) gehörenden Ringzone (37) liegt, wobei die Emitterzone (N+) des Transistors aus einer Zone vom entgegengesetzten Leitungstyp besteht, die sich in der Insel von der Oberfläche her erstreckt.
9. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß in mindestens einer der Inseln (65) vom entgegengesetzten Leitungstyp ein Feldeffekttransistor mit isolierter Steuerelektrode liegt, der Source- (66) und Drainzonen (67) mit niedrigem spezifischem Widerstand vom einen Leitungstyp, die sich in der epitaktischen Schicht (64) von deren vom Substrat (61) abgekehrten Oberfläche her erstrecken, sowie eine zwischen diesen Zonen an der Oberfläche der epitaktischen Schicht liegende Kanalzone, sowie eine Torelektrode (71), die von der Kanalzone durch ein Isoliermaterial (68) getrennt ist, enthält.
10. Verfahren nach Anspruch 9, dadurch gekennzeichnet, daß in der epitaktischen Schicht (64) außerhalb der den Feldeffekttransistor enthaltenden Insel (65) mindestens ein Feldeffekttransistor mit isolierter Steuerelektrode (72, 73, 76) erzeugt wird, dessen Polarität der des in der Insel (65) liegenden Feldeffekttransistors (66, 77, 71) mit isolierter Steuerelektrode entgegengesetzt ist.
11. Verfahren nach einem der Ansprüche 1 bis 10, dadurch gekennzeichnet, daß die isolierende vergrabene Zone (27) so erzeugt wird, daß sie an der Grenzfläche zwischen dem Halbleitersubstrat (11) und der epitaktischen Schicht (14) mindestens eine der beiden hochdotierten vergrabenen Zonen (12) vom entgegengesetzten Leitungstyp völlig umgibt.
12. Verfahren nach Anspruch 11, dadurch gekennzeichnet, daß die isolierende vergrabene Zone (27) in Form eines Gitters erzeugt wird, wobei die beiden hochdotierten vergrabenen Zonen (12) vom entgegengesetzten Leitungstyp in verschiedenen Löchern des Gitters liegen.
13. Verfahren nach Anspruch 12, dadurch gekennzeichnet, daß die isolierende vergrabene Zone (99) in einer Oberflächenschicht niedrigen spezifischen Widerstands des Halbleitersubstrats (90) erzeugt wird.
14. Verfahren nach Anspruch 13, dadurch gekennzeichnet, daß die Oberflächenschicht auf dem Halbleitersubstrat (90) epitaktisch niedergeschlagen wird.
15. Verfahren nach Anspruch 13, dadurch gekennzeichnet, daß die Oberflächenschicht durch Diffusion erzeugt wird.
Insel in der η-leitenden epitaktischen Schicht die Kollektorzone. Infolge des Vorhandenseins des p-leitenden Substrats muß sich der Kollektorkontakt auf der Oberfläche der epitaktischen Schicht befinden. Zur Verbesserung der Transistorkennlinien kann eine sogenannte »vergrabene Schicht« (die nachstehend auch als »vergrabene Zone« bezeichnet wird), die aus einer η+ -leitenden Zone besteht, auf der Oberfläche des Substrats unter demjenigen Teil der Insel angebracht ο sein, in dem sich der Transistor befindet. Dadurch wird die Lateralleitung in der Kollektorzone verbessert. Außerdem kann sich eine η+ -leitende Zone von dem Kollektorkontakt auf der Oberfläche her durch die Kollektorzone hin bis zu der η+ -leitenden vergrabenen Schicht erstrecken.
DE1944793A 1968-08-30 1969-09-01 Verfahren zur Herstellung einer integrierten Halbleiteranordnung Expired DE1944793C3 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
GB41476/68A GB1280022A (en) 1968-08-30 1968-08-30 Improvements in and relating to semiconductor devices

Publications (3)

Publication Number Publication Date
DE1944793A1 DE1944793A1 (de) 1970-05-06
DE1944793B2 true DE1944793B2 (de) 1977-10-06
DE1944793C3 DE1944793C3 (de) 1979-06-07

Family

ID=10419864

Family Applications (1)

Application Number Title Priority Date Filing Date
DE1944793A Expired DE1944793C3 (de) 1968-08-30 1969-09-01 Verfahren zur Herstellung einer integrierten Halbleiteranordnung

Country Status (9)

Country Link
US (1) US3748545A (de)
BE (1) BE738309A (de)
CA (1) CA993119A (de)
CH (1) CH508278A (de)
DE (1) DE1944793C3 (de)
FR (1) FR2017125A1 (de)
GB (1) GB1280022A (de)
NL (1) NL6913300A (de)
SE (1) SE362540B (de)

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3885998A (en) * 1969-12-05 1975-05-27 Siemens Ag Method for the simultaneous formation of semiconductor components with individually tailored isolation regions
IT947674B (it) * 1971-04-28 1973-05-30 Ibm Tecnica di diffusione epitassiale per la fabbricazione di transisto ri bipolari e transistori fet
US4032372A (en) * 1971-04-28 1977-06-28 International Business Machines Corporation Epitaxial outdiffusion technique for integrated bipolar and field effect transistors
US3993512A (en) * 1971-11-22 1976-11-23 U.S. Philips Corporation Method of manufacturing an integrated circuit utilizing outdiffusion and multiple layer epitaxy
GB1361303A (en) * 1972-02-11 1974-07-24 Ferranti Ltd Manufacture of semiconductor devices
US3945032A (en) * 1972-05-30 1976-03-16 Ferranti Limited Semiconductor integrated circuit device having a conductive plane and a diffused network of conductive tracks
US3881179A (en) * 1972-08-23 1975-04-29 Motorola Inc Zener diode structure having three terminals
US3793088A (en) * 1972-11-15 1974-02-19 Bell Telephone Labor Inc Compatible pnp and npn devices in an integrated circuit
US3841918A (en) * 1972-12-01 1974-10-15 Bell Telephone Labor Inc Method of integrated circuit fabrication
US3992232A (en) * 1973-08-06 1976-11-16 Hitachi, Ltd. Method of manufacturing semiconductor device having oxide isolation structure and guard ring
US3920481A (en) * 1974-06-03 1975-11-18 Fairchild Camera Instr Co Process for fabricating insulated gate field effect transistor structure
JPS51135385A (en) * 1975-03-06 1976-11-24 Texas Instruments Inc Method of producing semiconductor device
US4028717A (en) * 1975-09-22 1977-06-07 Ibm Corporation Field effect transistor having improved threshold stability
US4203126A (en) * 1975-11-13 1980-05-13 Siliconix, Inc. CMOS structure and method utilizing retarded electric field for minimum latch-up
US4205330A (en) * 1977-04-01 1980-05-27 National Semiconductor Corporation Method of manufacturing a low voltage n-channel MOSFET device
US4168997A (en) * 1978-10-10 1979-09-25 National Semiconductor Corporation Method for making integrated circuit transistors with isolation and substrate connected collectors utilizing simultaneous outdiffusion to convert an epitaxial layer
JPS5574059U (de) * 1978-11-15 1980-05-21
JPS58225663A (ja) * 1982-06-23 1983-12-27 Toshiba Corp 半導体装置の製造方法
US5529939A (en) * 1986-09-26 1996-06-25 Analog Devices, Incorporated Method of making an integrated circuit with complementary isolated bipolar transistors
JP2575876B2 (ja) * 1989-05-17 1997-01-29 株式会社東芝 半導体装置
US5227654A (en) * 1989-05-17 1993-07-13 Kabushiki Kaisha Toshiba Semiconductor device with improved collector structure
JP3017809B2 (ja) * 1991-01-09 2000-03-13 株式会社東芝 アナログ・デジタル混載半導体集積回路装置
US20220375874A1 (en) * 2021-03-30 2022-11-24 Innoscience (Suzhou) Technology Co., Ltd. Iii nitride semiconductor devices on patterned substrates

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
USB377311I5 (de) * 1964-06-23 1900-01-01
US3386865A (en) * 1965-05-10 1968-06-04 Ibm Process of making planar semiconductor devices isolated by encapsulating oxide filled channels
US3404450A (en) * 1966-01-26 1968-10-08 Westinghouse Electric Corp Method of fabricating an integrated circuit structure including unipolar transistor and bipolar transistor portions
US3481801A (en) * 1966-10-10 1969-12-02 Frances Hugle Isolation technique for integrated circuits
US3474308A (en) * 1966-12-13 1969-10-21 Texas Instruments Inc Monolithic circuits having matched complementary transistors,sub-epitaxial and surface resistors,and n and p channel field effect transistors
US3447046A (en) * 1967-05-31 1969-05-27 Westinghouse Electric Corp Integrated complementary mos type transistor structure and method of making same

Also Published As

Publication number Publication date
CA993119A (en) 1976-07-13
NL6913300A (de) 1970-03-03
DE1944793C3 (de) 1979-06-07
GB1280022A (en) 1972-07-05
BE738309A (de) 1970-03-02
US3748545A (en) 1973-07-24
DE1944793A1 (de) 1970-05-06
CH508278A (de) 1971-05-31
SE362540B (de) 1973-12-10
FR2017125A1 (de) 1970-05-15

Similar Documents

Publication Publication Date Title
DE1944793C3 (de) Verfahren zur Herstellung einer integrierten Halbleiteranordnung
DE2212049C2 (de) Verfahren zur Herstellung einer Halbleiteranordnung und Verfahren zur Herstellung eines Transistors
DE3853778T2 (de) Verfahren zur Herstellung eines Halbleiterbauelements.
DE112015001756B4 (de) Halbleitervorrichtung mit isoliertem Gate und Verfahren zur Herstellung der Halbleitervorrichtung mit isoliertem Gate
DE2612667A1 (de) Verfahren zur herstellung dielektrisch isolierter halbleiterbereiche
DE102008051245A1 (de) Hochvolttransistor mit hoher Stromtragfähigkeit und Verfahren zur Herstellung
DE2133184A1 (de) Verfahren zum Herstellen von Halbleiterbauteilen
DE1959895A1 (de) Verfahren zur Herstellung einer Halbleiteranordnung
DE1764847A1 (de) Verfahren zur Herstellung einer Halbleitervorrichtung und nach diesem Verfahren hergestellte Halbleitervorrichtung
DE1514855C3 (de) Halbleitervorrichtung
DE2502547A1 (de) Halbleiterkoerper mit bipolartransistor und verfahren zu dessen herstellung
DE2133976B2 (de) Monolithisch integrierte Halbleiteranordnung
DE2133979B2 (de) Verfahren zur Herstellung einer Halbleiteranordnung
DE1764570B2 (de) Verfahren zur Herstellung einer Halbleitervorrichtung mit zueinander komplementären NPN- und PNP-Transistoren
DE2044863A1 (de) Verfahren zur Herstellung von Schottkydioden
DE1439758B2 (de) Verfahren zur herstellung von transistoren
DE1927876C3 (de) Halbleiteranordnung
DE2128868C3 (de) Halbleiteranordnung
DE102022208175B3 (de) Halbleitervorrichtung und verfahren zur herstellung einer halbleitervorrichtung
DE2001468A1 (de) Verfahren zur Herstellung von Halbleiterbauelementen
DE19818024A1 (de) Halbleitervorrichtung mit einer Trennstruktur für eine hohe Haltespannung
DE69210393T2 (de) Leistungsfeldeffekttransistor mit abgeschimten kanälen
DE2610208C3 (de) Verfahren zur Herstellung von Halbleiterbauelementen
DE1931201C3 (de) Verfahren zur Herstellung einer Zenerdiode
DE1764552C3 (de) Verfahren zum Herstellen einer Halbleiteranordnung mit einer Zenerdiode

Legal Events

Date Code Title Description
SH Request for examination between 03.10.1968 and 22.04.1971
C3 Grant after two publication steps (3rd publication)
8339 Ceased/non-payment of the annual fee