CN107768342B - 具有用于将电感器连接到一个或一个以上晶体管的预成形电连接部的功率开关封装 - Google Patents

具有用于将电感器连接到一个或一个以上晶体管的预成形电连接部的功率开关封装 Download PDF

Info

Publication number
CN107768342B
CN107768342B CN201710710220.7A CN201710710220A CN107768342B CN 107768342 B CN107768342 B CN 107768342B CN 201710710220 A CN201710710220 A CN 201710710220A CN 107768342 B CN107768342 B CN 107768342B
Authority
CN
China
Prior art keywords
insulating layer
transistor
transistors
conductive path
integrated circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201710710220.7A
Other languages
English (en)
Other versions
CN107768342A (zh
Inventor
赵应山
D·克拉韦特
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies North America Corp
Original Assignee
Infineon Technologies North America Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies North America Corp filed Critical Infineon Technologies North America Corp
Publication of CN107768342A publication Critical patent/CN107768342A/zh
Application granted granted Critical
Publication of CN107768342B publication Critical patent/CN107768342B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486—Via connections through the substrate with or without pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49805—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the leads being also applied on the sidewalls or the bottom of the substrate, e.g. leadless packages for surface mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68345—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during the manufacture of self supporting substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68359—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during manufacture of interconnect decals or build up layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19042—Component type being an inductor

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Geometry (AREA)
  • Dc-Dc Converters (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

在一些示例中，装置包括在第一绝缘层内的集成电路、电感器、和布置在所述第一绝缘层与所述电感器之间的第二绝缘层。所述第一绝缘层与所述第二绝缘层共享界面，所述电感器附接到所述第二绝缘层。所述装置还包括导电路径，所述导电路径被配置成用来在所述IC与所述电感器之间导电，其中，所述导电路径在所述第二绝缘层内。

Description

具有用于将电感器连接到一个或一个以上晶体管的预成形电 连接部的功率开关封装
技术领域
本发明涉及半导体封装。
背景技术
表面安装技术(SMT：Surface mount technology)是一种用于电子器件的涉及将部件和装置附接在印刷电路板(PCB：printed circuit board)之上的制造方法。部件和装置可焊接在PCB之上，以通过PCB中的迹线提供稳定性和电连接。
发明内容
在一些示例中，本公开描述了用于以下装置的技术，所述装置包括在第一绝缘层内的集成电路(IC：integrated circuit)、电感器和布置在所述第一绝缘层与所述电感器之间的第二绝缘层。所述第一绝缘层与所述第二绝缘层共享界面，并且所述电感器附接到所述第二绝缘层。装置还包括被配置成用来在IC与电感器之间导电的导电路径，其中，导电路径在第二绝缘层内。
在一些示例中，本公开描述了一种方法，所述方法包括形成第二绝缘层，在第二绝缘层内形成导电路径，以及将IC电连接到导电路径，其中，IC在第二绝缘层的外部。该方法还包括形成与第二绝缘层共享界面的第一绝缘层，其中，IC在第一绝缘层内，并将电感器电连接到第二绝缘层中的导电路径。
在一些示例中，本公开描述了功率转换器，其包括在第一绝缘层内的至少两个晶体管，其中，所述至少两个晶体管中的每个晶体管均包括控制端子和至少两个负载端子，第一晶体管的第一负载端子电耦接到功率转换器的输入节点，第一晶体管的第二负载端子电耦接到开关节点，第二晶体管的第一负载端子电耦接到开关节点，被配置成用来将信号传送到第一晶体管的控制端子和第二晶体管的控制端子的驱动器电路。功率转换器还包括电耦接到功率转换器的导电路径和输出节点的电感器，和布置在所述至少两个晶体管与电感器之间的第二绝缘层，其中，第一绝缘层与第二绝缘体共享界面。功率转换器还包括导电路径，其中，导电路径电耦接到开关节点，导电路径在第二绝缘层内。
一个或一个以上的示例的细节在附图和下文的描述中阐述。其他特征、目的和优点将从描述和附图以及从权利要求中显而易见。
附图说明
图1是根据本公开的一些示例的功率转换器的电路图。
图2-9是根据本公开的一些示例的半导体封装体的制造工艺的剖视图。
图10是根据本公开的一些示例的具有电感器的装置的剖视图。
图11是根据本公开的一些示例的具有电感器的装置的俯视图。
图12是根据本公开的一些示例，具有电感器的装置的相应于图11中的线A-A'的剖视图。
图13是根据本公开的一些示例，具有电感器的装置的相应于图11中的线B-B'的剖视图。
图14是根据本公开的一些示例，具有电感器的装置的相应于图11中的线C-C'的剖视图。
图15根据本公开的一些示例，示出用于制造包括集成电路的装置的示例技术的流程图。
具体实施方式
功率转换器可包括两个或两个以上晶体管和电感器。在印刷电路板(PCB)之上构建功率转换器可包括将包含两个或两个以上的晶体管的集成电路(IC)附接到PCB，并将作为与IC分离的模块的电感器附接到PCB。在这种配置中，IC和电感器可通过PCB中的电迹线通信。
为缩短IC与电感器之间的连接，电感器可堆叠在PCB之上的IC的顶部之上。IC可在与位于电感器与第一绝缘层之间的第二绝缘层交界的第一绝缘层内。IC与电感器之间的连接部或“导电路径”可在第二绝缘层内。通过缩短导电路径并将导电路径与PCB隔离，与将IC和电感器附接到PCB作为单独的模块相比，功率转换器可经受较少的噪声和寄生电容。
图1是根据本公开的一些示例的功率转换器2的电路图。在一些示例中，功率转换器2可包括用于将输入DC信号转换为具有较低电压的输出DC信号的半桥直流-直流(DC-DC)降压转换器。作为DC-DC降压转换器，功率转换器2可在各种应用中作为电压调节器运行。然而，本公开的技术可应用于其它电路和配置，例如包括多相功率转换器的其它功率转换器。
功率转换器2可包括可包括集成电路(IC)6的装置4。功率转换器2可包括晶体管10A、10B、电感器16、电容器20和脉冲宽度调制(PWM：pulse-width modulation)控制和驱动器12。在一些示例中，功率转换器2可包含比图1中示出的部件更多或更少的部件。功率转换器2可包括输入节点8、输出节点18和参考节点22，以及图1中未示出的其他节点。节点8、18、22可被配置成用来连接到外部部件。例如，输入节点8可连接到诸如电源的输入电压，输出节点18可连接到电子装置，参考节点22可连接到参考电压，例如参考地。在一些示例中，PWM控制和驱动器12可连接到外部电路连接到节点(图1中未示出)。
晶体管10A、10B可包括金属氧化物半导体(MOS：metal-oxide semiconductor)场效应晶体管(FET：field-effect transistor)、双极结型晶体管(BJT：bipolar junctiontransistor)、绝缘栅双极型晶体管(IGBT：insulated-gate bipolar transistor)、高电子迁移率晶体管(HEMT：high-electron-mobility transistor)、氮化镓(GaN)基晶体管、和/或使用电压进行控制的其他元件。晶体管10A、10B可包括n-型晶体管或p-型晶体管，并且晶体管10A、10B可包括纵向功率晶体管。对于纵向功率晶体管，源极端子和漏极端子可以在晶体管的相反侧或相反表面之上。纵向功率晶体管中的电流可从上到下流过晶体管。在一些示例中，晶体管10A、10B可包括诸如二极管的其它模拟装置。晶体管10A、10B还可包括与晶体管并联连接的续流二极管，以防止晶体管10A、10B的反向击穿。在一些示例中，晶体管10A、10B可作为开关或模拟装置运行。在另外的示例中，晶体管10可包括两个以上的晶体管，例如在多相功率转换器或其它更复杂的电源电路中。例如，在多相功率转换器中，功率转换器2对于每相可具有一个高压侧晶体管和一个低压侧晶体管。因此，多相功率转换器可包括一个或一个以上如图1所示的功率转换器2的复制。
图1示出具有三个端子：漏极(D)、源极(S)和栅极(G)的晶体管10A、10B。电流可基于栅极处的电压在晶体管10A、10B的漏极与源极之间流动。电流可基于晶体管10A的栅极处的电压，通过晶体管10A的漏极和源极从输入节点8流动到开关节点14。电流可基于晶体管10B的栅极处的电压，通过晶体管10B的漏极和源极从开关节点14流动到参考节点22。晶体管10A可包括高压侧晶体管，晶体管10B可包括低压侧晶体管，这是因为晶体管10B连接到参考节点22。
晶体管10A、10B可包括各种材料化合物，例如硅(Si)、碳化硅(SiC)、氮化镓(GaN)、或一种或一种以上半导体材料的任何其它组合。为利用一些电路中的更高的功率密度要求，功率转换器可在较高频率下运行。磁学中的进步和更快的开关，如氮化镓(GaN)开关，可支持更高频率转换器。这些更高频率电路与较低频率电路相比，可需要用更精确定时被发送的控制信号。
PWM控制和驱动器12可将信号和/或电压传送到晶体管10A、10B的控制端子。图1示出PWM控制和驱动器12作为一个部件，但是PWM控制电路和驱动器电路可以是分离的部件。在一些示例中，PWM控制和驱动器12，仅PWM控制电路，或仅驱动器电路可位于功率转换器2外部或IC6的外部。
电感器16可包括IC 6的外部的线圈电感器。电感器16可连接到开关节点14和输出节点18。电感器16可阻碍交流电流(AC：alternating-current)电的流动，而允许DC电在开关节点14与输出节点18之间流动。
电容器20可包括薄膜电容器、电解电容器、陶瓷电容器或在IC 6和装置4的外部的任何其他合适类型的电容器。电容器20可以是功率转换器2中的可选部件。电容器20可连接到输出节点18和参考节点22。电容器20可阻碍DC电的流动，而允许AC电在输出节点18与参考节点22之间流动。电容器20可用作在输出节点18处的电压的平滑电容器，以缓和输出节点18处的电压中的波动。
图2-9是根据本公开的一些示例的半导体封装体的制造工艺的剖视图。图2示出制造工艺的第一阶段，其可包括载体30和金属层32A-32D。载体30可用作支撑诸如金属层32A-32D的其它部件的衬底或基底。金属层32A-32D可镀覆在载体30之上，金属层32A-32D可被配置成用来导电。金属层32A-32D可延伸到页面内或延伸出页面之外，可有多于或少于四个的金属层。
图3示出制造工艺的第二阶段，其可包括使用光致抗蚀剂掩模将螺柱40A、40B镀覆在金属层32A、32D之上。螺柱40A和40B可被配置为分别利用金属层32A和32D进行导电。
图4示出制造工艺的第三阶段，其可包括在金属层32A-32D和螺柱40A、40B周围形成模制化合物50。模制化合物可沉积在载体30之上，并且可在金属层32A-32D和螺柱40A、40B周围形成层。模制化合物50可包括覆盖、在金属层32A-32D和螺柱40A、40B周围形成和/或使之牢固的半固体或可模制固体。模制化合物50可防止或阻碍螺柱40A与螺柱40B之间的电的传导。模制化合物50可包括任何合适的绝缘材料，例如层合衬底、预浸料、或环氧树脂模制化合物，其是经常用于制造PCB的二氧化硅增强或铝增强的环氧树脂层合材料。环氧树脂模制化合物可具有低于二百摄氏度的头熔的熔点，其可以比其它材料如FR-4低。环氧树脂模制化合物可在头熔之前和头熔期间的较低温度下是柔韧的。环氧树脂模制化合物在头熔之后可具有较高的熔化温度，使其在制造过程结束后具有耐热性。
螺柱40和金属层32一起可包括穿过包括模制化合物50的绝缘层的预成形导电路径。在一些示例中，在形成模制化合物50之后，螺柱40A、40B的顶部可被暴露。
图5示出制造工艺的第四阶段，其可包括从模制化合物50和金属层32A-32D去除载体30。模制化合物50可在去除载体30之后将金属层32A-32D和螺柱40A、40B保持在一起。
金属层32、螺柱40和模制化合物50可包括预制层。由金属层32和螺柱40形成的导电路径可包括预成形金属导电路径或支柱。在一些情况下，包括金属层32和螺柱40的导电路径可比激光钻孔具有更好的载流特性。激光钻孔可在一端具有具有较小厚度的圆锥形状。与预成形导电路径相比，激光钻孔可能在高开关速度下表现更差。与激光钻孔相比，预成形导电路径可具有更一致的尺寸和形状。
图6示出制造工艺的第五阶段，其可包括使用金属板和光致抗蚀剂掩模来形成焊盘60。在形成焊盘60之前，包括模制化合物50、螺柱40A、40B和金属层32A-32D的装置可被翻转倒置或“颠倒”，以将金属层32A-32D暴露在装置的顶侧之上。焊盘60可形成或“镀覆”在金属层32D的顶部之上，并被配置成用来与金属层32D和螺柱40B导电。
图7示出制造工艺的第六阶段，其可包括使用连接器74A、74B将IC 72附接到模制化合物50和金属层32A。连接器74A、74B可将IC 70支撑在模制化合物50之上。在一些示例中，连接器74A、74B可包括允许连接器74A在IC 70与金属层32A之间导电的焊料凸块、焊球、导电膏或金属柱。导电焊盘72可放置在IC 70的顶部之上。尽管图7示出延伸跨过IC 70的大部分的顶侧的导电焊盘72，导电焊盘72可覆盖IC 70的更大或更小的部分，或者导电焊盘72可包括在IC 70的顶部之上的多个导电焊盘。IC 70的背侧可以在第六阶段之前被预镀以形成导电焊盘72。
IC 70可包括所谓的“倒装芯片”，并且可包含被配置成用来与导电焊盘72和连接器74A、74B导电的两个或两个以上晶体管。IC 70中的晶体管可经历小于一伏特到高达两千伏特的电压，小于一毫安培到高达数百安培的电流。IC 70可包含与图1中的IC 4类似的电路。
图8示出制造工艺的第七阶段，其可包括沉积模制化合物80，所述模制化合物80可包括与模制化合物50不同的材料。模制化合物80的沉积可被称为“二次成型”。模制化合物80可以比模制化合物50粘性小以允许模制化合物80流入并填充IC 70下面的空间以固定IC70和连接器74A、74B。模制化合物80中的填料尺寸或颗粒尺寸可以足够小以装配在IC 70与模制化合物50之间的空间中。在一些示例中，模制化合物80可包括包封材料或环氧树脂模制化合物。在一些示例中，对于IC 70与模制化合物50之间的空间，制造工艺可包括液体底部填充或具有导电膜的各向异性带。
图9示出制造工艺的第八阶段，其可包括磨薄模制化合物80以暴露IC 70的背侧之上的导电焊盘72并暴露焊盘60。模制化合物80可包括绝缘层，因此，如图10所示，磨薄可允许焊盘60和导电焊盘72与其他外部部件导电。在磨薄之后，导电焊盘72可与焊盘60和模制化合物80共面。在一些示例中，导电焊盘72可具有小于约一百三十微米的厚度。
图10是根据本公开的一些示例的具有电感器92的装置90的剖视图。图10还示出制造工艺的第九阶段，其可包括颠倒图9所示的装置并将电感器92附接或“表面安装”到螺柱40A、40B和模制化合物50以形成装置90。电感器92可包括线圈电感器或任何其它合适的电感器。如图10所示，电感器92可具有比IC 70明显更大的体积。在一些示例中，电感器92可具有在二至二十毫米范围内的宽度和长度，而IC 70可具有在二至十毫米范围内的宽度和长度。IC 70和电感器92可具有适用于本公开的技术的任何其它尺寸。因此，IC 70之上的叠层电感器92可节省PCB之上的空间。
电感器92可包括引线94A、94B，所述引线94A、94B可导电并支撑电感器92。引线94A、94B可通过相应的连接器96A、96B附接到相应的螺柱40A、40B。连接器96A、96B可包括用于将引线94A、94B固定到相应的螺柱40A、40B的焊料、导电膏或粘合剂、或任何其它合适的材料。
根据本公开的技术，装置90可包括在包括模制化合物80的第一绝缘层内的IC 70。装置90可还包括第二绝缘层，所述第二绝缘层包括布置在第一绝缘层与电感器92之间的模制化合物50。包括模制化合物80的第一绝缘层可与电感器92可附接到的第二绝缘层共享界面。装置90还可包括导电路径，所述导电路径包括金属层32A和螺柱40A。导电路径可被配置成用来在包括模制化合物50的第二绝缘层内部在IC 70与电感器92之间导电。
导电路径可通过连接器74A、连接器96A和引线94A在IC 70与电感器92之间导电。导电路径可包括通过模制化合物50的以螺柱40A形式的金属柱、例如铜柱。连接器74A、金属层32A、螺柱40A、连接器96A和引线94A一起可包括或电连接到图1中的开关节点14。导电路径可允许IC 70与电感器92之间的垂直电流流动。
装置90可安装在PCB(图10中未示出)之上，使得模制化合物80、导电焊盘72、和焊盘60附接到PCB。导电路径可能不会与PCB中的迹线导电，这是因为模制化合物80可用作绝缘层。通过将导电路径与PCB隔离，与形成从IC 70通过PCB中的迹线到通过包括模制化合物50、80的两个绝缘层的导电路径的导电路径相比，装置90可受到更少的噪声和更短的连接。导电路径可以比通过PCB中的迹线的路径短，该较短路径可减小装置90中的寄生电容和寄生电感。导电路径还可改善开关时间。
在一些示例中，IC 70可包括两个或两个以上晶体管，每个晶体管具有两个负载端子和一个栅极端子。晶体管中的一个或一个以上可包括具有连接到IC 70的顶侧，例如连接器74A或74B的第一负载端子，和连接到IC 70的底侧，例如导电焊盘72的第二负载端子的纵向晶体管。晶体管中的一个或一个以上可包括负载端子都连接到IC 70的同一侧的横向晶体管。IC 70还可具有到参考电压和输入节点的电连接部。如图10中所示，导电焊盘72可通过PCB中的迹线提供到参考电压的电连接部，连接器74B可提供在图10的页面中或页面之外的到输入节点的电连接部。
图11是根据本公开的一些示例的具有电感器102的装置100的俯视图。电感器102可以是装置100的顶层，引线104A、104B可以在电感器102的下面并且在电感器102的侧面。引线104A、104B可被配置成用来在电感器102与装置100的较低层之间导电。线A-A'、B-B'和C-C'可以是装置100的分别相应于图12-图14的横截面。
引线104A可在电感器102与金属层106A之间导电，所述金属层106A可与IC 108A导电。金属层106A可连接到IC 108A之上的连接部110A-110C。金属层106A可类似于图10中的开关节点14和/或金属层32A。通过IC 108A之上的连接部110A-110C，金属层106A可与IC108A中的一个或一个以上晶体管导电。金属层106A和引线104A可能不会与装置100的可附接到PCB的底部导电。
引线104B可在电感器102与金属层106B之间导电，所述金属层106B可与焊盘108B导电。焊盘108B可与装置100的可附接到PCB的底部导电。引线104B、金属层106B、和焊盘108B可在操作上类似于图1中的输出节点18和图10中的引线94B、连接器96B、螺柱40B、金属层32D和焊盘60。金属层106B可不与IC 108A直接导电。焊盘108B可包括通过绝缘层112的镀柱。
金属层106C-106G可与IC 108A之上的连接部110D-110K导电。连接部110D-110K中的一个或一个以上可相应于图1中的参考节点22。连接部110D-110K中的一个或一个以上可连接到IC 108A内的用于PWM控制器或驱动器电路的电源。在一些示例中，连接部110D-110K中的一个或一个以上可连接到IC 108A外部的PWM控制器或驱动器电路。在一些示例中，IC108A可具有多于或少于十个的连接部110，装置100可具有多于或少于七个的金属层106。
图12是根据本公开的一些示例的具有电感器102的装置100的相应于图11中的线A-A'的剖视图。装置100可包含图11中示出的所有金属层106A-106G和连接部110A-110K，但图12可不示出金属层106中的一些和连接部110中的一些。金属层106和连接部110中的一些可进入页面或在页面之外，使得金属层106和连接部110中的一些可能不横穿线A-A'。
IC 108A可包括纵向晶体管或横向晶体管。纵向晶体管可在IC 108A的顶部与底部之间传导电流。如图12所示，IC 108A的顶部表面可具有连接部，使得IC 108A内的晶体管可包括横向晶体管。
连接部110在图12中示出为圆形，但是连接部110可以是用于在金属层106与IC108A之间连接和导电的任何合适的形状。在一些示例中，IC 108A可包括无引线IC，例如功率方形扁平无引线(PQFN：power quad flat no-lead)封装，使得金属层106可直接放置在IC 108A之上的电触点之上。连接部110还可包括焊料凸块或金属柱、例如铜柱。
绝缘体112被示出为单层，但可包括两个或两个以上的层，如图10所示。绝缘体112可包括任何合适的绝缘材料，包括预浸渍的复合纤维(预浸料)、层合衬底、或树脂型材料。
图13是根据本公开的一些示例的具有电感器102的装置100的相应于图11中的线B-B'的剖视图。装置100可包含如图11所示的所有金属层106A-106G和连接部110A-110K，但图13可能不示出金属层106中的一些和连接部110中的一些。金属层106和连接部110中的一些可进入页面内或在页面之外，使得金属层106和连接部110中的一些可能不横穿线B-B'。
图14是根据本公开的一些示例的具有电感器102的装置100的相应于图11中的线C-C'的剖视图。装置100可包含如图11所示的全部金属层106A-106G和连接部110A-110K，但图14可能不示出金属层106中的一些和连接部110中的一些。金属层106和连接部110中的一些可进入页面或在页面之外，使得金属层106和连接部110中的一些可不横穿线C-C'。
金属层106E-106G可连接到进入图14中的页面中或图14中的页面之外的其它部件或节点。这些部件或节点可包括输入节点，例如图1中的输入节点8、PWM控制电路、驱动器电路、或IC 108A内的用于PWM控制电路或驱动器电路的电源。
图15是根据本公开的一些示例，示出用于制造包括IC的装置的示例技术120的流程图。技术120是参照图10中的装置90来进行描述的，尽管其他部件，例如图11-图14中的装置100，可例示类似的技术。
图15的技术包括形成第二绝缘层(122)。第二绝缘层可包括模制化合物50，所述模制化合物50可包括预浸料或层合衬底。
图15的技术还包括在第二绝缘层(124)内形成导电路径。导电路径可包括金属层32A和螺柱40A。可在第二绝缘层在导电路径周围形成之前形成导电路径。
图15的技术还包括将IC 70电连接到导电路径(126)。第二绝缘层可翻转，IC 70可放置在第二绝缘层之上的连接器74A之上。可包括焊料凸块的连接器74A可用作IC 70与导电路径之间的电连接部。
图15的技术还包括与第二绝缘层(128)共享界面的第一绝缘层。第一绝缘层可包括模制化合物80，所述模制化合物80可包括在IC 70周围硬化的粘性液体或半液体。
图15的技术还包括将电感器92电连接到第二绝缘层(130)中的导电路径。电感器92可包括一个或一个以上引线94。引线94A可通过连接器96A连接到导电路径。
以下编号的示例示出本公开的一个或一个以上方面。
示例1 一种装置，其包括第一绝缘层内的IC、电感器、和布置在第一绝缘层与电感器之间的第二绝缘层。第一绝缘层与第二绝缘层共享界面，并且电感器附接到第二绝缘层。该装置还包括导电路径，所述导电路径被配置成用来在IC与电感器之间导电，其中，导电路径在第二绝缘层内。
示例2 示例1的装置，其中，IC包括至少两个晶体管、到参考电压的电连接部、到输入节点的电连接部、和到导电路径的电连接部。
示例3 示例1-2的任何组合的装置，其中，至少两个晶体管中的每个晶体管包括控制端子和两个负载端子。所述至少两个晶体管中的一个晶体管是纵向晶体管，所述纵向晶体管包括电连接到IC的顶侧的至少一个负载端子和电连接到所述IC的底侧的至少一个负载端子。
示例4 示例1-3的任何组合的装置，其中，至少两个晶体管中的每个晶体管包括横向晶体管，所述横向晶体管包括电连接到IC的顶侧或IC的底侧的至少两个负载端子。
示例5 示例1-4的任何组合的装置，其中，IC包括被配置成用来将信号传送到至少两个晶体管中的每个晶体管的控制端子的驱动器电路。
示例6 示例1-5的任何组合的装置，其中，第一晶体管包括n-型场效应晶体管(FET：field effect transistor)，第二晶体管包括n型FET。至少两个晶体管的第一晶体管的第一负载端子耦接到输入节点，第一晶体管的第二负载端子耦接到导电路径并耦接到至少两个晶体管的第二晶体管的第一负载端子。第二晶体管的第二负载端子耦接到参考电压。
示例7 示例1-6的任何组合的装置，其中，第一绝缘层包括围绕IC的包封材料，导电路径不延伸到包封材料中。
示例8 示例1-7的任何组合的装置，其中，导电路径通过焊球、导电膏、或铜柱耦接到IC。
示例9 示例1-8的任何组合的装置，其中，IC、导电路径、和电感器包括功率转换器。
示例10 示例1-9的任何组合的装置，其中，导电路径包括通过第二绝缘层的预成形铜柱；导电路径不延伸到第一绝缘层中。
示例11 一种方法包括形成第二绝缘层，在第二绝缘层内形成导电路径，并将IC电连接到导电路径，其中，IC在第二绝缘层的外部。该方法还包括形成与第二绝缘层共享界面的第一绝缘层，其中，IC在第一绝缘层内，并将电感器电连接到第二绝缘层中的导电路径。
示例12 示例11的方法，还包括将IC电连接到参考电压并将IC电连接到输入节点，其中，IC包括至少两个晶体管。
示例13 示例11-12的任何组合的方法，其中，至少两个晶体管中的每个晶体管包括控制端子和两个负载端子。所述至少两个晶体管中的一个晶体管包括纵向晶体管，其中，所述纵向晶体管包括电连接到所述IC的顶侧的至少一个负载端子，和电连接到所述IC的底侧至少一个负载端子。
示例14 示例11-13的任何组合的方法，其中，所述至少两个晶体管中的每个晶体管包括横向晶体管，所述至少两个晶体管中的每个晶体管包括电连接到IC的顶侧或IC的底侧的至少两个负载端子。
示例15 示例11-14的任何组合的方法，其中，第一晶体管包括n-型FET，第二晶体管包括n-型FET。所述至少两个晶体管的第一晶体管的第一负载端子耦接到输入节点，第一晶体管的第二负载端子耦接到导电路径并耦接到所述至少两个晶体管的第二晶体管的第一负载端子，第二晶体管的第二负载端子耦接到参考电压。
示例16 示例11-15的任何组合的方法，其中，将IC电连接到导电路径包括：将焊料沉积在接口之上的导电凸块之上；并通过熔化焊料将IC附接到焊料。
示例17 示例11-16的任何组合的方法，其中，形成导电路径在在第二绝缘层内形成导电路径之前发生。该方法还包括在形成第二绝缘层之前形成第二金属柱，其中，第二金属柱在第二绝缘层内，并且在将IC电连接到导电路径之前翻转第二绝缘层。该方法还包括在形成第一绝缘层之前形成第一金属柱，其中，第一金属柱在第一绝缘层内，并且在将电感器电连接到第二绝缘层中的导电路径之前，磨薄第一绝缘层以暴露第一金属柱。
示例18 功率转换器包括第一绝缘层内的至少两个晶体管，其中，所述至少两个晶体管中的每个晶体管包括控制端子和至少两个负载端子，第一晶体管的第一负载端子电耦接到功率转换器的输入节点，第一晶体管的第二负载端子电耦接到开关节点，第二晶体管的第一负载端子电耦接到开关节点，被配置成用来将信号传送到第一晶体管的控制端子和第二晶体管的控制端子的驱动器电路。功率转换器还包括电耦接到功率转换器的导电路径和输出节点的电感器，和布置在所述至少两个晶体管与电感器之间的第二绝缘层，其中，所述第一绝缘层与所述第二绝缘层共享界面。功率转换器还包括导电路径，其中，导电路径电耦接到开关节点，导电路径在第二绝缘层内。
示例19 示例19的功率转换器，其中，第一晶体管包括纵向n-型FET，第二晶体管包括纵向n-型FET。
示例20 示例19-20的任何组合的功率转换器，还包括围绕所述至少两个晶体管的包封材料，其中，导电路径不延伸到所述包封材料中。
已经描述了本公开的各种示例。深入考虑了所描述的***、操作、或功能的任何组合。这些和其他示例在所附权利要求的范围内。

Claims (20)

1.一种电子装置，所述电子装置包括：
导电路径；
位于第一绝缘层内的集成电路(IC)，其中，所述集成电路包括：
到参考节点的第一电连接部，
到输入节点的第二电连接部，和
到导电路径的第三电连接部；
电感器；
布置在所述第一绝缘层与所述电感器之间的第二绝缘层，其中：
所述第一绝缘层与所述第二绝缘层共享界面，
所述电感器直接表面安装到所述第二绝缘层，
所述导电路径被配置成用来在所述集成电路与所述电感器之间导电，和
所述导电路径位于所述第二绝缘层内，
其中，所述导电路径包括穿过所述第二绝缘层的预成形金属柱，所述预成形金属柱在第二绝缘层形成之前形成；以及
其中，所述电子装置包括延伸穿过第一绝缘层的焊盘，所述焊盘与第一绝缘层共面，且与通过穿过第二绝缘层的另一预成形金属柱电连接，以在电感器与外部部件之间执行电连接。
2.根据权利要求1所述的电子装置，其中，所述集成电路包括至少两个晶体管。
3.根据权利要求2所述的电子装置，其中：
所述至少两个晶体管中的每个晶体管均包括控制端子和两个负载端子；和
所述至少两个晶体管中的一个晶体管包括纵向晶体管，其中，所述纵向晶体管包括电连接到所述集成电路的顶侧的至少一个负载端子和电连接到所述集成电路的底侧的至少一个负载端子。
4.根据权利要求2所述的电子装置，其中：
所述至少两个晶体管的中的每个晶体管包括横向晶体管；和
所述至少两个晶体管的中的每个晶体管包括电连接到所述集成电路的顶侧或所述集成电路的底侧的至少两个负载端子。
5.根据权利要求2所述的电子装置，其中，所述集成电路包括驱动器电路，所述驱动器电路被配置成用来将信号传送到所述至少两个晶体管中的每个晶体管的控制端子。
6.根据权利要求3所述的电子装置，其中：
所述至少两个晶体管中的第一晶体管包括n-型场效应晶体管(FET)；
所述至少两个晶体管中的第二晶体管包括n-型场效应晶体管(FET)；
所述至少两个晶体管中的第一晶体管的第一负载端子耦接到所述输入节点；
所述第一晶体管的第二负载端子耦接到所述导电路径并耦接到所述至少两个晶体管中的第二晶体管的第一负载端子；和
所述第二晶体管的第二负载端子耦接到所述参考节点。
7.根据权利要求1所述的电子装置，其中，所述第一绝缘层包括围绕所述集成电路的包封材料，其中，所述导电路径未延伸到所述包封材料中。
8.根据权利要求1所述的电子装置，其中，所述导电路径通过焊球、导电膏或铜柱耦接到所述集成电路。
9.根据权利要求1所述的电子装置，其中，所述集成电路、所述导电路径和所述电感器包括功率转换器。
10.根据权利要求1所述的电子装置，其中，所述导电路径未延伸到所述第一绝缘层中。
11.一种用于制造电子装置的方法，所述方法包括：
形成第二绝缘层；
在所述第二绝缘层内形成导电路径；
将集成电路(IC)电连接到所述导电路径，其中，所述集成电路位于所述第二绝缘层外；
形成与所述第二绝缘层共享界面的第一绝缘层，其中，所述集成电路位于所述第一绝缘层内；
通过表面安装将电感器直接电连接到所述第二绝缘层中的导电路径；
将集成电路电连接到参考节点；和
将集成电路电连接到输入节点，
其中，所述导电路径包括穿过所述第二绝缘层的预成形金属柱，所述预成形金属柱在第二绝缘层形成之前形成；以及
其中，所述电子装置包括延伸穿过第一绝缘层的焊盘，所述焊盘与第一绝缘层共面，且与通过穿过第二绝缘层的另一预成形金属柱电连接，以在电感器与外部部件之间执行电连接。
12.根据权利要求11所述的方法，其中，所述集成电路包括至少两个晶体管。
13.根据权利要求12所述的方法，其中：
所述至少两个晶体管中的每个晶体管均包括控制端子和两个负载端子；
所述至少两个晶体管中的一个晶体管包括纵向晶体管，其中，所述纵向晶体管包括电连接到所述集成电路的顶侧的至少一个负载端子和电连接到所述集成电路的底侧的至少一个负载端子。
14.根据权利要求12所述的方法，其中：
所述至少两个晶体管中的每个晶体管包括横向晶体管；和
所述至少两个晶体管中的每个晶体管包括电连接到所述集成电路的顶侧或所述集成电路的底侧的至少两个负载端子。
15.根据权利要求13所述的方法，其中：
所述至少两个晶体管中的第一晶体管包括n-型场效应晶体管(FET)；
所述至少两个晶体管中的第二晶体管包括n-型场效应晶体管(FET)；
所述至少两个晶体管中的第一晶体管的第一负载端子耦接到所述输入节点；
所述第一晶体管的第二负载端子耦接到所述导电路径并耦接到所述至少两个晶体管中的第二晶体管的第一负载端子；和
所述第二晶体管的第二负载端子耦接到所述参考节点。
16.根据权利要求11所述的方法，其中，将所述集成电路电连接到所述导电路径包括：
将焊料沉积在所述界面之上的导电凸块上；和
通过熔化所述焊料将所述集成电路附接到所述焊料。
17.根据权利要求11所述的方法，其中，形成所述导电路径在在所述第二绝缘层内形成所述导电路径之前发生，所述方法还包括：
在形成所述第二绝缘层之前形成第二金属柱，其中，所述第二金属柱位于所述第二绝缘层内；
在将所述集成电路电连接到所述导电路径之前翻转所述第二绝缘层；
在形成所述第一绝缘层之前形成第一金属柱，其中，所述第一金属柱位于所述第一绝缘层内；和
在将所述电感器电连接到所述第二绝缘层中的导电路径之前，将所述第一绝缘层磨薄以暴露所述第一金属柱。
18.一种功率转换器，所述功率转换器包括：
位于第一绝缘层内的至少两个晶体管，其中：
所述至少两个晶体管中的每个晶体管均包括控制端子和至少两个负载端子，
所述至少两个晶体管中的第一晶体管的第一负载端子电耦接到所述功率转换器的输入节点，
第一晶体管的第二负载端子电耦接到开关节点，和
所述至少两个晶体管中的第二晶体管的第一负载端子电耦接到所述开关节点，
被配置成用来将信号传送到所述第一晶体管的控制端子和所述第二晶体管的控制端子的驱动器电路；
通过表面安装直接电耦接到所述功率转换器的导电路径和输出节点的电感器；
布置在所述至少两个晶体管与所述电感器之间的第二绝缘层，其中，所述第一绝缘层与所述第二绝缘层共享界面；和
所述导电路径，其中：
所述导电路径电耦接到所述开关节点，和
所述导电路径位于所述第二绝缘层内，
其中，所述导电路径包括穿过所述第二绝缘层的预成形金属柱，所述预成形金属柱在第二绝缘层形成之前形成；以及
其中，所述功率转换器包括延伸穿过第一绝缘层的焊盘，所述焊盘与第一绝缘层共面，且与通过穿过第二绝缘层的另一预成形金属柱电连接，以在电感器与外部部件之间执行电连接。
19.根据权利要求18所述的功率转换器，其中：
所述第一晶体管包括纵向n-型场效应晶体管(FET)；和
所述第二晶体管包括纵向n-型FET。
20.根据权利要求18所述的功率转换器，所述功率转换器还包括围绕所述至少两个晶体管的包封材料，其中，所述导电路径未延伸到所述包封材料中。
CN201710710220.7A 2016-08-19 2017-08-18 具有用于将电感器连接到一个或一个以上晶体管的预成形电连接部的功率开关封装 Active CN107768342B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US15/241,981 2016-08-19
US15/241,981 US9911720B1 (en) 2016-08-19 2016-08-19 Power switch packaging with pre-formed electrical connections for connecting inductor to one or more transistors

Publications (2)

Publication Number Publication Date
CN107768342A CN107768342A (zh) 2018-03-06
CN107768342B true CN107768342B (zh) 2021-12-10

Family

ID=61082646

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710710220.7A Active CN107768342B (zh) 2016-08-19 2017-08-18 具有用于将电感器连接到一个或一个以上晶体管的预成形电连接部的功率开关封装

Country Status (3)

Country Link
US (1) US9911720B1 (zh)
CN (1) CN107768342B (zh)
DE (1) DE102017213873B4 (zh)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10135335B2 (en) 2016-08-22 2018-11-20 Infineon Technologies Americas Corp. Powerstage attached to inductor
CN106601627A (zh) * 2016-12-21 2017-04-26 江苏长电科技股份有限公司 先封后蚀电镀铜柱导通三维封装结构的工艺方法
TWI676342B (zh) * 2018-11-29 2019-11-01 致茂電子股份有限公司 半橋電路組件及切換式電源供應器
CN111245230B (zh) * 2018-11-29 2021-06-04 致茂电子(苏州)有限公司 半桥电路组件及切换式电源供应器
US10818646B2 (en) 2019-02-13 2020-10-27 Infineon Technologies Ag Power stage device with carrier frame for power stage module and integrated inductor
US10693474B1 (en) 2019-02-14 2020-06-23 Infineon Technologies Ag PLL filter having a capacitive voltage divider
US11024702B2 (en) * 2019-03-04 2021-06-01 Cyntec Co., Ltd. Stacked electronic structure
US11915855B2 (en) * 2019-03-22 2024-02-27 Cyntec Co., Ltd. Method to form multile electrical components and a single electrical component made by the method
CN112310041B (zh) * 2019-07-29 2023-04-18 群创光电股份有限公司 电子装置及其制造方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104008980A (zh) * 2013-02-22 2014-08-27 英飞凌科技股份有限公司 半导体器件

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070029648A1 (en) 2005-08-02 2007-02-08 Texas Instruments Incorporated Enhanced multi-die package
SG132533A1 (en) 2005-11-21 2007-06-28 St Microelectronics Asia Ultra-thin quad flat no-lead (qfn) package and method of fabricating the same
DE102007034402B4 (de) 2006-12-14 2014-06-18 Advanpack Solutions Pte. Ltd. Halbleiterpackung und Herstellungsverfahren dafür
JP2008171965A (ja) 2007-01-11 2008-07-24 Fuji Electric Device Technology Co Ltd 超小型電力変換装置
US20090057822A1 (en) 2007-09-05 2009-03-05 Yenting Wen Semiconductor component and method of manufacture
US8263437B2 (en) * 2008-09-05 2012-09-11 STATS ChiPAC, Ltd. Semiconductor device and method of forming an IPD over a high-resistivity encapsulant separated from other IPDS and baseband circuit
JP2010232314A (ja) * 2009-03-26 2010-10-14 Tdk Corp 電子部品モジュール
US8039304B2 (en) * 2009-08-12 2011-10-18 Stats Chippac, Ltd. Semiconductor device and method of dual-molding die formed on opposite sides of build-up interconnect structures
US8241964B2 (en) * 2010-05-13 2012-08-14 Stats Chippac, Ltd. Semiconductor device and method of embedding bumps formed on semiconductor die into penetrable adhesive layer to reduce die shifting during encapsulation
US8445990B2 (en) * 2010-12-10 2013-05-21 Stats Chippac, Ltd. Semiconductor device and method of forming an inductor within interconnect layer vertically separated from semiconductor die
US8901755B2 (en) * 2012-03-20 2014-12-02 Stats Chippac, Ltd. Semiconductor device and method of forming conductive layer over metal substrate for electrical interconnect of semiconductor die
US9099452B2 (en) * 2013-11-08 2015-08-04 International Rectifier Corporation Semiconductor package with low profile switch node integrated heat spreader
CN103633056B (zh) 2013-12-06 2017-09-01 矽力杰半导体技术(杭州)有限公司 引线框、封装组件及其制造方法
KR101676916B1 (ko) * 2014-08-20 2016-11-16 앰코 테크놀로지 코리아 주식회사 반도체 디바이스의 제조 방법 및 이에 따른 반도체 디바이스

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104008980A (zh) * 2013-02-22 2014-08-27 英飞凌科技股份有限公司 半导体器件

Also Published As

Publication number Publication date
CN107768342A (zh) 2018-03-06
DE102017213873A1 (de) 2018-02-22
DE102017213873B4 (de) 2019-08-22
US9911720B1 (en) 2018-03-06
US20180053755A1 (en) 2018-02-22

Similar Documents

Publication Publication Date Title
CN107768342B (zh) 具有用于将电感器连接到一个或一个以上晶体管的预成形电连接部的功率开关封装
US9929079B2 (en) Leadless electronic packages for GAN devices
CN107769520B (zh) 电装置及其制造方法
US9922912B1 (en) Package for die-bridge capacitor
US10147703B2 (en) Semiconductor package for multiphase circuitry device
US10204847B2 (en) Multi-phase common contact package
US9159703B2 (en) Power converter package including vertically stacked driver IC
US10490505B2 (en) Single-sided power device package
CN107769555B (zh) 具有在一侧之上的至少五个电连接部的功率转换器
US11101221B2 (en) Input/output pins for chip-embedded substrate
US10128173B2 (en) Common contact leadframe for multiphase applications
US9576887B2 (en) Semiconductor package including conductive carrier coupled power switches
US9640474B1 (en) Power semiconductor package having power semiconductor die in a support substrate with bar vias
CN109121291B (zh) 半导体器件和用于构造半导体器件的方法
US9379050B2 (en) Electronic device
US20150249067A1 (en) Semiconductor Device Having Multiple Chips Mounted to a Carrier

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant