DE102017119239A1

DE102017119239A1 - Testschaltung für Belastungsleckverlustmessungen

Info

Publication number: DE102017119239A1
Application number: DE102017119239.5A
Authority: DE
Inventors: Emanuele Bodano
Original assignee: Infineon Technologies AG
Current assignee: Infineon Technologies AG
Priority date: 2016-08-26
Filing date: 2017-08-23
Publication date: 2018-03-01
Also published as: CN107783020A; US9970980B2; US20180059166A1; CN107783020B

Abstract

Gemäß einer Ausführungsform umfasst eine Schaltung Folgendes: eine Gate-Ansteuerschaltung; einen Ausgangstransistor und ein Gate, das mit der Gate-Ansteuerschaltung gekoppelt ist; einen normalerweise eingeschalteten Transistor mit einem Lastpfad, der mit der Gate-Ansteuerschaltung und mit dem Gate des Ausgangstransistors gekoppelt ist; und eine Pull-up-Vorrichtung, wobei der Ausgangstransistor dazu konfiguriert ist, einen Testleckstrom in einem Testmodus zu liefern, wenn eine Messspannung an einen Stromtestknoten angelegt wird, der mit dem Gate des Ausgangstransistors gekoppelt ist, und eine Ausschaltspannung an das Gate des normalerweise eingeschalteten Transistors angelegt wird; und die Gate-Ansteuerschaltung dazu konfiguriert ist, eine Gate-Ansteuerspannung zum Gate des Ausgangstransistors in einem nominalen Betriebsmodus zu liefern, wenn eine Spannung des Gates des normalerweise eingeschalteten Transistors auf eine Spannung des Pull-up-Knotens über die Pull-up-Vorrichtung hochgesetzt wird.

Description

Technisches Gebiet
Die vorliegende Offenbarung bezieht sich im Allgemeinen auf eine elektronische Vorrichtung und insbesondere auf eine Testschaltung für Belastungsleckverlustmessungen.
Hintergrund
Elektronische Vorrichtungen sind in vielen Anwendungen von Computern bis zu Kraftfahrzeugen allgegenwärtig. Im Allgemeinen weisen elektronische Vorrichtungen eine festgelegte Lebensdauer auf und es wird erwartet, dass sie innerhalb dieser Zeit nicht ausfallen.
Fertigungsdefekte können verursachen, dass elektronische Vorrichtungen von der erwarteten Leistung abweichen oder an irgendeinem Punkt während der Lebensdauer der elektronischen Vorrichtung ausfallen. Elektronische Vorrichtungen werden daher typischerweise vor deren Versand zu Kunden getestet, um sicherzustellen, dass die elektronischen Vorrichtungen innerhalb der durch ihre Spezifikation festgelegten Grenzen arbeiten.
Defekte können als intrinsische Defekte oder extrinsische Defekte eingestuft werden. Extrinsische Defekte sind jene, die direkt in der Leistung der elektronischen Vorrichtung widergespiegelt werden, und werden typischerweise während der Produktionsprüfung durch Messen der Leistung der elektronischen Vorrichtung und Vergleichen derselben mit der Spezifikation erfasst. Vorrichtungen, die an extrinsische Defekte verloren gehen, sind auch wie Kindersterblichkeit. Ein bestimmter Typ von Fertigungsdefekten kann sich jedoch nicht während der anfänglichen Prüfung als Ausfall bei der normalen Verwendung zeigen, sondern kann verursachen, dass eine Anwendung später im Leben der elektronischen Vorrichtung ausfällt. Solche Defekte sind als intrinsische Defekte bekannt und können in bestimmten Typen von Belastungsprüfung erfasst werden. Vorrichtungen, die an extrinsische Defekte verloren gehen, sind auch wie Erwachsenensterblichkeit.
Häufig ist es erwünscht, elektronische Vorrichtungen mit intrinsischen Defekten vor deren Versand zu Kunden auszusondern, um Systemausfälle in Anwendungen unter Verwendung von solchen elektronischen Vorrichtungen zu vermeiden.
Zusammenfassung
Diese Aufgabe wird von den Merkmalen der unabhängigen Patentansprüche gelöst. Die Merkmale der abhängigen Patentansprüche definieren Ausführungsformen.
Gemäß einer Ausführungsform umfasst eine Schaltung Folgendes: eine Gate-Ansteuerschaltung; einen Ausgangstransistor mit einem ersten Lastpfad, der zwischen einen Versorgungsknoten und einen Ausgangsknoten gekoppelt ist, und einem Gate, das mit der Gaste-Ansteuerschaltung gekoppelt ist; einen normalerweise eingeschalteten Transistor mit einem zweiten Lastpfad, der mit der Gate-Ansteuerschaltung und mit dem Gate des Ausgangstransistors gekoppelt ist; und eine Pull-up-Vorrichtung, die zwischen ein Gate des normalerweise eingeschalteten Transistors und einen Pull-up-Knoten gekoppelt ist, wobei der Ausgangstransistor dazu konfiguriert ist, einen Testleckstrom in einem Testmodus zu liefern, wenn eine Messspannung an einen Stromtestknoten angelegt wird, der mit dem Gate des Ausgangstransistors gekoppelt ist, und eine Ausschaltspannung an das Gate des normalerweise eingeschalteten Transistors angelegt wird. Die Gate-Ansteuerschaltung ist dazu konfiguriert, eine Gate-Ansteuerspannung zum Gate des Ausgangstransistors in einem nominalen Betriebsmodus zu liefern, wenn eine Spannung des Gates des normalerweise eingeschalteten Transistors auf eine Spannung des Pull-up-Knotens über die Pull-up-Vorrichtung hochgesetzt wird.
Kurzbeschreibung der Zeichnungen
Für ein vollständigeres Verständnis der vorliegenden Erfindung und von deren Vorteilen wird nun auf die folgenden Beschreibungen in Verbindung mit den begleitenden Zeichnungen Bezug genommen, in denen:
1a ein Leistungs-MOSFET-System in einer Topologie zeigt, die in einem linearen Spannungsregulierer verwendet werden könnte;
1b die Schaltung von 1a mit einer Leckverlustbelastungstest-Schaltungsanordnung zeigt;
1c die Schaltung von 1a mit einer Leckverlustbelastungstest-Schaltungsanordnung und einer zusätzlichen Schaltungsanordnung zeigt, um einen normalen Betrieb zu ermöglichen;
1d eine alternative Implementierung der Leckverlustbelastungstest-Schaltungsanordnung der Schaltung von 1a zeigt;
2a ein Leistungs-MOSFET-System in einer Topologie zeigt, die in einem Treiber der hohen Seite verwendet werden könnte;
2b ein Leistungs-MOSFET-System in einer Topologie zeigt, die in einem Treiber der niedrigen Seite verwendet werden könnte;
3a einen Schaltplan hoher Ebene eines Leistungs-MOSFET-Systems in einer Topologie, die in einem linearen Spannungsregulierer verwendet werden könnte, der einen normalerweise eingeschalteten Transistor des n-Typs zwischen der Gate-Ansteuerschaltung und dem Leistungs-MOSFET-Gate implementiert, gemäß einer Ausführungsform der vorliegenden Erfindung zeigt;
3b einen Schaltplan hoher Ebene eines Leistungs-MOSFET-Systems in einer Leckverlustbelastungstest-Konfiguration gemäß einer Ausführungsform der vorliegenden Erfindung zeigt;
3c einen Schaltplan hoher Ebene eines Leistungs-MOSFET-Systems in einer Leckverlustbelastungstest-Konfiguration, die durch eine ATE durchgeführt wird, gemäß einer Ausführungsform der vorliegenden Erfindung zeigt;
3d einen Ablaufplan eines Ausführungsformverfahrens zum Durchführen eines Leckverlustbelastungstests an einem Leistungs-MOSFET-System zeigt;
4a und 4b ein Leistungs-MOSFET-System in einer Topologie, die in einer linearen Spannungsregulierung verwendet werden könnte, die einen normalerweise eingeschalteten Transistor des n-Typs zwischen dem Gate-Ansteuerschaltungseingang und dem Leistungs-MOSFET-Eingang implementiert, gemäß einer anderen Ausführungsform der vorliegenden Erfindung zeigt;
5a und 5b ein Leistungs-MOSFET-System in einer Topologie, das in einem Schalttreiber der hohen Seite verwendet werden könnte, der einen normalerweise eingeschalteten Transistor des n-Typs zwischen der Gate-Ansteuerschaltung und dem Leistungs-MOSFET-Gate implementiert, gemäß noch einer anderen Ausführungsform der vorliegenden Erfindung zeigen;
6a und 6b ein Leistungs-MOSFET-System in einer Topologie, die in einem Schalttreiber der hohen Seite verwendet werden könnte, der einen normalerweise eingeschalteten Transistor des n-Typs zwischen dem Gate-Ansteuerschaltungseingang und dem Leistungs-MOSFET-Eingang implementiert, gemäß noch einer anderen Ausführungsform der vorliegenden Erfindung zeigen;
7a und 7b ein Leistungs-MOSFET-System in einer Topologie, die in einem Schalttreiber der niedrigen Seite verwendet werden könnte, der einen normalerweise eingeschalteten Transistor des n-Typs zwischen der Gate-Ansteuerschaltung und dem Leistungs-MOSFET-Gate implementiert, gemäß noch einer anderen Ausführungsform der vorliegenden Erfindung zeigen; und
8 ein Leistungs-MOSFET-System zeigt, das ein Pull-up-Element unter Verwendung eines Transistors implementiert.
Entsprechende Ziffern und Symbole in verschiedenen Figuren beziehen sich im Allgemeinen auf entsprechende Teile, wenn nicht anders angegeben. Die Figuren sind gezeichnet worden, um die relevanten Aspekte der bevorzugten Ausführungsformen deutlich darzustellen, und sind nicht notwendigerweise maßstäblich gezeichnet. Um bestimmte Ausführungsformen deutlicher darzustellen, kann ein Buchstabe, der Variationen derselben Struktur, desselben Materials oder desselben Prozessschritts angibt, einer Figurennummer folgen.
Ausführliche Beschreibung von erläuternden Ausführungsformen
Die Herstellung und Verwendung der derzeit bevorzugten Ausführungsformen werden nachstehend im Einzelnen erörtert. Es sollte jedoch erkannt werden, dass die vorliegende Erfindung viele anwendbare Erfindungskonzepte schafft, die in einer breiten Vielfalt von speziellen Zusammenhängen verkörpert sein können. Die erörterten speziellen Ausführungsformen erläutern lediglich spezielle Weisen zur Herstellung und Verwendung der Erfindung und begrenzen den Schutzbereich der Erfindung nicht.
Die vorliegende Erfindung wird mit Bezug auf bevorzugte Ausführungsformen in einem speziellen Zusammenhang, einem System und einem Verfahren zum Leckverlustbelastungstesten von Vorrichtungen mit Leistungs-Metalloxid-Halbleiter-Feldeffekttransistoren (MOSFETs) in verschiedenen Schaltungstopologien beschrieben.
Ausführungsformen der vorliegenden Erfindung können auch auf andere Schaltungstopologien und andere FET-Typen angewendet werden.
In einer Ausführungsform der vorliegenden Erfindung ist ein Leistungs-MOSFET-System dazu konfiguriert, einen Leckverlustbelastungstest während der Produktionsprüfung durchzuführen. Die Ergebnisse des Leckverlustbelastungstests können verwendet werden, um Defekte im Leistungs-MOSFET-System zu detektieren, und können verwendet werden, um defekte Teile auszusondern. Das Leistungs-MOSFET-System umfasst einen normalerweise eingeschalteten Transistor, der zwischen eine Gate-Ansteuerschaltung und ein Gate eines Leistungs-MOSFET gekoppelt ist. Während des normalen Betriebs der Schaltung wird gemäß einigen Ausführungsformen der normalerweise eingeschaltete Transistor über die Pull-up-Schaltung eingeschaltet gehalten, ohne ein zusätzliches Ansteuersignal anzulegen. Während der Prüfung wird eine Ausschaltspannung an das Gate des normalerweise eingeschalteten Transistors angelegt, um das Gate des Leistungs-MOSFET von der Gate-Ansteuerschaltung zu isolieren, um eine Messung des Gate-Leckstroms des Leistungs-MOSFET zu ermöglichen (engl. leakage current; manchmal auch als Kriechstrom bezeichnet). Einige Ausführungsformen können keinen zusätzlichen Strom während des normalen Betriebs und während eines Abschaltzustandes erfordern, um den Leistungs-MOSFET ausgeschaltet zu halten.
Ein Leistungs-MOSFET ist ein Typ von MOSFET, der in der Lage ist, signifikante Beträge an Leistung zu handhaben. Ein Leistungs-MOSFET kann als diskrete Vorrichtung implementiert werden oder kann mit anderen Komponenten in eine integrierte Schaltung integriert werden. Leistungs-MOSFETs sind typischerweise große Vorrichtungen, die häufig einen großen Abschnitt der Chipfläche belegen. Eine größere Siliziumfläche kann damit verbunden sein, dass eine höhere Wahrscheinlichkeit von Defekten besteht, da es statistisch wahrscheinlicher ist, dass ein Defekt in einer größeren Fläche als in einer kleineren Fläche vorhanden ist. Jede Vorrichtung wird daher typischerweise in der Produktion getestet, häufig unter Verwendung einer automatischen Testausrüstung (ATE), um die Qualität der Vorrichtung zu bewerten und die Vorrichtungsleistung gegenüber der Vorrichtungsspezifikation zu prüfen. Vorrichtungen unter einer minimalen Qualität oder jene, die die Spezifikationsanforderungen nicht erfüllen, können als schlechte Vorrichtungen eingestuft werden. Andererseits können Vorrichtungen über der minimalen Qualität und jene, die die Spezifikationsanforderungen erfüllen, als gute Vorrichtungen eingestuft werden.
Während des Produktionstestens können extrinsische Defekte durch Testen einer Vorrichtung gegenüber ihrer Spezifikation detektiert werden. Typische Tests umfassen den Einschaltwiderstand R_DSon und den Ausschaltwiderstand R_DSoff. Intrinsische Defekte können durch Anwenden von speziellen Typen von Belastungstests detektiert werden. Ein typischer Leistungs-MOSFET kann beispielsweise einen kleinen Betrag an Leckstrom, typischerweise einige Nanoampere, aufweisen, wenn eine Belastungsspannung zwischen seinem Gate und seiner Source und seinem Drain angelegt wird. In Gegenwart von Defekten, wie z. B. Gate-Oxid-Defekten, kann jedoch der Leckstrom während des Leckverlustbelastungstests wesentlich höher sein und kann im Bereich von einigen hundert Nanoampere bis zu einem vollständigen Kurzschluss liegen. Das Belasten des Leistungs-MOSFET in dieser Weise während des Produktionstestens kann daher die Detektion und Aussonderung von defekten Vorrichtungen ermöglichen.
1a zeigt einen Leistungs-MOSFET 102 in einer Topologie eines linearen Spannungsregulierers, die von einem Leckverlustbelastungstest profitieren könnte. Während des normalen Betriebs steuert eine Gate-Ansteuerschaltung mit einem Transistor 106 ein Gate des Leistungs-MOSFET 102. Ein Polarisationsstrom I_ctrl, der durch den Transistor 106 fließt, kann in einen Strom gespiegelt werden, der durch einen Lastpfad des Leistungs-MOSFET 102 fließt. Der Widerstand 104 kann den Leistungs-MOSFET 102 während eines Abschaltzustandes ausgeschaltet halten.
Das Durchführen eines Leckverlustbelastungstests am Leistungs-MOSFET 102 umfasst das Anlegen einer Belastungsspannung zwischen dem Gate des Leistungs-MOSFET 102 und der Source und dem Drain des Leistungs-MOSFET 102 und das Messen des Stroms, der durch das Gate des Leistungs-MOSFET 102 fließt. Die Messung des Leckstroms wird jedoch durch die Anwesenheit des Widerstandes 104 beeinflusst, der einen Strom leiten kann, der Größenordnungen höher ist als der durch das Gate fließende Leckstrom.
Eine Testschaltungsanordnung kann enthalten sein, um das Leckverlustbelastungstesten der Schaltung von 1a zu ermöglichen. 1b zeigt die Schaltung von 1a mit einer Leckverlustbelastungstest-Schaltungsanordnung, die durch einen normalerweise ausgeschalteten Transistor 112, einen Widerstand 110 und Spannungsquellen 108 und 114 dargestellt ist. Während des Leckverlustbelastungstestens ist der Polarisationsstrom I_ctrl ausgeschaltet und die Belastungsspannung V₁₀₈ wird an die Source und den Drain des Leistungs-MOSFET 102 angelegt. Der Widerstand 110 setzt ein Gate des normalerweise ausgeschalteten Transistors 112 hoch, was ihn ausgeschaltet hält. Die Belastungsspannung V₁₁₄ wird an das Gate des Leistungs-MOSFET 102 angelegt, und der Strom I_meas wird gemessen und mit einem vorbestimmten Schwellenwert verglichen. Da der normalerweise ausgeschaltete Transistor 112 während des Leckverlustbelastungstestens ausgeschaltet ist, kann die Anwesenheit des Widerstandes 104 keinen wesentlichen Effekt im Strom I_meas aufweisen.
Häufig ist es erwünscht, dass die Leckverlustbelastungstest-Schaltungsanordnung keinen wesentlichen Effekt während des normalen Betriebs aufweist. 1c zeigt die Schaltung von 1a mit einer Leckverlustbelastungstest-Schaltungsanordnung und einer zusätzlichen Schaltungsanordnung, um einen normalen Betrieb zu ermöglichen. Während des Leckverlustbelastungstestens kann durch Ausschalten des Vorspannungsstroms 122 und des Polarisationsstroms I_ctrl, Verbinden der Source und des Drain des Leistungs-MOSFET 102 mit der Belastungsspannung V₁₀₈ und Verbinden der Belastungsspannung V₁₁₄ mit dem Gate des Leistungs-MOSFET 102 bewirkt werden, dass die Schaltung von 1c sich in einer ähnlichen Weise wie die Schaltung von 1b verhält. Während des normalen Betriebs setzt der Vorspannungsstrom 122 das Gate des normalerweise ausgeschalteten Transistors 112 herab, um den normalerweise ausgeschalteten Transistor 112 einzuschalten, um zu ermöglichen, dass der Polarisationsstrom I_ctrl in den Leistungs-MOSFET 102 gespiegelt wird. Während eines Abschaltzustandes sind der normalerweise ausgeschaltete Transistor 112 und der Polarisationsstrom I_ctrl ausgeschaltet. Der Vorspannungsstrom I_{bias_off}, der durch den Transistor 118 fließt, wird verwendet, um ihn in den Transistor 116 zu spiegeln, um das Gate des Leistungs-MOSFET 102 hochzusetzen, um den Leistungs-MOSFET 102 auszuschalten.
Andere Implementierungen der Testschaltungsanordnung für das Leckverlustbelastungstesten der Schaltung von 1a wurden in der Vergangenheit ausprobiert. 1d zeigt eine andere Implementierung der Leckverlustbelastungstest-Schaltungsanordnung der Schaltung von 1a. Wie in 1d gezeigt, ist der normalerweise ausgeschaltete Transistor 126 mit dem Anschluss VIN in Reihe gesetzt. Während des Leckverlustbelastungstestens kann der normalerweise ausgeschaltete Transistor 126 so konfiguriert sein, dass er verhindert, dass der Strom vom Widerstand 104 sich auf die Stromleckverlustmessung auswirkt. Es kann durch Ausschalten des Vorspannungsstroms 128 und des Polarisationsstroms I_ctrl, Verbinden der Source und des Drain des Leistungs-MOSFET 102 mit der Belastungsspannung V₁₀₈ und Verbinden der Belastungsspannung V₁₁₄ mit dem Gate des Leistungs-MOSFET 102 veranlasst werden, dass die Schaltung von 1d sich in einer ähnlichen Weise wie die Schaltung von 1b verhält. Während des normalen Betriebs setzt der Vorspannungsstrom 128 das Gate des normalerweise ausgeschalteten Transistors 126 herab, was ihn einschaltet. Während des Abschaltzustandes wird der Vorspannungsstrom 128 eingeschaltet gehalten, um den normalerweise ausgeschalteten Transistor 126 vollständig auszuschalten.
Leistungs-MOSFET-Implementierungen in anderen Topologien können auch einen Leckverlustbelastungstest während der Produktion implementieren. 2a und 2b zeigen Leistungs-MOSFETs mit anderen Gate-Ansteuerschaltungstopologien. 2a zeigt einen Leistungs-MOSFET mit einer Gate-Ansteuerschaltungstopologie, die für einen Treiber der hohen Seite typisch ist. Während des normalen Betriebs steuert eine Gate-Ansteuerschaltung mit dem Transistor 230 und 232 das Gate des Leistungs-MOSFET 102. Das Gate des Leistungs-MOSFET 102 wird auf hoch gesetzt, wenn der Transistor 230 eingeschaltet ist und der Transistor 232 ausgeschaltet ist, und wird auf niedrig gesetzt, wenn der Transistor 230 ausgeschaltet ist und der Transistor 232 eingeschaltet ist. Der Kondensator C_BTS kann als Urladekondensator verwendet werden.
2b zeigt einen Leistungs-MOSFET mit einer Gate-Ansteuerschaltungstopologie, die für einen Treiber der niedrigen Seite typisch ist. Während des normalen Betriebs steuert eine Gate-Ansteuerschaltung mit dem Transistor 230 und 232 das Gate des Leistungs-MOSFET 202. Das Gate des Leistungs-MOSFET 202 wird auf hoch gesetzt, wenn der Transistor 230 eingeschaltet ist und der Transistor 232 ausgeschaltet ist, und wird auf niedrig gesetzt, wenn der Transistor 230 ausgeschaltet ist und der Transistor 232 eingeschaltet ist.
In verschiedenen Ausführungsformen wird eine Gate-Leckverlustmessung durch Isolieren des Stroms des gemessenen Transistors von einer Ansteuerschaltung über einen normalerweise eingeschalteten Transistor durchgeführt. Der normalerweise eingeschaltete Transistor kann so konfiguriert sein, dass er während des normalen Betriebs und während eines Abschaltzustandes eingeschaltet bleibt, ohne dass zusätzlicher Strom durch eine Test- und/oder Unterstützungsschaltung verbraucht wird.
Bestimmte Typen von Transistoren, wie z. B. Verarmungs-NMOS-Transistoren, ein Sperrschicht-Feldeffekttransistor (JFETs) und Galliumnitrid-(GaN)Transistor mit hoher Elektronenmobilität (HEMT), verhalten sich insofern als "normalerweise eingeschaltete" Vorrichtungen, als sie sich in einem leitfähigen Zustand befinden, wenn null Volt zwischen dem Gate und der Source des Transistors angelegt werden. Um diese Transistoren auszuschalten, wird eine ausreichend hohe negative Gate-Spannung zwischen dem Gate und der Source des Transistors angelegt. Im Fall eines GaN-HEMT kann beispielsweise diese Sperrspannung zwischen etwa –5 V und etwa –8 V liegen; Ausschaltspannungen außerhalb dieses Bereichs können jedoch in einigen Vorrichtungen auch vorkommen.
In einer Ausführungsform können aktive Vorrichtungen im Abschaltzustand ausgeschaltet oder unter Verwendung von verringerter Leistung betrieben werden. Der Leistungs-MOSFET 102 wird beispielsweise in einem Abschaltzustand durch Koppeln des Gates und der Source des Leistungs-MOSFET 102 miteinander über den Widerstand 104 und den Lastpfad des normalerweise eingeschalteten Transistors 302 ausgeschaltet.
3a–3d zeigen ein Leistungs-MOSFET-System 300 gemäß einer Ausführungsform der vorliegenden Erfindung. Das Leistungs-MOSFET-System 300 umfasst einen Leistungs-MOSFET, eine Gate-Ansteuerschaltung, die dazu konfiguriert ist, das Gate des Leistungs-MOSFET zu steuern, und einen normalerweise eingeschalteten Transistor, der dazu konfiguriert ist, den Fluss von Strom zwischen der Ansteuerschaltung und dem Gate des Leistungs-MOSFET während des Leckverlustbelastungstestens zu verhindern. Die zusätzliche Leckverlustbelastungstest-Schaltungsanordnung kann keinen zusätzlichen Strom während des normalen Betriebs und während eines Abschaltzustandes erfordern.
3a zeigt einen Schaltplan hoher Ebene des Leistungs-MOSFET-Systems 300 gemäß einer Ausführungsform der vorliegenden Erfindung. Das Leistungs-MOSFET-System 300 weist eine Topologie auf, die in einem linearen Spannungsregulierer verwendet werden könnte und eine Gate-Ansteuerschaltung 306, einen normalerweise eingeschalteten Transistor 302, einen Pull-up-Widerstand 304 und einen Leistungs-MOSFET 102 umfasst. Die Gate-Ansteuerschaltung 306 umfasst einen Transistor 106 und einen Pull-up-Widerstand 104.
Während des normalen Betriebs setzt der Pull-up-Widerstand 304 ein Gate des normalerweise eingeschalteten Transistors 302 auf eine Spannung hoch, die größer als oder gleich der Schwellenspannung des normalerweise eingeschalteten Transistors 302 ist, was den normalerweise eingeschalteten Transistor 302 eingeschaltet hält. Einige Ausführungsformen setzen das Gate des normalerweise eingeschalteten Transistors 302 auf den Anschluss VIN hoch. Alternativ können andere Knoten oder Spannungsreferenzen verwendet werden. Die Gate-Ansteuerschaltung 306 kann ein Gate des Leistungs-MOSFET 102 beispielsweise durch Spiegeln des Polarisationsstroms I_ctrl, der durch den Transistor 106 fließt, in einen Strom, der durch einen Lastpfad des Leistungs-MOSFET 102 fließt, steuern.
Während eines Abschaltzustandes bleibt, selbst wenn die Gate-Source-Spannung (V_gs) des normalerweise eingeschalteten Transistors 302 null sein kann, der normalerweise eingeschaltete Transistor eingeschaltet, was ermöglicht, dass der Strom durch den Lastpfad des normalerweise eingeschalteten Transistors 302 fließt. Der Widerstand 104 kann daher den Leistungs-MOSFET 102 durch Halten von V_gs des Leistungs-MOSFET 102 nahe null ausgeschaltet halten.
Der Leistungs-MOSFET 102 kann ein normalerweise ausgeschalteter Transistor vom p-Typ sein. In Ausführungsformen der vorliegenden Erfindung kann der Leistungs-MOSFET 102 unter Verwendung von Transistoren des n-Typs oder p-Typs, normalerweise eingeschalteten oder normalerweise ausgeschalteten Transistoren und Hochspannungstransistoren oder Niederspannungstransitoren, einschließlich, jedoch nicht begrenzt auf MOSFETs, Leistungs-MOSFETs, JFETs, HEMT wie z. B. GaN-HEMTs und Bipolartransistoren mit isoliertem Gate (IGBTs), implementiert werden. Alternativ können andere Transistortypen verwendet werden. Die Auswahl, welcher Transistor zu verwenden ist, kann gemäß den Spezifikationen und Spannungspegeln des speziellen Systems durchgeführt werden, das entworfen wird, und geeignete Einstellungen an der Schaltung können durchgeführt werden, um sie an den speziellen Vorrichtungstyp anzupassen. Der Leistungs-MOSFET 102 kann sich innerhalb einer integrierten Schaltung befinden oder kann alternativ eine Komponente außerhalb einer integrierten Schaltung sein.
Der normalerweise eingeschaltete Transistor 302 kann ein Verarmungs-NMOS-Transistor sein. In Ausführungsformen der vorliegenden Erfindung kann der Leistungs-MOSFET 102 unter Verwendung von Transistoren des n-Typs oder p-Typs, einschließlich, jedoch nicht begrenzt auf Verarmungs-MOSFETs, JFETs, HEMT wie z. B. GaN-HEMTs und IGBTs, implementiert werden. Alternativ können andere normalerweise eingeschaltete Transistortypen verwendet werden. Die Auswahl, welcher Transistor zu verwenden ist, kann gemäß den Spezifikationen des speziellen Systems durchgeführt werden, das entworfen wird, und geeignete Einstellungen an der Schaltung können durchgeführt werden, um sie an den speziellen Vorrichtungstyp anzupassen. Der Leistungs-MOSFET 102 kann sich innerhalb einer integrierten Schaltung befinden oder kann alternativ eine Komponente außerhalb einer integrierten Schaltung sein.
Die Gate-Ansteuerschaltung 306 ist mit einem Gate-Anschluss des Leistungs-MOSFET 102 gekoppelt und ist in der Lage, eine Spannung V_GD an das Gate des Leistungs-MOSFET 102 anzulegen, um den Leistungs-MOSFET 102 in Abhängigkeit vom Wert der Spannung V_GD ein- oder auszuschalten. Die Spannung V_GD kann so ausgewählt werden, dass der Leistungs-MOSFET 102 im linearen Bereich betrieben wird. Alternativ kann die Spannung V_GD beispielsweise mit einer Frequenz von 100 kHz ein- und ausschalten. Andere Frequenzen können auch verwendet werden.
Die Gate-Ansteuerschaltung 306 kann mit einem Transistor 106 und einem Widerstand 104 implementiert werden. Der Transistor 106 kann sich in einer Stromspiegel-Konfiguration befinden, um eine skalierte Version des Polarisationsstroms I_ctrl in den Leistungs-MOSFET 102 zu kopieren. Der Widerstand 104 kann einen Widerstandswert von 100 kΩ aufweisen und kann dazu konfiguriert sein, den Leistungs-MOSFET 102 während des Abschaltzustandes ausgeschaltet zu halten. Andere Widerstandswerte für den Widerstand 104 können verwendet werden. Alternativ können andere Pull-up-Mechanismen, die auf dem Fachgebiet bekannt sind, verwendet werden, wie z. B. Stromgeneratoren auf der Basis von MOS- und BJT-Transistoren.
Ausführungsformen, die einen normalerweise eingeschalteten Transistor implementieren, um den Fluss des Stroms von der Gate-Ansteuerschaltung und in das Gate eines Leistungs-MOSFET während eines Leckverlustbelastungstests zu verhindern, können viele Vorteile aufweisen. Ausführungsformen können beispielsweise keinen zusätzlichen Strom während des normalen Betriebs oder während eines Abschaltzustandes erfordern. Außerdem kann keine zusätzliche Schaltungsanordnung, um ein korrektes Verhalten während des normalen Betriebs und des Abschaltzustandes zu ermöglichen, erforderlich sein.
3b zeigt einen Schaltplan hoher Ebene des Leistungs-MOSFET-Systems 300 in einer Leckverlustbelastungstest-Konfiguration gemäß einer Ausführungsform der vorliegenden Erfindung. Während eines Leckverlustbelastungstests wird der normalerweise eingeschaltete Transistor 302 ausgeschaltet, um zu verhindern, dass Ströme von der Gate-Ansteuerschaltung 306 den Strom I_meas beeinflussen. Die Leistungsversorgung 108 kann die Belastungsspannung V₁₀₈, beispielsweise mit 8 V, an die Source und den Drain des Leistungs-MOSFET 102 anlegen und die Schaltung 308 kann die Belastungsspannung V₃₀₈, beispielsweise mit 2 V, an das Gate des Leistungs-MOSFET 102 anlegen. Andere Werte für die Belastungsspannungen V₁₀₈ und V₃₀₈ können verwendet werden. Die gesamte Spannungsbelastung V_stress, die an den Leistungs-MOSFET 102 angelegt wird, ist gegeben durch V_stress = V₁₀₈ – V₃₀₈ (1)
Die Leistungsversorgung 310 ist dazu konfiguriert, die Spannung V₃₁₀ an das Gate des normalerweise eingeschalteten Transistors 302 anzulegen, um sicherzustellen, dass der normalerweise eingeschaltete Transistor 302 während des Leckverlustbelastungstests ausgeschaltet ist. Die Spannung V₃₁₀ kann beispielsweise 0 V sein, die in Kombination mit der Spannung V₃₁₀, die beispielsweise auf 2 V liegt, verursachen würde, dass V_gs des normalerweise eingeschalteten Transistors 302 –2 V ist. Andere Spannungen können verwendet werden. Die Leistungsversorgung 310 kann eine Ladungspumpe, ein Regulierer oder irgendeine andere Spannungsquelle sein, die auf dem Fachgebiet bekannt ist. Die Leistungsversorgung 310 kann sich innerhalb einer integrierten Schaltung mit dem Leistungs-MOSFET 102 befinden, kann eine diskrete Komponente innerhalb des Leistungs-MOSFET-Systems 300 sein oder kann eine Spannung sein, die von außen zugeführt wird. Einige Ausführungsformen können die Spannung V₃₁₀ von einer automatischen Testausrüstung (ATE) oder von einer externen Leistungsversorgung zuführen.
Die Leistungsversorgung 108 ist dazu konfiguriert, die Spannung V₁₀₈ an die Source und den Drain des Leistungs-MOSFET 102 anzulegen. Die Spannung V₁₀₈ kann 8 V sein. Andere Spannungen können verwendet werden. Die Leistungsversorgung 108 kann eine Ladungspumpe, ein Regulierer oder irgendeine andere Spannungsquelle sein, die auf dem Fachgebiet bekannt ist. Die Leistungsversorgung 108 kann sich innerhalb einer integrierten Schaltung mit dem Leistungs-MOSFET 102 befinden, kann eine diskrete Komponente innerhalb des Leistungs-MOSFET-Systems 300 sein oder kann eine von außen zugeführte Spannung sein. Einige Ausführungsformen können die Spannung V₁₀₈ von einer automatischen Testausrüstung (ATE) oder von einer externen Leistungsversorgung zuführen.
Die Schaltung 308 kann dazu konfiguriert sein, die Spannung V₃₀₈ an das Gate des Leistungs-MOSFET 102 anzulegen, während der Strom I_meas gemessen wird. Der Strom I_meas kann durch die Schaltung 309 in irgendeiner auf dem Fachgebiet bekannten Weise gemessen werden. Die Schaltung 309 kann beispielsweise einen Widerstand mit einem bekannten Widerstandswert und eine Spannungsmessschaltung, die dazu konfiguriert ist, den durch den Strom I_meas über dem bekannten Widerstand erzeugten Spannungsabfall zu messen, umfassen. Die Spannung V₃₀₈ kann 2 V sein. Andere Spannungen können verwendet werden. Die Schaltung 108 kann eine Ladungspumpe, einen Regulierer oder irgendeine andere auf dem Fachgebiet bekannte Spannungsquelle umfassen und kann eine Schaltung zum Messen des Stroms I_meas umfassen. Die Schaltung 308 kann sich innerhalb einer integrierten Schaltung mit dem Leistungs-MOSFET 102 befinden, kann eine diskrete Komponente innerhalb des Leistungs-MOSFET-Systems 300 sein oder kann eine von außen zugeführte Spannung sein. Einige Ausführungsformen können unter Verwendung einer automatischen Testausrüstung (ATE) oder einer externen Leistungsversorgung und Messausrüstung die Spannung V₃₀₈ zuführen und den Strom I_meas messen.
Ausführungsformen der vorliegenden Erfindung können eine Leckverlustbelastungstest-Schaltungsanordnung in einer kleinen Chipfläche relativ zur Fläche des gesamten Leistungs-MOSFET implementieren. Kleinere Chips können für eine gegebene Defektdichte eine geringere Anzahl von Defekten aufweisen als ein größerer Chip. Ein kleines Inkrement der Gesamtfläche eines Chips kann keinen wesentlichen Effekt beim Erhöhen der Wahrscheinlichkeit, dass ein Defekt in einem solchen Chip vorhanden ist, haben.
3c zeigt einen Schaltplan hoher Ebene des Leistungs-MOSFET-Systems 300 in einer Leckverlustbelastungstest-Konfiguration, die durch eine ATE durchgeführt wird, gemäß einer Ausführungsform der vorliegenden Erfindung. Wie in 3c gezeigt, kann die ATE 312 eine Leistungsversorgung 310, eine Leistung 108 und eine Schaltung 308 umfassen, um eine Spannung V₃₁₀, Spannung V₁₀₈ und Spannung V₃₀₈ zu liefern und den Strom I_meas zu messen. Die ATE 312 kann auch den Strom I_meas mit einem Referenzstrom I_ref vergleichen, um zu bestimmen, ob der Gate-Leckstrom des Leistungs-MOSFET 102 geringer ist als der Referenzstrom I_ref. Das Vergleichen des Stroms I_meas mit dem Referenzstrom I_ref kann in Hardware mit beispielsweise einem Komparator implementiert werden. Alternativ kann das Vergleichen des Stroms I_meas mit dem Referenzstrom I_ref in Software oder mit einer Mischsignalmethode implementiert werden. Der Strom I_meas kann beispielsweise in eine digitale Form unter Verwendung eines Analog-Digital-Umsetzers (ADC) umgesetzt und digital verarbeitet werden. In solchen Fällen kann der Wert des Referenzstroms I_ref in einem Register oder anderen Speichermedien gespeichert werden.
3d stellt einen Ablaufplan eines Ausführungsformverfahrens 380 zum Durchführen eines Leckverlustbelastungstests an einem Leistungs-MOSFET-System dar. Das Verfahren 380 kann im Leistungs-MOSFET-System 300 implementiert werden, aber es kann auch in anderen Schaltungsarchitekturen und in anderen auf dem Fachgebiet bekannten Weisen implementiert werden. Das Verfahren 380 kann mit einer ATE oder einer anderen externen Ausrüstung, mit einer Schaltungsanordnung innerhalb des Leistungs-MOSFET-Systems oder mit einer Kombination davon implementiert werden. Die Erörterung, die folgt, nimmt an, dass das Leistungs-MOSFET-System 300, wie in 3a–3c gezeigt, das Verfahren 380 zum Durchführen eines Leckverlustbelastungstests implementiert.
Schritt 382 schaltet einen normalerweise eingeschalteten Transistor wie z. B. den normalerweise eingeschalteten Transistor 302 aus, der mit einem Gate eines getesteten Transistors, wie z. B. des Leistungs-MOSFET 102, gekoppelt ist, um zu verhindern, dass Ströme von anderen Schaltungen, die mit dem Gate des getesteten Transistors gekoppelt sind, wie z. B. die Gate-Ansteuerschaltung 306, sich auf den Leckverlustbelastungsstrom wie z. B. den Strom I_meas auswirken. Das Ausschalten des normalerweise eingeschalteten Transistors kann beispielsweise durch die Leistungsversorgung 310 durchgeführt werden.
Schritt 384 legt eine Belastungsspannung zwischen dem Gate des getesteten Transistors und der Source und dem Drain des getesteten Transistors an. Die angelegte Belastungsspannung kann positiv oder negativ sein. Die Belastungsspannung kann beispielsweise durch die Schaltung 308 und die Leistungsversorgung 108 angelegt werden. Schritt 384 kann auch vor oder im gleichen Moment wie Schritt 382 stattfinden.
Schritt 386 misst den Leckverlustbelastungsstrom. Die Strommessung kann implementiert werden, indem der Leckverlustbelastungsstrom durch einen bekannten Widerstand laufen lassen wird und die Spannung über dem bekannten Widerstand gemessen wird. Andere auf dem Fachgebiet bekannte Verfahren zum Messen des Stroms können angewendet werden.
Schritt 388 vergleicht den Leckverlustbelastungsstrom mit einem Referenzstrom, um zu bestimmen, ob Defekte im getesteten Transistor vorhanden sind. Wenn der Leckverlustbelastungsstrom niedriger ist als der Referenzstrom, kann der getestete Transistor keine Defekte aufweisen, was typischerweise im Leckverlustbelastungstest widergespiegelt wird, und kann in Schritt 390 als gute Einheit eingestuft werden. Wenn der Leckverlustbelastungsstrom gleich oder größer als der Referenzstrom ist, kann der getestete Transistor andererseits Defekte aufweisen und kann in Schritt 392 als schlechte Einheit eingestuft werden. Da die Leckverlustbelastungsstromrichtung in Abhängigkeit davon, ob die in Schritt 384 angelegte Belastungsspannung positiv oder negativ ist, unterschiedlich sein kann, verwendet Schritt 388 das mathematische Symbol des Absolutwerts, um anzugeben, dass der Betrag des Leckverlustbelastungsstroms der interessierende Parameter ist.
Vorteile von verschiedenen Ausführungsformen von Verfahren zum Durchführen eines Leckverlustbelastungstests umfassen, dass sie durch eine ATE durchgeführt werden können, aber auch durch eine Schaltungsanordnung durchgeführt werden können, die in eine integrierte Vorrichtung mit einem Leistungs-MOSFET eingegliedert ist. Verfahren zum Durchführen eines Leckverlustbelastungstests gemäß der vorliegenden Erfindung können auch unter Verwendung von diskreten und maßgeschneiderten Schaltungen implementiert werden.
Ausführungsformen der vorliegenden Erfindung können den Fluss von Strom von einer Gate-Ansteuerschaltung in das Gate eines Leistungs-MOSFET während eines Leckverlustbelastungstests durch Implementieren des normalerweise eingeschalteten Transistors an verschiedenen Stellen des Leistungs-MOSFET-Systems verhindern. 4a und 4b zeigen ein Leistungs-MOSFET-System 400, das einen normalerweise eingeschalteten Transistor des n-Typs zwischen dem Gate-Ansteuerschaltungseingang und dem Leistungs-MOSFET-Eingang implementiert, gemäß einer Ausführungsform der vorliegenden Erfindung. Das Leistungs-MOSFET-System 400 weist eine Topologie eines linearen Spannungsregulierers auf und umfasst eine Gate-Ansteuerschaltung 306, einen normalerweise eingeschalteten Transistor 302, einen Pull-up-Widerstand 404, eine zusätzliche Vorspannungsschaltung 410 und einen Leistungs-MOSFET 102.
Das Leistungs-MOSFET-System 400 kann in einer ähnlichen Weise wie das Leistungs-MOSFET-System 300 arbeiten und kann das Verfahren 380 zum Durchführen eines Leckverlustbelastungstests implementieren. Der Leistungs-MOSFET 400 kann jedoch die Vorspannungsschaltung 410 verwenden, um sicherzustellen, dass der Spannungsabfall über dem Lastpfad des normalerweise eingeschalteten Transistors 302 klein ist.
4a zeigt einen Schaltplan hoher Ebene des Leistungs-MOSFET-Systems 400. Während des normalen Betriebs setzt der Pull-up-Widerstand 404 ein Gate des normalerweise eingeschalteten Transistors 302 hoch, was den normalerweise eingeschalteten Transistor 302 eingeschaltet hält. Die Vorspannungsschaltung 410 kann verwendet werden, um sicherzustellen, dass der normalerweise eingeschaltete Transistor 302 keinen wesentlichen Spannungsabfall über seinem Lastpfad aufweist. Die Gate-Ansteuerschaltung 306 kann ein Gate des Leistungs-MOSFET 102 beispielsweise durch Spiegeln des Polarisationsstroms I_ctrl, der durch den Transistor 106 fließt, in einen Strom, der durch einen Lastpfad des Leistungs-MOSFET 102 fließt, steuern.
Während des Abschaltzustandes bleibt der normalerweise eingeschaltete Transistor 302 eingeschaltet, was ermöglicht, dass der Strom durch den Lastpfad des normalerweise eingeschalteten Transistors 302 fließt. Die Vorspannungsschaltung 410 kann während des Abschaltzustandes ausgeschaltet sein. Der Widerstand 104 kann daher den Leistungs-MOSFET 102 durch Halten von V_gs des Leistungs-MOSFET 102 nahe null ausgeschaltet halten.
Die Vorspannungsschaltung 410 kann verwendet werden, um R_DSon des normalerweise eingeschalteten Transistors 302 zu verringern. Die Vorspannungsschaltung 410 kann unter Verwendung einer Ladungspumpe implementiert werden. Alternativ kann sie unter Verwendung irgendeiner anderen auf dem Fachgebiet bekannten Weise implementiert werden.
4b zeigt einen Schaltplan hoher Ebene des Leistungs-MOSFET-Systems 400 in einer Leckverlustbelastungstest-Konfiguration gemäß einer Ausführungsform der vorliegenden Erfindung. Während eines Leckverlustbelastungstests wird der normalerweise eingeschaltete Transistor 302 durch Anlegen der Spannung V₄₀₆ an das Gate des normalerweise eingeschalteten Transistors 302 ausgeschaltet, um zu verhindern, dass Ströme von der Gate-Ansteuerschaltung 306 den Strom I_meas beeinflussen. Die Spannung V₄₀₆ kann 0 V sein, aber andere Werte könnten verwendet werden. Die Leistungsversorgung 108 kann die Belastungsspannung V₁₀₈, beispielsweise mit 8 V, an die Source und den Drain des Leistungs-MOSFET 102 anlegen und die Schaltung 308 kann die Belastungsspannung V₃₀₈, typischerweise mit 2 V, an das Gate des Leistungs-MOSFET 102 anlegen. Der Polarisationsstrom I_ctrl kann während des Leckverlustbelastungstests ausgeschaltet sein.
Die Leistungsversorgung 406 ist dazu konfiguriert, die Spannung V₄₀₆ an das Gate des normalerweise eingeschalteten Transistors 302 anzulegen, um sicherzustellen, dass der normalerweise eingeschaltete Transistor 302 während des Leckverlustbelastungstests ausgeschaltet ist. Die Spannung V₄₀₆ kann 0 V sein. Andere Spannungen können verwendet werden. Die Leistungsversorgung 406 kann eine Ladungspumpe, ein Regulierer oder irgendeine andere auf dem Fachgebiet bekannte Spannungsquelle sein. Die Leistungsversorgung 406 kann sich innerhalb einer integrierten Schaltung mit dem Leistungs-MOSFET 102 befinden, kann eine diskrete Komponente innerhalb des Leistungs-MOSFET-Systems 400 sein oder kann eine von außen zugeführte Spannung sein. Einige Ausführungsformen können die Spannung V₄₀₆ von einer automatischen Testausrüstung (ATE) oder von einer externen Leistungsversorgung zuführen.
Ausführungsformen der vorliegenden Erfindung können auch mit verschiedenen Typen von Gate-Ansteuerschaltungen implementiert werden. 5a und 5b zeigen ein Leistungs-MOSFET-Steuersystem 500 mit einer Gate-Ansteuerschaltung, die in einer Schaltkonfiguration der hohen Seite verwendet werden kann. Das Leistungs-MOSFET-System 500 umfasst eine Gate-Ansteuerschaltung 506, einen normalerweise eingeschalteten Transistor 302, einen Pull-up-Widerstand 504, einen Kondensator 512, eine zusätzliche Vorspannungsschaltung 510 und einen Leistungs-MOSFET 102.
Das Leistungs-MOSFET-System 500 kann in einer ähnlichen Weise wie das Leistungs-MOSFET-System 300 arbeiten und kann das Verfahren 380 zum Durchführen eines Leckverlustbelastungstests implementieren. Das Leistungs-MOSFET-System 500 kann jedoch den Transistor 230 und 232 anstelle eines Polarisationsstroms verwenden, um das Gate des Leistungs-MOSFET 102 zu steuern.
5a zeigt einen Schaltplan hoher Ebene des Leistungs-MOSFET-Systems 500. Während des normalen Betriebs setzt der Pull-up-Widerstand 504 ein Gate des normalerweise eingeschalteten Transistors 302 hoch, was den normalerweise eingeschalteten Transistor 302 eingeschaltet hält. Die Vorspannungsschaltung 410 kann verwendet werden, um sicherzustellen, dass der normalerweise eingeschaltete Transistor 302 keinen wesentlichen Spannungsabfall über seinem Lastpfad aufweist. Die Gate-Ansteuerschaltung 506 kann ein Gate des Leistungs-MOSFET 102 steuern. Der Kondensator 512 kann als Schwingkreiskondensator verwendet werden, um den normalerweise eingeschalteten Transistor 302 während schneller Übergänge, die durch die Gate-Ansteuerschaltung 506 verursacht werden, eingeschaltet zu halten.
Während eines Ausführungsform-Abschaltzustandes bleibt der normalerweise eingeschaltete Transistor 302 eingeschaltet, was ermöglicht, dass der Strom durch den Lastpfad des normalerweise eingeschalteten Transistors 302 fließt. Die Vorspannungsschaltung 410 kann während des Abschaltzustandes ausgeschaltet sein. Der Widerstand 104 kann daher den Leistungs-MOSFET 102 durch Halten von V_gs des Leistungs-MOSFET 102 nahe null ausgeschaltet halten.
Die Gate-Ansteuerschaltung 506 kann mit Transistoren 230 und 232 und dem Widerstand 104 implementiert werden. Die Transistoren 230 und 232 können in einer phasenverschobenen Weise ein- oder ausschalten, um den Leistungs-MOSFET 102 ein- oder auszuschalten. Das Einschalten des Transistors 230 und Ausschalten des Transistors 232 kann beispielsweise den Leistungs-MOSFET 102 ausschalten. Das Ausschalten des Transistors 230 und Einschalten des Transistors 232 kann den Leistungs-MOSFET 102 einschalten. Alternativ können die Transistoren 230 und 232 mit einer Frequenz von beispielsweise 100 kHz ein- und ausschalten, um den Leistungs-MOSFET 102 mit derselben Frequenz ein- und auszuschalten. Andere Frequenzen können verwendet werden. Verschiedene Modulationsschemen, wie z. B. PWM, PFM, und andere Modulationsschemen, die auf dem Fachgebiet bekannt sind, können verwendet werden. Der Widerstand 104 kann dazu konfiguriert sein, den Leistungs-MOSFET 102 während des Abschaltzustandes ausgeschaltet zu halten.
5b zeigt einen Schaltplan hoher Ebene des Leistungs-MOSFET-Systems 500 in einer Leckverlustbelastungstest-Konfiguration gemäß einer Ausführungsform der vorliegenden Erfindung. Während eines Leckverlustbelastungstests wird der normalerweise eingeschaltete Transistor 302 durch Anlegen der Spannung V₄₀₆ an das Gate des normalerweise eingeschalteten Transistors 302 ausgeschaltet, um zu verhindern, dass Ströme von der Gate-Ansteuerschaltung 306 den Strom I_meas beeinflussen. Die Leistungsversorgung 406 kann die Spannung V₄₀₆, beispielsweise mit 0 V, anlegen. Die Leistungsversorgung 108 kann die Belastungsspannung V₁₀₈, beispielsweise mit 8 V, an die Source und den Drain des Leistungs-MOSFET 102 anlegen, und die Schaltung 308 kann die Belastungsspannung V₃₀₈, beispielsweise mit 2 V, an das Gate des Leistungs-MOSFET 102 anlegen und den Strom I_meas messen.
6a und 6b zeigen ein Leistungs-MOSFET-System 600, das einen normalerweise eingeschalteten Transistor des n-Typs zwischen dem Gate-Ansteuerschaltungseingang und dem Leistungs-MOSFET-Eingang implementiert, wobei die Gate-Ansteuerschaltung in einer Schaltkonfiguration der hohen Seite verwendet werden kann, gemäß einer Ausführungsform der vorliegenden Erfindung. Das Leistungs-MOSFET-System 600 umfasst eine Gate-Ansteuerschaltung 506, einen normalerweise eingeschalteten Transistor 302, einen Pull-up-Widerstand 404, eine Vorspannungsschaltung 410 und einen Leistungs-MOSFET-102.
Das Leistungs-MOSFET-System 600 kann in einer ähnlichen Weise wie das Leistungs-MOSFET-System 400 arbeiten und kann das Verfahren 380 zum Durchführen eines Leckverlustbelastungstests implementieren. Der Leistungs-MOSFET 600 kann jedoch den Transistor 230 und 232 anstelle eines Polarisationsstroms verwenden, um das Gate des Leistungs-MOSFET 102 zu steuern.
6a zeigt einen Schaltplan hoher Ebene des Leistungs-MOSFET-Systems 600. Während des normalen Betriebs setzt der Pull-up-Widerstand 404 ein Gate des normalerweise eingeschalteten Transistors 302 hoch, was den normalerweise eingeschalteten Transistor 302 eingeschaltet hält. Die Vorspannungsschaltung 410 kann verwendet werden, um sicherzustellen, dass der normalerweise eingeschaltete Transistor 302 keinen wesentlichen Spannungsabfall über seinem Lastpfad aufweist. Die Gate-Ansteuerschaltung 506 kann ein Gate des Leistungs-MOSFET 102 steuern. Während des Abschaltzustandes bleibt der normalerweise eingeschaltete Transistor 302 eingeschaltet, was ermöglicht, dass ein Strom durch den Lastpfad des normalerweise eingeschalteten Transistors 302 fließt. Die Vorspannungsschaltung 410 kann während des Abschaltzustandes ausgeschaltet sein. Der Widerstand 104 kann daher den Leistungs-MOSFET 102 durch Halten von V_gs des Leistungs-MOSFET 102 nahe null ausgeschaltet halten.
6b zeigt einen Schaltplan hoher Ebene des Leistungs-MOSFET-Systems 600 in einer Leckverlustbelastungstest-Konfiguration gemäß einer Ausführungsform der vorliegenden Erfindung. Während eines Leckverlustbelastungstests wird der normalerweise eingeschaltete Transistor 302 durch Anlegen der Spannung V₄₀₆, beispielsweise mit 0 V, an das Gate des normalerweise eingeschalteten Transistors 302 ausgeschaltet, um zu verhindern, dass Ströme von der Gate-Ansteuerschaltung 506 den Strom I_meas beeinflussen. Die Spannung V₄₀₆ kann durch die Leistungsversorgung 406 angelegt werden. Die Leistungsversorgung 108 kann die Belastungsspannung V₁₀₈, beispielsweise mit 8 V, an die Source und den Drain des Leistungs-MOSFET 102 anlegen und die Schaltung 308 kann die Belastungsspannung V₃₀₈, beispielsweise mit 2 V, an das Gate des Leistungs-MOSFET 102 anlegen und den Strom I_meas messen. Andere Spannungen können verwendet werden.
Ausführungsformen der vorliegenden Erfindung können auch in Treibertopologien der niedrigen Seite implementiert werden. 7a und 7b zeigen ein Leistungs-MOSFET-System 700 mit einer Gate-Ansteuerschaltung, die in einer Schaltkonfiguration der niedrigen Seite verwendet werden kann. Das Leistungs-MOSFET-System 700 umfasst eine Gate-Ansteuerschaltung 706, einen normalerweise eingeschalteten Transistor 302, einen Pull-up-Widerstand 704, eine Vorspannungsschaltung 410 und einen Leistungs-MOSFET 202. Die Gate-Ansteuerschaltung 706 umfasst Transistoren 230 und 232 und einen Pull-down-Widerstand 722.
7a zeigt einen Schaltplan hoher Ebene des Leistungs-MOSFET-Systems 700. Während des normalen Betriebs setzt der Pull-up-Widerstand 704 ein Gate des normalerweise eingeschalteten Transistors 302 hoch, was den normalerweise eingeschalteten Transistor 302 eingeschaltet hält. Die Vorspannungsschaltung 410 kann verwendet werden, um sicherzustellen, dass der normalerweise eingeschaltete Transistor 302 keinen wesentlichen Spannungsabfall über seinem Lastpfad aufweist. Die Gate-Ansteuerschaltung 706 kann ein Gate des Leistungs-MOSFET 102 steuern. Während des Abschaltzustandes bleibt der normalerweise eingeschaltete Transistor 302 eingeschaltet, was ermöglicht, dass ein Strom durch den Lastpfad des normalerweise eingeschalteten Transistors 302 fließt. Die Vorspannungsschaltung 410 kann während des Abschaltzustandes ausgeschaltet sein. Der Widerstand 722 kann daher den Leistungs-MOSFET 202 durch Halten von V_gs des Leistungs-MOSFET 202 nahe null ausgeschaltet halten.
7b zeigt einen Schaltplan hoher Ebene des Leistungs-MOSFET-Systems 700 in einer Leckverlustbelastungstest-Konfiguration gemäß einer Ausführungsform der vorliegenden Erfindung. Während eines Leckverlustbelastungstests wird der normalerweise eingeschaltete Transistor 302 ausgeschaltet, um zu verhindern, dass Ströme von der Gate-Ansteuerschaltung 706 den Strom I_meas beeinflussen. Der normalerweise eingeschaltete Transistor 302 kann durch Anlegen der Spannung V₇₀₆, beispielsweise mit 0 V, an das Gate des normalerweise eingeschalteten Transistors 302 und durch Einschalten des Transistors 230 ausgeschaltet werden, was ein negatives Vgs am normalerweise eingeschalteten Transistor 302 erzeugen kann. Die Spannung V₇₀₆ kann durch die Leistungsversorgung 706 angelegt werden. Der Drain des Leistungs-MOSFET 202 kann mit der Source des Leistungs-MOSFET 202 verbunden sein und die Schaltung 708 kann die Belastungsspannung V₇₀₈, beispielsweise mit 6 V, an das Gate des Leistungs-MOSFET 202 anlegen und den Strom I_meas messen.
Ausführungsformen der vorliegenden Erfindung können ein Pull-up-Element, das dazu konfiguriert ist, ein Gate eines normalerweise eingeschalteten Transistors hochzusetzen, mit anderen Komponenten als einem Widerstand implementieren. 8 zeigt ein Leistungs-MOSFET-System 800, das ein Pull-up-Element unter Verwendung eines Transistors implementiert. Das Leistungs-MOSFET-System 800 umfasst eine Gate-Ansteuerschaltung 706, einen normalerweise eingeschalteten Transistor 302, einen Pull-up-Transistor 804, eine Vorspannungsschaltung 410 und einen Leistungs-MOSFET 202. Die Gate-Ansteuerschaltung 706 umfasst Transistoren 230 und 232 und einen Pull-down-Widerstand 722.
Das Leistungs-MOSFET-System 800 kann in einer ähnlichen Weise wie das Leistungs-MOSFET-System 700 arbeiten und kann das Verfahren 380 zum Durchführen eines Leckverlustbelastungstests implementieren. Der Leistungs-MOSFET 800 kann jedoch den Transistor 804 anstelle des Widerstandes 704 verwenden, um das Gate des normalerweise eingeschalteten Transistors 302 hochzusetzen. Andere Pull-up-Elemente, die auf dem Fachgebiet bekannt sind, können verwendet werden.
Ein allgemeiner Aspekt umfasst eine Schaltung, die Folgendes umfasst: eine Gate-Ansteuerschaltung; einen Ausgangstransistor mit einem ersten Lastpfad, der zwischen einen Versorgungsknoten und einen Ausgangsknoten gekoppelt ist, und einem Gate, das mit der Gate-Ansteuerschaltung gekoppelt ist; einen normalerweise eingeschalteten Transistor mit einem zweiten Lastpfad, der mit der Gate-Ansteuerschaltung und mit dem Gate des Ausgangstransistors gekoppelt ist; und eine Pull-up-Vorrichtung, die zwischen ein Gate des normalerweise eingeschalteten Transistors und einen Pull-up-Knoten gekoppelt ist, wobei der Ausgangstransistor dazu konfiguriert ist, einen Testleckstrom in einem Testmodus zu liefern, wenn eine Messspannung an einen Stromtestknoten angelegt wird, der mit dem Gate des Ausgangstransistors gekoppelt ist, und eine Ausschaltspannung an das Gate des normalerweise eingeschalteten Transistors angelegt wird; und die Gate-Ansteuerschaltung dazu konfiguriert ist, eine Gate-Ansteuerspannung zum Gate des Ausgangstransistors in einem nominalen Betriebsmodus zu liefern, wenn eine Spannung des Gates des normalerweise eingeschalteten Transistors auf eine Spannung des Pull-up-Knotens über die Pull-up-Vorrichtung hochgesetzt wird.
Implementierungen können eines oder mehrere der folgenden Merkmale umfassen. Die Schaltung, bei der die Pull-up-Vorrichtung einen Widerstand umfasst, und der normalerweise eingeschaltete Transistor einen Verarmungs-MOS-Transistor umfasst. Die Schaltung, bei der der Verarmungs-MOS-Transistor ein NMOS-Transistor ist. Die Schaltung, die ferner Folgendes umfasst: einen ersten Spannungsgenerator, der mit einem Gate des normalerweise eingeschalteten Transistors gekoppelt ist, wobei der erste Spannungsgenerator dazu konfiguriert ist, die Ausschaltspannung zu liefern; und eine zweite Schaltung, die mit dem Stromtestknoten gekoppelt ist, wobei die zweite Schaltung einen zweiten Spannungsgenerator, der dazu konfiguriert ist, die Messspannung zu liefern, und eine Strommessschaltung, die dazu konfiguriert ist, den Testleckstrom zu messen, umfasst. Die Schaltung, bei der der erste Spannungsgenerator die Ausschaltspannung liefert, während der zweite Spannungsgenerator die Messspannung liefert und die Strommessschaltung den Testleckstrom misst. Die Schaltung, bei der die Schaltung als einen Defekt aufweisend eingestuft wird, wenn der Testleckstrom größer ist als ein Referenzstrom. Die Schaltung, bei der der erste Spannungsgenerator und die zweite Schaltung Schaltungen einer automatischen Testausrüstung (ATE) sind. Die Schaltung, bei der der erste Spannungsgenerator und die zweite Schaltung Schaltungen derselben integrierten Schaltung sind. Die Schaltung, bei der der Testleckstrom negativ ist, die Ausschaltspannung negativ ist und die Messspannung null ist. Die Schaltung, bei der der Ausgangstransistor einen NMOS-Transistor mit einer zweiten Source, die mit Masse gekoppelt ist, und einen zweiten Drain umfasst; und die Gate-Ansteuerschaltung einen dritten Transistor, der mit einem Ausgang der Gate-Ansteuerschaltung gekoppelt ist, und einen vierten Transistor, der mit dem Ausgang der Gate-Ansteuerschaltung gekoppelt ist, umfasst. Die Schaltung, bei der der Ausgangstransistor ein PMOS-Transistor ist; und die Gate-Ansteuerschaltung einen dritten Transistor, der mit einem Ausgang der Gate-Ansteuerschaltung gekoppelt ist, und einen vierten Transistor, der mit dem Ausgang der Gate- Ansteuerschaltung gekoppelt ist, umfasst. Die Schaltung, bei der der zweite Lastpfad zwischen die Gate-Ansteuerschaltung und den Versorgungsknoten des Ausgangstransistors gekoppelt ist; und der Pull-up-Knoten den Versorgungsknoten umfasst. Die Schaltung, die ferner eine Vorspannungsschaltung umfasst, die mit dem Gate des normalerweise eingeschalteten Transistors gekoppelt ist, wobei der zweite Lastpfad zwischen die Gate-Ansteuerschaltung und das Gate des Ausgangstransistors gekoppelt ist. Die Schaltung, bei der der Ausgangstransistor ein PMOS-Transistor ist; und die Gate-Ansteuerschaltung einen dritten Transistor umfasst, der mit einem Ausgang der Gate-Ansteuerschaltung gekoppelt ist, wobei der dritte Transistor dazu konfiguriert, ist einen Polarisationsstrom in den ersten Lastpfad zu spiegeln. Die Schaltung, bei der der zweite Lastpfad zwischen die Gate-Ansteuerschaltung und eine Source des Ausgangstransistors gekoppelt ist; und der Pull-up-Knoten die Source des Ausgangstransistors umfasst. Die Schaltung, bei der der zweite Lastpfad zwischen die Gate-Ansteuerschaltung und das Gate des Ausgangstransistors gekoppelt ist; und der Pull-up-Knoten den Versorgungsknoten umfasst. Die Schaltung, bei der die Gate-Ansteuerschaltung dazu konfiguriert ist, eine Gate-Ansteuerspannung zum Gate des Ausgangstransistors in einem Abschaltzustand zu liefern, wenn eine Spannung des Gates des normalerweise eingeschalteten Transistors auf den Pull-up-Knoten über die Pull-up-Vorrichtung hochgesetzt wird. Die Schaltung, bei der die Pull-up-Vorrichtung einen Transistor umfasst.
Ein anderer allgemeiner Aspekt umfasst ein Verfahren zum Betreiben einer Vorrichtung mit einem ersten Transistor, wobei das Verfahren Folgendes umfasst: Durchführen einer Leckverlustbelastungstest-Operation, einschließlich des Verhinderns, dass ein Strom zwischen einem Gate des ersten Transistors und einer dritten Schaltung fließt, durch Ausschalten eines normalerweise eingeschalteten Transistors, der mit dem Gate des ersten Transistors und mit der dritten Schaltung gekoppelt ist, Anlegen einer ersten Belastungsspannung an das Gate des ersten Transistors und Messen eines ersten Stroms, der vom Gate des ersten Transistors fließt; und des Durchführens eines normalen Betriebs, einschließlich des Einschaltens des normalerweise eingeschalteten Transistors.
Implementierungen können ein oder mehrere der folgenden Merkmale umfassen. Das Verfahren, das ferner das Durchführen einer Abschaltoperation, einschließlich des Einschaltens des normalerweise eingeschalteten Transistors, umfasst. Das Verfahren, bei dem die Leckverlustbelastungstest-Operation ferner das Anlegen einer zweiten Belastungsspannung an eine Source des ersten Transistors umfasst. Das Verfahren, bei dem die Source des ersten Transistors mit einem Drain des ersten Transistors gekoppelt ist. Das Verfahren, bei dem die dritte Schaltung das Gate des ersten Transistors steuert; wobei das Anlegen der ersten Belastungsspannung das Anlegen von 8 V umfasst; und das Anlegen der zweiten Belastungsspannung das Anlegen von 2 V umfasst. Das Verfahren, bei dem das Einschalten des normalerweise eingeschalteten Transistors das Hochsetzen eines Gates des normalerweise eingeschalteten Transistors auf einen Pull-up-Knoten umfasst. Das Verfahren, bei dem der Pull-up-Knoten mit einer Source des normalerweise eingeschalteten Transistors gekoppelt ist. Das Verfahren, bei dem das Einschalten des normalerweise eingeschalteten Transistors das Hochsetzen eines Gates des normalerweise eingeschalteten Transistors durch eine Vorspannungsschaltung umfasst. Das Verfahren, bei dem das Einschalten des normalerweise eingeschalteten Transistors das Hochsetzen eines Gates des normalerweise eingeschalteten Transistors auf eine Source des ersten Transistors umfasst. Das Verfahren, das ferner das Einstufen der Vorrichtung als gut, wenn der erste Strom niedriger ist als ein vorbestimmter Strom, und das Einstufen der Vorrichtung als schlecht, wenn der erste Strom höher ist als der vorbestimmte Strom, umfasst.
Noch ein anderer allgemeiner Aspekt umfasst eine Schaltung, die Folgendes umfasst: eine integrierte Schaltung mit einer ersten Schaltung, einen Ausgangstransistor mit einem ersten Lastpfad, der zwischen einen Versorgungsknoten und einen Ausgangsknoten gekoppelt ist, und einem Gate, das mit der ersten Schaltung gekoppelt ist, einen ersten Testknoten, der mit dem Gate des Ausgangstransistors gekoppelt ist, einen Verarmungs-NMOS-Transistor mit einem zweiten Lastpfad, der zwischen die erste Schaltung und das Gate des Ausgangstransistors gekoppelt ist, einen zweiten Testknoten, der mit einem Gate des Verarmungs-NMOS-Transistors gekoppelt ist, und ein Pull-up-Element, das zwischen das Gate des Verarmungs-NMOS-Transistors und einen Pull-up-Knoten gekoppelt ist.
Implementierungen können ein oder mehrere der folgenden Merkmale umfassen. Die Schaltung, die ferner einen ersten Spannungsgenerator umfasst, der mit dem zweiten Testknoten gekoppelt ist und dazu konfiguriert ist, eine erste Belastungsspannung zu liefern; einen zweiten Spannungsgenerator, der mit dem ersten Testknoten gekoppelt ist und dazu konfiguriert ist, eine Messspannung zu liefern; und eine Strommessschaltung, die mit dem zweiten Spannungsgenerator gekoppelt ist und dazu konfiguriert ist, einen Leckstrom zu messen. Die Schaltung, bei der das Pull-up-Element einen Transistor umfasst.
Obwohl diese Erfindung mit Bezug auf erläuternde Ausführungsformen beschrieben wurde, soll diese Beschreibung nicht in einer begrenzenden Hinsicht aufgefasst werden. Verschiedene Modifikationen und Kombinationen der erläuternden Ausführungsformen sowie andere Ausführungsformen der Erfindung sind für den Fachmann auf dem Gebiet bei der Bezugnahme auf die Beschreibung ersichtlich. Daher ist beabsichtigt, dass die beigefügten Ansprüche beliebige solche Modifikationen oder Ausführungsformen umfassen.

Claims

Schaltung, die Folgendes umfasst: eine Gate-Ansteuerschaltung; einen Ausgangstransistor mit einem ersten Lastpfad, der zwischen einen Versorgungsknoten und einen Ausgangsknoten gekoppelt ist, und einem Gate, das mit der Gate-Ansteuerschaltung gekoppelt ist; einen normalerweise eingeschalteten Transistor mit einem zweiten Lastpfad, der mit der Gate-Ansteuerschaltung und mit dem Gate des Ausgangstransistors gekoppelt ist; und eine Pull-up-Vorrichtung, die zwischen ein Gate des normalerweise eingeschalteten Transistors und einen Pull-up-Knoten gekoppelt ist, wobei der Ausgangstransistor dazu konfiguriert ist, einen Testleckstrom in einem Testmodus zu liefern, wenn eine Messspannung an einen Stromtestknoten angelegt wird, der mit dem Gate des Ausgangstransistors gekoppelt ist, und eine Ausschaltspannung an das Gate des normalerweise eingeschalteten Transistors angelegt wird; und die Gate-Ansteuerschaltung dazu konfiguriert ist, eine Gate-Ansteuerspannung zum Gate des Ausgangstransistors in einem nominalen Betriebsmodus zu liefern, wenn eine Spannung des Gates des normalerweise eingeschalteten Transistors auf eine Spannung des Pull-up-Knotens über die Pull-up-Vorrichtung hochgesetzt wird.
Schaltung nach Anspruch 1, wobei die Pull-up-Vorrichtung einen Widerstand umfasst, und der normalerweise eingeschaltete Transistor einen Verarmungs-MOS-Transistor umfasst.
Schaltung nach Anspruch 2, wobei der Verarmungs-MOS-Transistor ein NMOS-Transistor ist.
Schaltung nach einem der voranstehenden Ansprüche, die ferner Folgendes umfasst: einen ersten Spannungsgenerator, der mit einem Gate des normalerweise eingeschalteten Transistors gekoppelt ist, wobei der erste Spannungsgenerator dazu konfiguriert ist, die Ausschaltspannung zu liefern; und eine zweite Schaltung, die mit dem Stromtestknoten gekoppelt ist, wobei die zweite Schaltung Folgendes umfasst: einen zweiten Spannungsgenerator, der dazu konfiguriert ist, die Messspannung zu liefern, und eine Strommessschaltung, die dazu konfiguriert ist, den Testleckstrom zu messen.
Schaltung nach Anspruch 4, wobei der erste Spannungsgenerator die Ausschaltspannung liefert, während der zweite Spannungsgenerator die Messspannung liefert und die Strommessschaltung den Testleckstrom misst.
Schaltung nach Anspruch 5, wobei die Schaltung als einen Defekt aufweisend eingestuft wird, wenn der Testleckstrom größer ist als ein Referenzstrom.
Schaltung nach einem der Ansprüche 4–6, wobei der erste Spannungsgenerator und die zweite Schaltung Schaltungen einer automatischen Testausrüstung (ATE) sind.
Schaltung nach einem der Ansprüche 4–7, wobei der erste Spannungsgenerator und die zweite Schaltung Schaltungen derselben integrierten Schaltung sind.
Schaltung nach einem der Ansprüche 4–8, wobei der Testleckstrom negativ ist, die Ausschaltspannung negativ ist, und die Messspannung null ist.
Schaltung nach einem der voranstehenden Ansprüche, wobei der Ausgangstransistor einen NMOS-Transistor mit einer zweiten Source, die mit Masse gekoppelt ist, und einen zweiten Drain umfasst; und die Gate-Ansteuerschaltung Folgendes umfasst: einen dritten Transistor, der mit einem Ausgang der Gate-Ansteuerschaltung gekoppelt ist, und einen vierten Transistor, der mit dem Ausgang der Gate-Ansteuerschaltung gekoppelt ist.
Schaltung nach einem der voranstehenden Ansprüche, wobei der Ausgangstransistor ein PMOS-Transistor ist; und die Gate-Ansteuerschaltung Folgendes umfasst: einen dritten Transistor, der mit einem Ausgang der Gate-Ansteuerschaltung gekoppelt ist, und einen vierten Transistor, der mit dem Ausgang der Gate-Ansteuerschaltung gekoppelt ist.
Schaltung nach Anspruch 11, wobei der zweite Lastpfad zwischen die Gate-Ansteuerschaltung und den Versorgungsknoten des Ausgangstransistors gekoppelt ist; und der Pull-up-Knoten den Versorgungsknoten umfasst.
Schaltung nach Anspruch 11 oder 12, die ferner eine Vorspannungsschaltung umfasst, die mit dem Gate des normalerweise eingeschalteten Transistors gekoppelt ist, wobei der zweite Lastpfad zwischen die Gate-Ansteuerschaltung und das Gate des Ausgangstransistors gekoppelt ist.
Schaltung nach einem der voranstehenden Ansprüche, wobei der Ausgangstransistor ein PMOS-Transistor ist; und die Gate-Ansteuerschaltung einen dritten Transistor umfasst, der mit einem Ausgang der Gate-Ansteuerschaltung gekoppelt ist, wobei der dritte Transistor dazu konfiguriert ist, einen Polarisationsstrom in den ersten Lastpfad zu spiegeln.
Schaltung nach Anspruch 14, wobei der zweite Lastpfad zwischen die Gate-Ansteuerschaltung und eine Source des Ausgangstransistors gekoppelt ist; und der Pull-up-Knoten die Source des Ausgangstransistors umfasst.
Schaltung nach Anspruch 14, wobei der zweite Lastpfad zwischen die Gate-Ansteuerschaltung und das Gate des Ausgangstransistors gekoppelt ist; und der Pull-up-Knoten den Versorgungsknoten umfasst.
Schaltung nach einem der voranstehenden Ansprüche, wobei die Gate-Ansteuerschaltung dazu konfiguriert ist, eine Gate-Ansteuerspannung zum Gate des Ausgangstransistors in einem Abschaltzustand zu liefern, wenn eine Spannung des Gates des normalerweise eingeschalteten Transistors auf den Pull-up-Knoten über die Pull-up-Vorrichtung hochgesetzt wird.
Schaltung nach einem der voranstehenden Ansprüche, wobei die Pull-up-Vorrichtung einen Transistor umfasst.
Verfahren zum Betreiben einer Vorrichtung mit einem ersten Transistor, wobei das Verfahren Folgendes umfasst: Durchführen einer Leckverlustbelastungstest-Operation, die Folgendes umfasst Verhindern, dass ein Strom zwischen einem Gate des ersten Transistors und einer dritten Schaltung fließt, durch Ausschalten eines normalerweise eingeschalteten Transistors, der mit dem Gate des ersten Transistors und mit der dritten Schaltung gekoppelt ist, Anlegen einer ersten Belastungsspannung an das Gate des ersten Transistors, und Messen eines ersten Stroms, der vom Gate des ersten Transistors fließt; und Durchführen eines normalen Betriebs mit dem Einschalten des normalerweise eingeschalteten Transistors.
Verfahren nach Anspruch 19, das ferner das Durchführen einer Abschaltoperation mit dem Einschalten des normalerweise eingeschalteten Transistors umfasst.
Verfahren nach Anspruch 19 oder 20, wobei die Leckverlustbelastungstest-Operation ferner das Anlegen einer zweiten Belastungsspannung an eine Source des ersten Transistors umfasst.
Verfahren nach Anspruch 21, wobei die Source des ersten Transistors mit einem Drain des ersten Transistors gekoppelt ist.
Verfahren nach Anspruch 21 oder 22, wobei die dritte Schaltung das Gate des ersten Transistors steuert; das Anlegen der ersten Belastungsspannung das Anlegen von 8 V umfasst; und das Anlegen der zweiten Belastungsspannung das Anlegen von 2 V umfasst.
Verfahren nach einem der Ansprüche 19–23, wobei das Einschalten des normalerweise eingeschalteten Transistors das Hochsetzen eines Gates des normalerweise eingeschalteten Transistors auf einen Pull-up-Knoten umfasst.
Verfahren nach Anspruch 24, wobei der Pull-up-Knoten mit einer Source des normalerweise eingeschalteten Transistors gekoppelt ist.
Verfahren nach einem der Ansprüche 19–23, wobei das Einschalten des normalerweise eingeschalteten Transistors das Hochsetzen eines Gates des normalerweise eingeschalteten Transistors durch eine Vorspannungsschaltung umfasst.
Verfahren nach einem der Ansprüche 19–26, wobei das Einschalten des normalerweise eingeschalteten Transistors das Hochsetzen eines Gates des normalerweise eingeschalteten Transistors auf eine Source des ersten Transistors umfasst.
Verfahren nach einem der Ansprüche 19–27, das ferner das Einstufen der Vorrichtung als gut, wenn der erste Strom niedriger ist als ein vorbestimmter Strom, und das Einstufen der Vorrichtung als schlecht, wenn der erste Strom höher ist als der vorbestimmte Strom, umfasst.
Schaltung, die Folgendes umfasst: eine integrierte Schaltung, die Folgendes umfasst: eine erste Schaltung, einen Ausgangstransistor mit einem ersten Lastpfad, der zwischen einen Versorgungsknoten und einen Ausgangsknoten gekoppelt ist, und einem Gate, das mit der ersten Schaltung gekoppelt ist, einen ersten Testknoten, der mit dem Gate des Ausgangstransistors gekoppelt ist, einen Verarmungs-NMOS-Transistor mit einem zweiten Lastpfad, der zwischen die erste Schaltung und das Gate des Ausgangstransistors gekoppelt ist, einen zweiten Testknoten, der mit einem Gate des Verarmungs-NMOS-Transistors gekoppelt ist, und ein Pull-up-Element, das zwischen das Gate des Verarmungs-NMOS-Transistors und einen Pull-up-Knoten gekoppelt ist.
Schaltung nach Anspruch 29, die ferner Folgendes umfasst: einen ersten Spannungsgenerator, der mit dem zweiten Testknoten gekoppelt ist und dazu konfiguriert ist, eine erste Belastungsspannung zu liefern; einen zweiten Spannungsgenerator, der mit dem ersten Testknoten gekoppelt ist und dazu konfiguriert ist, eine Messspannung zu liefern; und eine Strommessschaltung, die mit dem zweiten Spannungsgenerator gekoppelt ist und dazu konfiguriert ist, den Leckstrom zu messen.
Schaltung nach Anspruch 29 oder 30, wobei das Pull-up-Element einen Transistor umfasst.