DE102016224747A1

DE102016224747A1 - Steuergerät

Info

Publication number: DE102016224747A1
Application number: DE102016224747.6A
Authority: DE
Inventors: Axel Aue; Matthias Schreiber; Hans-Walter Schmitt
Original assignee: Robert Bosch GmbH
Current assignee: Robert Bosch GmbH
Priority date: 2016-12-12
Filing date: 2016-12-12
Publication date: 2018-06-14
Also published as: CN108228392B; CN108228392A

Abstract

Die Erfindung betrifft ein Steuergerät (10), insbesondere für eine Brennkraftmaschine, mit einer ersten Recheneinheit (12), dadurch gekennzeichnet, dass wenigstens eine weitere Recheneinheit (14), insbesondere zur Erweiterung der Rechenleistung der ersten Recheneinheit (12), in dem Steuergerät (10) angeordnet ist, wobei die erste und die wenigstens eine weitere Recheneinheit (12, 14) über wenigstens ein Bussystem (16) miteinander verbunden sind.

Description

Stand der Technik
Die Erfindung betrifft ein Steuergerät, insbesondere für eine Brennkraftmaschine, mit einer ersten Recheneinheit.
Derzeit bekannte Steuergeräte umfassen in der Regel eine elektronische Recheneinheit, die z.B. in Form eines eingebetteten Systems vorhanden ist. Die Größe der elektronischen Recheneinheit variiert je nach Komplexität der Aufgaben.
Offenbarung der Erfindung
Das der Erfindung zugrunde liegende Problem wird durch ein Steuergerät nach Anspruch 1 gelöst. Vorteilhafte Weiterbildungen sind in den Unteransprüchen angegeben. Für die Erfindung wichtige Merkmale finden sich ferner in der nachfolgenden Beschreibung und in den Zeichnungen, wobei die Merkmale sowohl in Alleinstellung als auch in unterschiedlichen Kombinationen für die Erfindung wichtig sein können, ohne dass hierauf nochmals explizit hingewiesen wird.
Die Erfindung betrifft ein Steuergerät, insbesondere für eine Brennkraftmaschine, mit einer ersten Recheneinheit, wobei wenigstens eine weitere Recheneinheit, insbesondere zur Erweiterung der Rechenleistung der ersten Recheneinheit, in dem Steuergerät angeordnet ist. Dabei sind die erste und die wenigstens eine weitere Recheneinheit über wenigstens ein Bussystem miteinander verbunden.
Die erste und die mindestens eine weitere Recheneinheit sind vorzugsweise dazu ausgebildet, Daten zu verarbeiten. Die weitere Recheneinheit kann beispielsweise dazu ausgebildet sein, im Wesentlichen gleichartige Informationen und Daten in vergleichbarer Weise zu lesen und/oder zu verarbeiten und/oder auszugeben wie die erste Recheneinheit. Die Verarbeitung der Daten (bzw. wenigstens eines Teils davon) durch die weitere Recheneinheit erfolgt beispielsweise dann, wenn in der primären Recheneinheit eine Anwendung, insbesondere eine sicherheitskritische Anwendung, ausgeführt werden soll. Dabei kann die weitere Recheneinheit eine im Wesentlichen gleichartige Verarbeitung der ersten Daten ausführen. Wenn diese Anwendung beendet ist, können in an sich bekannter Weise Ausgangsdaten (insbesondere die verarbeiteten Daten) der jeweiligen primären und weiteren Recheneinheiten miteinander verglichen werden.
Vorzugsweise ist die weitere Recheneinheit zur Erweiterung der Rechenleistung der ersten Recheneinheit ausgebildet. Dabei kann die weitere Recheneinheit beispielsweise zur Ausführung einen weiteren, insbesondere einer allein auf der weiteren Recheneinheit ausgeführten, Anwendung, ausgebildet sein.
Insbesondere zum Austausch von Daten sind die erste und die weitere Recheneinheit über ein Bussystem, das beispielsweise einen Adressbus und einen Datenbus umfasst, miteinander verbunden. Alternativ oder ergänzend können auch andere Verbindungsmittel vorhanden sein, die einen Datenaustausch zwischen der ersten Recheneinheit und der weiteren Recheneinheit ermöglichen, beispielsweise wenigstens ein Koppelnetz.
In einer weiteren Ausgestaltung ist die erste Recheneinheit ein Mikrocontroller umfassend mindestens einen Prozessor, mindestens einen Direktzugriffspeicher (RAM, random access memory, auch als „Arbeitsspeicher“ bezeichnet) und/oder mindestens einen Festwertspeicher (z.B. ROM, read only memory). Dabei ist die wenigstens eine weitere Recheneinheit bevorzugt ein Mikroprozessor oder ein Mikrocontroller oder ein digitaler Signalprozessor oder ein FPGA oder ein ASIC. Bei einer bevorzugten Variante kann die wenigstens eine weitere Recheneinheit auch mehrere der vorstehend genannten Komponenten bzw. Kombinationen hieraus umfassen.
Bei bevorzugten Ausführungsformen kann die als Mikrocontroller ausgebildete erste Recheneinheit vergleichsweise komplexe Funktionen ausführen und beispielsweise andere Komponenten des Steuergeräts, insbesondere andere integrierte Schaltungen, ICs, bzw. deren Betrieb steuern. In dem Mikrocontroller bzw. einem dem Mikrocontroller zugeordneten Speicher sind meist auch die für den Betrieb notwendigen Daten, Kennfelder und/oder Programme, bevorzugt auch für andere Komponenten, abgespeichert.
Die weitere Recheneinheit, mittels der vorteilhaft eine Rechenleistungserweiterung der ersten Recheneinheit realisierbar ist, kann beispielsweise ebenfalls ein Mikrocontroller oder bevorzugt ein Mikroprozessor oder ein digitaler Signalprozessor oder ein FPGA oder ein ASIC sein. Als ASICs werden anwendungsspezifische integrierte Schaltungen bezeichnet (engl.: application specific integrated circuit). Ein FPGA bezeichnet eine feldprogrammierbare integrierte Schaltung (engl.: Field-Programmable Gate Array).
In einer bevorzugten Ausgestaltung ist der Festwertspeicher der ersten Recheneinheit zur Weitergabe von Daten an die weitere Recheneinheit, die beispielsweise ein Mikroprozessor ist, ausgebildet. Es ist beispielsweise denkbar, dass das für den Betrieb der weiteren Recheneinheit benötigte Programm in dem Festwertspeicher der ersten Recheneinheit abgespeichert ist. Beispielsweise kann die erste Recheneinheit das benötigte Programm aus dem Festwertspeicher auslesen und der weiteren Recheneinheit zur Verfügung stellen.
Vorzugsweise weist die zweite Recheneinheit eine Rechenleistung im Bereich von mindestens etwa 6 DMips pro Megahertz, Dhrystone MIPS, Millionen Instruktionen pro Sekunde, weiter vorzugsweise von etwa 8 DMips pro Megahertz auf, wodurch eine effiziente Rechenleistungserweiterung für die erste Recheneinheit gegeben ist.
In einer bevorzugten Ausführungsform ist die erste und die wenigstens eine weitere Recheneinheit auf einem ersten Halbleitersubstrat, d.h. auf demselben Halbleitersubstrat, angeordnet. Unter einem Halbleitersubstrat wird beispielsweise ein chip, also ein ungehäustes Stück Halbleiter-wafer, englisch: „die“, verstanden. Durch die Integration der ersten und der weiteren Recheneinheit auf einem gemeinsamen Halbleitersubstrat wird eine Kommunikation und ein Datenaustausch zwischen der ersten und der weiteren Recheneinheit direkt auf dem Halbleitersubstrat ermöglicht. Auf diese Weise werden die erste und die weitere Recheneinheit bereits bei der Herstellung auf einem gemeinsamen Halbleitersubstrat integriert, und insbesondere erfolgt die Fertigung der ersten und der wenigstens einen weiteren Recheneinheit unter Verwendung derselben Halbleiterfertigungstechnologie bzw. Halbleiterfertigungsprozesse.
Bei einer weiteren besonders bevorzugten Ausführungsform kann die Fertigung des ersten Halbleitersubstrats mit der ersten und der wenigstens einen weiteren Recheneinheit unter Verwendung von „automotive Designregeln“ erfolgen, also von Herstellungsregeln für die Halbleiterfertigung, welche geeignet sind für Anwendungen im Kraftfahrzeugbereich, wodurch vorteilhaft bessere Eigenschaften bezüglich Elektromigration, Einstrahlung, Abstrahlung, Ausfallrate und dergleichen verglichen mit Halbleiterschaltungen für Consumer (Endkunden)-Anwendungen erzielt werden. Dadurch weist das gemäß der vorliegenden Ausführungsform gefertigte Halbleitersubstrat bzw. die darin enthaltenen Recheneinheiten eine besonders geringe Ausfallrate, einen vergleichsweise großen Einsatztemperaturbereich, eine vergleichsweise geringe Stromaufnahme, und eine hohe Langzeitverfügbarkeit auf, sodass sie insbesondere auch für sicherheitskritische Anwendungen sehr gut geeignet sind.
Bei einer weiteren vorteilhaften Ausführungsform ist die erste Recheneinheit auf einem ersten Halbleitersubstrat angeordnet, und die wenigstens eine weitere Recheneinheit ist auf einem weiteren, von dem ersten Halbleitersubstrat verschiedenen, Halbleitersubstrat angeordnet. In diesem Fall ist es denkbar, dass das weitere Halbleitersubstrat mittels „Flip-Chip-Montage“ (deutsch: Wende-Montage) ohne weitere Anschlussdrähte mit einer aktiven Kontaktierungsseite zum ersten Halbleitersubstrat hin auf dem ersten Halbleitersubstrat montiert wird. Die Flip-Chip-Montage ermöglicht vorteilhaft gleichzeitig zu der Platzierung des weiteren Halbleitersubstrats die elektrische Kontaktierung mit dem ersten Halbleitersubstrat.
In einer Ausgestaltung ist der ersten und/oder der wenigstens einen weiteren Recheneinheit wenigstens ein Cache-Speicher zugeordnet. Über den Cache-Speicher, bei dem es sich um einen schnellen Pufferspeicher handelt, wird ein schneller Zugriff auf Daten für die erste bzw. die weitere Recheneinheit sichergestellt. Bei weiteren vorteilhaften Ausführungsformen können sowohl ein „First Level Cache“ als auch ein „Second Level Cache“ vorgesehen sein. Besonders bevorzugt können einer Ausführungsform zufolge der bzw. die Cache-Speicher auch im Bereich der zweiten Recheneinheit angeordnet sein, die beispielsweise als Mikroprozessor ausgebildet ist. Es ist ferner denkbar, dass der bzw. die Cache-Speicher bei der Ausführung von Applikationen auf der ersten Recheneinheit und/oder der zweiten bzw. weiteren Recheneinheit nutzbar sind.
In einer weiteren Ausgestaltung ist der wenigstens einen weiteren Recheneinheit ein Festwertspeicher (ROM) zugeordnet. Dabei ist der Festwertspeicher insbesondere als Flash-Speicher mit einer seriellen Datenschnittstelle ausgebildet. In dem Festwertspeicher ist beispielsweise wenigstens ein Programm bzw. die Software für die wenigstens eine weitere Recheneinheit abgespeichert. Alternativ oder ergänzend kann der weiteren Recheneinheit ein zur Ausführung durch sie vorgesehenes Programm auch durch die erste Recheneinheit zur Verfügung gestellt werden, beispielsweise aus einem der ersten Recheneinheit zugeordneten Festwertspeicher.
In einer weiteren Ausgestaltung ist wenigstens ein Mittel, insbesondere Kontaktierungsmittel, zur elektrischen Kontaktierung aufweisendes Substratelement (englisch: „interposer“) vorgesehen, wobei wenigstens das erste Halbleitersubstrat auf einer ersten Oberfläche des Substratelements angeordnet ist. Ferner umfasst das Substratelement eine der ersten Oberfläche gegenüberliegende zweite Oberfläche, welche bevorzugt zur Kontaktierung mit einer Trägerplatte, beispielsweise einer Schaltungsträgerplatte (Platine), vorgesehen ist.
Mittels des Substratelements werden beispielsweise vergleichsweise fein strukturierte Anschlüsse des Halbleitersubstrats auf vergleichsweise große Strukturen, welche insbesondere für die Verbindung mit einer Trägerplatte oder Platine benötigt werden, umgesetzt. Diese Verbindungstechnik wird wie vorstehend bereits erwähnt auch „Interposer“ genannt. Das Substratelement, welches als Interposer dient, besteht i.d.R. aus Glas oder Silizium und umfasst beispielsweise Kontaktflächen, Umverdrahtungen, Durchkontaktierungen sowie gegebenenfalls aktive und/oder nicht aktive Komponenten.
Das Halbeitersubstrat kann beispielsweise mittels der oben beschriebenen Flip-Chip-Montage oder mittels der bekannten Bonding-Technologie auf der Oberfläche des Substratelements montiert werden. Bei der Bonding-Technologie erfolgt die Kontaktierung in der Regel mit einem dünnen Verbindungsdraht (Bonddraht), der vom Halbleitersubstrat direkt auf das Substratelement, oder umgekehrt, gezogen wird. Die dauerhafte Kontaktierung des Drahtes erfolgt beispielsweise durch einen Schweißprozess.
In einer weiteren Ausgestaltung ist mindestens ein Direktzugriffsspeicher (RAM, Arbeitsspeicher) auf wenigstens einem Substratelement zur Verbindung mit der ersten und/oder der weiteren Recheneinheit angeordnet, wodurch kurze Leitungslängen und dementsprechend gute Anschlussbedingungen geschaffen werden. Auf diese Weise können auch vergleichsweise große Arbeitsspeicher für das erfindungsgemäße Steuergerät vorgesehen werden.
In einer weiteren Ausgestaltung ist eine Speicher-Schnittstelle zur Verbindung der mindestens einen weiteren Recheneinheit mit einem Direktzugriffsspeicher vorgesehen. Über die Speicher-Schnittstelle kann vorzugsweise die weitere Recheneinheit mit einem externen Speicher, vorzugsweise einem Direktzugriffspeicher (RAM), verbunden werden.
Weiterhin kann vorgesehen sein, dass die Speicher-Schnittstelle zur Verbindung der mindestens einen weiteren Recheneinheit mit einem Direktzugriffsspeicher auf der Oberseite des Substratelements nach außen geführt ist und insbesondere eine DDR-Speicher-Schnittstelle ist.
Die Speicherschnittstelle ist vorzugsweise ein DDR-Schnittstelle, Double Data Rate Schnittstelle. DDR bezeichnet ein Verfahren, mit dem Daten auf einem Datenbus mit höherer, insbesondere doppelter, Datenrate als bei einen herkömmlichen Datenbus übertragen werden können. Der Direktzugriffsspeicher ist vorzugsweise ein DDR-SDRAM (Double Data Rate Synchronous Dynamic Random Access Memory). Es ist auch denkbar, dass die Schnittstelle eine DDR2-, DDR3- oder DDR4-Schnittstelle und der Direktzugriffspeicher ein DDR2-SDRAM, DDR3-SDRAM oder DDR4-SDRAM ist.
In einer weiteren Ausgestaltung ist eine Wärmeleitvorrichtung, insbesondere ein Wärmeleitblech oder Wärmeleitpad, zur Ableitung der Wärmeverlustleistung wenigstens einer der Recheneinheiten, vorgesehen.
Der Wärmeleitvorrichtung dient dazu, die beim Betrieb der Recheneinheit(en) entstehende Wärmeverlustleistung abzuleiten. Da die Abwärme in dem Steuergerät nicht gleichmäßig sondern je nach Beanspruchung, insbesondere punktuell und lokal z.B. an den Recheneinheiten, entsteht, hat die Wärmeleitvorrichtung die Aufgabe, die Abwärme auf einer größeren Fläche verteilen um sie effizienter in einen Kühlkörper einkoppeln zu können.
Weiterhin kann vorgesehen sein, dass die Wärmeleitvorrichtung mit wenigstens einer der Recheneinheiten und einem Gehäuseteil in thermischen Kontakt steht, so dass die Wärmeverlustleistung der wenigstens einen Recheneinheit über das Gehäuseteil ableitbar ist, also vorteilhaft direkt zu einer Außenseite des Gehäuses des Steuergeräts hin.
Die Wärmeleitvorrichtung kann bei einer bevorzugten Ausführungsform beispielsweise direkt auf das Halbleitersubstrat aufgesetzt werden, sodass es mit einer der Recheneinheiten in thermischem Kontakt steht. Zur besseren Kontaktierung der Recheneinheit mit der Wärmeleitvorrichtung kann bspw. eine Wärmeleitpaste oder Flüssigmetall zwischen der Recheneinheit und der Wärmeleitvorrichtung vorgesehen sein.
Nachfolgend werden beispielhafte Ausführungsformen der Erfindung unter Bezugnahme auf die Zeichnung erläutert. In der Zeichnung zeigen:

1 eine schematische Darstellung eines erfindungsgemäßen Steuergeräts mit einer ersten und einer weiteren Recheneinheit;
2A eine schematische Anordnung von zwei Recheneinheiten gemäß einer ersten Ausführungsform;
2B eine schematische Anordnung von zwei Recheneinheiten gemäß einer zweiten Ausführungsform;
2C eine schematische Anordnung von zwei Recheneinheiten gemäß einer dritten Ausführungsform;
3 eine schematische Anordnung von zwei Recheneinheiten auf einem Substratelement, und
4 eine schematische Anordnung mit einer Wärmeleitvorrichtung.

Es werden für funktionsäquivalente Elemente und Größen in allen Figuren auch bei unterschiedlichen Ausführungsformen die gleichen Bezugszeichen verwendet.
Die 1 zeigt eine stark vereinfachte schematische Darstellung eines erfindungsgemäßen Steuergeräts 10, welches eine erste Recheneinheit 12 und eine weitere Recheneinheit 14 umfasst. Die erste Recheneinheit 12 ist vorliegend als Microcontroller 12 ausgeführt und umfasst vorzugsweise mindestens einen Prozessor, mindestens einen Direktzugriffspeicher (RAM) und/oder mindestens einen Festwertspeicher (ROM und/oder (Flash-)EEPROM). Die weitere Recheneinheit 14 ist vorliegend als Mikroprozessor 14 ausgeführt und dient bevorzugt als Rechenleistungserweiterung für die erste Recheneinheit 12.
Alternativ es ist aber auch denkbar, dass die weitere Recheneinheit 14 als Mikrocontroller oder digitaler Signalprozessor oder als programmierbarer Logikbaustein (FPGA) oder als ASIC (application specific integrated circuit) realisiert ist. Die erste Recheneinheit 12 und die weitere Recheneinheit 14 sind, insbesondere zum Austausch von Daten, über ein Bussystem 16 miteinander verbunden.
In einer bevorzugten Ausführungsform ist das Bussystem 16 ein paralleles Bussystem, insbesondere ein High-Speed-Bussystem, mit einer Mehrzahl von Datenleitungen und Adressleitungen.
In einer Ausgestaltung ist der Festwertspeicher der ersten Recheneinheit 12 zur Weitergabe von Daten an die weitere Recheneinheit 14 ausgebildet. Es ist beispielsweise denkbar, dass das für den Betrieb der weiteren Recheneinheit 14 benötigte Programm in dem Festwertspeicher der ersten Recheneinheit 12 abgespeichert ist.
Gemäß einer ersten in 2A stark vereinfacht und schematisch dargestellten Ausführungsform ist die weitere Recheneinheit 14 auf dem ersten Halbleitersubstrat 18 der ersten Recheneinheit 12 integriert. Vorteilhafterweise wird die weitere Recheneinheit 14 in einem gemeinsamen Herstellungsprozess mit der ersten Recheneinheit 12 auf das Halbleitersubstrat 18 integriert. Vorzugsweise wird das Steuergerät 10, insbesondere die Recheneinheiten 12, 14 gemäß im Automobilbereich gängigen Designregeln und unter Einhaltung und Berücksichtigung von Normen für sicherheitsrelevante elektrische Systeme entwickelt und entworfen und genügt so den Anforderungen des ASILD (Automotive Safety Integrity Level D).
Auf dem ersten Halbleitersubstrat 18 befindet sich ein internes Bussystem 16 zur Verbindung der ersten Recheneinheit 12 mit der weiteren Recheneinheit 14. Durch die Anordnung auf einem gemeinsamen Halbleitersubstrat 18 ergeben sich kurze Latenzzeiten zwischen der ersten und der weiteren Recheneinheit 12, 14 und eine hohe Busbandbreite des Bussystems 16.
Neben der ersten und der weiteren Recheneinheit 12, 14 sind vorzugsweise Speicherelemente 20, wie zum Bespiel Direktzugriffspeicher (Arbeitsspeicher, RAM, Random Access Memory), Festwertspeicher (ROM, PROM, (Flash-) EEPROM, nicht-flüchtiger Speicher), Cache-Speicher sowie ggf. weitere Peripherieelemente 22, beispielsweise CAN- (Controller Area Network), LIN-(Local Interconnect Network), I²C- (Inter-Integrated Circuit), USB-, SPI- (Serial Peripheral Interface), serielle oder Ethernet-Schnittstellen, PWM-Ausgänge, LCD-Controller und -Treiber sowie Analog-Digital-Umsetzer, programmierbare digitale und/oder analoge bzw. hybride Funktionsblöcke auf dem Halbleitersubstrat 18 integriert.
Gemäß einer vorteilhaften Ausführungsform ist ein E/D-Element 24 (Emulator/Debugging-Element) auf dem Halbleitersubstrat 18 integriert. Die Verwendung von E/D-Elementen im Bereich der Mikrocontroller als Erweiterung auf dem Halbleiterelement des Mikrocontrollers ist vorteilhaft, weil hierdurch eine Emulatur/Debugging Anwendung für den Mikrocontroller bereitgestellt wird. Vorzugweise umfasst das E/D-Element 24 einen Direktzugriffsspeicher. In einer Ausgestaltung ist der Direktzugriffsspeicher des E/D-Elements als Cache-Erweiterung für die weitere Recheneinheit 14 ausgebildet.
Vorteilhafterweise können auf diese Weise die Analyse- und Diagnosefunktionen, die durch das E/D-Element 24 bereitgestellt werden, bspw. das Setzen von Haltepunkten (Breakpoints), auch für die weitere Recheneinheit 14 implementiert werden.
Bei einer weiteren vorteilhaften Ausführungsform kann vorgesehen sein, dass die erfindungsgemäße wenigstens eine weitere Recheneinheit 14 auch zur Ausführung von Emulations- bzw. Debugging- Anwendungen vorgesehen ist bzw. zusammen mit einem hierfür vorgesehenen E/D-Element 24 der ersten Recheneinheit 12 zugeordnet ist. Mit anderen Worten, bei einer Ausführungsform kann die wenigstens eine weitere Recheneinheit 14 auch auf einer gegebenenfalls bereits vorhandenen E/D-Einheit 24 der ersten Recheneinheit 12 vorgesehen bzw. angeordnet sein.
Gemäß einer zweiten in 2B stark vereinfacht und schematisch dargestellten Ausführungsform befindet sich die weitere Recheneinheit 14 auf einem weiteren, von dem ersten Halbleitersubstrat 18 verschiedenen, Halbleitersubstrat 26.
Das weitere Halbleitersubstrat 26 kann zusätzlich zur weiteren Recheneinheit 14 ein E/D-Element 24 umfassen. In diesem Fall kann das weitere Halbleitersubstrat 26 als E/D-Erweiterung des Mikrocontrollers 12 dienen. In diesem Fall ergeben sich die bereits vorstehend beschrieben Vorteile bei der Implementierung der weiteren Recheneinheit 14.
Ferner umfassen das erste und das weitere Halbleiterelement 18, 26 neben der ersten und der weiteren Recheneinheit 12, 14 vorzugsweise Speicherelemente 20, wie zum Bespiel Direktzugriffspeicher (Arbeitsspeicher, RAM, Random Access Memory), Festwertspeicher (ROM, PROM, (Flash-) EEPROM, nicht-flüchtiger Speicher), Cache-Speicher sowie ggf. weitere Peripherieelemente 22, beispielsweise CAN- (Controller Area Network), LIN- (Local Interconnect Network), I²C- (Inter-Integrated Circuit), USB-, SPI- (Serial Peripheral Interface), serielle oder Ethernet-Schnittstellen, PWM-Ausgänge, LCD-Controller und - Treiber sowie Analog-Digital-Umsetzer, programmierbare digitale und/oder analoge bzw. hybride Funktionsblöcke.
Gemäß einer dritten in 2C stark vereinfacht und schematisch dargestellten Ausführungsform befindet sich die weitere Recheneinheit 14 auf einem weiteren Halbleitersubstrat 26, wobei das weitere Halbleitersubstrat 26 auf dem ersten Halbleitersubstrat 18 angeordnet ist.
Das erste Halbleitersubstrat 18 und das weitere Halbleitersubstrat 26 gemäß 2C sind vorzugsweise funktionsäquivalent zu den Halbleitersubstraten 18, 26 aus 2B aufgebaut.
Das weitere Halbleitersubstrat 26 kann mittels herkömmlichen Bonding-Verfahren auf dem ersten Halbleitersubstrat 18 montiert werden. Vorzugsweise ist das weitere Halbleitersubstrat 26 mittels „Flip-Chip-Montage“ (dt. Wende-Montage) ohne weitere Anschlussdrähte mit einer aktiven Kontaktierungsseite zum ersten Halbleitersubstrat 18 hin auf dem ersten Halbleitersubstrat 18 montiert. Die Flip-Chip-Montage ermöglicht mit der Platzierung gleichzeitig die elektrische Kontaktierung des Halbleitersubstrats 26 an seine Umgebung.
Die Recheneinheiten 12, 14 sind ebenfalls über ein Bussystem 16 verbunden. Durch die Anordnung des weiteren Halbleitersubstrats 26 auf dem Halbleitersubstrat 18 ergeben sich kurze Latenzzeiten zwischen der ersten und der weiteren Recheneinheit 12, 14 und eine hohe Busbandbreite des Bussystems 16.
Gemäß einer in 3 gezeigten weiteren Ausführungsform ist das erste Halbleitersubstrat 18, auf dem die erste Recheneinheit 12 angeordnet ist, auf einem Substratelement 28 angeordnet. Die Montage kann bspw. mittels der vorhergehend beschriebenen „Flip-Chip-Montage“ erfolgen. In der in 3 dargestellten Ausführungsform ist das erste Halbleitersubstrat 18 mittels der Bonding-Technologie auf der Oberfläche des Substratelements 28 montiert. Die Kontaktierung von Halbleitersubstrat 18 zu Substratelement 28 erfolgt mit dünnen Verbindungsdrähten 30.
Auf dem ersten Halbleitersubstrat 18 ist mittels Flip-Chip-Montage das weitere Halbleitersubstrat 26 montiert. Das Halbleitersubstrat 26 umfasst z.B. das E/D-Element 24, die weitere Recheneinheit 14, einen Direktzugriffsspeicher 32, bspw. RAM; und eine Speicher-Schnittstelle 34, vorzugsweise eine DDR-Schnittstelle, zur Verbindung der weiteren Recheneinheit 14 mit einem externen Speicher, sowie weitere Speicherelemente, bspw. Cache-Speicher und weitere Peripherieelemente 22.
Auf einer ersten Oberfläche 36 des Substratelements 28 ist eine Speicher-Schnittstelle 38 zur Verbindung mit einem externen Speicher nach außen geführt. Die Schnittstelle kann bspw. mit einem externen RAM, vorzugsweise einen DDR-SDRAM, verbunden werden. Ebenfalls ist es auch denkbar, den externen RAM direkt auf dem Substratelement zu montieren. Beispielsweise kann die Speicher-Schnittstelle 38 mechanisch vom BGA (englisch: ball grid array)-Typ ausgebildet sein.
An einer zweiten Oberfläche 40 des Substratelements 28, die der ersten Oberfläche 36 gegenüber liegt, sind bei einer bevorzugten Ausführungsform Lotkugeln 42 (engl. solder balls) angeordnet. Diese Lotkugeln 42 können durch Löten bspw. mit einer Trägerplatte (nicht eingezeichnet) verbunden werden.
Ferner ist das Substratelement 28 in der gezeigten Ausführungsform mit einem Festwertspeicher 44, insbesondere einem Flash-Speicher mit einer seriellen Datenschnittstelle (z.B. SPI), verbunden. In dem Festwertspeicher 44 können beispielsweise Daten für die weitere Recheneinheit 14 hinterlegt sein. In diesem Fall ist der Festwertspeicher 44 zur Weitergabe von Daten an die weitere Recheneinheit 14 ausgebildet bzw. über das Substratelement 28 mit dieser verbindbar bzw. verbunden.
Gemäß einer in 4 gezeigten Ausführungsform ist eine Wärmeleitvorrichtung 46 zur Ableitung der Wärmeverlustleistung wenigstens einer der Recheneinheiten 12, 14 vorgesehen. Die Wärmeleitvorrichtung 46 steht dazu mit einer der Recheneinheiten, vorzugsweise mit beiden Recheneinheiten 12, 14, in thermischem Kontakt. Die Recheneinheiten 12, 14 sind auf den Halbleitersubstraten 18, 26 angeordnet und werden in der in 4 gezeigten Ausführungsform von der Wärmeleitvorrichtung überdeckt. Zur besseren Kontaktierung der Recheneinheiten 12, 14 mit der Wärmeleitvorrichtung 46 kann bspw. eine Wärmeleitpaste oder Flüssigmetall zwischen den Recheneinheiten 12, 14 und der Wärmeleitvorrichtung 46 vorgesehen sein. Die Wärmeleitvorrichtung 46 realisiert eine thermische Verbindung zu einem Gehäuse des Steuergeräts 10. Ein Gehäuseteil 48 ist in 4 schematisch angedeutet. Mithin ist durch die in 4 abgebildete Ausführungsform eine Entwärmung der Recheneinheiten in 4 „nach oben“ realisiert.
Der Wärmewiderstand der R_th der Wärmeleitvorrichtung 46 beträgt bei einer bevorzugten Ausführungsform zwischen etwa 4-6 K/W (Kelvin pro Watt).
Bei einer weiteren bevorzugten Ausführungsform sind der ersten Recheneinheit 12 (2A) mehr als eine weitere Recheneinheit 14 zugeordnet. Beispielsweise können einer als Mikrocontroller ausgebildeten ersten Recheneinheit 12 zwei oder vier Mikroprozessoren zugeordnet sein, welche die weiteren Recheneinheiten 14 im Sinne der vorstehenden Beschreibung repräsentieren. Besonders bevorzugt kann jede der Recheneinheiten 12, 14 über einen eigenen, lokalen Cache-Speicher, insbesondere einen First Level Cache, verfügen.
Bei besonders bevorzugten Ausführungsform ist es möglich, die mindestens eine weitere Recheneinheit 14 auf einer E/D-Erweiterung 24 (2A) anzuordnen, also mit einer gegebenenfalls bestehenden E/D-Erweiterung 24 für die erste Recheneinheit 12 zu kombinieren. Dadurch ist es möglich, die eine Rechenleistungserweiterung der ersten Recheneinheit 12 realisierenden weiteren Recheneinheiten 14 beispielsweise in demselben Halbleiter-Fertigungsprozess wie die erste Recheneinheit 12 herzustellen.

Claims

Steuergerät (10), insbesondere für eine Brennkraftmaschine, mit einer ersten Recheneinheit (12), dadurch gekennzeichnet, dass wenigstens eine weitere Recheneinheit (14), insbesondere zur Erweiterung der Rechenleistung der ersten Recheneinheit (12), in dem Steuergerät (10) angeordnet ist, wobei die erste und die wenigstens eine weitere Recheneinheit (12, 14) über wenigstens ein Bussystem (16) miteinander verbunden sind.
Steuergerät (10) nach Anspruch 1, wobei die erste Recheneinheit (12) ein Mikrocontroller umfassend mindestens einen Prozessor, mindestens einen Direktzugriffspeicher und/oder mindestens einen Festwertspeicher ist, und wobei die wenigstens eine weitere Recheneinheit (14) ein Mikrocontroller oder ein Mikroprozessor oder ein digitaler Signalprozessor oder ein FPGA oder ein ASIC ist.
Steuergerät (10) nach Anspruch 1 oder 2, wobei die weitere Recheneinheit (14) eine Rechenleistung im Bereich von mindestens etwa 6 DMips, Dhrystone MIPS, Millionen Instruktionen pro Sekunde, pro Megahertz, vorzugsweise von mindestens etwa 8 DMips pro Megahertz, aufweist.
Steuergerät (10) nach einem der vorhergehenden Ansprüche, wobei die erste und die wenigstens eine weitere Recheneinheit (12, 14) auf einem ersten Halbleitersubstrat (18) angeordnet ist.
Steuergerät (10) nach einem der Ansprüche 1 bis 3, wobei die erste Recheneinheit (12) auf einem ersten Halbleitersubstrat (18) angeordnet ist und wobei die weitere Recheneinheit (14) auf einem weiteren, von dem ersten Halbleitersubstrat (18) verschiedenen, Halbleitersubstrat (26) angeordnet ist.
Steuergerät (10) nach einem der vorhergehenden Ansprüche, wobei der ersten Recheneinheit (12) und/oder der wenigstens einen weiteren Recheneinheit (14) wenigstens ein Cache-Speicher zugeordnet ist.
Steuergerät (10) nach einem der vorhergehenden Ansprüche, wobei der wenigstens einen weiteren Recheneinheit (14) ein Festwertspeicher (44) zugeordnet ist, wobei der Festwertspeicher insbesondere als Flash-Speicher mit einer seriellen Datenschnittstelle ausgebildet ist.
Steuergerät (10) nach einem der vorhergehenden Ansprüche 4 bis 7, wobei wenigstens ein Mittel zur elektrischen Kontaktierung aufweisendes Substratelement (28) vorgesehen ist und wenigstens das erste Halbleitersubstrat (18) auf einer ersten Oberfläche (36) des Substratelements (28) angeordnet sind, wobei das Substratelement (28) eine der ersten Oberfläche (36) gegenüberliegende zweite Oberfläche (40) umfasst, welche zur Kontaktierung mit einer Trägerplatte vorgesehen ist.
Steuergerät (10) nach Anspruch 8, wobei mindestens ein Direktzugriffsspeicher (32) auf dem Substratelement (28) zur Verbindung mit der ersten und/oder der weiteren Recheneinheit angeordnet ist.
Steuergerät (10) nach einem der vorhergehenden Ansprüche, wobei eine Speicher-Schnittstelle (34, 38) zur Verbindung der mindestens einen weiteren Recheneinheit (14) mit einem Direktzugriffsspeicher vorgesehen ist.
Steuergerät (10) nach Anspruch 10, wobei die Speicher-Schnittstelle zur Verbindung der mindestens einen weiteren Recheneinheit (14) mit einem Direktzugriffsspeicher auf der ersten Oberfläche (36) des Substratelements (28) nach außen geführt ist und insbesondere eine DDR-Speicher-Schnittstelle ist.
Steuergerät (10) nach einem der vorhergehenden Ansprüche, wobei eine Wärmeleitvorrichtung (46), insbesondere ein Wärmeleitblech oder Wärmeleitpad, zur Ableitung der Wärmeverlustleistung wenigstens einer der Recheneinheiten (12, 14), vorgesehen ist.
Steuergerät (10) nach Anspruch 12, wobei die Wärmeleitvorrichtung (46) mit wenigstens einer der Recheneinheiten (12, 14) und einem Gehäuseteil (48) in thermischen Kontakt steht, so dass die Wärmeverlustleistung der wenigstens einen Recheneinheit (12, 14) über das Gehäuseteil (48) ableitbar ist.