DE112017008031T5 - Aktive silizium-brücke - Google Patents

Aktive silizium-brücke Download PDF

Info

Publication number
DE112017008031T5
DE112017008031T5 DE112017008031.2T DE112017008031T DE112017008031T5 DE 112017008031 T5 DE112017008031 T5 DE 112017008031T5 DE 112017008031 T DE112017008031 T DE 112017008031T DE 112017008031 T5 DE112017008031 T5 DE 112017008031T5
Authority
DE
Germany
Prior art keywords
die
contact points
bridge
package
package substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE112017008031.2T
Other languages
English (en)
Inventor
Thomas P. Thomas
Wilfred Gomes
Ravindranath V. Mahajan
Rajesh Kumar
Mark T. Bohr
Dheeraj Subbaredy
Ankireddy Nalamalpu
Mahesh Kumashikar
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel Corp
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of DE112017008031T5 publication Critical patent/DE112017008031T5/de
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5381—Crossover interconnections, e.g. bridge stepovers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5383—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5385—Assembly of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5386—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0652—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next and on each other, i.e. mixed assemblies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15192—Resurf arrangement of the internal vias
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

Ein Package-Substrat und eine Package-Anordnung, umfassend ein Package-Substrat, umfassend einen Substratkörper, umfassend eine Mehrzahl von ersten Kontaktpunkten auf einer Oberfläche davon, ausgebildet für elektrische Verbindung mit einem ersten Die, und eine Mehrzahl von zweiten Kontaktpunkten auf der Oberfläche, ausgebildet für elektrische Verbindung mit einem zweiten Die; und eine Brücke, die mit dem Substratkörper gekoppelt ist, die Brücke umfassend eine aktive Bauelementschaltungsanordnung, die mit einigen der Mehrzahl von ersten Kontaktpunkten und einigen der Mehrzahl von zweiten Kontaktpunkten gekoppelt ist. Ein Verfahren zum Bilden einer Package-Anordnung, umfassend ein Koppeln eines ersten Dies mit einem Package-Substrat, das Package-Substrat umfassend ein Brückensubstrat, umfassend eine aktive Bauelementschaltungsanordnung; und ein Koppeln eines zweiten Dies mit dem Package-Substrat, wobei ein Koppeln des ersten Dies und des zweiten Dies mit dem Package-Substrat ein Koppeln des ersten Dies und des zweiten Dies mit der aktiven Schaltungsanordnung umfasst.

Description

  • GEBIET
  • Integrierte Schaltungen und insbesondere das Packagen von Anordnungen.
  • HINTERGRUND
  • Integrierte-Schaltungs (IC; integrated circuit) -Produktarchitektur bringt oft eine Anzahl heterogener Funktionen, wie beispielsweise Zentralverarbeitungseinheit (CPU; central processing unit) -Logik, Grafikfunktionen, Cache-Speicher und andere Systemfunktionen ein, um integrierte System-auf-Chip (SOC; System-on-Chip) -Entwürfe zu erzeugen, die Produktdesignkomplexität und eine Anzahl der Komponenten für jedes Produkt verringern können. Bisher war es bei Produkten möglicherweise erforderlich, dass ein Endkunde unter Verwendung separater Packages für die unterschiedlichen Funktionen eine Systemplatine entwirft, was einen Systemplatinenbereich, Leistungsverlust und somit die Kosten einer integrierten Lösung erhöhen kann.
  • Figurenliste
  • Ausführungsbeispiele sind aus der nachfolgenden detaillierten Beschreibung in Verbindung mit den beiliegenden Zeichnungen ohne weiteres offensichtlich. Um diese Beschreibung zu vereinfachen, bezeichnen gleiche Bezugszeichen ähnliche strukturelle Elemente. Ausführungsbeispiele sind in den Figuren der beiliegenden Zeichnungen beispielhaft und nicht einschränkend dargestellt.
    • 1 stellt schematisch eine Querschnitts-Seitenansicht eines Ausführungsbeispiels einer Integrierte-Schaltung (IC) -Package-Anordnung, umfassend eine eingebettete aktive Brücke, dar.
    • 2 stellt schematisch einen Querschnitt eines anderen Ausführungsbeispiels eines Abschnitts einer Package-Anordnung dar, umfassend ein Package-Substrat, umfassend eine darin eingebettete aktive Brücke, die Brücke umfassend Repeater in Signalpfaden durch die Brücke.
    • 3 stellt schematisch eine Querschnitts-Seitenansicht eines anderen Ausführungsbeispiels einer Package-Anordnung dar, umfassend eine aktive Brücke, die in ein Package-Substrat eingebettet ist, und umfassend eine Speichersteuerung und optional andere Protokolle und einen Mikroprozessor (z.B. CPU) und Speicher-Die(s), die mit dem Package-Substrat verbunden sind, und elektrisch mit der Brücke verbunden sind.
    • 4 stellt schematisch ein anderes Ausführungsbeispiel einer Package-Anordnung dar, umfassend eine aktive Brücke, die in ein Package-Substrat eingebettet ist, und einen Mikroprozessor (z.B. CPU) und Speicher-Die(s), die mit dem Package-Substrat und mit der Brücke verbunden sind.
    • 5 zeigt eine detaillierte Architektur für eine Steuerung und physische Schnittstelle für Speicherbauelemente, eingebracht in eine Package-Anordnung.
    • 6 stellt ein Ausführungsbeispiel einer Rechenvorrichtung dar.
  • DETAILLIERTE BESCHREIBUNG
  • Ausführungsbeispiele der Offenlegung beschreiben Techniken und Ausbildungen für eine Package-Anordnung, umfassend, aber nicht beschränkt auf ein Package-Substrat, umfassend zumindest eine eingebettete Brücke.
  • In der nachfolgenden detaillierten Beschreibung wird Bezug auf die beiliegenden Zeichnungen genommen, die einen Teil derselben bilden, wobei gleiche Bezugszeichen durchgehend gleiche Teile bezeichnen, und in denen auf darstellende Weise Ausführungsbeispiele gezeigt sind, bei denen der Gegenstand der vorliegenden Offenbarung praktiziert werden kann. Es sollte darauf hingewiesen werden, dass andere Ausführungsbeispiele verwendet werden können und strukturelle oder logische Änderungen ausgeführt werden können, ohne von dem Schutzbereich der vorliegenden Offenbarung abzuweichen. Daher soll die folgende detaillierte Beschreibung nicht in einem einschränkenden Sinne genommen werden und der Schutzbereich der Ausführungsbeispiele ist durch die beigefügten Ansprüche und ihre Entsprechungen definiert.
  • Für die Zwecke der Offenbarung bezeichnet die Phrase „A und/oder B“ (A), (B), oder (A und B). Für die Zwecke der Offenbarung bezeichnet die Phrase „A, B, und/oder C“ (A), (B), (C), (A und B), (A und C), (B und C), oder (A, B und C).
  • Die Beschreibung kann auf Perspektive basierende Beschreibungen verwenden, wie beispielsweise oben/unten, ein/aus, über/unter und ähnliches. Solche Beschreibungen werden nur verwendet, um die Erörterung zu erleichtern und sollen nicht die Anwendung der Ausführungsbeispiele, die hierin beschrieben sind, auf jegliche bestimmte Ausrichtung einschränken.
  • Die Beschreibung kann die Ausdrücke „bei einem Ausführungsbeispiel“ oder „bei Ausführungsbeispielen“ verwenden, die sich jeweils auf ein oder mehrere desselben oder unterschiedlicher Ausführungsbeispiele beziehen können. Ferner sind die Ausdrücke „aufweisen“, „umfassen“, „haben“ und ähnliche, wie sie hierin im Hinblick auf Ausführungsbeispiele der vorliegenden Offenbarung verwendet werden, synonym.
  • Nach hiesigem Gebrauch kann der Begriff „Modul“ eine anwendungsspezifische integrierte Schaltung (ASIC; Application Specific Integrated Circuit), eine elektronische Schaltung, einen Prozessor (gemeinschaftlich verwendet, dediziert oder Gruppe) und/oder einen Speicher (gemeinschaftlich verwendet, dediziert oder Gruppe), die ein oder mehrere Software- oder Firmware-Programme ausführen, eine kombinatorische Logikschaltung und/oder andere geeignete Komponenten, die die beschriebene Funktionalität bereitstellen, bezeichnen, Teil davon sein oder umfassen.
  • 1 stellt schematisch eine Querschnitts-Seitenansicht eines Ausführungsbeispiels einer Integrierte-Schaltung (IC) -Package-Anordnung 100, umfassend eine Eingebettete-Brücke-Verbindungsanordnung 106 (im Folgenden „Brücke 106“), dar. Bei diesem Ausführungsbeispiel umfasst die Package-Anordnung 100 ein Package-Substrat 104, aufweisend eine Mehrzahl von (z.B. zwei oder mehr) Dies (Die 102A und Die 102B gezeigt), die auf einer Oberfläche des Package-Substrats 104 (eine obere Oberfläche, wie betrachtet) befestigt sind. Das Package-Substrat 104 umfasst bei einem Ausführungsbeispiel ein epoxidbasiertes Laminatsubstrat oder einen Körper, der einen Kern und/oder Aufbauschichten, wie beispielsweise ein Ajinomoto-Aufbaufilm (ABF; Ajinomoto Build-up Film) -Substrat aufweist. Bei anderen Ausführungsbeispielen kann das Package-Substrat 104 andere geeigneten Substrattypen umfassen.
  • Die Dies 102A und 102B können bei einigen Ausführungsbeispielen ein Prozessor, ein Speicher oder eine anwendungsspezifische integrierte Schaltung (ASIC; Application Specific Integrated Circuit) sein, diese umfassen oder ein Teil derselben sein. Jeder von Dies 102A und 102B kann einen diskreten Chip repräsentieren. Die Dies 102A und 102B können gemäß einer Vielzahl von geeigneten Konfigurationen, umfassend eine Flip-Chip-Konfiguration, wie abgebildet ist, oder anderen Konfigurationen, wie beispielsweise Drahtbonden und dergleichen, an dem Package-Substrat 104 angebracht sein. Bei der Flip-Chip-Konfiguration ist eine aktive oder Bauelementseite der Dies 102A und 102B an einer Oberfläche des Package-Substrats 104 (eine obere Oberfläche, wie betrachtet) unter Verwendung von Die-Verbindungsstrukturen 110, wie beispielsweise Höckern oder Säulen, angebracht.
  • Bei einem Ausführungsbeispiel ist die Brücke 106 in einen Körper des Package-Substrats 104 eingebettet. Die Brücke 106 umfasst eine aktive Bauelementschaltungsanordnung, die darin oder darauf gebildet ist. Eine aktive Bauelementschaltungsanordnung umfasst bei einem Ausführungsbeispiel zumindest ein aktives Bauelement, das ein Drei-Anschlüsse-Bauelement ist, wobei zumindest einer der Anschlüsse des Bauelements verwendet werden kann, um ein Verhalten des Bauelements (z.B. Steuern eines Elektronenflusses) zu steuern. Ein Transistor ist ein Beispiel für ein aktives Bauelement. Somit umfasst die Brücke 106 bei einem Ausführungsbeispiel eine Mehrzahl von Transistoren, die ausgebildet sind, um eine oder mehrere Funktionen auszuführen. Beispiele umfassen Schaltungsfunktionen, wie beispielsweise, aber nicht beschränkt auf Repeater in Eingangs-/Ausgangs- (I/O-) Signalpfaden, Speicherfunktionen (z.B. Nur-Lese-Speicher (ROM; read only memory), Steuerungen (z.B. Speichersteuerungen), Treiber und Testfunktionen (z.B. Spur-Failover, Abtastung). Bei einem Ausführungsbeispiel umfasst eine Brücke 106 ein Brückensubstrat oder einen Körper aus einem Halbleitermaterial, wie beispielsweise einkristallines Silizium. In und/oder auf einer Oberfläche des Brückensubstrats oder des Körpers ist eine Bauelementebene angeordnet, die eine Mehrzahl von Transistorbauelementen umfasst. Solche Transistorbauelemente können, wie für bestimmte Schaltungsfunktionen gewünscht, durch Metallisierung (leitfähige Vias und eine oder mehrere Metallleitungen oder -schichten), verbunden mit der Bauelementebene, verbunden sein. Eine Oberfläche der Brücke 106 (eine obere Oberfläche, wie betrachtet) umfasst elektrische Routing-Merkmale, die mit Bauelementen oder Schaltungen der Brücke 106 verbunden sind. Die Routing-Merkmale sind elektrisch mit den Dies 102A und 102B in einer Fläche-zu-Fläche (Bauelementseite-zu-Bauelementseite) -Verbindung durch eine von Die-Verbindungsstrukturen 110 verbunden. Die-Verbindungsstrukturen 110 können ausgebildet sein, um elektrische Signale zwischen den Dies 102A und 102B und dem Package-Substrat 104 zu routen. Bei einigen Ausführungsbeispielen können die Die-Verbindungsstrukturen ausgebildet sein, um elektrische Signale, wie beispielsweise Eingangs-/Ausgangs- (I/O-) Signale, Leistungs- und/oder Massesignale, die dem Betrieb der Dies 102A und 102B zugeordnet sind, zu routen.
  • Das Package-Substrat 104 umfasst elektrische Routing-Merkmale, die ausgebildet sind, um elektrische Signal zu oder von den Dies 102A und 102B zu routen. Die elektrischen Routing-Merkmale können innerhalb und/oder außerhalb der Brücke 106 sein. Bei einem Ausführungsbeispiel umfasst das Package-Substrat 104 elektrische Routing-Merkmale, wie beispielsweise externe Kontaktpunkte (z.B. Anschlussflächen), die ausgebildet sind, um Die-Verbindungsstrukturen 110 zu empfangen und elektrische Signale zu oder von den Dies 102A zu routen. 1 zeigt Kontaktpunkte 114 und Kontaktpunkte 116. Die Kontaktpunkte 114 sind der Brücke 106 (z.B. Vias und Leiterbahnen zu oder von der Brücke 106 sind mit Kontaktpunkten 114 verbunden) zugeordnet. Bei einem Ausführungsbeispiel sind die Kontaktpunkte 114 ausgebildet, um Eingangs-/Ausgangs- (I/O) -Signale und/oder andere Signale zwischen den Dies 102A und 102B und der Brücke 106 zu routen. Bei einem anderen Ausführungsbeispiel werden die Kontaktpunkte auch verwendet, um Leistungs- und Massesignale zwischen den Dies 102A und 102B und der Brücke 106 zu routen. Die Kontaktpunkte 116 sind dem Körper des Package-Substrats 104 (z.B. Vias und Leiterbahnen, die durch den Körper des Package-Substrats 104 laufen) zugeordnet. Bei einem Ausführungsbeispiel sind die Kontaktpunkte 116 ausgebildet, um Leistungs- und Masse- und andere Signale zwischen dem Package-Substrat 104 und den Dies 102A und 102B zu routen. Das Package-Substrat 104 umfasst ferner Package-Ebene-Verbindungen 112, wie beispielsweise Lötkugeln, die mit einer Oberfläche des Package-Substrats 104 (einer Rückseiten-Oberfläche, wie betrachtet) verbunden sind, um elektrische Signale weiter an andere elektrische Bauelemente (z.B. eine Hauptplatine oder einen anderen Chipsatz) zu routen.
  • Die Dies 102A und 102B sind mit der Brücke 106 elektrisch durch eine elektrisch leitfähige Verbindung zwischen einigen der Die-Verbindungsstrukturen 110 und den Kontaktpunkten 114 und den Kontaktpunkten 116 verbunden. Bei einem Ausführungsbeispiel ist die Brücke 106 ausgebildet, um elektrische Signale zwischen den Dies 102A und 102B zu routen. Bei einem Ausführungsbeispiel ist die Brücke 106 in einen Hohlraum des Package-Substrats 104 eingebettet. Bei einigen Ausführungsbeispielen kann ein Abschnitt der Dies 102A und 102B die eingebettete Brücke 106 überlagern. Bei einem anderen Ausführungsbeispiel kann die Brücke 106 mit einer Oberfläche eines Package-Substrats 104 verbunden sein, ähnlich zu den Dies 102A und 102B.
  • Obwohl in Verbindung mit 1 zwei Dies (Dies 102A und 102B) und eine Brücke 106 abgebildet sind, können andere Ausführungsbeispiele mehr oder weniger Dies und Brücken umfassen, die bei anderen möglichen Konfigurationen, umfassend dreidimensionale Konfigurationen, zusammen verbunden sein können. Zum Beispiel kann ein anderer Die, der auf dem Package-Substrat 104, innerhalb oder außerhalb der Seite relativ zu den Dies 102A und 102B von 1, angeordnet ist, mit den Dies 102A und 102B unter Verwendung der Brücke 106 oder einer anderen Brücke verbunden sein.
  • Eine Einfügung von 1 zeigt eine vergrößerte Ansicht eines Abschnitts des Package-Substrats 104. Das Package-Substrat 104 umfasst einen Substratkörper, umfassend eine Oberflächenschicht 1041, die eine übergeordnete Oberfläche des Substratkörpers definiert.
  • Die Oberflächenschicht 1041 ist bei einem Ausführungsbeispiel ein dielektrisches Material, wie beispielsweise Lötresist oder ein anderes photoabbildbares dielektrisches Material. Die Einfügung zeigt die Brücke 106, die in den Substratkörper eines Package-Substrats 104 eingebettet ist. Die Brücke 106 umfasst ein Brückensubstrat 1061, das aus einem hochresistiven/niedrig-leitfähigem Material, wie beispielsweise einem Halbleitermaterial wie beispielsweise Silizium, zusammengesetzt sein kann. Angeordnet auf und/oder in einer Oberfläche eines Substrats 1061 ist eine Bauelementschicht 1062, umfassend eine Mehrzahl von Transistorbauelementen und optional anderen Bauelementen (z.B. Kondensatoren). Transistorbauelemente können planare Bauelemente oder nicht-planare Bauelemente (z.B. Multi-Gate-Bauelemente) sein, die gemäß im Stand der Technik bekannten Herstellungstechniken gebildet wurden. Eine Rückseite des Substrats 1061 kann mit dem Package-Substrat 104 durch ein Klebemittel verbunden sein. Die überlagernde Bauelementschicht 1062 ist eine oder mehrere Metallisierungsschicht(en) 1063. Die Metallisierungsschicht(en) 1063 umfasst leitfähige Vias und eine oder mehrere Metallleitungen, die mit einigen der Mehrzahl von Bauelementen in der Bauelementschicht 1062 verbunden sind. Die Metallisierungsschicht 1063 kann auch eine oder mehrere Routing-Schichten (Metallschichten) umfassen, die nicht mit der Bauelementschicht 1062 verbunden sind, sondern verwendet werden, um Signale direkt durch die Brücke 106 (passive Signalleitungen) zu routen. Ein oder mehrere elektrische Routing-Merkmale können optional auf und durch die Brücke 106 gebildet werden, um einen elektrischen Pfad zwischen den gegenüberliegenden Oberflächen (obere und untere Oberfläche, wie betrachtet) der Brücke 106 bereitzustellen. Bei einem Ausführungsbeispiel, bei dem das Brückensubstrat 1061 aus Silizium zusammengesetzt ist, kann/können die eine oder die mehreren optional Silizium-Durchkontaktierungen (TSVs; through silicon vias) 1069 sein.
  • Die Brücke 106 umfasst elektrische Routing-Merkmale, wie beispielsweise Anschlussflächen oder Leiterbahnen und Ähnliches (allgemein als „Brückenoberflächen-Routing-Merkmale 1068“ bezeichnet), die auf einer Oberfläche der Brücke 106 (eine obere Oberfläche, wie betrachtet) gebildet sein können, um elektrische Signale zwischen Dies (z.B. den Dies 102A und 102B) auf dem Package-Substrat 104 zu routen. Beispielsweise können die Brückenoberflächen-Routing-Merkmale 1068 elektrisch mit Package-Routing-Merkmalen verbunden sein, die in dem Package-Substrat 104 gebildet sind, wie beispielsweise Vias 1042 oder einer anderen Routing-Struktur. Die Package-Routing-Merkmale (z.B. Vias 1042) sind bei einem Ausführungsbeispiel ausgebildet, um elektrisch mit den Dies (z.B. Dies 102A und 102B) verbunden zu sein. Wo TSVs 1069 in der Brücke 106 vorliegen, können Brückenoberflächen-Routing-Merkmale 1068 auch auf einer unteren Oberfläche der Brücke 106 vorliegen, um die Brücke elektrisch zu verbinden, um die Brücke elektrisch mit dem Package-Substrat 104 zu verbinden.
  • Bezugnehmend auf die Einfügung gemäß 1, umfasst das Package-Substrat 104 Kontaktpunkte 114. Bei einem Ausführungsbeispiel sind die Kontaktpunkte 114 leitfähige Vias oder Säulen aus einem elektrisch leitfähigen Material (z.B. Kupfer), die eine Basis, die mit einem der Vias 1042 verbunden ist, und eine obere oder übergeordnete Oberfläche, die für eine elektrisch leitfähige Verbindung mit den Die-Verbindungsstrukturen 110 der Dies 102A und 102B verfügbar ist, aufweisen. Bei einem Ausführungsbeispiel sind die Kontaktpunkte 114 ein Kupfermaterial, das durch Elektroplattieren eines leitfähigen Materials in Öffnungen, die durch die Oberflächenschicht 1041 (z.B. Öffnungen, die durch Laserbohren oder lithographische Mittel gebildet wurden) gebildet wurden, gebildet wurde. Bei einem Ausführungsbeispiel weisen die Kontaktpunkte 114 des Package-Substrats 104 einen Abstand P1 auf, der in der Größenordnung von 50 Mikrometer (µm) oder weniger (z.B. 30 µm) ist. Im Allgemeinen gibt bei einem Aspekt eine Dichte von Kontaktpunkten 114 eine Kommunikationsrate für I/O-Typ-Verbindungen vor. Somit entspricht ein kleiner oder engerer Abstand P1 (z.B. 50 µm oder weniger) einer erhöhten Kommunikationsrate relativ zu einem Abstand von mehr als 50 µm.
  • Die Einfügung von 1 zeigt auch die Kontaktpunkte 116, die bei einem Ausführungsbeispiel einen größeren Durchmesser als die Kontaktpunkte und einen Abstand P2, der größer ist als ein Abstand P1, der den Kontaktpunkten 114 zugeordnet ist, aufweisen. Bei einem Ausführungsbeispiel sind die Kontaktpunkte 116 leitfähige Vias oder Säulen aus einem elektrisch leitfähigen Material (z.B. Kupfer oder Nickel), die eine obere oder übergeordnete Oberfläche, die für eine elektrisch leitfähige Verbindung mit den Die-Verbindungsstrukturen 110 der Dies 102A und 102B verfügbar ist, aufweisen. Die Kontaktpunkte 116 sind bei diesem Beispiel auf Anschlussflächen oder Leiterbahnen 109 (z.B. einer Umverteilungsschicht) auf einer Oberfläche des Substratkörpers unter der Oberflächenschicht 1041 gebildet. Die Anschlussflächen oder Leiterbahnen 109 sind mit elektrisch leitfähigen Vias 107 verbunden, die sich direkt durch das Package-Substrat 104 erstrecken können, oder mit leitfähigen Leiterbahnen in dem Package-Substrat 104, um zum Beispiel eine Signalübertragung zwischen den Dies 102A und 102B zu erlauben.
  • Bei einem Ausführungsbeispiel kann die Brücke 106 gemäß einem Wafer-Herstellungsprozess gebildet werden. Ein Brückenwafer wird unter Verwendung von, zum Beispiel, herkömmlichen Front-End-of-Line- (FEOL-) und Back-End-of-Line- (BEOL-) Prozessen hergestellt, um aktive Bauelemente (Chips) zu bilden. Der Brückenwafer kann dann gedünnt werden und nach dem Dünnen wird der Wafer in individuelle Brücken-Dies vereinzelt, die bereit zum Einbetten in das Package-Substrat 104 sind.
  • Bei einem Ausführungsbeispiel folgt das Package-Substrat 104 einem herkömmlichen Aufbauprozess bis zu der finalen Aufbauschicht. An diesem Punkt in dem Prozess wird/werden ein Hohlraum oder Hohlräume für eine Brücke (Brücke 106 oder Brücken) eingeführt. Eine Brücke wird in einem Hohlraum platziert, repräsentativ mit einem Klebemittel an der Stelle gehalten, und finale Schichten von Aufbaudielektrika werden angewendet, gefolgt von einer feinen Via-Bildung in der Brückenregion und einer groben Via-Bildung an anderen Stellen. Das Package ist nun bereit für eine Chipbefestigung (z.B. Die 102A und Die 102B), die unter Verwendung von Thermokompressionsschweißen (TCB; thermal compression bonding) ausgeführt werden kann, gefolgt durch eine Kapillar-Unterfüllung.
  • 2 zeigt eine schematische Querschnitts-Seitenansicht einer Package-Anordnung, umfassend eine Brücke, umfassend eine aktive Bauelementschaltungsanordnung. Bei diesem Ausführungsbeispiel umfasst die aktive Bauelementschaltungsanordnung Repeater. 2 zeigt eine Package-Anordnung, umfassend ein Package-Substrat 204, umfassend eine darin eingebettete Brücke 206. Eine Konfiguration des Package-Substrats 204, umfassend die Brücke 206, kann so sein, wie vorangehend Bezug nehmend auf 1 beschrieben ist. Die 202A und Die 202B sind mit einer Oberfläche des Package-Substrats 204 (eine obere Oberfläche, wie betrachtet) verbunden. Jeder von Die 202A und Die 202B kann ein Prozessor, ein Speicher oder eine ASIC sein, dasselbe umfassen oder Teil desselben sein. Bei einem Ausführungsbeispiel ist jeder von Die 202A und Die 202B ein Mikroprozessor. Bei einem Ausführungsbeispiel dient die Brücke 206 als Kommunikationslink zwischen den Dies 202A und 202B, wie beispielsweise Kommunikation von I/O-Signalen. Bei diesem Ausführungsbeispiel umfasst die Brücke 206 eine aktive Bauelementschaltungsanordnung darin in der Form von Repeatern. 2 zeigt schematisch einen Repeater 212 und einen Repeater 213 in der Brücke 206. Solche Repeater sind, zum Beispiel, Inverter, wie in der Einfügung von 2 dargestellt ist. Repeater empfangen ein Signal und senden das Signal nochmal und können in diesem Fall verwendet werden, um eine Verzögerung eines Sendesignals (z.B. eine RC-Verzögerung) zu reduzieren. Bei diesem Ausführungsbeispiel umfassen der Die 202A und der Die 202B auch einen oder mehrere Repeater. Somit zeigt 2 für einen Signalpfad S1 einen Repeater 222A darin in dem Die 202A. Der Signalpfad S1 führt zu der Brücke 206, wo der Repeater 212 in dem Signalpfad angeordnet ist. Der Signalpfad S1 setzt sich dann zu Die 202B fort. 2 zeigt den Repeater 222B in dem Signalpfad S1, in dem Die 202B. Ähnlich zeigt 2 den Signalpfad S2, in dem Die 202A, umfassend den Repeater 223A in dem Signalpfad. Der Signalpfad S2, erstreckt sich in die Brücke 206, die den Repeater 213 in dem Signalpfad zeigt. Von dem Repeater 213 setzt sich der Signalpfad S2 zum dem Die 202B und dem Repeater 223B fort. Solche Repeater können etwa jeden halben Millimeter in dem Signalpfad S1 und dem Signalpfad S2 platziert sein. Je länger ein Signalpfad ist, ein Repeater erhöht eine Datenrate und erhält eine Signalintegrität für längere Distanzen und reduziert eine Leistungsanforderung zum Treiben der Länge. Das Nutzen von Repeatern reduziert auch Leistungsversorgungsrauschen. Bei einem Ausführungsbeispiel können der Signalpfad S1 und der Signalpfad S2 Link-angepasst sein, und die Repeater können sowohl auf einer Brückenseite (Brücke 206) als auch auf einer Die-Seite (Die 202A und Die 202B) Elektrostatische-Entladungs- (ESD; electrostatic discharge) -Schutz für aktive Bauelemente aufweisen, die mit den Schnittstellen (z.B. Verbindungsstrukturen 210) verbunden sind. In 2 ist eine einfache Repeater-Konfiguration dargestellt. Für mehrere Eingangs- und Ausgangssignale können Latch-Repeater verwendet werden, die, zum Beispiel, pro Anzahl von gesendeten Datenbits ein Taktsignal (z.B. einen weitergeleiteten Takt) bereitstellen. Schließlich können Repeater in einer Form von Invertern als Ringoszillatoren ausgebildet sein, die ein Testen solcher aktiver Schaltungsanordnungen der Brücke ohne einen Tester erlauben, da eine Frequenz an einer Test-Anschlussfläche auf der Brücke 206 gemessen werden könnte.
  • 2 zeigt auch Verbindungsstrukturen 210, die mit Leistung und Masse verbunden sind, die bei einem Ausführungsbeispiel den Schaltungen der Brücke 206 von dem Die 202A und dem Die 202B Leistung (P; power) und Masse (G; ground) bereitstellen. Falls der Die 202A und der Die 202B unterschiedliche Leistungsversorgungen aufweisen, kann bei einem Ausführungsbeispiel eine Hälfte der Brücke eine Leistungsversorgung von Die 202A verwenden und die andere Hälfte kann eine Leistungsversorgung von Die 202B verwenden, mit, zum Beispiel, einem pegelwandelnden Inverter, um Leistungsdomänen auf der Brücke 206 zu kreuzen. Falls der Die 202A und der Die 202B die gleiche Leistungsversorgung gemeinsam verwenden, kann die Leistung auch auf der Brücke 206 gemeinsam verwendet (kurzgeschlossen) werden.
  • 3 zeigt ein anderes Ausführungsbeispiel einer Package-Anordnung. Eine Package-Anordnung 300 umfasst bei diesem Ausführungsbeispiel ein Package-Substrat 304, umfassend eine darin eingebettete Brücke 306. Die Brücke 306 umfasst eine aktive Bauelementschaltungsanordnung (z.B. eine aktive Siliziumbrücke). Die 302A und Die(s) 302B sind mit einer Oberfläche des Package-Substrats 304 verbunden. Der Die 302A ist bei einem Ausführungsbeispiel ein Mikroprozessor (z. B. eine zentrale Verarbeitungseinheit (CPU)) und der/die Die(s) 302B ist ein Speicher-Die (z. B. dynamischer Direktzugriffsspeicher (DRAM; dynamic random access memory) -Dies (z. B. vier bis acht gestapelte DRAM-Dies). Im Allgemeinen ist eine Steuerung und andere Protokolle für ein Einbringen von Speicher-Dies oder Chips in ein System in einem Mikroprozessor positioniert. Wenn sich Speicherstandards ändern (z.B. Hoher-Bandbreite-Speicher 2 (HBM2; High Bandwidth Memory 2), HBM3, breiter I/O, etc.) muss der Mikroprozessor sich im Allgemeinen ändern, oder ein Logikchip, der Die(s) 302B zugeordnet ist. Bei dem in 3 gezeigten Ausführungsbeispiel sind die Steuerung und andere Protokolle für ein Einbringen von Speicher-Dies oder -Chips in das System (z.B. Lesen oder Schreiben auf DRAM), in die Brücke 306 eingebracht, anstatt in den Mikroprozessor oder einen LogikChip der Die(s) 302B zugeordnet ist. Eine aktive Brücke in einer Package-Anordnung stellt eine relativ kostengünstige Schnittstelle für eine Speicherchip-Steuerung (MCC; memory chip controller) oder eine Speichersteuereinheit (MCU; memory control unit) bereit. Bei einem Ändern von Standards kann die Brücke 306 geändert werden, anstatt des Mikroprozessors. Wiederum ferner können Speicher-Dies wie beispielsweise DRAM-Speicher-Dies zur Verwendung bei einer Anordnung, wie beispielsweise eine Package-Anordnung 300, von einem Lieferanten ohne den Lieferanten-Logik-Die oder -Chip erworben werden.
  • 4 zeigt ein anderes Ausführungsbeispiel einer Package-Anordnung. Eine Package-Anordnung 400 umfasst bei diesem Ausführungsbeispiel ein Package-Substrat 404, umfassend eine darin eingebettete Brücke 406. Die Brücke 406 umfasst eine aktive Bauelementschaltungsanordnung (z.B. eine aktive Siliziumbrücke). Die 402A und Die(s) 402B sind mit einer Oberfläche des Package-Substrats 404 verbunden. Der Die 402A ist bei einem Ausführungsbeispiel ein Zentrale-Verarbeitungseinheit- (CPU-) Mikroprozessor-Die und der/die Die(s) 402B ist ein Speicher-Die (z. B. Dynamischer-Direktzugriffsspeicher-(DRAM-) Dies). Bei diesem Ausführungsbeispiel umfasst die aktive Schaltungsanordnung der Brücke 406 die Speichersteuerung und das Schnittstellenprotokoll, das im Allgemeinen die Konnektivität zwischen der Speichersteuerung und einer physischen Schnittstelle (PHY) für Speicherbauelemente definiert. Repräsentativ zeigt 5 eine detaillierte Architektur für eine Doppeldatenrate (DDR) -Speichersteuerung und -Schnittstelle (DDR PHY), die in die Package-Anordnung gemäß 4 eingebracht sind. 5 zeigt den Die 402A, wie beispielsweise eine CPU in elektrischer Kommunikation mit der Speichersteuerung 4062 in der Brücke 406. Repräsentativ umfasst die CPU eine Router-Schaltungsanordnung 4022, eine Speicherverkehrserzeugungsschaltungsanordnung 4024 und eine Takt-/Zurücksetzungs-Schaltungsanordnung. Die Brücke 406 umfasst eine Speichersteuerung 4062, die elektrisch mit der DDR-PHY 4064 verbunden ist. Die Brücke 406 kann auch einen Testzugriffsport 4066 (z. B. Joint Test Action Group (JTAG) Testzugriffsport (TAP; test access point)) umfassen, der mit der DDR-PHY 4064 verbunden ist. 5 zeigt ferner den/die Die(s) 402B, wie beispielsweise DRAM-Speicher-Dies, die elektrisch mit der Brücke 406 verbunden sind.
  • 6 stellt gemäß einer Implementierung eine Rechenvorrichtung 500 dar. Die Rechenvorrichtung 500 häust eine Platine 502. Die Platine 502 kann eine Anzahl von Komponenten umfassen, umfassend aber nicht beschränkt auf einen Prozessor 504 und zumindest einen Kommunikationschip 506. Der Prozessor 504 ist physisch und elektrisch mit der Platine 502 gekoppelt. Bei einigen Implementierungen ist zumindest ein Kommunikationschip 406 auch physisch und elektrisch mit der Platine 502 gekoppelt. Bei weiteren Implementierungen ist der Kommunikationschip 506 Teil des Prozessors 504.
  • Abhängig von ihren Anwendungen kann die Rechenvorrichtung 500 andere Komponenten umfassen, die physisch und elektrisch mit der Platine 502 gekoppelt sein können oder nicht. Diese anderen Komponenten umfassen, sind aber nicht beschränkt auf einen flüchtigen Speicher (z.B. DRAM), einen nichtflüchtigen Speicher (z.B. ROM), einen Flash-Speicher, einen Grafikprozessor, einen digitalen Signalprozessor, einen Krypto-Prozessor, einen Chipsatz, eine Antenne, eine Anzeige, eine Touchscreen-Anzeige, eine Touchscreen-Steuerung, eine Batterie, einen Audio-Codec, einen Video-Codec, einen Leistungsverstärker, ein GPS-Bauelement (GPS; global positioning system; globales Positionierungssystem), einen Kompass, ein Akzelerometer, ein Gyroskop, einen Lautsprecher, eine Kamera, und eine Massenspeichervorrichtung (wie beispielsweise Festplattenlaufwerk, CD (compact disk), DVD (digital versatile disk) und so weiter).
  • Der Kommunikationschip 506 ermöglicht drahtlose Kommunikationen für die Übertragung von Daten zu und von Rechenvorrichtung 500. Der Ausdruck „drahtlos“ und seine Ableitungen können verwendet werden, um Schaltungen, Bauelemente, Systeme, Verfahren, Techniken, Kommunikationskanäle etc. zu beschreiben, die Daten durch die Verwendung modulierter, elektromagnetischer Strahlung durch ein nicht festes Medium kommunizieren können. Der Ausdruck impliziert nicht, dass die zugeordneten Bauelemente nicht irgendwelche Drähte enthalten, obwohl sie dies bei einigen Ausführungsbeispielen möglicherweise nicht tun. Der Kommunikationschip 506 kann jegliche Anzahl von drahtlosen Standards oder Protokollen implementieren, einschließlich aber nicht beschränkt auf Wi-Fi (IEEE 802.11 Familie), WiMAX (IEEE 802.16 Familie), IEEE 802.20, Long Term Evolution (LTE), Ev-DO, HSPA+, HSDPA+, HSUPA+, EDGE, GSM, GPRS, CDMA, TDMA, DECT, Bluetooth, und Ableitungen davon, sowie jegliche anderen drahtlosen Protokolle, die bezeichnet werden als 3G, 4G, 5G, und darüber hinaus. Die Rechenvorrichtung 500 kann eine Mehrzahl von Kommunikationschips 506 umfassen. Zum Beispiel kann ein erster Kommunikationschip 506 zweckgebunden sein für drahtlose Kommunikation mit kürzerem Bereich, wie beispielsweise Wi-Fi und Bluetooth, und ein zweiter Kommunikationschip 506 kann zweckgebunden sein für drahtlose Kommunikation mit längerem Bereich, wie beispielsweise GPS, EDGE, GPRS, CDMA, WiMAX, LTE, Ev-DO, und andere.
  • Der Prozessor 504 der Rechenvorrichtung 500 umfasst einen Integrierte-Schaltungs-Die, der innerhalb des Prozessors 504 gepackaged ist. Bei einigen Implementierungen umfasst der Integrierte-Schaltungs-Die des Prozessors ein oder mehrere Bauelemente, wie beispielsweise Transistoren oder Metallverbindungen. Ein Package kann ein Package-Substrat, wie beispielsweise ein solches, wie vorangehend beschrieben wurde, mit einer oder mehreren eingebetteten Brücken umfassen. Der Ausdruck „Prozessor“ kann sich auf irgendein Bauelement oder Abschnitt eines Bauelements beziehen, das/der elektronische Daten aus Registern und/oder Speicher verarbeitet, um diese elektronischen Daten in andere elektronische Daten zu transformieren, die in Registern und/oder Speichern gespeichert werden können.
  • Der Kommunikationschip 506 umfasst auch einen Integrierte-Schaltungs-Die, der innerhalb des Kommunikationschips 506 gepackaged ist. Gemäß einer anderen Implementierung umfasst der Integrierte-Schaltungs-Die des Kommunikationschips ein oder mehrere Bauelemente, wie beispielsweise Transistoren oder Metallverbindungen, die gemäß Implementierungen gebildet sind.
  • Bei weiteren Implementierungen kann eine andere Komponente, die innerhalb der Rechenvorrichtung 500 gehäust ist, einen Integrierte-Schaltungs-Die umfassen, der ein oder mehrere Bauelemente umfasst, wie beispielsweise Transistoren oder Metallverbindungen.
  • Bei verschiedenen Implementierungen kann die Rechenvorrichtung 500 ein Laptop, ein Netbook, ein Notebook, ein Ultrabook, ein Smartphone, ein Tablet, ein PDA (persönlicher digitaler Assistent), ein ultramobiler PC, ein Mobiltelefon, ein Desktop-Computer, ein Server, ein Drucker, ein Scanner, ein Monitor, eine Set-Top-Box, eine Unterhaltungs-Steuereinheit (entertainment control unit), eine Digitalkamera, ein tragbarer Musikspieler oder ein digitaler Videorecorder sein. Bei weiteren Implementierungen kann die Rechenvorrichtung 500 irgendeine andere elektronische Vorrichtung sein, die Daten verarbeitet.
  • BEISPIELE
  • Beispiel 1 ist ein Package-Substrat, umfassend einen Substratkörper, umfassend eine Mehrzahl von ersten Kontaktpunkten auf einer Oberfläche davon, ausgebildet für elektrische Verbindung mit einem ersten Die, und eine Mehrzahl von zweiten Kontaktpunkten auf der Oberfläche, ausgebildet für elektrische Verbindung mit einem zweiten Die; und eine Brücke, die mit dem Substratkörper gekoppelt ist, die Brücke umfassend eine aktive Bauelementschaltungsanordnung, die mit einigen der Mehrzahl von ersten Kontaktpunkten und einigen der Mehrzahl von zweiten Kontaktpunkten gekoppelt ist.
  • Bei Beispiel 2 ist die Brücke des Package-Substrats gemäß Beispiel 1 in den Substratkörper eingebettet.
  • Bei Beispiel 3 umfasst die aktive Schaltungsanordnung des Package-Substrats gemäß Beispiel 2 zumindest einen Repeater.
  • Bei Beispiel 4 ist der zumindest einen Repeater des Package-Substrats gemäß Beispiel 3 in einem Signalpfad zwischen einem der Mehrzahl von ersten Kontaktpunkten und einem der Mehrzahl von zweiten Kontaktpunkten angeordnet.
  • Bei Beispiel 5 umfasst die aktive Schaltungsanordnung des Package-Substrats gemäß Beispiel 1 oder 2 eine Steuerlogik.
  • Bei Beispiel 6 umfasst die aktive Schaltungsanordnung des Package-Substrats gemäß Beispiel 1 oder 2 eine Speicherschnittstelle.
  • Bei Beispiel 7 sind die erste Mehrzahl von Kontaktpunkten des Package-Substrats gemäß Beispiel 1 oder 2 wirksam für eine Verbindung mit einem Mikroprozessor, und die zweite Mehrzahl von Kontaktpunkten sind wirksam für eine Verbindung mit zumindest einem Speicher-Die, und die aktive Schaltungsanordnung umfasst eine Speichersteuerung.
  • Bei Beispiel 8 umfasst die Brücke des Package-Substrats gemäß Beispiel 1 oder 2 zumindest eine passive Signalleitung, die mit einem der Mehrzahl von ersten Kontaktpunkten und einem der Mehrzahl von zweiten Kontaktpunkten gekoppelt ist.
  • Bei Beispiel 9 umfasst eine Package-Anordnung das Package-Substrat gemäß Beispiel 1 oder 2; und einen ersten Die, der mit der Mehrzahl von ersten Kontaktpunkten verbunden ist, und einen zweiten Die, der mit der Mehrzahl von zweiten Kontaktpunkten verbunden ist.
  • Beispiel 10 ist eine Package-Anordnung umfassend einen Package-Substratkörper, umfassend eine Mehrzahl von ersten Kontaktpunkten auf einer Oberfläche davon, ausgebildet für elektrische Verbindung mit einem ersten Die, und eine Mehrzahl von zweiten Kontaktpunkten auf der Oberfläche, ausgebildet für elektrische Verbindung mit einem zweiten Die; eine Brücke, die mit dem Substratkörper gekoppelt ist, die Brücke umfassend eine aktive Bauelementschaltungsanordnung, die mit einigen der Mehrzahl von ersten Kontaktpunkten und einigen der Mehrzahl von zweiten Kontaktpunkten gekoppelt ist; und einen ersten Die, der mit der Mehrzahl von ersten Kontaktpunkten gekoppelt ist, und einen zweiten Die, der mit der Mehrzahl von zweiten Kontaktpunkten gekoppelt ist.
  • Bei Beispiel 11 ist die Brücke der Package-Anordnung gemäß Beispiel 10 in den Substratkörper eingebettet.
  • Bei Beispiel 12 ist die aktive Bauelementschaltungsanordnung der Package-Anordnung gemäß Beispiel 11 ausgebildet, um elektrische Eingangs-/Ausgangssignale zu routen.
  • Bei Beispiel 13 umfasst die aktive Schaltungsanordnung der Package-Anordnung gemäß Beispiel 10 oder 11 zumindest einen Repeater.
  • Bei Beispiel 14 ist der zumindest eine Repeater der Package-Anordnung gemäß Beispiel 13 in einem Signalpfad zwischen einem der Mehrzahl von ersten Kontaktpunkten und einem der Mehrzahl von zweiten Kontaktpunkten angeordnet.
  • Bei Beispiel 15 umfasst die aktive Schaltungsanordnung der Package-Anordnung gemäß Beispiel 10 oder 11 Steuerlogik oder eine Speicherschaltung.
  • Bei Beispiel 16 umfasst die aktive Schaltungsanordnung der Package-Anordnung gemäß Beispiel 11 eine Speicherschnittstelle.
  • Bei Beispiel 17 ist der erste Die der Package-Anordnung gemäß Beispiel 10 ein Mikroprozessor und der zweite Die ist ein Mikroprozessor.
  • Bei Beispiel 18 ist der erste Die der Package-Anordnung gemäß Beispiel 11 ein Mikroprozessor und der zweite Die ist zumindest ein Speicher-Die und die aktive Schaltungsanordnung umfasst eine Speichersteuerung.
  • Bei Beispiel 19 umfasst die Brücke der Package-Anordnung gemäß Beispiel 11 zumindest eine passive Signalleitung, die mit einem der Mehrzahl von ersten Kontaktpunkten und einem der Mehrzahl von zweiten Kontaktpunkten gekoppelt ist.
  • Beispiel 20 ist ein Verfahren zum Bilden einer Package-Anordnung, umfassend ein Verbinden eines ersten Dies mit einem Package-Substrat, das Package-Substrat umfassend ein Brückensubstrat, umfassend eine aktive Bauelementschaltungsanordnung; und ein Verbinden eines zweiten Dies mit dem Package-Substrat, wobei ein Verbinden des ersten Dies und des zweiten Dies mit dem Package-Substrat ein Verbinden des ersten Dies und des zweiten Dies mit der aktiven Schaltungsanordnung umfasst.
  • Bei Beispiel 21 umfasst die aktive Bauelementschaltungsanordnung bei dem Verfahren gemäß Beispiel 20 einen Repeater.
  • Bei Beispiel 22 ist der erste Die bei dem Verfahren gemäß Beispiel 20 ein Mikroprozessor und der zweite Die ist zumindest ein Speicher-Die und die aktive Schaltungsanordnung umfasst eine Speichersteuerung.
  • Bei Beispiel 23 ist der erste Die bei dem Verfahren gemäß Beispiel 19 ein Mikroprozessor und der zweite Die ist ein Mikroprozessor.
  • Die obige Beschreibung von dargestellten Implementierungen, umfassend was in der Zusammenfassung beschrieben ist, soll nicht erschöpfend sein oder die Erfindung auf die offenbarten genauen Formen begrenzen. Während bestimmte Implementierungen von und Beispiele für die Erfindung hierin zu Veranschaulichungszwecken beschrieben sind, sind verschiedene äquivalente Modifikationen innerhalb des Schutzbereichs möglich, wie Fachleute auf dem relevanten Gebiet erkennen können.
  • Diese Modifikationen können an der Erfindung im Hinblick auf die obige, detaillierte Beschreibung vorgenommen werden. Die Ausdrücke, die in den folgenden Ansprüchen verwendet werden, sollten nicht derart betrachtet werden, dass sie die Erfindung auf die spezifischen Implementierungen einschränken, die in der Beschreibung und den Ansprüchen offenbart sind. Stattdessen soll der Schutzbereich vollständig durch die nachfolgenden Ansprüche bestimmt sein, die gemäß etablierter Vorgaben der Anspruchsinterpretation ausgelegt werden sollen.

Claims (22)

  1. Ein Package-Substrat, umfassend: einen Substratkörper, umfassend eine Mehrzahl von ersten Kontaktpunkten auf einer Oberfläche davon, ausgebildet für elektrische Verbindung mit einem ersten Die, und eine Mehrzahl von zweiten Kontaktpunkten auf der Oberfläche, ausgebildet für elektrische Verbindung mit einem zweiten Die; und eine Brücke, die mit dem Substratkörper gekoppelt ist, die Brücke umfassend eine aktive Bauelementschaltungsanordnung, die mit einigen der Mehrzahl von ersten Kontaktpunkten und einigen der Mehrzahl von zweiten Kontaktpunkten gekoppelt ist.
  2. Das Package-Substrat gemäß Anspruch 1, wobei die Brücke in den Substratkörper eingebettet ist.
  3. Das Package-Substrat gemäß Anspruch 2, wobei die aktive Schaltungsanordnung zumindest einen Repeater umfasst.
  4. Das Package-Substrat gemäß Anspruch 3, wobei der zumindest eine Repeater in einem Signalpfad zwischen einem der Mehrzahl von ersten Kontaktpunkten und einem der Mehrzahl von zweiten Kontaktpunkten angeordnet ist.
  5. Das Package-Substrat gemäß Anspruch 2, wobei die aktive Schaltungsanordnung Steuerlogik umfasst.
  6. Das Package-Substrat gemäß Anspruch 2, wobei die aktive Schaltungsanordnung eine Speicherschnittstelle umfasst.
  7. Das Package-Substrat gemäß Anspruch 2, wobei die erste Mehrzahl von Kontaktpunkten für eine Verbindung mit einem Mikroprozessor wirksam ist, und die zweite Mehrzahl von Kontaktpunkten für einen Verbinder mit zumindest einem Speicher-Die wirksam ist, und die aktive Schaltungsanordnung eine Speichersteuerung umfasst.
  8. Das Package-Substrat gemäß Anspruch 2, wobei die Brücke zumindest eine passive Signalleitung umfasst, die mit einem der Mehrzahl von ersten Kontaktpunkten und einem der Mehrzahl von zweiten Kontaktpunkten gekoppelt ist.
  9. Eine Package-Anordnung, umfassend: einen Package-Substratkörper, umfassend eine Mehrzahl von ersten Kontaktpunkten auf einer Oberfläche davon, ausgebildet für elektrische Verbindung mit einem ersten Die, und eine Mehrzahl von zweiten Kontaktpunkten auf der Oberfläche, ausgebildet für elektrische Verbindung mit einem zweiten Die; eine Brücke, die mit dem Substratkörper gekoppelt ist, die Brücke umfassend eine aktive Bauelementschaltungsanordnung, die mit einigen der Mehrzahl von ersten Kontaktpunkten und einigen der Mehrzahl von zweiten Kontaktpunkten gekoppelt ist; und einen ersten Die, der mit der Mehrzahl von ersten Kontaktpunkten gekoppelt ist, und einen zweiten Die, der mit der Mehrzahl von zweiten Kontaktpunkten gekoppelt ist.
  10. Die Package-Anordnung gemäß Anspruch 9, wobei die Brücke in den Substratkörper eingebettet ist.
  11. Die Package-Anordnung gemäß Anspruch 10, wobei die aktive Bauelementschaltungsanordnung ausgebildet ist, um elektrische Eingangs-/Ausgangssignale zu routen.
  12. Die Package-Anordnung gemäß Anspruch 10, wobei die aktive Schaltungsanordnung zumindest einen Repeater umfasst.
  13. Die Package-Anordnung gemäß Anspruch 12, wobei der zumindest eine Repeater in einem Signalpfad zwischen einem der Mehrzahl von ersten Kontaktpunkten und einem der Mehrzahl von zweiten Kontaktpunkten angeordnet ist.
  14. Die Package-Anordnung gemäß Anspruch 10, wobei die aktive Schaltungsanordnung Steuerlogik umfasst.
  15. Die Package-Anordnung gemäß Anspruch 10, wobei die aktive Schaltungsanordnung eine Speicherschaltung umfasst.
  16. Die Package-Anordnung gemäß Anspruch 10, wobei der erste Die ein Mikroprozessor ist und der zweite Die zumindest ein Speicher-Die ist, und die aktive Schaltungsanordnung eine Speichersteuerung umfasst.
  17. Die Package-Anordnung gemäß Anspruch 10, wobei der erste Die ein Mikroprozessor ist und der zweite Die ein Mikroprozessor ist.
  18. Die Package-Anordnung gemäß Anspruch 10, wobei die Brücke zumindest eine passive Signalleitung umfasst, die mit einem der Mehrzahl von ersten Kontaktpunkten und einem der Mehrzahl von zweiten Kontaktpunkten gekoppelt ist.
  19. Ein Verfahren zum Bilden einer Package-Anordnung, umfassend: Koppeln eines ersten Dies mit einem Package-Substrat, das Package-Substrat umfassend ein Brückensubstrat, umfassend eine aktive Bauelementschaltungsanordnung; und Koppeln eines zweiten Dies mit dem Package-Substrat, wobei ein Koppeln des ersten Dies und des zweiten Dies mit dem Package-Substrat ein Koppeln des ersten Dies und des zweiten Dies mit der aktiven Schaltungsanordnung umfasst.
  20. Das Verfahren gemäß Anspruch 19, wobei die aktive Bauelementschaltungsanordnung einen Repeater umfasst.
  21. Das Verfahren gemäß Anspruch 19, wobei der erste Die ein Mikroprozessor ist und der zweite Die zumindest ein Speicher-Die ist, und die aktive Schaltungsanordnung eine Speichersteuerung umfasst.
  22. Das Verfahren gemäß Anspruch 19, wobei der erste Die ein Mikroprozessor ist und der zweite Die ein Mikroprozessor ist.
DE112017008031.2T 2017-09-13 2017-09-13 Aktive silizium-brücke Pending DE112017008031T5 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/US2017/051320 WO2019054998A1 (en) 2017-09-13 2017-09-13 ACTIVE SILICON BRIDGE

Publications (1)

Publication Number Publication Date
DE112017008031T5 true DE112017008031T5 (de) 2020-07-02

Family

ID=65723063

Family Applications (1)

Application Number Title Priority Date Filing Date
DE112017008031.2T Pending DE112017008031T5 (de) 2017-09-13 2017-09-13 Aktive silizium-brücke

Country Status (6)

Country Link
US (1) US20200144186A1 (de)
KR (1) KR20200041876A (de)
CN (1) CN110998835A (de)
DE (1) DE112017008031T5 (de)
SG (1) SG11201913689RA (de)
WO (1) WO2019054998A1 (de)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11721677B2 (en) * 2018-12-27 2023-08-08 Intel Corporation Microelectronic assemblies having an integrated capacitor
US11437337B2 (en) * 2020-04-13 2022-09-06 Alibaba Group Holding Limited Using electrical connections that traverse scribe lines to connect devices on a chip
US20220102280A1 (en) * 2020-09-25 2022-03-31 Apple Inc. Very Fine Pitch and Wiring Density Organic Side by Side Chiplet Integration
US20230078395A1 (en) * 2021-09-10 2023-03-16 Intel Corporation Devices and methods to minimize die shift in embedded heterogeneous architectures
US20230197705A1 (en) * 2021-12-16 2023-06-22 International Business Machines Corporation Interconnection structures for high-bandwidth data transfer
KR20240044978A (ko) * 2022-09-29 2024-04-05 엘지이노텍 주식회사 반도체 패키지
KR20240044946A (ko) * 2022-09-29 2024-04-05 엘지이노텍 주식회사 반도체 패키지
US20240222328A1 (en) * 2022-12-30 2024-07-04 Intel Corporation Package architecture with memory chips having different process regions

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6737301B2 (en) * 2000-07-13 2004-05-18 Isothermal Systems Research, Inc. Power semiconductor switching devices, power converters, integrated circuit assemblies, integrated circuitry, power current switching methods, methods of forming a power semiconductor switching device, power conversion methods, power semiconductor switching device packaging methods, and methods of forming a power transistor
US9059179B2 (en) * 2011-12-28 2015-06-16 Broadcom Corporation Semiconductor package with a bridge interposer
JP5787784B2 (ja) * 2012-02-15 2015-09-30 ルネサスエレクトロニクス株式会社 半導体装置
US8872349B2 (en) * 2012-09-11 2014-10-28 Intel Corporation Bridge interconnect with air gap in package assembly
US9136236B2 (en) * 2012-09-28 2015-09-15 Intel Corporation Localized high density substrate routing
US8946900B2 (en) * 2012-10-31 2015-02-03 Intel Corporation X-line routing for dense multi-chip-package interconnects
US8916981B2 (en) * 2013-05-10 2014-12-23 Intel Corporation Epoxy-amine underfill materials for semiconductor packages
US10192810B2 (en) * 2013-06-28 2019-01-29 Intel Corporation Underfill material flow control for reduced die-to-die spacing in semiconductor packages
US9275955B2 (en) * 2013-12-18 2016-03-01 Intel Corporation Integrated circuit package with embedded bridge
SG11201606039TA (en) * 2014-02-26 2016-08-30 Intel Corp Embedded multi-device bridge with through-bridge conductive via signal connection
US9542522B2 (en) * 2014-09-19 2017-01-10 Intel Corporation Interconnect routing configurations and associated techniques
US9640521B2 (en) * 2014-09-30 2017-05-02 Taiwan Semiconductor Manufacturing Company, Ltd. Multi-die package with bridge layer and method for making the same
KR101672622B1 (ko) * 2015-02-09 2016-11-03 앰코 테크놀로지 코리아 주식회사 반도체 디바이스 및 그 제조 방법
US10600753B2 (en) * 2015-08-28 2020-03-24 Texas Instruments Incorporated Flip chip backside mechanical die grounding techniques
US9595495B1 (en) * 2015-09-28 2017-03-14 Altera Corporation Multi-level signaling for on-package chip-to-chip interconnect through silicon bridge
US10163856B2 (en) * 2015-10-30 2018-12-25 Taiwan Semiconductor Manufacturing Company, Ltd. Stacked integrated circuit structure and method of forming
WO2017111957A1 (en) * 2015-12-22 2017-06-29 Intel Corporation Semiconductor package with through bridge die connections
KR102666151B1 (ko) * 2016-12-16 2024-05-17 삼성전자주식회사 반도체 패키지
US10943869B2 (en) * 2017-06-09 2021-03-09 Apple Inc. High density interconnection using fanout interposer chiplet
US10727198B2 (en) * 2017-06-30 2020-07-28 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor package and method manufacturing the same
US10475747B2 (en) * 2017-08-14 2019-11-12 Taiwan Semiconductor Manufacturing Co., Ltd. Integrated fan-out package and method for fabricating the same

Also Published As

Publication number Publication date
CN110998835A (zh) 2020-04-10
KR20200041876A (ko) 2020-04-22
US20200144186A1 (en) 2020-05-07
WO2019054998A1 (en) 2019-03-21
SG11201913689RA (en) 2020-03-30

Similar Documents

Publication Publication Date Title
DE112017008031T5 (de) Aktive silizium-brücke
DE102014116417B4 (de) Paket integrierter Schaltungen mit eingebetteter Brücke, Verfahren zum Zusammenbau eines solchen und Paketzusammensetzung
DE202019005951U1 (de) Systeme zum Implementieren eines skalierbaren Systems
DE112013000508B4 (de) Chiplagenstapel-Paket einschließlich Chiplage-in-Paket-Substrat
DE102020122699A1 (de) Hochdichte zwischenverbindungen für integrierter-schaltkreis-gehäuse
DE112015006942T5 (de) Beidseitige Metallisierung mit einer durch das Silizium verteilten Stromversorgung
DE102020103364A1 (de) Substrat-Patch-Rekonstitutionsoptionen
DE102016100160A1 (de) Mikroelektronische Nacktchips mit abgeschrägten Ecken
DE102020122692A1 (de) Organische interposer für integrierter-schaltkreis-gehäuse
DE102018112868B4 (de) Monolitischer Siliziumbrückenstapel, umfassend einen hybriden Basisband-Prozessorchip, der Prozessoren und einen Speicher trägt und Verfahren zur Bildung eines monolithischen Chipstapels
US11658111B2 (en) Stripped redistrubution-layer fabrication for package-top embedded multi-die interconnect bridge
DE112016004298T5 (de) Hybrid-Pitch-Package mit Fähigkeit zur Ultra High Density-Verbindung
DE112015006904T5 (de) Kostenreduktion bei hochentwickeltem Knoten durch ESD-Zwischenschalter
DE102020122288A1 (de) Hybrider interposer aus glas und silizium zur reduzierung des thermischen übersprechens
DE112015006937T5 (de) Verpackte integrierte Schaltkreisvorrichtung mit Vertiefungsstruktur
DE112017006475T5 (de) Multi-die-gehäuse mit hoher bandbreite und niedrigem profil
DE102020122314A1 (de) Koaxiale magnetische induktivitäten mit vorgefertigten ferritkernen
DE112016000500T5 (de) Verfahren zum bilden integrierter packungsstrukturen mit 3d-kamera geringer z-höhe
DE112017006705T5 (de) Hyperchip
DE102018204330A1 (de) Teilweise geformte, direkte Chipanbringungsstruktur für Konnektivitätsmodullösungen
DE102018204096A1 (de) Integrierte Antenne für Konnektivitätsmodul-Packungsstrukturen mit direkter Chipanbringung
CN112951817A (zh) 用于集成电路封装的复合桥管芯到管芯互连
DE102021120029A1 (de) Mehrchipgehäuse mit erweitertem rahmen
DE102020124814A1 (de) Hybridkernsubstratarchitektur für hochgeschwindigkeitssignalisierung und fli/slizuverlässigkeit und herstellung davon
DE102021119280A1 (de) Halbleitervorrichtung und verfahren zum bilden davon